JP2017126678A - Solid-state image pickup device and method of manufacturing the same - Google Patents
Solid-state image pickup device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2017126678A JP2017126678A JP2016005536A JP2016005536A JP2017126678A JP 2017126678 A JP2017126678 A JP 2017126678A JP 2016005536 A JP2016005536 A JP 2016005536A JP 2016005536 A JP2016005536 A JP 2016005536A JP 2017126678 A JP2017126678 A JP 2017126678A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solid
- wiring
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。 Embodiments described herein relate generally to a solid-state imaging device and a method for manufacturing the solid-state imaging device.
従来、入射する光を光電変換する複数の光電変換素子が設けられる半導体層と、半導体層の受光面側とは逆の面側に設けられる配線層とを備える裏面照射型の固体撮像装置がある。 2. Description of the Related Art Conventionally, there is a back-illuminated solid-state imaging device that includes a semiconductor layer provided with a plurality of photoelectric conversion elements that photoelectrically convert incident light and a wiring layer provided on the side opposite to the light-receiving surface side of the semiconductor layer. .
かかる固体撮像装置では、光電変換素子へ入射した光が、光電変換素子を透過して配線層へ到達することがある。そして、かかる固体撮像装置では、配線に反射した光が迷光となって再び光電変換素子に入り込むことによりフレアやゴーストが発生する。 In such a solid-state imaging device, light incident on the photoelectric conversion element may pass through the photoelectric conversion element and reach the wiring layer. In such a solid-state imaging device, flare and ghost are generated when the light reflected by the wiring becomes stray light and enters the photoelectric conversion element again.
一つの実施形態は、フレアやゴーストの発生を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。 An object of one embodiment is to provide a solid-state imaging device and a method for manufacturing the solid-state imaging device that can suppress the occurrence of flare and ghost.
一つの実施形態によれば、固体撮像装置が提供される。実施形態に係る固体撮像装置は、光電変換素子と配線層とを備える。光電変換素子は、半導体層に設けられ、半導体層の一方の面側から入射する光を受光する。配線層は、半導体層の他方の面側で光電変換素子と対向する位置に、直線状の配線が半導体層の面方向に所定の間隔を空けて平行に複数配置される第１の配線パターンを有する。 According to one embodiment, a solid-state imaging device is provided. The solid-state imaging device according to the embodiment includes a photoelectric conversion element and a wiring layer. The photoelectric conversion element is provided in the semiconductor layer and receives light incident from one surface side of the semiconductor layer. The wiring layer has a first wiring pattern in which a plurality of linear wirings are arranged in parallel at a predetermined interval in the surface direction of the semiconductor layer at a position facing the photoelectric conversion element on the other surface side of the semiconductor layer. Have.
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。 Exemplary embodiments of a solid-state imaging device and a method for manufacturing the solid-state imaging device will be described below in detail with reference to the accompanying drawings. In addition, this invention is not limited by this embodiment.
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
(First embodiment)
FIG. 1 is a block diagram illustrating a schematic configuration of a
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。
The
後段処理部１２は、ＩＳＰ（Image Signal Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。
The
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
Then, the
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。
The
次に、図２を参照しながらカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
Next, the solid-
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子における入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである場合について説明する。なお、第１の実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、ＣＣＤ（Charge Coupled Device）イメージセンサ等といった任意のイメージセンサであってもよい。
Here, the
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備え、これらは主にアナログ回路で構成される。
The
画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。そして、画素アレイ２３は、各画素に対応する各光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。
The
タイミング制御部２５は、垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７およびラインメモリ２８に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
The timing control unit 25 is a processing unit that outputs a pulse signal serving as a reference for operation timing to the
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。なお、画素アレイ２３の構成については、図３を参照して後述する。
The
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
The
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部であり、主にデジタル回路で構成される。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。
The signal processing circuit 21 is a processing unit that performs predetermined signal processing on the pixel signal input from the
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
As described above, in the
次に、図３および図４を参照して、画素アレイ２３について説明する。図３は、第１の実施形態に係る固体撮像装置１４が備える画素アレイ２３の模式的な断面を示す説明図である。図４は、第１の実施形態に係る固体撮像装置１４が備える配線層５における配線パターンの配置関係を示す説明図である。なお、図４は、１画素毎に配置される配線パターンの配置関係を示している。
Next, the
また、図３では、第１の実施形態に係る画素アレイ２３の説明に必要な構成要素を示しており、画素アレイ２３の詳細な構造については、後述する画素アレイ２３の形成方法を含む固体撮像装置１４の製造方法で説明する。また、ここでは、便宜上、画素アレイ２３の光９が入射する側を上とし、画素アレイ２３の光９が入射する側とは反対側を下として説明する。
FIG. 3 shows components necessary for the description of the
図３に示すように、画素アレイ２３は、第１導電型（Ｐ型）の半導体（ここでは、Ｓｉ：シリコンとする）層３０を備える。Ｐ型のＳｉ層３０の内部における光電変換素子４の形成位置には、第２導電型（Ｎ型）のＳｉ領域３１が設けられる。画素アレイ２３では、Ｐ型のＳｉ層３０とＮ型のＳｉ領域３１とのＰＮ接合によって形成されるフォトダイオードが、光電変換素子４となる。かかる光電変換素子４は、Ｐ型のＳｉ層３０内にアレイ（行列）状に２次元配列される。
As shown in FIG. 3, the
また、画素アレイ２３は、Ｐ型のＳｉ層３０の受光面側に反射防止膜６、カラーフィルタ７およびマイクロレンズ８を積層して備える。カラーフィルタ７は、赤、緑、青、もしくは白のいずれかの色光を選択的に透過させるフィルタであり、各光電変換素子４の受光面である上端面に対応して、各上端面を覆い隠すように設けられる。マイクロレンズ８は、上方から凸型となる形状のレンズであり、同様に各光電変換素子４の上端面に対応して、各上端面を覆い隠すように設けられる。
The
また、画素アレイ２３は、Ｐ型のＳｉ層３０の受光面側とは逆の面側に配線層５を備える。かかる配線層５は、図示しない半導体基板上に形成された、例えば、シリコン酸化物等を含む層間絶縁膜５０と、この層間絶縁膜５０の表面に形成された配線パターン５１，５２，５３と、がこの順で多層に渡って積層された構造である。なお、かかる配線パターン５１，５２，５３は、Ｐ型のＳｉ層３０の受光面側とは逆側の面にこの順に積層される。
The
具体的には、図４に示すように、配線層５には、層間絶縁膜５０を介して、この例では３層の配線パターン５１，５２，５３が設けられる。かかる３層の配線パターン５１，５２，５３は、各配線パターン５１，５２，５３同士が光電変換素子４の受光面上から見て重なり合っており、マイクロレンズ８と向かい合う位置に設けられる。
Specifically, as shown in FIG. 4, the
１層目の第１の配線パターン５１は、光電変換素子４と対向する位置に、直線状の配線がＰ型のＳｉ層３０の面方向に所定の間隔を空けて平行に複数配置される。具体的には、１層目の第１の配線パターン５１は、Ｌ１／Ｓ１（ラインアンドスペース）が、例えば、０．１１μｍ／０．１５μｍ以下である。なお、ここでいうラインアンドスペースとは、幅０．１１μｍのパターン（ライン）同士を０．１５μｍの間隔（スペース）をもって縞状に配置することである。
In the
また、２層目の第２の配線パターン５２および３層目の第３の配線パターン５３は、光電変換素子と対向する位置に、１つの平板状の配線が配置される。つまり、本実施形態では、光電変換素子４の受光面側とは逆の面側にストライプ状に形成された１層目の第１の配線パターン５１が配置され、１層目の第１の配線パターン５１の受光面側とは逆の面側に平板状に形成された２層目の第２の配線パターン５２が配置される。そして、２層目の第２の配線パターン５２の受光面側とは逆の面側に平板状に形成された３層目の第３の配線パターン５３が配置される。
In the
また、かかる配線パターン５１，５２，５３に用いる材料は、光９に対する反射率が低いものが好ましい。具体的には、かかる配線パターン５１，５２，５３の材料としては、タンタル（Ｔａ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等であり、これらの材料のうちの１種を用いてもよく、また２種以上を組み合わせて用いてもよい。
The material used for the
また、固体撮像装置１４は、配線層５における配線パターン５１，５２，５３が、各１画素が有するトランジスタの端子にそれぞれ接続されており、光電変換素子４で発生した信号電荷を配線層５を介して読み出す。
In the solid-
ここで、図５を参照して、実施形態に係る固体撮像装置１４と比較するために用いた固体撮像装置が備える配線層５ａについて説明する。図５は、実施形態に係る比較用の固体撮像装置が備える配線層５ａにおける配線パターンの配置関係を示す説明図である。なお、図５に示す構成要素のうち、図４に示す構成要素と同一の構成要素については、図４に示す構成要素と同一の符号を付すことにより、その詳細な説明を省略する。
Here, the
図５に示すように、比較用の固体撮像装置が備える配線層５ａは、１層目の第１の配線パターン５１ａが平板状に形成される。つまり、かかる配線層５ａには、層間絶縁膜５０を介して、３層の平板状に形成された配線パターン５１ａ，５２，５３が設けられる。
As shown in FIG. 5, in the
このため、かかる固体撮像装置では、光電変換素子へ入射した光が、光電変換素子を透過して配線層５ａへ到達した場合に、光に対する反射率が低い材料を用いた配線であっても、平板状に形成された１層目の第１の配線パターン５１ａに当たって反射することがある。すなわち、反射する光の量が多い場合には、反射した光が迷光となって再び光電変換素子に入り込むことによりフレアやゴーストが発生する可能性が高くなる。
For this reason, in such a solid-state imaging device, when light incident on the photoelectric conversion element passes through the photoelectric conversion element and reaches the
そこで、第１の実施形態に係る固体撮像装置１４は、上述したように、配線層５における１層目の第１の配線パターン５１をストライプ状に形成した。これにより、かかる固体撮像装置１４は、光電変換素子４へ入射した光９が光電変換素子４を透過して配線層５へ到達した場合に、到達した光９の一部が第１の配線パターン５１間に形成された層間絶縁膜５０を透過し、反射する光９の量が減少する。
Therefore, in the solid-
上述の第１の実施形態に係る固体撮像装置１４は、Ｐ型のＳｉ層３０の受光面側とは逆の面側で光電変換素子４と対向する位置に、直線状の配線がＰ型のＳｉ層３０の面方向に所定の間隔を空けて平行に複数配置される第１の配線パターン５１を有する配線層５を備える。
In the solid-
これにより、第１の実施形態に係る固体撮像装置１４は、光電変換素子４を透過して配線層５へ到達した光９の一部が、第１の配線パターン５１間に形成された層間絶縁膜５０を透過する。
Thereby, in the solid-
したがって、第１の実施形態に係る固体撮像装置１４は、配線層５に対して反射する光９の量が減少するため、フレアやゴーストの発生を抑制することができる。
Therefore, the solid-
ここで、第１の実施形態に係る固体撮像装置１４が備える配線層５の反射率および透過率を評価した試験結果について説明する。図６は、第１の実施形態に係る固体撮像装置１４が備える配線層５の、５００ｎｍから８００ｎｍの波長領域における反射率を示すグラフである。図７は、第１の実施形態に係る固体撮像装置１４が備える配線層５の、５００ｎｍから８００ｎｍの波長領域における透過率を示す図である。
Here, the test results of evaluating the reflectance and transmittance of the
図６において、縦軸は配線層５，５ａに対する光９の反射率［％］を示し、横軸は光９の波長［ｎｍ］を示している。また、図６のグラフにおいて、細線は配線層５ａにおける試験結果、点線は配線層５におけるＳ偏光に着目した試験結果、一点鎖線は配線層５におけるＰ偏光に着目した試験結果、太線は配線層５におけるＳ偏光とＰ偏光とを平均した場合の結果をそれぞれ示している。
In FIG. 6, the vertical axis indicates the reflectance [%] of the light 9 with respect to the wiring layers 5 and 5a, and the horizontal axis indicates the wavelength [nm] of the light 9. In the graph of FIG. 6, the thin line is the test result in the
図７において、縦軸は配線層５，５ａに対する光９の透過率［％］を示し、横軸は光９の波長［ｎｍ］を示している。また、図７のグラフにおいて、細線は配線層５ａにおける試験結果、点線は配線層５におけるＳ偏光に着目した試験結果、一点鎖線は配線層５におけるＰ偏光に着目した試験結果、太線は配線層５におけるＳ偏光とＰ偏光とを平均した場合の結果をそれぞれ示している。
In FIG. 7, the vertical axis indicates the transmittance [%] of the light 9 with respect to the wiring layers 5 and 5 a, and the horizontal axis indicates the wavelength [nm] of the light 9. In the graph of FIG. 7, the thin line is the test result in the
なお、実験で用いた配線層５は、１層目の第１の配線パターン５１のＬ１／Ｓ１（図４参照）が０．１１μｍ／０．１５μｍであり、層間絶縁膜５０が屈折率ｎ＝１．４５の酸化シリコンである。また、各配線パターン５１，５２，５３は、各々２層構造となっており、受光面側の層が厚さ１０ｎｍのタンタルからなり、受光面側とは反対側の層が厚さ１３０ｎｍの銅からなる。また、実験で用いた比較用の固体撮像装置が備える配線層５ａは、１層目の第１の配線パターン５１ａを平板状に形成した他は配線層５と同じ構成である。
In the
図６に示すように、比較用の固体撮像装置が備える配線層５ａでは波長６５０ｎｍにおける反射率が約７０％であった。一方、第１の実施形態に係る固体撮像装置１４が備える配線層５ではＳ偏光で波長６５０ｎｍにおける反射率が約５５％、Ｐ偏光で波長６５０ｎｍにおける反射率が約１５％となっており、Ｓ偏光とＰ偏光とを平均した波長６５０ｎｍにおける反射率が約３５％であった。
As shown in FIG. 6, the reflectance at a wavelength of 650 nm was about 70% in the
これにより、第１の実施形態に係る固体撮像装置１４が備える配線層５が比較用の固体撮像装置が備える配線層５ａに比べて反射率が半分に低減されていることを、光学シミュレーションにおいて確認した。
Thereby, it is confirmed in the optical simulation that the reflectance of the
また、図７に示すように、比較用の固体撮像装置が備える配線層５ａでは波長６５０ｎｍにおける透過率がほぼ０％に近い値であった。一方、第１の実施形態に係る固体撮像装置１４が備える配線層５では反射率の低いＰ偏光で波長６５０ｎｍにおける透過率が約１５％であった。
Further, as shown in FIG. 7, in the
このことから、１層目の第１の配線パターン５１をストライプ状に形成することで、配線層５に入射した光９の一部であるＰ偏光が第１の配線パターン５１間に形成された層間絶縁膜５０を透過するからだと考えられる。
From this, by forming the
したがって、かかる配線層５を備える固体撮像装置１４は、配線層５に入射した光９の一部が第１の配線パターン５１間に形成された層間絶縁膜５０を透過することで、反射する光９の量が減少し、フレアやゴーストの発生を抑制することができる。
Therefore, in the solid-
次に、上述した画素アレイ２３の形成方法を含む固体撮像装置１４の製造方法について、図８〜図１１を参照して説明する。なお、固体撮像装置１４における画素アレイ２３以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１４における画素アレイ２３部分の製造方法について説明する。
Next, a method for manufacturing the solid-
図８〜図１１は、第１の実施形態に係る固体撮像装置１４の製造工程の断面視による説明図である。なお、図８〜図１１には、画素アレイ２３の製造工程を選択的に示すとともに、図３で省略した構成要素についても示している。
8-11 is explanatory drawing by the cross sectional view of the manufacturing process of the solid-
図８（ａ）に示すように、画素アレイ２３を製造する場合には、Ｓｉウェハ等の半導体基板３２上にボロン等のＰ型の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、Ｐ型のＳｉ層３０を形成する。なお、かかるＰ型のＳｉ層３０は、Ｓｉウェハの内部へＰ型の不純物をイオン注入してアニール処理を行うことによって形成してもよい。
As shown in FIG. 8A, in the case of manufacturing the
続いて、Ｐ型のＳｉ層３０における光電変換素子４の形成位置へ、例えば、リン等のＮ型の不純物をイオン注入してアニール処理を行うことによって、Ｐ型のＳｉ層３０にＮ型のＳｉ領域３１を行列状に２次元配列する。
Subsequently, an N-type impurity such as phosphorus is ion-implanted into the formation position of the
これにより、画素アレイ２３には、Ｐ型のＳｉ層３０とＮ型のＳｉ領域３１とのＰＮ接合によって、フォトダイオードである光電変換素子４が形成される。また、光電変換素子４（Ｎ型のＳｉ領域３１）と光電変換素子４（Ｎ型のＳｉ領域３１）との間のピッチ幅は同じになるように形成される。
Thus, the
そして、図８（ｂ）に示すように、Ｐ型のＳｉ層３０の上面に、例えば、ＣＶＤ（Chemical Vapor Deposition）を用いて、所定の厚さの酸化シリコン等を含む１層目の層間絶縁膜５０を一様に形成する。その後、第１の配線パターン５１の形成領域以外の領域を覆うレジスト９０をマスクとして、例えば、ＲＩＥ（Reactive Ion Etching）を行うことにより、１層目の層間絶縁膜５０における光電変換素子４と対向する位置に、複数本のストライプ状のトレンチ５４を形成する。
Then, as shown in FIG. 8B, on the upper surface of the P-
次に、図８（ｃ）に示すように、トレンチ５４の内部に、例えば、ＣＶＤを用いて、銅等を埋め込むことで、光電変換素子４と対向する位置に、直線状の配線がＰ型のＳｉ層３０の面方向に所定の間隔を空けて平行に複数配置された第１の配線パターン５１を形成する。そして、マスクとして使用したレジスト９０を除去し、第１の配線パターン５１の上面と１層目の層間絶縁膜５０の上面とを面一にする。
Next, as illustrated in FIG. 8C, the linear wiring is formed in a position facing the
続いて、図９（ａ）に示すように、第１の配線パターン５１および１層目の層間絶縁膜５０の上面に、例えば、ＣＶＤを用いて、所定の厚さの酸化シリコン等を含む２層目の層間絶縁膜５０を一様に形成する。その後、第２の配線パターン５２の形成領域以外の領域を覆うレジスト９１をマスクとして、例えば、ＲＩＥを行うことにより、２層目の層間絶縁膜５０における光電変換素子４と対向する位置に、１つの平板状の配線を形成するためのトレンチ５５を形成する。
Subsequently, as shown in FIG. 9A, the upper surfaces of the
次に、図９（ｂ）に示すように、トレンチ５５の内部に、例えば、ＣＶＤを用いて、銅等を埋め込むことで、光電変換素子４と対向する位置に、１つの平板状の配線が配置された第２の配線パターン５２を形成する。そして、マスクとして使用したレジスト９１を除去し、第２の配線パターン５２の上面と２層目の層間絶縁膜５０の上面とを面一にする。
Next, as shown in FIG. 9B, one flat wiring is formed at a position facing the
そして、図１０（ａ）に示すように、第２の配線パターン５２および２層目の層間絶縁膜５０の上面に、第２の配線パターン５２の形成工程と同様の工程を行って第３の配線パターン５３を形成することで、多層の配線層５を形成する。なお、かかる配線層５の形成工程では、読出しゲート等も形成される。
Then, as shown in FIG. 10A, the same process as the process of forming the
続いて、図１０（ｂ）に示すように、配線層５の上面に、例えば、接着剤を塗布して接着層６０を設け、接着層６０の上面に、Ｓｉウェハ等の支持基板６１を貼着する。その後、図１０（ｂ）に示す構造体の天地を反転させた後、例えば、グラインダ等の研磨装置によって半導体基板３２を裏面側（ここでは、上面側）から研磨し、半導体基板３２を所定の厚さになるまで薄化する。
Subsequently, as shown in FIG. 10B, for example, an adhesive is applied to the upper surface of the
次に、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって半導体基板３２の裏面側をさらに研磨し、図１１（ａ）に示すように、Ｐ型のＳｉ層３０の受光面となる裏面（ここでは、上面）を露出させる。
Next, the back surface side of the
そして、図１１（ｂ）に示すように、Ｐ型のＳｉ層３０の上面に反射防止膜６を形成した後、反射防止膜６の上面における光電変換素子４の受光面に対応する位置に赤、緑、青、もしくは白のいずれかの色光を選択的に透過させるカラーフィルタ７を形成する。この後、各カラーフィルタ７の上面に入射する光を集光するマイクロレンズ８を形成することで、画素アレイ２３が製造される。
Then, as shown in FIG. 11B, after the
上述した画素アレイ２３の製造方法では、配線層５における１層目の第１の配線パターン５１をストライプ状に形成し、２層目の第２の配線パターン５２および３層目の第３の配線パターン５３を平板状に形成する。
In the manufacturing method of the
これにより、かかる画素アレイ２３は、光電変換素子４へ入射した光９が光電変換素子４を透過して配線層５へ到達した場合に、到達した光９の一部が第１の配線パターン５１間に形成された層間絶縁膜５０を透過する。
Accordingly, in the
したがって、第１の実施形態に係る固体撮像装置１４は、配線層５に対して反射する光９の量が減少するため、フレアやゴーストの発生を抑制することができる。
Therefore, the solid-
（第２の実施形態）
次に、第２の実施形態に係る画素アレイについて説明する。かかる画素アレイは、第１の配線パターンの受光面側とは逆の面側に、直線状の配線が第１の配線パターンと交差する方向に所定の間隔を空けて平行に複数配置される第２の配線パターンを備える。
(Second Embodiment)
Next, a pixel array according to the second embodiment will be described. In such a pixel array, a plurality of linear wirings are arranged in parallel at predetermined intervals in a direction intersecting the first wiring pattern on the surface opposite to the light receiving surface side of the first wiring pattern. Two wiring patterns are provided.
図１２は、第２の実施形態に係る画素アレイ２３ｂの模式的な断面を示す説明図である。図１３は、第２の実施形態に係る画素アレイ２３ｂが備える配線層５ｂにおける配線の配置関係を示す説明図である。なお、図１２および図１３に示す構成要素のうち、図３および図４に示す構成要素と同様の機能を有する構成要素については、図３および図４に示す符号と同一の符号を付すことにより、その説明を省略する。
FIG. 12 is an explanatory diagram illustrating a schematic cross section of a
図１２に示すように、画素アレイ２３ｂは、Ｐ型のＳｉ層３０の受光面側とは逆の面側に配線層５ｂを備える。かかる配線層５ｂは、図示しない半導体基板上に形成された、例えば、シリコン酸化物等を含む層間絶縁膜５０と、この層間絶縁膜５０の表面に形成された配線パターン５１，５２ｂ，５３と、がこの順で多層に渡って積層された構造である。なお、かかる配線パターン５１，５２ｂ，５３は、Ｐ型のＳｉ層３０の受光面側とは逆側の面にこの順に積層される。
As shown in FIG. 12, the
具体的には、図１３に示すように、配線層５ｂには、層間絶縁膜５０を介して、この例では３層の配線パターン５１，５２ｂ，５３が設けられる。かかる３層の配線パターン５１，５２ｂ、５３は、各配線パターン５１，５２ｂ，５３同士が光電変換素子４の受光面上から見て重なり合っており、マイクロレンズ８と向かい合う位置に設けられる。
Specifically, as shown in FIG. 13, three layers of
１層目の第１の配線パターン５１は、光電変換素子４と対向する位置に、直線状の配線がＰ型のＳｉ層３０の面方向に所定の間隔を空けて平行に複数配置される。また、２層目の第２の配線パターン５２ｂは、第１の配線パターン５１の受光面側とは逆の面側に、直線状の配線が第１の配線パターン５１と直交する方向に所定の間隔を空けて平行に複数配置される。具体的には、２層目の第２の配線パターン５２ｂは、Ｌ２／Ｓ２（ラインアンドスペース）が、例えば、０．１１μｍ／０．１５μｍ以下である。
In the
また、３層目の第３の配線パターン５３は、光電変換素子４と対向する位置に、１つの平板状の配線が配置される。つまり、本実施形態では、光電変換素子４の受光面側とは逆の面側にストライプ状に形成された１層目の第１の配線パターン５１が配置され、１層目の第１の配線パターン５１の受光面側とは逆の面側に１層目の第１の配線パターン５１と直交する方向にストライプ状に形成された２層目の第２の配線パターン５２ｂが配置される。そして、２層目の第２の配線パターン５２ｂの受光面側とは逆の面側に平板状に形成された３層目の第３の配線パターン５３が配置される。
In the
上述の第２の実施形態に係る固体撮装置１４は、第１の配線パターン５１の受光面側とは逆の面側に、直線状の配線が第１の配線パターンと直交する方向に所定の間隔を空けて平行に複数配置される第２の配線パターン５２ｂを有する配線層を備える。
The solid-
これにより、第２の実施形態に係る固体撮像装置１４は、光電変換素子４を透過して配線層５ｂへ到達した光の一部が、第１の配線パターン５１間に形成された層間絶縁膜５０および第２の配線パターン５３ｂ間に形成された層間絶縁膜５０を透過する。
Thereby, in the solid-
したがって、第２の実施形態に係る固体撮像装置１４は、配線層５ｂに対して反射する光９の量がより減少するため、フレアやゴーストの発生をより抑制することができる。
Therefore, the solid-
ここで、第２の実施形態に係る固体撮像装置１４が備える配線層５ｂの透過率を評価した試験結果について説明する。図１４は、第２の実施形態に係る固体撮像装置１４が備える配線層５ｂの、５００ｎｍから８００ｎｍの波長領域における透過率を示す図である。
Here, the test results of evaluating the transmittance of the
図１４において、縦軸は配線層５ｂに対する光９の透過率［％］を示し、横軸は光９の波長［ｎｍ］を示している。また、図１４のグラフにおいて、一点鎖線は配線層５ｂにおけるＰ偏光に着目した試験結果、太線は配線層５ｂにおけるＳ偏光とＰ偏光とを平均した場合の結果をそれぞれ示している。
In FIG. 14, the vertical axis indicates the transmittance [%] of the light 9 with respect to the
なお、実験で用いた配線層５ｂは、２層目の第２の配線パターン５２ｂのＬ２／Ｓ２（図１３参照）が０．１１μｍ／０．１５μｍである他は、上述した実験で用いた配線層５と同じ構成にある。
The
図１４に示すように、第２の実施形態に係る固体撮像装置１４が備える配線層５ｂでは５００ｎｍから８００ｎｍの波長領域におけるＰ偏光の透過率がほぼ０％に近い値であった。具体的には、かかる配線層５ｂでは、波長６５０ｎｍにおけるＰ偏光の透過率がほぼ０％に近い値であった。一方、上述した第１の実施形態に係る固体撮像装置１４が備える配線層５では、波長６５０ｎｍにおけるＰ偏光の透過率が約１５％であった（図７参照）。
As shown in FIG. 14, in the
このことから、２層目の第２の配線パターン５２ｂをストライプ状に形成するとともに、１層目の第１の配線パターン５１と交差する方向に配置することで、配線層５ｂに対するＰ偏光の透過率が低減できることが分かる。
Accordingly, the second-layer
これは、第１の配線パターン５１間に形成された層間絶縁膜５０を透過したＰ偏光が第２の配線パターン５２ｂに当たり反射するからだと考えられる。
This is presumably because the P-polarized light transmitted through the
したがって、かかる配線層５ｂを備える固体撮像装置１４は、配線層５ｂに対して反射する光９の量の減少と、配線層５ｂに対するＰ偏光の透過率の低減との両方を実現することができる。
Therefore, the solid-
なお、画素アレイ２３ｂは、上述した画素アレイ２３の形成方法を含む固体撮像装置１４の製造方法において、２層目の第２の配線パターン５２ｂをストライプ状に形成する他は、同様の製造方法で製造される。
Note that the
具体的には、第２の配線パターン５２ｂの形成工程は、先ず、第１の配線パターン５１および１層目の層間絶縁膜５０の上面に、例えば、ＣＶＤを用いて、所定の厚さの酸化シリコン等を含む２層目の層間絶縁膜５０を一様に形成する。続いて、第２の配線パターン５２ｂの形成領域以外の領域を覆うレジストをマスクとして、例えば、ＲＩＥを行うことにより、２層目の層間絶縁膜５０における光電変換素子４と対向する位置に、第１の配線パターン５１と直交する方向に複数本のストライプ状のトレンチを形成する。
Specifically, in the step of forming the
そして、トレンチの内部に、例えば、ＣＶＤを用いて、銅等を埋め込むことで、光電変素子４と対向する位置に、直線状の配線が第１の配線パターン５１と直交する方向に所定の間隔を空けて平行に複数配置された第２の配線パターン５２ｂを形成する。
Then, by embedding copper or the like in the trench using, for example, CVD, the linear wiring is arranged at a predetermined interval in a direction orthogonal to the
（第３の実施形態）
次に、第３の実施形態に係る画素アレイについて説明する。かかる画素アレイの半導体層の周縁部における第１の配線パターンは、受光面が半導体層の周縁部から中央部へ向かって下り勾配となっている。
(Third embodiment)
Next, a pixel array according to the third embodiment will be described. In the first wiring pattern in the peripheral portion of the semiconductor layer of the pixel array, the light receiving surface has a downward slope from the peripheral portion of the semiconductor layer toward the central portion.
図１５は、第３の実施形態に係る画素アレイ２３ｃの模式的な断面を示す説明図である。図１６は、第３の実施形態に係る画素アレイ２３ｃが備える配線層５ｃにおける配線の配置関係を示す説明図である。なお、図１５および図１６に示す構成要素のうち、図３および図４に示す構成要素と同様の機能を有する構成要素については、図３および図４に示す符号と同一の符号を付すことにより、その説明を省略する。また、図１５では、本実施形態の説明の理解を容易にするため、画素アレイ２３ｃを中央部Ｍと周縁部Ｒとに分けている。
FIG. 15 is an explanatory diagram illustrating a schematic cross section of a
図１５に示すように、画素アレイ２３ｃは、画素アレイ２３ｃの周縁部Ｒにおけるストライプ状に形成された１層目の第１の配線パターン５１ｃの受光面が、画素アレイ２３ｃの周縁部Ｒから中央部Ｍに向かって下り勾配となる配線層５ｃを備える。
As shown in FIG. 15, in the
具体的には、図１６に示すように、画素アレイ２３ｃの周縁部Ｒにおける１層目の第１の配線パターン５１ｃは、光電変換素子４と対向する位置に、直線状の配線がＰ型のＳｉ層３０の面方向に所定の間隔を空けて平行に配置される（Ｌ１／Ｓ１が、例えば、０．１１μｍ／０．１５μｍ以下）。また、画素アレイ２３ｃの周縁部Ｒにおける１層目の第１の配線パターン５１ｃは、受光面が画素アレイ２３ｃの周縁部Ｒから中央部Ｍに向かって下り勾配となっている。
Specifically, as shown in FIG. 16, the
また、２層目の第２の配線パターン５２および３層目の第３の配線パターン５３は、光電変換素子と対向する位置に、１つの平板状の配線が配置される。つまり、本実施形態では、画素アレイ２３ｃの周縁部Ｒにおいて、光電変換素子４の受光面側とは逆の面側にストライプ状に形成されるとともに、受光面が画素アレイ２３ｃの周縁部Ｒから中央部Ｍに向かって下り勾配となる１層目の第１の配線パターン５１ｃが配置される。
In the
そして、１層目の配線パターン５１ｃの受光面とは逆の面側に平板状に形成された２層目の第２の配線パターン５２が配置され、２層目の第２の配線パターン５２の受光面側とは逆の面側に平板状に形成された３層目の第３の配線パターン５３が配置される。
A
上述の第３の実施形態に係る固体撮像装置１４は、画素アレイ２３ｃの周縁部Ｒにおけるストライプ状に形成された１層目の第１の配線パターン５１ｃの受光面が、画素アレイ２３ｃの周縁部Ｒから中央部Ｍに向かって下り勾配となる配線層５ｃを備える。
In the solid-
これにより、第３の実施形態に係る固体撮像装置１４は、画素アレイ２３ｃの周縁部Ｒにおいて、光電変換素子４を透過して配線層５ｃへ到達した光９が１層目の第１の配線パターン５１ｃに当たった場合、図１５中太線矢印で示す方向へ反射する。
Accordingly, in the solid-
このため、第３の実施形態に係る固体撮像装置１４は、１層目の第１の配線パターン５１ｃに当たって反射した光９が、隣接する光電変換素子４へ進入することを抑えることができる。
For this reason, the solid-
したがって、第３の実施形態に係る固体撮像装置１４は、画素アレイ２３ｃの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
Therefore, the solid-
また、第３の実施形態に係る固体撮像装置１４は、画素アレイ２３ｃの中央部Ｍおよび周縁部Ｒにおいて、光電変換素子４を透過して配線層５ｂへ到達した光９の一部が、第１の配線パターン５１ｃ間に形成された層間絶縁膜５０を透過する。
Further, in the solid-
したがって、第３の実施形態に係る固体撮像装置１４は、配線層５ｃに対して反射する光９の量が減少するため、フレアやゴーストの発生を抑制することができる。
Therefore, the solid-
次に、上述した画素アレイ２３ｃの形成方法を含む固体撮像装置１４の製造方法について説明する。なお、かかる固体撮像装置１４の製造方法は、上記した図８〜図１１に示す工程のうち図８（ｃ）に示す１層目の第１の配線パターン５１の形成工程が異なる他は、同じ内容の工程を経て固体撮像装置１４が製造される。以下の実施形態では、異なる工程について図１７を参照して説明する。
Next, a method for manufacturing the solid-
図１７および図１８は、第３の実施形態に係る固体撮像装置１４の製造工程の断面視による説明図である。また、図１７および図１８は、画素アレイ２３ｃの周縁部Ｒにおける形成方法を示しており、画素アレイ２３ｃの中央部Ｍは便宜上図示していない。
FIG. 17 and FIG. 18 are explanatory views of the manufacturing process of the solid-
図１７（ａ）に示すように、先ず、１層目の層間絶縁膜５０の上面に、レジスト９２を一様に形成する。次に、図１７（ｂ）に示すように、画素アレイ２３ｃの中央部Ｍに向かって徐々に光の透過率が高くなるようにドットが形成されたグレーティングマスク９３を用いて、レジスト９２を露光する。
As shown in FIG. 17A, first, a resist 92 is uniformly formed on the upper surface of the first
続いて、露光されたレジスト９２を現像することで、図１８（ａ）に示すように、グレーティングマスク９３が有するドットの密度変化に応じた勾配を有するレジストマスク９４を形成する。
Subsequently, by developing the exposed resist 92, as shown in FIG. 18A, a resist
その後、図１８（ｂ）に示すように、第１の配線パターン５１ｃの形成領域以外の領域を覆うマスク基板９５を用いて、勾配を有するレジストマスク９４を介して、例えば、プラズマＣＶＤを用いて、銅イオン等を１層目の層間絶縁膜５０内に注入する。
Thereafter, as shown in FIG. 18B, using a
このとき、レジストマスク９４の膜厚が厚い箇所ほど銅イオン等が注入される量は少なくなるため、レジストマスク９４の勾配と同じ勾配を有する第１の配線パターン５１ｃを形成することができる。
At this time, as the resist
つまり、画素アレイ２３ｃの周縁部Ｒにおいて、１層目の層間絶縁膜５０内に、受光面が画素アレイ２３ｃの周縁部Ｒから中央部Ｍへ向かって下り勾配となるストライプ状の第１の配線パターン５１ｃを形成する。なお、画素アレイ２３ｃの中央部Ｍにおいては、勾配を有しないストライプ状の第１の配線パターン５１ｃが形成される。
That is, in the peripheral portion R of the
上述した画素アレイ２３ｃの製造方法では、画素アレイ２３ｃの周縁部Ｒにおいて、１層目の第１の配線パターン５１ｃをストライプ状に形成するとともに、かかる第１の配線パターン５１ｃの受光面を画素アレイ２３ｃの周縁部Ｒから中央部Ｍへ向かって下り勾配に形成する。
In the manufacturing method of the
これにより、画素アレイ２３ｃの周縁部Ｒにおいて、光電変換素子４を透過して配線層５ｃへ到達した光９が１層目の第１の配線パターン５１ｃに当たった場合、図１５中太線矢印で示す方向へ反射する。
As a result, in the peripheral portion R of the
このため、第３の実施形態に係る固体撮像装置１４は、１層目の第１の配線パターン５１ｃに当たって反射した光９が、隣接する光電変換素子４へ進入することを抑えることができる。
For this reason, the solid-
したがって、第３の実施形態に係る固体撮像装置１４は、画素アレイ２３ｃの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
Therefore, the solid-
また、上述した第３の実施形態に係る画素アレイ２３ｃは、画素アレイ２３ｃの周縁部Ｒにおけるマイクロレンズ８およびカラーフィルタ７の位置を、画素アレイ２３ｃの中心側にずらしてもよい。
Further, in the
このように、画素アレイ２３ｃの周縁部Ｒにおけるマイクロレンズ８およびカラーフィルタ７をスケーリングすることで、光電変換素子４の受光面に対して所定の角度で光９を入射させることができ、隣接画素間の混色の発生をより抑制することができる。
Thus, by scaling the
次に、図１９を参照して、上述した第１、第２および第３の実施形態に係る固体撮像装置１４が適用されたデジタルカメラ１に設けられる光学系の概略構成について説明する。
Next, a schematic configuration of an optical system provided in the
図１９は、第１、第２および第３の実施形態に係る固体撮像装置１４が適用されたデジタルカメラ１に設けられる光学系の概略構成を示す説明図である。なお、図１９に示す構成要素のうち、図１および図２に示す構成要素と同様の機能を有する構成要素については、図１および図２に示す符号と同一の符号を付すことにより、その説明を省略する。
FIG. 19 is an explanatory diagram illustrating a schematic configuration of an optical system provided in the
図１９に示すように、撮像光学系１３は、偏光フィルタ９６、撮影レンズ部８０、ハーフミラー８１、メカシャッタ８２、固体撮像装置１４、レンズ８３、プリズム８４、およびファインダ８５を備える。
As shown in FIG. 19, the imaging
偏光フィルタ９６は、撮像レンズ８６ｂの入射面に設けられ、特定の偏光成分の光を透過する。また、偏向フィルタ９５は回転可能な構造体であり、特定の偏光成分の光を選択的に透過することができる。
The
撮影レンズ部８０は、撮影レンズ８６ａ，８６ｂ、絞り（図示せず）、およびレンズ駆動機構８６ｃを備える。絞りは、撮影レンズ８６ａと撮影レンズ８６ｂとの間に配置され、撮影レンズ８６ｂへ導かれる光量を調節する。
The photographing
固体撮像装置１４は、撮影レンズ８６ａ，８６ｂの予定結像面に配置される。例えば、撮影レンズ８６ａ，８６ｂは、入射した光を屈折させて、ハーフミラー８１およびメカシャッタ８２経由で固体撮像装置１４の撮像面（画素アレイ２３，２３ｂ，２３ｃ）に被写体の像を形成する。
The solid-
上述したデジタルカメラ１では、撮影レンズ８６ａの入射面に偏光フィルタ９６を設けることで、固体撮像装置１４へ特定の偏光成分の光を選択的に入射させることができる。
In the
これにより、上述した第１、第２および第３の実施形態に係る固体撮像装置１４は、偏光フィルタ９６によって選択された特定の偏光成分の光が入射することにより、フレアやゴーストの発生をより抑制することができる。
As a result, the solid-
なお、上述した第１、第２および第３の実施形態に係る画素アレイ２３，２３ｂ，２３ｃは、Ｓｉ層３０をＰ型、Ｓｉ領域３１をＮ型としているが、Ｓｉ層３０をＮ型、Ｓｉ領域３１をＰ型として画素アレイ２３，２３ｂ，２３ｃを構成するようにしてもよい。
In the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１ デジタルカメラ、 １１ カメラモジュール、 １２ 後段処理部、 １３ 撮像光学系、 １４ 固体撮像装置、 １５ ＩＳＰ、 １６ 記憶部、 １７ 表示部、 ２０ イメージセンサ、 ２１ 信号処理回路、 ２２ 周辺回路、 ２３，２３ｂ，２３ｃ 画素アレイ、 ２４ 垂直シフトレジスタ、 ２５ タイミング制御部、 ２６ ＣＤＳ、 ２７ ＡＤＣ、 ２８ ラインメモリ、 ３０ Ｐ型のＳｉ層、 ３１ Ｎ型のＳｉ領域、 ３２ 半導体基板、 ４ 光電変換素子、 ５，５ｂ，５ｃ 配線層、 ５０ 層間絶縁膜、 ５１，５１ａ 第１の配線パターン、 ５２，５２ｂ 第２の配線パターン、 ５３ 第３の配線パターン、 ５４，５５ トレンチ、 ６ 反射防止膜、 ６０ 接着層、 ６１ 支持基板、 ７ カラーフィルタ、 ８ マイクロレンズ、 ８０ 撮像レンズ部、 ８１ ハーフミラー、 ８２ メカシャッタ、 ８３ レンズ、 ８４ プリズム、 ８５ ファインダ、 ８６ａ，８６ｂ 撮像レンズ、 ８６ｃ レンズ駆動機構、 ９ 光、 ９０， ９１，９２ レジスト、 ９３ グレーティングマスク、 ９４ レジストマスク、 ９５ マスク基板、 ９６ 偏光フィルタ、 Ｌ１，Ｌ２ ライン、 Ｓ１，Ｓ２ スペース
DESCRIPTION OF
Claims (6)
前記半導体層の他方の面側で前記光電変換素子と対向する位置に、直線状の配線が前記半導体層の面方向に所定の間隔を空けて平行に複数配置される第１の配線パターンを有する配線層と
を備えることを特徴とする固体撮像装置。 A photoelectric conversion element that is provided in the semiconductor layer and receives light incident from one side of the semiconductor layer; and
A first wiring pattern in which a plurality of linear wirings are arranged in parallel with a predetermined interval in the surface direction of the semiconductor layer at a position facing the photoelectric conversion element on the other surface side of the semiconductor layer. A solid-state imaging device comprising: a wiring layer.
前記光電変換素子の一画素の大きさに応じて、前記第１の配線パターンが配置される
ことを特徴とする請求項１に記載の固体撮像装置。 The wiring layer is
The solid-state imaging device according to claim 1, wherein the first wiring pattern is arranged according to a size of one pixel of the photoelectric conversion element.
前記第１の配線パターンの受光面側とは逆の面側に、直線状の配線が前記第１の配線パターンと交差する方向に所定の間隔を空けて平行に複数配置される第２の配線パターン
をさらに備えることを特徴とする請求項１または２に記載の固体撮像装置。 The wiring layer is
A second wiring in which a plurality of linear wirings are arranged in parallel with a predetermined interval in a direction intersecting the first wiring pattern on the surface opposite to the light receiving surface side of the first wiring pattern. The solid-state imaging device according to claim 1, further comprising a pattern.
直線状の配線が前記第１の配線パターンと直交する方向に所定の間隔を空けて平行に複数配置される
ことを特徴とする請求項３に記載の固体撮像装置。 The second wiring pattern is:
4. The solid-state imaging device according to claim 3, wherein a plurality of linear wires are arranged in parallel at a predetermined interval in a direction orthogonal to the first wiring pattern.
受光面が前記半導体層の周縁部から中央部へ向かって下り勾配である
ことを特徴とする請求項１〜４のいずれか一つに記載の固体撮像装置。 The first wiring pattern at the periphery of the semiconductor layer is
5. The solid-state imaging device according to claim 1, wherein the light receiving surface has a downward slope from a peripheral edge portion to a central portion of the semiconductor layer.
前記半導体層の受光面側とは逆の面側に絶縁膜を形成することと、
前記絶縁膜における前記複数の光電変換素子と対向する位置に、直線状の配線を前記半導体層の面方向に所定の間隔を空けて平行に複数配置して第１の配線パターンを形成することと、
を含むことを特徴とする固体撮像装置の製造方法。 Forming a plurality of photoelectric conversion elements in the semiconductor layer;
Forming an insulating film on the surface side opposite to the light-receiving surface side of the semiconductor layer;
Forming a first wiring pattern by arranging a plurality of linear wirings parallel to each other at a predetermined interval in the surface direction of the semiconductor layer at a position facing the plurality of photoelectric conversion elements in the insulating film; ,
A method for manufacturing a solid-state imaging device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016005536A JP2017126678A (en) | 2016-01-14 | 2016-01-14 | Solid-state image pickup device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016005536A JP2017126678A (en) | 2016-01-14 | 2016-01-14 | Solid-state image pickup device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017126678A true JP2017126678A (en) | 2017-07-20 |
Family
ID=59365094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016005536A Pending JP2017126678A (en) | 2016-01-14 | 2016-01-14 | Solid-state image pickup device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017126678A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019092988A1 (en) * | 2017-11-13 | 2019-05-16 | ソニーセミコンダクタソリューションズ株式会社 | Imaging element and imaging device |
| WO2023162651A1 (en) * | 2022-02-28 | 2023-08-31 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and electronic apparatus |
-
2016
- 2016-01-14 JP JP2016005536A patent/JP2017126678A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019092988A1 (en) * | 2017-11-13 | 2019-05-16 | ソニーセミコンダクタソリューションズ株式会社 | Imaging element and imaging device |
| US11387265B2 (en) | 2017-11-13 | 2022-07-12 | Sony Semiconductor Solutions Corporation | Image capturing element and image capturing device |
| WO2023162651A1 (en) * | 2022-02-28 | 2023-08-31 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6987950B2 (en) | Solid-state image sensor and its manufacturing method, and electronic devices | |
| JP7171652B2 (en) | Solid-state image sensor and electronic equipment | |
| JP6103301B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| US9647026B2 (en) | Solid-state image pickup device, method of manufacturing the same, and electronic apparatus | |
| US9508767B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| US9165962B2 (en) | Solid state imaging device | |
| US9269734B2 (en) | Method of manufacturing solid-state imaging device | |
| CN111508984A (en) | Solid-state image sensor, method for manufacturing solid-state image sensor, and electronic apparatus | |
| JP2011096732A (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| WO2020158164A1 (en) | Imaging element and method for manufacturing imaging element | |
| WO2021149349A1 (en) | Imaging element and imaging device | |
| US20160027840A1 (en) | Solid-state imaging device | |
| US20150137299A1 (en) | Solid state imaging device and manufacturing method for solid state imaging device | |
| JP2017126678A (en) | Solid-state image pickup device and method of manufacturing the same | |
| JPWO2016111004A1 (en) | Solid-state imaging device | |
| JP2015032717A (en) | Solid-state imaging device and camera module | |
| JP2017050467A (en) | Solid state image pickup device and manufacturing method of the same | |
| JP2017054992A (en) | Solid state image sensor and manufacturing method of the same | |
| JP2016063043A (en) | Solid state image pickup device and manufacturing method of the same | |
| JP2010225986A (en) | Solid-state imaging element, and method of manufacturing the same | |
| JP2019117931A (en) | Solid state image sensor and manufacturing method of solid state image sensor |