JP2017147395A - パッケージ用基板、およびその製造方法 - Google Patents
パッケージ用基板、およびその製造方法 Download PDFInfo
- Publication number
- JP2017147395A JP2017147395A JP2016029842A JP2016029842A JP2017147395A JP 2017147395 A JP2017147395 A JP 2017147395A JP 2016029842 A JP2016029842 A JP 2016029842A JP 2016029842 A JP2016029842 A JP 2016029842A JP 2017147395 A JP2017147395 A JP 2017147395A
- Authority
- JP
- Japan
- Prior art keywords
- core substrate
- substrate
- layer
- wiring
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】端部に段差部を有する厚さd1のコア基板10と、少なくとも一層の配線層20および少なくとも一層の絶縁層50を含み、コア基板上に形成された混合層とを含むパッケージ用基板200であって、絶縁層の一部はコア基板の段差部30上に形成され、段差部は、コア基板と配線層との界面から深さds、かつ、コア基板の端部断面から幅Wsで形成され、深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαである。
【選択図】図1
Description
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含むパッケージ用基板であって、
前記絶縁層の一部は前記コア基板の段差部上に形成され、
前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とするパッケージ用基板を提供する。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lはパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである)
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含む配線基板であって、
前記絶縁層の一部は前記コア基板の分離溝上を覆い、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とする配線基板を提供する。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである)
コア基板10は、配線基板100および配線基板100を個片化した後のパッケージ用基板200の電気特性を向上させる材料であればよい。例えば、コア基板10として、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等を用いることができる。好ましくはガラス基板である。本発明のコア基板10に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよい。例えば、表面に粗化処理を行ったものであってもよく、フッ酸で処理したものであってもよく、また、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板10に用いるガラス基板は表面に下地層(図示せず)を形成してもよい。
配線層20は、コア基板10の厚さ方向の表面上または絶縁層50の表面上に形成される。配線層20は好ましくはパターン形成されている。本発明の一態様において、少なくとも一部の配線層20はコア基板10に接するように形成される。また、本発明の他の態様において、配線層20はコア基板10と接しなくてもよい。配線層20は、後述する絶縁層50に埋め込まれていてもよい。配線層20は一層であってもよく、また複数であってもよい。
絶縁層50は、少なくとも後述するコア基板10の段差部30または分離溝40上に形成される。本発明の一態様において、絶縁層50は配線層20上に形成される。本発明の他の態様において、絶縁層50は段差部30または分離溝40上以外のコア基板10上にも形成される。絶縁層50は一層であってもよく、また複数であってもよい。
本発明の一態様において、パッケージ用基板200は、端部に段差部を有する厚さd1のコア基板10と、少なくとも一層の配線層20および少なくとも一層の絶縁層50を含み、該コア基板上に形成された厚さd4の混合層とを含む。
ds>dα
本発明の一態様のパッケージ用基板は、これらに限定されるものではないが、図2〜図9に示す工程にしたがって形成することができる。
コア基板10(アルミノケイ酸塩ガラス)の板厚寸法を300μmとした。
分離溝40の深さを15μmとした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基盤においても、コア基板の割れなど信頼性の低下は起きなかった。
分離溝40の深さを5μmとした以外は実施例1と同様に、パッケージ用基板200を作成した。
配線層20の厚さを10μmにした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
分離溝40の深さを5μmとした以外は実施例3と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
配線層20の厚さを15μmに、絶縁層50の厚さを37.5μmに、分離層40の深さを40μmにした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
分離溝40の深さを30μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
分離溝40の深さを20μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
分離溝40の深さを10μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
配線層20の厚さを30μmに、絶縁層50の厚さを75μmに、分離層40の深さを60μmにした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
分離溝40の深さを50μmにした以外は実施例7と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
分離溝40の深さを40μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
分離溝40の深さを30μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
20 配線層
30 段差部
40 分離溝
50 絶縁層
60 第1のダイシングブレード
70 第2のダイシングブレード
100 配線基板
200 パッケージ用基板
Claims (11)
- 端部に段差部を有する厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含むパッケージ用基板であって、
前記絶縁層の一部は前記コア基板の段差部上に形成され、
前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とするパッケージ用基板。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lはパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである) - 前記wsは少なくとも0.5μmである、請求項1に記載のパッケージ用基板。
- 前記コア基板はガラスである、請求項1または2に記載のパッケージ用基板。
- 幅w1および深さdsの形状の分離溝が設けられた厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含む配線基板であって、
前記絶縁層の一部は前記コア基板の分離溝上を覆い、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とする配線基板。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである) - 前記コア基板はガラスである、請求項4に記載の配線基板。
- 端部に段差部を有する厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含むパッケージ用基板の製造方法であって、
前記コア基板の両面に配線層を形成する工程と、
前記配線層が形成された前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
前記コア基板と前記配線層を覆い、かつ前記分離溝を埋めるように絶縁層を形成して、配線基板を形成する工程と、
前記分離溝を通過するように前記配線基板を幅w2の第2のダイシングブレードでダイシングして、複数のパッケージ用基板を得るダイシング工程とを含み、
前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであり、
前記幅wsは少なくとも0.5μmであり、
w2<w1であることを特徴とする製造方法。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lはパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである) - 端部に段差部を有する厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含むパッケージ用基板の製造方法であって、
前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
前記コア基板を覆い、かつ前記分離溝を埋めるように絶縁層を形成する工程と、
前記絶縁層上に配線層を形成して配線基板を形成する工程と、
前記分離溝を通過するように前記配線基板を幅w2の第2のダイシングブレードでダイシングして、複数のパッケージ用基板を得るダイシング工程とを含み、
前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであり、
前記幅wsは少なくとも0.5μmであり、
w2<w1であることを特徴とする製造方法。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lはパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである) - 前記コア基板はガラスである、請求項6また7に記載の製造方法。
- 幅w1および深さdsの形状の分離溝が設けられた厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含む配線基板の製造方法であって、
前記コア基板の両面に配線層を形成する工程と、
前記配線層が形成された前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
前記コア基板と前記配線層を覆い、かつ前記分離溝を埋めるように絶縁層を形成して、配線基板を形成する工程を含み、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαである製造方法。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである) - 幅w1および深さdsの形状の分離溝が設けられた厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含む配線基板の製造方法であって、
前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
前記コア基板を覆い、かつ前記分離溝を埋めるように絶縁層を形成する工程と、
前記絶縁層上に配線層を形成して配線基板を形成する工程とを含み、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαである製造方法。
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
d4は混合層の厚さであり、
E1はコア基板の弾性率であり、
E4は混合層の弾性率であり、
I1はコア基板の断面二次モーメントであり、
I4は混合層の断面二次モーメントであり、
bはLである) - 前記コア基板はガラスである、請求項9または10に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016029842A JP2017147395A (ja) | 2016-02-19 | 2016-02-19 | パッケージ用基板、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016029842A JP2017147395A (ja) | 2016-02-19 | 2016-02-19 | パッケージ用基板、およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017147395A true JP2017147395A (ja) | 2017-08-24 |
Family
ID=59682325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016029842A Pending JP2017147395A (ja) | 2016-02-19 | 2016-02-19 | パッケージ用基板、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017147395A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021002625A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127206A (ja) * | 1999-08-13 | 2001-05-11 | Citizen Watch Co Ltd | チップスケールパッケージの製造方法及びicチップの製造方法 |
JP2001284497A (ja) * | 2000-04-03 | 2001-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体チップ及びその製造方法 |
JP2005216941A (ja) * | 2004-01-27 | 2005-08-11 | New Japan Radio Co Ltd | チップサイズ半導体装置およびその製造方法 |
JP2009146988A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Ltd | 配線基板の個片化方法およびパッケージ用基板 |
-
2016
- 2016-02-19 JP JP2016029842A patent/JP2017147395A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127206A (ja) * | 1999-08-13 | 2001-05-11 | Citizen Watch Co Ltd | チップスケールパッケージの製造方法及びicチップの製造方法 |
JP2001284497A (ja) * | 2000-04-03 | 2001-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体チップ及びその製造方法 |
JP2005216941A (ja) * | 2004-01-27 | 2005-08-11 | New Japan Radio Co Ltd | チップサイズ半導体装置およびその製造方法 |
JP2009146988A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Ltd | 配線基板の個片化方法およびパッケージ用基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021002625A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204854B2 (en) | Packaging substrate and method of fabricating the same | |
JP6130344B2 (ja) | 印刷回路基板 | |
JP6674147B2 (ja) | 支持ガラス基板及びこれを用いた積層体 | |
TW201112897A (en) | Method of processing a cavity of core substrate | |
KR102548550B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2022078155A (ja) | パッケージ用基板 | |
JP2009146988A (ja) | 配線基板の個片化方法およびパッケージ用基板 | |
US11895780B2 (en) | Manufacturing method of package structure | |
JP6805511B2 (ja) | 配線基板、およびその製造方法 | |
JP2017147395A (ja) | パッケージ用基板、およびその製造方法 | |
JP2017220647A (ja) | パッケージ用基板 | |
JP6724775B2 (ja) | 配線基板の個片化方法及びパッケージ用基板 | |
JP2015231005A (ja) | 配線基板およびその製造方法 | |
JP2010062278A (ja) | 半導体装置およびその製造方法 | |
US20110123772A1 (en) | Core substrate and method of manufacturing core substrate | |
JP6904044B2 (ja) | 半導体パッケージ用基板およびその製造方法 | |
IL273198A (en) | Adhesives with increased plasma resistance properties and associated methods | |
WO2020149374A1 (ja) | パッケージ用基板、およびその製造方法 | |
JP2019009151A (ja) | パッケージ用基板、およびその製造方法 | |
JP6638386B2 (ja) | パッケージ基板の製造方法 | |
TWI353655B (ja) | ||
TW202032737A (zh) | 載體及半導體裝置之製造方法 | |
EP3258488A1 (en) | Semiconductor device with protected sidewalls | |
CN113829685B (zh) | 一种石墨烯导热垫片包边工艺及包边石墨烯导热垫片 | |
WO2022270370A1 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200407 |