JP2017009307A - Method for evaluating semiconductor substrate - Google Patents
Method for evaluating semiconductor substrate Download PDFInfo
- Publication number
- JP2017009307A JP2017009307A JP2015121798A JP2015121798A JP2017009307A JP 2017009307 A JP2017009307 A JP 2017009307A JP 2015121798 A JP2015121798 A JP 2015121798A JP 2015121798 A JP2015121798 A JP 2015121798A JP 2017009307 A JP2017009307 A JP 2017009307A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxide film
- electrode
- voltage
- mos structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、半導体基板の評価方法に関し、特に半導体基板上に形成されたMOS構造を用いて基板表面近傍の発生ライフタイムを求める方法に関するものである。 The present invention relates to a method for evaluating a semiconductor substrate, and more particularly, to a method for determining a generation lifetime near a substrate surface using a MOS structure formed on a semiconductor substrate.
半導体基板特性を求めるうえで、MOS構造を形成し、この電気特性を求める手法は、多くの半導体基板に関する情報を得ることができることから、種々の測定手法が検討・提案されている(たとえば非特許文献1)。得られるパラメータとしては酸化膜厚や、酸化膜の固定電荷、酸化膜/半導体界面準位、ドーパント濃度、さらには発生および再結合ライフタイムなど様々である。半導体基板の種々の評価解析法の中でも、発生ライフタイムを用いた測定は、デバイス活性領域、すなわち空乏層中を評価するために、実デバイスと密接な関係が期待される。 In obtaining the semiconductor substrate characteristics, the MOS structure is formed, and the technique for obtaining the electrical characteristics can obtain information on many semiconductor substrates. Therefore, various measurement techniques have been studied and proposed (for example, non-patent) Reference 1). There are various parameters such as oxide film thickness, fixed charge of oxide film, oxide film / semiconductor interface state, dopant concentration, and generation and recombination lifetime. Among various evaluation analysis methods for semiconductor substrates, measurement using the generated lifetime is expected to have a close relationship with an actual device in order to evaluate the device active region, that is, the depletion layer.
一方で、非特許文献1に、解説がされているが、1983年頃からコロナチャージを用いた半導体評価法の研究が盛んに行われてきた。非特許文献1にはコロナチャージを用いた電気的測定法としていくつかの手法が紹介されている。コロナチャージは大気中で高電圧を印加したプローブを用いて高電圧を印加して対象物上にイオンを堆積させる手法である。
On the other hand, as described in Non-Patent
種々の評価法の中でもライフタイムは結晶欠陥や金属不純物に対して極めて高感度であり、種々の測定法が提案されている。特許文献1は、再結合ライフタイムをμ−PCD法にて求める際の条件を規定したものであるが、これに記載されているように、条件を選択すれば極めて高感度な測定を行うことが可能であることが示唆されている。またコロナチャージを使った測定としては特許文献2、3などがある。これらはケルビンプローブや光変調光反射率測定などを組み合わせた測定である。いずれもMOS構造を形成せず、表面を薬品ないしは酸化膜でパッシベーションすることで測定を行っている。
Among various evaluation methods, the lifetime is extremely sensitive to crystal defects and metal impurities, and various measurement methods have been proposed.
MOS構造を用いた発生ライフタイムの測定は、非特許文献1にも示されている、MOS構造の容量変化から求めるZerbst(ゼルブスト)法がよく知られている。しかしZerbst法では、容量変化が定常状態になるまで測定を行う必要があり、特に発生ライフタイムが長いサンプルでは測定が非常に長時間となる懸念がある。
The measurement of the generation lifetime using the MOS structure is well known by the Zerbst method shown in Non-Patent
従来のZerbst法は、図5に示すようにシリコン基板11上に形成した酸化膜12上の電極13へプローブ14を接触させて、プローブ14に容量計を接続して容量の時間変化(C−t)を測定する。この容量の時間変化を、例えば後述の比較例で示す式(2)で解析し、この傾きから発生ライフタイムを求める。この場合、容量変化が一定になるまで測定を続ける必要がある。言いかえれば最大測定時間の設定には十分注意が必要である。
In the conventional Zerbst method, as shown in FIG. 5, the
Zerbst法において、測定に要する時間を短縮する種々の方法が提案されており、特許文献4及びこれの参照文献に具体的に示されている。特許文献4はZerbst法を用いたもので、高周波CV測定において得られた容量に基づいて、空乏層幅を微小領域に分けてその領域ごとにライフタイムを求めることで、ライフタイムの深さ分布を得る手法である。
In the Zerbst method, various methods for reducing the time required for measurement have been proposed, and are specifically shown in
いずれにしても高周波CV法をもとにしたZerbst法の改良であり、測定に要する時間は基本的には変わらない可能性がある。 In any case, it is an improvement of the Zerbst method based on the high-frequency CV method, and the time required for measurement may not basically change.
前述のように、実デバイスとの関連を考え、特に表面近傍の空乏領域の評価を考えた場合、発生ライフタイムの測定が選択肢となってくる。その際、MOS構造の形成(半導体基板上に酸化膜及び電極:例えばポリシリコン電極を形成)を行うことで、実デバイス工程を想定した類似構造での測定が可能になり、実デバイスとより良い関係が得られることが考えられる。その場合の測定手法としてZerbst法を使用して測定すればよいのであるが、Zerbst法を使用した場合、測定に長時間を要するという問題点がある。実際に一つのMOS構造の測定に3時間以上を費やすことも珍しくない。 As described above, when the relationship with the actual device is considered, particularly when the depletion region near the surface is considered, the generation lifetime measurement is an option. At that time, by forming a MOS structure (forming an oxide film and an electrode on the semiconductor substrate: for example, forming a polysilicon electrode), measurement with a similar structure assuming an actual device process becomes possible, which is better than an actual device. It is conceivable that a relationship can be obtained. In this case, the measurement may be performed using the Zerbst method. However, when the Zerbst method is used, there is a problem that a long time is required for the measurement. It is not uncommon to actually spend more than 3 hours measuring a single MOS structure.
本発明はこのような問題に鑑みてなされたもので、発生ライフタイムの測定を短時間ですることが可能な半導体基板の評価方法を提供することを目的とする。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a semiconductor substrate evaluation method capable of measuring the generation lifetime in a short time.
上記目的を達成するために、本発明によれば、MOS構造を用いて半導体基板を評価する方法であって、
半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、コロナチャージ法により、前記半導体基板の前記酸化膜直下に空乏層が形成されるような極性を持つ電荷を前記電極上に堆積させ、該堆積させた電荷量の減衰に伴う電圧の変化を測定し、該測定した電圧の変化から発生ライフタイムを求めることを特徴とする半導体基板の評価方法を提供する。
To achieve the above object, according to the present invention, there is provided a method for evaluating a semiconductor substrate using a MOS structure,
A polarity in which an oxide film is formed on a semiconductor substrate, an electrode is formed on the oxide film, and a MOS structure is fabricated, and then a depletion layer is formed immediately below the oxide film on the semiconductor substrate by a corona charge method. A method for evaluating a semiconductor substrate, comprising: depositing a charge having a voltage on the electrode; measuring a change in voltage associated with the decay of the deposited charge amount; and determining a generation lifetime from the measured change in voltage. I will provide a.
この方法によれば、MOS構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができる。 According to this method, in the method of evaluating a semiconductor substrate using a MOS structure, the generation lifetime can be obtained in a short time.
このとき、前記発生ライフタイムを下記式(1)を用いて算出することができる。 At this time, the generated lifetime can be calculated using the following formula (1).
(式中、dV/dtは測定した電圧の時間変化を示す。qは素電荷量を示し、niは真性キャリア濃度を示し、Wは空乏層幅を示す。Ksは半導体基板の比誘電率を示し、ε0は真空誘電率を示す。τgは発生ライフタイムを示し、sgは表面再結合速度を示す。) (Wherein, dV / dt is .q showing temporal changes in the measured voltage indicates the elementary electric charge, n i denotes the intrinsic carrier concentration, W is .K s indicating the width of the depletion layer dielectric of a semiconductor substrate Where ε 0 is the vacuum dielectric constant, τ g is the generation lifetime, and s g is the surface recombination rate.)
このように、発生ライフタイムτgを上記式(1)を用いて算出することができ、半導体基板を評価することができる。 Thus, the generation lifetime τ g can be calculated using the above formula (1), and the semiconductor substrate can be evaluated.
本発明の半導体基板の評価方法であれば、MOS構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができる。そのため、例えば、サンプルの面内分布データを短時間で取得することも可能になる。これにより、半導体基板の高品質化にも寄与できる。 With the method for evaluating a semiconductor substrate of the present invention, the generation lifetime can be obtained in a short time in the method for evaluating a semiconductor substrate using a MOS structure. Therefore, for example, in-plane distribution data of a sample can be acquired in a short time. Thereby, it can also contribute to quality improvement of a semiconductor substrate.
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。 Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to this.
上述したように、発生ライフタイムの測定にZerbst法を使用した場合、測定に長時間を要するという問題があった。 As described above, when the Zerbst method is used to measure the occurrence lifetime, there is a problem that it takes a long time for the measurement.
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、コロナチャージ法により、半導体基板の酸化膜直下に空乏層が形成されるような極性を持つ電荷を電極上に堆積させ、該堆積させた電荷量の減衰に伴う電圧の変化を測定し、該測定した電圧の変化から発生ライフタイムを求めることを見出した。これにより、MOS構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができることを発見した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。 Therefore, the present inventor has intensively studied to solve such problems. As a result, an oxide film is formed on the semiconductor substrate, an electrode is formed on the oxide film, and a MOS structure is fabricated. Then, a depletion layer is formed immediately below the oxide film on the semiconductor substrate by a corona charge method. It has been found that a charge having polarity is deposited on an electrode, a change in voltage associated with the decay of the deposited charge is measured, and a generation lifetime is obtained from the change in the measured voltage. As a result, it has been found that the generation lifetime can be obtained in a short time in a method for evaluating a semiconductor substrate using a MOS structure. And the best form for implementing these was scrutinized and the present invention was completed.
以下、本発明の半導体基板の評価方法について、図1、図2及び図3を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。図1は本発明の半導体基板の評価方法の一例を示す工程図である。 Hereinafter, the semiconductor substrate evaluation method of the present invention will be described in detail with reference to FIGS. 1, 2, and 3, but the present invention is not limited to this. FIG. 1 is a process diagram showing an example of a semiconductor substrate evaluation method of the present invention.
図1に示すように、まずMOS構造を評価対象の半導体基板に作製し、その後このMOS構造を用いて、コロナチャージ法により堆積させた電荷量の減衰に伴う電圧の変化の測定を行う。そして、この電圧の変化から、発生ライフタイム、つまり空乏層におけるキャリアの発生から再結合までの時間を求める。 As shown in FIG. 1, first, a MOS structure is fabricated on a semiconductor substrate to be evaluated, and thereafter, using this MOS structure, a change in voltage associated with attenuation of the amount of charge deposited by a corona charge method is measured. The generation lifetime, that is, the time from the generation of carriers to the recombination in the depletion layer is obtained from the change in voltage.
このような本発明の評価方法においては、後述するように、MOS構造の作製やコロナチャージ及び電圧の変化の測定に用いる設備は従来のものを利用することが可能である。 In such an evaluation method of the present invention, as will be described later, it is possible to use conventional equipment for the fabrication of the MOS structure, the corona charge, and the voltage change measurement.
(MOS構造の作製:図1のSP1)
最初に、評価対象の半導体基板を準備する。ここでは、図2に示すように、シリコン基板1を用いた場合について説明する。ただし本発明はこれに限定されず、目的に応じて適宜評価対象の半導体基板を用意することができる。
(Production of MOS structure: SP1 in FIG. 1)
First, a semiconductor substrate to be evaluated is prepared. Here, as shown in FIG. 2, the case where the
上記のようなシリコン基板1に、酸化を行って酸化膜2(ゲート酸化膜)を形成する。この酸化膜2の形成は、例えば、シリコン基板1をボートに載置して横型熱処理炉もしくは縦型熱処理炉に投入し、酸素雰囲気下で熱処理を行うことにより容易に形成することができる。この酸化膜2の形成方法は特に限定されず、上記熱処理炉は例えば従来のものを用いることができるし、また、熱処理の条件等は評価目的に合わせてその都度決定することができる。
Oxidation is performed on the
次に、シリコン基板1に形成した酸化膜2上に電極3を形成するが、この電極3の材料として、例えばポリシリコン(多結晶シリコン)を用いることができる。このようにポリシリコンを電極3の材料として選ぶのであれば、その加工や調達が容易であるとともに、従来と同様にして電極3を形成することができ簡便である。この電極3の材料は特に限定されるものではなく、例えば、Al等の他の材料を選ぶこともできる。コスト等によって適宜決定することができる。
Next, an
そして、このようなポリシリコンを用いて電極3を形成する。電極3の形成は例えば以下のようにして行うことができるが、この電極3の形成方法も特に限定されない。
And the
まず、シリコン基板1表面の酸化膜2上にポリシリコン膜を成長させる。このポリシリコン膜は、例えば、熱処理炉から取り出したシリコン基板1をCVD装置に投入し、減圧下もしくは常圧下でモノシラン等の成長ガスを装置の反応容器内へ導入することにより成長させることができる。そして、上記のようにポリシリコン層を堆積した後、リン等の不純物を熱拡散法またはイオン注入法を用いてポリシリコン層中にドープして、抵抗率の低いポリシリコン層を形成する。なお、ポリシリコン層の堆積時に、同時に不純物もドープするようにして低抵抗率のポリシリコン層を形成することもできる(Doped Poly−Si法)。
First, a polysilicon film is grown on the
その後、上記のように形成した低抵抗率のポリシリコン層に、例えばレジスト塗布、露光、現像という一連のフォトリソグラフィ工程を施した後、エッチング工程を行うことによって、酸化膜2上の所望の位置にポリシリコン電極3を形成することができる。このようにしてシリコン基板1上に酸化膜2およびポリシリコン電極3が形成されたMOS構造4(MOSキャパシタ)を作製することができる。
Thereafter, the low resistivity polysilicon layer formed as described above is subjected to a series of photolithography processes, for example, resist coating, exposure, and development, and then an etching process, whereby a desired position on the
MOS構造4は実デバイスにおいても基本構造の一つであり、MOS構造4から得られる特性は実デバイスを反映したものであることが期待される。
The
(コロナチャージ:図1のSP2)
以上のようにして、シリコン基板1にMOS構造4を作製した後、コロナチャージプローブ5を用いて、コロナチャージ法により、半導体基板1の酸化膜2直下に空乏層が形成されるような極性を持つ電荷を電極3上に堆積させるコロナチャージを行う。なお、上記のようなコロナチャージを行うためのコロナチャージ装置は特に限定されず、従来のものを使用することができる。
(Corona charge: SP2 in Fig. 1)
After the
なお、コロナチャージにより電極3上に堆積させる電荷の極性(プラス/マイナス)は、シリコン基板1の導電型に依存し、シリコン基板1がn型の場合にはマイナスの電荷、シリコン基板1がp型の場合にはプラスの電荷とすることができる。
The polarity (plus / minus) of the charge deposited on the
(電圧の変化を測定:図1のSP3)
そして、図3に示すように、テスタ6で、SP2で堆積させた電荷量の減衰に伴う電圧の変化を測定する。テスタ6は、電圧の変化が測定できるものであればよく、一般的なものを用いることができる。このため、特殊なプローブを利用する必要もない。
(Measurement of voltage change: SP3 in FIG. 1)
Then, as shown in FIG. 3, the
(発生ライフタイムを求める:図1のSP4)
次に、SP3で測定した電圧の変化から発生ライフタイムを求める。
具体的には、例えば、発生ライフタイムを下記式(1)を用いて算出することができる。
(Determining the occurrence lifetime: SP4 in FIG. 1)
Next, the occurrence lifetime is obtained from the change in voltage measured at SP3.
Specifically, for example, the occurrence lifetime can be calculated using the following formula (1).
上記式(1)中、dV/dtは測定した電圧の時間変化を示す。qは素電荷量(1.6×10−19C)を示し、niは真性キャリア濃度を示し、Wは空乏層幅を示す。Ksは半導体基板の比誘電率を示し、ε0は真空誘電率を示す。τgは発生ライフタイムを示し、sgは表面再結合速度を示す。この(1)式は空乏層における電圧の減衰の理論式から導出できる。 In the above formula (1), dV / dt represents the time change of the measured voltage. q is an elementary electric charge (1.6 × 10 -19 C), n i denotes the intrinsic carrier concentration, W is showing a depletion layer width. K s indicates the relative dielectric constant of the semiconductor substrate, and ε 0 indicates the vacuum dielectric constant. τ g indicates the generation lifetime, and s g indicates the surface recombination rate. This equation (1) can be derived from a theoretical equation of voltage decay in the depletion layer.
このように、発生ライフタイムτgを上記式(1)を用いて算出することができ、半導体基板を評価することができる。 Thus, the generation lifetime τ g can be calculated using the above formula (1), and the semiconductor substrate can be evaluated.
以上説明したような、本発明の半導体基板の評価方法であれば、MOS構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができる。そのため、例えば、サンプルの面内分布データを短時間で取得することも可能になる。これにより、半導体基板の高品質化にも寄与できる。 With the semiconductor substrate evaluation method of the present invention as described above, the generation lifetime can be obtained in a short time in the method of evaluating a semiconductor substrate using a MOS structure. Therefore, for example, in-plane distribution data of a sample can be acquired in a short time. Thereby, it can also contribute to quality improvement of a semiconductor substrate.
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。 EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples of the present invention, but the present invention is not limited to these examples.
(実施例)
評価対象の半導体基板としてボロンをドープしたP型で直径が200mmのシリコンウェーハを用いた。シリコンウェーハの抵抗率は10Ω・cmであった。このシリコンウェーハに、900℃の乾燥雰囲気中で25nmの厚さのゲート酸化を行って、酸化膜を形成した。その後、リンをドープしたポリシリコン(Poly−Si)層をCVD法により300nm堆積し、シート抵抗で30Ω/sq.の電極を形成した。これにフォトリソグラフィを行って電極パターンを形成し、シリコンウェーハ上に形成した酸化膜上に面積が1mm2の電極を形成した。
(Example)
As a semiconductor substrate to be evaluated, a boron-doped P-type silicon wafer having a diameter of 200 mm was used. The resistivity of the silicon wafer was 10 Ω · cm. This silicon wafer was subjected to gate oxidation with a thickness of 25 nm in a dry atmosphere at 900 ° C. to form an oxide film. Thereafter, a polysilicon (Poly-Si) layer doped with phosphorus is deposited by CVD to a thickness of 300 nm, and the sheet resistance is 30 Ω / sq. The electrode was formed. This was subjected to photolithography to form an electrode pattern, and an electrode having an area of 1 mm 2 was formed on the oxide film formed on the silicon wafer.
次にコロナチャージ装置を準備し、コロナチャージプローブを用いて、シリコンウェーハの酸化膜直下に空乏層が形成されるようなプラスの極性を持つ電荷を電極上に堆積させた。コロナチャージを行った後に、アジレントテクノロジ製半導体パラメータアナライザB1500を用いて、堆積させた電荷量の減衰に伴う電圧の変化量を時間と共にモニタリングした。 Next, a corona charge device was prepared, and using a corona charge probe, a charge having a positive polarity so that a depletion layer was formed immediately below the oxide film of the silicon wafer was deposited on the electrode. After performing the corona charge, the amount of change in voltage accompanying the decay of the amount of deposited charge was monitored with time using a semiconductor parameter analyzer B1500 manufactured by Agilent Technologies.
測定結果より、上記式(1)に基づき発生ライフタイムτgをシリコンウェーハごとに4点ずつ、計3枚のシリコンウェーハについての測定を行い、発生ライフタイムτgを求めた。このときの結果を図4に示す。図4の横軸の値が本実施例であり、発生ライフタイムの短いものを▲、中くらいのものを◆、長いものを■で示している。なお、図4の縦軸は、後述の比較例で求めた値とした。 From the measurement results, a total of three silicon wafers were measured for four generation lifetimes τ g for each silicon wafer based on the above formula (1) to determine the generation lifetime τ g . The result at this time is shown in FIG. The values on the horizontal axis in FIG. 4 are the present embodiment, and the shortest occurrence lifetime is indicated by ▲, the middle one by ◆, and the long one by ■. In addition, the vertical axis | shaft of FIG. 4 was made into the value calculated | required by the below-mentioned comparative example.
(比較例)
実施例で作製したMOS構造の電極に電圧を印加し、その後の容量の時間変化が一定になるまで測定を行った。容量の時間変化は、アジレントテクノロジ製半導体パラメータアナライザB1500を用いてモニタリングした。
(Comparative example)
A voltage was applied to the MOS structure electrode fabricated in the example, and the measurement was performed until the subsequent change in capacitance with time became constant. The time change of the capacity was monitored using a semiconductor parameter analyzer B1500 manufactured by Agilent Technologies.
そして、測定された容量の時間変化を、下記の式(2)に示す式で解析し、この傾きから発生ライフタイムを求める、いわゆる従来のZerbst法を用いた。 Then, a so-called conventional Zerbst method was used in which the measured time change of the capacity was analyzed by the following equation (2), and the generated lifetime was obtained from this slope.
上記式(2)中、Cは測定される容量、dC/dtは測定した容量の時間変化を示す。NAはドーパント濃度を示し、Coxは酸化膜容量を示す。ni、Ks、ε0、W、τg、sgは上記と同様である。 In the above formula (2), C represents the measured capacity, and dC / dt represents the time change of the measured capacity. N A indicates the dopant concentration, and C ox indicates the oxide film capacity. n i , K s , ε 0 , W, τ g , and s g are the same as above.
なお、測定点は実施例と同じ測定点であり、ウェーハごとに4点ずつ、計3枚のシリコンウェーハについての測定を行って、発生ライフタイムτgを求めた。このときの結果を上記したように、図4の縦軸に示した。 The measurement point is the same measuring point as in Example, by four points for each wafer, by performing measurements on a total of three silicon wafers were determined generation lifetime tau g. The results at this time are shown on the vertical axis in FIG. 4 as described above.
その結果、図4に示すように、実施例及び比較例どちらの評価であっても同等の測定結果が得られていることが分かる。一方、測定に要する時間については、比較例では従来のZerbst法によって測定を行ったため、一番長いライフタイムを持つサンプルにおいては測定するのに1点あたり約4時間かかった。これに対して、実施例では1点あたり20分程度であった。このように、本発明の方法を用いた実施例では、発生ライフタイムを比較例に比べて短時間で求めることができた。 As a result, as shown in FIG. 4, it can be seen that the same measurement result is obtained regardless of the evaluation of the example and the comparative example. On the other hand, since the time required for measurement was measured by the conventional Zerbst method in the comparative example, it took about 4 hours per point for the sample having the longest lifetime. On the other hand, in the Example, it was about 20 minutes per point. Thus, in the Example using the method of the present invention, the generation lifetime could be obtained in a shorter time than the comparative example.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
1…シリコン基板、 2…酸化膜、 3…電極、 4…MOS構造、
5…コロナチャージプローブ、 6…テスタ。
DESCRIPTION OF
5 ... Corona charge probe, 6 ... Tester.
Claims (2)
半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、コロナチャージ法により、前記半導体基板の前記酸化膜直下に空乏層が形成されるような極性を持つ電荷を前記電極上に堆積させ、該堆積させた電荷量の減衰に伴う電圧の変化を測定し、該測定した電圧の変化から発生ライフタイムを求めることを特徴とする半導体基板の評価方法。 A method for evaluating a semiconductor substrate using a MOS structure,
A polarity in which an oxide film is formed on a semiconductor substrate, an electrode is formed on the oxide film, and a MOS structure is fabricated, and then a depletion layer is formed immediately below the oxide film on the semiconductor substrate by a corona charge method. A method for evaluating a semiconductor substrate, comprising: depositing a charge having a voltage on the electrode; measuring a change in voltage associated with the decay of the deposited charge amount; and determining a generation lifetime from the measured change in voltage. .
The method for evaluating a semiconductor substrate according to claim 1, wherein the generation lifetime is calculated using the following formula (1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015121798A JP2017009307A (en) | 2015-06-17 | 2015-06-17 | Method for evaluating semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015121798A JP2017009307A (en) | 2015-06-17 | 2015-06-17 | Method for evaluating semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017009307A true JP2017009307A (en) | 2017-01-12 |
Family
ID=57764357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015121798A Pending JP2017009307A (en) | 2015-06-17 | 2015-06-17 | Method for evaluating semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017009307A (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03200348A (en) * | 1987-10-01 | 1991-09-02 | Kyushu Electron Metal Co Ltd | Life time measurement of semiconductor |
JPH05183034A (en) * | 1991-12-26 | 1993-07-23 | Mitsubishi Materials Corp | Measurement of characteristics of semiconductor |
JPH0577336B2 (en) * | 1987-09-05 | 1993-10-26 | Dainippon Screen Mfg | |
JPH07240450A (en) * | 1994-02-28 | 1995-09-12 | Nec Yamagata Ltd | Method for measuring carrier life |
US5760594A (en) * | 1996-09-30 | 1998-06-02 | Vlsi Technology, Inc. | Contamination monitoring using capacitance measurements on MOS structures |
JPH11186350A (en) * | 1997-12-16 | 1999-07-09 | Dainippon Screen Mfg Co Ltd | Recombination life time measuring method for minority carriers of semiconductor |
JP2004006756A (en) * | 2002-03-29 | 2004-01-08 | Kobe Steel Ltd | Lifetime measuring instrument for semiconductor carrier and its method |
JP2010217184A (en) * | 2009-03-17 | 2010-09-30 | Imec | Method and device which measure joining depth of semiconductor region |
US20140342473A1 (en) * | 2013-05-14 | 2014-11-20 | United Microelectronics Corp. | Semiconductor processing method |
-
2015
- 2015-06-17 JP JP2015121798A patent/JP2017009307A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0577336B2 (en) * | 1987-09-05 | 1993-10-26 | Dainippon Screen Mfg | |
JPH03200348A (en) * | 1987-10-01 | 1991-09-02 | Kyushu Electron Metal Co Ltd | Life time measurement of semiconductor |
JPH05183034A (en) * | 1991-12-26 | 1993-07-23 | Mitsubishi Materials Corp | Measurement of characteristics of semiconductor |
JPH07240450A (en) * | 1994-02-28 | 1995-09-12 | Nec Yamagata Ltd | Method for measuring carrier life |
US5760594A (en) * | 1996-09-30 | 1998-06-02 | Vlsi Technology, Inc. | Contamination monitoring using capacitance measurements on MOS structures |
JPH11186350A (en) * | 1997-12-16 | 1999-07-09 | Dainippon Screen Mfg Co Ltd | Recombination life time measuring method for minority carriers of semiconductor |
JP2004006756A (en) * | 2002-03-29 | 2004-01-08 | Kobe Steel Ltd | Lifetime measuring instrument for semiconductor carrier and its method |
JP2010217184A (en) * | 2009-03-17 | 2010-09-30 | Imec | Method and device which measure joining depth of semiconductor region |
US20140342473A1 (en) * | 2013-05-14 | 2014-11-20 | United Microelectronics Corp. | Semiconductor processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6013449B2 (en) | Method for determining interstitial oxygen concentration | |
JP5847824B2 (en) | How to map oxygen concentration | |
JP5272496B2 (en) | Method for forming oxide film on silicon wafer | |
JPWO2008081567A1 (en) | Evaluation method of silicon wafer | |
US20150050771A1 (en) | Method and tool to reverse the charges in anti-reflection films used for solar cell applications | |
CN110349875B (en) | Method for measuring change of surface charge density of wafer | |
JP5434491B2 (en) | Semiconductor substrate evaluation method and semiconductor device manufacturing method | |
JP6316798B2 (en) | Determination of interstitial oxygen concentration in semiconductor samples. | |
JP6451881B1 (en) | Silicon layer evaluation method and silicon epitaxial wafer manufacturing method | |
JP5561245B2 (en) | Semiconductor substrate evaluation method | |
JPH08102481A (en) | Estimation method of mis semiconductor device | |
US20100050939A1 (en) | Method for determining the performance of implanting apparatus | |
JP2017009307A (en) | Method for evaluating semiconductor substrate | |
JP5071304B2 (en) | Semiconductor wafer, method for manufacturing semiconductor wafer, and method for evaluating semiconductor wafer | |
CN105247669A (en) | Semiconductor wafer evaluation method | |
CN109085486A (en) | A kind of test method of the semiconductor-insulator interface density of states and capture cross-section | |
JP5018053B2 (en) | Semiconductor wafer evaluation method | |
CN116364568A (en) | Method for measuring resistivity of epitaxial wafer | |
Castaldini et al. | Surface analyses of polycrystalline and Cz–Si wafers | |
JP2002100663A (en) | Voltage measuring apparatus, voltage measuring method and measuring apparatus for semiconductor element | |
JP4894104B2 (en) | Method for measuring carrier concentration of silicon epitaxial layer | |
CN114371194B (en) | Method for determining semiconductor doping impurity distribution in MOS device by using conductivity method | |
US20050059225A1 (en) | Method of monitoring introduction on interfacial species | |
JP5545131B2 (en) | Quantitative analysis limit determination method in iron concentration analysis in boron-doped p-type silicon | |
JP2008021707A (en) | Method of evaluating semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181002 |