[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017092137A - 半導体光素子、半導体組立体 - Google Patents

半導体光素子、半導体組立体 Download PDF

Info

Publication number
JP2017092137A
JP2017092137A JP2015217495A JP2015217495A JP2017092137A JP 2017092137 A JP2017092137 A JP 2017092137A JP 2015217495 A JP2015217495 A JP 2015217495A JP 2015217495 A JP2015217495 A JP 2015217495A JP 2017092137 A JP2017092137 A JP 2017092137A
Authority
JP
Japan
Prior art keywords
semiconductor
region
semiconductor substrate
layer
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015217495A
Other languages
English (en)
Other versions
JP6500750B2 (ja
Inventor
竜二 増山
Ryuji Masuyama
竜二 増山
米田　昌博
Masahiro Yoneda
昌博 米田
英樹 八木
Hideki Yagi
英樹 八木
謙司 櫻井
Kenji Sakurai
謙司 櫻井
健彦 菊地
Takehiko Kikuchi
健彦 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015217495A priority Critical patent/JP6500750B2/ja
Priority to US15/341,316 priority patent/US9696496B2/en
Publication of JP2017092137A publication Critical patent/JP2017092137A/ja
Application granted granted Critical
Publication of JP6500750B2 publication Critical patent/JP6500750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29344—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by modal interference or beating, i.e. of transverse modes, e.g. zero-gap directional coupler, MMI
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/2804—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers
    • G02B6/2808—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers using a mixing element which evenly distributes an input signal over a number of outputs
    • G02B6/2813—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers using a mixing element which evenly distributes an input signal over a number of outputs based on multimode interference effect, i.e. self-imaging
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/222—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】ダイボンドの前後における９０度ハイブリッドの偏差性能の差を低減可能な構造を有する半導体光素子を提供する。
【解決手段】半導体光素子１１は、半導体基板１３の第３領域１３ｃの主面上に設けられた９０度ハイブリッド１５と、第１領域１３ａの主面上に設けられた半導体導波路構造２１ａと、第４領域１３ｄの主面上を設けられた受光素子１７と、第２領域１３ｂの主面上に設けられ９０度ハイブリッド１５を受光素子１７に光学的に結合する半導体導波路構造２３ａと、半導体基板１３の第２面１３ｆ上に設けられ互いに隔置された第１部分１９ａ及び第２部分１９ｂを含む金属層１９とを備える。第１部分１９ａ及び第２部分１９ｂは、それぞれ、第１領域１３ａ及び第２領域１３ｂの裏面上に設けられる。第１部分１９ａと第２部分１９ｂとの間隔は、９０度ハイブリッド及び第３領域の長さによって規定される第１長さ以上である。
【選択図】図１

Description

本発明は、半導体光素子及び半導体組立体に関する。
非特許文献１は、９０度ハイブリッドを備える半導体素子を開示する。
ＯＦＣ２０１４、Ｗ１Ｉ．６
９０度ハイブリッドは、半導体基板上に設けられた導波路構造を含む一又は複数の多モード干渉器を備える。発明者の検討によれば、多モード干渉器は、その特性を合わせ込むために加工用のマスクのパターン、エッチング条件及びその他諸々の技術事項を調整する。このような条件出しの結果として、所望の性能を有する９０度ハイブリッドが作製される。所望の性能を有する９０度ハイブリッドを含む半導体素子がダイボンドされる。ダイボンドされた半導体素子の性能は、条件出しの結果として合わせ込んだ所望の性能から外れていた。
本発明の一側面は、このような事情を鑑みて為されたものであり、ダイボンドの前後における９０度ハイブリッドの偏差性能の差を低減可能な構造を有する半導体光素子を提供することを目的とする。また、本発明の別の側面は、半導体光素子を含む半導体組立体を提供することを目的とする。
本発明の一側面に係る半導体光素子は、第１軸の方向に延在する第１側縁及び第２側縁を有し、第１領域、第２領域、第３領域及び第４領域を含む半導体基板と、前記半導体基板の前記第３領域の主面上に設けられた９０度ハイブリッドと、前記９０度ハイブリッドの第１ポートに光学的に結合され、前記半導体基板の前記第１領域の主面上に設けられた第１半導体導波路構造と、前記９０度ハイブリッドの第２ポートに光学的に結合され、前記半導体基板の前記第１領域の主面上に設けられた第２半導体導波路構造と、前記半導体基板の前記第４領域の主面上を設けられたフォトダイオードと、前記半導体基板の前記第２領域の主面上に設けられ前記９０度ハイブリッドの第３ポートを前記フォトダイオードに光学的に結合する第３半導体導波路構造と、前記半導体基板の裏面上に設けられ互いに隔置された第１部分及び第２部分を含む金属層と、を備え、前記第１領域、前記第３領域、前記第２領域及び前記第４領域は、この順に前記第１軸の方向に配列され、前記金属層の前記第１部分は、前記半導体基板の前記第１領域の裏面上に設けられ、前記金属層の前記第２部分は、前記半導体基板の前記第２領域の裏面上に設けられ、前記９０度ハイブリッドは、前記半導体基板の前記主面において前記第１軸の方向に規定される第１長さを有し、前記半導体基板の前記第３領域は、前記第１軸に交差する第２軸の方向に前記半導体基板の前記第１側縁から前記第２側縁まで延在し、前記半導体基板の前記第３領域の長さは、前記第１軸の方向に規定されており、前記第１長さであり、前記第１部分と前記第２部分との間隔は、前記第１長さ以上である。
本発明の別の側面に係る半導体組立体は、本件のいずれかに記載された半導体光素子と、搭載面、及び該搭載面上に設けられた金属膜を有する搭載基板と、前記搭載基板の前記金属膜に前記半導体光素子を接着する接着部材と、を備える。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、ダイボンドの前後における９０度ハイブリッドの偏差性能の差を低減可能な構造を有する半導体光素子が提供される。本発明の別の側面によれば、ダイボンドの前後における９０度ハイブリッドの偏差性能の差を低減可能な構造を有する半導体光素子を含む半導体組立体が提供される。
図１は、本実施形態に係る半導体光素子を模式的に示す図面である。 図２は、本実施の形態に係る光学装置及び半導体組立体を模式的に示す図面である。 図３は、本実施の形態に係る光学装置内の半導体光集積素子と信号処理半導体素子との接続を模式的に示す拡大図である。 図４は、本実施形態に係る半導体光素子を含むコヒーレントレシーバを概略的に示す図面である。 図５は、図３に示されたＶ−Ｖ線に沿ってとられた断面を示す図面である。 図６は、図３に示されたＶＩ−ＶＩ線に沿ってとられた断面を示す図面である。 図７は、図３に示されたＶＩＩ−ＶＩＩ線に沿ってとられた断面を示す図面である。 図８は、本実施形態に係る半導体光素子における半導体導波路構造、９０度ハイブリッド及び半導体導波路構造における縦断面を示す図面である。 図９は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１０は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。 図１１は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１２は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１３は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１４は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１５は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１６は、実施例１の一形態に係る裏面金属パターン及び半導体光素子のＰＮ偏差を示す図面である。 図１７は、実施例１の一形態に係る裏面金属パターン及び半導体光素子のＰＮ偏差を示す図面である。 図１８は、実施例１の一形態に係る裏面金属パターン及び半導体光素子のＰＮ偏差を示す図面である。 図１９は、実施例１の一形態に係る裏面金属パターン及び半導体光素子のＰＮ偏差を示す図面である。 図２０は、実施例１の一形態に係る裏面金属パターン及び半導体光素子のＰＮ偏差を示す図面である。 図２１は、実施例２に係る裏面金属パターンを示す図面である。
引き続き、いくつかの具体例を説明する。
一形態に係る半導体光素子は、（ａ）第１軸の方向に延在する第１側縁及び第２側縁を有し、第１領域、第２領域、第３領域及び第４領域を含む半導体基板と、（ｂ）前記半導体基板の前記第３領域の主面上に設けられた９０度ハイブリッドと、（ｃ）前記９０度ハイブリッドの第１ポートに光学的に結合され、前記半導体基板の前記第１領域の主面上に設けられた第１半導体導波路構造と、（ｄ）前記９０度ハイブリッドの第２ポートに光学的に結合され、前記半導体基板の前記第１領域の主面上に設けられた第２半導体導波路構造と、（ｅ）前記半導体基板の前記第４領域の主面上を設けられたフォトダイオードと、（ｆ）前記半導体基板の前記第２領域の主面上に設けられ前記９０度ハイブリッドの第３ポートを前記フォトダイオードに光学的に結合する第３半導体導波路構造と、（ｇ）前記半導体基板の裏面上に設けられ互いに隔置された第１部分及び第２部分を含む金属層と、を備え、前記第１領域、前記第３領域、前記第２領域及び前記第４領域は、この順に前記第１軸の方向に配列され、前記金属層の前記第１部分は、前記半導体基板の前記第１領域の裏面上に設けられ、前記金属層の前記第２部分は、前記半導体基板の前記第２領域の裏面上に設けられ、前記９０度ハイブリッドは、前記半導体基板の前記主面において前記第１軸の方向に規定される第１長さを有し、前記半導体基板の前記第３領域は、前記第１軸に交差する第２軸の方向に前記半導体基板の前記第１側縁から前記第２側縁まで延在し、前記半導体基板の前記第３領域の長さは、前記第１軸の方向に規定されており、前記第１長さであり、前記第１部分と前記第２部分との間隔は、前記第１長さ以上である。
この半導体光素子によれば、第３領域は、第１軸の方向に規定される長さの値として第１長さを有し、また９０度ハイブリッドは、第１軸の方向に規定される長さの値として第１長さを有する。９０度ハイブリッドは、第３領域の裏面の反対側の主面上に設けられている。９０度ハイブリッドは、一又は複数の多モード干渉器を備えることができる。半導体光素子のダイボンドのための金属層が、半導体基板の主面上の９０度ハイブリッドの多モード干渉器のロケーション（場所）を避けるように、半導体基板の裏面に設けられる。半導体基板の裏面において、金属層の第１部分の縁と金属層の第２部分の縁との間隔が第１長さ以上であるので、金属層の第１部分及び第２部分は、これら第１部分及び第２部分が半導体基板の裏面上において第３領域の裏面の外側に位置するように、半導体基板の裏面上に配列される。この配列によれば、半導体光素子のダイボンド前の偏差性能とダイボンド後の偏差性能との差を小さくできる。
一形態に係る半導体光素子では、前記金属層の前記第１部分及び前記第２部分の各々は、前記第２軸の方向に前記半導体基板の前記第１側縁から前記第２側縁まで延在する部分を有する。
この半導体光素子によれば、半導体基板の裏面において部分的に金属層が設けられていない。しかしながら、金属層の第１部分及び第２部分が第２軸の方向に半導体基板の第１縁から第２縁まで延在するので、当該半導体光素子のダイボンド実装にために利用可能である。
一形態に係る半導体光素子では、前記９０度ハイブリッドは、第１多モード干渉器及び第２多モード干渉器を含み、前記第１多モード干渉器は、前記第１半導体導波路構造及び前記第２半導体導波路構造に接続され、前記第２多モード干渉器は前記第３半導体導波路構造に接続され、前記第１多モード干渉器及び前記第２多モード干渉器は前記第３領域上に設けられる。
この半導体光素子によれば、半導体基板の裏面における金属層の第１部分及び第２部分の配置は、９０度ハイブリッドのための第１多モード干渉器及び第２多モード干渉器を搭載する第２領域の主面の反対側の裏面エリアから外されている。
一形態に係る半導体光素子では、前記第３領域は、前記第１軸の方向に順に配列された第３１部分、第３２部分及び第３３部分を含み、前記第１多モード干渉器は前記第３領域の前記第３１部分上に設けられ、前記第２多モード干渉器は前記第３領域の前記第３３部分上に設けられ、前記第３１部分、前記第３２部分及び前記第３３部分の各々は、前記第２軸の方向に前記半導体基板の前記第１側縁から前記第２側縁まで延在し、前記金属層は、前記第１部分及び前記第２部分から隔置されており前記第３２部分の裏面に設けられた第３部分を更に含み、前記半導体基板の前記裏面において、前記第３部分は、前記第１部分と前記第２部分との間に位置する。
この半導体光素子によれば、金属層の第３部分は、半導体基板の主面における第１多モード干渉器及び第２多モード干渉器の配置位置から外されており、ダイボンドのために利用可能である。
一形態に係る半導体組立体は、（ａ）本件に係る半導体光素子と、（ｂ）搭載面、及び該搭載面上に設けられた金属膜を有する搭載基板と、（ｃ）前記搭載基板の前記金属膜に前記半導体光素子を接着する接着部材と、を備える。
半導体組立体によれば、実装の前後における偏差の変動が小さい。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光素子及び半導体組立体に係る本実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１は、本実施の形態に係る半導体光素子を模式的に示す図面である。図１では、半導体光集積素子は、その両面を示されるように描かれている。半導体光素子１１は、半導体基板１３と、９０度ハイブリッド１５と、受光素子１７と、金属層１９と、入力導波路２１と、出力導波路２３とを備える。半導体基板１３は、第１領域１３ａ、第２領域１３ｂ、第３領域１３ｃ及び第４領域１３ｄを含み、第１領域１３ａ、第３領域１３ｃ、第２領域１３ｂ及び第４領域１３ｄは、第１軸Ａｘ１の方向に配列されている。半導体基板１３は、第１軸Ａｘ１に交差する第２軸Ａｘ２に交差する基準面に沿って延在する。また、半導体基板１３は第１面１３ｅ（主面）及び第２面１３ｆ（裏面）を有する。第１面１３ｅ及び第２面１３ｆは、それぞれ、第２軸Ａｘ２に直交する第１及び第２基準面に沿って延在する。第１面１３ｅは第２面１３ｆの反対側にある。半導体基板１３は、第１軸Ａｘ１の方向に延在する第１側縁１３ｇ及び第２側縁１３ｈを有する。半導体導波路構造２１ａ、２１ｂは、半導体基板１３の第１領域１３ａの主面上に設けられ、半導体導波路構造２３ａ、２３ｂ、２３ｃ、２３ｄは、半導体基板１３の第２領域１３ｂの主面上に設けられる。９０度ハイブリッド１５は、半導体基板１３の第３領域１３ｃの第１面１３ｅ上に設けられ、受光素子１７に光学的に結合される。受光素子１７は、半導体基板１３の第４領域１３ｄの主面上を設けられている。受光素子１７は、９０度ハイブリッド１５からの光信号成分を半導体導波路構造２３ａ、２３ｂ、２３ｃ、２３ｄを通して受けて、個々の光信号成分から電気信号を生成する。本実施例では、受光素子１７は導波路型のフォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄを含むことができる。これらのフォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄは、それぞれ、半導体導波路構造２３ａ、２３ｂ、２３ｃ、２３ｄに光学的に結合されている。フォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄは、それぞれ、半導体導波路構造２３ａ、２３ｂ、２３ｃ、２３ｄに突き当て接合構造を介して光学的に接続される。
金属層１９は、第１部分１９ａ及び第２部分１９ｂを含み、第１部分１９ａ及び第２部分１９ｂは、半導体基板１３の裏面（第２面１３ｆ）上に設けられる。第１部分１９ａは、半導体基板１３の第１領域１３ａの裏面（第２面１３ｆ）上に設けられる。第２部分１９ｂは、半導体基板１３の第２領域１３ｂの裏面（第２面１３ｆ）上に設けられる。９０度ハイブリッド１５は、半導体基板１３の主面（第１面１３ｅ）において第１軸Ａｘ１の方向に規定される第１長さＬＮＧ１Ｔを有する。半導体基板１３の第３領域１３ｃは、第１軸Ａｘ１に交差する第３軸Ａｘ３の方向に半導体基板１３の第１側縁１３ｇから第２側縁１３ｈまで延在する。半導体基板１３の第３領域１３ｃの長さＬＮＧＨは、第１軸Ａｘ１の方向に規定されており、本実施例では、第１長さＬＮＧ１Ｔに等しい。金属層１９の第１部分１９ａ及び第２部分１９ｂは、互いに隔置されており、また第３軸Ａｘ３の方向に延在する。第１部分１９ａの縁１９ａｅと第２部分１９ｂの縁１９ｂｅとの間隔ＤＩＳは、第１長さＬＮＧ１Ｔ以上である。金属層１９の厚さは、例えば１μｍ〜１０μｍであることができる。
本実施例では、９０度ハイブリッド１５は、第１多モード干渉器２９ａ（例えば２×４ＭＭＩ）及び第２多モード干渉器２９ｂ（例えば２×２ＭＭＩ）を含むことができる。
この半導体光素子１１によれば、第３領域１３ｃは、第１軸Ａｘ１の方向に規定される長さの値として第１長さＬＮＧ１Ｔを有し、９０度ハイブリッド１５は、第１軸Ａｘ１の方向に規定される長さの値として第１長さＬＮＧ１Ｔを有する。９０度ハイブリッド１５は、第３領域１３ｃの裏面（第２面１３ｆ）の反対側の主面（第１面１３ｅ）上に設けられている。９０度ハイブリッド１５は、一又は複数の多モード干渉器を備えることができる。半導体光素子１１のダイボンドのための金属層１９が、半導体基板１３の主面（第１面１３ｅ）上の９０度ハイブリッド１５の多モード干渉器のロケーション（場所）を避けるように、半導体基板１３の裏面（第２面１３ｆ）に設けられる。半導体基板１３の裏面（第２面１３ｆ）において、金属層１９の第１部分１９ａの縁１９ａｅと金属層１９の第２部分１９ｂの縁１９ｂｅとの間隔が第１長さＬＮＧ１Ｔ以上であるので、第１部分１９ａ及び第２部分１９ｂは、これらの第１部分１９ａ及び第２部分１９ｂが半導体基板１３の裏面（第２面１３ｆ）上において第３領域１３ｃの裏面（第２面１３ｆ）の外側に位置するように、半導体基板１３の裏面（第２面１３ｆ）上に配列される。この配列によれば、半導体光素子１１のダイボンド前の偏差性能とダイボンド後の偏差性能との差を小さくできる。
本実施例では、金属層１９の第１部分１９ａ及び第２部分１９ｂの各々は、第３軸Ａｘ３の方向に半導体基板１３の第１側縁１３ｇから第２側縁１３ｈまで延在する部分を有する一方で、第３領域１３ｃの裏面上に延出しない。金属層１９は、第１部分１９ａ及び第２部分１９ｂを互いに隔てる一又は複数の開口を有することができる。半導体光素子１１では、半導体基板１３の裏面（第２面１３ｆ）において部分的に金属層１９が設けられていない。しかしながら、金属層１９の第１部分１９ａ及び第２部分１９ｂが第３軸Ａｘ３の方向に半導体基板１３の第１側縁１３ｇから第２側縁１３ｈまで延在するので、金属層１９は、当該半導体光素子１１のダイボンド実装にために利用可能である。
本実施例では、９０度ハイブリッド１５は、コヒーレント光通信のための復調を行う。このために、半導体光素子１１は第１光ポート１４ａ及び第２光ポート１４ｂを有する。例えば、第１光ポート１４ａは、光外部信号として、多値（例えば４値）の伝送データを位相として含むコヒーレント光通信のための信号光を外部から受けると共に、第２光ポート１４ｂは、光外部信号を復調するための光参照信号を外部から受ける。第１光ポート１４ａからの信号は、半導体導波路構造２１ａを介して９０度ハイブリッド１５の第１ポート１５ｅに提供され、また第２光ポート１４ｂからの信号は、光参照信号光として、半導体導波路構造２１ｂを介して９０度ハイブリッド１５の第２ポート１５ｆに提供される。これら２つ経路からの外部信号光及び参照信号光が９０度ハイブリッド１５において干渉する。９０度ハイブリッド１５は、複数の光信号成分の干渉により、伝送データを示す位相差に対応する光強度を有する干渉光を９０度ハイブリッド１５の第３ポート１５ａ、第４ポート１５ｂ、第５ポート１５ｃ及び第６ポート１５ｄに生成して、該光信号成分を半導体導波路構造２３ａ、２３ｂ、２３ｃ、２３ｄに提供する。半導体導波路構造２３ａ、２３ｂ、２３ｃ、２３ｄは、それぞれ、９０度ハイブリッド１５の第３ポート１５ａ、第４ポート１５ｂ、第５ポート１５ｃ及び第６ポート１５ｄをフォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄに光学的に結合する。
半導体光素子１１は、第１縁１１ａ及び第２縁１１ｂを有し、第１縁１１ａ及び第２縁１１ｂは第３軸Ａｘ３の方向に延在する。本実施例では、半導体光素子１１の第１縁１１ａに沿って、フォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄが配列されている。第２縁１１ｂには、第１光ポート１４ａ及び第２光ポート１４ｂが設けられている。第１縁１１ａは、第２縁１１ｂの反対側にある。半導体光素子１１は、第１軸Ａｘ１の方向に延在する第３縁１１ｃ及び第４縁１１ｄを有する。
半導体基板１３は、例えば半絶縁性半導体基板であることができる。半導体基板１３は、その比抵抗の値が１×１０７Ωｃｍ以上である半導体基板であり、半導体基板１３として例えば鉄ドープＩｎＰ基板等を使用できる。鉄ドープＩｎＰ基板は、例えば１×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下の鉄濃度を有する。半導体基板１３の厚さは、例えば８０μｍ〜１５０μｍであることができる。
例示的な半導体積層として、９０度ハイブリッド１５は、ｎ型半導体層３１を備える第１クラッド半導体層３３、コア半導体層３５及び第２クラッド半導体層３７を含むことができる。第１クラッド半導体層３３、コア半導体層３５及び第２クラッド半導体層３７は、半導体基板１３の第１面１３ｅ上において第１面１３ｅの法線方向に順に配列されて、導波路路用半導体積層３９を構成する。この法線方向に、図１に示される第２軸Ａｘ２を向き付けることができる。ｎ型半導体層３１は、９０度ハイブリッド１５の両側に半導体基板１３の第１領域１３ａ、第２領域１３ｂｂ及び第３領域１３ｃの第１面１３ｅに沿って延出する。この半導体光素子１１では、半導体基板１３の第１面１２ｃに沿ってｎ型半導体層３１が９０度ハイブリッド１５の端部から延出する。このｎ型半導体層３１及び９０度ハイブリッドと金属層１９との間には、半導体基板１３の第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃが位置する。ｎ型半導体層３１は、例えば５００〜２０００ｎｍの厚さを有することができ、ｎ型半導体層３１は、例えば１×１０１７〜１×１０１９ｃｍ−３のｎ型ドーパント濃度を有することができる。
例示的な半導体積層として、受光素子１７は、カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７を含むことができる。カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７は半導体基板１３の第４領域１３ｄの第１面１３ｅ上において第１面１３ｅの法線方向に順に配列されて、受光素子用の半導体積層４９を構成する。半導体積層４９は導波路型フォトダイオードを構成する。カソード半導体層４１はｎ型半導体層３１を含む。この半導体光素子１１によれば、受光素子１７が導波路型フォトダイオードとして半導体基板１３上に設けられて、導波路型フォトダイオードは、９０度ハイブリッド１５の半導体導波路構造２３ａ〜２３ｄが該導波路型フォトダイオードに突き当て接合構造を介して光学的に結合されることを可能にする。
半導体光素子１１では、ｎ型半導体層３１は半導体基板１３の第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの第１面１３ｅ上において、半導体基板１３の第１面１３ｅのエッジに到達しており、本実施例では、第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの第１面１３ｅを覆っている。この半導体光素子１１によれば、ｎ型半導体層３１は、該ｎ型半導体層３１が半導体基板１３の第１面１３ｅのエッジに到達するように、半導体基板１３の第１面１３ｅ上に設けられるとき、９０度ハイブリッド１５の半導体導波路構造２３ａ〜２３ｄと受光素子１７との光学的結合のために突き当て接合構造を形成することが容易になる。
図２は、本実施の形態に係る光学装置を模式的に示す図面である。光学装置５１は、半導体光素子１１、信号処理半導体素子５３及び搭載基板５５を含む。光学装置５１では、搭載基板５５は、半導体光素子１１及び信号処理半導体素子５３を搭載する。信号処理半導体素子５３は、半導体光素子１１内の受光素子１７（フォトダイオード１７ａ〜１７ｄ）からの電気信号を処理する。本実施例では、半導体光素子１１及び信号処理半導体素子５３は、第１軸Ａｘ１の方向に搭載基板５５の主面５５ａ上に配列されている。
搭載基板５５の主面５５ａは、第１エリア５５ｂ及び第２エリア５５ｃを含み、第１エリア５５ｂ及び第２エリア５５ｃは、第１軸Ａｘ１の方向に順に配列されている。第１エリア５５ｂ上には半導体光素子１１が搭載され、第２エリア５５ｃには信号処理半導体素子５３が搭載される。搭載基板５５の第１エリア５５ｂは、半導体光素子１１の搭載のために電極層５７ｂを備え、搭載基板５５の第２エリア５５ｃは、信号処理半導体素子５３の搭載のために電極層５７ｄを備える。搭載基板５５の主面５５ａにおいて、電極層５７ｂは電極層５７ｄから隔置されている。半導体光素子１１は、搭載基板５５の主面５５ａ上に導電性接着部材５６を介して接合されている。この接合の後において、本実施例では、第１部分１９ａ及び第２部分１９ｂは、導電性接着部材を介して互いに電気的に接続されている。半導体組立体６３は、搭載基板５５と、搭載基板５５の電極層５７ｂにダイボンドされた半導体光素子１１と、ダイボンドのための導電性接着部材５６とを含む。
図３は、本実施の形態に係る光学装置内の半導体光集積素子と信号処理半導体素子との接続を模式的に示す拡大図である。信号処理半導体素子５３は、半導体光素子１１のフォトダイオード１７ａのための増幅器５９ａを備え、さらに増幅器５９ｂ、５９ｃ、５９ｄを備える。増幅器５９ｂ、５９ｃ、５９ｄは、それぞれ、半導体光素子１１のフォトダイオード１７ｃ、１７ｃ、１７ｄのために準備されている。増幅器５９ａ〜５９ｄは、半導体光素子１１からの電気信号の処理、例えば増幅を行う。処理されるべき信号を受けために、半導体光素子１１は、例えばボンディングワイヤ６１ａを介して信号処理半導体素子５３に接続される。半導体光素子１１には、ボンディングワイヤ６１ｂを介してカソード電圧が供給される。信号処理半導体素子５３には、ボンディングワイヤ６１ｃを介して増幅器用の基準電圧が供給される。９０度ハイブリッド１５の多モード干渉器（ＭＭＩ）は、ＭＭＩのための半導体構造物の幾何学的な形状を利用して、位相差に応じた干渉光を生成する、受光素子１７は、９０度ハイブリッド１５からの微弱な干渉光を受けて、光強度に応じた光電流を生成する。光電流に係る信号は、例えば増幅器５９ａによって増幅され、またＩ−Ｖ変換により電圧信号に変換される。
図４は、本実施形態に係る半導体光素子を含むコヒーレントレシーバを概略的に示す図面である。コヒーレントレシーバ１０は、参照用のレーザ光源ＬＯＳ、偏光ビームスプリッタＰＢＳ、ビームスプリッタＢＳ、２個の半導体光素子１１、増幅回路ＡＭＰ、Ａ／Ｄ変換回路ＡＤＣ、及びディジタル信号処理回路ＤＳＰを備える。偏光ビームスプリッタＰＢＳは、伝送路を伝搬してきた外部信号ＳＩＧを２つに分離して信号ＳＩＧ１Ｓ、ＳＩＧ２Ｓを生成しており、また、これらの信号ＳＩＧ１Ｓ、ＳＩＧ２Ｓをそれぞれの半導体光素子１１に提供する。参照用のレーザ光源ＬＯＳは、ビームスプリッタＢＳを介して、それぞれの半導体光素子１１に参照用の光信号ＲＥＦ１Ｒ、ＲＥＦ２Ｒを提供する。半導体光素子１１の各々は、外部信号を参照光と多モード干渉器によって干渉させて４つの干渉光を生成すると共に、４つの干渉光は、フォトダイオードによって電気信号に変換される。半導体光素子１１の各々は、２つの増幅回路ＡＭＰに光強度に応じた電流信号を提供し、個々の増幅回路ＡＭＰは、電流信号を電圧信号に変換する。これらのアナログの電圧信号は、それぞれのＡ／Ｄ変換回路ＡＤＣによってデジタル値列に変換される。これらのディジタル値列は、ディジタル信号処理回路ＤＳＰによって４値のディジタル信号に復調される。半導体光素子１１の各々は９０度ハイブリッドを備え、本実施例では、９０度ハイブリッドは、例えば２×４多モード干渉器及び２×２多モード干渉器を含むけれども、本実施形態は、これに限定されない。例えば、９０度ハイブリッドは、２×４多モード干渉器及び該２×４多モード干渉器から延出する２つの導波路の交差を含むことができる。
図５は、図３に示されたＶ−Ｖ線に沿った断面を示す図面である。９０度ハイブリッド１５を受光素子１７に接続する光導波路６５の構造を説明する。半導体導波路構造２３ａ〜２３ｄ及び半導体導波路構造２１ａ、２１ｂには、例えば光導波路６５の構造を適用できる。光導波路６５は、ｎ型半導体層３１を含む第１クラッド半導体層３３、コア半導体層３５及び第２クラッド半導体層３７を含む。ｎ型半導体層３１は、半導体基板１３の主面を覆うように設けられる。コア半導体層３５は、ｎ型半導体層３１上に設けられる。第２クラッド半導体層３７は、コア半導体層３５上にけられる。コア半導体層３５の屈折率は、ｎ型半導体層３１及び第２クラッド半導体層３７の屈折率より大きい。
光導波路６５のための半導体積層の一例を示す。
半導体基板：半絶縁性ＩｎＰ基板。
ｎ型半導体層３１（第１クラッド半導体層）：ＳｉドープＩｎＰ。
コア半導体層３５：バンドギャップ波長１．０５μｍのＩｎＧａＡｓＰ。
第２クラッド半導体層３７：アンドープＩｎＰ。
光導波路６５は、メサ構造を有し、このメサ構造を規定する一対の側面６５ａ，６５ｂを有する。このメサ構造の一対の側面６５ａ，６５ｂ及び上面６５ｃを絶縁膜６７が覆う。絶縁膜６７（本実施例では絶縁層６７ａ、６７ｂ）は、メサ構造を保護する。絶縁層６７ａ、６７ｂは、例えばシリコン系無機化合物（シリコン窒化物、シリコン酸窒化物、シリコン酸化物用）を備えることができる。
メサ構造の一対の側面６５ａ，６５ｂから、ｎ型半導体層３１が延出して、本実施例では半導体基板１３の第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの第１面１３ｅ上において半導体基板１３の第１面１３ｅのエッジに到達している。具体的には、ｎ型半導体層３１は、半導体基板１３の第１面１３ｅ上において、第２縁１１ｂ、第３縁１１ｃ及び第４縁１１ｄに到達している。半導体基板１３の第２領域１３ｂの第２面１３ｆ上には、金属層１９の第２部分１９ｂが設けられている。
図６は、図３に示されたＶＩ−ＶＩ線に沿った断面を示す図面である。図７は、図３に示されたＶＩＩ−ＶＩＩ線に沿った断面を示す図面である。図６を参照すると、受光素子１７及び光導波路６５の接続が示されている。図７を参照すると、受光素子１７の接続が示されている。受光素子１７は、カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７を含む。カソード半導体層４１はｎ型半導体層３１を含む。カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７は、半導体基板１３の第４領域１３ｄの第１面１３ｅ上において第１面１３ｅの法線方向に順に配列されて、導波路型フォトダイオードを構成する。
受光素子１７のための半導体積層の一例を示す。
カソード半導体層４１（ｎ型半導体層３１）：Ｓｉドープのｎ型ＩｎＰ。
受光層４３：アンドープＩｎＧａＡｓ。
アノード半導体層４５：Ｚｎドープのｐ型ＩｎＰ。
コンタクト層４７：ＺｎドープＩｎＧａＡｓ。
金属層１９の第２部分１９ｂ（第１部分１９ａ）：シード層１９ｂａ（１９ａａ）及びメッキ生成物層１９ｂｂ（１９ａｂ）。
この半導体光素子１１によれば、受光素子１７は、メサ形状の半導体積層を有する。受光素子１７は、半導体基板１３上に設けられる導波路型フォトダイオードを備える。この導波路型フォトダイオードは、９０度ハイブリッド１５の半導体導波路構造が該導波路型フォトダイオードに突当接合構造（図５に示される突当接合構造ＢＪ）を介して光学的に結合されることを可能にする。具体的に説明すると、半導体基板１３上に受光素子１７のための半導体積層を作製するために第１回目のエピタキシャル成長を行った後に、９０度ハイブリッド１５のためのエリアにおいて、この半導体積層をエッチングにより加工して、受光層４３、アノード半導体層４５及びコンタクト層４７を除去する。この後に、９０度ハイブリッド１５を構成する複数の半導体層（例えばコア半導体層３５及び第２クラッド半導体層３７）のために第２回目のエピタキシャル成長を行う。この成長において、９０度ハイブリッド１５のための半導体積層は、下側クラッド層としてカソード半導体層４１のｎ型半導体層３１を含む。このｎ型半導体層３１が、光導波路６５、９０度ハイブリッド１５及び受光素子１７によって兼用されるので、第２回目のエピタキシャル成長におけるエピ成長厚を小さくすることができる。この再成長におけるエピ成長厚が小さいので、第２回目のエピタキシャル成長における成長の容易性が高められる。
半導体光素子１１は、光導波路６５及び受光素子１７の一方を他方に接続するために、突き当て接合構造ＢＪを備える。この突当接合構造ＢＪは、受光素子１７のメサ構造６９の一端面６９ａ（及び他端面６９ｂ）に設けられている。図７に示されるように、メサ構造６９の他の端面６９ｃ、６９ｄは埋込領域７１で埋め込まれている。
図６に示されるように、絶縁膜６７は、メサ構造６８の上面に設けられた開口を有する。この開口は、受光素子１７のメサ構造６９の上面に到達しており、開口を介してアノード電極７３ａがメサ構造６９のコンタクト層４７に接触を成す。アノード電極７３ａは、メサ構造６９の側面上の埋込領域７１を覆う絶縁膜６７に沿って延在して、パッド電極７５ａに接続される。アノード電極７３ａは、例えばＡｕＺｎ又はＰｔを備える。パッド電極７５ａは例えば金（Ａｕ）を備える。
図７においては、カソード半導体層４１（ｎ型半導体層３１）は、メサ構造６９の側面から延在して埋込領域７１の覆いから抜け出る。絶縁層６７ａが、抜け出たカソード半導体層４１（ｎ型半導体層３１）を接してこれを覆っており、またメサ構造６９の側面上の埋込領域７１を覆う絶縁膜６７から連続している。カソード半導体層４１（ｎ型半導体層３１）の絶縁層６７ａ上には、カソード電極７３ｂが設けられる。また、この絶縁層６７ａは、カソード半導体層４１（ｎ型半導体層３１）に到達する開口を有しており、この開口において、カソード電極７３ｂはカソード半導体層４１（ｎ型半導体層３１）に接触を成す。カソード電極７３ｂは例えばＡｕＧｅ若しくはＡｕＧｅＮｉを備える。カソード電極７３ｂはカソード半導体層４１（ｎ型半導体層３１）のエッジを横切って、半導体基板１３の第１面１３ｅ内のエリア上を延在する。カソード電極７３ｂはカソード半導体層４１（ｎ型半導体層３１）のエッジを横切って、半導体基板１３の第１面１３ｅ内の別のエリア上を延在する。このエリアにおいて、カソード電極７３ｂは、絶縁層６７ｂに設けられた開口を介してパッド電極７５ｂに接触を成す。パッド電極７５ｂは絶縁膜６７上に位置する。
図８は、半導体導波路構造２１ａ、９０度ハイブリッド１５、及び半導体導波路構造２３ａにおける縦断面を示す図面である。第１領域１３ａの主面は半導体導波路構造２１ａを搭載しており、第２領域１３ｂの主面は半導体導波路構造２３ａを搭載している。第１領域１３ａと第２領域１３ｂとの間の第３領域１３ｃの主面は、９０度ハイブリッド１５を搭載している。金属層１９の第１部分１９ａは、第１領域１３ａの裏面に接触を成し、金属層１９の第２部分１９ｂは、第２領域１３ｂの裏面に接触を成す。９０度ハイブリッド１５は、第１多モード干渉器２９ａ及び第２多モード干渉器２９ｂと、第１多モード干渉器２９ａ及び第２多モード干渉器２９ｂを互いに接続する半導体導波路構造２９ｃを含むことができる。第１多モード干渉器２９ａは、半導体導波路構造２１ａ（２１ｂ）に接続され、第２多モード干渉器２９ｂは半導体導波路構造２３ａ（２３ｂ、２３ｃ、２３ｄ）に接続される。第１多モード干渉器２９ａ及び第２多モード干渉器２９ｂは、マルチモードの光伝送可能な幅を有する一方で、半導体導波路構造２９ｃは、シングルモードの光伝送可能な幅を有する。第１多モード干渉器２９ａ、第２多モード干渉器２９ｂ及び半導体導波路構造２９ｃは第３領域１３ｃ上に設けられる。
具体的には、第３領域１３ｃは、第１軸Ａｘ１の方向に順に配列された第３１部分１３ｃａ、第３２部分１３ｃｂ及び第３３部分１３ｃｃを含む。第１多モード干渉器２９ａは第３１部分１３ｃａ上に設けられ、第２多モード干渉器２９ｂは第３３部分１３ｃｃ上に設けられる。第３１部分１３ｃａは、第１軸Ａｘ１の方向に規定される幅ＬＮＧ１１Ｔ（図１に示される「幅ＬＮＧ１１Ｔ」）を有し、第３３部分１３ｃｃは、第１軸Ａｘ１の方向に規定される幅ＬＮＧ１２Ｔ（図１に示される「幅ＬＮＧ１２Ｔ」）を有し、第３２部分１３ｃｂは、第１軸Ａｘ１の方向に規定される幅ＬＮＧ１３Ｔを有する。半導体導波路構造２９ｃは第３２部分１３ｃｂ上に設けられる。第３１部分１３ｃａ、第３２部分１３ｃｂ及び第３３部分１３ｃｃの各々は、図１に示される第３軸Ａｘ３の方向に半導体基板１３の第１側縁１３ｇから第２側縁１３ｈまで延在する。この半導体光素子１１によれば、半導体基板１３の裏面（第２面１３ｆ）における金属層１９の第１部分１９ａ及び第２部分１９ｂの配置は、９０度ハイブリッド１５のための第１多モード干渉器２９ａ及び第２多モード干渉器２９ｂを搭載する第３領域１３ｃの主面（第１面１３ｅ）の反対側の裏面エリアの全体にわたって外されている。しかしながら、必要な場合には、金属層１９は、第１部分１９ａ及び第２部分１９ｂから隔置されており第３２部分１３ｃｂの裏面（第２面１３ｆ）に設けられた追加の部分（「第３部分」として参照する）を更に含むことができる。この第３部分は、半導体基板１３の裏面（第２面１３ｆ）において、金属層１９の第１部分１９ａと第２部分１９ｂとの間に位置する。金属層１９の第３部分は、存在する場合には、半導体基板１３の主面における第１多モード干渉器２９ａ及び第２多モード干渉器２９ｂの配置位置から外されているけれども、ダイボンドのために利用可能である。
図９、図１０、図１１、図１２、図１３、図１４及び図１５は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。図９の（ａ）部及び図９の（ｂ）部は、図９の（ｃ）部に示された第１軸Ａｘ１の方向に沿って取られた断面を示す。図９の（ｃ）部は、突き当て接合Ｊを含む半導体エピ積層を示す平面図である。図９の（ａ）部に示されるように、半絶縁性ＩｎＰウエハ８１上に、フォトダイオード１７ａ〜１７ｄのための半導体積層８３をエピタキシャルに成長する。半導体積層８３は、具体的にはｎ型ＩｎＰ層８３ａ、ｎ型ＧａＩｎＡｓＰ層８３ｂ、ＩｎＧａＡｓ光吸収層８３ｃ、ｐ型ＧａＩｎＡｓＰ層８３ｄ、ｐ型ＩｎＰ層８３ｅ、ｐ型ＧａＩｎＡｓＰ層８３ｆ、及びｐ型ＩｎＧａＡｓ層８３ｇを含む。ｎ型ＧａＩｎＡｓＰ層８３ｂ、ｐ型ＧａＩｎＡｓＰ層８３ｄ及びｐ型ＧａＩｎＡｓＰ層８３ｆは、例えばヘテロ接合緩和層として機能する。図９の（ｂ）部を参照すると、フォトリソグラフィを用いて形成された絶縁膜マスク８５が示される。絶縁膜マスク８５を用いたエッチングにより半導体積層８３を加工して、フォトダイオード１７ａ〜１７ｄの配列を形成するエリアにストライプ状にストライプメサ構造８４を形成する。ストライプメサ構造８４は、ｎ型ＧａＩｎＡｓＰ層８３ｂ、ＩｎＧａＡｓ光吸収層８３ｃ、ｐ型ＧａＩｎＡｓＰ層８３ｄ、ｐ型ＩｎＰ層８３ｅ、ｐ型ＧａＩｎＡｓＰ層８３ｆ、及びｐ型ＩｎＧａＡｓ層８３ｇを含み、ｎ型ＩｎＰ層８３ａはウエハ全面にわたって残される。この第１のエピ成長工程で成長されたｎ型ＩｎＰ層の一部又は全部をウエハ上に残したまま、第２のエピ成長工程において光導波コア層及び上部クラッド層を成長する。図９の（ｂ）部に示されるように、絶縁膜マスク８５を残して、光導波路６５のために半導体層、具体的には、ＩｎＧａＡｓＰ光導波コア層８７ａ及びアンドープＩｎＰクラッド層８７ｂを含む半導体積層８７をエピタキシャルに成長する。ここでは、下部クラッド層の一部又は全部は、フォトダイオード１７ａ〜１７ｄのための半導体層として成長されたカソード半導体層と兼用される。絶縁膜マスク８５を除去すると、これらの工程により、図９の（ｃ）部に示されるように、半絶縁性ＩｎＰウエハ８１上に、突き当て接合Ｊを含む半導体エピ積層８６が形成された。
この半導体エピ積層８６をエッチングにより加工して、９０度ハイブリッド１５に関連する光導波路６５、及びフォトダイオード１７ａ〜１７ｄのためのメサ構造を形成する。図１０の（ａ）部は、エッチング後における基板生産物を示す平面図であり、半導体光集積素子の一素子分のエリアを示す。図１０の（ｂ）部は、図１０の（ａ）部におけるＸｂ−Ｘｂ線に沿ってとられた断面を示し、図１０の（ｃ）部は、図１０の（ａ）部におけるＸｃ−Ｘｃ線に沿ってとられた断面を示す。図１０の（ａ）部及び図１０の（ｂ）部に示されるように、フォトリソグラフィを用いて、エッチングのためのマスク８９ａを半導体エピ積層８６上に形成する。このマスク８９ａは、９０度ハイブリッド１５のための多モード導波路構造、９０度ハイブリッド１５に繋がる光導波路６５、及びフォトダイオード１７ａ〜１７ｄのためのメサ構造を規定するパターンを有する。マスク８９ａは、例えばＳｉＮを備える。
エッチングのためのマスク８９ａを除去した後に、ｎ型ＩｎＰ層をエッチングして個々のフォトダイオードのカソードを分離する。製造工程のつながりに係る理解を容易にするために、図１１の（ａ）部及び図１１の（ｂ）部は、それぞれ、図１０の（ｂ）部及び図１０の（ｃ）部に示された工程断面における進展を示している。図１１の（ａ）部及び図１１の（ｂ）部に示されるように、９０度ハイブリッド１５に関連する光導波路６５及びフォトダイオード１７ａ〜１７ｄのためのメサ構造を覆うマスク８９ｂをフォトリソグラフィ及びエッチングにより形成する。このマスク８９ｂは例えばＳｉＮを備える。マスク８９ｂを用いたエッチングによりｎ型ＩｎＰ層を加工する。このエッチングによりｎ型ＩｎＰ層８３ａを除去したエリアには、ウエハの半絶縁性ＩｎＰが露出される。図１１の（ｃ）部は、マスク８９ｂを用いたエッチングの後における基板生産物を示す平面図であり、半導体光集積素子の一素子分のエリアを示す。図１１の（ｃ）部に示される基板生産物の表面には、ｎ型ＩｎＰ層８３ａ、並びに図１１の（ａ）部及び図１１の（ｂ）部に示された半導体構造物が現れている。エッチングの後に、マスク８９ｂを除去する。
引き続き、半絶縁性ＩｎＰウエハ８１の裏面に金蔵膜を形成すると共に金蔵膜のパターニングするための工程を説明する。図１２の（ａ）部及び図１２の（ｂ）部は、それぞれ、図１１の（ａ）部及び図１１の（ｂ）部に示された工程断面における進展を示している。図１２の（ａ）部及び図１２の（ｂ）部に示されるように、半絶縁性ＩｎＰウエハ８１の裏面にシード層１０３ａを成長する。シード層１０３ａは、例えばスパッタ法による白金層及びスパッタ法による金層を含み、裏面の全体にわたって成長される。図１３の（ａ）部及び図１３の（ｂ）部は、それぞれ、図１２の（ａ）部及び図１２の（ｂ）部に示された工程断面における進展を示している。図１３の（ａ）部及び図１３の（ｂ）部に示されるように、裏面全体を覆ったシード層１０３ａ上に、メッキによる生産物層１０３ｂを成長する。これらの工程によって、半絶縁性ＩｎＰウエハ裏面を覆う導電層を含む裏面導電層１０３が形成される。裏面導電層１０３は、もし存在する場合には半絶縁性ＩｎＰウエハ裏面の凹凸を覆う。
図１４は、裏面導電層の分離における一連の作製工程の断面を示す。この断面は、基板生産物内の第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃを含む部分において、図１に示される第１軸Ａｘ１の方向にそってとられている。半絶縁性ＩｎＰウエハの第１領域（半導体基板１３の第１領域１３ａの第２面１３ｆ）上に第１部分１９ａを形成すると共に、半絶縁性ＩｎＰウエハ８１の第２領域（半導体基板１３の第２領域１３ｂの第２面１３ｆ）上に第２部分１９ｂを形成するために、図１４の（ａ）部に示されるように、裏面導電層１０３上にマスク１０５を形成する。このマスク１０５を用いて裏面導電層１０３をエッチングして、図１４の（ｂ）部に示されるように、第１部分１９ａ及び第２部分１９ｂを形成する。導電層のない空隙ＧＡＰにより、第１部分１９ａは第２部分１９ｂから隔置される。空隙ＧＡＰにおいて、基板裏面の溝を形成すると、この溝の底にウエハの半絶縁性半導体を露出する。これらの工程により、半導体光素子１１のための基板生産物が形成された。この基板生産物を分離して、半導体チップ形状の半導体光素子１１を形成する。
図１５に示されるように、半導体光素子１１は、搭載基板５５の主面上に実装される。図１５の（ａ）部を参照すると、半導体光素子１１及び搭載基板５５が準備される。半導体光素子１１の第１部分１９ａは、搭載基板５５の主面上の実装用の金属層１０７ｂに半田１０９ｂを介して接続され、半導体光素子１１の第２部分１９ｂは搭載基板５５の主面上の接地用の金属層１０７ｂに半田１０９ｂを介して接続される。実装の後においては、金属層１９の第１部分１９ａは、第２部分１９ｂから電気的に接続される。これらの工程によって、半導体組立体が作製される。搭載基板５５は、例えばセラミックを備える。半田１０９ｃは、例えばＡｕＳｎを備える。
裏面導電層１０３の分離は、例えば以下のように行われる。エッチャント、例えばヨウ素系によるウエットエッチングを金層に行って、メッキ金層及びスパッタ金層を除去する。この工程の後においては、分離された２つの導電層間の分離抵抗は、数オーム程度である。ウエットエッチングの後に、ミリング法（例えばＡｒミリング法）により、白金層及び合金層（白金とＩｎＰとの合金層）を除去する。これにより、ウエハ裏面は、０．１μｍ程度の掘り込み（溝）が形成される。この工程の後においては、分離された２つの導電層間の分離抵抗は、数百オーム程度である。ミリングの後に、塩酸系水溶液のウエットエッチングによりミリングダメージを除去して、基板の半絶縁性ＩｎＰを露出させる。この工程の後においては、分離された２つの導電層間の分離抵抗は、数百メグオーム程度である。裏面に金属の残留は無く、この測定の観点において、裏面金属を形成した影響は、ギャップ部分では基板から除かれている。
半絶縁性ＩｎＰ基板の裏面に形成された溝の深さは例えば約０．２μｍ以上であり、これにより、実用的なレベルで加工ダメージ層が除去されて、溝が半絶縁性ＩｎＰに到達する。また、溝の深さは例えば１μｍ以下である。半絶縁性ＩｎＰ基板の裏面に形成された溝の幅（図１に示される「ＤＩＳ」）は、例えばおもて面上の多モード干渉器の長さ（第１軸Ａｘ１方向の長さ）に等しい、或いはより大きい値である。裏面金属は、この値が第３領域１３ｃの長さ（第１軸Ａｘ１方向の長さ）以上になるように、半絶縁性ＩｎＰ基板の裏面の一方の縁から他方の縁まで延在する開口を有する。半絶縁性ＩｎＰ基板の裏面上の裏面金属は、多モード干渉器に位置合わせされた分離開口に他に、別の分離開口を備えることができる。
（実施例１）
引き続いて、図１６〜図１９を参照しながら、実施例１を説明する。この説明においては、半導体光素子ＣＰ１〜ＣＰ５を参照する。半導体光素子ＣＰ１〜ＣＰ５は、裏面金属のパターンの違いを除いて実質的に同様の工程を介して作製されており、裏面金属のパターンサイズの違いを除いて実質的に同じ寸法を有する。例えば、半導体光素子ＣＰ１〜ＣＰ５の半導体ダイのサイズは、縦４．２ｍｍ及び横１．６ｍｍである。ダイのサイズの横幅は、例えば横１．０ｍｍ以上である。また、ダイサイズの縦／横の比は、例えば比２．０以上である。ＰＮ偏差の測定は、１５２０ｎｍ〜１５７０ｎｍの波長範囲において行われた。
（半導体光素子ＣＰ１）
発明者の知見によれば、コヒーレントレシーバのための多モード干渉器ＭＭＩ１Ｄ、多モード干渉器ＭＭＩ２Ｄ及びフォトダイオードＰＤを含む半導体光素子ＣＰ１のＰＮ偏差（Ｉｍｂａｌａｎｃｅ）は、当該半導体光素子ＣＰ１の実装の前後において異なる。この半導体光素子ＣＰ１は、図１６の（ａ）部に示されるように、第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの裏面上に設けられた裏面金属１９ａＣＰ１、１９ｃＣＰ１を備える。裏面金属１９ｃＣＰ１は裏面金属１９ａＣＰ１から隔置されており、おもて面のフォトダイオードＰＤの位置（破線で描かれている２つの矩形）に対応する裏面上に設けられている（「１９ｃＣＰｎ」もこれに倣う。ｎ＝１、２、３、４、５）。図１６の（ｂ）部に示されるように、未実装の半導体光素子ＣＰ１のＰＮ偏差ＢＦ１は、実装された半導体光素子ＣＰ１のＰＮ偏差ＡＦ１と異なる。未実装の半導体光素子ＣＰ１のＰＮ偏差ＢＦ１は、所望の特性に合わせ込まれているけれども、実装された半導体光素子ＣＰ１のＰＮ偏差ＡＦ１は、未実装の半導体光素子ＣＰ１のＰＮ偏差ＢＦ１に対して下に凸状に−０．５ｄＢ程度の値で変化した。
（半導体光素子ＣＰ２）
半導体光素子ＣＰ２は、図１７の（ａ）部に示されるように、第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの裏面金属１９ａＣＰ２、１９ｂＣＰ２、１９ｃＣＰ２を備える。裏面金属１９ａＣＰ２は、第１領域１３ａの裏面上に設けられ、裏面金属１９ｂＣＰ２は、おもて面の多モード干渉器ＭＭＩ１Ｄの位置を避けると共に多モード干渉器ＭＭＩ２Ｄの位置を避けずに第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの裏面上に設けられる。裏面金属１９ａＣＰ２は、第１領域１３ａに位置するストライプ開口によって裏面金属１９ｂＣＰ２から隔てられる。裏面金属１９ｂＣＰ２は、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列の方向に裏面金属１９ａＣＰ２に向けて半導体光素子ＣＰ２の裏面の両縁に沿ってそれぞれ延出する一対のウイング部分を有する。図１７の（ｂ）部に示されるように、未実装の半導体光素子ＣＰ２のＰＮ偏差ＢＦ２は、実装された半導体光素子ＣＰ２のＰＮ偏差ＡＦ２と異なる。未実装の半導体光素子ＣＰ２のＰＮ偏差ＢＦ２は、所望の特性に合わせ込まれているけれども、実装された半導体光素子ＣＰ２のＰＮ偏差ＡＦ２は、未実装の半導体光素子ＣＰ２のＰＮ偏差ＢＦ２に対して下に凸状に−０．５ｄＢ程度の値で変化した。
（半導体光素子ＣＰ３）
半導体光素子ＣＰ３は、図１８の（ａ）部に示されるように、第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの裏面上に設けられた裏面金属１９ａＣＰ３、１９ｂＣＰ３、１９ｃＣＰ３を備える。裏面金属１９ａＣＰ３は、おもて面の多モード干渉器ＭＭＩ２Ｄの位置を避けると共に多モード干渉器ＭＭＩ１Ｄの位置を避けずに第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの裏面上に設けられ、裏面金属１９ｂＣＰ３は、おもて面の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの位置を避けて第２領域１３ｂの裏面上に設けられる。裏面金属１９ａＣＰ３は、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列の方向に裏面金属１９ｂＣＰ３に向けて半導体光素子ＣＰ３の裏面の両縁に沿ってそれぞれ延出する一対のウイング部分を有する。裏面金属１９ａＣＰ３は、第２領域１３ｂに位置するストライプ開口によって裏面金属１９ｂＣＰ３から隔てられる。図１８の（ｂ）部に示されるように、未実装の半導体光素子ＣＰ３のＰＮ偏差ＢＦ３は、実装された半導体光素子ＣＰ３のＰＮ偏差ＡＦ３と異なる。未実装の半導体光素子ＣＰ３のＰＮ偏差ＢＦ３は、所望の特性に合わせ込まれているけれども、実装された半導体光素子ＣＰ３のＰＮ偏差ＡＦ３は、未実装の半導体光素子ＣＰ３のＰＮ偏差ＢＦ３に対して下に凸状に−０．５ｄＢ程度の値で変化した。
（半導体光素子ＣＰ４）
半導体光素子ＣＰ４は、図１９の（ａ）部に示されるように、第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの裏面上に設けられた裏面金属１９ａＣＰ４、１９ｂＣＰ４、１９ｃＣＰ４を備える。裏面金属１９ａＣＰ４は、おもて面の多モード干渉器ＭＭＩ及び多モード干渉器ＭＭＩ２Ｄの位置を避けて第１領域１３ａの裏面に設けられる。裏面金属１９ｂＣＰ４は、おもて面の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの位置を避けて、第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃの裏面に設けられる。裏面金属１９ｂＣＰ３は、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列の方向に裏面金属１９ａＣＰ２に向けて半導体光素子ＣＰ４の裏面の両縁に沿ってそれぞれ延出する一対のウイング部分を有する。裏面金属１９ａＣＰ４は、第１領域１３ａに位置するストライプ開口によって裏面金属１９ｂＣＰ２から隔てられる。裏面金属１９ｂＣＰ４がおもて面の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの位置を部分的に避ける。図１９の（ｂ）部に示されるように、未実装の半導体光素子ＣＰ４のＰＮ偏差ＢＦ４は、実装された半導体光素子ＣＰ４のＰＮ偏差ＡＦ４と異なる。未実装の半導体光素子ＣＰ４のＰＮ偏差ＢＦ４は、所望の特性に合わせ込まれている。実装された半導体光素子ＣＰ４のＰＮ偏差ＡＦ４は、未実装の半導体光素子ＣＰ４のＰＮ偏差ＢＦ４に対して上に凸状に−０．５ｄＢ程度の値で変化した。
（半導体光素子ＣＰ５）
半導体光素子ＣＰ５は、図２０の（ａ）部に示されるように、裏面金属１９ａＣＰ５、１９ｂＣＰ５、１９ｃＣＰ５を備える。裏面金属１９ａＣＰ５は、おもて面の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの位置を避けるように第１領域１３ａの裏面に設けられる。裏面金属１９ｂＣＰ５は、おもて面の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの位置を避けるように第２領域１３ｂの裏面に設けられる。第３領域１３ｃの裏面には、裏面金属１９ａＣＰ５、１９ｂＣＰ５、１９ｃＣＰ５が設けられていない。裏面金属１９ａＣＰ５、１９ｂＣＰ５のいずれも、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列の方向に半導体光素子ＣＰ５の裏面の両縁に沿ってそれぞれ延出する一対のウイング部分を有していない。おもて面の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの位置に対応する裏面における位置を示す破線の矩形と半導体光素子ＣＰ５の裏面の側縁との距離の最小値は、例えば５００μｍである。これ故に、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列方向に交差する方向に５００μｍ以内の裏面に裏面金属層が設けられていない。図２０の（ｂ）部に示されるように、未実装の半導体光素子ＣＰ５のＰＮ偏差ＢＦ５は、実装された半導体光素子ＣＰ５のＰＮ偏差ＡＦ５と異なっている。実装された半導体光素子ＣＰ５のＰＮ偏差ＡＦ５が未実装の半導体光素子ＣＰ５のＰＮ偏差ＢＦ５より僅かに大きくなった点で、半導体光素子ＣＰ５のＰＮ偏差ＡＦ５は、半導体光素子ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４のＰＮ偏差ＡＦ１、ＡＦ２、ＡＦ３、ＡＦ４と異なる。未実装の半導体光素子ＣＰ５のＰＮ偏差ＢＦ５は、所望の特性に合わせ込まれ、実装された半導体光素子ＣＰ５のＰＮ偏差ＡＦ５が、所望の特性の範囲内に留まる。
（実施例２）
半導体光素子ＣＰ１から半導体光素子ＣＰ５における裏面金属のパターンとＰＮ偏差の差との関係に基づく更なる検討から、図２１に示された裏面金属パターンを有する半導体光素子では、未実装の半導体光素子のＰＮ偏差及び実装された半導体光素子のＰＮ偏差が、共に所望の特性の範囲内に留まる。半導体光素子ＣＰ５における裏面金属は、おもて面上の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄに対応する裏面エリアを避けるように、一又は複数のストライプ状の抜きパターンを有する。多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄは一方向に配列されている。具体的には、多モード干渉器ＭＭＩ１Ｄの一端から多モード干渉器ＭＭＩ２Ｄの他端の基板領域は、第１部分Ｐ１、第２部分Ｐ２及び第３部分Ｐ３に分けられる。第１部分Ｐ１、第３部分Ｐ３及び第２部分Ｐ２は、この順に、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列方向に配置される。第１部分Ｐ１、第２部分Ｐ２及び第３部分Ｐ３の各々は、裏面において、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列方向に交差する方向にストライプ形状を有する。
図２１の（ａ）部に示されるように、裏面金属１９ａＣＰ６の縁は、多モード干渉器ＭＭＩ１Ｄの一端から多モード干渉器ＭＭＩ２Ｄの他端までの距離に等しい或いはより大きい間隔で裏面金属１９ｂＣＰ６の縁から離れていることができる。この単一の横ストライプ開口は、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列方向に交差する方向に延在する。具体的には、多モード干渉器ＭＭＩ１Ｄが第１部分Ｐ１上に位置し、多モード干渉器ＭＭＩ２Ｄが第２部分Ｐ２上に位置する。横ストライプ開口は、第１部分Ｐ１、第２部分Ｐ２及び第３部分Ｐ３上に位置する。
図２１の（ｂ）部に示されるように、裏面金属１９ａＣＰ７の縁は、多モード干渉器ＭＭＩ１Ｄの一端から多モード干渉器ＭＭＩ２Ｄの他端までの距離に等しい或いはより大きい間隔で裏面金属１９ｂＣＰ７の縁から離れている。おもて面上の多モード干渉器ＭＭＩ１Ｄの他端から多モード干渉器ＭＭＩ２Ｄの一端までのエリアに対応する裏面エリア上に、裏面金属１９ｄＣＰ７が設けられている。３つの裏面金属１９ａＣＰ７、１９ｂＣＰ７及び１９ｄＣＰ７は、おもて面上の多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄに対応する裏面エリアを避けるように設けられている。裏面金属１９ａＣＰ７、１９ｂＣＰ７及び１９ｄＣＰ７は、２つの横ストライプ開口によって隔置されている。これらの横ストライプ開口は、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列方向に交差する方向に延在する。具体的には、横ストライプ開口のそれぞれは、第１部分Ｐ１及び第２部分Ｐ２上に位置しており、裏面金属１９ｄＣＰ７は、第３部分Ｐ３上に位置する。
図２１の（ｃ）部に示されるように、図２１の（ａ）部に示される単一の横ストライプ開口は、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列方向に延在する一又は複数の縦のストライプ開口と組み合わされることができる。具体例では、裏面金属１９ａａＣＰ８、１９ａｂＣＰ８、１９ｂａＣＰ８及び１９ｂｂＣＰ８が、単一の縦のストライプ開口と単一の横ストライプ開口とによって隔置される。具体的には、単一の縦のストライプ開口は、第１部分Ｐ１から第３部分Ｐ３を横切る。
或いは、図２１の（ｂ）部に示される複数の横ストライプ開口は、多モード干渉器ＭＭＩ１Ｄ及び多モード干渉器ＭＭＩ２Ｄの配列方向に延在する一又は複数の縦のストライプ開口と組み合わされることができる。以上説明したように、裏面金属は、偏差における特性変動を低減できる様々なパターンを有することができる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、本実施形態によれば、ダイボンドの前後における９０度ハイブリッドの偏差性能の差を低減可能な構造を有する半導体光素子が提供され、また、この半導体光素子を含む半導体組立体が提供される。
１１…半導体光素子、１３…半導体基板、１４ａ…第１光ポート、１４ｂ…第２光ポート、１５…９０度ハイブリッド、１７…受光素子、１７ａ、１７ｂ、１７ｃ、１７ｄ…フォトダイオード、１９…金属層、２１ａ、２１ｂ…半導体導波路構造、２３ａ、２３ｂ、２３ｃ、２３ｄ…半導体導波路構造、３１…ｎ型半導体層、３３…第１クラッド半導体層、３５…コア半導体層、３７…第２クラッド半導体層、４１…カソード半導体層、４３…受光層、４５…アノード半導体層、４７…コンタクト層。

Claims (5)

  1. 半導体光素子であって、
    第１軸の方向に延在する第１側縁及び第２側縁を有し、第１領域、第２領域、第３領域及び第４領域を含む半導体基板と、
    前記半導体基板の前記第３領域の主面上に設けられた９０度ハイブリッドと、
    前記９０度ハイブリッドの第１ポートに光学的に結合され、前記半導体基板の前記第１領域の主面上に設けられた第１半導体導波路構造と、
    前記９０度ハイブリッドの第２ポートに光学的に結合され、前記半導体基板の前記第１領域の主面上に設けられた第２半導体導波路構造と、
    前記半導体基板の前記第４領域の主面上を設けられたフォトダイオードと、
    前記半導体基板の前記第２領域の主面上に設けられ前記９０度ハイブリッドの第３ポートを前記フォトダイオードに光学的に結合する第３半導体導波路構造と、
    前記半導体基板の裏面上に設けられ互いに隔置された第１部分及び第２部分を含む金属層と、
    を備え、
    前記第１領域、前記第３領域、前記第２領域及び前記第４領域は、この順に前記第１軸の方向に配列され、
    前記金属層の前記第１部分は、前記半導体基板の前記第１領域の裏面上に設けられ、
    前記金属層の前記第２部分は、前記半導体基板の前記第２領域の裏面上に設けられ、
    前記９０度ハイブリッドは、前記半導体基板の前記主面において前記第１軸の方向に規定される第１長さを有し、
    前記半導体基板の前記第３領域は、前記第１軸に交差する第２軸の方向に前記半導体基板の前記第１側縁から前記第２側縁まで延在し、前記半導体基板の前記第３領域の長さは、前記第１軸の方向に規定されており、前記第１長さであり、
    前記第１部分と前記第２部分との間隔は、前記第１長さ以上である、半導体光素子。
  2. 前記金属層の前記第１部分及び前記第２部分の各々は、前記第２軸の方向に前記半導体基板の前記第１側縁から前記第２側縁まで延在する部分を有する、請求項１に記載された半導体光素子。
  3. 前記９０度ハイブリッドは、第１多モード干渉器及び第２多モード干渉器を含み、前記第１多モード干渉器は、前記第１半導体導波路構造及び前記第２半導体導波路構造に接続され、前記第２多モード干渉器は前記第３半導体導波路構造に接続され、前記第１多モード干渉器及び前記第２多モード干渉器は前記第３領域上に設けられる、請求項１又は請求項２に記載された半導体光素子。
  4. 前記第３領域は、前記第１軸の方向に順に配列された第３１部分、第３２部分及び第３３部分を含み、
    前記第１多モード干渉器は前記第３領域の前記第３１部分上に設けられ、前記第２多モード干渉器は前記第３領域の前記第３３部分上に設けられ、
    前記第３１部分、前記第３２部分及び前記第３３部分の各々は、前記第２軸の方向に前記半導体基板の前記第１側縁から前記第２側縁まで延在し、
    前記金属層は、前記第１部分及び前記第２部分から隔置されており前記第３２部分の裏面に設けられた第３部分を更に含み、前記半導体基板の前記裏面において、前記第３部分は、前記第１部分と前記第２部分との間に位置する、請求項３に記載された半導体光素子。
  5. 半導体組立体であって、
    請求項１〜請求項４のいずれか一項に記載された半導体光素子と、
    搭載面、及び該搭載面上に設けられた金属膜を有する搭載基板と、
    前記搭載基板の前記金属膜に前記半導体光素子を接着する接着部材と、
    を備える、半導体組立体。
JP2015217495A 2015-11-05 2015-11-05 半導体光素子、半導体組立体 Active JP6500750B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015217495A JP6500750B2 (ja) 2015-11-05 2015-11-05 半導体光素子、半導体組立体
US15/341,316 US9696496B2 (en) 2015-11-05 2016-11-02 Semiconductor optical device and semiconductor assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015217495A JP6500750B2 (ja) 2015-11-05 2015-11-05 半導体光素子、半導体組立体

Publications (2)

Publication Number Publication Date
JP2017092137A true JP2017092137A (ja) 2017-05-25
JP6500750B2 JP6500750B2 (ja) 2019-04-17

Family

ID=58667587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015217495A Active JP6500750B2 (ja) 2015-11-05 2015-11-05 半導体光素子、半導体組立体

Country Status (2)

Country Link
US (1) US9696496B2 (ja)
JP (1) JP6500750B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019020689A (ja) * 2017-07-21 2019-02-07 日本電信電話株式会社 光電子集積素子
JP2019115003A (ja) * 2017-12-26 2019-07-11 住友電気工業株式会社 光９０度ハイブリッド集積回路
JP2023010832A (ja) * 2018-03-02 2023-01-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
US11837620B2 (en) 2020-01-30 2023-12-05 Sumitomo Electric Industries, Ltd. Photo receiver

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148209A (ja) * 2017-03-03 2018-09-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
US20220416108A1 (en) * 2019-11-20 2022-12-29 Nippon Telegraph And Telephone Corporation Optical Receiving Device and Manufacturing Method Therefor
JP7552083B2 (ja) * 2020-06-12 2024-09-18 住友電気工業株式会社 光モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022279A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 光素子の実装構造
US20130077980A1 (en) * 2011-09-26 2013-03-28 Trinity College Dublin Optical receiver
JP2013254163A (ja) * 2012-06-08 2013-12-19 Sumitomo Electric Ind Ltd コヒーレントミキサ、コヒーレントミキサを作製する方法
JP2014134689A (ja) * 2013-01-10 2014-07-24 Ntt Electornics Corp 光モジュール
JP2014170823A (ja) * 2013-03-04 2014-09-18 Sumitomo Electric Ind Ltd 半導体集積受光デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327517A (en) 1991-08-05 1994-07-05 Nippon Telegraph And Telephone Corporation Guided-wave circuit module and wave-guiding optical component equipped with the module
JPH05210029A (ja) 1992-01-31 1993-08-20 Hitachi Ltd 双方向光伝送モジュール
JPH06331840A (ja) 1993-05-26 1994-12-02 Hitachi Cable Ltd 光モジュール
JP3662402B2 (ja) 1997-11-07 2005-06-22 三菱電機株式会社 光半導体モジュール
JP2001042170A (ja) * 1999-07-28 2001-02-16 Canon Inc 光配線装置、その駆動方法およびそれを用いた電子機器
JP5050548B2 (ja) 2007-02-07 2012-10-17 日本電気株式会社 光モジュール
US8483524B2 (en) * 2008-08-14 2013-07-09 Gigoptix, Inc. Integrated electro-optic device and method of making
US7783142B2 (en) 2008-12-24 2010-08-24 Infinera Corporation Low stress package
JP5287527B2 (ja) 2008-12-26 2013-09-11 富士通株式会社 光ハイブリッド回路、光受信機及び光受信方法
US9020367B2 (en) 2009-02-17 2015-04-28 Oclaro Technology Limited Optical chips and devices for optical communications
JP2012068399A (ja) 2010-09-22 2012-04-05 Nec Corp 光モジュール及びその製造方法
JP5296838B2 (ja) 2011-06-13 2013-09-25 日本電信電話株式会社 光受信回路
JP5390562B2 (ja) 2011-06-22 2014-01-15 日本電信電話株式会社 平面型光波回路
JP5662386B2 (ja) 2012-07-26 2015-01-28 日本電信電話株式会社 集積型光モジュール
JP2014115416A (ja) 2012-12-07 2014-06-26 Hitachi Cable Ltd 光導波路基板及びその製造方法
JP2014219509A (ja) 2013-05-07 2014-11-20 住友電気工業株式会社 コヒーレントミキサ、２×２マルチモード干渉器
JP6364830B2 (ja) 2014-03-11 2018-08-01 住友電気工業株式会社 半導体光集積素子
JP2017032629A (ja) 2015-07-29 2017-02-09 住友電気工業株式会社 光モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022279A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 光素子の実装構造
US20130077980A1 (en) * 2011-09-26 2013-03-28 Trinity College Dublin Optical receiver
JP2013254163A (ja) * 2012-06-08 2013-12-19 Sumitomo Electric Ind Ltd コヒーレントミキサ、コヒーレントミキサを作製する方法
JP2014134689A (ja) * 2013-01-10 2014-07-24 Ntt Electornics Corp 光モジュール
JP2014170823A (ja) * 2013-03-04 2014-09-18 Sumitomo Electric Ind Ltd 半導体集積受光デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019020689A (ja) * 2017-07-21 2019-02-07 日本電信電話株式会社 光電子集積素子
JP2019115003A (ja) * 2017-12-26 2019-07-11 住友電気工業株式会社 光９０度ハイブリッド集積回路
JP2023010832A (ja) * 2018-03-02 2023-01-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP7485262B2 (ja) 2018-03-02 2024-05-16 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
US11837620B2 (en) 2020-01-30 2023-12-05 Sumitomo Electric Industries, Ltd. Photo receiver

Also Published As

Publication number Publication date
JP6500750B2 (ja) 2019-04-17
US20170131473A1 (en) 2017-05-11
US9696496B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
JP6500750B2 (ja) 半導体光素子、半導体組立体
JP6364830B2 (ja) 半導体光集積素子
JP6094268B2 (ja) 半導体集積受光デバイス
JP5747592B2 (ja) 受光装置
JP5742345B2 (ja) 受光素子および光受信モジュール
JP5971843B2 (ja) アレイ型受光装置、光受信モジュール、及び光トランシーバ
JP2018148209A (ja) 光導波路型受光素子
US8946842B2 (en) Method for manufacturing optical waveguide receiver and optical waveguide receiver
JP6696151B2 (ja) 光集積素子及びその製造方法並びに光通信装置
JP7056827B2 (ja) 光導波路型受光素子
JP6414365B1 (ja) 半導体光集積素子
JP7302775B2 (ja) 半導体受光素子
JPH06268196A (ja) 光集積装置
JP5655643B2 (ja) 半導体光集積回路装置及びその製造方法
JP2021141111A (ja) 光導波路型受光素子
JP2023010832A (ja) 光導波路型受光素子
JP6213222B2 (ja) 光半導体装置及びその製造方法
JP5962373B2 (ja) 光導波路型半導体素子の製造方法および光導波路型半導体素子
JP5906593B2 (ja) 光半導体集積素子の製造方法
JP2018148210A (ja) コヒーレント光通信用受光デバイス
JP6155947B2 (ja) シリコン光導波路装置の製造方法
JP2020030333A (ja) 光９０°ハイブリッド素子
JP2014016452A (ja) 光分岐器及び光半導体集積回路装置
JP2008204970A (ja) 光半導体素子
JP2012004537A (ja) 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250