JP2017046371A - 電圧制御回路 - Google Patents

Abstract

【課題】電圧変動や様々な異常電圧に対応した放電回路は、放電時定数や放電エネルギーに応じた回路が必要となり、放電回路全体の構成が複雑化もしくは大型化してしまうという問題があった。
【解決手段】発明の電圧制御回路は、１つの母線電圧検出回路と複数の放電経路を有する簡単な構成の放電回路で、時定数の異なる様々な異常電圧に対応できる。
【選択図】図１

Description

この発明は、インバータやコンバータなど電力変換装置に搭載される直流母線コンデンサの放電回路に関する技術である。特に自動車や電車など、駆動時のモータ負荷の異常電圧の発生を抑える電圧制御技術に関する。

従来の電圧制御回路では、特許文献１の図８に示すように、直流電圧を検出するために抵抗とバリスタが直列に接続され、電圧変動を検出するためにコンデンサが用いられている。これにより、急峻な電圧変化を検出し、各素子を保護している。
また、特許文献２には、インバータとコンバータ間のコンデンサと並列にスイッチング素子と放電抵抗の直列回路が接続され、コンデンサの電圧検出値と基準値との比較結果を用いてスイッチング素子を駆動し、母線コンデンサを放電する回路が示されている。

特開平３−４９５３９号公報 特開平９−２１５３６２号公報

特許文献１記載の回路では、コンデンサＣ３３を介し母線電圧の変化分のみを検出しているため、長い時間での電圧変動を検出することが困難であり、これに対応するためには母線電圧を抵抗分圧で検出し、その大きさに応じてスイッチング素子を駆動する必要がある。これにより、コンデンサ電圧抑制や外部信号によるクランプ電圧変更に対応することができるものの、サージ電圧、インバータの力行から回生時の遅れ時間により発生する異常電圧、過回生時の電圧上昇など様々な時定数の異常電圧に対し、一つの検出回路で対応することができない。また、特許文献２記載の回路でも放電時定数の調整は不可能である。このような様々な時定数の異常電圧に対して従来の回路で対応するためには複数の放電回路が必要となるが、放電時の時定数に大きな差があり、放電抵抗の共用化は困難である。さらに特許文献２の放電回路では放電電力の大半を放電抵抗が消費するため大きな放電抵抗が必要となる。このように、電圧変動や様々な異常電圧に対応した放電回路は、放電時定数や放電エネルギーに応じた回路が必要となり、放電回路全体の構成が複雑化もしくは大型化してしまうという問題があった。

この発明に係わる電圧制御回路は、第１の母線と第２の母線との間に接続されたコンデンサと、このコンデンサと並列に、第１と第２の母線間に接続され、バリスタと検出抵抗との直列接続からなる電圧検出回路と、前記検出抵抗と並列に接続されたツェナーダイオードと、ゲート端子がバリスタと検出抵抗の間に接続され、コンデンサと並列に第１と第２の母線間に接続されたスイッチング素子を備える。

この発明の電圧制御回路によれば、簡単な回路構成で時定数の異なる異常電圧に対応できる。

この発明の実施の形態１における電圧制御回路の回路図である。 この発明の実施の形態１におけるバリスタの出力特性図である。 この発明の実施の形態１における放電用スイッチング素子の伝達特性を示す図である。 この発明の実施の形態２における電圧制御回路の回路図である。 この発明の実施の形態２における別の電圧制御回路の回路図である。 この発明の実施の形態３における電圧制御回路の回路図である。 この発明の実施の形態４における電圧制御回路の回路図である。 この発明の実施の形態５における電圧制御回路の回路図である。 この発明の実施の形態５における別の電圧制御回路の回路図である。

実施の形態１．
図１はこの発明の実施の形態１である電圧制御回路の回路図である。本実施の形態では、負荷として交流モータを駆動する場合を想定して説明するが、直流モータを起動する場合の直流母線に本発明の電圧制御回路を接続してもよい。
図において、電力系統に接続された回生機能を持つコンバータ１とインバータ２とが母線Ｐ、Ｎで接続され、インバータ２には、交流モータ（図示せず）が接続されている。コンバータ１とインバータ２との間の母線Ｐ、Ｎ間に母線コンデンサ３が接続され、この母線コンデンサ３と並列に、母線Ｐ、Ｎ間に放電用スイッチング素子４が接続されている。放電用スイッチング素子４はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が使用される。また、同じ母線Ｐ、Ｎ間で、母線Ｐとバリスタ５の一端が接続され、他端が検出抵抗６の一端と直列に接続され（接続点Ａ）、検出抵抗６の他端が母線Ｎに接続され、バリスタ５と検出抵抗６とで母線電圧検出回路を構成している。接続点Ａに、検出抵抗６と並列にツェナーダイオード７が接続されると共に、ゲート抵抗８を介して放電用スイッチング素子４のゲートが接続されている。このゲート抵抗８は、後述するようにサージ回生時に発生する接続点Ａの過電圧により、放電用スイッチング素子４のゲートに異常電圧が印加されるのを防止するのと、過電圧の検出遅れ時間によるチャタリングを防ぐ効果がある。ツェナーダイオード７と放電用スイッチング素子４は、放電回路を構成する。

このような電圧制御回路において、
（１） スイッチングや回生力行動作変換時などに発生する充電時定数の短く大きなエネ
ルギーが回生される場合（以後、サージ回生時と称す）
（２） 回生動作に異常が生じた際に回生エネルギーの一部またはすべてを電圧制御回路
が受け持つ場合（以後、回生異常時と称す）
上記の２つの場合で、放電経路を変えて放電する動作を説明する。

サージ回生時、母線電圧が速い時定数で上昇した場合、バリスタ５の両端電圧がバリスタ電圧以上となり電流が流れる。バリスタ５に電流が流れると、母線電圧からバリスタ５の電圧を差し引いた電圧が検出抵抗６とツェナーダイオード７に印加される。この印加された電圧がツェナーダイオード７の降伏電圧を超えた場合、ツェナーダイオード７に電流が流れ、サージ回生電力を放電する。

回生異常時の状態として、インバータ２が力行から回生動作に入った際、コンバータ１の動作遅れにより全回生電力が母線コンデンサ３に充電される場合を考える。
この場合、急峻にコンデンサ電圧が上昇する。この際、上述したサージ回生時と同様にバリスタ５とツェナーダイオード７を通じ、母線コンデンサ３が放電される。この際のゲート抵抗８は接続点Ａでの急峻な電圧変動に対し、放電用スイッチング素子４のゲートを守るフィルタの役目を果たす。

次に、コンバータ１が回生動作を始め、インバータ２からの電力を回生している際、回生電力が急変しコンバータ１が全ての回生エネルギーを吸収しきれずに母線コンデンサ３の電圧が上昇する場合を考える。
図２にバリスタ５の出力特性を示し、図３に放電用スイッチング素子４の伝達特性を示す。バリスタ５は、両端電圧がバリスタ電圧Ｖｂ０を超えるとバリスタ電流Ｉｂが流れ出す。バリスタ電流Ｉｂは図２に示すように印加される電圧Ｖｂが大きくなると非線形的に電流が大きくなる特性を持つ。バリスタ電流Ｉｂが検出抵抗６を通じる際、電圧降下を生じ、接続点Ａの電位が放電用スイッチング素子４のエミッタ電位に比べ上昇する。接続点Ａの電位が上昇すると放電用スイッチング素子４のゲート電位が上昇し、放電用スイッチング素子４は、ゲート−エミッタ間の電位差に応じた電流を導通させる。
接続点Ａの電位は、放電回路の動作電圧以下のバリスタ５の漏れ電流と検出抵抗６の値の積、すなわち、放電用スイッチング素子４の伝達特性における閾値電圧Ｖｇ０以下になるように設計する。ツェナーダイオード７は、放電用スイッチング素子４の伝達特性において、通常回生時の回生電流のピーク以上の電流が流せるような降伏電圧の素子を使用する。

回生異常時の回生電力の大半を放電用スイッチング素子４で消費しなければならないため、短絡耐量として、保護がかかるまでの時間（回生が停止されるまで）の間、すべての回生エネルギーを消費する必要がある。このため、大きなエネルギー容量が必要となり、許容エネルギーの大きな素子は一般的に小さな素子と比べるとゲート容量も大きくなる。これによりゲート抵抗８との関係で放電開始に至るまでに遅れ時間が生じその間に電圧上昇が生じるが、この遅れ時間には、バリスタ５から検出抵抗６に電流が流れることで、大きな電圧上昇を防止している。

以上により、実施の形態１においては、１つの母線電圧検出回路と複数の放電経路を有する簡単な構成の放電回路で、時定数の異なる様々な異常電圧に対応でき、さらに放電に至るまでの遅れ時間による母線コンデンサ電圧上昇を抑えるために必要であったコンデンサ容量分を減らすことができる。

実施の形態２．
図４はこの発明の実施の形態２の電圧制御回路を示す回路図である。図中、図１と同一符号は同一または相当の構成を示す。実施の形態１の構成との相違は、調整端子９を接続点Ａに設けたこと、および、ＭＯＳＦＥＴである放電用スイッチング素子４のドレイン端子と母線Ｎ間に放電抵抗１０を設けたことである。放電抵抗１０、ツェナーダイオード７、及び放電用スイッチング素子４は放電回路を構成する。

本実施の形態２の第１の特徴は、調整端子９に放電用スイッチング素子４を駆動するオン、オフの駆動信号を入力し母線コンデンサ３の放電を行うことである。調整端子９に外部回路から信号が入力されると、母線電圧の大きさにかかわらず母線コンデンサ３を放電することができる。放電の際、接続点Ａの電圧の大きさで放電用スイッチング素子４のオン抵抗値を調整することができる。また、外部信号による放電の場合、調整端子９に入力される電圧の大きさでその割合を調整することができる。
第２の特徴として、放電エネルギーの一部もしくは大部分を放電抵抗１０で負担することで、放電用スイッチング素子４ですべてのエネルギーを許容する必要がなくなるため、従来の構成で必要であったエネルギー耐量の小さい放電用スイッチング素子４を複数並列に接続することを必要とせず、その使用数を減らすことができる。この特徴は母線電圧の大きさを放電回路で自動検出し、接続点Ａの電圧をバリスタ５を流れる電流で制御する場合だけではなく、外部信号による放電の場合でも同様な特徴を得ることができる。
放電用スイッチング素子４と放電抵抗１０との電力を消費する割合は、それぞれの素子の抵抗値により母線コンデンサ３の電圧を分圧する割合により決まる。このエネルギーの負荷割合は、放電用スイッチング素子４のゲート電圧を制御することでオン抵抗を調整し制御することができる。このように、放電用スイッチング素子４の許容エネルギー量を、素子数や、素子の定格（大きいほどエネルギー耐量が高い）により調整するのではなく、放電抵抗１０との負荷割合を調整することで、コンパクトでかつ低コストな回路で、大きなエネルギーを放電することができる。エネルギーの負荷割合方法として本特許と特徴とするツェナーダイオード７で検出抵抗６に印加される最大の電圧を調整し、放電抵抗１０で消費される電力と放電用スイッチング素子４で消費される電力の割合を調整することや、放電用スイッチング素子４の温度や放電継続時間を検出し自動的にゲート電圧を制御して負荷割合を調整する方法があるが、本方法の詳細については後述する。

放電回路の放電電圧の調整にはいくつか方法がある。
第１の方法として、調整端子９に電流源（図示せず）を接続し、電流源の電流値を調整することで検出抵抗６における電圧降下を調整する。この場合主に母線コンデンサ３の電圧に応じてバリスタ５を流れる電流はそのバリスタ５の特性に応じて決まり、その電流は検出抵抗６を流れることで電圧降下が生じ接続点Ａの電圧が発生する。調整端子９に電流源を接続した場合、検出抵抗６を流れる電流は上記バリスタ５の電流に加え調整端子９に接続された電流源により調整することができる。上記電流源からの電流方向として接続点Ａの電圧が大きくなる。すなわち調整端子９から検出抵抗６に電流が流れ込む場合、バリスタ５を流れる電流が小さくても外部端子からの電流が加算されるため放電用スイッチング素子４を低い電圧で動作させる。すなわち放電を開始する母線電圧の大きさを低く調整することができる。逆に上記電流源からの電流方向として接続点Ａの電圧が小さくなる。すなわち調整端子９から電流が引き抜かれる場合、バリスタ５を流れる電流が調整端子９から引き抜かれるため、放電用スイッチング素子４を高い電圧で動作させる。すなわち放電を開始する母線コンデンサ３の電圧の大きさを高く調整することができる。このように調整端子９に接続された電流源の大きさと方向により、放電用スイッチング素子４が動作する電圧を調整することができる。

第２の方法として、検出抵抗６と並列に調整端子９に外部抵抗（図示せず）を接続することにより電圧値を調整することができる。上記外部抵抗は検出抵抗６と並列に接続されるため、バリスタ５を流れる電流による電圧降下すなわち母線コンデンサ３の電圧の大きさに応じた接続点Ａの電圧を調整することができ、放電回路の放電開始電圧を調整することができる。

第３の方法として、図５で示す通り、接続点Ａと調整端子９との間にダイオード１１を接続し、ダイオード１１と直列に調整抵抗１２を接続してもよい。また、図中、図１と同一符号は同一または相当の構成を示す。この構成により、調整端子９に接続点Ａの電圧を超える電圧を印加した場合、ダイオード１１はオフするためダイオード１１を介し調整抵抗１２へ電流の流入はなくなり、調整抵抗１２は接続点Ａから切り離される。この場合接続点Ａの電圧はバリスタ５の特性と検出抵抗６の抵抗値により決まる。調整端子９に何も接続しない（オープン）、若しくは大きなインピーダンスの抵抗が接続されると、バリスタ電流は検出抵抗６と調整抵抗１２に流れる。これにより、バリスタ５を流れる電流が検出抵抗６と調整抵抗１２に流れるため同じバリスタ電流に対する電圧降下が小さくなり、結果、母線コンデンサ３の電圧に対する接続点Ａの電圧の割合が変更されるため、放電回路の動作開始、すなわち放電用スイッチング素子４の動作電圧を調整端子９に入力される信号により調整することができる。

第４の方法として、調整端子９に電圧源（図示せず）を接続した場合、接続点Ａの電圧の最大値を調整することができる。この場合、接続点Ａの電圧は調整端子９に接続された電圧源とダイオード１１の順方向電圧で最大値が制限される。これにより、放電用スイッチング素子４のオン抵抗を調整し、母線コンデンサ３の放電エネルギーを放電抵抗１０だけではなく、放電用スイッチング素子４でも消費することができる。電圧源の代わりに、ツェナーダイオード７の降伏電圧を使用し、調整端子９から入力される外部信号の電圧の大きさでその割合を調整する構成でもよい。

また、放電回路の誤動作を防止する。すなわち、調整端子９にコンデンサ（図示せず）を接続することにより、接続点Ａの電圧が放電用スイッチング素子４のゲート閾値電圧に至るまでの時間を調整し、チャタリングを抑制することができる。このコンデンサの接続により、放電用スイッチング素子４の駆動時間に遅れが生じるが、その間、バリスタ５を流れた電流が上記コンデンサに流れるため、母線への異常電圧を抑制することができる。

このように、実施の形態２においては、バリスタ５と検出抵抗６との接続点Ａのインピーダンスを、調整端子を設け外部から調整することにより、放電回路を構成する放電用スイッチング素子と放電抵抗１０で担う放電エネルギーのバランスの調整を自動的に行い、使用条件や状況に応じて外部より電圧制御回路の動作条件を調整することができる。

実施の形態３．
実施の形態３における電圧制御回路を図６に示す。この実施の形態は、接続点Ａに時間制限回路を接続した構成である。図中、図１と同一符号は同一または相当の構成を示す。サージ回生時の動作は実施の形態１と同様であるため、回生異常時の動作についてのみ詳述する。
回生異常時に、インバータ２やコンバータ１を制御している制御回路（図示せず）が異常を検出した後、回生動作を停止するまでには所定の時間が必要となる。この時間に電圧制御回路で回生電力のすべてを消費するには大きな放電抵抗１０が必要となる。このため、この所定の時間に母線電圧を上昇させ、回生電力の一部を母線コンデンサ３に充電し、放電回路で消費する電力を低減する。
すなわち、接続点Ａの電圧をダイオード１１を介して、抵抗１３、コンデンサ１４からなる積分器で積分する。この結果を比較器１５で基準電圧１６と比較し、基準電圧１６を超える場合、比較器１５により、接続点Ａに接続された検出抵抗６と並列になるように調整抵抗１７が接続される（比較器１５の出力がオンの状態）。検出抵抗６と並列に調整抵抗１７が接続されることにより、バリスタ電流が変換される接続点Ａの電圧は低くなり、結果的に放電用スイッチング素子４の動作電圧は高くなり、母線コンデンサ３の電圧は上昇する。母線コンデンサ３の電圧が上昇することで、モータ（図示せず）からの回生を停止しインバータ２からの回生電力の入力をなくすことができる。このように一定時間放電を継続した後に自動的に設定電圧を変更する構成にすることもできる。

また、母線コンデンサ３の電圧上昇が大きい場合、接続点Ａの電圧は増大するため、コンデンサ１４が基準電圧１６に至るまでの時間が短くなり、放電を継続する時間を自動調節するような構成となる。これにより回生電力の大きさに応じ回生継続期間を自動調整し、放電回路における放電抵抗１０や放電用スイッチング素子４を保護することができる。この回路において、コンデンサ１４は外部信号端子２２に信号が印加され、放電回路２１で放電されるまでその電圧を保持する。さらに放電回路２１に外部信号端子２２が無い場合、コンデンサ１４の電圧が一定期間保持された後、放電回路２１により自動的に放電・回生条件が初期化される構成としてもよい。もしくは、放電抵抗２４（破線にて記載）を設置し、充電時定数より十分長い時定数でコンデンサ１４が放電される構成としてもよい。
比較器１５の出力がオンとなる条件として、コンデンサ１４と抵抗１３で定められた時定数の期間、電圧異常状態が継続する場合、もしくは、放電状態が連続して継続されるのではなく抵抗１３とコンデンサ１４および放電回路２１の抵抗値（放電回路２１には外部信号が入力されていない）で定まる時定数以上の頻度で放電状態が繰り返される場合としてもよい。
調整抵抗１７に抵抗値の小さいものを採用し、一定時間以上回生が継続された場合、比較器１５の出力がオンすることで接続点Ａの電圧を放電用スイッチング素子４の閾値電圧以下に保持し、放電を停止する構成にしてもよい。

このように実施の形態３においては、接続点Ａに時間制限回路を接続したことにより、放電回路で放電される電力を一定時間制限することができ、過放電による放電回路の故障を防ぐことができる。また、ある程度時間が経過した後母線電圧の放電開始電圧を調整し、モータからの回生されない状態まで放電開始電圧を上昇させ放電回路の過放電（過剰入力）を防止し、放電回路の大型化を抑制できる。

実施の形態４．
実施の形態４における電圧制御回路を図７に示す。図中、図１と同一符号は同一または相当の構成を示す。この実施の形態は、放電抵抗１０の温度を測定するサーミスタ１８と放電用スイッチング素子４の温度を測定するためのサーミスタ１９が接続点Ａと母線Ｎ間に接続されている。
サーミスタ１９はＰＴＣサーミスタ（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）で、放電用スイッチング素子４の温度が上昇すると放電用スイッチング素子４のオン抵抗を小さくする。このような調整をするため、放電用スイッチング素子４の温度の上昇により、抵抗値が上昇するサーミスタ１９により接続点Ａの電圧を補正し、同じ母線コンデンサ３の電圧においても補正前よりも接続点Ａの電圧が高くなるようにサーミスタ１９により調整される。これにより放電用スイッチング素子４による回生電力を消費する割合が減少し、放電抵抗１０で消費される割合が大きくなるようにＡ点の電圧が自動的に調整される。

サーミスタ１８はＣＴＲサーミスタ（Ｃｒｉｔｉｃａｌ Ｔｅｍｐｅｒａｔｕｒｅ Ｒｅｓｉｓｔｏｒ）で、放電抵抗１０の温度が上昇し、基準の温度を越えるとサーミスタ18の抵抗値が急激に減少し、接続点Ａの電圧が低くなるように制御される。これにより放電用スイッチング素子４のゲート電圧が下がり放電抵抗１０への電流の流入が抑制され、母線コンデンサ３の放電電力が小さくなるように制御される。
このようにサーミスタ１８にて放電抵抗１０を保護する回路が形成される。本構成では、２つのサーミスタにより接続点Ａの電位を調整し放電回路の素子を保護することができる。
また、本実施の形態では、放電用スイッチング素子４の温度上昇によりゲート電圧が引き上げられ、放電用スイッチング素子４のオン抵抗を小さくし放電用スイッチング素子４の損失分担が小さく、放電抵抗１０による損失が大きくなるように調整されたのち、放電抵抗１０の温度が上昇したことをサーミスタ１８で検出し回生動作を停止する構成について説明したが、サーミスタ１８をＮＴＣサーミスタ（Ｎｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）とし、放電抵抗１０の温度をサーミスタ１８で検出し、抵抗温度上昇に伴い、サーミスタ１８より接続点Ａの電圧が低くなるように調整されることで放電抵抗１０の損失分担が小さくなるように調整され、さらに放電用スイッチング素子４の温度上昇をＣＲＴサーミスタ１９で検出し、放電用スイッチング素子４の温度上昇がある温度を超えたことを検出し回生を停止する構成としてもかまわない。

実施の形態５．
実施の形態５における電圧制御回路を図８、図９に示す。図中、図１と同一符号は同一または相当の構成を示す。この実施の形態では、実施の形態１におけるゲート抵抗８と接続点Ａの間に増幅回路２０を接続した構成である。
図８において、母線コンデンサ３の容量が大きい場合、放電に使用するスイッチング素子の数が多くなる。このため、放電用スイッチング素子４を駆動するための電流がバリスタ５の電流だけでは応答性が悪く、遅れ時間が長くなる。これに対し、接続点Ａの電圧を検出し放電用スイッチング素子４のゲート電圧を制御する増幅回路２０を接続し、増幅回路２０の出力で放電用スイッチング素子を駆動することで電圧制御回路の応答速度を向上させることができる。

また、図８では、放電回路の電力容量を増やすために複数の放電用スイッチング素子４を複数個並列接続する構成で説明したが、図９に示すように、放電用スイッチング素子４に許容電力の大きな素子を用い、放電回路の電力容量を大きくする構成でもよい。これに伴い、いずれの場合でも放電用スイッチング素子４の許容できる電力量が大きくなったため、図８に示した放電抵抗１０を図９のように無くした回路構成としても構わないし、図９の回路に放電抵抗１０を接続して構成してもかまわない。
図８に示した実施の形態では、接続点Ａの電位と放電用スイッチング素子４のゲート電位が同じになる増幅回路２０の動作としたが、図９のように調整回路２３により増幅回路２０のゲインを調整し、接続点Ａの電圧に対する放電用スイッチング素子４のゲート電圧の大きさを調整したり、ゲート電圧を調整することで放電用スイッチング素子４のオン抵抗を調整し、母線コンデンサ３の放電時間を調整したり、増幅回路２０の応答周波数を調整して、放電時に発生する放電の可否状態を繰り返すチャタリング動作やサージ回生時の応答時間（放電用スイッチング素子４による放電を開始するまでの時間）を調節したりしてもよい。

このように実施の形態５では、増幅回路を接続することにより、スイッチング素子の数が多い時、またはスイッチング素子の許容電力の大きな素子を使用した時でも駆動の力不足による応答速度を落とすことなく放電を行うことができたり、サージ回生時の応答や母線コンデンサ３の放電時間などの設定や調整を行うことができる。

上記実施の形態１から５で説明した電力制御回路は、負荷であるモータが直流モータでも交流モータでも回生電力により母線電圧が充電され、電圧上昇が生じた際にも動作させることができる。例えば、インバータ２に接続された負荷であるモータが同期機の場合、モータへの励磁電流を無くしても自己励磁現象により起電力を生じて回生電力を発生するため、この回生電力による電圧上昇を抑制するために動作する。
また、コンバータ１が交流電源からインバータ用の直流を生成する回路が単純なダイオード整流器の場合、モータから直流母線に流れ込んできた電力を交流系統に送り返すことができない。この場合、母線コンデンサ３が充電されて電圧が上昇し、直流母線が過電圧となる場合にも動作可能である。

なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。また、明細書および請求項中、接続とは、物理的に接続している場合だけでなく、電気的な接続も意味する。

１ コンバータ、２ インバータ、３ 母線コンデンサ、４ 放電用スイッチング素子、５ バリスタ、６ 検出抵抗、７ ツェナーダイオード、８ ゲート抵抗、９ 調整端子、１０、２４ 放電抵抗、１１ ダイオード、１２、１７ 調整抵抗、１３ 抵抗、１４ コンデンサ、１５ 比較器、１６ 基準電圧、１８、１９ サーミスタ、２０ 増幅回路、２１ 放電回路、２２ 外部信号端子 ２３ 調整回路

Claims (10)

1. 第１の母線と第２の母線との間に接続されたコンデンサ、前記コンデンサと並列に、前記第１と前記第２の母線間に接続され、バリスタと検出抵抗との直列接続からなる電圧検出回路、前記検出抵抗と並列に接続されたツェナーダイオード、ゲート端子が前記バリスタと前記検出抵抗の間に接続され、前記コンデンサと並列に前記第１と前記第２の母線間に接続されたスイッチング素子を備えた電圧制御回路。
2. 前記ゲート端子はゲート抵抗を介して前記バリスタと前記検出抵抗との間に接続されることを特徴とする請求項１記載の電圧制御回路。
3. 前記スイッチング素子の電流入力端子は放電抵抗を介して前記第１の母線と接続されたことを特徴とする請求項１または請求項２記載の電圧制御回路。
4. 前記バリスタと前記検出抵抗の間に、前記スイッチング素子の動作電圧を調整するための調整端子を備えたことを特徴とする請求項１から請求項３のいずれか一項に記載の電圧制御回路。
5. 前記調整端子に電流源または電圧源が接続されることを特徴とする請求項４記載の電圧制御回路。
6. 前記調整端子は、前記調整端子に電流の流入可能なダイオードを介して、前記バリスタと前記検出抵抗の間に接続され、前記調整端子に一端が接続され、他端を前記第２の母線に接続された第１の調整抵抗を備えたことを特徴とする請求項４記載の電圧制御回路。
7. 前記調整端子に接続された積分器、前記積分器の出力を基準値と比較する比較器、前記比較器に接続され、前記検出抵抗と並列に接続された第２の調整抵抗を備えたことを特徴とする請求項４記載の電圧制御回路。
8. 前記ゲート端子と前記第２の母線間に接続され、前記放電抵抗の温度が基準値を超えると抵抗値が減少する第１のサーミスタを備えたことを特徴とする請求項３記載の電圧制御回路。
9. 前記ゲート端子と前記第２の母線間に接続され、前記スイッチング素子の温度上昇に応じて抵抗値が増加する第２のサーミスタを備えたことを特徴とする請求項３または請求項８記載の電圧制御回路。
10. 前記スイッチング素子のゲート電圧を制御する増幅回路を前記ゲート抵抗の前段に備えたことを特徴とする請求項２または請求項３記載の電圧制御回路。

Images