JP2016533082A - 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 - Google Patents

Abstract

【課題】本発明は、放送信号を送信する装置を提供する。【解決手段】放送信号送信装置は、サービスデータをエンコーディングするエンコーダー、前記エンコーディングされたサービスデータをマッピングすることによって少なくとも一つの信号フレームをビルドするフレームビルダーと、ビルドされた信号フレーム内のデータをＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって変調するモジュレーターと、前記変調されたデータを有する放送信号を送信するトランスミッターとを含むことができる。【選択図】図１

Description

本発明は、放送信号送信装置、放送信号受信装置、放送信号を送受信する方法に関する。

アナログ放送信号の送信が終了すると共に、デジタル放送信号を送受信する多様な技術が開発されている。デジタル放送信号は、アナログ放送信号より多量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータに加えて、多様なタイプの追加データをさらに含むことができる。

すなわち、デジタル放送システムは、高画質（ＨＤ；ｈｉｇｈ ｄｅｆｉｎｉｔｉｏｎ）映像、マルチチャンネルオーディオ及び多様な追加サービスを提供することができる。しかし、デジタル放送のためには、多量のデータを送信するためのデータ送信効率、送受信ネットワークのロバスト性（ｒｏｂｕｓｔｎｅｓｓ）及びモバイル受信装備を考慮したネットワーク柔軟性が改善される必要がある。

本発明の目的は、放送信号を送信し、時間ドメインで２個以上の異なる放送サービスを提供する放送送受信システムのデータをマルチプレキシングし、同一のＲＦ信号帯域幅を通じてマルチプレキシングされたデータを送信する装置及び方法、及びそれに対応する放送信号を受信する装置及び方法を提供することにある。

本発明の他の目的は、放送信号を送信する装置、放送信号を受信する装置、及び放送信号を送受信し、コンポーネントによってサービスに対応するデータを分類し、各コンポーネントに対応するデータをデータパイプとして送信し、データを受信及び処理する方法を提供することにある。

本発明の他の目的は、放送信号を送信する装置、放送信号を受信する装置、及び放送信号を送受信し、放送信号を提供するのに必要なシグナリング情報をシグナリングする方法を提供することにある。

本発明の目的及び他の利点を達成するために、本発明は、放送信号を送信する装置を提供する。放送信号を送信する装置は、サービスデータをエンコーディングするエンコーダーと、前記エンコーディングされたサービスデータをマッピングすることによって少なくとも一つの信号フレームをビルド（ｂｕｉｌｄ）するフレームビルダーと、ビルドされた信号フレーム内のデータをＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって変調し、前記変調されたデータを有する放送信号を送信するトランスミッターと、を含む。

本発明は、各サービスまたはサービスコンポーネントに対するＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅｓ）を制御するサービス特性に応じてデータを処理し、多様な放送サービスを提供することができる。

本発明は、同一のＲＦ信号帯域幅を通じて多様な放送サービスを送信することによって送信柔軟性を達成することができる。

本発明は、データ送信効率を改善し、ＭＩＭＯシステムを用いて放送信号の送受信のロバスト性を増加させることができる。

本発明によると、モバイル受信装備でまたは室内環境でも、エラーなしでデジタル放送信号を受信可能な放送信号送信及び受信方法、及びその装置を提供することができる。

本発明の追加の理解を提供するために含まれ、本出願の一部に含まれたり、その一部を構成する添付の図面は、本発明の実施例を示し、説明と共に本発明の原理を説明する。
本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。 本発明の一実施例に係る入力フォーマッティングブロックを示す図である。 本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。 本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。 本発明の実施例に係るＢＩＣＭブロックを示す図である。 本発明の他の実施例に係るＢＩＣＭブロックを示す図である。 本発明の一実施例に係るフレームビルディングブロックを示す図である。 本発明の実施例に係るＯＦＭＤ生成ブロックを示す図である。 本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。 本発明の実施例に係るフレーム構造を示す図である。 本発明の実施例に係るフレームのシグナリング階層構造を示す図である。 本発明の実施例に係るプリアンブルシグナリングデータを示す図である。 本発明の実施例に係るＰＬＳ１データを示す図である。 本発明の実施例に係るＰＬＳ２データを示す図である。 本発明の他の実施例に係るＰＬＳ２データを示す図である。 本発明の実施例に係るフレームの論理構造を示す図である。 本発明の実施例に係るＰＬＳマッピングを示す図である。 本発明の実施例に係るＥＡＣマッピングを示す図である。 本発明の実施例に係るＦＩＣマッピングを示す図である。 本発明の実施例に係るＤＰのタイプを示す図である。 本発明の実施例に係るＤＰマッピングを示す図である。 本発明の実施例に係るＦＥＣ構造を示す図である。 本発明の実施例に係るビットインターリービングを示す図である。 本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。 本発明の実施例に係る時間インターリービングを示す図である。 本発明の実施例に係るＱＣ―ＩＲＡ ＬＤＰＣコードのパリティチェックマトリックスを示す図である。 本発明の実施例に係るＱＣ―ＩＲＡ ＬＤＰＣコードを用いたエンコーディングプロセスを示す図である。 本発明の実施例に係るパリティチェックマトリックスパーミュテーションプロセスを示す図である。 本発明の実施例に係るパリティチェックマトリックスの各住所のテーブルを示す図である。 本発明の他の実施例に係るパリティチェックマトリックスの各住所のテーブルを示す図である。 本発明の実施例に係るＱＣ―ＩＲＡ ＬＤＰＣコードをシーケンシャルにエンコーディングする方法を示す図である。 本発明の実施例に係るＬＤＰＣエンコーダーを示す図である。 本発明の実施例に係る周波数インターリービングを示した図である。 本発明の実施例に係る放送信号を伝送する方法を示す図である。 本発明の実施例に係る放送信号を受信する方法を示す図である。 本発明の実施例に係るツイスト行―列ブロックインターリーバーの基本動作を示す図である。 本発明の他の実施例に係るツイスト行―列ブロックインターリーバーの基本動作を示す図である。 本発明の実施例に係るツイスト行―列ブロックインターリーバーの対角線方向判読パターンを示す図である。 本発明の実施例に係る各インターリービングアレイからのインターリービングされたＸＦＥＣＢＬＯＣＫを示す図である。 本発明の他の実施例に係るパリティチェックマトリックスの各住所のテーブルを示す図である。 本発明の他の実施例に係るパリティチェックマトリックスの各住所のテーブルを示す図である。

以下、添付の図面を参照して本発明の好ましい実施例を説明する。添付の図面を参照して以下で説明する詳細な説明は、本発明によって具現可能な実施例のみを示すよりは、本発明の例示的な実施例を説明するためのものである。次の詳細な説明は、本発明の完璧な理解を提供するために特定の細部事項を含む。しかし、本発明が、このような特定の細部事項なしでも実行可能であることは当業者にとって自明である。

本発明で使用されるほとんどの用語は、本技術で広く使用されるものから選択されたが、一部の用語は、出願人によって任意に選択されたものであって、その意味は、必要に応じて次の説明で詳細に説明する。よって、本発明は、単純な名前または意味よりは、用語の意図された意味に基づいて理解しなければならない。

本発明は、未来の放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の実施例に係る未来の放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。本発明は、一実施例によって、ノン―ＭＩＭＯ（ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｍｕｌｔｉｐｌｅ ｏｕｔｐｕｔ）またはＭＩＭＯを通じて未来の放送サービスのための放送信号を処理することができる。本発明の実施例に係るノン―ＭＩＭＯ方式は、ＭＩＳＯ（ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｓｉｎｇｌｅ ｏｕｔｐｕｔ）方式、ＳＩＳＯ（ｓｉｎｇｌｅ ｉｎｐｕｔ ｓｉｎｇｌｅ ｏｕｔｐｕｔ）方式などを含むことができる。

ＭＩＳＯまたはＭＩＭＯは、説明の便宜上、以下で２個のアンテナを使用するが、本発明は、２個以上のアンテナを用いるシステムに適用することができる。

本発明は、特定の使用ケースのために要求される性能を獲得しながら、受信機の複雑度を最小化するのにそれぞれ最適化された３個の物理層（ＰＬ）プロファイル（ベース、ハンドヘルド及びアドバンスドプロファイル）を定義することができる。物理層（ＰＨＹ）プロファイルは、該当受信機が具現しなければならない全ての構成のサブセットである。

３個のＰＨＹプロファイルは、機能ブロックのほとんどを共有するが、特定ブロック及び／またはパラメーターにおいて少し異なる。追加のＰＨＹプロファイルを未来に定義することができる。また、システム進化のために、未来のプロファイルは、ＦＥＦ（ｆｕｔｕｒｅ ｅｘｔｅｎｓｉｏｎ ｆｒａｍｅ）を通じて単一ＲＦチャンネル内の既存のプロファイルとマルチプレキシングされ得る。以下では、それぞれのＰＨＹプロファイルの細部事項について説明する。

１．ベースプロファイル

ベースプロファイルは、通常、ルーフトップ（ｒｏｏｆ―ｔｏｐ）アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に運搬可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置または車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。

受信のターゲットＳＮＲ範囲は約１０ｄＢ〜２０ｄＢであって、これは、既存の放送システム（例えば、ＡＴＳＣ Ａ／５３）の１５ｄＢ ＳＮＲ受信能力を含む。受信機の複雑度及び消費パワーは、ハンドヘルドプロファイルを使用するバッテリー動作ハンドヘルド装置の場合のように重要ではない。以下では、ベースプロファイルに対する重要なシステムパラメーターを表１に列挙する。

２．ハンドヘルドプロファイル

ハンドヘルドプロファイルは、バッテリーパワーで動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者または車両速度で移動することができる。受信機の複雑度のみならず、消費パワーはハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットＳＮＲ範囲は約０ｄＢ〜１０ｄＢであるが、より深い室内受信を対象にすると、０ｄＢ未満に到逹するように構成することができる。

低いＳＮＲ能力に加えて、受信機の移動度によって誘発されたドップラー効果に対する弾力性は、ハンドヘルドプロファイルの最も重要な性能属性である。以下では、ハンドヘルドプロファイルに対する重要なパラメーターを表２に列挙する。

３．アドバンスドプロファイル

アドバンスドプロファイルは、より多くの具現複雑度を犠牲にし、最も高いチャンネル容量を提供する。このプロファイルは、ＭＩＭＯ送信及び受信の利用を要求し、ＵＨＤＴＶサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、ＳＤＴＶまたはＨＤＴＶサービスを許容するように使用することができる。

アドバンスドプロファイルのターゲットＳＮＲ範囲は、約２０ｄＢ〜３０ｄＢである。ＭＩＭＯ送信は、初期に既存の楕円偏波（ｅｌｌｉｐｔｉｃａｌｌｙ―ｐｏｌａｒｉｚｅｄ）送信装置を利用できるが、未来にフルパワー交差偏波送信（ｆｕｌｌ―ｐｏｗｅｒ ｃｒｏｓｓ―ｐｏｌａｒｉｚｅｄ ｔｒａｎｓｍｉｓｓｉｏｎ）に拡張される。以下では、アドバンスドプロファイルに対する重要なシステムパラメーターを表３に列挙する。

この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスの全てのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。また、アドバンスドプロファイルは、ＭＩＭＯを有するベースプロファイルのためのアドバンスドプロファイル、及びＭＩＭＯを有するハンドヘルドプロファイルのためのアドバンスドプロファイルに分離することができる。また、３個のプロファイルは、設計者の意図によって変更可能である。

次の用語及び定義を本発明に適用することができる。次の用語及び定義は、設計によって変更可能である。

補助ストリーム：未だに定義されていない変調及びコーディングのデータを伝達するセルのシーケンスであって、未来拡張のために、または、ブロードキャスターまたはネットワークオペレーターによる要求通りに使用することができる。

ベースデータパイプ：サービスシグナリングデータを伝達するデータパイプ

ベースバンドフレーム（またはＢＢＦＲＡＭＥ）：一つのＦＥＣエンコーディングプロセス（ＢＣＨ及びＬＤＰＣエンコーディング）への入力を形成するＫｂｃｈビットのセット

セル：ＯＦＤＭ送信の一つのキャリアによって伝達される変調値

コーディングブロック：ＰＬＳ１データのＬＤＰＣエンコーディングブロック及びＰＬＳ２データのＬＤＰＣエンコーディングブロックのうち一つ

データパイプ：サービスデータまたは関連メタデータを伝達する物理層内の論理チャンネルであって、一つまたは多数のサービスまたはサービスコンポーネントを伝達することができる。

データパイプ単位：フレーム内のＤＰにデータセルを割り当てる基本単位

データシンボル：プリアンブルシンボルでないフレーム内のＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジシンボルはデータシンボルに含まれる。）

ＤＰ＿ＩＤ：この８ビットフィールドは、ＳＹＳＴＥＭ＿ＩＤによって識別されたシステム内のＤＰを固有に識別する。

ダミーセル：ＰＬＳシグナリング、ＤＰまたは補助ストリームに使用されない残りの容量を充填するのに使用される擬似ランダム値を伝達するセル

非常境界チャンネル（ｅｍｅｒｇｅｎｃｙ ａｌｅｒｔ ｃｈａｎｎｅｌ；ＥＡＳ）：ＥＡＳ情報データを伝達するフレームの一部

フレーム：プリアンブルで開始し、フレームエッジシンボルで終了する物理層時間スロット

フレーム受信単位：ＦＥＴを含む同一または異なる物理層プロファイルに属するフレームセットであって、スーパーフレーム内で８回繰り返される。

高速情報チャンネル：サービスと対応ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャンネル

ＦＥＣＢＬＯＣＫ：ＤＰデータのＬＤＰＣエンコーディングビットのセット

ＦＦＴサイズ：特定モードに使用される公称ＦＦＴサイズであって、基本期間（ｅｌｅｍｅｎｔａｒｙ ｐｅｒｉｏｄ）Ｔの周期で表現されるアクティブシンボル期間Ｔｓと同一である。

フレームシグナリングシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの開始時に使用されるより高いパイロット密度を有するＯＦＤＭシンボルであって、ＰＬＳデータの一部を伝達する。

フレームエッジシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの終了時に使用されるより高いパイロット密度を有するＯＦＤＭシンボル

フレームグループ：スーパーフレーム内の同一のＰＨＹプロファイルタイプを有する全てのフレームのセット

未来拡張フレーム：未来拡張のために使用可能なスーパーフレーム内の物理層時間スロットであって、プリアンブルで開始する。

ヒューチャーキャスト（ｆｕｔｕｒｅｃａｓｔ）ＵＴＢシステム：入力が一つ以上のＭＰＥＧ２―ＴＳまたはＩＰまたは一般ストリームであって、出力がＲＦ信号である提案された物理層放送システム

入力ストリーム：システムによってエンドユーザーに伝達されるサービスのアンサンブルのためのデータのストリーム

正常データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除いたデータシンボル

ＰＨＹプロファイル：該当受信機が具現しなければならない全ての構成のサブセット

ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理層シグナリングデータ

ＰＬＳ１：固定サイズ、コーディング及び変調を有するＦＳＳシンボルで伝達されるＰＬＳデータの第１のセットであって、ＰＬＳ２をデコーディングするのに必要なパラメーターのみならず、システムに関する基本情報を伝達する。

注（ｎｏｔｅ）：フレームグループのデュレーションのために、ＰＬＳ１データは一定に維持される。

ＰＬＳ２：ＦＳＳシンボルで送信されるＰＬＳデータの第２のセットであって、システム及びＤＰに対するより細部的なＰＬＳデータを伝達する。

ＰＬＳ２動的データ：フレーム別に動的に変化可能なＰＬＳ２データ

ＰＬＳ２静的データ：フレームグループのデュレーションの間に静的に維持されるＰＬＳ２データ

プリアンブルシグナリングデータ：プリアンブルシンボルによって伝達され、システムの基本モードを識別するのに使用されるシグナリングデータ

プリアンブルシンボル：基本ＰＬＳデータを伝達し、フレームの初期に位置する固定長さパイロットシンボル

注：プリアンブルシンボルは、主に高速初期バンドスキャンのために使用され、システム信号、そのタイミング、周波数オフセット及びＦＦＴサイズを検出する。

未来使用のために予約：現在の文書では定義されないが、未来に定義可能である。

スーパーフレーム：８個のフレーム反復単位のセット

時間インターリービングブロック（ＴＩブロック）：時間インターリーバーメモリの一つの用途に対応する時間インターリービングが行われるセルのセット

ＴＩグループ：特定ＤＰのための動的容量割り当てが行われる単位であって、整数、すなわち、動的に変わる数のＸＦＥＣＢＬＯＣＫで構成される。

注：ＴＩグループは、一つのフレームに直接マッピングされたり、多数のフレームにマッピングされ得る。これは、一つ以上のＴＩブロックを含むことができる。

タイプ１ ＤＰ：全てのＤＰがＴＤＭ方式でマッピングされるフレームのＤＰ

タイプ２ ＤＰ：全てのＤＰがＦＤＭ方式でマッピングされるフレームのＤＰ

ＸＦＥＣＢＬＯＣＫ：一つのＬＤＰＣ ＦＥＣＢＬＯＣＫの全てのビットを伝達するＮｃｅｌｌｓセルのセット

図１は、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。

本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、入力フォーマッティングブロック１０００、ＢＩＣＭ（ｂｉｔ ｉｎｔｅｒｌｅａｖｅｄ ｃｏｄｉｎｇ ＆ ｍｏｄｕｌａｔｉｏｎ）ブロック１０１０、フレーム構造ブロック１０２０、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）生成ブロック１０３０、及びシグナリング生成ブロック１０４０を含むことができる。以下では、放送信号を送信する装置の各モジュールの動作を説明する。

ＩＰストリーム／パケット及びＭＰＥＧ２―ＴＳはメイン入力フォーマットで、他のストリームタイプは一般ストリームとして処理される。これらデータ入力に加えて、管理情報が入力され、各入力ストリームに対する該当帯域幅のスケジューリング及び割り当てを制御する。一つまたは多数のＴＳストリーム、ＩＰストリーム及び／または一般ストリームの入力が同時に許容される。

入力フォーマッティングブロック１０００は、各入力ストリームを一つまたは多数のデータパイプにデマルチフレックスし、独立コーディング及び変調がデータパイプに適用される。データパイプ（ＤＰ）は、ロバスト性制御のための基本単位であって、ＱｏＳに影響を与える。一つまたは多数のサービスまたはサービスコンポーネントは単一ＤＰによって伝達され得る。入力フォーマッティングブロック１０００の動作の細部事項については後で説明する。

データパイプは、サービスデータまたは関連メタデータを伝達する物理層内の論理チャンネルであって、一つまたは多数のサービスまたはサービスコンポーネントを伝達することができる。

また、データパイプ単位は、フレーム内のＤＰにデータセルを割り当てる基本ユニットである。

ＢＩＣＭブロック１０１０において、パリティデータがエラー訂正のために追加され、エンコーディングされたビットストリームは複素数値の星状シンボルにマッピングされる。シンボルは、該当ＤＰに使用される特定インターリービング深さを横切ってインターリービングされる。アドバンスドプロファイルに対して、ＭＩＭＯエンコーディングがＢＩＣＭブロック１０１０で行われ、追加のデータ経路はＭＩＭＯ送信のための出力で追加される。ＢＩＣＭブロック１０１０の細部事項については後で説明する。

フレームビルディングブロック１０２０は、入力ＤＰのデータセルをフレーム内のＯＦＤＭシンボルにマッピングすることができる。マッピング後、周波数インターリービングは、周波数ドメインダイバーシティに使用され、特に、周波数選択フェーディングチャンネルを防止する。フレームビルディングブロック１０２０の動作の細部事項については後で説明する。

各フレームの初期にプリアンブルを挿入した後、ＯＦＤＭ生成ブロック１０３０は、保護区間として循環前置（ｃｙｃｌｉｃ ｐｒｅｆｉｘ）を有する従来のＯＦＤＭ変調を適用することができる。アンテナ空間ダイバーシティのために、分散型ＭＩＳＯ方式が送信機に適用される。また、ＰＡＰＲ（ｐｅａｋ―ｔｏ―ａｖｅｒａｇｅ ｐｏｗｅｒ ｒｅｄｕｃｔｉｏｎ）方式が時間ドメインで行われる。柔軟なネットワーク計画のために、この提案は、多様なＦＦＴサイズ、保護区間長さ及び該当パイロットパターンのセットを提供する。

シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。また、このシグナリング情報は、関心のあるサービスが受信側で適切に回復されるように送信される。シグナリング生成ブロック１０４０の動作の細部事項については後で説明する。

図２、図３及び図４は、本発明の実施例に係る入力フォーマッティングブロック１０００を示す。各図面に対して説明する。

図２は、本発明の一実施例に係る入力フォーマッティングブロックを示す図である。図２は、入力信号が単一入力ストリームであるときの入力フォーマッティングブロックを示す。

図２に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。

物理層への入力は、一つまたは多数のデータストリームで構成することができる。各データストリームは一つのＤＰによって伝達される。モード適応モジュールは、入ってくるデータストリームをベースバンドフレーム（ＢＢＦ）のデータフィールドにスライスする。システムは、３つのタイプの入力データストリーム、すなわち、ＭＰＥＧ２―ＴＳ、インターネットプロトコル（ＩＰ）及びＧＳ（ｇｅｎｅｒｉｃ ｓｔｒｅａｍ）をサポートする。ＭＰＥＧ２―ＴＳは、固定長さ（１８８バイト）パケットで特性化され、第１のバイトはシンク（ｓｙｎｃ）バイト（０ｘ４７）である。ＩＰストリームは、ＩＰパケットヘッダー内でシグナリングされる可変長さＩＰデータグラムパケットで構成される。システムは、ＩＰストリームのためのＩＰｖ４及びＩＰｖ６をサポートする。ＧＳは、カプセル化パケットヘッダー内でシグナリングされる可変長さパケットまたは固定長さパケットで構成することができる。

（ａ）は、信号ＤＰのためのモード適応ブロック２０００及びストリーム適応ブロック２０１０を示し、（ｂ）は、ＰＬＳ信号を生成して処理するＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラー２０３０を示す。以下では、各ブロックの動作を説明する。

入力ストリームスプリッターは、入力ＴＳ、ＩＰ、ＧＳストリームを多数のサービスまたはサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離する。モード適応モジュール２０１０は、ＣＲＣエンコーダー、ＢＢ（ｂａｓｅｂａｎｄ）フレームスライサー及びＢＢフレームヘッダー挿入ブロックで構成される。

ＣＲＣエンコーダーは、ユーザーパケット（ＵＰ）レベル、すなわち、ＣＲＣ―８、ＣＲＣ―１６及びＣＲＣ―３２でエラー訂正のための３つのタイプのＣＲＣエンコーディングを提供する。計算されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ―８はＴＳストリームに使用され、ＣＲＣ―３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しない場合、提案されたＣＲＣエンコーディングが適用されなければならない。

ＢＢフレームスライサーは、入力を内部論理ビットフォーマットにマッピングする。最初に受信されたビットはＭＢＳであると定義される。ＢＢフレームスライサーは、利用可能なデータフィールド容量と同一の多数の入力ビットを割り当てる。ＢＢＦペイロードと同一の多数の入力ビットを割り当てるために、ＵＰパケットストリームはＢＢＦのデータフィールドに合わせてスライスされる。

ＢＢフレームヘッダー挿入ブロックは、２バイトの固定長さＢＢＦヘッダーをＢＢフレームの前に挿入することができる。ＢＢＦヘッダーは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）及びＲＦＵ（２ビット）で構成される。固定２バイトＢＢＦヘッダーに加えて、ＢＢＦは、２バイトＢＢＦヘッダーの端に拡張フィールド（１または３バイト）を有することができる。

ストリーム適応ブロック２０１０は、スタッフィング（ｓｔｕｆｆｉｎｇ）挿入ブロック及びＢＢスクランブラーで構成される。

スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリーム適応への入力データがＢＢフレームを充填するのに十分である場合、ＳＴＵＦＦＩは「０」に設定され、ＢＢＦはスタッフィングフィールドを有さない。そうでない場合、ＳＴＵＦＦＩが「１」に設定され、スタッフィングフィールドがＢＢＦヘッダーの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダー及び可変サイズのスタッフィングデータを含む。

ＢＢスクランブラーは、エネルギー分散（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓａｌ）のために完全なＢＢＦをスクランブリングする。スクランブリングシーケンスはＢＢＦと同時に発生する。スクランブリングシーケンスは、フィードバックされたシフトレジスタによって生成される。

ＰＬＳ生成ブロック２０２０は、物理層シグナリング（ＰＬＳ）データを生成することができる。ＰＬＳは、受信機に物理層ＤＰをアクセスする手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。

ＰＬＳ１データは、固定サイズ、コーディング及び変調を有するフレーム内のＦＳＳシンボルで伝達されるＰＬＳデータの第１のセットであって、ＰＬＳ２データをデコーディングするのに必要なパラメーターのみならず、システムに関する基本情報を伝達する。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にするのに要求されるパラメーターを含む基本送信パラメーターを提供する。また、ＰＬＳ１データは、フレームグループのデュレーションの間に一定に維持される。

ＰＬＳ２データは、ＦＳＳシンボルで伝送されるＰＬＳデータの第２のセットであって、システム及びＤＰに対するより詳細なＰＬＳデータを伝達する。ＰＬＳ２は、受信機に十分なデータを提供し、所望のＤＰをデコーディングするパラメーターを含む。また、ＰＬＳ２シグナリングは、２つのタイプのパラメーター、すなわち、ＰＬＳ２静的データ（ＰＬＳ２―ＳＴＡＴデータ）及びＰＬＳ２動的データ（ＰＬＳ２―ＤＹＮデータ）で構成される。ＰＬＳ２静的データは、フレームグループのデュレーションの間に静的に残っているＰＬＳ２データで、ＰＬＳ２動的データは、フレーム別に動的に変わり得るＰＬＳ２データである。

ＰＬＳデータの細部事項については後で説明する。

ＰＬＳスクランブラー２０３０は、エネルギー分散のために生成されたＰＬＳデータをスクランブリングすることができる。

上述したブロックは、省略したり、類似または同一の機能を有するブロックに取り替えることができる。

図３は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。

図３に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。

図３は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングブロックのモード適応ブロックを示す。

多数の入力ストリームを処理する入力フォーマッティングブロックのモード適応ブロックは、独立的に多数の入力ストリームを処理することができる。

図３を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、入力ストリームスプリッター３０００、入力ストリーム同期化器３０１０、補償遅延ブロック３０２０、ヌル（ｎｕｌｌ）パケット削除ブロック３０３０、ヘッダー圧縮ブロック３０４０、ＣＲＣエンコーダー３０５０、ＢＢフレームスライサー３０６０及びＢＢヘッダー挿入ブロック３０７０を含むことができる。以下では、モード適応ブロックの各ブロックを説明する。

ＣＲＣエンコーダー３０５０、ＢＢフレームスライサー３０６０及びＢＢヘッダー挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダー、ＢＢフレームスライサー及びＢＢヘッダー挿入ブロックに対応するので、それに対する説明は省略する。

入力ストリームスプリッター３０００は、入力ＴＳ、ＩＰ ＧＳストリームを多数のサービスまたはサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離することができる。

入力ストリーム同期化器３０１０はＩＳＳＹと称することができる。ＩＳＳＹは、任意の入力データフォーマットに対する一定のエンド―ツー―エンド送信遅延及びＣＢＲ（ｃｏｎｓｔａｎｔ ｂｉｔ ｒａｔｅ）を保障する適切な手段を提供することができる。ＩＳＳＹは、常にＴＳを伝達する多数のＤＰの場合に使用され、選択的に、ＧＳストリームを伝達するＤＰに使用される。

補償遅延ブロック３０２０は、ＩＳＳＹ情報の挿入後に分離されたＴＳパケットストリームを遅延させ、受信機内の追加のメモリを要求せずにＴＳパケット再結合メカニズムを許容することができる。

ヌルパケット削除ブロック３０３０は、ＴＳ入力ストリームケースにのみ使用される。任意のＴＳ入力ストリームまたは分離されたＴＳストリームは、ＣＢＲ ＴＳストリームにＶＢＲ（ｖａｒｉａｂｌｅ ｂｉｔ―ｒａｔｅ）サービスを収容するために存在する多数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットが識別されて送信されない。受信機において、除去されたヌルパケットは、送信時に挿入されたＤＮＰ（ｄｅｌｅｔｅｄ ｎｕｌｌ―ｐａｃｋｅｔ）カウンターを参照し、本来あった正確な場所に再挿入され、一定のビットレートを保障し、タイムスタンプ（ＰＣＲ）アップデートに対する必要性を避けることができる。

ヘッド圧縮ブロック３０４０は、パケットヘッダー圧縮を提供し、ＴＳまたはＩＰ入力ストリームに対する送信効率を増加させることができる。受信機がヘッダーの所定部分に対する先験的情報（ａ ｐｒｉｏｒｉ ｉｎｆｏｒｍａｔｉｏｎ）を有し得るので、この既知の情報は送信機で削除され得る。

伝送ストリームに対して、受信機は、シンク―バイト構成（０ｘ４７）及びパケット長さ（１８８バイト）に関する先験的情報を有する。入力ＴＳストリームが一つのＰＩＤを有するコンテンツを伝達すると、すなわち、一つのサービスコンポーネント（ビデオ、オーディオなど）またはサービスサブコンポーネント（ＳＶＣベース層、ＳＶＣインヘンスメント層、ＭＶＣベースビューまたはＭＶＣ従属ビュー）に対してのみ、ＴＳパケットヘッダー圧縮を（選択的に）伝送ストリームに適用することができる。入力ストリームがＩＰストリームであると、ＩＰパケットヘッダー圧縮が選択的に使用される。

上述したブロックは、省略したり、類似または同一の機能を有するブロックに取り替えることができる。

図４は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。

図４に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。

図４は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。

図４を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、スケジューラー４０００、１フレーム遅延ブロック４０１０、スタッフィング挿入ブロック４０２０、インバンド（ｉｎ―ｂａｎｄ）シグナリング４０３０、ＢＢフレームスクランブラー４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラー４０６０を含むことができる。以下では、ストリーム適応ブロックのそれぞれのブロックを説明する。

スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラー４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラー４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラー、ＰＬＳ生成ブロック及びＰＬＳスクランブラーに対応するので、それに対する説明は省略する。

スケジューラー４０００は、それぞれのＤＰのＦＥＣＢＬＯＣＫの量から全体のフレームにわたった全体のセル割り当てを決定することができる。ＰＬＳ、ＥＡＣ及びＦＩＣに対する割り当てを含めて、スケジューラーはＰＬＳ２―ＤＹＮデータの値を生成し、これは、フレームのＦＳＳ内のインバンドシグナリングまたはＰＬＳセルとして送信される。ＦＥＣＢＬＯＣＫ、ＥＡＣ及びＦＩＣの細部事項については後で説明する。

１フレーム遅延ブロック４０１０は、入力データを１送信フレームだけ遅延させ、次のフレームに関するスケジューリング情報を、ＤＰに挿入されるインバンドシグナリング情報に対する現在フレームを通じて送信させることができる。

インバンドシグナリング４０３０は、ＰＬＳ２データの遅延されていない部分をフレームのＤＰに挿入することができる。

上述したブロックは、省略したり、類似または同一の機能を有するブロックに取り替えることができる。

図５は、本発明の実施例に係るＢＩＣＭブロックを示す図である。

図５に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。

上述したように、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。

ＱｏＳは、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置によって提供されるサービスの特性に依存するので、各サービスに対応するデータは、異なる方式を通じて処理される必要がある。よって、本発明の実施例に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式をデータ経路にそれぞれ対応するデータパイプに独立的に適用することによって、それに入力されたＤＰを独立的に処理することができる。結果的に、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、それぞれのＤＰを通じて送信されるそれぞれのサービスまたはサービスコンポーネントに対するＱｏＳを制御することができる。

（ａ）は、ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロックを示し、（ｂ）は、アドバンスドプロファイルのＢＩＣＭブロックを示す。

ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロック及びアドバンスドプロファイルによって共有されたＢＩＣＭブロックは、各ＤＰを処理する複数の処理ブロックを含むことができる。

以下では、ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロック及びアドバンスドプロファイルのためのＢＩＣＭブロックのそれぞれの処理ブロックを説明する。

ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダー５０１０、ビットインターリーバー５０２０、星状マッパー５０３０、ＳＳＤ（ｓｉｇｎａｌ ｓｐａｃｅ ｄｉｖｅｒｓｉｔｙ）エンコーディングブロック５０４０及び時間インターリーバー５０５０を含むことができる。

データＦＥＣエンコーダー５０１０は、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手順を生成することができる。アウターコーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダー５０１０の動作の細部事項については後で説明する。

ビットインターリーバー５０２０は、データＦＥＣＴエンコーダー５０１０の出力をインターリービングし、効率的に具現可能な構造を提供しながらＬＤＰＣコード及び変調方式の組み合わせで最適化された性能を達成することができる。ビットインターリーバー５０２０の動作の細部事項については後で説明する。

星状マッパー５０３０は、ＱＰＳＫ、ＱＡＭ―１６、不均一ＱＡＭ（ＮＵＱ―６４、ＮＵＱ―２５６、ＮＵＱ―１０２４）または不均一星状（ＮＵＣ―１６、ＮＵＣ―６４、ＮＵＣ―２５６、ＮＵＣ―１０２４）を用いてベース及びハンドヘルドプロファイル内のビットインターリーバー５０２０からの各セルワード及びアドバンスドプロファイル内のセル―ワードデマルチプレクサー５０１０―１からのセルワードを変調し、パワー正規化星状ポイントを提供することができる。この星状マッピングはＤＰに対してのみ適用される。ＱＡＭ―１６及びＮＵＱが方形（ｓｑｕａｒｅ ｓｈａｐｅｄ）であるが、ＮＵＣは任意の形状を有する。それぞれの星状が９０度の任意の倍数で回転すると、回転した星状は正確に本来の星状と重畳する。この「回転―感覚（ｒｏｔａｔｉｏｎ―ｓｅｎｓｅ）対称特性は、実数成分及び虚数成分の平均パワー及び容量を互いに同一にする。ＮＵＱ及びＮＵＣは、各コードレートに対して特別に定義され、使用される特定の一つがＰＬＳ２データで提出されたパラメーター（ＤＰ＿ＭＯＤ）によってシグナリングされる。

ＳＳＤエンコーディングブロック５０４０は、２（２Ｄ）、３（３Ｄ）及び４（４Ｄ）次元でセルをプリコーディングし、異なるフェーディング条件下で受信ロバスト性を増加させることができる。

時間インターリーバー５０５０はＤＰレベルで動作し得る。時間インターリービング（ＴＩ）のパラメーターは、各ＤＰに対して異なる形に設定することができる。時間インターリーバー５０５０の動作の細部事項については後で説明する。

アドバンスドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００―１は、データＦＥＣエンコーダー、ビットインターリーバー、星状マッパー及び時間インターリーバーを含むことができる。しかし、処理ブロック５０００―１は処理ブロック５０００と区別され、セル―ワードデマルチプレクサー５０１０―１及びＭＩＭＯエンコーディングブロック５０２０―１をさらに含む。

また、処理ブロック５０００―１のデータＦＥＣエンコーダー、ビットインターリーバー、星状マッパー及び時間インターリーバーの動作は、上述したデータＦＥＣエンコーダー５０１０、ビットインターリーバー５０２０、星状マッパー５０３０及び時間インターリーバー５０５０に対応するので、それに対する説明は省略する。

セル―ワードデマルチプレクサー５０１０―１は、アドバンスドプロファイルのＤＰに使用され、単一セル―ワードストリームをＭＩＭＯ処理のためのデュアルセル―ワードストリームに分離する。セル―ワードデマルチプレクサー５０１０―１の動作の細部事項については後で説明する。

ＭＩＭＯエンコーディングブロック５０２０―１は、ＭＩＭＯエンコーディング方式を用いてセル―ワードデマルチプレクサー５０１０―１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号の送信のために最適化された。ＭＩＭＯ技術は、容量を増加させる優れた方式であるが、チャンネル特性に依存する。特に、ブロードキャスティングに対して、異なる信号伝播特性によって誘発された２個のアンテナ間の受信された信号パワーの差またはチャンネルの強いＬＯＳ成分は、ＭＩＭＯから容量利得を得ることを困難にし得る。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうち一つの回転基盤プリコーディング及び位相ランダム化を用いてこの問題を克服する。

ＭＩＭＯエンコーディングは、送信機及び受信機で少なくとも２個のアンテナを必要とする２ｘ２ ＭＩＭＯシステムを目的とすることができる。この提案において、２個のＭＩＭＯエンコーディングモード、すなわち、ＦＲ―ＳＭ（ｆｕｌｌ―ｒａｔｅ ｓｐａｔｉａｌ ｍｕｌｔｉｐｌｅｘｉｎｇ）及びＦＲＦＤ―ＳＭ（ｆｕｌｌ―ｒａｔｅ ｆｕｌｌ―ｄｉｖｅｒｓｉｔｙ ｓｐａｔｉａｌ ｍｕｌｔｉｐｌｅｘｉｎｇ）が定義される。ＦＲ―ＳＭエンコーディングは、受信機側で比較的小さい複雑度の増加と共に容量の増加を提供するが、ＦＲＦＤ―ＳＭエンコーディングは、受信機側で大きい複雑度の増加と共に、容量の増加及び追加のダイバーシティ利得を提供する。提案されたＭＩＭＯエンコーディング方式は、アンテナ極性構成に対する制限を有さない。

ＭＩＭＯ処理は、アドバンスドプロファイルフレームのために要求することができ、これは、アドバンスドプロファイルフレーム内の全てのＤＰがＭＩＭＯエンコーダーによって処理されることを意味する。ＭＩＭＯ処理はＤＰレベルで適用することができる。星状マッパー出力（ｃｏｎｓｔｅｌｌａｔｉｏｎ ｍａｐｐｅｒ ｏｕｔｐｕｔ）（ＮＵＱ）のペア（ｅ_1,i及びｅ_2,i）は、ＭＩＭＯエンコーダーの入力に供給することができる。ＭＩＭＯエンコーダー出力のペア（ｇ_1,i及びｇ_2,i）は、それぞれのＴＸアンテナのＯＦＤＭシンボル（ｌ）及び同一のキャリア（ｋ）によって送信され得る。

上述したブロックは、省略したり、類似または同一の機能を有するブロックに取り替えることができる。

図６は、本発明の他の実施例に係るＢＩＣＭブロックを示す図である。

図６に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。

図６は、物理層シグナリング（ＰＬＳ）、非常境界チャンネル（ＥＡＣ）及び高速情報チャンネル（ＦＩＣ）の保護のためのＢＩＣＭブロックを示す。ＥＡＣは、ＥＡＳ情報を伝達するフレームの一部であって、ＦＩＣは、サービスと該当ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャンネルである。ＥＡＣ及びＦＩＣの細部事項については後で説明する。

図６を参照すると、ＰＬＳ、ＥＡＣ及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳ ＦＥＣエンコーダー６０００、ビットインターリーバー６０１０、星状マッパー６０２０及びタイムインターリーバー６０３０を含むことができる。

また、ＰＬＳ ＦＥＣエンコーダー６０００は、スクランブラー、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック及びＬＤＰＣパリティパンクチャリングブロックを含むことができる。以下では、ＢＩＣＭブロックの各ブロックを説明する。

ＰＬＳ ＦＥＣエンコーダー６０００は、スクランブリングされたＰＬＳ １／２データ、ＥＡＣ及びＦＩＣセクションをエンコーディングすることができる。

スクランブラーは、ＢＣＨエンコーディング及び短縮及びパンクチャリングされたＬＤＰＣエンコーディング前にＰＬＳ１データ及びＰＬＳ２データをスクランブリングすることができる。

ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のために短縮されたＢＣＨコードを用いてスクランブリングされたＰＬＳ １／２データに対してアウターエンコーディングを行い、ＢＣＨエンコーディング後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみ、ＬＤＰＣエンコーディング前にゼロ挿入の出力ビットがパーミュティング（ｐｅｒｍｕｔｅ）され得る。

ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコーディングすることができる。完全なコーディングブロック（Ｃ_ldpc）を生成するために、パリティビット（Ｐ_ldpc）がそれぞれのゼロ挿入ＰＬＳ情報ブロック（Ｉ_ldpc）から組織的にエンコーディングされ、その後に添付される。

ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメーターは、次の表４の通りである。

ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを行うことができる。

ＰＬＳ１データ保護に短縮が適用されると、任意のＬＤＰＣパリティビットは、ＬＤＰＣエンコーディング後にパンクチャリングされる。また、ＰＬＳ２データの保護のために、ＰＬＳ２のＬＤＰＣパリティビットはＬＤＰＣエンコーディング後にパンクチャリングされる。これらパンクチャリングされたビットは送信されない。

ビットインターリーバー６０１０は、それぞれ短縮及びパンクチャリングされたＰＬＳ１データ及びＰＬＳ２データをインターリービングする。

星状マッパー６０２０は、ビットインターリービングされたＰＬＳ１データ及びＰＬＳ２データを星状にマッピングすることができる。

時間インターリーバー６０３０は、マッピングされたＰＬＳ１データ及びＰＬＳ２データをインターリービングすることができる。

上述したブロックは、省略したり、類似または同一の機能を有するブロックに取り替えることができる。

図７は、本発明の一実施例に係るフレームビルディングブロックを示す図である。

図７に示したフレームビルディングブロックは、図１を参照して説明したフレームビルディングブロック１０２０の実施例に該当する。

図７を参照すると、フレームビルディングブロックは、遅延補償ブロック７０００、セルマッパー７０１０及び周波数インターリーバー７０２０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。

遅延補償ブロック７０００は、データパイプと対応ＰＬＳデータとの間のタイミングを調節し、送信端で時間が共に合わせられるように保障することができる。ＰＬＳデータは、入力フォーマッティングブロック及びＢＩＣＭブロックによって誘発されたデータパイプの遅延を処理することによって、データパイプと同一の量だけ遅延される。ＢＩＣＭブロックの遅延は、主に時間インターリーバー５０５０による。インバンドシグナリングデータは、次のＴＩグループの情報を伝達し、シグナリングされるＤＰより一つのフレームだけ速く伝達される。よって、遅延補償ブロックは、インバンドシグナリングデータを遅延させる。

セルマッパー７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルをフレーム内のＯＦＤＭシンボルのアクティブキャリアにマッピングすることができる。セルマッパー７０１０の基本機能は、もしあれば、ＤＰ、ＰＬＳセル及びＥＡＣ／ＦＩＣセルのそれぞれに対してＴＩによって生成されたデータセルをフレーム内のＯＦＤＭシンボルのそれぞれに対応するアクティブＯＦＤＭセルのアレイにマッピングすることである。サービスシグナリングデータ（ＰＳＩ（ｐｒｏｇｒａｍ ｓｐｅｃｉｆｉｃ ｉｎｆｏｒｍａｔｉｏｎ）／ＳＩ））は、データパイプによって個別的に集めて伝送することができる。セルマッパーは、スケジューラーによって生成された動的情報及びフレーム構造の構成によって動作する。フレームの細部事項については後で説明する。

周波数インターリーバー７０２０は、セルマッパー７０１０から受信されたデータセルをランダムにインターリービングし、周波数ダイバーシティを提供することができる。また、周波数インターリーバー７０２０は、異なるインターリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ―ｓｅｅｄ）順序を用いて２個の順次的なＯＦＤＭシンボルで構成されるＯＦＤＭシンボルペアに対して動作し、単一フレーム内の最大のインターリービング利得を得ることができる。周波数インターリーバー７０２０の動作の細部事項については後で説明する。

上述したブロックは、省略したり、類似または同一の機能を有するブロックに取り替えることができる。

図８は、本発明の実施例に係るＯＦＤＭ生成ブロックを示す図である。

図８に示したＯＦＤＭ生成ブロックは、図１を参照して説明したＯＦＤＭ生成ブロック１０３０の実施例に該当する。

ＯＦＤＭ生成ブロックは、フレームビルディングブロックによって生成されたセルによってＯＦＤＭキャリアを変調し、パイロットを挿入し、送信される時間ドメイン信号を生成する。また、このブロックは、順次に保護区間を挿入し、ＰＡＰＲ（ｐｅａｋ―ｔｏ―ａｖｅｒａｇｅ ｐｏｗｅｒ ｒａｔｉｏ）減少処理を適用して最終ＲＦ信号を生成する。

図８を参照すると、フレームビルディングブロックは、パイロット及び予約トーン挿入ブロック８０００、２Ｄ―ｅＳＦＮエンコーディングブロック８０１０、ＩＦＦＴ（ｉｎｖｅｒｓｅ ｆａｓｔ Ｆｏｕｒｉｅｒ ｔｒａｎｓｆｏｒｍ）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、保護区間挿入ブロック８０４０、プリアンブル挿入ブロック８０５０、他のシステム挿入ブロック８０６０及びＤＡＣブロック８０７０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。

パイロット及び予約トーン挿入ブロック８０００は、パイロット及び予約トーンを挿入することができる。

ＯＦＤＭシンボル内の多様なセルは、パイロットとして知られた基準情報で変調され、パイロットは、受信機で先験的に知られた送信値を有する。パイロットセルの情報は、分散されたパイロット、反復パイロット（ｃｏｎｔｉｎｕａｌ ｐｉｌｏｔ）、エッジパイロット、ＦＳＳ（ｆｒａｍｅ ｓｉｇｎａｌｉｎｇ ｓｙｍｂｏｌ）パイロット及びＦＥＳ（ｆｒａｍｅ ｅｄｇｅ ｓｙｍｂｏｌ）パイロットで構成される。それぞれのパイロットは、パイロットタイプ及びパイロットパターンによって特定ブースティングパワーレベルで送信される。パイロット情報の値は、任意の与えられたシンボル上のそれぞれの送信されたキャリアに対して一連の値である基準シーケンスから導出される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャンネル推定及び送信モード識別に使用することができ、また、位相雑音をフォローイング（ｆｏｌｌｏｗｉｎｇ）するのに使用することができる。

基準シーケンスから取得された基準情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除いた全てのシンボルで分散されたパイロットセルで送信される。反復パイロットは、フレームの全てのシンボルに挿入される。反復パイロットの数と位置は、ＦＦＴサイズ及び分散されたパイロットパターンに依存する。エッジキャリアは、プリアンブルシンボルを除いた全てのシンボル内のエッジパイロットである。これらは、スペクトルのエッジまで周波数補間を許容するために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。これらは、フレームのエッジまで時間補間を許容するために挿入される。

本発明の実施例に係るシステムは、ＳＦＮネットワークをサポートし、分散型ＭＩＳＯ方式は、選択的に非常にロバストな送信モードをサポートするのに使用される。２Ｄ―ｅＳＦＮは、多数のＴＸアンテナを用いる分散型ＭＩＳＯ方式であって、それぞれのＴＸアンテナはＳＦＮネットワーク内の異なる送信側に配置される。

２Ｄ―ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数ダイバーシティを生成するために２Ｄ―ｅＳＦＮ処理を行い、多数の送信機から送信された信号の位相を歪曲することができる。そのため、長い時間の間の低いフラットフェーディングまたは深いフェーディングによるバーストエラーを緩和することができる。

ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ―ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロットとして（または予約トーンとして）指定されていないデータシンボル内の任意のセルは、周波数インターリーバーからのデータセルのうち一つを伝達する。セルはＯＦＤＭキャリアにマッピングされる。

ＰＡＰＲ減少ブロック８０３０は、時間ドメイン内の多様なＰＡＰＲ減少アルゴリズムを用いて入力信号に対するＰＡＰＲ減少を行うことができる。

保護区間挿入ブロック８０４０は保護区間を挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造の細部事項については後で説明する。他のシステム挿入ブロック８０６０は、時間ドメインで複数の放送送受信システムの信号をマルチプレキシングし、放送サービスを提供する２個以上の異なる放送送信／受信システムのデータが同一のＲＦ信号帯域幅で同時に送信され得る。この場合、２個以上の異なる放送送受信システムは、異なる放送サービスを提供するシステムを称する。異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを称する。それぞれの放送サービスと関連するデータは、異なるフレームを通じて送信され得る。

ＤＡＣブロック８０７０は、入力デジタル信号をアナログシンホルに変換し、アナログ信号を出力することができる。ＤＡＣブロック８０７０から出力された信号は、物理層プロファイルによって多数の出力アンテナを介して送信され得る。本発明の実施例に係るＴＸアンテナは、垂直または水平極性（ｐｏｌａｒｉｔｙ）を有することができる。

上述したブロックは、省略したり、類似または同一の機能を有するブロックに取り替えることができる。

図９は、本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。

本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、図１を参照して説明した未来の放送サービスのために放送信号を送信する装置に対応し得る。

本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、同期化及び復調モジュール９０００、フレームパーシングモジュール９０１０、デマッピング及びデコーディングモジュール９０２０、出力プロセッサ９０３０及びシグナリングデコーディングモジュール９０４０を含むことができる。以下では、放送信号を受信する装置の各モジュールの動作を説明する。

同期化及び復調モジュール９０００は、ｍ個のＲｘアンテナを介して入力信号を受信し、放送信号を受信する装置に対応するシステムに対して信号検出及び同期化を行い、放送信号を送信する装置によって行われる手順の逆手順に対応する復調を行うことができる。

フレームパーシングモジュール９１００は、入力信号フレームをパーシングし、ユーザーによって選択されたサービスが送信されるデータを抽出することができる。放送信号を送信する装置がインターリービングを行うと、フレームパーシングモジュール９１００は、インターリービングの逆手順に対応するデインターリービングを行うことができる。この場合、抽出される必要がある信号及びデータの位置は、シグナリングデコーディングモジュール９４００から出力されたデータをデコーディングし、放送信号を送信する装置によって生成されたシグナリング情報を回復することによって得ることができる。

デマッピング及びデコーディングモジュール９２００は、入力信号をビットドメインデータに変換した後、必要に応じてデインターリービングを行うことができる。デマッピング及びデコーディングモジュール９２００は、送信効率のために適用されたマッピングに対してデマッピングを行い、デコーディングを通じて送信チャンネルに対して生成されたエラーを訂正することができる。この場合、デマッピング及びデコーディングモジュール９２００は、シグナリングデコーディングモジュール９４００から出力されたデータをデコーディングすることによって、デマッピング及びデコーディングに必要な送信パラメーターを得ることができる。

出力プロセッサ９３００は、放送信号を送信し、送信効率を改善する装置によって適用される多様な圧縮／信号処理手順の逆手順を行うことができる。この場合、出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータから必要な制御情報を得ることができる。出力プロセッサ８３００の出力は、放送信号を送信する装置に入力される信号に対応し、ＭＰＥＧ―ＴＳ、ＩＰストリーム（ｖ４またはｖ６）及び一般ストリームであり得る。

シグナリングデコーディングモジュール９４００は、同期化及び復調モジュール９０００によって復調された信号からＰＬＳ情報を得ることができる。上述したように、フレームパーシングモジュール９１００、デマッピング及びデコーディングモジュール９２００及び出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータを用いてその機能を実行することができる。

図１０は、本発明の実施例に係るフレーム構造を示す図である。

図１０は、スーパーフレーム内のフレームタイプ及びＦＲＵの例示的な構成を示す。（ａ）は、本発明の実施例に係るスーパーフレームを示し、（ｂ）は、本発明の実施例に係るＦＲＵ（ｆｒａｍｅ ｒｅｐｅｔｉｔｉｏｎ ｕｎｉｔ）を示し、（ｃ）は、ＦＲＵ内の可変ＰＨＹプロファイルのフレームを示し、（ｄ）はフレームの構造を示す。

スーパーフレームは８個のＦＲＵで構成することができる。ＦＲＵは、フレームのＴＤＭのための基本マルチプレキシング単位であって、スーパーフレーム内で８回繰り返される。

ＦＲＵ内の各フレームは、ＰＨＹプロファイル（ベース、ハンドヘルド、アドバンスド）及びＦＥＴのうち一つに属する。ＦＲＵ内のフレームの最大許容数は４であり、与えられたＰＨＹプロファイルは、ＦＲＵ（例えば、ベース、ハンドヘルド、アドバンスド）で０倍から４倍までの任意の回数だけ表れ得る。ＰＨＹプロファイルの定義は、必要であれば、プリアンブル内のＰＨＹ＿ＰＲＯＦＩＬＥの予約値を用いて拡張することができる。

ＦＥＴ部分は、含まれるならば、ＦＲＵの端に挿入される。ＦＥＴがＦＲＵに含まれると、スーパーフレームでＦＥＴの最小数は８である。ＦＥＴ部分が互いに隣接することは推薦されない。

また、一つのフレームは、多数のＯＦＤＭシンボル及びプリアンブルに分離される。（ｄ）に示したように、フレームは、プリアンブル、一つ以上のフレームシグナリングシンボル（ＦＳＳ）、正常データシンボル及びフレームエッジシンボル（ＦＥＳ）を含む。

プリアンブルは、高速フューチャーキャストＵＴＢシステム信号の検出が可能であり、信号の効率的な送受信のための基本送信パラメーターのセットを提供する特殊シンボルである。プリアンブルの細部説明については後で説明する。

ＦＳＳの主要目的はＰＬＳデータを伝達することにある。高速同期化及びチャンネル推定、及びＰＬＳデータの高速デコーディングのために、ＦＳＳは、正常データシンボルより密集したパイロットパターンを有する。ＦＥＳは、正確にＦＳＳと同一のパイロットを有し、これは、ＦＥＳ直前のシンボルに対して外挿せず、ＦＥＳ内の周波数専用補間及び時間補間を可能にする。

図１１は、本発明の実施例に係るフレームのシグナリング階層構造を示す図である。

図１１は、３個の主要部分、すなわち、プリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０及びＰＬＳ２データ１１０２０に分離されたシグナリング階層構造を示す。全てのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメーターを指示することにある。ＰＬＳ１は、受信機がＰＬＳ２データをアクセス及びデコーディングするようにし、これは、関心のあるＤＰをアクセスするパラメーターを含む。ＰＬＳ２は、全てのフレームで伝達され、２個の主要部分、すなわち、ＰＬＳ２―ＳＴＡＴデータ及びＰＬＳ２―ＤＹＮデータに分離される。ＰＬＳ２データの静的及び動的部分には、必要であればフェーディングが後に来る。

図１２は、本発明の実施例に係るプリアンブルシグナリングデータを示す図である。

プリアンブルシグナリングデータは、フレーム構造内で受信機がＰＬＳデータをアクセスし、ＤＰをトレーシングさせるのに必要な情報の２１ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。

ＰＨＹ＿ＰＲＯＦＩＬＥ：この３ビットフィールドは、現在のフレームのＰＨＹプロファイルタイプを示す。異なるＰＨＹプロファイルタイプのマッピングは、以下の表５に与えられる。

ＦＦＴ＿ＳＩＺＥ：この２ビットフィールドは、以下の表６に記載したように、フレームグループ内の現在のフレームのＦＦＴサイズを示す。

ＧＩ＿ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、以下の表７に記載したように、現在のスーパーフレーム内の保護区間分数（ｆｒａｃｔｉｏｎ）値を示す。

ＥＡＣ＿ＦＬＡＧ：この１ビットフィールドは、ＥＡＣが現在のフレームに提供されるか否かを示す。このフィールドが「１」に設定されると、ＥＡＳ（ｅｍｅｒｇｅｎｃｙ ａｌｅｒｔ ｓｅｒｖｉｃｅ）が現在のフレームで提供される。このフィールドが「０」に設定されると、ＥＡＳが現在のフレームで伝達されない。このフィールドは、スーパーフレーム内で動的にスイッチングされ得る。

ＰＩＬＯＴ＿ＭＯＤＥ：この１ビットフィールドは、プロファイルモードが現在のフレームグループ内の現在のフレームに対してモバイルモードであるか、それとも固定モードであるかを指示する。このフィールドが「０」に設定されると、モバイルパイロットモードが使用される。フィールドが「１」に設定されると、固定パイロットモードが使用される。

ＰＡＰＲ＿ＦＬＡＧ：この１ビットフィールドは、ＰＡＰＲ減少が現在のフレームグループ内の現在のフレームに使用されるか否かを指示する。このフィールドが「１」に設定されると、ＰＡＰＲ減少にトーン予約（ｔｏｎｅ ｒｅｓｅｒｖａｔｉｏｎ）が使用される。このフィールドが「０」に設定されると、ＰＡＰＲ減少が使用されない。

ＦＲＵ＿ＣＯＮＦＩＧＵＲＥ：この３ビットフィールドは、現在のスーパーフレーム内に存在するＦＲＵ（ｆｒａｍｅ ｒｅｐｅｔｉｔｉｏｎ ｕｎｉｔ）のＰＨＹプロファイルタイプ構成を示す。現在のスーパーフレームで伝達される全てのプロファイルタイプは、現在のスーパーフレーム内の全てのフレーム内のこのフィールドで識別される。３ビットフィールドは、以下の表８に示したように、各プロファイルに対する異なる定義を有する。

ＲＥＳＥＲＶＥＤ：この７ビットフィールドが未来の使用のために予約される。

図１３は、本発明の実施例に係るＰＬＳ１データを示す図である。

ＰＬＳ１データは、ＰＬＳ２の受信及びデコーディングを可能にするのに必要なパラメーターを含む基本送信パラメーターを提供する。上述したように、ＰＬＳ１データは、一つのフレームグループの全体のデュレーションの間に変更されない。ＰＬＳ１データのシグナリングフィールドの詳細な定義は次の通りである。

ＰＲＥＡＭＢＬＥ＿ＤＡＴＡ：この２０ビットフィールドは、ＥＡＣ＿ＦＬＡＧを除いたプリアンブルシグナリングデータの写本である。

ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵ：この２ビットフィールドは、ＦＲＵ当たりのフレームの数を示す。

ＰＡＹＬＯＡＤ＿ＴＹＰＥ：この３ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを指示する。ＰＡＹＬＯＡＤ＿ＴＹＰＥは、表９に示したようにシグナリングされる。

ＮＵＭ＿ＦＳＳ：この２ビットフィールドは、現在のフレーム内のＦＳＳシンボルの数を示す。

ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮ：この８ビットフィールドは、送信された信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮは、２個の４ビットフィールド、すなわち、メジャーバージョン及びマイナーバージョンに分離される。

メジャーバージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＭＳＢ４ビットは、メジャーバージョン情報を示す。メジャーバージョンフィールドの変化は、非―下位―互換（ｎｏｎ―ｂａｃｋｗａｒｄ―ｃｏｍｐａｔｉｂｌｅ）変化を示す。デフォルト値は「００００」である。この標準に記載したバージョンにおいて、値は「００００」に設定される。

マイナーバージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮのＬＳＢ４ビットは、マイナーバージョン情報を示す。マイナーバージョンフィールドの変化は下位互換性である。

ＣＥＬＬ＿ＩＤ：これは、ＡＴＳＣネットワークで地理的なセルを固有に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジ領域は、フューチャーキャストＵＴＢシステムに使用される周波数の数に依存し、一つ以上の周波数で構成することができる。ＣＥＬＬ＿ＩＤの値が知られていないか、特定されない場合、このフィールドは「０」に設定される。

ＮＥＴＷＯＲＫ＿ＩＤ：これは、現在のＡＴＳＣネットワークを固有に識別する１６ビットフィールドである。

ＳＹＳＴＥＭ＿ＩＤ：この１６ビットフィールドは、ＡＴＳＣネットワーク内のフューチャーキャストＵＴＢシステムを固有に識別する。フューチャーキャストＵＴＢシステムは、入力が一つ以上の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であって、出力がＲＦ信号である地上波放送システムである。フューチャーキャストＵＴＢシステムは、もしあれば、一つ以上のＰＨＹプロファイル及びＦＥＴを伝達する。同一のフューチャーキャストＵＴＢシステムは、異なる入力ストリームを伝達することができ、異なる地理的領域で異なるＲＦ周波数を使用してローカルサービス挿入を許容する。フレーム構造及びスケジューリングは、一つの場所で制御され、フューチャーキャストＵＴＢシステム内で全ての送信に対して同一である。一つ以上のフューチャーキャストＵＴＢシステムは、全て同一の物理層構造及び構成を有することを意味する同一のＳＹＳＴＥＭ＿ＩＤを有することができる。

次のループは、各フレームタイプのＦＲＵ構成及び長さを指示するのに使用されるＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ、ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ、ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ及びＲＥＳＥＲＶＥＤで構成される。ループサイズは固定され、４個のＰＨＹプロファイル（ＦＥＴを含む）がＦＲＵ内でシグナリングされる。ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵが４より小さいと、使用されないフィールドはゼロで充填される。

ＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目（ｉは、ループインデックスである）フレームのＰＨＹプロファイルタイプを示す。このフィールドは、表８に示したように、同一のシグナリングフォーマットを使用する。

ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ：この２ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの長さを示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮと共にＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨを用いて、フレームデュレーションの正確な値を得ることができる。

ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの保護区間分数値を示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮは、表７によってシグナリングされる。

ＲＥＳＥＲＶＥＤ：この４ビットフィールドが未来の使用のために予約される。

次のフィールドは、ＰＬＳ２データをデコーディングするパラメーターを提供する。

ＰＬＳ２＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、ＰＬＳ２保護によって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナリングされる。ＬＤＰＣコードの細部事項については後で説明する。

ＰＬＳ２＿ＭＯＤ：この３ビットフィールドは、ＰＬＳ２によって使用される変調タイプを示す。変調タイプは、表１１によってシグナリングされる。

ＰＬＳ２＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、現在のフレームグループで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃ_{total_partial_block}）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２―ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２―ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＲＥＰ＿ＦＬＡＧ：この１ビットフラグは、現在のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。

ＰＬＳ２＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、現在のフレームグループの全てのフレームで伝達されるＰＬＳ２に対する部分コーディングブロック（ｐａｒｔｉａｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃ_{total_partial_block}）を示す。反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナリングされる。

ＰＬＳ２＿ＮＥＸＴ＿ＭＯＤ：この３ビットフィールドは、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に使用される変調タイプを示す。変調タイプは、表１１によってシグナリングされる。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ：この１ビットフィールドは、次のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃ_{total_partial_block}）を示す。次のフレームグループで反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループで一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２―ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループで一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２―ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＡＰ＿ＭＯＤＥ：この２ビットフィールドは、現在のフレームグループ内のＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。下記の表１２は、このフィールドの値を示す。このフィールドが「００」に設定されると、現在のフレームでＰＬＳ２に対して追加のパリティが使用されない。

ＰＬＳ２＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＭＯＤＥ：この２ビットフィールドは、次のフレームグループでＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。表１２は、このフィールドの値を定義する。

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、次のフレームグループの全てのフレームでのＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＲＥＳＥＲＶＥＤ：この３２ビットフィールドが未来の使用のために予約される。

ＣＲＣ＿３２：全体のＰＬＳ１シグナリングに適用される３２ビットエラー検出コード

図１４は、本発明の実施例に係るＰＬＳ２データを示す図である。

図１４は、ＰＬＳ２データのＰＬＳ２―ＳＴＡＴデータを示す。ＰＬＳ２―ＳＴＡＴデータは、フレームグループ内で同一であるが、ＰＬＳ２―ＤＹＮデータは現在のフレームに特定された情報を提供する。

ＰＬＳ２―ＳＴＡＴデータのフィールドの細部事項は次の通りである。

ＦＩＣ＿ＦＬＡＧ：この１ビットフィールドは、ＦＩＣが現在のフレームグループに使用されるか否かを示す。このフィールドが「１」に設定されると、ＦＩＣが現在のフレームで提供される。このフィールドが「０」に設定されると、ＦＩＣが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＡＵＸ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレームグループで補助ストリームが使用されるか否かを示す。このフィールドが「１」に設定されると、補助ストリームが現在のフレームで提供される。このフィールドが「０」に設定されると、補助ストリームが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＮＵＭ＿ＤＰ：この６ビットフィールドは、現在のフレームで伝達されるＤＰの数を示す。このフィールドの値は、１〜６４の範囲内にあり、ＤＰの数はＮＵＭ＿ＤＰ＋１である。

ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内でＤＰを固有に識別する。

ＤＰ＿ＴＹＰＥ：この３ビットフィールドはＤＰのタイプを示す。これは、以下の表１３によってシグナリングされる。

ＤＰ＿ＧＲＯＵＰ＿ＩＤ：この８ビットフィールドは、現在のＤＰが連関したＤＰグループを識別する。これは、受信機が特定サービスと連関したサービスコンポーネントのＤＰをアクセスするのに使用することができ、これらＤＰは同一のＤＰ＿ＧＲＯＵＰ＿ＩＤを有する。

ＢＡＳＥ＿ＤＰ＿ＩＤ：この６ビットフィールドは、管理層で使用されるサービスシグナリングデータ（ＰＳＩ／ＳＩ）を伝達するＤＰを示す。ＢＡＳＥ＿ＤＰ＿ＩＤで指示されたＤＰは、サービスシグナリングデータのみを伝達する専用ＤＰまたはサービスデータと共にサービスシグナリングデータを伝達する正常ＤＰであり得る。

ＤＰ＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、連関したＤＰによって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の表１４によってシグナリングされる。

ＤＰ＿ＣＯＤ：この４ビットフィールドは、連関したＤＰによって使用されるコードレートを示す。コードレートは、以下の表１５によってシグナリングされる。

ＤＰ＿ＭＯＤ：この４ビットフィールドは、連関したＤＰによって使用される変調を示す。変調は、以下の表１６によってシグナリングされる。

ＤＰ＿ＳＳＤ＿ＦＬＡＧ：この１ビットフィールドは、ＳＳＤモードが連関したＤＰで使用されるか否かを示す。このフィールドが値「１」に設定されると、ＳＳＤが使用される。このフィールドが値「０」に設定されると、ＳＳＤが使用されない。

ＰＨＹ＿ＰＲＯＦＩＬＥがアドバンスドプロファイルを示す「０１０」と同一である場合のみに次のフィールドが表れる。

ＤＰ＿ＭＩＭＯ：この３ビットフィールドは、連関したＤＰにいずれのタイプのＭＩＭＯエンコーディングプロセスが適用されるのかを示す。ＭＩＭＯエンコーディングプロセスのタイプは、表１７によってシグナリングされる。

ＤＰ＿ＴＩ＿ＴＹＰＥ：この１ビットフィールドは、時間インターリービングのタイプを示す。「０」の値は、一つのＴＩグループが一つのフレームに対応し、一つ以上のＴＩブロックを含むことを示す。「１」の値は、一つのＴＩグループが１より多いフレームで伝達され、一つのＴＩブロックのみを含むことを示す。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：２ビットフィールドの使用（許容される値が１、２、４、８である）は、次のようにＤＰ＿ＴＩ＿ＴＹＰＥフィールド内に設定された値によって決定される。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨが値「１」に設定されると、このフィールドは、ＰＩ、すなわち、各ＴＩグループがマッピングされるフレームの数を示し、ＴＩグループ当たりに一つのＴＩブロックがある（ＮＴＩ＝１）。２ビットフィールドを有する許容されたＰＩ値は、以下の表１８で定義される。

ＤＰ＿ＴＩ＿ＴＹＰＥが「０」に設定されると、このフィールドは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）を示し、フレーム当たりに一つのＴＩグループがある（ＰＩ＝１）。２ビットフィールドを有する許容されたＰＩ値は、以下の表１８で定義される。

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ：この２ビットフィールドは、連関したＤＰに対するフレームグループ内のフレーム区間（Ｉ_JUMP）を示し、許容される値は１、２、４、８である（対応する２ビットフィールドは、それぞれ「００」、「０１」、「１０」、「１１」である）。フレームグループの全てのフレームで表れないＤＰに対して、このフィールドの値は連続的なフレーム間の間隔と同一である。例えば、ＤＰがフレーム１、５、９、１３などで表れると、このフィールドは「４」に設定される。全てのフレームで表れるＤＰに対して、このフィールドは「１」に設定される。

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ：この１ビットフィールドは、時間インターリーバー５０５０の利用可能性を決定する。ＤＰに対して時間インターリービングが使用されない場合、これは「１」に設定される。時間インターリービングが使用される場合、これは「０」に設定される。

ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸ：この５ビットフィールドは、現在ＤＰが発生するスーパーフレームの第１のフレームのインデックスを示す。ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸの値は０〜３１の範囲内にある。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ：この１０ビットフィールドは、このＤＰに対するＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳの最大値を示す。このフィールドの値は、ＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳと同一の範囲を有する。

ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードデータのタイプを示す。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥは、以下の表１９によってシグナリングされる。

ＤＰ＿ＩＮＢＡＮＤ＿ＭＯＤＥ：この２ビットフィールドは、現在のＤＰがインバンドシグナリング情報を伝達するか否かを示す。インバンドシグナリングタイプは、以下の表２０によってシグナリングされる。

ＤＰ＿ＰＲＯＴＯＣＯＬ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードのプロトコルタイプを示す。入力ペイロードタイプが選択されると、以下の表２１によってシグナリングされる。

ＤＰ＿ＣＲＣ＿ＭＯＤＥ：この２ビットフィールドは、入力フォーマッティングブロックでＣＲＣエンコーディングが使用されるか否かを示す。ＣＲＣモードは、以下の表２２によってシグナリングされる。

ＤＮＰ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるヌル―パケット削除モードを示す。ＤＮＰ＿ＭＯＤＥは、以下の表２３によってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＤＮＰ＿ＭＯＤＥは値「００」に設定される。

ＩＳＳＹ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＩＳＳＹモードを示す。ＩＳＳＹ＿ＭＯＤＥは、以下の表２４によってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＩＳＳＹ＿ＭＯＤＥは値「００」に設定される。

ＨＣ＿ＭＯＤＥ＿ＴＳ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＴＳヘッダー圧縮モードを示す。ＨＣ＿ＭＯＤ＿ＴＳは、以下の表２５によってシグナリングされる。

ＨＣ＿ＭＯＤＥ＿ＩＰ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＩＰ（「０１」）に設定されるときのＩＰヘッダー圧縮モードを示す。ＨＣ＿ＭＯＤ＿ＩＰは、以下の表２６によってシグナリングされる。

ＰＩＤ：この１３ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定され、ＨＣ＿ＭＯＤＥ＿ＴＳが「０１」または「１０」に設定されるときのＴＳヘッダー圧縮のためのＰＩＤ番号を示す。

ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。

ＦＩＣ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。

ＦＩＣ＿ＶＥＲＳＩＯＮ：この８ビットフィールドは、ＦＩＣのバージョン番号を示す。

ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１３ビットフィールドは、ＦＩＣのバイト長さを示す。

ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。

ＡＵＸ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。

ＮＵＭ＿ＡＵＸ：この４ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。

ＡＵＸ＿ＣＯＮＦＩＧ＿ＲＦＵ：この８ビットフィールドは、未来の使用のために予約される。

ＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥ：この４ビットフィールドは、現在の補助ストリームのタイプを示すための未来の使用のために予約される。

ＵＸ＿ＰＲＩＶＡＴＥ＿ＣＯＮＦＩＧ：この２８ビットフィールドは、補助ストリームをシグナリングするための未来の使用のために予約される。

図１５は、本発明の他の実施例に係るＰＬＳ２データを示す図である。

図１５は、ＰＬＳ２データのＰＬＳ２―ＤＹＮデータを示す。ＰＬＳ２―ＤＹＮデータの値は、一つのフレームグループのデュレーションの間に変わり、フィールドのサイズは一定に維持される。

ＰＬＳ２―ＤＹＮデータのフィールドの細部事項は次の通りである。

ＦＲＡＭＥ＿ＩＮＤＥＸ：この５ビットフィールドは、スーパーフレーム内の現在のフレームのフレームインデックスを示す。スーパーフレームの第１のフレームのインデックスは「０」に設定される。

ＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナリングされる値によって指示される。このフィールドが値「００００」に設定されると、スケジューリングされた変化が予想されないことを意味し、値「１」は、次のスーパーフレームで変化があることを意味する。

ＦＩＣ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成（すなわち、ＦＩＣの内容）が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナリングされる値によって指示される。このフィールドが値「００００」に設定されると、スケジューリングされた変化が予想されないことを意味し、値「０００１」は、次のスーパーフレームで変化があることを意味する。

ＲＥＳＥＲＶＥＤ：この１６ビットフィールドは、未来の使用のために予約される。

ＮＵＭ＿ＤＰを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるＤＰと連関したパラメーターを示す。

ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内のＤＰを固有に指示する。

ＤＰ＿ＳＴＡＲＴ：この１５ビット（または１３ビット）フィールドは、ＤＰＵアドレッシング方式を用いて第１のＤＰの開始位置を示す。ＤＰ＿ＳＴＡＲＴフィールドは、以下の表２７に示したように、ＰＨＹプロファイル及びＦＦＴサイズによって異なる長さを有する。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ：この１０ビットフィールドは、現在のＤＰに対する現在のＴＩグループ内のＦＥＣブロックの数を示す。ＤＰ＿ＮＵＭ＿ＢＬＯＣＫの値は０〜１０２３の範囲内にある。

ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。

次のフィールドは、ＥＡＣと連関したＦＩＣパラメーターを示す。

ＥＡＣ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレーム内のＥＡＣの存在を示す。このビットは、プリアンブル内のＥＡＣ＿ＦＬＡＧと同一の値である。

ＥＡＳ＿ＷＡＫＥ＿ＵＰ＿ＶＥＲＳＩＯＮ＿ＮＵＭ：この８ビットフィールドは、ウェイクアップ指示のバージョン番号を示す。

ＥＡＣ＿ＦＬＡＧフィールドが「１」と同一である場合、次の１２ビットは、ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥフィールドに対して割り当てられる。ＥＡＣ＿ＦＬＡＧフィールドが「０」と同一である場合、次の１２ビットは、ＥＡＣ＿ＣＯＵＮＴＥＲに割り当てられる。

ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１２ビットフィールドは、ＥＡＣのバイト長さを示す。

ＥＡＣ＿ＣＯＵＮＴＥＲ：この１２ビットフィールドは、ＥＡＣが到逹するフレーム前のフレームの数を示す。

ＡＵＸ＿ＦＬＡＧフィールドが「１」と同一である場合にのみ次のフィールドが表れる。

ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＤＹＮ：この４８ビットフィールドは、補助ストリームをシグナリングするための未来使用のために予約される。このフィールドの意味は、構成可能なＰＬＳ２―ＳＴＡＴ内のＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥの値に依存する。

ＣＲＣ＿３２：全体のＰＬＳ２に適用される３２ビットエラー検出コード。

図１６は、本発明の実施例に係るフレームの論理構造を示す図である。

上述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルは、フレーム内のＯＦＤＭシンボルのアクティブキャリアにマッピングされる。ＰＬＳ１及びＰＬＳ２は、まず、一つ以上のＦＳＳにマッピングされる。その後、もしあれば、ＥＡＣセルがＰＬＳフィールドの直後にマッピングされ、その後、もしあれば、ＦＩＣセルがマッピングされる。もしあれば、ＤＰは、ＰＬＳまたはＥＡＣ、ＦＩＣの後にマッピングされる。まず、タイプ１ ＤＰが後に来た後、タイプ２ ＤＰが後に来る。ＤＰのタイプの細部事項については後で説明する。任意の場合、ＤＰは、ＥＡＳのための任意の特殊データまたはサービスシグナリングデータを伝達することができる。もしあれば、補助ストリームまたは各ストリームがＤＰの後に来た後、ダミーセルが後に来る。これら全てを上述した順序、すなわち、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーデータセルの順にマッピングすることは、フレーム内のセル容量を正確に充填する。

図１７は、本発明の実施例に係るＰＬＳマッピングを示す図である。

ＰＬＳセルは、ＦＳＳのアクティブキャリアにマッピングされる。ＰＬＳによって占有されたセルの数に依存して、一つ以上のシンボルがＦＳＳとして指定され、ＦＳＳの数（Ｎ_FSS）は、ＰＬＳ１内のＮＵＭ＿ＦＳＳによってシグナリングされる。ＦＳＳは、ＰＬＳセルを伝達する特殊シンボルである。ロバスト性及びレイテンシー（ｌａｔｅｎｃｙ）はＰＬＳの重要な問題であるので、ＦＳＳは、ＦＳＳ内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。

ＰＬＳセルは、図１７の例に示したように、トップ―ダウン（ｔｏｐ―ｄｏｗｎ）方式でＮ_FSS個のＦＳＳのアクティブキャリアにマッピングされる。ＰＬＳ１セルは、セルインデックスの増加順に第１のＦＳＳの第１のセルから先にマッピングされる。ＰＬＳ２セルは、ＰＬＳ１の最後のセルの直後にマッピングされ、第１のＦＳＳの最後のセルインデックスまでマッピングが下向きに継続される。要求されるＰＬＳセルの総数が一つのＦＳＳのアクティブキャリアの数を超えると、マッピングは、次のＦＳＳに進行し、第１のＦＳＳと正確に同一の方式で継続される。

ＰＬＳマッピングの完了後、ＤＰが次に伝達される。ＥＡＣ、ＦＩＣまたはＥＡＣ及びＦＩＣが現在のフレームに存在すると、これらはＰＬＳと「正常」ＤＰとの間に配置される。

図１８は、本発明の実施例に係るＥＡＣマッピングを示す図である。

ＥＡＣは、ＥＡＳメッセージを伝達する専用チャンネルであって、ＥＡＳに対するＤＰにリンクされる。ＥＡＳサポートは提供されるが、ＥＡＣ自体は全てのフレームに存在することもあり、存在しないこともある。もしあれば、ＥＡＣはＰＬＳ２セルの直後にマッピングされる。ＥＡＣは、ＰＬＳセル以外に、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルのうちいずれかの後に来ない。ＥＡＣセルをマッピングする手順はＰＬＳと正確に同一である。

ＥＡＣセルは、図１８に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマッピングされる。ＥＡＳメッセージサイズによって、ＥＡＣセルは、図１８に示したようにいくつかのシンボルを占有する。

ＥＡＣセルは、ＰＬＳ２の最後のセルの直後にマッピングされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＥＡＣの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは正常データシンボルであって、これは、ＦＳＳより多くのアクティブキャリアを有する。

ＥＡＣマッピングの完了後、もし存在すれば、ＦＩＣが次に伝達される。（ＰＬＳ２フィールドでシグナリングされることによって）ＦＩＣが送信されないと、ＤＰはＥＡＣの最後のセルの直後にマッピングされる。

図１９は、本発明の実施例に係るＦＩＣマッピングを示す図である。

（ａ）は、ＥＡＣがないＦＩＣの例示的なマッピングを示し、（ｂ）は、ＥＡＣがあるＦＩＣの例示的なマッピングを示す。

ＦＩＣは、高速サービス獲得及びチャンネルスキャニングを可能にする階層間（ｃｒｏｓｓ―ｌａｙｅｒ）情報に対する専用チャンネルである。この情報は、主に各ブロードキャスターのＤＰとサービスとの間の情報を結合するチャンネルを含む。高速スキャンのために、受信機は、ＦＩＣをデコーディングし、ブロードキャスターＩＤ、サービスの数及びＢＡＳＥ＿ＤＰ＿ＩＤなどの情報を得ることができる。高速サービス獲得のために、ＦＩＣに加えて、ベースＤＰがＢＡＳＥ＿ＤＰ＿ＩＤを用いてデコーディングされ得る。伝達される内容以外に、ベースＤＰは、正常ＤＰと正確に同一の方式でエンコーディングされ、フレームにマッピングされる。そのため、ベースＤＰに対して追加の説明が要求されない。ＦＩＣデータが生成されて管理層で消費される。ＦＩＣデータの内容は、管理層の説明書に記載した通りである。

ＦＩＣデータは選択的であり、ＦＩＣの使用は、ＰＬＳ２の静的部分内のＦＩＣ＿ＦＬＡＧパラメーターによってシグナリングされる。ＦＩＣが使用されると、ＦＩＣ＿ＦＬＡＧが「１」に設定され、ＦＩＣのためのシグナリングフィールドはＰＬＳ２の静的部分に定義される。このフィールドでは、ＦＩＣ＿ＶＥＲＳＩＯＮ及びＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥがシグナリングされる。ＦＩＣは、ＰＬＳ２と同一の変調、コーディング及び時間インターリービングパラメーターを用いる。ＦＩＣは、ＰＬＳ２＿ＭＯＤＥ及びＰＬＳ２＿ＦＥＣなどの同一のシグナリングパラメーターを共有する。もしあれば、ＦＩＣデータは、ＰＬＳ２または、もしあれば、ＥＡＣの直後にマッピングされる。ＦＩＣは、任意の正常ＤＰ、補助ストリームまたはダミーセルの後にマッピングされない。ＦＩＣセルをマッピングする方法はＥＡＣと正確に同一であり、これはＰＬＳと同一である。

ＰＬＳの後にＥＡＣがない場合、ＦＩＣセルは、（ａ）の例に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマッピングされる。ＦＩＣデータサイズによって、ＦＩＣセルは、（ｂ）に示したように、いくつかのシンボルにわたってマッピングされ得る。

ＦＩＣセルは、ＰＬＳ２の最後のセルの直後にマッピングされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＦＩＣセルの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは、ＦＳＳより多くのアクティブキャリアを有する正常データシンボルである。

ＥＡＳメッセージが現在のフレームで送信されると、ＥＡＣはＦＩＣに先行し、ＦＩＣセルは、（ｂ）に示したように、セルインデックスの増加順にＥＡＣの次のセルからマッピングされる。

ＦＩＣマッピングの完了後、一つ以上のＤＰがマッピングされ、その後、もしあれば、補助ストリーム及びダミーセルがマッピングされる。

図２０は、本発明の実施例に係るＤＰのタイプを示す図である。

図２０の（ａ）はタイプ１ ＤＰを示し、（ｂ）はタイプ２ ＤＰを示す。

先行チャンネル、すなわち、ＰＬＳ、ＥＡＣ及びＦＩＣがマッピングされた後、ＤＰのセルがマッピングされる。ＤＰは、マッピング方法によって２個のタイプのうち一つに分類される：

タイプ１ ＤＰ：ＤＰは、ＴＤＭによってマッピングされる。

タイプ２ ＤＰ：ＤＰは、ＦＤＭによってマッピングされる

ＤＰのタイプは、ＰＬＳ２の静的部分でＤＰ＿ＴＹＰＥフィールドによって指示される。図２０は、タイプ１ ＤＰ及びタイプ２ ＤＰのマッピング順序を示す。タイプ１ ＤＰは、まず、セルインデックスの増加順にマッピングされ、最後のセルインデックスに到逹した後、シンボルインデックスが１ずつ増加する。次のシルボル内で、ＤＰは、ｐ＝０からセルインデックスの増加順に継続してマッピングされる。一つのフレームで共にマッピングされた多数のＤＰで、タイプ１ ＤＰのそれぞれは、ＤＰのＴＤＭマルチプレキシングと類似する形に時間でグループ化される。

タイプ２ ＤＰは、まず、シンボルインデックスの増加順にマッピングされ、フレームの最後のＯＦＤＭシンボルに到逹した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１の利用可能なシンボルに後退し、そのシンボルインデックスから増加する。一つのフレームで多数のＤＰを共にマッピングした後、タイプ２ ＤＰのそれぞれは、ＤＰのＦＤＭマルチプレキシングと類似する形に周波数でグループ化される。

一つの制限が必要であれば、すなわち、タイプ１ ＤＰが常にタイプ２ ＤＰに先行すると、タイプ１ ＤＰ及びタイプ２ ＤＰはフレーム内で共存し得る。タイプ１及びタイプ２ ＤＰを伝達するＯＦＤＭセルの総数は、ＤＰの送信のために利用可能なＯＦＤＭセルの総数を超えることができない。

ここで、Ｄ_DP1は、タイプ１ ＤＰによって占有されるＯＦＤＭセルの数であり、Ｄ_DP2は、タイプ２ ＤＰによって占有されるＯＦＤＭセルの数である。ＰＬＳ、ＥＡＣ、ＦＩＣは、いずれもタイプ１ ＤＰと同一の方式でマッピングされるので、これらは全て「タイプ１マッピングルール」に従う。そのため、タイプ１マッピングは、常にタイプ２マッピングより先行する。

図２１は、本発明の実施例に係るＤＰマッピングを示す図である。

（ａ）は、タイプ１ ＤＰをマッピングするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）は、タイプ２ ＤＰをマッピングするためのＯＦＤＭセルのアドレッシングを示す。

タイプ１ ＤＰ（０、Ｄ_DP1―１）をマッピングするためのＯＦＤＭセルのアドレッシングは、タイプ１ ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ１ ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナリングするのに使用される。

ＥＡＣ及びＦＩＣなしで、アドレス０は、最後のＦＳＳ内のＰＬＳを伝達する最後のセルの直後のセルを称する。ＥＡＣが送信され、ＦＩＣがその該当フレームでない場合、アドレス０は、ＥＡＣを伝達する最後のセルの直後のセルを称する。ＦＩＣが該当フレームで送信されると、アドレス０は、ＦＩＣを伝達する最後のセルの直後のセルを称する。タイプ１ ＤＰに対するアドレス０は、（ａ）に示したように、２個の異なるケースを考慮して算出することができる。（ａ）に示した例において、ＰＬＳ、ＥＡＣ及びＦＩＣは全て送信されると仮定する。ＥＡＣ及びＦＩＣのうち一つまたは二つとも省略される場合への拡張は容易である。（ａ）の左側に示したように、ＦＩＣまでの全てのセルをマッピングした後、ＦＳＳ内に残りのセルが残っている。

タイプ２ ＤＰ（０、…、Ｄ_DP2―１）をマッピングするＯＦＤＭセルのアドレッシングは、タイプ２ ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ２ ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナリングするのに使用される。

（ｂ）に示したように、３個の少し異なるケースが可能である。（ｂ）の左側上に示した第１のケースでは、最後のＦＳＳ内のセルはタイプ２ ＤＰマッピングに用いられる。中間に示した第２のケースでは、ＦＩＣが正常シンボルのセルを占めるが、そのシンボル上のＦＩＣセルの数はＣ_FSSより小さい。（ｂ）の右側に示した第３のケースは、そのシンボル上にマッピングされたＦＩＣセルの数がＣ_FSSを超えることを除いては第２のケースと同一である。

ＰＬＳ、ＥＡＣ及びＦＩＣは、タイプ１ ＤＰと同一の「タイプ１マッピング規則」に従うので、タイプ１ ＤＰがタイプ２ ＤＰに先行する場合への拡張は簡単である。

データパイプ単位（ＤＰＵ）は、データセルをフレーム内のＤＰに割り当てる基本単位である。

ＤＰＵは、フレーム内にＤＰを位置させるシグナリング単位として定義される。セルマッパー７０１０は、ＤＰのそれぞれに対するＴＩによって生成されたセルをマッピングすることができる。時間インターリーバー５０５０は、一連のＴＩブロックを出力し、それぞれのＴＩブロックは、セルのセットで構成される可変数（ｖａｒｉａｂｌｅ ｎｕｍｂｅｒ）のＸＦＥＣＢＬＯＣＫを含む。ＸＦＥＣＢＬＯＣＫ内のセルの数（Ｎ_cells）は、ＦＥＣＢＬＯＣＫサイズ（Ｎ_ldpc）及び星状シンボル当たりの送信ビット数に依存する。ＤＰＵは、与えられたＰＨＹプロファイルでサポートされるＸＦＥＣＢＬＯＣＫ内のセルの数の全ての可能な値の最も大きい共通除数（ｄｉｖｉｓｏｒ）（Ｎ_cells）として定義される。セル内のＤＰＵの長さはＬ_DPUとして定義される。各ＰＨＹプロファイルがＦＥＣＢＬＯＣＫサイズ及び星状シンボル当たりに異なる数の異なる組み合わせをサポートするので、Ｌ_DPUはＰＨＹプロファイルに基づいて定義される。

図２２は、本発明の実施例に係るＦＥＣ構造を示す図である。

図２２は、ビットインターリービング前の本発明の実施例に係るＦＥＣ構造を示す。上述したように、データＦＥＣエンコーダーは、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手順を生成することができる。図示したＦＥＣ構造はＦＥＣＢＬＯＣＫに対応する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造は、ＬＤＰＣコードワードの長さに対応する同一の値を有する。

図２２に示したように、ＢＣＨエンコーディングはそれぞれのＢＢＦ（Ｋ_bchビット）に適用され、ＬＤＰＣエンコーディングはＢＣＨエンコーディングＢＢＦ（Ｋ_ldpcビット＝Ｎ_bchビット）に適用される。

Ｎ_ldpcの値は、６４８００ビット（長いＦＥＣＢＬＯＣＫ）または１６２００ビット（短いＦＥＣＢＬＯＣＫ）である。

以下の表２８及び表２９は、それぞれ長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するＦＥＣエンコーディングパラメーターを示す。

ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの動作の細部事項は次の通りである。

１２エラー訂正ＢＣＨコードは、ＢＢＦのアウターエンコーディングに使用される。短いＦＥＣＢＬＯＣＫ及び長いＦＥＣＢＬＯＣＫに対するＢＣＨ生成器多項式は、全ての多項式を共に掛けることによって得られる。

ＬＤＰＣコードは、アウターＢＣＨエンコーディングの出力をエンコーディングするのに使用される。完成したＢ_ldpc（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐ_ldpc（パリティビット）は各Ｉ_ldpc（ＢＣＨエンコーディングＢＢＦ）から体系的にエンコーディングされ、Ｉ_ldpcに添付される。完成したＢ_ldpc（ＦＥＣＢＬＯＣＫ）は次の数式３で表現される。

長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するパラメーターは、それぞれ前記表２８及び表２９に与えられる。

長いＦＥＣＢＬＯＣＫに対するＮ_ldpc−Ｋ_ldpcを算出する細部手順は次の通りである。

１）パリティビット初期化

２）パリティチェックマトリックス（ｐａｒｉｔｙ ｃｈｅｃｋ ｍａｔｒｉｘ）のアドレスの第１の行に特定されたパリティビットアドレスで第１の情報ビット（ｉ０）を累算する。パリティチェックマトリックスのアドレスの細部事項については後で説明する。例えば、レート１３／１５に対して、

３）次の３５９個の情報ビット（ｉ_s）（ｓ＝１、２、…、３５９）が次の数式を用いてパリティビットで累算される。

ここで、ｘは、第１のビット（ｉ０）に対応するパリティビット累算器のアドレスを示し、Ｑ_ldpcは、パリティチェックマトリックスのアドレスで特定されたコードレート従属定数である。継続して、例えば、レート１３／１５に対してＱ_ldpc＝２４であって、よって、情報ビット（ｉ₁）に対して次の動作が行われる。

４）３６１番目の情報ビット（ｉ₃₆₀）に対して、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第２の行に与えられる。類似する方式で、次の３５８個の情報ビット（ｉ_s）（ｓ＝３６１、３６２、…、７１９）に対するパリティビット累算器のアドレスは数式６を用いて得られ、ここで、ｘは、情報ビット（ｉ₃₆₀）に対応するパリティビット累算器のアドレス、パリティチェックマトリックスのアドレスの第２の行内のエントリーを示す。

５）類似する方式で、３６０個の新たな情報ビットの全てのグループに対して、パリティチェックマトリックスのアドレスからの新たな行がパリティビット累算器のアドレスを探すのに使用される。

情報ビットが全部消尽した後、最終パリティが次のように得られる。

６）ｉ＝１で開始する次の動作を順次行う。

ここで、ｐｉ（ｉ＝０、１、…、Ｎ_dpc−Ｋ_ldpc−１）の最終内容は、パリティビット（ｐ_i）と同一である。

短いＦＥＣＢＬＯＣＫに対するこのＬＤＰＣエンコーディング手順は、表３０及び表３１に取り替え、長いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスを短いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスに取り替えることを除いては、長いＦＥＣＢＬＯＣＫに対するｔ ＬＤＰＣエンコーディング手順に従う。

図２３は、本発明の実施例に係るビットインターリービングを示す図である。

ＬＤＰＣエンコーダーの出力はビットインターリービングされ、これは、パリティインターリービング、その後のＱＣＢ（ｑｕａｓｉ―ｃｙｃｌｉｃ ｂｌｏｃｋ）インターリービング及び内部グループインターリービングで構成される。

（ａ）は、ＱＣＢインターリービングを示し、（ｂ）は、内部グループインターリービングを示す。

ＦＥＣＢＬＯＣＫはパリティインターリービングされ得る。パリティインターリービングの出力で、ＬＤＰＣコードワードは、長いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロック及び短いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロックで構成される。長いまたは短いＦＥＣＢＬＯＣＫ内のそれぞれのＱＣブロックは３６０ビットで構成される。パリティインターリービングされたＬＤＰＣコードワードは、ＱＣＢインターリービングによってインターリービングされる。ＱＣＢインターリービングの単位はＱＣブロックである。パリティインターリービングの出力でのＱＣブロックは、図２３に示したように、ＱＣＢインターリービングによってパーミュテーション（ｐｅｒｍｕｔａｔｉｏｎ）され、ここで、ＦＥＣＢＬＯＣＫ長さによってＮ_cells＝６４８０／ηｍｏｄまたは１６２００／ηｍｏｄである。ＱＣＢインターリービングパターンは、変調タイプ及びＬＤＰＣコードレートの各組み合わせに固有である。

ＱＣＢインターリービング後、内部グループインターリービングは、以下の表３２に定義された変調タイプ及び順序（ηｍｏｄ）に従って行われる。また、一つの内部グループに対するＱＣブロックの数（Ｎ_{QCB_IG}）が定義される。

内部グループインターリービングプロセスは、ＱＣＢインターリービング出力のＮ_QCB-IG個のＱＣブロックで行われる。内部グループインターリービングは、３６０個の列とＮＱＣＢ＿ＩＧ個の行を用いて内部グループのビットを記入及び判読するプロセスを有する。記入動作において、ＱＣＢインターリービング出力からのビットが行方向に記入される。判読動作は列方向に行われ、各行からｍ個のビットを判読し、ここで、ｍは、ＮＵＣに対して１と同一であり、ＮＣＱに対して２と同一である。

図２４は、本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。

（ａ）は、８及び１２ｂｐｃｕ ＭＩＭＯに対するセル―ワードデマルチプレキシングを示し、（ｂ）は、１０ｂｐｃｕ ＭＩＭＯに対するセル―ワードデマルチプレキシングを示す。

ＭＩＭＯエンコーディングのための異なるタイプのＮＵＱを用いた１０ｂｐｃｕ ＭＩＭＯケースに対して、ＮＵＱ―１０２４に対するビットインターリーバーが再使用される。（ｂ）に示したように、

図２５は、本発明の実施例に係る時間インターリービングを示す図である。

（ａ）〜（ｃ）は、ＴＩモードの例を示す。

時間インターリーバーはＤＰレベルで動作する。時間インターリービング（ＴＩ）のパラメーターは、各ＤＰに対して異なる形に設定することができる。

ＰｌＳ２―ＳＴＡＴデータの一部で表れる次のパラメーターはＴＩを構成する：

ＤＰ＿ＴＩ＿ＴＹＰＥ（許容値：０または１）：ＴＩモードを示す；「０」は、ＴＩグループ当たりに多数のＴＩブロック（１より多いＴＩブロック）を有するモードを示す。この場合、一つのＴＩグループは一つのフレームに直接マッピングされる（インターフレームインターリービングではない）。「１」は、ＴＩグループ当たり一つのみのＴＩブロックを有するモードを示す。この場合、ＴＩブロックは、１より多いフレームに拡散され得る（インターフレームインターリービング）。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：ＤＩ＿ＴＩ＿ＴＹＰＥ＝「０」である場合、このパラメーターは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）である。ＤＰ＿ＴＩ＿ＴＹＰＥ＝「１」に対して、このパラメーターは、一つのＴＩグループから拡散されたフレームの数（ＰＩ）である。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ（許容値：０〜１０２３）：ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの最大数を示す。

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ（許容値：１、２、４、８）：与えられたＰＨＹプロファイルの同一のＤＰを伝達する２個の連続的なフレーム間のフレームの数（ＩＪＵＭＰ）を示す。

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ（許容値：０または１）：時間インターリービングがＤＰに使用されない場合、このパラメーターは「１」に設定される。時間インターリービングが使用される場合、「０」に設定される。

さらに、ＰＬＳ２―ＤＹＮデータからのパラメーター（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ）は、ＤＰの一つのＴＩグループによって伝達されたＸＦＥＣＢＬＯＣＫの数を示すのに使用される。

時間インターリービングがＤＰに使用されない場合、次のＴＩグループ、時間インターリービング動作及びＴＩモードは考慮されない。しかし、スケジューラーからの動的構成情報に対する補償ブロックは依然として必要である。各ＤＰにおいて、ＳＳＤ／ＭＩＭＯエンコーディングから受信されたＸＦＥＣＢＬＯＣＫはＴＩグループにグルーピングされる。すなわち、それぞれのＴＩグループは、整数の（ａｎ ｉｎｔｅｇｅｒ ｎｕｍｂｅｒ ｏｆ）ＸＦＥＣＢＬＯＣＫのセットであり、動的に変化可能な数のＸＦＥＣＢＬＯＣＫを含む。インデックスのＴＩグループ内のＸＦＥＣＢＬＯＣＫの数（ｎ）は_{NxBLOCK_Group_}（ｎ）で表示され、ＰＬＳ２―ＤＹＮデータのＤＰ＿ＮＵＭ＿ＢＬＯＣＫとしてシグナリングされる。_{NxBLOCK_Group_}（ｎ）は、０の最小値から最も大きい値が１０２３である最大値（Ｎ_{xBLOCK_Group_MAX}）（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸに対応）まで変わり得る。

各ＴＩグループは、一つのフレームに直接マッピングされたり、ＰＩフレームにわたって拡散される。また、それぞれのＴＩグループは、１より多いＴＩブロック（ＮＴＩ）に分離され、それぞれのＴＩブロックは、時間インターリーバーメモリの一つの用途に対応する。ＴＩグループ内のＴＩブロックは、少し異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。ＴＩグループが多数のＴＩブロックに分離されると、一つのフレームのみに直接マッピングされる。以下の表３３に示したように（時間インターリービングをスキップする追加のオプションを除いて）、時間インターリービングのための３個のオプションが存在する。

各ＤＰにおいて、ＴＩメモリは、入力ＸＦＥＣＢＬＯＣＫ（ＳＳＤ／ＭＩＭＯエンコーディングブロックからの出力ＸＦＥＣＢＬＯＣＫ）を保存する。入力ＸＦＥＣＢＬＯＣＫは、

として定義され、

ここで、ｄ_n,s,r,qは、ｎ番目のＴＩグループのｓ番目のＴＩブロック内のｒ番目のＸＦＥＣＢＬＯＣＫのｑ番目のセルであって、次のようにＳＳＤ及びＭＩＭＯエンコーディングの出力を示す。

また、時間インターリーバーからの出力ＸＦＥＣＢＬＯＣＫは、次のように定義されると仮定する。

一般に、時間インターリーバーは、フレームビルディングプロセス前にＤＰデータのためのバッファとして動作する。これは、それぞれのＤＰに対する２個のメモリバンクによって達成される。第１のＴＩブロックは第１のバンクに記入される。第１のバンクが判読される間、第２のＴＩブロックが第２のバンクに記入される。

ＴＩは、ツイスト行―列ブロックインターリーバーである。ｎ番目のＴＩグループのｓ番目のＴＩブロックに対して、ＴＩメモリの行（Ｎ_r）の数はセルの数（Ｎ_cell）と同一である。すなわち、Ｎ_r＝Ｎ_cellであるが、列の数（Ｎ_c）は数（Ｎ_{xBLOCK_TI}（ｎ，ｓ））と同一である。

図２６は、ＱＣ―ＩＲＡ（ｑｕａｓｉ―ｃｙｃｌｉｃ ｉｒｒｅｇｕｌａｒ ｒｅｐｅａｔ ａｃｃｕｍｕｌａｔｅ）ＬＤＰＣコードのパリティチェックマトリックスを示した図である。

上述したＬＤＰＣエンコーダーは、パリティチェックマトリックスを使用してＬＤＰＣエンコーディングブロックのパリティをエンコーディングすることができる。

本発明のパリティチェックマトリックスは、ＱＣ―ＩＲＡ（ｑｕａｓｉ―ｃｙｃｌｉｃ ｉｒｒｅｇｕｌａｒ ｒｅｐｅａｔ ａｃｃｕｍｕｌａｔｅ）ＬＤＰＣコードのパリティチェックマトリックスであって、Ｈマトリックスと呼ばれる擬似巡回マトリックス（ｑｕａｓｉ―ｃｙｃｌｉｃ ｍａｔｒｉｘ）の構造を有することができ、Ｈｑｃと表示することができる。

（ａ）は、本発明の一実施例に係るパリティチェックマトリックスを示す。（ａ）に示したように、本発明のパリティチェックマトリックスは、横Ｑｘ（Ｋ＋Ｍ）、縦ＱｘＭサイズのマトリックスであって、情報部分（ｉｎｆｏｒｍａｔｉｏｎ ｐａｒｔ）及びパリティ部分（ｐａｒｉｔｙ ｐａｒｔ）を含むことができる。情報部分は、横ＱｘＫ、縦ＱｘＭサイズのマトリックスを含み、パリティ部分は、横ＱｘＭ、縦ＱｘＭサイズのマトリックスを含むことができる。この場合、ＬＤＰＣコードレートはＫ／（Ｋ＋Ｍ）値に該当する。

本発明の一実施例に係るパリティチェックマトリックスは、ランダムに分布した１と０を含むことができ、１をエッジ（ｅｄｇｅ）と称することができる。また、パリティチェックマトリックスの１の位置、すなわち、各エッジの位置は、横Ｑ、縦Ｑサイズのサブマトリックス単位ごとに、循環移動（ｃｉｒｃｕｌａｎｔ ｓｈｉｆｔ）したアイデンティティマトリックス（ｉｄｅｎｔｉｔｙ ｍａｔｒｉｘ）の形態で表現することができる。すなわち、サブマトリックスは、１と０のみを含むＱｘＱサイズの循環移動したアイデンティティマトリックスとして表現することができる。具体的に、本発明のサブマトリックスは、循環移動回数によって１の位置が異なる

などのＩ_xとして表現されることを一実施例とすることができる。
また、本発明の一実施例に係るサブマトリックスの個数は（Ｋ＋Ｍ）＊Ｍ個になり得る。

（ｂ）は、サブマトリックスを表現する循環移動したアイデンティティマトリックスＩ_xの実施例を示す。

Ｉｘの下付き文字ｘに該当する数字は、循環移動したアイデンティティマトリックスの各列が左側に循環移動した回数を示す。したがって、Ｉ₁は左側に１回、Ｉ₂は左側に２回循環移動したアイデンティティマトリックスであることを意味する。また、列の総個数であるＱだけ循環移動したアイデンティティマトリックスであるＩＱは、巡回（ｃｉｒｃｕｌａｎｔ）特性によってＩ₀と同一のマトリックスになり得る。

Ｉ₀₊₂は、該当サブマトリックスが、２個の循環移動したアイデンティティマトリックスが重畳したマトリックスであることを意味する。この場合、該当サブマトリックスは、０回循環移動したアイデンティティマトリックスと２回循環移動したアイデンティティマトリックスとが重畳したサブマトリックスである。

Ｉ₁と同一であるが、サブマトリックスの最後の列にあるエッジ、すなわち、１が除去された循環移動したアイデンティティマトリックスを意味する。

また、ＱＣ―ＩＲＡ ＬＤＰＣコードのパリティチェックマトリックスのパリティ部分は、

の各サブマトリックスのみを含むことができ、Ｉ₀の各サブマトリックスの位置は固定され得る。（ａ）に示したように、Ｉ₀サブマトリックスは、パリティ部分の対角線方向に階段形態に分布され得る。

パリティチェックマトリックスのエッジは、該当の行（ｃｈｅｃｋｓｕｍ ｎｏｄｅ）と列（ｖａｒｉａｂｌｅ ｎｏｄｅ）が物理的に連結されたことを意味する。この場合、各列（ｖａｒｉａｂｌｅ ｎｏｄｅ）に含まれた１の個数を次数（ｄｅｇｒｅｅ）と表現することができ、列ごとに同一または異なる次数を有することができる。したがって、このような各エッジをサブマトリックス単位で束ねて表記するＩｘの数量、位置及びｘ値は、ＱＣ―ＩＲＡ ＬＤＰＣエンコーディング性能を決定する重要な要因であり、各コードレートごとに固有な値を決定することができる。

また、（ｃ）は、本発明の一実施例に係るパリティチェックマトリックスのベースマトリックスを示す。ベースマトリックスは、各サブマトリックスを表現するＩ_xのｘ値を無視し、Ｉ_xの数量と位置のみを特定数字として表示したマトリックスである。（ｃ）に示したように、ベースマトリックスは、横（Ｋ＋Ｍ）、縦Ｍサイズを有し、Ｈｂａｓｅとして表示することができる。また、該当サブマトリックスを表現するＩ_xが重畳したマトリックスでない場合、該当サブマトリックスの位置は１として表示することができる。サブマトリックスがＩ０＋２として表現された場合、該当サブマトリックスは２個の循環移動したアイデンティティマトリックスが重畳したマトリックスであるので、１個の循環移動したアイデンティティマトリックスとして表現されるサブマトリックスと区別する必要がある。この場合、該当サブマトリックスの位置は、循環移動したアイデンティティマトリックスが重畳した個数である２として表示することができる。同一の方法でＮ個の循環移動したアイデンティティマトリックスが重畳したサブマトリックスの場合、該当サブマトリックスの位置はＮとして表示することができる。

図２７は、本発明の一実施例に係るＱＣ―ＩＲＡ（ｑｕａｓｉ―ｃｙｃｌｉｃ ｉｒｒｅｇｕｌａｒ ｒｅｐｅａｔ ａｃｃｕｍｕｌａｔｅ）ＬＤＰＣコードのエンコーディング過程を示した図である。

ＱＣ―ＩＲＡ（ｑｕａｓｉ―ｃｙｃｌｉｃ ｉｒｒｅｇｕｌａｒ ｒｅｐｅａｔ ａｃｃｕｍｕｌａｔｅ）ＬＤＰＣコードのエンコーディングは、既存のシーケンシャルエンコーディングとは異なり、サブマトリックス単位でエンコーディングを行えるので、演算の複雑性が減少するという効果をもたらし得る。

（ａ）は、本発明の一実施例に係るＱＣ―ＩＲＡパリティチェックマトリックスをＱＣ形式（ｆｏｒｍ）で整列した結果を示す。上述したＱＣ―ＩＲＡパリティチェックマトリックスは、ＱＣ形式で整列すると、６個の領域（Ａ、Ｂ、Ｃ、Ｄ、Ｅ及びＴ）に分けることができる。ＱｘＫ長さの情報ベクトル（ｉｎｆｏｒｍａｔｉｏｎ ｖｅｃｔｏｒ）ｓ、Ｑ長さのパリティベクトル（ｐａｒｉｔｙ ｖｅｃｔｏｒ）ｐ１及びＱｘ（Ｍ−１）長さのパリティベクトルｐ２を用いると、コードワード（ｃｏｄｅｗｏｒｄ）ｘは、ｘ＝｛ｓ，ｐ１，ｐ２｝として表現することができる。

リチャードソン（Ｒｉｃｈａｒｄｓｏｎ）の効率的なエンコーディング数式（ｅｆｆｉｃｉｅｎｔ ｅｎｃｏｄｉｎｇ ｍａｔｈ ｆｉｇｕｒｅ）を用いると、ＱＣ形式で整列されたパリティチェックマトリックスから直ぐｐ１、ｐ２を求め、コードワードｘを得ることができる。リチャードソンの効率的なエンコーディング数式は次の通りである。

（ｂ）は、上述した数式によって導出したφ及びφ^-1マトリックスを示す。

（ｂ）に示したように、φ^-1は、前記のように、左下三角（サブ）マトリックス（ｌｅｆｔ ｌｏｗ ｔｒｉａｎｇｕｌａｒ （ｓｕｂ）ｍａｔｒｉｘ）として表すことができる。その後、 φ^-1と情報ベクトルｓを上述した数式によって演算すると、パリティベクトルｐ１を導出することができる。その後、ｓとｐ１を上述した数式によって演算すると、パリティベクトルｐ２を得ることができる。ＱＣ―ＩＲＡパリティチェックマトリックスをリチャードソンの効率的なエンコーディング数式に従ってエンコーディングすると、ＱｘＱサブマトリックスの特性上、最小Ｑ個のパリティノードに対して同時にパラレル（ｐａｒａｌｌｅｌ）に演算することができる。

図２８〜図３１は、本発明の一実施例に係るＱＣ―ＩＲＡ ＬＤＰＣコードのシーケンシャルエンコーディング（ｓｅｑｕｅｎｔｉａｌ ｅｎｃｏｄｉｎｇ）過程を示した図である。これは、上述したＬＤＰＣエンコーディング過程に対応し得る。

図２８は、本発明の一実施例に係るパリティチェックマトリックスのパーミュテーション過程を示した図である。

（ａ）は、ＱＣ形式で整列されたＱＣ―ＩＲＡ ＬＤＰＣのパリティチェックマトリックスＨ₁を示す。この場合、図面に示したように、Ｈ₁マトリックスのパリティ部分は、階段形態で分布された各サブマトリックスを含むことができる。これは、上述したＱＣ―ＩＲＡ ＬＤＰＣのパリティチェックマトリックスと同一である。本発明では、シーケンシャルエンコーディングを容易に行うために、Ｈ₁マトリックスの行及び列を移動させ、Ｈ₂マトリックスに変形することを一実施例とすることができる。

（ｂ）は、変形したマトリックスＨ₂を示す。図面に示したように、Ｈ₂マトリックスのパリティ部分は、デュアルダイアゴナル（ｄｕａｌ ｄｉａｇｏｎａｌ）マトリックスを含むことができる。この場合、適用される行及び列パーミュテーション数式は次の通りである。

上述したパーミュテーション数式によると、Ｈ₁マトリックスのｒｘ番目の行は、Ｈ₂マトリックスのｒｙ番目の行に移動することができ、Ｈ₁マトリックスのｃｘ番目の列はＨ₂マトリックスのｃｙ番目の列に移動することができる。この場合、列置換（ｃｏｌｕｍｎ ｐｅｒｍｕｔａｔｉｏｎ）は、パリティ演算区間（ＱＫ≦ｃｘ≦Ｑ（Ｋ＋Ｍ）−１）に対してのみ適用することができ、パーミュテーションが適用されるとしてもＬＤＰＣコードの特性を維持することができる。

図２９は、本発明の一実施例に係るパリティチェックマトリックスの住所を示したテーブルである。

図面に示したテーブルは、コードワード長さが１６２００、コードレートが７／１５であるパリティチェックマトリックス（Ｐａｒｉｔｙ ｃｈｅｃｋ ｍａｔｒｉｘまたはＨマトリックス）を表現するテーブルである。図面に示したテーブルは、パリティチェックマトリックス内の１の住所を示すことができる。これをパリティチェックマトリックスの住所と称することができる。

テーブルの（ａ）は、Ｈマトリックスまたはコードワードの長さをサブマトリックスの長さで割った場合に発生するブロックを指示するｉを示す。本発明の一実施例に係るサブマトリックスは、３６０ｘ３６０のサイズを有するマトリックスであり、コードワードの長さは１６２００であるので、ブロックの個数は１６２００を３６０で割った４５になり得る。また、各ブロックは、０から順次増加する数字として表現することができる。したがって、ｉは、０から４４までの値を有することができる。また、ｉは、該当ブロックに含まれた１番目の列に対応する情報ビット（ｉｎｆｏｒｍａｔｉｏｎ ｂｉｔ）を指示することができる。

テーブルの（ｂ）は、各ブロック内の１番目の列に含まれた１（またはエッジ）の位置（または住所）を示す。

Ｈマトリックスは、Ｈマトリックスの全体の行と列値を用いたＨ（ｒ，ｃ）として表現することができる。次の数式１１は、Ｈ（ｒ，ｃ）を導出するための数式である。

数式のｘ（ｉ，ｊ）は、図面に示したテーブルのｉ番目のラインのｊ番目の値を意味する。具体的に、ｘ（０，０）＝１、ｘ（０，１）＝１５８、ｘ（１，０）＝１になり得る。これは、Ｈマトリックス内のｉ番目のライン内の１が位置する行の位置と同一である。この場合、ｒとｃの最大値はそれぞれ９７１９、１６１９９になり得る。

ＬＤＰＣコードの性能は、パリティチェックマトリックスの各ノードの次数分布、パリティチェックマトリックスの各「１」あるいはエッジの位置によるガース（ｇｉｒｔｈ）、サイクル特性、チェックノードと可変ノード（ｖａｒｉａｂｌｅ ｎｏｄｅ）との連結関係などによって変わり得る。図面に示したＨマトリックスは、コードワード＝１６２００、Ｑ＝３６０、コードレート＝６／１５である場合のノードの次数分布を最適化し、最適化された次数分布、Ｑ、コードレートなどの条件下で「１」あるいはエッジの位置を最適化したものである。

図面に示したテーブルによって構成されたＨマトリックスは、上述したＱＣ―ＩＲＡ ＬＤＰＣ構造を有する。また、数式を通じて導出されたＨ（ｒ，ｃ）を用いてＨ_qcを得ることができ、Ｈ_qcからベースマトリックスＨ_baseを導出することができる。

また、本発明の一実施例に係るＨマトリックスは、図面に示したテーブルの各ｘ（ｉ）の長さ（あるいは該当する可変ノードの次数）などの次数分布を有する他の形態のＨマトリックスを含むことができる。また、該当のＨマトリックスを用いて送信機でエンコーディングを行う場合、上述したＱＣ―ＩＲＡ ＬＤＰＣ方法のための効率的なエンコーディングを使用することができる。

したがって、提案されたＨマトリックスを用いると、送信側では、エンコーディング性能が良いと共に複雑度が低く、収率（Ｔｈｒｏｕｇｈｐｕｔ）が高いエンコーダーの具現が可能であり、受信側では、Ｑを用いてパラレルデコーディング（ｐａｒａｌｌｅｌ ｄｅｃｏｄｉｎｇ）が３６０レベルまで可能であり、収率が高い受信機を効果的に設計することができる。

次の表３４は、次数分布を示す。

すなわち、図面に示したように、ｉが０〜３である場合、すなわち、０番目のブロック〜３番目のブロック内の１の個数は２４として同一である。したがって、可変ノード次数（Ｖａｒｉａｂｌｅ ｎｏｄｅ ｄｅｇｒｅｅ）が２４である場合、同一の次数を有するブロックの個数は４として表示される。同一の方法でｉが２１〜４４である場合、すなわち、２１番目のブロック〜４４番目のブロック内の１の個数は２として同一である。したがって、可変ノード次数が２である場合、同一の次数を有するブロックの個数は２４として表示される。上述したように、Ｈマトリックスのパリティ部分は対角線方向の階段式で分布されたＩ₀として表現される各サブマトリックスのみを含むので、可変ノード次数は常に２になる。したがって、可変ノード次数値が２である各ブロックは、パリティ部分に該当する各ブロックであることが分かる。また、各可変ノード次数に該当する実際の可変ノードの個数は、表に示したブロックの個数にサブマトリックスのＱ値を掛けて獲得することができる。

図３０は、本発明の他の実施例に係るパリティチェックマトリックスの住所を示したテーブルである。

図面に示したテーブルは、上述したＨ₁マトリックスが変換されたＨ₂マトリックスを示したテーブルである。

シーケンシャルエンコーディングでは、パリティ演算区間で使用されるエッジは一般に数式で表現されるので、テーブルでは省略可能である。すなわち、パリティ部分に該当する次数２値を有する２７個のブロックはテーブルで表現されない。

上述したように、マトリックスが変換されるとしても性質はそのまま維持されるので、ノード次数特性、サイクル、ガース、チェックノードと可変ノードとの間の連結関係などは全て同一に維持される。したがって、同一のエンコーディング性能を獲得することができ、本テーブルによるＨ₂マトリックスを用いてシーケンシャルエンコーディングを行うことができる。

図３１は、本発明の一実施例に係るＱＣ―ＩＲＡ ＬＤＰＣコードをシーケンシャルエンコーディングする方法を示した図である。

上述したパーミュテーション過程を通じてパリティチェックマトリックスがＨ₂マトリックスの形態に変形すると、シーケンシャルエンコーディングは、コードワードの情報ビットを用いた各パリティチェックサム（ｐａｒｉｔｙ ｃｈｅｃｋｓｕｍ）のアップデート過程と各パリティチェックサム間のチェックサムアップデート（ｃｈｅｃｋｓｕｍ ｕｐｄａｔｅ）過程を通じて行うことができる。

図面に示したように、コードワードは、ＱＫ個の情報ビットとＱＭ個のパリティチェックサムで表現することができる。情報ビットは、該当位置によってｉ_zとして表現することができ、パリティチェックサムはｐｓとして表現することができる。

情報ビットを通じた各パリティチェックサムのアップデート過程は、次の数式１２で表現することができる。

ここで、ｉ_zは、ｚ番目の情報ビットを意味し、ｐ_wは、ｉ_zを用いてアップデートされなければならないパリティチェックサムを意味する。数式において、（１）は、ｗ番目の行に該当するパリティチェックサムがｚ番目の情報ｉ_zとＸＯＲ演算を通じてアップデートされることを意味する。数式において、（２）は、上述したＨ₂マトリックスを示したテーブルを用いてｗの位置を計算する数式である。このとき、ｖは、Ｈ₂マトリックスを示したテーブル上で表示された各行に該当する数字を意味する。上述したように、Ｈ₂マトリックスを示したテーブル上の行は、Ｈマトリックスまたはコードワードの長さをサブマトリックスの長さで割った場合に発生するブロックの位置に該当する。よって、図面に示した情報処理区間（Ｉｎｆｏｒｍａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｐｅｒｉｏｄ）をサブマトリックスの長さであるＱで割った後、Ｑ番目に該当するｉ_zに対応する行別の数字を読む。情報処理区間の各情報ビットを用いてチェックサムアップデート過程が完了すると、パリティ処理区間のチェックサムアップデート過程を進行することができる。パリティ処理区間のチェックサムアップデート過程は、次の数式１３で表現することができる。

Ｓが０である場合、パリティチェックサムはそのままパリティｐ₀値になり、ｐ₁からｐ_QM-1までの各パリティ値は、順次的に直前のパリティ値とのＸＯＲ演算を通じて導出することができる。

図３２は、本発明の一実施例に係るＬＤＰＣデコーダーを示した図である。

本発明の一実施例に係るＬＤＰＣデコーダー７００は、可変ノードアップデートブロック７１０、チェックノードアップデートブロック７２０、バレルシフト（ｂａｒｒｅｌ ｓｈｉｆｔ）ブロック７３０及びチェックサムブロック７４０を含むことができる。以下、各ブロックを説明する。

可変ノードブロック７１０は、ＬＤＰＣデコーダーの入力とチェックノードブロックからのエッジを通じて伝達されるメッセージを用いてＨマトリックスの各可変ノードをアップデートすることができる。

チェックノードアップデートブロック７２０は、可変ノードからエッジを通じて伝達されるメッセージを用いてＨマトリックスのチェックノードをアップデートすることができる。本発明の一実施例に係るノードアップデートアルゴリズムは、サムプロダクト（ｓｕｍ ｐｒｏｄｕｃｔ）アルゴリズム、確率伝播（ｂｅｌｉｅｆ―ｐｒｏｐａｇａｔｉｏｎ）アルゴリズム、ミンサム（ｍｉｎ―ｓｕｍ）アルゴリズム、変更されたミンサム（ｍｏｄｉｆｉｅｄ ｍｉｎ―ｓｕｍ）アルゴリズムなどを含むことができ、これは、設計者の意図によって変更可能である。また、ＱＣ―ＩＲＡ ＬＤＰＣの特性上、可変ノードとチェックノードとの間のエッジ連結関係がＱｘＱ巡回アイデンティティマトリックス（ｃｉｒｃｕｌａｎｔ ｉｄｅｎｔｉｔｙ ｍａｔｒｉｘ）の形態で表れるので、可変ノードとチェックノードアップデートブロックとの間のメッセージをパラレルにＱ個ずつ同時に処理することができる。バレルシフト（Ｂａｒｒｅｌ ｓｈｉｆｔ）ブロック７３０は、巡回連結（ｃｉｒｃｕｌａｎｔ ｃｏｎｎｅｃｔｉｏｎ）を調節することができる。

チェックサムブロック７４０は、選択的なブロックであって、可変ノードのアップデート時ごとにデコーディングメッセージ（ｄｅｃｏｄｉｎｇ ｍｅｓｓａｇｅ）をハードデシジョン（ｈａｒｄ ｄｅｃｉｓｉｏｎ）し、パリティチェックサム演算を行うことによってエラー訂正（ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ）のために必要なデコーディング反復（ｄｅｃｏｄｉｎｇ ｉｔｅｒａｔｉｏｎ）回数を減少させることができる。この場合、本発明の一実施例に係るＬＤＰＣデコーダー７００は、チェックサムブロック７４０がデコーディングメッセージをハードデシジョンするとしても、最終ＬＤＰＣデコーディング出力をソフトデシジョン（ｓｏｆｔ ｄｅｃｉｓｉｏｎ）で出力することができる。

図３３は、本発明の実施例に係る周波数インターリービングを示した図である。

図３３は、受信装置のシングル―メモリ（ｓｉｎｇｌｅ―ｍｅｍｏｒｙ）デインターリービングを可能にする送信端周波数インターリービングの基本オペレーションを示す。送信端周波数インターリービングは、二つのメモリバンクを用いる周波数インターリーバーを使用することによって、受信端のシングルメモリデインターリービングを可能にすることができる。

（ａ）は、逆多重化プロセス（ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ ｐｒｏｃｅｓｓ）を示し、（ｂ）は、インターリービングプロセスを示し、（ｃ）は、多重化プロセス（ｍｕｌｔｉｐｌｅｘｉｎｇ ｐｒｏｃｅｓｓ）を示す。

図３３において、二つのメモリバンクは、それぞれのＯＦＤＭシンボルペアのために使用される。動作中に、１番目（偶数番目のインデキシングされた）ＯＦＤＭシンボルペアは、メモリバンク―Ａ内でインターリービングされる一方、２番目（奇数番目のインデキシングされた）ＯＦＤＭシンボルペアは、メモリバンク―Ｂ内でインターリービングされ得る。ここで、ＡとＢは、互いに交替して使用可能である。逆多重化及び多重化ブロックは、

それぞれ入力された各連続（ｓｅｑｕｅｎｔｉａｌ）ＯＦＤＭシンボルがインターリービングされるように制御し、出力されたＯＦＤＭシンボルペアを伝送させることができる。ここで、ＯＦＤＭシンボルペアごとに互いに異なるインターリービングシーケンス（ｓｅｅｄｓ）を使用することができる。

図３４は、本発明の一実施例に係る放送信号送信方法のフローチャートである。

本発明の一実施例に係る放送信号送信装置は、サービスデータをＦＥＣエンコーディングすることができる（Ｓ３４０００）。上述したように、サービスデータは、フィジカルレイヤーの論理的チャンネルであるデータパイプを介して伝送され得る。ここで、フィジカルレイヤーは、サービスデータ及び関連メタデータをキャリー（ｃａｒｒｙ）することができ、一つまたはそれ以上のサービスまたはサービスコンポーネントをキャリーすることができる。データパイプによってキャリーされたデータは、ＤＰデータまたはサービスデータと称することができる。具体的なエンコーディング方法は、図１、図５、図２２及び図２６〜図３２で説明した通りである。

具体的に、図２６〜図３２で説明したように、本発明の一実施例に係る放送信号送信装置は、パリティチェックマトリックスを使用してＬＤＰＣエンコーディングブロックのパリティをエンコーディングすることができる。また、本発明の実施例に係るビットインターリービング以前のＦＥＣ構造は、ロング（ｌｏｎｇ）ＦＥＣＢＬＯＣＫ及びショート（ｓｈｏｒｔ）ＦＥＣＢＬＯＣＫのためのＦＥＣエンコーディングパラメーターを使用することができる。

その後、本発明の一実施例に係る放送信号送信装置は、エンコーディングされたサービスデータを含む少なくとも一つ以上の信号フレームを生成することができる（Ｓ３４０１０）。具体的な内容は、図７、図１０〜図１１、図１６〜図２１で説明した通りである。

その後、本発明の一実施例に係る放送信号送信装置は、生成された少なくとも一つ以上の信号フレームに含まれたデータをＯＦＤＭ方式で変調することができる（Ｓ３４０２０）。具体的な内容は、図１及び図８で説明した通りである。

その後、本発明の一実施例に係る放送信号送信装置は、変調された少なくとも一つ以上の信号フレームを含む各放送信号を伝送することができる（Ｓ３４０３０）。具体的な内容は、図１及び図８で説明した通りである。

図３５は、本発明の一実施例に係る放送信号受信方法のフローチャートである。

図３５は、図３４で説明した放送信号送信方法の逆過程に該当する。

本発明の一実施例に係る放送信号受信装置は、各放送信号を受信することができる（Ｓ３５０００）。

その後、本発明の一実施例に係る放送信号受信装置は、受信した各放送信号をＯＦＤＭ（Ｏｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式で復調することができる（Ｓ３５０１０）。具体的な過程は図９で説明した通りである。

その後、本発明の一実施例に係る放送信号受信装置は、復調された各放送信号から少なくとも一つ以上の信号フレームを獲得することができる（Ｓ３５０２０）。具体的な過程は図９で説明した通りである。本発明の一実施例に係る信号フレームは、図１１〜図２１で説明した構造を有することができる。

その後、本発明の一実施例に係る放送信号受信装置は、パーシングされた少なくとも一つ以上の信号フレームに含まれたサービスデータをデコーディングすることができる（Ｓ３５０３０）。具体的な過程は図９で説明した通りである。上述したように、サービスデータは、フィジカルレイヤーの論理的チャンネルであるデータパイプを介して伝送され得る。ここで、フィジカルレイヤーは、サービスデータ及び関連メタデータをキャリーすることができ、一つまたはそれ以上のサービスまたはサービスコンポーネントをキャリーすることができる。データパイプによってキャリーされたデータは、ＤＰデータまたはサービスデータと称することができる。

図３６は、本発明の実施例に係るツイスト行―列ブロックインターリーバーの基本動作を示す図である。

（ａ）は、時間インターリーバーでの記入動作を示し、（ｂ）は、時間インターリーバーでの判読動作を示す。（ａ）に示したように、第１のＸＦＥＣＢＬＯＣＫは、ＴＩメモリの第１の列に列方向に記入され、第２のＸＦＥＣＢＬＯＣＫは次の列に記入される。その後、インターリービングアレイにおいて、セルは対角線方向に判読される。第１の行（最左側の列から始めて行に沿って右側に）から最後の行まで対角線方向に判読する間、（ｂ）に示したようにセルが判読される。具体的に、順次判読されるＴＩメモリセル位置としてＺ_n,s,i（ｉ＝０、、、、、、Ｎ_r、Ｎ_c）を想定し、このようなインターリービングアレイでの判読プロセスは、次の数式のように、行インデックス（Ｒ_n,s,i）、列インデックス（Ｃ_n,s,i）及び連関したツイストパラメーター（Ｔ_n,s,i）を算出することによって行われる。

ここで、Ｓ_shiftは、Ｎ_{xBLOCK_TI}（ｎ，ｓ）とは関係なく、対角線方向判読プロセスに対する共通シフト値であって、次の数式のように、ＰＬＳ―ＳＴＡＴに与えられたＮ_{xBLOCK_TI_MAX}によって決定される。

結果的に、判読されるセル位置は、Ｚ_n,s,i＝Ｎ_rＣ_n,s,i＋Ｒ_n,s,iとして座標によって算出される。

図３７は、本発明の他の実施例に係るツイスト行―列ブロックインターリーバーの基本動作を示す図である。

特に、図３７は、Ｎ_{xBLOCK_TI}（０，０）＝３、Ｎ_{xBLOCK_TI}（１，０）＝６、Ｎ_{xBLOCK_TI}（２，０）＝５であるとき、仮想ＸＦＥＣＢＬＯＣＫを含めて、各ＴＩグループに対するＴＩメモリ内のインターリービングアレイを示す。

可変数（Ｎ_{xBLOCK_TI}（ｎ，ｓ）＝Ｎ_r）は、Ｎ_{xBLOCK_TI_MAX}より小さいか同じである。よって、受信側で単一メモリデインターリービングを達成するために、Ｎ_{xBLOCK_TI}（ｎ，ｓ）とは関係なく、ツイスト行―列ブロックインターリーバーに使用されるインターリービングアレイは、仮想ＸＦＥＣＢＬＯＣＫをＴＩメモリに挿入することによってＮ_r×Ｎ_c＝Ｎ_cells×Ｎ_{xBLOCK_TI_MAX}のサイズに設定され、判読プロセスは次の数式として達成される。

ＴＩグループの数は３に設定される。時間インターリーバーのオプションは、ＤＰ＿ＴＩ＿ＴＹＰＥ＝「０」、ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ＝「１」及びＤＰ＿ＴＩ＿ＬＥＮＧＴＨ＝「１」、すなわち、Ｎ_TI＝１、Ｉ_JUMP＝１及びＰ₁＝１によってＰＬＳ２―ＳＴＡＴデータでシグナリングされる。ＴＩグループ当たりにそれぞれがＮ_cells＝３０を有するＸＦＥＣＢＬＯＣＫの数は、それぞれＮ_{xBLOCK_TI}（０，０）＝３、Ｎ_{xBLOCK_TI}（１，０）＝６、Ｎ_{xBLOCK_TI}（２，０）＝５によってＰＬＳ２―ＤＹＮデータでシグナリングされる。ＸＦＥＣＢＬＯＣＫの最大数は、Ｎ_{xBLOCK_Group_MAX}によってＰＬＳ２―ＳＴＡＴデータでシグナリングされ、これは、

を誘導する。

図３８は、本発明の実施例に係るツイスト行―列ブロックインターリーバーの対角線方向判読パターンを示す図である。

特に、図３８は、Ｎ_{xBLOCK_TI_MAX}＝７及びＳ_shift＝（７−１）／２＝３のパラメーターを有する各インターリービングアレイからの対角線方向判読パターンを示す。前記擬似コードとして示した判読プロセスにおいて、Ｖ_i≧Ｎ_cellsＮ_{xBLOCK_TI}（ｎ，ｓ）であると、Ｖ_iの値はスキップされ、Ｖ_iの次の算出値が使用される。

図３９は、本発明の実施例に係る各インターリービングアレイからのインターリービングされたＸＦＥＣＢＬＯＣＫを示す図である。

図３９は、Ｎ_{xBLOCK_TI_MAX}＝７及びＳ_shift＝３のパラメーターを有するそれぞれのインターリービングアレイからインターリービングされたＸＦＥＣＢＬＯＣＫを示す。

図４０は、本発明の他の実施例に係るパリティチェックマトリックスの各住所を示したテーブルである。

図面に示したテーブルは、コードワード長さが１６２００、コードレートが７／１５であるパリティチェックマトリックス（またはＨマトリックス）を表現するテーブルの他の実施例である。具体的な説明は、図２９と同一であるので省略する。次の表３５は、次数分布を示す。

すなわち、図面に示したように、ｉが０〜２である場合、すなわち、０番目のブロック〜２番目のブロック内の１の個数は２３として同一である。したがって、可変ノード次数が２３である場合、同一の次数を有するブロックの個数は３として表示される。同一の方法でｉが３〜７である場合、すなわち、３番目のブロック〜７番目のブロック内の１の個数は８として同一である。したがって、可変ノード次数が８である場合、同一の次数を有するブロックの個数は５として表示される。上述したように、Ｈマトリックスのパリティ部分は対角線方向の階段式で分布されたＩ０として表現される各サブマトリックスのみを含むので、可変ノード次数は常に２になる。したがって、可変ノード次数値が２である各ブロックはパリティ部分に該当する各ブロックであることが分かる。また、各可変ノード次数に該当する実際の可変ノードの個数は、表に示したブロックの個数にサブマトリックスのＱ値を掛けて獲得することができる。

図４１は、本発明のまた他の実施例に係るパリティチェックマトリックスの各住所を示したテーブルである。

図面に示したテーブルは、上述したＨ₁マトリックスが変換されたＨ₂マトリックスを示したテーブルである。

シーケンシャルエンコーディングでは、パリティ演算区間で使用される各エッジは一般に数式で表現されるので、テーブルでは省略可能である。すなわち、パリティ部分に該当する次数２値を有する２４個のブロックはテーブルで表現されない。

上述したように、マトリックスが変換されるとしても性質はそのまま維持されるので、ノード次数特性、サイクル、ガース、チェックノードと可変ノートとの間の連結関係などは全て同一に維持される。したがって、同一のエンコーディング性能を獲得することができ、本テーブルによるＨ₂マトリックスを用いてシーケンシャルエンコーディングを行うことができる。

当業者であれば、本発明の思想及び範囲から逸脱することなく、本発明の多様な変形及び変更が可能であることを認識するだろう。よって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明の変形及び変更をカバーする。

装置及び方法発明が本明細書に言及されており、これら装置及び方法発明の説明は、互いに相互補完的に適用することができる。
〔発明を実施するための形態〕

多様な実施例が本発明を行う最上のモードで記載された。

本発明は、放送信号提供フィールドで有用である。

本発明の思想または範囲から逸脱することなく、本発明の多様な変形と変更が可能であることは当業者にとって自明である。よって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明の全ての変形と変更をカバーするものと意図される。

Claims (4)

1. 放送信号を送信する装置であって、
   サービスデータをエンコーディングするエンコーダーと、
   前記エンコーディングされたサービスデータをマッピングすることによって少なくとも一つの信号フレームをビルドするフレームビルダーと、
   前記ビルドされた信号フレーム内のデータをＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって変調するモジュレーターと、
   前記変調されたデータを有する放送信号を送信するトランスミッターとを含む、放送信号送信装置。
2. 前記エンコーダーは、前記データをコードレート及びコードワードによってエンコーディングし、
   前記コードワードは、各情報ビット及び各パリティビットを含み、
   前記各パリティビットは、パリティチェックマトリックスの各住所に基づいて前記各情報ビットを用いて計算される、請求項１に記載の放送信号送信装置。
3. 放送信号を受信する装置であって、
   前記放送信号を受信するレシーバーと、
   前記受信された放送信号をＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって復調するデモジュレーターと、
   前記復調された放送信号から少なくとも一つの信号フレームをパーシングするフレームパーサーと、
   前記パーシングされた少なくとも一つの信号フレームに含まれたデータをデコーディングし、サービスデータを出力するデコーダーとを含む、放送信号受信装置。
4. 前記デコーダーは、前記データをコードレート及びコードワードによってエンコーディングし、
   前記コードワードは、各情報ビット及び各パリティビットを含み、
   前記各パリティビットは、パリティチェックマトリックスの各住所に基づいて前記各情報ビットを用いて計算される、請求項３に記載の放送信号受信装置。

Images