JP2016529553A - 配列基板及び液晶表示パネル - Google Patents

Abstract

【課題】本発明は、色ズレ低減効果を高めることが出来る、配列基板及び液晶表示パネルを提供する。【解決手段】本発明の配列基板において、各画素ユニットには電圧補償回路が設けられる。走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、前記画素ユニットの前記電圧補償回路は、前記画素ユニットの前記第二画素電極に作用する。これにより、正極性反転時における、前記第二画素電極—前記コモン電極間の電圧差と前記第一画素電極—前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極—前記コモン電極間の電圧差と前記第一画素電極—前記コモン電極間の電圧差の比が等しくなる。【選択図】図３

Description

本発明は、液晶表示技術に関し、特に、配列基板及び液晶表示パネルに関する。

ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ、垂直配向）方式の液晶表示パネルは、応答速度が速い、コントラストが高い等の長所を備えており、現在の液晶表示パネルの展開において主流となっている。しかし、異なる視野角においては、液晶分子の有効屈折率も異なってくるため、光透過度の変化を引き起こしてしまう。具体的には、斜めの視野角において光透過性が低下し、斜め視野角方向と正面視野角方向で再現される色が一致せず、色ズレが生じてしまう。このため、広視野角では、色の歪みが観察される。特に、現在の液晶表示パネルのサイズは大きくなる傾向にあり、大型の表示パネルでは、広視野角における色ズレ（Ｃｏｌｏｒ Ｓｈｉｆｔ）の問題がより深刻になる。

図１を参照する。図は、従来技術において、上述の問題を解決するために通常採用される配列基板の画素等価回路を示している。このうち、配列基板は、走査線Ｇｎと、データ線Ｄａｔａと、走査線Ｇｎ及びデータ線Ｄａｔａによって共に定義された画素ユニットとからなる。各画素ユニットは、それぞれＡエリアとＢエリアに分割される。画素Ａエリアは、薄膜トランジスタＴＦＴ＿Ａを通して駆動し、画素Ｂエリアは、薄膜トランジスタＴＦＴ＿Ｂを通して駆動する。同一のグレースケールにおいてＡエリアとＢエリアの電圧は異なるため、異なるＧａｍｍａカーブを呈する。これにより、二つのエリアで合成されたＧａｍｍａカーブが広視野角と正面視野角との差を縮めて、色ズレを改善することが出来る。具体的には、複数本の走査線の順次走査において、第ｎ行まで走査した時、走査線Ｇｎが走査信号を入力してＴＦＴ＿ＡとＴＦＴ＿Ｂを導通させる。データ線Ｄａｔａは、画素Ａエリアと画素Ｂエリアの蓄積容量（Ｃｓｔ）と液晶容量（Ｃｌｃ）に対する充電を開始する。ＡエリアとＢエリアの画素電圧は、いずれもデータ線Ｄａｔａ上の電圧へ充電される。次の一行（ｎ＋１行）まで走査した時、走査線Ｇｎ＋１は、走査信号を入力して薄膜トランジスタＴＦＴ＿Ｃ１を導通させる。Ｂエリアの画素電圧は、電気容量Ｃｓ１を通して変化する。これにより、ＢエリアとＡエリアの画素電圧が同じではなくなり、色ズレを減らす効果が得られる。

図１の回路において、ΔＶ_１をＡエリアの画素電圧―コモン電極間の電圧差とし、ΔＶ_２をＢエリアの画素電圧―コモン電極間の電圧差とした場合、その比ΔＶ_１/ΔＶ_２＝（Ｃｓｔ＿Ｂ＋Ｃｌｃ＿Ｂ）／（Ｃｓｔ＿Ｂ＋Ｃｌｃ＿Ｂ＋２Ｃｓ１）は、構造設計時において非常に重要なパラメータとなるとともに、Ｃｓ１の容量値がＶ_１/ΔＶ_２の大きさを決める。電気容量Ｃｓ１の一般的な構造について、図２（ａ）を参照する。このうち、Ｍ１とＭ２は金属層であり、ＳｉＮｘは絶縁層であり、ＡＳはａ−ｓｉ半導体層である。また、金属層Ｍ２はＴＦＴ＿Ｃ１と接続され、金属層Ｍ１はコモン電極と接続される。この種の電気容量のＣＶカーブについて、図２（ｂ）を参照する。特徴的なのは、正の半サイクルの容量値が負の半サイクルの容量値よりも大きいことである。また、理想的なのは、正極性反転（データ電圧がコモン電極の電圧よりも大きい）と負極性反転（データ電圧がコモン電極の電圧よりも小さい）の時のΔＶ_１/ΔＶ_２値が一致した状態を保つことである。しかしながら、電気容量Ｃｓ１は、正極性反転時の容量値が負極性反転時の容量値よりも大きいため、通常状態の場合、正極性反転時のΔＶ_１/ΔＶ_２値は、負極性反転時のΔＶ_１/ΔＶ_２値よりも小さくなる。即ち、正負極性反転時のＶ_Ｂ／Ｖ_Ａ値が一致せず、これにより広視野角での色ズレ低減効果が落ちてしまう。また同時に、残像現象等の問題を招く可能性もある。

本発明は、広視野角での色ズレ低減効果を高めると同時に、残像現象を減らして、表示品質を向上させることが可能な、配列基板及び液晶表示パネルを提供することを目的とする。

上述の目的を達成するために、本発明が提供する配列基板は、複数本の第一走査線と、複数本のデータ線と、複数個の画素ユニットと、コモン電極とからなる。各画素ユニットは、それぞれ一本の第一走査線及び一本のデータ線と対応するとともに、各画素ユニットは、第一画素電極と、第二画素電極と、第一スイッチと、第二スイッチと、第三スイッチと、第一電気容量と、電圧補償回路とからなる。前記画素ユニットと対応する第一走査線は、第一スイッチ及び第二スイッチと接続される。前記画素ユニットと対応するデータ線は、第一スイッチ及び第二スイッチを通して、それぞれ第一画素電極及び第二画素電極と接続される。第三スイッチは、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する第一走査線と接続される。第二画素電極は、第三スイッチを通して第一電気容量の一端と接続される。第一電気容量の他端は、コモン電極と接続される。電圧補償回路は、前記画素ユニットと対応する第二画素電極、及び走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線と接続される。このうち、走査方向に沿って順に、複数本の第一走査線に対して走査を行うとともに、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する第一走査線が走査信号を入力することで、前記画素ユニットの第三スイッチが導通するよう制御された時、前記画素ユニットの第二画素電極の電圧は、第一電気容量を通して変化する。第一電気容量は、正極性反転時の容量値が負極性反転時の容量値よりも大きい。また、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、前記画素ユニットの電圧補償回路は、前記画素ユニットの第二画素電極に作用する。これにより、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。

このうち、負極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、前記画素ユニットの電圧補償回路がオフ状態となることで、前記画素ユニットの第二画素電極の電圧が、第一電気容量を通して変化した後の状態を保つようになる。また、正極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、前記画素ユニットの電圧補償回路が導通状態となることで、前記画素ユニットの第二画素電極の電圧は、第一電気容量を通して変化した後に上昇する。これにより、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。

このうち、電圧補償回路は、第四スイッチと、第五スイッチと、第六スイッチと、第二電気容量とからなる。第四スイッチは、制御端と、第一端と、第二端とからなる。第五スイッチと第六スイッチは、いずれも制御端と、入力端と、出力端とからなる。更に、第四スイッチの制御端は、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線と接続され、第四スイッチの第一端は、第二画素電極と接続され、第四スイッチの第二端は、第六スイッチの出力端と接続される。第五スイッチの制御端は、前記画素ユニットと対応する第一走査線と接続され、第五スイッチの入力端は、前記画素ユニットと対応するデータ線と接続され、第五スイッチの出力端は、第二電気容量の一端と接続される。第六スイッチの制御端及び入力端は、いずれも第五スイッチの出力端と接続される。第二電気容量の他端は、コモン電極と接続される。負極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力して、前記画素ユニットの第四スイッチが導通するよう制御された時、第六スイッチがオフ状態となることで、前記画素ユニットの電圧補償回路は、オフ状態となる。また、正極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力して、前記画素ユニットの第四スイッチが導通するよう制御された時、第六スイッチが導通状態となることで、前記画素ユニットの電圧補償回路は、導通状態となる。前記画素ユニットの第二電気容量は、第六スイッチと第四スイッチを順に通して第二画素電極を充電し、これにより第二画素電極の電圧は、第一電気容量を通して変化した後に上昇する。

このうち、第四スイッチ・第五スイッチ・第六スイッチは、いずれも薄膜トランジスタである。第四スイッチである薄膜トランジスタのゲートは、第四スイッチの制御端と対応し、第四スイッチである薄膜トランジスタのソースは、第四スイッチの第一端と対応し、第四スイッチである薄膜トランジスタのドレインは、第四スイッチの第二端と対応する。第五スイッチである薄膜トランジスタのゲートは、第五スイッチの制御端と対応し、第五スイッチである薄膜トランジスタのソースは、第五スイッチの入力端と対応し、第五スイッチである薄膜トランジスタのドレインは、第五スイッチの出力端と対応する。第六スイッチである薄膜トランジスタのゲートは、第六スイッチの制御端と対応し、第六スイッチである薄膜トランジスタのソースは、第六スイッチの入力端と対応し、第六スイッチである薄膜トランジスタのドレインは、第六スイッチの出力端と対応する。

このうち、第一スイッチ・第二スイッチ・第三スイッチは、いずれも薄膜トランジスタスイッチである。

また、上述の目的を達成するために、本発明が提供するもう一つの配列基板は、複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の画素ユニットと、コモン電極とからなる。各画素ユニットは、それぞれ一本の第一走査線・一本の第二走査線・一本の第三走査線・一本のデータ線と対応するとともに、各画素ユニットは、第一画素電極と、第二画素電極と、第一スイッチと、第二スイッチと、第三スイッチと、第一電気容量と、電圧補償回路とからなる。前記画素ユニットと対応する第一走査線は、第一スイッチ及び第二スイッチと接続される。前記画素ユニットと対応するデータ線は、第一スイッチ及び第二スイッチを通して、それぞれ第一画素電極及び第二画素電極と接続される。前記画素ユニットと対応する第二走査線は、第三スイッチと接続される。第二画素電極は、第三スイッチを通して、第一電気容量の一端と接続される。第一電気容量の他端は、コモン電極と接続される。電圧補償回路は、前記画素ユニットと対応する第三走査線及び第二画素電極と接続される。このうち、順に前記画素ユニットと対応する第一走査線・第二走査線・第三走査線に対して走査を行うとともに、第二走査線が走査信号を入力することで第三スイッチが導通するよう制御された時、第二画素電極の電圧は、第一電気容量を通して変化する。第一電気容量は、正極性反転時の容量値が負極性反転時の容量値よりも大きい。また、第三走査線が走査信号を入力した時、電圧補償回路は、第二画素電極に作用する。以上により、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。

このうち、負極性反転時において、第三走査線が走査信号を入力した時、電圧補償回路がオフ状態となることで、第二画素電極の電圧は、第一電気容量を通して変化した後の状態を保つ。また、正極性反転時において、第三走査線が走査信号を入力した時、電圧補償回路が導通状態となることで、第二画素電極の電圧は、第一電気容量を通して変化した後に上昇する。これにより、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。

このうち、電圧補償回路は、第四スイッチと、第五スイッチと、第六スイッチと、第二電気容量とからなる。第四スイッチは、制御端と、第一端と、第二端とからなる。第五スイッチ及び第六スイッチは、いずれも制御端と、入力端と、出力端とからなる。更に、第四スイッチの制御端は、前記画素ユニットと対応する第三走査線と接続され、第四スイッチの第一端は、第二画素電極と接続され、第四スイッチの第二端は、第六スイッチの出力端と接続される。第五スイッチの制御端は、前記画素ユニットと対応する第一走査線と接続され、第五スイッチの入力端は、前記画素ユニットと対応するデータ線と接続され、第五スイッチの出力端は、第二電気容量の一端と接続される。第六スイッチの制御端及び入力端は、いずれも第五スイッチの出力端と接続される。第二電気容量の他端は、コモン電極と接続される。負極性反転期間において、第三走査線が走査信号を入力して第四スイッチが導通するよう制御された時、第六スイッチがオフ状態となることで、電圧補償回路がオフ状態となる。正極性反転期間において、第三走査線が走査信号を入力して第四スイッチが導通するよう制御された時、第六スイッチが導通状態となることで、電圧補償回路が導通状態となる。第二電気容量が第六スイッチ及び第四スイッチを順に通して第二画素電極を充電することで、第二画素電極の電圧は、第一電気容量を通して変化した後に上昇する。

このうち、第四スイッチ・第五スイッチ・第六スイッチは、いずれも薄膜トランジスタである。第四スイッチである薄膜トランジスタのゲートは、第四スイッチの制御端と対応し、第四スイッチである薄膜トランジスタのソースは、第四スイッチの第一端と対応し、第四スイッチである薄膜トランジスタのドレインは、第四スイッチの第二端と対応する。第五スイッチである薄膜トランジスタのゲートは、第五スイッチの制御端と対応し、第五スイッチである薄膜トランジスタのソースは、第五スイッチの入力端と対応し、第五スイッチである薄膜トランジスタのドレインは、第五スイッチの出力端と対応する。第六スイッチである薄膜トランジスタのゲートは、第六スイッチの制御端と対応し、第六スイッチである薄膜トランジスタのソースは、第六スイッチの入力端と対応し、第六スイッチである薄膜トランジスタのドレインは、第六スイッチの出力端と対応する。

このうち、第一スイッチ・第二スイッチ・第三スイッチは、いずれも薄膜トランジスタスイッチである。

このうち、正極性反転時において、第三走査線が走査信号を入力した時、電圧補償回路がオフ状態となることで、第二画素電極の電圧は、第一電気容量を通して変化した後の状態を保つようになる。また、負極性反転時において、第三走査線が走査信号を入力した時、電圧補償回路が導通状態となることで、第二画素電極の電圧は、第一電気容量を通して変化した後に上昇する。これにより、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。

また、上述の目的を達成するために、本発明が提供する液晶表示パネルは、配列基板と、カラーフィルター基板と、配列基板とカラーフィルター基板の間に位置する液晶層とからなる。このうち、配列基板は、複数本の第一走査線と、複数本のデータ線と、複数個の画素ユニットと、コモン電極とからなる。各画素ユニットは、それぞれ一本の第一走査線及び一本のデータ線と対応するとともに、各画素ユニットは、第一画素電極と、第二画素電極と、第一スイッチと、第二スイッチと、第三スイッチと、第一電気容量と、電圧補償回路とからなる。前記画素ユニットと対応する第一走査線は、第一スイッチ及び第二スイッチと接続される。前記画素ユニットと対応するデータ線は、第一スイッチ及び第二スイッチを通して、それぞれ第一画素電極及び第二画素電極と接続される。第三スイッチは、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する第一走査線と接続される。第二画素電極は、第三スイッチを通して第一電気容量の一端と接続される。第一電気容量の他端は、コモン電極と接続される。電圧補償回路は、前記画素ユニットと対応する第二画素電極、及び走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線と接続される。このうち、走査方向に沿って順に、複数本の第一走査線に対して走査を行うとともに、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する第一走査線が走査信号を入力することで、前記画素ユニットの第三スイッチが導通するよう制御された時、前記画素ユニットの第二画素電極の電圧は、第一電気容量を通して変化する。第一電気容量は、正極性反転時の容量値が負極性反転時の容量値よりも大きい。また、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、前記画素ユニットの電圧補償回路は、前記画素ユニットの第二画素電極に作用する。これにより、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。

このうち、負極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、前記画素ユニットの電圧補償回路がオフ状態となることで、前記画素ユニットの第二画素電極の電圧が、第一電気容量を通して変化した後の状態を保つようになる。また、正極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、前記画素ユニットの電圧補償回路が導通状態となることで、前記画素ユニットの第二画素電極の電圧は、第一電気容量を通して変化した後に上昇する。これにより、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。

このうち、電圧補償回路は、第四スイッチと、第五スイッチと、第六スイッチと、第二電気容量とからなる。第四スイッチは、制御端と、第一端と、第二端とからなる。第五スイッチと第六スイッチは、いずれも制御端と、入力端と、出力端とからなる。更に、第四スイッチの制御端は、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線と接続され、第四スイッチの第一端は、第二画素電極と接続され、第四スイッチの第二端は、第六スイッチの出力端と接続される。第五スイッチの制御端は、前記画素ユニットと対応する第一走査線と接続され、第五スイッチの入力端は、前記画素ユニットと対応するデータ線と接続され、第五スイッチの出力端は、第二電気容量の一端と接続される。第六スイッチの制御端及び入力端は、いずれも第五スイッチの出力端と接続される。第二電気容量の他端は、コモン電極と接続される。負極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力して、前記画素ユニットの第四スイッチが導通するよう制御された時、第六スイッチがオフ状態となることで、前記画素ユニットの電圧補償回路は、オフ状態となる。また、正極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力して、前記画素ユニットの第四スイッチが導通するよう制御された時、第六スイッチが導通状態となることで、前記画素ユニットの電圧補償回路は、導通状態となる。前記画素ユニットの第二電気容量は、第六スイッチと第四スイッチを順に通して第二画素電極を充電し、これにより第二画素電極の電圧は、第一電気容量を通して変化した後に上昇する。

このうち、第四スイッチ・第五スイッチ・第六スイッチは、いずれも薄膜トランジスタである。第四スイッチである薄膜トランジスタのゲートは、第四スイッチの制御端と対応し、第四スイッチである薄膜トランジスタのソースは、第四スイッチの第一端と対応し、第四スイッチである薄膜トランジスタのドレインは、第四スイッチの第二端と対応する。第五スイッチである薄膜トランジスタのゲートは、第五スイッチの制御端と対応し、第五スイッチである薄膜トランジスタのソースは、第五スイッチの入力端と対応し、第五スイッチである薄膜トランジスタのドレインは、第五スイッチの出力端と対応する。第六スイッチである薄膜トランジスタのゲートは、第六スイッチの制御端と対応し、第六スイッチである薄膜トランジスタのソースは、第六スイッチの入力端と対応し、第六スイッチである薄膜トランジスタのドレインは、第六スイッチの出力端と対応する。

このうち、第一スイッチ・第二スイッチ・第三スイッチは、いずれも薄膜トランジスタスイッチである。

本発明は、従来技術と比較して、以下の有益な効果を持つ。即ち、本発明の配列基板には、電圧補償回路が新たに設けられる。前記電圧補償回路は、一つの画素ユニットと対応する第二画素電極、及び走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線と接続される。更に、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線が走査信号を入力した時、電圧補償回路は、第二画素電極に作用する。以上により、正極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比と、負極性反転時における、第二画素電極―コモン電極間の電圧差と第一画素電極―コモン電極間の電圧差の比が等しくなる。これにより、広視野角での色ズレ低減効果を高めると同時に、残像現象を減らして、表示品質を向上させることが出来る。

従来技術の配列基板における画素ユニットの等価回路を示した回路図である。 図１に示した画素ユニットにおける、電気容量Ｃｓ１の構造を示した概略図である。 図２（ａ）に示した電気容量Ｃｓ１の容量値と電圧の関係を示した曲線図である。 本発明の実施例１の配列基板における、画素ユニットの等価回路を示した回路図である。 本発明の実施例２の配列基板における、画素ユニットの等価回路を示した回路図である。 本発明の実施例３の配列基板における、画素ユニットの等価回路を示した回路図である。 本発明の実施例４の配列基板における、画素ユニットの等価回路を示した回路図である。 本発明の実施例５の液晶表示パネルの構造を示した側面視図である。

以下では、図と実施例を示して、本発明について詳しく説明する。

（実施例１）
図３を参照する。本発明の実施例１において、配列基板は、複数本の第一走査線３０１と、複数本のデータ線３０２と、複数個の画素ユニット３０３と、コモン電極３０４とからなる。各画素ユニット３０３は、それぞれ一本の第一走査線３０１及び一本のデータ線３０２と対応する。

本発明の配列基板における画素構造の接続関係について、記述を明確にするために、以下、本実施例では、３個の画素ユニットＡｎ（即ち画素ユニット３０３）・Ａｎ＋１・Ａｎ＋２（図では一部の構造のみを示す）を例に説明する。三つの画素ユニットＡｎ・Ａｎ＋１・Ａｎ＋２は、走査方向ＥＦに沿って順に配列するとともに同等の構造を備える。画素ユニットＡｎは、第一走査線Ｇｎと対応し、画素ユニットＡｎ＋１は、第一走査線Ｇｎ＋１と対応し、画素ユニットＡｎ＋２は、第一走査線Ｇｎ＋２と対応する。

このうち、画素ユニットＡｎは、第一画素電極Ｍ１及び第二画素電極Ｍ２と、第一画素電極Ｍ１及び第二画素電極Ｍ２にそれぞれ作用する第一スイッチＴ１及び第二スイッチＴ２とからなる。各画素ユニット３０３には、更に、第三スイッチＴ３と、第一電気容量Ｃａと、電圧補償回路３０３１が設けられる。第一スイッチＴ１及び第二スイッチＴ２は、いずれも制御端と、入力端と、出力端とからなる。第三スイッチＴ３は、制御端と、第一端と、第二端とからなる。第一スイッチＴ１の制御端及び第二スイッチＴ２の制御端は、いずれも画素ユニットＡｎと対応する第一走査線Ｇｎと接続される。第一スイッチＴ１の入力端及び第二スイッチＴ２の入力端は、いずれも画素ユニットＡｎと対応するデータ線３０２と接続される。第一スイッチＴ１の出力端は、第一画素電極Ｍ１と接続される。第二スイッチＴ２の出力端は、第二画素電極Ｍ２と接続される。第三スイッチＴ３の制御端は、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと隣接する次の画素ユニットＡｎ＋１と対応する第一走査線Ｇｎ＋１と接続され、第三スイッチＴ３の第一端は、第二画素電極Ｍ２と接続され、第三スイッチＴ３の第二端は、第一電気容量Ｃａの一端と接続される。第一電気容量Ｃａの他端は、コモン電極３０４と接続される。

このうち、第一スイッチＴ１・第二スイッチＴ２・第三スイッチＴ３は、いずれも薄膜トランジスタである。第一スイッチＴ１の制御端及び第二スイッチＴ２の制御端は、薄膜トランジスタのゲートと対応する。第一スイッチＴ１の入力端及び第二スイッチＴ２の入力端は、薄膜トランジスタのソースと対応する。第一スイッチＴ１の出力端および第二スイッチＴ２の出力端は、薄膜トランジスタのドレインと対応する。また、第三スイッチＴ３の制御端は、薄膜トランジスタのゲートと対応し、第三スイッチＴ３の第一端は、薄膜トランジスタのソースと対応し、第三スイッチＴ３の第二端は、薄膜トランジスタのドレインと対応する。その他の実施形態において、第一スイッチ・第二スイッチ・第三スイッチは、三極管・ダーリントン管等であることも可能であり、ここで限定することはしない。

本実施例の配列基板は、広視野角における色の差を減少させて、色ズレ低減の効果を達成する。

具体的に述べると、配列基板の駆動方式は、通常、正極性反転と負極性反転で交互に駆動する。負極性（データ電圧が公共電圧よりも小さい）反転駆動の時、コモン電極３０４は公共電圧を入力して、走査方向ＥＦに沿って順に第一走査線Ｇｎ・Ｇｎ＋１・Ｇｎ＋２に対して走査信号を入力する。このうち、画素ユニットＡｎと対応する第一走査線Ｇｎが走査信号を入力して、第一スイッチＴ１と第二スイッチＴ２が導通するよう制御された時、データ線３０２にデータ電圧が入力される。前記データ電圧は、第一スイッチＴ１と第二スイッチＴ２を通して、それぞれ画素ユニットＡｎの第一画素電極Ｍ１と第二画素電極Ｍ２に入力される。これにより、第一画素電極Ｍ１と第二画素電極Ｍ２は、同等のデータ電圧を備えるようになる。この後、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと隣接する次の画素ユニットＡｎ＋１と対応する第一走査線Ｇｎ＋１が走査信号を入力することで、画素ユニットＡｎの第三スイッチＴ３が導通するよう制御される。この時、第二画素電極Ｍ２は、第一電気容量Ｃａとの間の電荷共有によって電圧が上昇するため、第二画素電極Ｍ２の電圧と第一画素電極Ｍ１の電圧が同じではなくなる。以上により、広視野角における色の差を減少させて、色ズレ低減効果が得られる。

また、正極性（データ電圧が公共電圧よりも大きい）反転駆動の時、コモン電極３０４は公共電圧を入力して、走査方向ＥＦに沿って順に第一走査線Ｇｎ・Ｇｎ＋１・Ｇｎ＋２に対して走査信号を入力する。このうち、画素ユニットＡｎと対応する第一走査線Ｇｎが走査信号を入力することで、第一スイッチＴ１と第二スイッチＴ２が導通するよう制御された時、データ線３０２にデータ電圧が入力される。前記データ電圧は、第一スイッチＴ１と第二スイッチＴ２を通して、それぞれ画素ユニットＡｎの第一画素電極Ｍ１と第二画素電極Ｍ２へ入力される。これにより、第一画素電極Ｍ１と第二画素電極Ｍ２は、同等のデータ電圧を備えるようになる。この後、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと隣接する次の画素ユニットＡｎ＋１と対応する第一走査線Ｇｎ＋１が走査信号を入力することで、画素ユニットＡｎの第三スイッチＴ３が導通するよう制御される。この時、第二画素電極Ｍ２は、第一電気容量Ｃａとの間の電荷共有によって電圧が低下するため、第二画素電極Ｍ２の電圧と第一画素電極Ｍ１の電圧が同じではなくなる。以上により、広視野角における色の差を減少させて、色ズレ低減効果が得られる。

本実施例において、第一電気容量Ｃａは従来技術の電気容量構造と同等であり、この樣な電気容量構造は、第一電気容量Ｃａの正極性反転駆動時における容量値が負極性反転時の容量値よりも大きくなるため、正極性反転駆動時における、第二画素電極Ｍ２―コモン電極３０４間の電圧差ΔＶ_１と第一画素電極Ｍ１―コモン電極３０４間の電圧差ΔＶ_２の比ΔＶ_１/ΔＶ_２と、負極性反転駆動時における、第二画素電極Ｍ２―コモン電極３０４間の電圧差ΔＶ_１と第一画素電極Ｍ１―コモン電極３０４間の電圧差ΔＶ_２の比ΔＶ_１/ΔＶ_２が同等でなくなる。よって、通常状態下では（ここでの「通常状態下」とは図１に示した構造に対して言及している）正極性反転駆動時のΔＶ_１/ΔＶ_２値は、負極性反転駆動時のΔＶ_１/ΔＶ_２値よりも小さくなるため、色ズレ低減効果に影響を与えてしまう。しかし、本実施例では、電圧補償回路３０３１を通して、第一電気容量Ｃａに起因する色ズレ低減効果の低下という問題を克服することが出来る。以上により、色ズレ低減効果を高めて、表示品質の向上を可能にする。

具体的には、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと一個の画素ユニットＡｎ＋１を隔てた画素ユニットＡｎ＋２と対応する第一走査線Ｇｎ＋２が走査信号を入力した時、画素ユニットＡｎの電圧補償回路３０３１が第二画素電極Ｍ２に作用することで、正極性反転駆動時のΔＶ_１/ΔＶ_２値と負極性反転駆動時のΔＶ_１/ΔＶ_２値が等しくなり、これにより、色ズレ低減効果を高めると同時に、残像を減少させることが出来る。更に、負極性反転駆動時において、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと一個の画素ユニットＡｎ＋１を隔てた画素ユニットＡｎ＋２と対応する第一走査線Ｇｎ＋２が走査信号を入力した時、画素ユニットＡｎの電圧補償回路３０３１がオフ状態となることで、画素ユニットＡｎの第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して上昇した後の状態を保つよう制御される。これにより、負極性反転時における第二画素電極Ｍ２とコモン電極３０４の間の電圧差ΔＶ_１と、通常状態下の負極性反転駆動時のΔＶ_１が等しくなる。即ち、負極性反転駆動時のΔＶ_１は、通常状態下の負極性反転駆動時のΔＶ_１の状態を保ち、これにより、負極性反転駆動時のΔＶ_１/ΔＶ_２値も、通常状態下の負極性反転駆動時のΔＶ_１/ΔＶ_２と同じ値を保つ。また、正極性反転時において、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと一個の画素ユニットＡｎ＋１を隔てた画素ユニットＡｎ＋２と対応する第一走査線Ｇｎ＋２が走査信号を入力した時、画素ユニットＡｎの電圧補償回路３０３１が導通状態となることで、電圧補償回路３０３１の作用を通して、画素ユニットＡｎの第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して低下した後に上昇する。これにより、正極性反転駆動時における第二画素電極Ｍ２とコモン電極３０４の間の電圧差ΔＶ_１が通常状態下のΔＶ_１よりも大きくなるため、正極性反転駆動時のΔＶ_１/ΔＶ_２値が通常状態下の正極性反転駆動時のΔＶ_１/ΔＶ_２値よりも大きくなる。以上により、正極性反転駆動時のΔＶ_１/ΔＶ_２と負極性反転駆動時のΔＶ_１/ΔＶ_２の値を等しくすることが出来る。

以下では、具体的な回路を用いて、本実施例の電圧補償回路３０３１の原理について詳述する。

引き続き、図３を参照する。本実施例の電圧補償回路３０３１は、第四スイッチＴ４と、第五スイッチＴ５と、第六スイッチＴ６と、第二電気容量Ｃｂとからなる。第四スイッチＴ４は、制御端と、第一端と、第二端とからなる。第五スイッチＴ５と第六スイッチＴ６は、いずれも制御端と、入力端と、出力端とからなる。このうち、第四スイッチＴ４の制御端は、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと一個の画素ユニットを隔てた画素ユニットＡｎ＋２と対応する第一走査線Ｇｎ＋２と接続され、第四スイッチＴ４の第一端は、第二画素電極Ｍ２と接続され、第四スイッチＴ４の第二端は、第六スイッチＴ６の出力端と接続される。第五スイッチＴ５の制御端は、画素ユニットＡｎと対応する第一走査線Ｇｎと接続され、第五スイッチＴ５の入力端は、画素ユニットＡｎと対応するデータ線３０２と接続され、第五スイッチＴ５の出力端は、第二電気容量Ｃｂの一端と接続される。第二電気容量Ｃｂの他端は、コモン電極３０４と接続される。第六スイッチＴ６の制御端と入力端は、短絡されるとともに、いずれも第五スイッチＴ５の出力端と接続され、第六スイッチＴ６の出力端は、第四スイッチＴ４の第二端と接続される。第四スイッチＴ４・第五スイッチＴ５・第六スイッチＴ６は、いずれも薄膜トランジスタスイッチである。第四スイッチＴ４の制御端は薄膜トランジスタのゲートと対応し、第四スイッチＴ４の第一端は薄膜トランジスタのソースと対応し、第四スイッチＴ４の第二端は薄膜トランジスタのドレインと対応する。第五スイッチＴ５の制御端及び第六スイッチＴ６の制御端は、薄膜トランジスタのゲートと対応し、第五スイッチＴ５の入力端及び第六スイッチＴ６の入力端は、薄膜トランジスタのソースと対応し、第五スイッチＴ５の出力端及び第六スイッチＴ６の出力端は、薄膜トランジスタのドレインと対応する。電圧補償回路３０３１の導通或は非導通は、第六スイッチＴ６の導通或は非導通によって決まる。また、薄膜トランジスタの特性に基づくと、第六スイッチＴ６のゲートとソースが一つに接続されているため、第六スイッチの導通或は非導通（電流通過の可否と理解される）は、ドレイン電圧Ｖｄによって決まる。

負極性反転駆動時において、画素ユニットＡｎと対応する第一走査線Ｇｎが走査信号を入力した時、画素ユニットＡｎの第五スイッチＴ５が導通して、データ線３０２が入力したデータ電圧も同時に第五スイッチＴ５を通して第二電気容量Ｃｂへ伝送される。即ち、この時、点Ｂ１の電圧はデータ電圧であるとともに、点Ｂ１の電圧は即ち第六スイッチＴ６のゲート電圧Ｖｇとソース電圧Ｖｓである。この後、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと隣接する次の画素ユニットＡｎ＋１と対応する第一走査線Ｇｎ＋１が走査信号を入力することで、画素ユニットＡｎの第三スイッチＴ３が導通するよう制御された時、画素ユニットＡｎの第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して上昇するため、第二画素電極Ｍ２の電圧はデータ電圧よりも大きくなる。これにより、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと一個の画素ユニットＡｎ＋１を隔てた画素ユニットＡｎ＋２と対応する第一走査線Ｇｎ＋２が走査信号を入力することで、画素ユニットＡｎの第四スイッチＴ４が導通した時、点Ｂ２の電圧（即ち、第二画素電極Ｍ２の電圧）は、点Ｂ１の電圧よりも大きくなり、且つ点Ｂ２の電圧は、即ち第六スイッチＴ６のドレイン電圧Ｖｄである。この時、第六スイッチＴ６のドレイン電圧Ｖｄは、ソース電圧Ｖｓよりも大きいため、第六スイッチＴ６が非導通（オフ）状態となる。ソース―ドレイン間には電流が流れていないため、画素ユニットＡｎの電圧補償回路３０３１がオフ状態となる。これにより、負極性反転駆動時における第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して上昇した後の状態を保つため、負極性反転駆動時のΔＶ_１/ΔＶ_２と、通常状態下の負極性反転駆動時のΔＶ_１/ΔＶ_２の値が等しくなる。

正極性反転駆動時において、画素ユニットＡｎと対応する第一走査線Ｇｎが走査信号を入力した時、画素ユニットＡｎの第五スイッチＴ５が導通し、データ線３０２が入力したデータ電圧も同時に第五スイッチＴ５を通して第二電気容量Ｃｂへ伝送される。即ち、この時、点Ｂ１の電圧はデータ電圧であるとともに、第六スイッチＴ６のゲート電圧Ｖｇとソース電圧Ｖｓはいずれもデータ電圧である。この後、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと隣接する次の画素ユニットＡｎ＋１と対応する第一走査線Ｇｎ＋１が走査信号を入力することで、画素ユニットＡｎの第三スイッチＴ３が導通するよう制御された時、画素ユニットＡｎの第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して低下するため、第二画素電極Ｍ２の電圧はデータ電圧よりも小さくなる。これにより、走査方向ＥＦに沿って配列し且つ画素ユニットＡｎと一個の画素ユニットＡｎ＋１を隔てた画素ユニットＡｎ＋２と対応する第一走査線Ｇｎ＋２が走査信号を入力することで、画素ユニットＡｎの第四スイッチＴ４が導通した時、点Ｂ２の電圧（即ち、第二画素電極Ｍ２の電圧）は、点Ｂ１の電圧よりも小さくなる。即ち、第六スイッチＴ６のドレイン電圧Ｖｄがソース電圧Ｖｓよりも小さくなるため、第六スイッチＴ６が導通状態となって、ソース―ドレイン間に電流が流れ、これにより画素ユニットＡｎの電圧補償回路３０３１が導通状態となる。この時、第二電気容量Ｃｂが順に第六スイッチＴ６と第四スイッチＴ４を通して第二画素電極Ｍ２を充電することで、第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して低下した後に上昇する。これにより、正極性反転駆動時のΔＶ_１/ΔＶ_２値が、通常状態下の正極性反転駆動時のΔＶ_１/ΔＶ_２値よりも大きくなるため、正極性反転駆動時のΔＶ_１/ΔＶ_２と負極性反転駆動時のΔＶ_１/ΔＶ_２の値が等しくなる。よって、色ズレ低減効果を高めると同時に、残像現象を減らすことが出来る。

更に、説明すべき点は、以下の通りである。まず、正極性反転時において第一画素電極Ｍ１と第二画素電極Ｍ２の間に電圧差が存在するよう保証するために、第四スイッチＴ４の電流通過能力を制御することで、第四スイッチＴ４の導通時間内において、第二画素電極Ｍ２の電圧が電圧補償回路３０３１の作用によって第一画素電極Ｍ１と同等の電圧まで上昇することがないように、制御することが可能である。更に、第四スイッチＴ４は薄膜トランジスタであるため、薄膜トランジスタの特性に基づき、第四スイッチＴ４の横縦比によって第四スイッチＴ４の電流通過能力を制御することで、第四スイッチＴ４の導通時間内において、第二電気容量Ｃｂの第二画素電極Ｍ２に対する充電速度を制御し、これにより、第二画素電極Ｍ２の電圧が第二電気容量Ｃｂの充電によって第一画素電極Ｍ１と同等の電圧まで上昇することがないように、制御することが可能である。

当然ながら、その他の実施形態において、第四スイッチ・第五スイッチ・第六スイッチは、三極管・ダーリントン管等であることも可能である。

本実施例において、電圧補償回路３０３１が新たに設けられることで、正極性反転時に第二画素電極Ｍ２の電圧に対する補償が行われ、これにより正極性反転時のΔＶ_１/ΔＶ_２と負極性反転時のΔＶ_１/ΔＶ_２の値が等しくなる。以上により、正極性反転時のΔＶ_１/ΔＶ_２値が負極性反転時のΔＶ_１/ΔＶ_２値よりも小さいという従来技術における問題を解決することが出来る。

（実施例２）
図４を参照する。図４は、本発明の実施例２の配列基板の構造を示している。実施例１と異なるのは、実施例２において、第二走査線４０１＿２と第三走査線４０１＿３が新たに設けられて、それぞれ単独で第三スイッチＴ３と第四スイッチＴ４を制御する点である。更に、第三スイッチＴ３の制御端は、画素ユニット４０３と対応する第二走査線４０１＿２と接続され、第四スイッチＴ４の制御端は、画素ユニット４０３と対応する第三走査線４０１＿３と接続される。

本実施例の駆動方式は、以下の通りである。まず、走査方向ＥＦに沿って順に、画素ユニット４０３と対応する第一走査線４０１＿１・第二走査線４０１＿２・第三走査線４０１＿３に走査信号を入力する。第二走査線４０１＿２が走査信号を入力して第三スイッチＴ３が導通するよう制御された時、第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して変化するため（正極性反転時には低下し、負極性反転時には上昇する）、第二画素電極Ｍ２と第一画素電極Ｍ１の間に、所定の電圧差が存在するようになる。これにより、色ズレ低減効果が得られる。また、第三走査線４０１＿３が走査信号を入力して第四スイッチＴ４が導通するよう制御された時、電圧補償回路４０３１が第二画素電極Ｍ２に作用することにより、正極性反転時のΔＶ_１/ΔＶ_２と負極性反転時のΔＶ_１/ΔＶ_２の値が等しくなる。これにより、色ズレ低減効果を高めると同時に、残像現象を減らして、表示品質を向上させることが出来る。具体的な原理・過程については、上述した実施例の説明を参照することとし、簡潔性のために、ここで重複して述べることはしない。

当然ながら、電圧補償回路４０３１は負極性反転駆動時にオフ状態となるため、負極性反転駆動時における第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して上昇した後の状態を保つ。よって、図４に示した配列基板は、以下のような駆動方式も可能である。即ち、負極性反転駆動時に、第三走査線４０１＿３に走査信号を入力せず、第四スイッチＴ４をオフにする。これにより、負極性反転駆動時に電圧補償回路４０３１と第二画素電極Ｍ２が接続されず、同様に、第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して上昇した後の状態を保つことが出来る。また、正極性反転駆動時には、通常通り、第一走査線４０１＿１・第二走査線４０１＿２・第三走査線４０１＿３に対して順に走査信号を入力する。これにより、正極性反転駆動時において、電圧補償回路４０３１は導通状態となるとともに、第二画素電極Ｍ２と電気的に接続されるため、第二電気容量Ｃｂが順に第六スイッチＴ６と第四スイッチＴ４を通して第二画素電極Ｍ２を充電して、第二画素電極Ｍ２の電圧が上昇する。

（実施例３）
図５を参照する。図５は、本発明の実施例３の配列基板の構造を示している。図４に示した配列基板と異なるのは、主に以下の点である。実施例３の電圧補償回路５０３１は、第四スイッチＴ４と、基準電圧源５０３１１とからなり、基準電圧源５０３１１の出力電圧は、正極性反転駆動時にデータ線５０２が入力するデータ電圧よりも小さくならない。第一スイッチＴ１の制御端と第二スイッチＴ２の制御端は、いずれも画素ユニット５０３と対応する第一走査線５０１＿１と接続される。第三スイッチＴ３の制御端は、画素ユニット５０３と対応する第二走査線５０１＿２と接続される。第四スイッチＴ４の制御端は、画素ユニット５０３と対応する第三走査線５０１＿３と接続され、第四スイッチＴ４の第一端は、第二画素電極Ｍ２と接続され、第四スイッチＴ４の第二端は、基準電圧源５０３１１の出力端と接続される。

本実施例の駆動方式は、以下の通りである。まず、負極性反転駆動時には、走査方向ＥＦに沿って順に、画素ユニット５０３と対応する第一走査線５０１＿１・第二走査線５０１＿２に走査信号を入力する。第二走査線５０１＿２が走査信号を入力して第三スイッチＴ３が導通するよう制御された時、第二画素電極Ｍ２の電圧が第一電気容量Ｃａを通して上昇することにより、第二画素電極Ｍ２の電圧と第一画素電極Ｍ１の電圧が同じではなくなり、これにより、色ズレ低減効果が得られる。更に、第三走査線５０１＿３に走査信号を入力せず、第四スイッチＴ４をオフ状態にすることにより、第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して上昇した後の状態を保つことが出来る。また、正極性反転駆動時には、走査方向ＥＦに沿って順に、画素ユニット５０３と対応する第一走査線５０１＿１・第二走査線５０１＿２・第三走査線５０１＿３に走査信号を入力する。第二走査線５０１＿２が走査信号を入力して第三スイッチＴ３が導通するよう制御された時、第二画素電極Ｍ２の電圧が第一電気容量Ｃａを通して低下することにより、第二画素電極Ｍ２の電圧と第一画素電極Ｍ１の電圧が同じではなくなり、これにより、色ズレ低減効果が得られる。更に、第三走査線５０１＿３が走査信号を入力して第四スイッチＴ４が導通するよう制御された時、基準電圧源５０３１１から出力される電圧が第二画素電極Ｍ２の電圧よりも大きくなるため、第四スイッチＴ４の導通時において基準電圧源５０３１１は第二画素電極Ｍ２を充電する。これにより、第二画素電極Ｍ２の電圧が第一電気容量Ｃａを通して低下した後に上昇するため、正極性反転駆動時のΔＶ_１/ΔＶ_２と負極性反転駆動時のΔＶ_１/ΔＶ_２の値が等しくなる。以上により、色ズレ低減効果を高めると同時に、残像現象を減らすことが出来る。

（実施例４）
上述した各実施例は、いずれも正極性反転時において電圧補償回路が第二画素電極Ｍ２を充電することを通して、正極性反転駆動時のΔＶ_１/ΔＶ_２と負極性反転駆動時のΔＶ_１/ΔＶ_２の値が等しくなるようにしている。また、本発明の実施例４の配列基板では、負極性反転時において電圧補償回路が第二画素電極を充電することを通して、正極性反転駆動時のΔＶ_１/ΔＶ_２と負極性反転駆動時のΔＶ_１/ΔＶ_２の値が等しくなるようにすることが可能である。本実施例は、図５と類似した構造の配列基板である。異なるのは、基準電圧源５０３１１の出力電圧がコモン電極５０４の公共電圧よりも小さくならず、且つ駆動方式も同じではないという点である。

具体的には、図６を参照する。本実施例の配列基板は、図５に示した配列基板の構造と互いに類似しているものの、駆動方式と基準電圧源の出力電圧において異なっている。

このうち、基準電圧源６０３１１の出力電圧は、コモン電極６０４の公共電圧よりも小さくならない。本実施例の駆動方式は、以下の通りである。まず、正極性反転駆動時において、走査方向ＥＦに沿って順に、画素ユニット６０３と対応する第一走査線６０１＿１及び第二走査線６０１＿２に走査信号を入力する。第二走査線６０１＿２が走査信号を入力して第三スイッチＴ３が導通するよう制御された時、第二画素電極Ｍ２の電圧が第一電気容量Ｃａを通して低下することで、第二画素電極Ｍ２の電圧と第一画素電極Ｍ１の電圧が同じではなくなり、これにより色ズレ低減効果が得られる。更に、第三走査線６０１＿３に走査信号を入力せず、第四スイッチＴ４をオフ状態にすることで、第二画素電極Ｍ２の電圧が第一電気容量Ｃａを通して低下した後の状態を保つようにすることも可能である。これにより、正極性反転駆動の第二画素電極Ｍ２とコモン電極６０４の間の電圧差ΔＶ_１が、通常状態下の正極性反転駆動時におけるΔＶ_１と同等になる。即ち、正極性反転駆動時のΔＶ_１は、通常状態下の正極性反転駆動時におけるΔＶ_１の状態を保つことになるため、正極性反転駆動時のΔＶ_１/ΔＶ_２が通常状態下の正極性反転駆動時のΔＶ_１/ΔＶ_２と同等の値を保つようになる。また、負極性反転駆動時において、走査方向ＥＦに沿って順に、画素ユニット６０３と対応する第一走査線６０１＿１・第二走査線６０１＿２・第三走査線６０１＿３に走査信号を入力する。第二走査線６０１＿２が走査信号を入力して第三スイッチＴ３が導通するよう制御された時、第二画素電極Ｍ２の電圧が第一電気容量Ｃａを通して上昇することで、第二画素電極Ｍ２の電圧と第一画素電極Ｍ１の電圧が同じではなくなり、これにより色ズレ低減効果が得られる。第三走査線６０１＿３が走査信号を入力して第四スイッチＴ４が導通するよう制御された時、基準電圧源６０３１１の出力電圧は公共電圧よりも大きく、且つ第二画素電極Ｍ２の電圧は第一電気容量Ｃａを通して上昇した後も依然として公共電圧よりも小さいままとなるため、第四スイッチＴ４の導通時において基準電圧源６０３１１が第二画素電極Ｍ２を充電する。よって、第二画素電極Ｍ２の電圧は、第一電気容量Ｃａを通して上昇した後に上昇する。これにより、負極性反転駆動時の第二画素電極Ｍ２とコモン電極３０４の間の電圧差ΔＶ_１が通常状態下のΔＶ_１よりも小さくなるため、負極性反転駆動時のΔＶ_１/ΔＶ_２値が通常状態下の負極性反転駆動時のΔＶ_１/ΔＶ_２値よりも小さくなる。以上のように、負極性反転駆動時のΔＶ_１/ΔＶ_２と正極性反転駆動時のΔＶ_１/ΔＶ_２の値が等しくなるようにすることで、色ズレ低減効果を高めると同時に、残像現象を減らすことが出来る。

（実施例５）
図７を参照する。本発明の実施例５の液晶表示パネルは、配列基板７０１と、カラーフィルター基板７０２と、配列基板７０１と彩色濾光基版７０２の間に位置する液晶層７０３とからなる。このうち、配列基板７０１は、上述した実施例の中のいずれか一つの配列基板である。

以上は、本発明の実施例について述べたに過ぎず、これにより本発明の請求範囲を限定するものではない。本発明の明細書及び図の内容を利用してなされた同等の効果を持つ構造やフローについての変更、或は、他の関連技術における直接的・間接的な運用は、いずれも本発明の特許保護の範囲内に含まれる。

（従来技術）
Ｇｎ 走査線
Ｇｎ＋１ 走査線
Ｄａｔａ データ線
Ａ区 Ａエリア
Ｂ区 Ｂエリア
ＴＦＴ＿Ａ 薄膜トランジスタ
ＴＦＴ＿Ｂ 薄膜トランジスタ
ＴＦＴ＿Ｃ１ 薄膜トランジスタ
Ｃｓ１ 電気容量
Ｃｓｔ＿Ａ 蓄積容量
Ｃｓｔ＿Ｂ 蓄積容量
Ｃｌｃ＿Ａ 液晶容量
Ｃｌｃ＿Ｂ 液晶容量
Ｍ１ 金属層
Ｍ２ 金属層
ＳｉＮｘ 絶縁層
ＡＳ ａ−ｓｉ 半導体層

（本発明）
３０１ 第一走査線
３０２ データ線
３０３ 画素ユニット
３０３１ 電圧補償回路
３０４ コモン電極
４０１＿１ 第一走査線
４０１＿２ 第二走査線
４０１＿３ 第三走査線
４０２ データ線
４０３ 画素ユニット
４０３１ 電圧補償回路
４０４ コモン電極
５０１＿１ 第一走査線
５０１＿２ 第二走査線
５０１＿３ 第三走査線
５０２ データ線
５０３ 画素ユニット
５０３１ 電圧補償回路
５０３１１ 基準電圧源
５０４ コモン電極
６０１＿１ 第一走査線
６０１＿２ 第二走査線
６０１＿３ 第三走査線
６０２ データ線
６０３ 画素ユニット
６０３１ 電圧補償回路
６０３１１ 基準電圧源
６０４ コモン電極
７０１ 配列基板
７０２ カラーフィルター基板
７０３ 液晶層
Ａｎ 画素ユニット
Ａｎ＋１ 画素ユニット
Ａｎ＋２ 画素ユニット
Ｂ１ 点Ｂ１
Ｂ２ 点Ｂ２
Ｃａ 第一電気容量
Ｃｂ 第二電気容量
ＥＦ 走査方向
Ｇｎ 第一走査線
Ｇｎ＋１ 第一走査線
Ｇｎ＋２ 第一走査線
Ｍ１ 第一画素電極
Ｍ２ 第二画素電極
Ｔ１ 第一スイッチ
Ｔ２ 第二スイッチ
Ｔ３ 第三スイッチ
Ｔ４ 第四スイッチ
Ｔ５ 第五スイッチ
Ｔ６ 第六スイッチ
Ｖｄ ドレイン電圧
Ｖｇ ゲート電圧
Ｖｓ ソース電圧

Claims (16)

1. 複数本の第一走査線と、複数本のデータ線と、複数個の画素ユニットと、コモン電極とからなる、配列基板であって、
   各前記画素ユニットは、それぞれ一本の第一走査線及び一本のデータ線と対応するとともに、各前記画素ユニットは、第一画素電極と、第二画素電極と、第一スイッチと、第二スイッチと、第三スイッチと、第一電気容量と、電圧補償回路とからなり、
   前記画素ユニットと対応する前記第一走査線は、前記第一スイッチ及び第二スイッチと接続され、
   前記画素ユニットと対応する前記データ線は、前記第一スイッチ及び第二スイッチを通して、それぞれ前記第一画素電極及び第二画素電極と接続され、
   前記第三スイッチは、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する第一走査線と接続され、
   前記第二画素電極は、前記第三スイッチを通して前記第一電気容量の一端と接続され、
   前記第一電気容量の他端は、前記コモン電極と接続され、
   前記電圧補償回路は、前記画素ユニットと対応する前記第二画素電極、及び走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線と接続され、
   このうち、走査方向に沿って順に、複数本の前記第一走査線に対して走査を行うとともに、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する前記第一走査線が走査信号を入力することで、前記画素ユニットの前記第三スイッチが導通するよう制御された時、前記画素ユニットの前記第二画素電極の電圧は、前記第一電気容量を通して変化し、
   前記第一電気容量は、正極性反転時の容量値が負極性反転時の容量値よりも大きく、
   更に、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力した時、前記画素ユニットの前記電圧補償回路は、前記画素ユニットの前記第二画素電極に作用し、
   これにより、正極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比が等しくなることを特徴とする、配列基板。
2. 更に、負極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力した時、前記画素ユニットの前記電圧補償回路がオフ状態となることで、前記画素ユニットの前記第二画素電極の電圧は、前記第一電気容量を通して変化した後の状態を保ち、
   また更に、正極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力した時、前記画素ユニットの前記電圧補償回路が導通状態となることで、前記画素ユニットの前記第二画素電極の電圧は、前記第一電気容量を通して変化した後に上昇し、
   これにより、正極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比が等しくなることを特徴とする、請求項１に記載の配列基板。
3. 更に、前記電圧補償回路は、第四スイッチと、第五スイッチと、第六スイッチと、第二電気容量とからなり、
   前記第四スイッチは、制御端と、第一端と、第二端とからなり、
   前記第五スイッチと第六スイッチは、いずれも制御端と、入力端と、出力端とからなり、
   前記第四スイッチの制御端は、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線と接続され、前記第四スイッチの第一端は、前記第二画素電極と接続され、前記第四スイッチの第二端は、前記第六スイッチの出力端と接続され、
   前記第五スイッチの制御端は、前記画素ユニットと対応する前記第一走査線と接続され、前記第五スイッチの入力端は、前記画素ユニットと対応する前記データ線と接続され、前記第五スイッチの出力端は、前記第二電気容量の一端と接続され、
   前記第六スイッチの制御端及び入力端は、いずれも前記第五スイッチの出力端と接続され、
   前記第二電気容量の他端は、前記コモン電極と接続され、
   また更に、
   負極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力して、前記画素ユニットの前記第四スイッチが導通するよう制御された時、前記第六スイッチがオフ状態となることで、前記画素ユニットの前記電圧補償回路は、オフ状態となり、
   正極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力して前記画素ユニットの前記第四スイッチが導通するよう制御された時、前記第六スイッチが導通状態となることで、前記画素ユニットの前記電圧補償回路は、導通状態となり、
   前記画素ユニットの前記第二電気容量は、前記第六スイッチと第四スイッチを順に通して前記第二画素電極を充電し、これにより前記第二画素電極の電圧は、前記第一電気容量を通して変化した後に上昇することを特徴とする、請求項２に記載の配列基板。
4. 更に、前記第四スイッチ・第五スイッチ・第六スイッチは、いずれも薄膜トランジスタであり、
   前記第四スイッチである薄膜トランジスタのゲートは、前記第四スイッチの制御端と対応し、
   前記第四スイッチである薄膜トランジスタのソースは、前記第四スイッチの第一端と対応し、
   前記第四スイッチである薄膜トランジスタのドレインは、前記第四スイッチの第二端と対応し、
   前記第五スイッチである薄膜トランジスタのゲートは、前記第五スイッチの制御端と対応し、
   前記第五スイッチである薄膜トランジスタのソースは、前記第五スイッチの入力端と対応し、
   前記第五スイッチである薄膜トランジスタのドレインは、前記第五スイッチの出力端と対応し、
   前記第六スイッチである薄膜トランジスタのゲートは、前記第六スイッチの制御端と対応し、
   前記第六スイッチである薄膜トランジスタのソースは、前記第六スイッチの入力端と対応し、
   前記第六スイッチである薄膜トランジスタのドレインは、前記第六スイッチの出力端と対応することを特徴とする、請求項３に記載の配列基板。
5. 更に、前記第一スイッチ・第二スイッチ・第三スイッチは、いずれも薄膜トランジスタスイッチであることを特徴とする、請求項１に記載の配列基板。
6. 複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の画素ユニットと、コモン電極とからなる、配列基板であって、
   各前記画素ユニットは、それぞれ一本の第一走査線・一本の第二走査線・一本の第三走査線・一本のデータ線と対応するとともに、各前記画素ユニットは、第一画素電極と、第二画素電極と、第一スイッチと、第二スイッチと、第三スイッチと、第一電気容量と、電圧補償回路とからなり、
   前記画素ユニットと対応する前記第一走査線は、前記第一スイッチ及び第二スイッチと接続され、
   前記画素ユニットと対応する前記データ線は、前記第一スイッチ及び第二スイッチを通して、それぞれ前記第一画素電極及び第二画素電極と接続され、
   前記画素ユニットと対応する前記第二走査線は、前記第三スイッチと接続され、
   前記第二画素電極は、前記第三スイッチを通して前記第一電気容量の一端と接続され、
   前記第一電気容量の他端は、前記コモン電極と接続され、
   前記電圧補償回路は、前記画素ユニットと対応する前記第三走査線及び前記第二画素電極と接続され、
   このうち、順に前記画素ユニットと対応する前記第一走査線・第二走査線・第三走査線に対して走査を行うとともに、前記第二走査線が走査信号を入力することで前記第三スイッチが導通するよう制御された時、前記第二画素電極の電圧は、前記第一電気容量を通して変化し、
   前記第一電気容量は、正極性反転時の容量値が負極性反転時の容量値よりも大きく、
   前記第三走査線が走査信号を入力した時、前記電圧補償回路は、前記第二画素電極に作用し、
   これにより、正極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比が等しくなることを特徴とする、配列基板。
7. 更に、負極性反転時において、前記第三走査線が走査信号を入力した時、前記電圧補償回路がオフ状態となることで、前記第二画素電極の電圧は、前記第一電気容量を通して変化した後の状態を保ち、
   また更に、正極性反転時において、前記第三走査線が走査信号を入力した時、前記電圧補償回路が導通状態となることで、前記第二画素電極の電圧は、前記第一電気容量を通して変化した後に上昇し、
   これにより、正極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比が等しくなることを特徴とする、請求項６に記載の配列基板。
8. 更に、前記電圧補償回路は、第四スイッチと、第五スイッチと、第六スイッチと、第二電気容量とからなり、
   前記第四スイッチは、制御端と、第一端と、第二端とからなり、
   前記第五スイッチ及び第六スイッチは、いずれも制御端と、入力端と、出力端とからなり、
   前記第四スイッチの制御端は、前記画素ユニットと対応する前記第三走査線と接続され、前記第四スイッチの第一端は、前記第二画素電極と接続され、前記第四スイッチの第二端は、前記第六スイッチの出力端と接続され、
   前記第五スイッチの制御端は、前記画素ユニットと対応する前記第一走査線と接続され、前記第五スイッチの入力端は、前記画素ユニットと対応する前記データ線と接続され、前記第五スイッチの出力端は、前記第二電気容量の一端と接続され、
   前記第六スイッチの制御端及び入力端は、いずれも前記第五スイッチの出力端と接続され、
   前記第二電気容量の他端は、前記コモン電極と接続され、
   また更に、負極性反転期間において、前記第三走査線が走査信号を入力して前記第四スイッチが導通するよう制御された時、前記第六スイッチがオフ状態となることで、前記電圧補償回路は、オフ状態となり、
   正極性反転期間において、前記第三走査線が走査信号を入力して前記第四スイッチが導通するよう制御された時、前記第六スイッチが導通状態となることで、前記電圧補償回路は、導通状態となり、
   前記第二電気容量が前記第六スイッチ及び第四スイッチを順に通して前記第二画素電極を充電することで、前記第二画素電極の電圧は、前記第一電気容量を通して変化した後に上昇することを特徴とする、請求項７に記載の配列基板。
9. 更に、前記第四スイッチ・第五スイッチ・第六スイッチは、いずれも薄膜トランジスタであり、
   前記第四スイッチである薄膜トランジスタのゲートは、前記第四スイッチの制御端と対応し、
   前記第四スイッチである薄膜トランジスタのソースは、前記第四スイッチの第一端と対応し、
   前記第四スイッチである薄膜トランジスタのドレインは、前記第四スイッチの第二端と対応し、
   前記第五スイッチである薄膜トランジスタのゲートは、前記第五スイッチの制御端と対応し、
   前記第五スイッチである薄膜トランジスタのソースは、前記第五スイッチの入力端と対応し、
   前記第五スイッチである薄膜トランジスタのドレインは、前記第五スイッチの出力端と対応し、
   前記第六スイッチである薄膜トランジスタのゲートは、前記第六スイッチの制御端と対応し、
   前記第六スイッチである薄膜トランジスタのソースは、前記第六スイッチの入力端と対応し、
   前記第六スイッチである薄膜トランジスタのドレインは、前記第六スイッチの出力端と対応することを特徴とする、請求項８に記載の配列基板。
10. 更に、前記第一スイッチ・第二スイッチ・第三スイッチは、いずれも薄膜トランジスタスイッチであることを特徴とする、請求項６に記載の配列基板。
11. 更に、正極性反転時において、前記第三走査線が走査信号を入力した時、前記電圧補償回路がオフ状態となることで、前記第二画素電極の電圧は、前記第一電気容量を通して変化した後の状態を保ち、
    また更に、負極性反転時において、前記第三走査線が走査信号を入力した時、前記電圧補償回路が導通状態となることで、前記第二画素電極の電圧は、前記第一電気容量を通して変化した後に上昇し、
    これにより、正極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比が等しくなることを特徴とする、請求項６に記載の配列基板。
12. 配列基板と、カラーフィルター基板と、前記配列基板と前記カラーフィルター基板の間に位置する液晶層とからなる、液晶表示パネルであって、
    前記配列基板は、複数本の第一走査線と、複数本のデータ線と、複数個の画素ユニットと、コモン電極とからなり、
    各前記画素ユニットは、それぞれ一本の第一走査線及び一本のデータ線と対応するとともに、各前記画素ユニットは、第一画素電極と、第二画素電極と、第一スイッチと、第二スイッチと、第三スイッチと、第一電気容量と、電圧補償回路とからなり、
    前記画素ユニットと対応する前記第一走査線は、前記第一スイッチ及び第二スイッチと接続され、
    前記画素ユニットと対応する前記データ線は、前記第一スイッチ及び第二スイッチを通して、それぞれ前記第一画素電極及び第二画素電極と接続され、
    前記第三スイッチは、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する第一走査線と接続され、
    前記第二画素電極は、前記第三スイッチを通して前記第一電気容量の一端と接続され、
    前記第一電気容量の他端は、前記コモン電極と接続され、
    前記電圧補償回路は、前記画素ユニットと対応する前記第二画素電極、及び走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する第一走査線と接続され、
    このうち、走査方向に沿って順に、複数本の前記第一走査線に対して走査を行うとともに、走査方向に沿って配列し且つ前記画素ユニットと隣接する次の画素ユニットと対応する前記第一走査線が走査信号を入力することで、前記画素ユニットの前記第三スイッチが導通するよう制御された時、前記画素ユニットの前記第二画素電極の電圧は、前記第一電気容量を通して変化し、
    前記第一電気容量は、正極性反転時の容量値が負極性反転時の容量値よりも大きく、
    更に、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力した時、前記画素ユニットの前記電圧補償回路は、前記画素ユニットの前記第二画素電極に作用し、
    これにより、正極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比が等しくなることを特徴とする、液晶表示パネル。
13. 更に、負極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力した時、前記画素ユニットの前記電圧補償回路がオフ状態となることで、前記画素ユニットの前記第二画素電極の電圧は、前記第一電気容量を通して変化した後の状態を保ち、
    また更に、正極性反転時において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力した時、前記画素ユニットの前記電圧補償回路が導通状態となることで、前記画素ユニットの前記第二画素電極の電圧は、前記第一電気容量を通して変化した後に上昇し、
    これにより、正極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比と、負極性反転時における、前記第二画素電極―前記コモン電極間の電圧差と前記第一画素電極―前記コモン電極間の電圧差の比が等しくなることを特徴とする、請求項１２に記載の液晶表示パネル。
14. 更に、前記電圧補償回路は、第四スイッチと、第五スイッチと、第六スイッチと、第二電気容量とからなり、
    前記第四スイッチは、制御端と、第一端と、第二端とからなり、
    前記第五スイッチと第六スイッチは、いずれも制御端と、入力端と、出力端とからなり、
    前記第四スイッチの制御端は、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線と接続され、前記第四スイッチの第一端は、前記第二画素電極と接続され、前記第四スイッチの第二端は、前記第六スイッチの出力端と接続され、
    前記第五スイッチの制御端は、前記画素ユニットと対応する前記第一走査線と接続され、前記第五スイッチの入力端は、前記画素ユニットと対応する前記データ線と接続され、前記第五スイッチの出力端は、前記第二電気容量の一端と接続され、
    前記第六スイッチの制御端及び入力端は、いずれも前記第五スイッチの出力端と接続され、
    前記第二電気容量の他端は、前記コモン電極と接続され、
    また更に、
    負極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力して、前記画素ユニットの前記第四スイッチが導通するよう制御された時、前記第六スイッチがオフ状態となることで、前記画素ユニットの前記電圧補償回路は、オフ状態となり、
    正極性反転期間において、走査方向に沿って配列し且つ前記画素ユニットと一個の画素ユニットを隔てた画素ユニットと対応する前記第一走査線が走査信号を入力して前記画素ユニットの前記第四スイッチが導通するよう制御された時、前記第六スイッチが導通状態となることで、前記画素ユニットの前記電圧補償回路は、導通状態となり、
    前記画素ユニットの前記第二電気容量は、前記第六スイッチと第四スイッチを順に通して前記第二画素電極を充電し、これにより前記第二画素電極の電圧は、前記第一電気容量を通して変化した後に上昇することを特徴とする、請求項１３に記載の液晶表示パネル。
15. 更に、前記第四スイッチ・第五スイッチ・第六スイッチは、いずれも薄膜トランジスタであり、
    前記第四スイッチである薄膜トランジスタのゲートは、前記第四スイッチの制御端と対応し、
    前記第四スイッチである薄膜トランジスタのソースは、前記第四スイッチの第一端と対応し、
    前記第四スイッチである薄膜トランジスタのドレインは、前記第四スイッチの第二端と対応し、
    前記第五スイッチである薄膜トランジスタのゲートは、前記第五スイッチの制御端と対応し、
    前記第五スイッチである薄膜トランジスタのソースは、前記第五スイッチの入力端と対応し、
    前記第五スイッチである薄膜トランジスタのドレインは、前記第五スイッチの出力端と対応し、
    前記第六スイッチである薄膜トランジスタのゲートは、前記第六スイッチの制御端と対応し、
    前記第六スイッチである薄膜トランジスタのソースは、前記第六スイッチの入力端と対応し、
    前記第六スイッチである薄膜トランジスタのドレインは、前記第六スイッチの出力端と対応することを特徴とする、請求項１４に記載の液晶表示パネル。
16. 更に、前記第一スイッチ・第二スイッチ・第三スイッチは、いずれも薄膜トランジスタスイッチであることを特徴とする、請求項１２に記載の液晶表示パネル。