[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016225685A - 半導体装置、表示システム及び信号監視方法 - Google Patents

半導体装置、表示システム及び信号監視方法 Download PDF

Info

Publication number
JP2016225685A
JP2016225685A JP2015107180A JP2015107180A JP2016225685A JP 2016225685 A JP2016225685 A JP 2016225685A JP 2015107180 A JP2015107180 A JP 2015107180A JP 2015107180 A JP2015107180 A JP 2015107180A JP 2016225685 A JP2016225685 A JP 2016225685A
Authority
JP
Japan
Prior art keywords
signal
monitoring
display
counter
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015107180A
Other languages
English (en)
Other versions
JP6563250B2 (ja
Inventor
大介 深瀬
Daisuke Fukase
大介 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2015107180A priority Critical patent/JP6563250B2/ja
Publication of JP2016225685A publication Critical patent/JP2016225685A/ja
Application granted granted Critical
Publication of JP6563250B2 publication Critical patent/JP6563250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Closed-Circuit Television Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Studio Devices (AREA)

Abstract

【課題】故障検出の対象となる信号を増やしても回路規模の削減が可能な半導体装置、表示システム、及び信号監視方法を提供すること。【解決手段】N個(Nは2以上の整数)の故障検出部を備え、第1の故障検出部は、クロック源で生成された基準クロックを監視信号として被監視信号である第1の信号の故障を検出し、第i(iは、2≦i≦Nの整数)の故障検出部は、第(i−1)の信号を監視信号として被監視信号である第iの信号の故障を検出する。【選択図】図3

Description

本発明は、半導体装置、表示システム及び信号監視方法に関し、特に画像表示に関連する信号の故障の有無を検出して監視する機能を備えた半導体装置、表示システム及び信号監視方法に関する。
表示システムの従来技術の一例として、車両における車載用後方監視装置(バックモニタ)が知られている。車載用後方監視装置では、車両の後部が運転者の死角となるので、車体の後部にカメラを設置し、バックギヤの入力に連動してカメラを作動させ、車両後部周辺の映像を取得して、この映像を車両内に設置されたモニタに表示させる。その際、たとえばバック運転の操舵角に応じた車両走行予測軌跡を、カメラで撮像された映像にスーパーインポーズした合成映像を出力すること、あるいはカメラで撮像された映像に線描画等の加工処理を施した合成映像を出力することが行われている。
このような表示システムには画像表示装置が含まれ、該画像表示装置によって、カメラから入力された映像信号あるいは合成映像信号のモニタへの表示が制御されるが、その際、画像表示装置において処理された同期信号等の画像表示に関連する信号(画像表示用信号)の監視が必要となる場合がある。カメラ本体又は周辺回路の故障や、信号ラインの断線や、信号ラインに入り込むノイズの影響を受けて画像データの異常や画像表示用信号の異常が起きているにもかかわらずモニタへの表示制御を継続すると、表示のずれや不意の停止といった誤動作が発生するからである(たとえば、特許文献1)。
一方、画像表示用信号の異常検出方法として、特許文献2に開示されたものが知られている。特許文献2に開示された画像表示用信号の異常検出方法では、画像表示装置に画像を表示するために使用される複数の画像表示用信号のうち、第1の信号と、第1の信号よりも周期が短い第2の信号とに関して、第1の信号が入力されてから次の第1の信号が入力されるまでの期間に、第2の信号が入力される入力数を計数し、計数された入力数が所定範囲外であるときには、第1の信号又は第2の信号が異常であると判定する。
図8に、特許文献2に開示された画像表示用信号の異常検出方法を採用した比較例に係る信号監視回路100を示す。信号監視回路100は、画像表示装置における画像処理部と、LCD(Liquid Crystal Display)160とのインタフェースであるLCD I/F(インタフェース)200に含まれ、水平同期信号停止検出回路520及びデータイネーブル信号停止検出回路540を備えている。LCD I/F200は、MCU(Micro Control Unit)240からLCD制御信号を受け取り、LCDを制御するためのLCD制御信号をLCD160に送出する。
水平同期信号停止検出回路520は水平同期信号の異常の有無を検出し、異常がない場合にはそのままLCD160に出力するとともに、異常が検出された場合には信号停止検出フラグをMCU240に送信する。データイネーブル信号停止検出回路540はデータイネーブル信号の異常の有無を検出し、異常がない場合にはそのままLCD160に出力するとともに、異常が検出された場合には信号停止検出フラグをMCU240に送信する。
水平同期信号停止検出回路520は、上記特許文献2に開示された異常検出方法と同様の方法を用いた異常検出回路であり、水平同期信号が入力されてからつぎの水平同期信号が入力されるまでの期間に、参照クロックが入力される入力数を計数し、計数された入力数が所定範囲外であるときには、水平同期信号又は参照クロックが異常であると判定する。同様に、データイネーブル信号停止検出回路540は、データイネーブル信号が入力されてからつぎのデータイネーブル信号が入力されるまでの期間に、参照クロックが入力される入力数を計数し、計数された入力数が所定範囲外であるときには、データイネーブル信号又は参照クロックが異常であると判定する。なお、参照クロックとは、画像表示装置の全体を制御するための基準となるクロックである。一方、比較例に係る信号監視回路100では、ピクセルクロックの異常検出は行っておらず、画像表示装置内において処理されたピクセルクロックはそのままLCD供給される。
特開2007−318558号公報 特開2003−167545号公報
上記比較例に係る信号監視回路100では、水平同期信号及びデータイネーブル信号の各々の1周期に含まれる参照クロックの数を計数する。水平同期信号及びデータイネーブル信号は、双方とも映像ブランキング期間を含むこともあって比較的周期が長いのに対し、参照クロックは比較的周波数が高い。そのため、参照クロック計数のためのカウンタのビット数を大きくしておく必要が生じ、その結果、異常検出回路の回路規模が大きくなってしまうという問題があった。また、ピクセルクロックの異常検出を行っていないので、ピクセルクロックに異常が発生した場合には、LCDに表示される画像に乱れ等が発生するという問題があった。しかしながら、ピクセルクロックの異常検出も行おうとするとさらに回路規模が大きくなってしまうという問題があった。
本発明は、上述した課題を解決するためになされたものであり、故障検出の対象となる信号を増やしても回路規模の削減が可能な半導体装置、表示システム、及び信号監視方法を提供することを目的とする。
本発明に係る半導体装置は、N個(Nは2以上の整数)の故障検出部を備え、第1の故障検出部は、クロック源で生成された基準クロックを監視信号として被監視信号である第1の信号の故障を検出し、第i(iは、2≦i≦Nの整数)の故障検出部は、第(i−1)の信号を監視信号として被監視信号である第iの信号の故障を検出するものである。
また、本発明に係る表示システムは、上記の半導体装置と、対象物の映像を取得し映像信号を出力する撮像部と、前記映像信号と合成する合成用映像信号を生成する情報処理部と、前記映像信号又は前記映像信号と前記合成用映像信号とを合成した合成映像信号を表示部に表示させるための画像データに変換する表示制御部と、前記表示制御部を制御する前記基準クロックを生成する前記クロック源と、前記画像データに基づいて画像を表示する表示部と、を備え、前記第1の信号ないし第Nの信号の各々は、前記表示制御部から出力される複数の画像表示用信号のいずれかであるものである。
一方、本発明に係る信号監視方法は、N個(Nは2以上の整数)の故障検出部を備えた信号監視装置による信号監視方法であって、第1の故障検出部により、クロック源で生成された基準クロックを監視信号として被監視信号である第1の信号の故障を検出し、第i(iは、2≦i≦Nの整数)の故障検出部により、第(i−1)の信号を監視信号として被監視信号である第iの信号の故障を検出するものである。
本発明によれば、故障検出の対象となる信号を増やしても回路規模の削減が可能な半導体装置、表示システム、及び信号監視方法を提供することができる。
実施の形態に係る表示システムの構成の一例を示す機能ブロック図である。 実施の形態に係る画像表示装置における各画像表示用信号の動作状態を示すタイムチャートである。 実施の形態に係る信号監視回路の全体の構成の一例を示す機能ブロック図である。 実施の形態に係るピクセルクロック停止検出回路の一例を示す機能ブロック図、及びピクセルクロックの停止検出におけるタイムチャートを示す図である。 実施の形態に係る水平同期信号停止検出回路の一例を示す機能ブロック図、及び水平同期信号の停止検出におけるタイムチャートを示す図である。 実施の形態に係る信号停止検出回路の動作を説明するためのタイムチャートである。 実施の形態に係るデータイネーブル信号停止検出回路の一例を示す機能ブロック図、及びデータイネーブル信号の停止検出におけるタイムチャートを示す図である。 比較例に係る信号監視回路の全体の構成を示す機能ブロック図である。
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。本実施の形態では、本発明に係る表示システムを、車両における車載用後方監視装置(バックモニタ)に適用した形態を例示して説明する。また、本実施の形態に係る半導体装置は、たとえば、以下に説明する信号監視回路10を含む回路を半導体集積回路技術を用いて実現することにより得られる。
図1を参照して、本実施の形態に係る表示システム1について説明する。図1に示すように、本実施の形態に係る表示システム1は、画像表示装置(表示制御部)12、カメラ14、LCD16、クロック源22、及びMCU24を含んで構成されている。
カメラ14は、一例として車両の後部に設置された車載カメラであり、車両後部周辺の映像を撮像し映像信号として画像表示装置12へ出力する。
MCU24は、表示システム1を統括制御するとともに、カメラ14で撮像された映像に合成する映像を生成し、合成用映像信号として画像表示装置12へ出力する。
LCD16は、カメラ14によって撮像された画像等を表示する液晶ディスプレイである。本実施の形態では、ディスプレイとしてLCDを用いているが、これに限定されず、CRT(Cathode Ray Tube)ディスプレイ等他のディスプレイを用いてもよい。
クロック源22は、画像表示装置12の動作を制御する基準クロックである参照クロック(REF_CLK)を生成する回路である。クロック源22は、一例として、水晶振動子を用いた水晶発振器により構成され、本実施の形態では、画像表示装置12の外部に独立して設けられている。本実施の形態に係るクロック源22は、たとえば二重化され、表示システム1とは独立した監視回路を設けることにより高信頼度とされているので、本実施の形態では、参照クロックREF_CLKの故障は考慮しなくてよい。
画像表示装置12は、画像処理部18、及びLCD I/F20を含んで構成されており、画像処理部18は、カメラ14から入力された映像信号、あるいはMCU24から入力された合成用映像信号を処理して、LCD16を駆動するための画像データ信号を生成する。より具体的には、画像表示装置12は、カメラ14から入力されたアナログの映像信号に対してアナログ/ディジタル変換処理、サンプリング処理を行い、フレーム単位のディジタル形式の画像データ信号としてLCD16に送る。また、画像表示装置12は、MCU24で生成された映像信号、たとえばバック運転の操舵角に応じた車両走行予測軌跡を、カメラ14で撮像された映像にスーパーインポーズした映像の画像データ信号を生成する。
画像表示装置12では、画像データ信号とともに、画像表示用信号、すなわち、同期信号、データイネーブル信号DE、ピクセルクロックPIX_CLK等が生成される。同期信号とは、LCD等のディスプレイで画面を走査するタイミングを決定するために用いられる信号であり、垂直同期信号と水平同期信号とがある。垂直同期信号V_SYNCは、フレーム単位の画像データ信号を処理する際の1フレームの期間を規定する同期信号であり、水平同期信号H_SYNCは、当該画像データ信号の1ラインの期間を規定する同期信号である。
一方、データイネーブル信号DEは、有効な画像データ信号をLCD16に入力するタイミングを示す信号であり、ピクセルクロックは、LCD16に表示する各画素データを更新するタイミングを示すクロック信号である。
本実施の形態に係る信号監視回路では、上記の画像表示用信号のうち、ピクセルクロックPIX_CLK、水平同期信号H_SYNC、及びデータイネーブル信号DEの監視を行う。図1では、画像処理部18で生成されたピクセルクロックPIX_CLK、水平同期信号H_SYNC、データイネーブル信号DEが、LCD I/F20に入力されている。LCD I/F20は、画像表示用信号を一旦終端し、異常の有無等について監視するためのインタフェースであり、異常がなければ該画像表示用信号をそのままLCD16に送る。なお、画像データ信号も、画像処理部18からLCD I_F20を介してLCD16に送られるが、図1では省略している。
図2は、ピクセルクロックPIX_CLK、水平同期信号H_SYNC、データイネーブル信号DEの動作を、参照クロックREF_CLKの動作とともに示したタイムチャートである。
参照クロックREF_CLKは、上述したようにクロック源22から供給されるクロックであり、その周波数は、一例として32MHzである。ピクセルクロックPIX_CLKの周波数は、LCD16の解像度によって異なるが、本実施の形態では、一例として33〜100MHzである。
図2に示すように、水平同期信号H_SYNCは、水平走査期間Thごとに1つのパルスを出力し、その周波数は、一例として33〜40kHzである。
データイネーブル信号DEは、垂直走査期間Tvを1周期として構成されており、垂直走査期間Tvは、垂直データ有効期間Tvdと垂直ブランキング期間Tvbから構成されている。垂直ブランキング期間Tvbは、1フレームごとの帰線期間であり、この期間においては画像が表示されず、垂直データ有効期間Tvd内の画素データが画像として表示される。
一方、垂直データ有効期間Tvdには1フレーム内のライン数分の水平走査期間Thが含まれ、各水平走査期間Thには、水平データ有効期間Thd及び水平ブランキング期間Thbが含まれる。水平ブランキング期間Thbは、1ラインごとの帰線期間でありこの期間は画像の表示を停止するので、実際に表示される画素データは水平データ有効期間Thd内の画素データである。したがって、データイネーブル信号DEの周波数は、水平データ有効期間Thdを1周期とすれば、水平同期信号H_SYNCの周波数と同じ33〜40kHzとなるが、データイネーブル信号DEの1周期の周波数でみた場合には、垂直同期信号の周波数(リフレッシュレート)となり、本実施の形態では、一例として60Hzとなっている。
つぎに、図3を参照して、本実施の形態に係る信号監視回路10について説明する。図3に示すように、信号監視回路10はLCD I/F20に含まれ、ピクセルクロック停止検出回路50、水平同期信号停止検出回路52、及びデータイネーブル信号停止検出回路54を備えている。LCD I/F20は、MCU24からLCD制御信号を受け取り、LCDを制御するための信号をLCD16に送出する。
ピクセルクロック停止検出回路50には、監視信号としての参照クロックREF_CLKとともに被監視信号としてのピクセルクロックPIX_CLKが入力され、ピクセルクロックPIX_CLKの異常の有無が監視される。本実施の形態では、ある信号の監視を他の信号を用いて行っており、この場合の監視の対象となる信号を「被監視信号」といい、監視に用いる信号を「監視信号」という。監視の結果、異常がなければそのままLCD16に出力され、異常があった場合には、アクティブにされた(異常を示す値に設定された)信号停止検出フラグSFがMCU24に出力される。
なお、信号停止検出フラグSFは、画像表示用信号に停止等の異常が発生したことを画像表示用信号ごとに示すフラグであり、アクティブにされた信号停止検出フラグSFを受信したMCU24は、LCD16の表示の停止等、表示システム1で規定された必要な処理を実行する。なお、信号停止検出フラグSFの詳細については後述する。
水平同期信号停止検出回路52には、監視信号であるピクセルクロックPIX_CLKとともに被監視信号である水平同期信号H_SYNCが入力され、水平同期信号H_SYNCの異常の有無が監視される。監視の結果、異常がなければそのままLCD16に出力され、異常があった場合には、アクティブにされた信号停止検出フラグSFがMCU24に出力される。
データイネーブル信号停止検出回路54には、監視信号である水平同期信号H_SYNCとともに被監視信号であるデータイネーブル信号DEが入力され、データイネーブル信号DEの異常の有無が監視される。監視の結果、異常がなければそのままLCD16に出力され、異常があった場合には、アクティブにされた信号停止検出フラグSFがMCU24に出力される。
以上のように、本実施の形態では、画像表示装置12とは独立した外部クロックである参照クロックREF_CLKを監視信号としてピクセルクロックPIX_CLKを監視し、異常の有無が監視されたピクセルクロックPIX_CLKを監視信号として水平同期信号H_SYNCを監視し、異常の有無が監視された水平同期信号H_SYNCを監視信号としてデータイネーブル信号DEを監視する構成となっている。
つぎに、図4ないし図7を参照し、ピクセルクロック停止検出回路50、水平同期信号停止検出回路52、及びデータイネーブル信号停止検出回路54についてより詳細に説明する。
図4(a)は、ピクセルクロック停止検出回路50の構成の一例を示す機能ブロック図であり、図4(b)は、ピクセルクロックPIX_CLKの停止を検出する場合のタイムチャートである。図4(a)に示すように、ピクセルクロック停止検出回路50は、トグル検出回路60a、及びカウンタ62aを含んで構成されている。
トグル検出回路60aは、入力された被監視信号であるピクセルクロックPIX_CLKの0と1(ロウレベルとハイレベル)とが反転するごとに状態を遷移させる回路、たとえばT−FF(Toggle−Flip Flop)を備え、遷移させるタイミングにおいてカウンタ62aをリセットするためのカウンタリセット信号CRaを発生する。
カウンタ62aは、監視信号である参照クロックREF_CLKの0と1とが反転するタイミングで、参照クロックREF_CLKの入力数(パルス数)を計数する計数器である。そして、カウンタ62aで計数された計数値が、予め定められた許容範囲内の場合には、ピクセルクロックPIX_CLKに異常(停止)は発生していないと判定し、予め定められた許容範囲外の場合には、ピクセルクロックPIX_CLKに異常(停止)が発生していると判定する。
さらに、本実施の形態では、ピクセルクロックPIX_CLKの異常の発生/非発生に応じて、信号停止検出フラグSFaの値が設定される。より具体的には、本実施の形態では、信号停止検出フラグSFaの初期値は0に設定されており、ピクセルクロックPIX_CLKに異常が発生した場合には、信号停止検出フラグSFaの値が1に設定される。
図4(b)に示すように、本実施の形態に係るトグル検出回路60aは、ピクセルクロックPIX_CLKの立ち上がりのタイミングで、カウンタリセット信号CRaをカウンタ62aに出力する。一方、カウンタ62aは、参照クロックREF_CLKの立ち上がりのタイミングで参照クロックREF_CLKの入力数を計数している。
本実施の形態に係るカウンタ62aでは、ピクセルクロックPIX_CLKに異常がない場合には、カウンタ62aによる参照クロックREF_CLKの計数がカウンタリセット信号CRaによってリセット(初期化)されるので、ピクセルクロックPIX_CLKに異常がない場合のカウンタ62aの計数値CNaは、0又は1となる。CNa=1を正常とするのは、ジッタ等によりピクセルクロックPIX_CLKと参照クロックREF_CLKとの間のタイミングが瞬間的にずれる場合を許容するためである。
一方、ピクセルクロックPIX_CLKに異常が発生し、停止した場合には、トグル検出回路60aからカウンタリセット信号CRaが発出されないので、カウンタ62aは、参照クロックREF_CLKの計数をリセットしない。したがって、カウンタ62aによる計数値は、1より大きな値となる。
以上から、カウンタ62aにおける異常の有無の判定は、カウンタ62aにおける計数値CNaを用いた以下に示す(判定式1)にしたがって判定される。
(判定式1)
CNa=0又は1 ・・・ 正常
CNa>1 ・・・ 異常
ここで、カウンタ62aのビット数は計数値CNaの最大値に設定すればよいから、本実施の形態では、たとえば1ビットとし、計数値CNaが2以上となったらオーバーフローするようにすればカウンタ62aは簡易な回路ですむ。その結果、信号監視回路10の回路規模を非常に小さくすることができる。
また、信号停止検出フラグSFaの設定は、以下に示す(フラグ設定式1)にしたがって設定される。
(フラグ設定式1)
CNa=0又は1 ・・・ SFa=0
CNa>1 ・・・ SFa=1
つぎに、図5を参照して、本実施の形態に係る水平同期信号停止検出回路52について説明する。図5(a)は、水平同期信号停止検出回路52の構成の一例を示す機能ブロック図であり、図5(b)は、水平同期信号H_SYNCの停止を検出する場合のタイムチャートである。図5(a)に示すように、水平同期信号停止検出回路52は、トグル検出回路60b、及びカウンタ62bを含んで構成されている。
トグル検出回路60bは、入力された被監視信号である水平同期信号H_SYNCの0と1(ロウレベルとハイレベル)とが反転するごとに状態を遷移させる回路、たとえばT−FFを備え、遷移させるタイミングにおいてカウンタ62bをリセットするためのカウンタリセット信号CRbを発生する。
カウンタ62bは、監視信号であるピクセルクロックPIX_CLKの0と1とが反転するタイミングで、ピクセルクロックPIX_CLKの入力数を計数する計数器である。
そして、カウンタ62bで計数された計数値が、予め定められた許容範囲内の場合には、水平同期信号H_SYNCに異常(停止)は発生していないと判定し、予め定められた許容範囲外の場合には、水平同期信号H_SYNCに異常(停止)が発生していると判定する。
さらに、本実施の形態では、水平同期信号H_SYNCの異常の発生/非発生に応じて、信号停止検出フラグSFbの値が設定される。より具体的には、本実施の形態では、信号停止検出フラグSFbの初期値は0に設定されており、水平同期信号H_SYNCに異常が発生した場合には、信号停止検出フラグSFbの値が1に設定される。
図5(b)に示すように、本実施の形態に係るトグル検出回路60bは、水平同期信号H_SYNCの立ち下がりのタイミングで、カウンタリセット信号CRbをカウンタ62bに出力する。一方、カウンタ62bは、ピクセルクロックPIX_CLKの立ち上がりでピクセルクロックPIX_CLKの入力数を計数している。
本実施の形態に係るカウンタ62bでは、水平同期信号H_SYNCに異常がない場合には、カウンタ62bによる計数値CNbが所定の値Mになった時点で、カウンタリセット信号CRbによりカウンタ62bによるピクセルクロックPIX_CLKの計数がリセットされる。
一方、水平同期信号H_SYNCに異常が発生し、停止した場合には、トグル検出回路60bからカウンタリセット信号CRb発出されないので、カウンタ62bは、ピクセルクロックPIX_CLKの計数をリセットしない。したがって、カウンタ62bによる計数値は、Mより大きな値となる。
図6を参照して、カウンタ62bの動作と信号停止検出フラグSFbの設定動作について、より詳細に説明する。図6(a)は、トグル検出回路60bの入力信号である水平同期信号H_SYNCを、図6(b)は、カウンタ62bにおける計数値CNbを、図6(c)は、信号停止検出フラグSFbを、各々示している。図6(a)に示すように、水平同期信号H_SYNCのトグルが正常に行われた場合には、図6(b)に示すようにカウンタ62bの計数値CNbはMでリセットされる。この場合、図6(c)に示すように信号停止検出フラグSFbの値は0のままである。
一方、図6(a)に示すように、水平同期信号H_SYNCが停止して信号の欠落が発生すると、トグル検出回路60bからカウンタリセット信号CRbが発出しないので、図6(b)に示すようにカウンタ62bの計数値CNbはM+1以上となり、カウンタ62bのオーバーフローが発生する。図6(c)に示すように、このタイミングで信号停止検出フラグSFbの値が1とされ、信号停止検出フラグSFbがアクティブとされる。
以上から、カウンタ62bにおける異常の有無の判定は、カウンタ62bにおける計数値CNbを用いた以下に示す(判定式2)にしたがって判定される。
(判定式2)
CNb≦M ・・・ 正常
CNb>M+1 ・・・ 異常
このように、本実施の形態では、比較的周波数の高いピクセルクロックPIX_CLKを監視信号とする場合には、画像表示用信号の中では周波数が高めの水平同期信号H_SYNCを被監視信号として選択することにより、つまり、監視信号の周波数に近い周波数を有する被監視信号を選択することにより、極力カウンタ62bのビット数を削減すようにしている。
一方、信号停止検出フラグSFbの設定は、以下に示す(フラグ設定式2)にしたがって設定される。
(フラグ設定式2)
CNb≦M ・・・ SFb=0
CNb>M+1 ・・・ SFb=1
つぎに、図7を参照して、本実施の形態に係るデータイネーブル信号停止検出回路54について説明する。図7(a)は、データイネーブル信号停止検出回路54の構成の一例を示す機能ブロック図であり、図7(b)は、データイネーブル信号DEの停止を検出する場合のタイムチャートである。図7(a)に示すように、データイネーブル信号停止検出回路54は、トグル検出回路60c、及びカウンタ62cを含んで構成されている。
トグル検出回路60cは、入力された被監視信号であるデータイネーブル信号DEの0と1(ロウレベルとハイレベル)とが反転するごとに状態を遷移させる回路、たとえばT−FFを備え、遷移させるタイミングにおいてカウンタ62cをリセットするためのカウンタリセット信号CRcを発生する。
カウンタ62cは、監視信号である水平同期信号H_SYNCの0と1とが反転するタイミングで、水平同期信号H_SYNCの入力数を計数する計数器である。そして、カウンタ62cで計数された計数値が、予め定められた許容範囲内の場合には、データイネーブル信号DEに異常(停止)は発生していないと判定し、予め定められた許容範囲外の場合には、データイネーブル信号DEに異常(停止)が発生していると判定する。
さらに、本実施の形態では、データイネーブル信号DEの異常の発生/非発生に応じて、信号停止検出フラグSFcの値が設定される。より具体的には、本実施の形態では、信号停止検出フラグSFcの初期値は0に設定されており、データイネーブル信号DEに異常が発生した場合には、信号停止検出フラグSFcの値が1に設定される。
図7(b)に示すように、本実施の形態に係るトグル検出回路60cは、データイネーブル信号DEの垂直ブランキング期間Tvbの立ち下がりのタイミングで、カウンタリセット信号CRcをカウンタ62cに出力する。この際、垂直ブランキング期間Tvbの立ち下がりのタイミング以外の立ち下りにおけるカウンタリセット信号はマスキングされている。一方、カウンタ62cは、水平同期信号H_SYNCの立ち下がりのタイミングで水平同期信号H_SYNCの入力パルス数を計数している。
本実施の形態に係るカウンタ62cでは、データイネーブル信号DEに異常がない場合には、カウンタ62cによる計数値CNcが所定の値N1になった時点で、カウンタリセット信号CRcによりカウンタ62cによる水平同期信号H_SYNCの計数がリセットされる。
一方、データイネーブル信号DEに異常が発生し、停止した場合には、トグル検出回路60cからカウンタリセット信号CRc発出されないので、カウンタ62cは、水平同期信号H_SYNCの計数をリセットしない。したがって、カウンタ62cによる計数値は、N1より大きな値となる。カウンタ62cの動作と信号停止検出フラグSFcの設定動作は、図6で説明した内容と同様であるので説明を省略する。
以上から、カウンタ62cにおける異常の有無の判定は、カウンタ62cにおける計数値CNcを用いた以下に示す(判定式3)にしたがって判定される。
(判定式3)
CNc≦N1 ・・・ 正常
CNc>N1+1 ・・・ 異常
また、信号停止検出フラグSFcの設定は、以下に示す(フラグ設定式3)にしたがって設定される。
(フラグ設定式3)
CNc≦N1 ・・・ SFc=0
CNc>N1+1 ・・・ SFc=1
なお、上記実施の形態に係るトグル検出回路60cでは、データイネーブル信号DEの垂直ブランキング期間Tvbの立ち下がりのタイミングで、カウンタリセット信号CRcをカウンタ62cに出力する形態を例示して説明したが、これに限られない。たとえば、データイネーブル信号DEのすべての立ち下りのタイミングでカウンタリセット信号CRcをカウンタ62cに出力する形態としてもよい。
この場合、水平同期信号H_SYNCの周波数と、水平同期信号H_SYNCに対応する部分のデータイネーブル信号DEの周波数とは同じであるので、基本的に、水平同期信号H_SYNCはパルスごとにカウンタリセット信号CRcによりリセットされる。ただし、垂直ブランキング期間Tvbでは、データイネーブル信号DEが正常であっても水平同期信号H_SYNCが計数されるので、この計数値をN2とすれば、カウンタ62cにおける異常の有無の判定は、カウンタ62cにおける計数値CNcを用いた以下に示す(判定式4)にしたがって判定される。
(判定式4)
CNc≦N2 ・・・ 正常
CNc>N2+1 ・・・ 異常
また、信号停止検出フラグSFcの設定は、以下に示す(フラグ設定式4)にしたがって設定される。
(フラグ設定式4)
CNc≦N2 ・・・ SFc=0
CNc>N2+1 ・・・ SFc=1
上記のようにトグル検出回路60cを構成すると、一般的にN2<N1であるので、さらにカウンタ62cのビット数を小さくすることができ、その結果さらに信号監視回路10の回路規模を削減することが可能となる。
以上詳述したように、本実施の形態に係る信号監視回路によれば、3つの信号停止検出回路(ピクセルクロック停止検出回路、水平同期信号停止検出回路、データイネーブル信号停止検出回路)が従属して接続され、最初の信号停止検出回路では故障が発生していない参照ロックを監視信号とし、2段目以降の信号停止検出回路では、前段で故障のないことが確認された信号を監視信号として各信号の監視を行っている。したがって、監視信号と被監視信号の故障の切り分け(いずれが故障しているかの区別)が可能となる。
また、本実施の形態に係る信号監視回路によれば、監視信号として、被監視信号の周波数に近い周波数を有する信号を選択しているので、被監視信号のパルス数を計数するカウンタの最大ビット数が少なくてすみ、その結果半導体装置の回路規模を削減することが可能となる。
なお、上記実施の形態では、ピクセルクロックPIX_CLK、水平同期信号H_SYNC、及びデータイネーブル信号DEの3つの信号を被監視信号とする形態を例示して説明したが、これに限られず、これらのうちのいずれか2つとしてもよいし、あるいは、たとえば垂直同期信号V_SYNC等を加えて、監視信号を4つ以上としてもよい。また、被監視信号と監視信号との組み合わせも上記実施の形態に限定されることなく、許容されるカウンタの最大ビット数等に応じて他の組み合わせとしてもよい。
1 表示システム
10 信号監視回路
12 画像表示装置
14 カメラ
16 LCD
18 画像処理部
20 LCD I/F
22 クロック源
24 MCU
50 ピクセルクロック停止検出回路
52 水平同期信号停止検出回路
54 データイネーブル信号停止検出回路
60 トグル検出回路
62 カウンタ
100 信号監視回路
160 LCD
200 LCD I/F
240 MCU
520 水平同期信号停止検出回路
540 データイネーブル信号停止検出回路
PIX_CLK ピクセルクロック
H_SYNC 水平同期信号
DE データイネーブル信号
CR カウンタリセット信号
CN 計数値
SF 信号停止検出フラグ
Tv 垂直走査期間
Tvd 垂直データ有効期間
Tvb 垂直ブランキング期間
Th 水平走査期間
Thd 水平データ有効期間
Thb 水平ブランキング期間

Claims (8)

  1. N個(Nは2以上の整数)の故障検出部を備え、
    第1の故障検出部は、クロック源で生成された基準クロックを監視信号として被監視信号である第1の信号の故障を検出し、
    第i(iは、2≦i≦Nの整数)の故障検出部は、第(i−1)の信号を監視信号として被監視信号である第iの信号の故障を検出する
    半導体装置。
  2. 前記第1の故障検出部ないし第Nの故障検出部の各々における監視信号は、当該故障検出部の被監視信号の周波数と近い周波数を有する信号から選択された
    請求項1に記載の半導体装置。
  3. 前記第1の故障検出部ないし第Nの故障検出部の各々は、監視信号の入力数を計数するカウンタ、及び被監視信号のトグルを検出するとともに前記カウンタの計数を初期化させるリセット信号を生成するトグル検出部を備える
    請求項1又は請求項2に記載の半導体装置。
  4. 前記カウンタの各々は、前記被監視信号に故障が発生して前記リセット信号の生成が停止したことにより前記カウンタにオーバーフローが発生した場合に、前記被監視信号に故障が発生したことを報知する報知部を備える
    請求項3に記載の半導体装置。
  5. 請求項1〜請求項4のいずれか1項に記載の半導体装置と、
    対象物の映像を取得し映像信号を出力する撮像部と、
    前記映像信号と合成する合成用映像信号を生成する情報処理部と、
    前記映像信号又は前記映像信号と前記合成用映像信号とを合成した合成映像信号を表示部に表示させるための画像データに変換する表示制御部と、
    前記表示制御部を制御する前記基準クロックを生成する前記クロック源と、
    前記画像データに基づいて画像を表示する表示部と、を備え、
    前記第1の信号ないし第Nの信号の各々は、前記表示制御部から出力される複数の画像表示用信号のいずれかである
    表示システム。
  6. 請求項4に記載の半導体装置と、
    対象物の映像を取得し映像信号を出力する撮像部と、
    前記映像信号と合成する合成用映像信号を生成する情報処理部と、
    前記映像信号又は前記映像信号と前記合成用映像信号とを合成した合成映像信号を表示部に表示させるための画像データに変換する表示制御部と、
    前記表示制御部を制御する前記基準クロックを生成する前記クロック源と、
    前記画像データに基づいて画像を表示する表示部と、を備え、
    前記第1の信号ないし第Nの信号の各々は、前記表示制御部から出力される複数の画像表示用信号のいずれかであり、
    前記表示制御部は、前記報知部からの報知に基づいて前記表示部での画像の表示を停止させる
    表示システム。
  7. 前記半導体装置は3個の故障検出部を備え、
    前記第1の信号はピクセルクロックであり、前記第2の信号は水平同期信号であり、前記第3の信号はデータイネーブル信号である
    請求項5又は請求項6に記載の表示システム。
  8. N個(Nは2以上の整数)の故障検出部を備えた信号監視装置による信号監視方法であって、
    第1の故障検出部により、クロック源で生成された基準クロックを監視信号として被監視信号である第1の信号の故障を検出し、
    第i(iは、2≦i≦Nの整数)の故障検出部により、第(i−1)の信号を監視信号として被監視信号である第iの信号の故障を検出する
    信号監視方法。
JP2015107180A 2015-05-27 2015-05-27 半導体装置、表示システム及び信号監視方法 Active JP6563250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015107180A JP6563250B2 (ja) 2015-05-27 2015-05-27 半導体装置、表示システム及び信号監視方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015107180A JP6563250B2 (ja) 2015-05-27 2015-05-27 半導体装置、表示システム及び信号監視方法

Publications (2)

Publication Number Publication Date
JP2016225685A true JP2016225685A (ja) 2016-12-28
JP6563250B2 JP6563250B2 (ja) 2019-08-21

Family

ID=57748572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015107180A Active JP6563250B2 (ja) 2015-05-27 2015-05-27 半導体装置、表示システム及び信号監視方法

Country Status (1)

Country Link
JP (1) JP6563250B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957232B2 (en) 2018-11-28 2021-03-23 Seiko Epson Corporation Circuit device, electro-optical device, electronic apparatus, and mobile body

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158209A (en) * 1978-06-02 1979-12-13 Nippon Gakki Seizo Kk Pcm type recording and reproducing apparatus
JPH08254969A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示装置
JP2007318558A (ja) * 2006-05-26 2007-12-06 Fujitsu Ten Ltd 画像処理装置
JP2010026294A (ja) * 2008-07-22 2010-02-04 Oki Semiconductor Co Ltd フェイルセーフ回路及び制御回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158209A (en) * 1978-06-02 1979-12-13 Nippon Gakki Seizo Kk Pcm type recording and reproducing apparatus
JPH08254969A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示装置
JP2007318558A (ja) * 2006-05-26 2007-12-06 Fujitsu Ten Ltd 画像処理装置
JP2010026294A (ja) * 2008-07-22 2010-02-04 Oki Semiconductor Co Ltd フェイルセーフ回路及び制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957232B2 (en) 2018-11-28 2021-03-23 Seiko Epson Corporation Circuit device, electro-optical device, electronic apparatus, and mobile body

Also Published As

Publication number Publication date
JP6563250B2 (ja) 2019-08-21

Similar Documents

Publication Publication Date Title
US8040939B2 (en) Picture mode controller for flat panel display and flat panel display device including the same
US9508321B2 (en) Source driver less sensitive to electrical noises for display
US7719614B2 (en) Apparatus and method for converting frame rate without external memory in display system
US9711074B2 (en) Apparatus and method for preventing image display defects in a display device
US10070018B2 (en) Device for vertical and horizontal synchronization in display system
JP6563250B2 (ja) 半導体装置、表示システム及び信号監視方法
US9344607B2 (en) Method and device for synchronizing an image display in a motor vehicle
US20060066593A1 (en) Phase-tolerant pixel rendering of high-resolution analog video
US10257439B2 (en) Semiconductor device, video display system and video signal output method
US20080278465A1 (en) Dot clock generating circuit, semiconductor device, and dot clock generating method
US7280091B2 (en) Analog front-end circuit for digital displaying apparatus and control method thereof
US8457213B2 (en) Video system and scaler
JP4472098B2 (ja) 同期信号処理回路および表示装置
US7576771B1 (en) Method and apparatus of providing video synchronization
KR100498433B1 (ko) 디지탈 회로를 이용한 수평동기신호 발생장치 및 방법
US7599005B2 (en) Method for synchronizing video signals
WO2012157650A1 (ja) 画像処理装置
KR20070108988A (ko) 영상표시장치의 노이즈 방지 장치 및 방법
JP3876794B2 (ja) 垂直同期信号処理回路
JP5498088B2 (ja) 映像処理装置、映像処理方法
JP2005142624A (ja) デジタル信号処理装置
JP2012191304A (ja) 同期信号処理装置及び同期信号処理方法
JP2023167637A (ja) 表示装置および表示制御方法
JP2011234080A (ja) 映像表示制御装置及び映像監視装置
JP2889435B2 (ja) 水平同期信号検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190724

R150 Certificate of patent or registration of utility model

Ref document number: 6563250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150