[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016100479A - 半導体装置及びパワーモジュール - Google Patents

半導体装置及びパワーモジュール Download PDF

Info

Publication number
JP2016100479A
JP2016100479A JP2014236861A JP2014236861A JP2016100479A JP 2016100479 A JP2016100479 A JP 2016100479A JP 2014236861 A JP2014236861 A JP 2014236861A JP 2014236861 A JP2014236861 A JP 2014236861A JP 2016100479 A JP2016100479 A JP 2016100479A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
bus bar
electrical connection
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014236861A
Other languages
English (en)
Other versions
JP6344215B2 (ja
Inventor
知巳 奥村
Tomomi Okumura
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014236861A priority Critical patent/JP6344215B2/ja
Priority to DE112015005257.7T priority patent/DE112015005257B4/de
Priority to PCT/JP2015/005799 priority patent/WO2016079995A1/ja
Priority to US15/522,972 priority patent/US10026673B2/en
Priority to CN201580062593.7A priority patent/CN107112294B/zh
Publication of JP2016100479A publication Critical patent/JP2016100479A/ja
Application granted granted Critical
Publication of JP6344215B2 publication Critical patent/JP6344215B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】外部接続用の端子に起因するインダクタンスの増加を抑制することのできる両面冷却構造の半導体装置及びパワーモジュールを提供する。【解決手段】半導体装置１０は、半導体チップ２０と、半導体チップを封止する封止樹脂体２４と、半導体チップの第１主面２２側に配置され、第１主電極と電気的に接続される第１ヒートシンク３１と、半導体チップの第２主面２３側に配置され、第２主電極と電気的に接続される第２ヒートシンク３９を備えている。第１ヒートシンク及び第２ヒートシンクの表面のうち、半導体チップ側の面と反対の面が封止樹脂体から露出する露出面３２，４０とされている。バスバー６１，６２と電気的に接続されるヒートシンクの露出面が、Ｚ方向からの投影視において半導体チップ２０と重なる領域であり、冷却器６３，６４が熱的に接続される放熱領域３３，４１と、バスバーが電気的に接続される電気接続領域３４，４２を有している。【選択図】図３

Description

本発明は、電気中継部材としてのバスバーが電気的に接続され、冷却器が両面側にそれぞれ配置されて冷却される両面冷却構造の半導体装置及び該半導体装置を備えるパワーモジュールに関する。
従来、特許文献１に記載のように、電気中継部材としてのバスバーが電気的に接続され、冷却器が両面側にそれぞれ配置されて冷却される両面冷却構造の半導体装置が知られている。
このような両面冷却構造の半導体装置は、ＩＧＢＴなどの素子が形成された半導体チップ、半導体チップを封止する封止樹脂体、半導体チップの熱を放熱するための第１ヒートシンク及び第２ヒートシンクを備えている。半導体チップは、素子の第１主電極を第１主面に有し、第２主電極を第１主面と反対の第２主面に有している。封止樹脂体は、半導体チップの厚み方向において第１主面側の一面及び第２主面側の裏面を有するとともに、一面及び裏面を繋ぐ側面を有している。第１ヒートシンクは、半導体チップの第１主面側に配置され、第１主電極と電気的に接続されている。第２ヒートシンクは、半導体チップの第２主面側に配置され、第２主電極と電気的に接続されている。
また、第１ヒートシンクにおける半導体チップ側の面と反対の面が、封止樹脂体の一面から露出する露出面とされ、第２ヒートシンクにおける半導体チップ側の面と反対の面が、封止樹脂体の裏面から露出する露出面とされている。
特開２０１３−１４９６８４号公報
従来の半導体装置では、各ヒートシンクの露出面に冷却器がそれぞれ取り付けられ、これにより半導体チップの熱が放熱される。一方、各ヒートシンクには、対応する外部接続用の端子（Ｎ端子、Ｐ端子、Ｏ端子など）がそれぞれ電気的に接続されている。複数の端子は、封止樹脂体の側面から外部に引き出されており、対応するバスバーにそれぞれ電気的に接続される。例えば端子の一つは、バスバー及び平滑用のコンデンサを介して、直流電源の正極に接続される。
このように、第１主電極と電気的に接続された端子及び第２主電極と電気的に接続された端子は、封止樹脂体の側面から外部に引き出されている。封止樹脂体は、トランスファモールド法などにより成形されるため、端子の厚みが厚いと、封止樹脂体の成形時に樹脂のはみ出し等が生じる虞がある。このため、端子の厚みを薄くしなければならず、インダクタンスが増加する。すなわち、スイッチング時に生じるサージ電圧が問題になる。
そこで、本発明は上記問題点に鑑み、外部接続用の端子に起因するインダクタンスの増加を抑制することのできる両面冷却構造の半導体装置及びパワーモジュールを提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、電気中継部材としてのバスバー（６１，６１ａ，６１ｂ，６２）が電気的に接続され、冷却器（６３，６４）が両面側にそれぞれ配置されて冷却される両面冷却構造の半導体装置であって、素子が形成され、該素子の第１主電極を第１主面（２２）に有し、素子の第２主電極を第１主面と反対の第２主面（２３）に有する半導体チップ（２０，２０ａ，２０ｂ，２１，２１ａ，２１ｂ）と、半導体チップの厚み方向において第１主面側の一面（２５）及び第２主面側の裏面（２６）を有するとともに、一面及び裏面を繋ぐ側面（２７）を有し、半導体チップを封止する封止樹脂体（２４）と、半導体チップの第１主面側に配置され、第１主電極と電気的に接続される第１ヒートシンク（３１）と、半導体チップの第２主面側に配置され、第２主電極と電気的に接続される第２ヒートシンク（３９）と、を備える。そして、第１ヒートシンクは、封止樹脂体の一面、裏面、及び側面のうち、一面のみに露出されるとともに、半導体チップ側の面と反対の面が露出する露出面（３２）とされ、第２ヒートシンクは、封止樹脂体の一面、裏面、及び側面のうち、裏面のみに露出されるとともに、半導体チップ側の面と反対の面が裏面から露出する露出面（４０）とされ、第１ヒートシンク及び第２ヒートシンクのうち、バスバーと電気的に接続されるヒートシンクの露出面が、厚み方向からの投影視において、半導体チップと重なる領域であり、冷却器が熱的に接続される放熱領域（３３，３３ａ，３３ｂ，４１，４１ｂ）と、該放熱領域の周辺領域であり、バスバーが電気的に接続される電気接続領域（３４，３４ａ，３４ｂ，４２）と、を有することを特徴とする。
これによれば、各ヒートシンクの露出面における放熱領域に、冷却器がそれぞれ熱的に接続される。したがって、半導体チップの熱を両面側に逃がすことができる。
また、各ヒートシンクの露出面における電気接続領域に、バスバーがそれぞれ電気的に接続される。このように、外部接続用の端子（アウターリード）を介することなく、ヒートシンクにバスバーを接続する。外部接続用の端子を有さないため、厚さの薄い端子に起因するインダクタンスの増加を抑制することができる。
開示された他の発明のひとつは、第１ヒートシンクの電気接続領域と第２ヒートシンクの電気接続領域とが、厚み方向からの投影視において互いに重なる位置関係となっていることを特徴とする。
これによれば、第１ヒートシンクの電気接続領域に接続されるバスバーと、第２ヒートシンクの電気接続領域に接続されるバスバーとが、厚み方向からの投影視において互いに重なる位置関係となる。第１ヒートシンク（第１主電極）と接続されるバスバーと、第２ヒートシンク（第２主電極）と接続されるバスバーとは、電流の流れる方向が逆向きであるので、互いに磁束を打ち消しあう効果を高めることができる。これにより、寄生インダクタンスを低減することができる。
開示された他の発明のひとつは、放熱領域と電気接続領域とが、封止樹脂体によって分離されていることを特徴とする。
これによれば、放熱領域と電気接続領域の間に位置する封止樹脂体によって、冷却器とバスバーの沿面距離を稼ぐことができる。また、冷却器とバスバーの接触を抑制することができる。
開示された他の発明のひとつは、半導体装置（１０）と、各ヒートシンクにおける露出面の放熱領域に対してそれぞれ配置され、半導体装置を冷却する冷却器（６３，６４）と、第１ヒートシンクにおける露出面の電気接続領域に接続される第１バスバー（６１）と、第２ヒートシンクにおける露出面の電気接続領域に接続される第２バスバー（６２）と、露出面の放熱領域と冷却器との間にそれぞれ介在され、半導体装置の熱を冷却器に伝達するとともに、半導体装置と冷却器とを電気的に分離する絶縁板（６５）と、を備え、絶縁板が、放熱領域と冷却器との間よりも外側に延設されてなる延設部（６５ａ）を有し、延設部により、放熱領域と電気接続領域とが分離されていることを特徴とする。
これによれば、絶縁板の延設部によって冷却器とバスバーの沿面距離を稼ぐことができる。また、冷却器とバスバーの接触を抑制することができる。
半導体装置が適用される電力変換装置の概略構成を示す図である。 第１実施形態に係る半導体装置を備えたパワーモジュールの概略構成を示す平面図である。 図２のIII-III線に沿う断面図である。 第２実施形態に係るパワーモジュールの概略構成を示す平面図である。 図４に対してパワーモジュールを背面側から見た平面図である。 図４において、半導体装置のうち、封止樹脂体を省略した平面図である。 図４のVII-VII線に沿う断面図である。 図４のVIII-VIII線に沿う断面図である。 第３実施形態に係る半導体装置を備えたパワーモジュールの概略構成を示す断面図であり、図３に対応している。 第４実施形態に係る半導体装置を備えたパワーモジュールの概略構成を示す平面図である。 図１０に示すXI-XI線に沿う断面図である。 第５実施形態に係る半導体装置を備えたパワーモジュールの概略構成を示す平面図である。 図１２に示すXIII-XIII線に沿う断面図である。 第１変形例を示す断面図であり、図３に対応している。 第２変形例を示す平面図であり、図２に対応している。
以下、本発明の実施形態を、図面を参照して説明する。以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、半導体チップの厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。上記したＸ方向及びＹ方向により規定されるＸＹ面が、Ｚ方向に直交する面であり、特に断わりのない限り、ＸＹ面に沿う形状を平面形状とする。
（第１実施形態）
先ず、図１に基づき、本実施形態の半導体装置（パワーモジュール）が適用される電力変換装置の一例について説明する。
図１に示す電力変換装置１００は、直流電源１０１から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ１０２に出力するように構成されている。このような電力変換装置１００は、例えば電気自動車やハイブリッド車に搭載される。なお、電力変換装置１００は、モータ１０２により発電された電力を、直流に変換して直流電源１０１（バッテリ）に充電することもできる。図２に示す符号１０３は、平滑コンデンサである。
電力変換装置１００は、三相インバータを有している。三相インバータは、直流電源１０１の正極（高電位側）に接続された高電位電源ライン１０４と、負極（低電位側）に接続された低電位電源ライン１０５との間に設けられた三相分の上下アームを有している。本実施形態では、６つのアームが、それぞれ半導体装置１０によって構成されている。
半導体装置１０は、ＩＧＢＴ素子と、該ＩＧＢＴ素子に逆並列に接続された還流用のＦＷＤ素子と、を備えている。本実施形態では、ｎチャネル型のＩＧＢＴ素子を採用している。ＦＷＤ素子のカソード電極は、コレクタ電極と共通化され、アノード電極はエミッタ電極と共通化されている。
半導体装置１０において、上アーム側のＩＧＢＴ素子のコレクタ電極は、高電位電源ライン１０４と電気的に接続され、エミッタ電極は、モータ１０２の対応する三相線１０６に接続されている。一方、下アーム側のＩＧＢＴ素子のコレクタ電極は、モータ１０２の対応する三相線１０６に接続され、エミッタ電極は、低電位電源ライン１０５と電気的に接続されている。
なお、電力変換装置１００は、上記した三相インバータに加えて、直流電源１０１から供給される直流電圧を昇圧する昇圧コンバータ、三相インバータや昇圧コンバータを構成するスイッチング素子の動作を制御する制御部を有してもよい。
次に、図２及び図３に基づき、半導体装置１０及び該半導体装置１０を備えるパワーモジュール６０の構成について説明する。
先ず半導体装置１０について説明する。この半導体装置１０は、所謂１ｉｎ１パッケージとして知られている。図２に示すように、半導体装置１０は、２つの半導体チップ２０，２１を備えている。半導体チップ２０は、シリコンなどの半導体基板に、素子としてＩＧＢＴ素子が形成されてなる。半導体チップ２１は、半導体基板に、素子としてＦＷＤ素子が形成されてなる。本実施形態において、半導体チップ２０，２１が、特許請求の範囲に記載の半導体チップに相当する。なお、ＩＧＢＴ素子とＦＷＤ素子が同一の半導体チップに形成されてもよい。
これら半導体チップ２０，２１は、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。また、半導体チップ２０，２１の平面形状は、ともに略矩形状とされている。
半導体チップ２０，２１は、Ｚ方向に直交する面として、第１主面２２と、第１主面２２と反対の第２主面２３と、を有している。ＩＧＢＴ素子及びＦＷＤ素子は、ともにＺ方向に電流が流れるように所謂縦型構造をなしている。半導体チップ２０は、第１主面２２側に、第１主電極としてコレクタ電極を有し、第２主面２３に、第２主電極としてエミッタ電極を有している。第２主面２３には、エミッタ電極以外にも、ゲート電極用などのパッドが形成されている。一方、半導体チップ２１は、第１主面２２側に、第１主電極としてカソード電極を有し、第２主面２３に、第２主電極としてアノード電極を有している。
これら半導体チップ２０，２１は、封止樹脂体２４によって封止されている。封止樹脂体２４は、たとえばエポキシ系樹脂からなる。封止樹脂体２４は、平面略矩形状をなしており、Ｚ方向に直交する一面２５と、一面２５と反対の裏面２６と、一面２５と裏面２６とをつなぐ側面２７と、を有している。一面２５及び裏面２６は、平坦面となっている。
また、封止樹脂体２４は、絶縁分離部２８，２９を有している。これら絶縁分離部２８，２９の詳細については、後述する。
半導体チップ２０において、コレクタ電極は第１主面２２のほぼ全面に形成されている。コレクタ電極は、はんだ３０を介して、第１ヒートシンク３１と電気的、熱的、且つ機械的に接続されている。同じく、カソード電極も、図示しないはんだを介して、第１ヒートシンク３１と電気的、熱的、且つ機械的に接続されている。
第１ヒートシンク３１は、半導体チップ２０，２１の生じた熱を半導体装置１０の外部に放熱する機能とともに、半導体チップ２０，２１と後述する第１バスバー６１とを電気的に中継する機能を果たす。第１ヒートシンク３１は、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。第１ヒートシンク３１の表面のうち、半導体チップ２０，２１との対向面であってはんだ３０が配置されない領域と、側面とは、封止樹脂体２４により被覆されている。一方、対向面と反対の面は、封止樹脂体２４の一面２５から露出する露出面３２となっている。この露出面３２は、封止樹脂体２４の一面２５とほぼ面一となっている。
第１ヒートシンク３１の露出面３２は、放熱領域３３と、電気接続領域３４と、を有している。本実施形態では、第１ヒートシンク３１に溝部３５が形成され、この溝部３５によって、露出面３２がＹ方向に二分割されている。溝部３５は、Ｘ方向に沿いつつ、第１ヒートシンク３１の一端から他端にわたって形成されている。この溝部３５により、露出面３２が、放熱領域３３と電気接続領域３４とに区画されている。放熱領域３３及び電気接続領域３４は、ともに平面矩形状をなしている。
放熱領域３３は、Ｚ方向からの投影視において、半導体チップ２０，２１と重なる領域を含んでいる。換言すれば、Ｚ方向に直交する座標系（ＸＹ座標系）において、半導体チップ２０，２１と重なるように設定されている。そして、放熱領域３３には、後述する第１冷却器６３が熱的に接続される。したがって、露出面３２のうち、放熱領域３３は、半導体チップ２０，２１の放熱に寄与する。
一方、電気接続領域３４は、露出面３２のうち、放熱領域３３を除く部分である。電気接続領域３４は、Ｚ方向からの投影視において、半導体チップ２０，２１と重ならない領域である。換言すれば、Ｚ方向に直交する座標系において、半導体チップ２０，２１と重ならないように設定されている。この電気接続領域３４には、溶接などによって第１バスバー６１が電気的に接続される。このように、露出面３２のうち、電気接続領域３４は、半導体チップ２０，２１と第１バスバー６１との電気的な接続（中継）に寄与する。Ｙ方向において、電気接続領域３４は、封止樹脂体２４の側面２７のうち、後述する信号端子３８が突出する面に対して、放熱領域３３よりも遠い位置となっている。
なお、半導体チップ２０，２１の熱を逃がすために、放熱領域３３は大きいほうが好ましい。一方、電気接続領域３４は、第１バスバー６１との接続が確保できればよい。このため、電気接続領域３４の面積よりも、放熱領域３３の面積のほうが大きくなっている。
第１ヒートシンク３１の溝部３５内には封止樹脂体２４が配置され、封止樹脂体２４による絶縁分離部２８が構成されている。絶縁分離部２８は、封止樹脂体２４の他の部分と連結されている。絶縁分離部２８の表面も、封止樹脂体２４の一面２５の他の部分同様、露出面３２と略面一となっている。
半導体チップ２０において、エミッタ電極は第２主面２３の一部分に形成されている。エミッタ電極は、はんだ３０を介して、ターミナル３６と電気的、熱的、且つ機械的に接続されている。ターミナル３６は、後述する第２ヒートシンク３９と各半導体チップ２０，２１との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。例えば、銅やモリブデンなどの熱伝導性及び電気伝導性に優れた金属材料からなる。なお、図示しないが、半導体チップ２１のアノード電極も、はんだを介してターミナルと電気的、熱的、且つ機械的に接続されている。
また、半導体チップ２０の第２主面２３には、エミッタ電極の形成領域を除く外周領域の一部に、図示しない外部接続用のパッドが形成されている。本実施形態では、パッドとして、ゲート電極用のみならず、エミッタ電極の電位を検出するケルビンエミッタ用、半導体素子の温度を検出する感温ダイオードのアノード電位用、同じくカソード電位用、電流センス用が形成されている。パッドには、ボンディングワイヤ３７を介して、信号端子３８が電気的に接続されている。信号端子３８は、図２に示すように、Ｙ方向に延設されている。そして、その一部が封止樹脂体２４の側面２７のひとつから外部に突出している。このように、信号端子３８は、外部機器との電気的な接続が可能となっている。信号端子３８が突出する側面２７は、放熱領域３３及び電気接続領域３４の並び方向に直交する面（ＺＸ面）であって、放熱領域３３側の面である。
ターミナル３６における半導体チップ２０と反対の面には、はんだ３０を介して、第２ヒートシンク３９が電気的、熱的、且つ機械的に接続されている。同じく、半導体チップ２１側のターミナルも、はんだを介して第２ヒートシンク３９と電気的、熱的、且つ機械的に接続されている。
第２ヒートシンク３９は、半導体チップ２０，２１の生じた熱を半導体装置１０の外部に放熱する機能とともに、半導体チップ２０，２１と後述する第２バスバー６２とを電気的に中継する機能を果たす。この第２ヒートシンク３９は、第１ヒートシンク３１同様の構成となっている。第２ヒートシンク３９は、Ｚ方向からの投影視において、第１ヒートシンク３１と大部分が重なるように設けられている。例えば第２ヒートシンク３９が、第１ヒートシンク３１とほぼ一致する構成としてもよい。
第２ヒートシンク３９は、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。第２ヒートシンク３９の表面のうち、半導体チップ２０，２１側の面であってはんだ３０が配置されない領域と、側面とは、封止樹脂体２４により被覆されている。一方、半導体チップ２０，２１側の面と反対の面は、封止樹脂体２４の裏面２６から露出する露出面４０となっている。この露出面４０は、裏面２６とほぼ面一となっている。
第２ヒートシンク３９の露出面４０も、露出面３２同様、放熱領域４１と、電気接続領域４２と、を有している。露出面４０は、溝部４３によってＹ方向に２分割されている。溝部４３は、Ｘ方向に沿いつつ、第２ヒートシンク３９の一端から他端にわたって形成されている。この溝部４３により、露出面４０が、放熱領域４１と電気接続領域４２とに区画されている。放熱領域４１及び電気接続領域４２は、ともに平面矩形状をなしている。
放熱領域４１は、Ｚ方向からの投影視において、半導体チップ２０，２１と重なる領域を含んでいる。換言すれば、Ｚ方向に直交する座標系において、半導体チップ２０，２１と重なるように設定されている。本実施形態では、Ｚ方向からの投影視において、放熱領域４１が放熱領域３３にほぼ一致する。この放熱領域４１には、後述する第２冷却器６４が熱的に接続される。したがって、露出面４０のうち、放熱領域４１は、半導体チップ２０，２１の放熱に寄与する。
一方、電気接続領域４２は、露出面４０のうち、放熱領域４１を除く部分である。電気接続領域４２は、Ｚ方向からの投影視において、半導体チップ２０，２１と重ならない領域である。換言すれば、Ｚ方向に直交する座標系において、半導体チップ２０，２１と重ならないように設定されている。この電気接続領域４２には、溶接などによって、第２バスバー６２が電気的に接続される。このように、露出面４０のうち、電気接続領域４２は、半導体チップ２０，２１と第２バスバー６２との電気的な接続（中継）に寄与する。
本実施形態では、Ｙ方向において、電気接続領域４２が、封止樹脂体２４の側面２７のうち、信号端子３８が突出する面に対して、放熱領域４１よりも遠い位置となっている。すなわち、露出面３２における放熱領域３３と電気接続領域３４と同じ並びになっている。そして、Ｚ方向からの投影視において、電気接続領域４２と電気接続領域３４が互いに重なる位置関係となっている。本実施形態では、その一例として、電気接続領域３４，４２同士がほぼ一致している。
なお、半導体チップ２０，２１の熱を逃がすために、放熱領域４１は大きいほうが好ましい。一方、電気接続領域４２は、第２バスバー６２との接続が確保できればよい。このため、電気接続領域４２の面積よりも、放熱領域４１の面積のほうが大きくなっている。
第２ヒートシンク３９の溝部４３内にも封止樹脂体２４が配置され、封止樹脂体２４により絶縁分離部２９が構成されている。この絶縁分離部２９も、封止樹脂体２４の他の部分と連結されている。絶縁分離部２９の表面は、封止樹脂体２４の裏面２６の他の部分同様、露出面４０と略面一となっている。なお、以下においては、第１ヒートシンク３１及び第２ヒートシンク３９を、ヒートシンク３１，３９とも称する。
次に、上記した半導体装置１０を備えるパワーモジュール６０について説明する。
図２及び図３に示すように、パワーモジュール６０は、第１バスバー６１、第２バスバー６２、第１冷却器６３、第２冷却器６４、及び絶縁板６５を備えている。以下においては、第１バスバー６１及び第２バスバー６２を、バスバー６１，６２とも称する。また、第１冷却器６３及び第２冷却器６４を、冷却器６３，６４とも称する。
第１バスバー６１及び第２バスバー６２は、それぞれ銅などの導電材料を用いて形成されており、対応するヒートシンク３１，３９の電気接続領域３４，４２に溶接などによって電気的に接続される。半導体装置１０が上アーム側の場合、第１ヒートシンク３１の電気接続領域３４に接続される第１バスバー６１は、高電位電源ライン１０４の少なくとも一部を構成する。具体的には、平滑コンデンサ１０３の正極側と半導体チップ２０のコレクタ電極及び半導体チップ２１のカソード電極とを電気的に中継する。第２ヒートシンク３９の電気接続領域４２に接続される第２バスバー６２は、三相線１０６の少なくとも一部を構成する。具体的には、モータ１０２と半導体チップ２０のエミッタ電極及び半導体チップ２１のアノード電極とを電気的に中継する。
なお、半導体装置１０が下アーム側の場合、第１バスバー６１は、三相線１０６の少なくとも一部を構成する。第２バスバー６２は、低電位電源ライン１０５の少なくとも一部を構成する。具体的には、平滑コンデンサ１０３の負極側と半導体チップ２０のエミッタ電極及び半導体チップ２１のアノード電極とを電気的に中継する。
バスバー６１，６２は、ともに平板とされ、Ｙ方向を長手とする平面矩形状をなしている。そして、バスバー６１，６２は、対応する電気接続領域３４，４２から放熱領域３３，４１と反対方向に、半導体装置１０の外側まで延設されている。また、Ｚ方向からの投影視において、第１バスバー６１と第２バスバー６２とが互いに重なる位置関係となっている。
第１冷却器６３及び第２冷却器６４は、たとえば内部に冷媒が流通されるものであり、半導体装置１０からの熱を効果的に放熱するようにした一般的なものを採用できる。第１冷却器６３は、第１ヒートシンク３１の放熱領域３３に対応して配置される。第２冷却器６４は、第２ヒートシンク３９の放熱領域４１に対応して配置される。
各冷却器６３，６４と、対応する放熱領域３３，４１との間には、絶縁板６５がそれぞれ介在される。絶縁板６５は、半導体装置１０と冷却器６３，６４とを電気的に絶縁する絶縁性を有するとともに、半導体装置１０から冷却器６３，６４へ良好に熱を伝達する熱伝導性を有している。このような絶縁板６５は、窒化ケイ素やアルミナなどのセラミックスを用いて形成され、上記した絶縁性、熱伝導性を確保すべく、所定厚さを有している。
絶縁板６５は、第１ヒートシンク３１における露出面３２の放熱領域３３と対向するように、Ｚ方向において一面２５側に配置される。また、別の絶縁板６５が、第２ヒートシンク３９における露出面４０の放熱領域４１と対向するように、Ｚ方向において裏面２６側に配置されている。絶縁板６５は、例えばシリコーン系のグリスを介して、対応する放熱領域３３，４１及び冷却器６３，６４に固定される。
第１バスバー６１と第１冷却器６３との間には、封止樹脂体２４からなる絶縁分離部２８が介在される。すなわち、Ｙ方向において、第１バスバー６１と第１冷却器６３との間には隙間が存在する。また、第２バスバー６２と第２冷却器６４との間には、封止樹脂体２４からなる絶縁分離部２９が介在される。すなわち、Ｙ方向において、第２バスバー６２と第２冷却器６４との間には隙間が存在する。
次に、上記した半導体装置１０の製造方法について簡単に説明する。本実施形態では、一例として、封止樹脂体２４の成形後に切削を行うことで、露出面３２，４０を露出させる例を示す。半導体装置１０の製造方法については、例えば特開２００７−２７７９４号公報の記載を援用することができる。
先ず、半導体チップ２０，２１、ヒートシンク３１，３９、ターミナル３６、信号端子３８をそれぞれ準備する。このとき、ヒートシンク３１，３９として、溝部３５，４３が形成されたものを準備する。
次いで、封止樹脂体２４を成形する前の接続工程を実施する。この接続工程では、はんだ３０を介して、第１ヒートシンク３１と半導体チップ２０，２１とを接続する。また、はんだ３０を介して、半導体チップ２０，２１とターミナル３６とを接続する。次いで、ボンディングワイヤ３７により、信号端子３８と半導体チップ２０のパッドとを接続する。さらには、はんだ３０を介して、ターミナル３６と第２ヒートシンク３９とを接続する。
次いで、上記接続工程を経て形成された構造体を、図示しない金型に配置し、金型のキャビティ内に樹脂を注入して、封止樹脂体２４を成形する。この成形工程では、エポキシ樹脂を用いたトランスファモールド法により、封止樹脂体２４を成形する。このとき、各ヒートシンク３１，３９が完全に被覆されるように、封止樹脂体２４を成形する。
次いで、切削工程を実施する。この切削工程では、封止樹脂体２４の側面２７を、図示しない押さえ治具により真空チャックしつつ、Ｘ方向両側から封止樹脂体２４を押圧する。そして、この状態で、封止樹脂体２４の一面２５側を、第１ヒートシンク３１とともに切削する。次いで、裏面２６側を、第２ヒートシンク３９とともに切削する。
この切削により、ヒートシンク３１，３９の露出面３２，４０が封止樹脂体２４から露出される。また、本実施形態では、露出面３２が周囲の一面２５と略面一となり、露出面４０が周囲の裏面２６と略面一となる。この切削では、溝部３５，４３の底よりも浅い位置で切削するため、切削後も、溝部３５，４３及び絶縁分離部２８，２９が残る。
なお、金属材料を用いて形成されたヒートシンク３１，３９と封止樹脂体２４とでは、構成材料の硬さが異なるため、切削量に多少の差ができ、実際には、露出面３２と一面２５との間、及び、露出面４０と裏面２６との間に、それぞれ数μｍ以下（たとえば２μｍ以下）の段差が生じる。しかしながら、数μｍ以下であり、このような極微小な段差のある状態については、略面一にあるとする。
そして、リードフレームにおける図示しないタイバーの切断などを経て、半導体装置１０を得ることができる。
次に、上記した半導体装置１０及びパワーモジュール６０の効果について説明する。
本実施形態では、各ヒートシンク３１，３９の露出面３２，４０における放熱領域３３，４１に、冷却器６３，６４がそれぞれ熱的に接続される。したがって、半導体チップ２０，２１の熱を、半導体装置１０の両面側に逃がすことができる。
また、各ヒートシンク３１，３９の露出面３２，４０における電気接続領域３４，４２に、バスバー６１，６２がそれぞれ電気的に接続される。このように、外部接続用の端子（アウターリード）を介することなく、ヒートシンク３１，３９にバスバー６１，６２を接続する。外部接続用の端子を有さないため、厚さの薄い端子に起因するインダクタンスの増加を抑制することができる。すなわち、スイッチング時に生じるサージ電圧を抑制することができる。
また、露出面３２の電気接続領域３４と、露出面４０の電気接続領域４２とが、Ｚ方向からの投影視において互いに重なる位置関係となっている。このため、電気接続領域３４に接続される第１バスバー６１と、電気接続領域４２に接続される第２バスバー６２も、Ｚ方向からの投影視において、互いに重なる位置関係となる。第１バスバー６１と第２バスバー６２とは、電流の流れる方向が逆向きであるので、互いに磁束を打ち消しあう効果を高めることができる。これにより、寄生インダクタンスを低減することができる。すなわち、スイッチング時に生じるサージ電圧をより効果的に抑制することができる。
さらに、露出面３２において、放熱領域３３と電気接続領域３４とが、封止樹脂体２４によって分離されている。したがって、放熱領域３３と電気接続領域３４の間に封止樹脂体２４が配置されない構成、例えば放熱領域３３と電気接続領域３４とが連続する構成、に較べて、第１バスバー６１と第１冷却器６３の沿面距離を稼ぐことができる。また、第１バスバー６１と第１冷却器６３の接触（短絡）を抑制することができる。同じく、露出面４０において、放熱領域４１と電気接続領域４２とが、封止樹脂体２４によって分離されている。その効果は、上記と同じである。
特に本実施形態では、第１ヒートシンク３１が、放熱領域３３と電気接続領域３４の間に溝部３５を有し、溝部３５内に封止樹脂体２４が配置されて絶縁分離部２８が形成されている。同じく、第２ヒートシンク３９が、放熱領域４１と電気接続領域４２の間に溝部４３を有し、溝部４３内に封止樹脂体２４が配置されて絶縁分離部２９が形成されている。このように、封止樹脂体２４の絶縁分離部２８，２９によって、放熱領域３３，４１と電気接続領域３４，４２とが分離されている。上記したように、本実施形態では、封止樹脂体２４を成形後に切削することで、露出面３２，４０を露出させるが、この方法を採用することにより、新たな工程を追加することなしに、放熱領域３３，４１と電気接続領域３４，４２とを分離することができる。したがって、製造工程を簡素化することができる。
なお、本実施形態では、切削により、露出面３２，４０を露出させる例を示したが、切削せずに露出させることもできる。例えば、ヒートシンク３１，３９の露出面３２，４０を金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体２４を成形してもよい。この場合、封止樹脂体２４を成形した時点で、露出面３２，４０が封止樹脂体２４から露出される。また、絶縁分離部２８，２９も形成される。これによれば、金型形状を簡素化しつつ、切削工程をなくして製造工程も簡素化することができる。
（第２実施形態）
本実施形態において、第１実施形態に示した半導体装置１０及びパワーモジュール６０と共通する部分についての説明は割愛する。
第１実施形態では、半導体装置１０が三相インバータを構成する６つのアームのうちの１つのアームのみを有する例を示した。すなわち、第１実施形態では、１ｉｎ１パッケージ構造の半導体装置１０を示した。これに対し、本実施形態では、図４、図５、図６、図７、及び図８に示すように、半導体装置１０が２ｉｎ１パッケージ構造をなしている点が異なる。すなわち、半導体装置１０は、三相のうちの一相分の上下アームを有している。
半導体装置１０は、半導体チップ２０ａ，２０ｂ、封止樹脂体２４、第１ヒートシンク３１ａ，３１ｂ、ターミナル３６ａ，３６ｂ、信号端子３８ａ，３８ｂ、第２ヒートシンク３９ａ，３９ｂを備えている。半導体チップ２０ａ，２０ｂは、第１実施形態に記載の半導体チップ２０に対応し、第１ヒートシンク３１ａ，３１ｂは第１ヒートシンク３１に対応する。また、ターミナル３６ａ，３６ｂはターミナル３６に対応し、信号端子３８ａ，３８ｂは信号端子３８に対応する。そして、第２ヒートシンク３９ａ，３９ｂは第２ヒートシンク３９に対応する。
半導体チップ２０ａには、上アーム側のＩＧＢＴ素子及びＦＷＤ素子が構成され、半導体チップ２０ｂには、下アーム側のＩＧＢＴ素子及びＦＷＤ素子が構成されている。しかしながら、第１実施形態同様、ＩＧＢＴ素子とＦＷＤ素子が別の半導体チップに形成されてもよい。これら半導体チップ２０ａ，２０ｂは、互いにほぼ同じ形状をなしている。半導体チップ２０ａ，２０ｂは、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。
半導体チップ２０ａ，２０ｂは、第１主面２２側に、第１主電極としてコレクタ電極（兼カソード電極）を有し、第２主面２３側に、第２主電極としてエミッタ電極（兼アノード電極）を有している。半導体チップ２０ａ，２０ｂにおいて、コレクタ電極は第１主面２２のほぼ全面に形成されている。半導体チップ２０ａのコレクタ電極は、はんだ３０を介して、第１ヒートシンク３１ａと電気的、熱的、且つ機械的に接続されている。同じく、半導体チップ２０ｂのコレクタ電極は、はんだ３０を介して、第１ヒートシンク３１ｂと電気的、熱的、且つ機械的に接続されている。
第１ヒートシンク３１ａは、半導体チップ２０ａの生じた熱を半導体装置１０の外部に放熱する機能とともに、半導体チップ２０ａと後述する第１バスバー６１ａとを電気的に中継する機能を果たす。第１ヒートシンク３１ａの表面のうち、半導体チップ２０ａとの対向面と反対の面は、封止樹脂体２４の一面２５から露出する露出面３２ａとなっている。この露出面３２ａは、封止樹脂体２４の一面２５とほぼ面一となっている。同様に、第１ヒートシンク３１ｂは、半導体チップ２０ｂの生じた熱を半導体装置１０の外部に放熱する機能とともに、半導体チップ２０ｂと後述する第１バスバー６１ｂとを電気的に中継する機能を果たす。第１ヒートシンク３１ｂの表面のうち、半導体チップ２０ｂとの対向面と反対の面は、封止樹脂体２４の一面２５から露出する露出面３２ｂとなっている。この露出面３２ｂも、封止樹脂体２４の一面２５とほぼ面一となっている。
第１ヒートシンク３１ａの露出面３２ａは、放熱領域３３ａと、電気接続領域３４ａと、を有している。本実施形態では、第１ヒートシンク３１に溝部３５ａが形成され、この溝部３５ａによって、露出面３２ａがＹ方向に二分割されている。溝部３５ａは、Ｘ方向に沿いつつ、第１ヒートシンク３１ａの一端から他端にわたって形成されている。この溝部３５ａにより、露出面３２ａが、放熱領域３３ａと電気接続領域３４ａとに区画されている。同様に、第１ヒートシンク３１ｂの露出面３２ｂも、放熱領域３３ｂと、電気接続領域３４ｂと、を有している。第１ヒートシンク３１に溝部３５ｂが形成されている。溝部３５ｂは、Ｘ方向に沿いつつ、第１ヒートシンク３１ｂの一端から他端にわたって形成されている。この溝部３５ｂにより、露出面３２ｂが、放熱領域３３ｂと電気接続領域３４ｂとに区画されている。
放熱領域３３ａは、Ｚ方向からの投影視において、半導体チップ２０ａと重なるように設定されている。放熱領域３３ａには、第１冷却器６３が熱的に接続される。同様に、放熱領域３３ｂは、Ｚ方向からの投影視において、半導体チップ２０ｂと重なるように設定されている。放熱領域３３ｂには、第１冷却器６３が熱的に接続される。放熱領域３３ａ，３３ｂは、Ｙ方向においてほぼ同じ位置であって、Ｘ方向に並んで配置されている。
一方、電気接続領域３４ａは、露出面３２ａのうち、放熱領域３３ａを除く部分である。電気接続領域３４ａは、Ｚ方向からの投影視において、半導体チップ２０ａと重ならない領域である。この電気接続領域３４ａには、第１バスバー６１ａが電気的に接続される。Ｙ方向において、電気接続領域３４ａは、封止樹脂体２４の側面２７のうち、後述する信号端子３８ａが突出する面に対して、放熱領域３３ａよりも遠い位置となっている。同様に、電気接続領域３４ｂは、露出面３２ｂのうち、放熱領域３３ｂを除く部分である。電気接続領域３４ｂは、Ｚ方向からの投影視において、半導体チップ２０ｂと重ならない領域である。この電気接続領域３４ｂには、第１バスバー６１ｂが電気的に接続される。Ｙ方向において、電気接続領域３４ｂは、封止樹脂体２４の側面２７のうち、後述する信号端子３８ｂが突出する面に対して、放熱領域３３ｂよりも遠い位置となっている。電気接続領域３４ａ，３４ｂは、Ｙ方向においてほぼ同じ位置であって、Ｘ方向に並んで配置されている。
第１ヒートシンク３１ａ，３１ｂの溝部３５ａ，３５ｂ内には封止樹脂体２４がそれぞれ配置され、封止樹脂体２４による絶縁分離部２８ａ，２８ｂが構成されている。絶縁分離部２８ａ，２８ｂの表面も、封止樹脂体２４の一面２５の他の部分同様、露出面３２ａ，３２ｂと略面一となっている。
半導体チップ２０ａ，２０ｂにおいて、エミッタ電極はそれぞれの第２主面２３の一部分に形成されている。半導体チップ２０ａのエミッタ電極は、はんだ３０を介して、ターミナル３６ａと電気的、熱的、且つ機械的に接続されている。同様に、半導体チップ２０ｂのエミッタ電極は、はんだ３０を介して、ターミナル３６ｂと電気的、熱的、且つ機械的に接続されている。
半導体チップ２０ａのパッドには、ボンディングワイヤ３７を介して、信号端子３８ａが電気的に接続されている。信号端子３８ａは、Ｙ方向に延設されている。そして、その一部が封止樹脂体２４の側面２７のひとつから外部に突出している。同様に、半導体チップ２０ｂのパッドには、ボンディングワイヤ３７を介して、信号端子３８ｂが電気的に接続されている。信号端子３８ｂも、Ｙ方向に延設されている。そして、その一部が封止樹脂体２４の側面２７のうち、信号端子３８ａが突出する面と同じ面から外部に突出している。
ターミナル３６ａにおける半導体チップ２０ａと反対の面には、はんだ３０を介して、第２ヒートシンク３９ａが電気的、熱的、且つ機械的に接続されている。同様に、ターミナル３６ｂにおける半導体チップ２０ｂと反対の面には、はんだ３０を介して、第２ヒートシンク３９ｂが電気的、熱的、且つ機械的に接続されている。
第２ヒートシンク３９ａは、半導体チップ２０ａの生じた熱を半導体装置１０の外部に放熱する機能を果たす。この第２ヒートシンク３９ａは、Ｚ方向からの投影視において、第１ヒートシンク３１ａと重なるように設けられている。第２ヒートシンク３９ａには、第２バスバー６２が接続されない。
第２ヒートシンク３９ｂは、半導体チップ２０ｂの生じた熱を半導体装置１０の外部に放熱する機能とともに、半導体チップ２０ｂと第２バスバー６２とを電気的に中継する機能を果たす。この第２ヒートシンク３９ｂは、Ｚ方向からの投影視において、第１ヒートシンク３１ｂと重なるように設けられている。
第２ヒートシンク３９ａの表面のうち、半導体チップ２０ａ側の面と反対の面は、封止樹脂体２４の裏面２６から露出する露出面４０ａとなっている。この露出面４０ａは、裏面２６とほぼ面一となっている。第２ヒートシンク３９ａは、露出面４０ａとして、放熱領域４１ａのみを有している。すなわち、電気接続領域を有していない。
第２ヒートシンク３９ｂの表面のうち、半導体チップ２０ｂ側の面と反対の面は、封止樹脂体２４の裏面２６から露出する露出面４０ｂとなっている。この露出面４０ｂも、裏面２６とほぼ面一となっている。第２ヒートシンク３９ｂは、露出面４０ｂとして、放熱領域４１ｂと、電気接続領域４２ｂと、を有している。露出面４０ｂは、溝部４３によってＹ方向に２分割されている。溝部４３は、Ｘ方向に沿いつつ、第２ヒートシンク３９ｂの一端から他端にわたって形成されている。この溝部４３により、露出面４０ｂが、放熱領域４１ｂと電気接続領域４２ｂとに区画されている。放熱領域４１ｂ及び電気接続領域４２ｂは、ともに平面矩形状をなしている。電気接続領域４２ｂは、Ｘ方向において延設されている。
放熱領域４１ａは、Ｚ方向からの投影視において、半導体チップ２０ａと重なるように設定されている。本実施形態では、Ｚ方向からの投影視において、放熱領域４１ａが放熱領域３３ａにほぼ一致する。この放熱領域４１ａには、第２冷却器６４が熱的に接続される。同様に、放熱領域４１ｂは、Ｚ方向からの投影視において、半導体チップ２０ｂと重なるように設定されている。本実施形態では、Ｚ方向からの投影視において、放熱領域４１ｂが放熱領域３３ｂにほぼ一致する。この放熱領域４１ｂにも、第２冷却器６４が熱的に接続される。放熱領域４１ａ，４１ｂは、Ｙ方向においてほぼ同じ位置であって、Ｘ方向に並んで配置されている。
電気接続領域４２は、Ｚ方向からの投影視において、半導体チップ２０ｂと重ならない領域ある。この電気接続領域４２には、第２バスバー６２が電気的に接続される。電気接続領域４２ｂは、Ｘ方向において延設されている。詳しくは、Ｚ方向に直交する座標系において、電気接続領域３４ａと重なる位置まで延設されている。
第２ヒートシンク３９ｂの溝部４３内にも封止樹脂体２４が配置され、封止樹脂体２４により絶縁分離部２９が構成されている。絶縁分離部２９の表面は、封止樹脂体２４の裏面２６の他の部分同様、露出面４０と略面一となっている。
さらに、半導体装置１０は、図６に示すように、継ぎ手部４４，４５を有している。継ぎ手部４４は、第１ヒートシンク３１ｂからＸ方向であって第１ヒートシンク３１ａ側に延設されている。また、継ぎ手部４５は、第２ヒートシンク３９ａからＸ方向であって第２ヒートシンク３９ｂ側に延設されている。そして、継ぎ手部４４，４５が、図示しないはんだによって電気的且つ機械的に接続されている。この継ぎ手部４４，４５の全体が、封止樹脂体２４によって被覆されている。なお、第１ヒートシンク３１ｂ及び第２ヒートシンク３９ａの一方のみに継ぎ手部が形成される構成を採用することもできる。このような、上アームと下アームを接続する継ぎ手構造は周知であるので、詳細な説明は省略する。
次に、上記した半導体装置１０を備えるパワーモジュール６０について説明する。
図４，５，７，８に示すように、パワーモジュール６０は、第１バスバー６１ａ，６１ｂ、第２バスバー６２、第１冷却器６３、第２冷却器６４、及び絶縁板６５を備えている。第１バスバー６１ａ，６１ｂが、第１実施形態の第１バスバー６１に対応している。以下においては第１バスバー６１ａ，６１ｂをバスバー６１ａ，６１ｂとも称する。
第１バスバー６１ａは、高電位電源ライン１０４の少なくとも一部を構成する。第１バスバー６１ａは、第１ヒートシンク３１ａの電気接続領域３４ａに接続される。第１バスバー６１ｂは、三相線１０６の少なくとも一部を構成する。第１バスバー６１ｂは、第１ヒートシンク３１ｂの電気接続領域３４ｂに接続される。
このように、第１バスバー６１ａ，６１ｂは、ともに封止樹脂体２４の一面２５側に配置される。第１バスバー６１ａ，６１ｂは、ともに平板とされ、Ｙ方向を長手とする平面矩形状をなしている。そして、バスバー６１ａ，６１ｂは、対応する電気接続領域３４ａ，３４ｂから放熱領域３３ａ，３３ｂと反対方向に、半導体装置１０の外側まで延設されている。すなわち、第１バスバー６１ａ，６１ｂは、長手方向を同じとし、Ｘ方向に並んで配置される。
第２バスバー６２は、低電位電源ライン１０５の少なくとも一部を構成する。第２バスバー６２は、第２ヒートシンク３９ｂの電気接続領域４２に接続される。このように、第２バスバー６２は、封止樹脂体２４の裏面２６側に配置される。第２バスバー６２は平板とされ、Ｙ方向を長手とする平面矩形状をなしている。そして、バスバー６２は、電気接続領域４２から放熱領域４１ｂと反対方向に、半導体装置１０の外側まで延設されている。また、バスバー６２は、電気接続領域４２のうち、Ｚ方向からの投影視において、電気接続領域３４ａと重なる部分に接続されている。すなわち、Ｚ方向からの投影視において、第１バスバー６１ａと第２バスバー６２とが互いに重なる位置関係となっている。
なお、第１冷却器６３は、絶縁板６５を介して、放熱領域３３ａ，３３ｂ上に配置される。また、第２冷却器６４は、絶縁板６５を介して、放熱領域４１ａ，４１ｂ上に配置される。第１バスバー６１ａと第１冷却器６３との間には、絶縁分離部２８ａが介在される。同じく、第１バスバー６１ｂと第１冷却器６３との間には、絶縁分離部２８ｂが介在される。また、第２バスバー６２と第２冷却器６４との間には、絶縁分離部２９が介在される。
以上のように構成される２ｉｎ１パッケージ構造の半導体装置１０及び該半導体装置１０を備えるパワーモジュール６０についても、第１実施形態に記載の効果と同等の効果を奏することができる。なお、バスバーと接続されるヒートシンクのみが、露出面として、放熱領域と電気接続領域を有している。本実施形態では、第１ヒートシンク３１ａ，３１ｂ及び第２ヒートシンク３９ａ，３９ｂのうち、第１ヒートシンク３１ａ，３１ｂ及び第２ヒートシンク３９ｂのみにバスバー６１ａ，６１ｂ，６２が接続される。このため、第２ヒートシンク３９ａは、露出面４０ａとして放熱領域４１ａのみを有している。
なお、三相線１０６を構成するバスバーは、第１ヒートシンク３１ｂ及び第２ヒートシンク３９ａの少なくとも一方に接続されればよい。
本実施形態では、第１ヒートシンク３１ｂのみに、三相線１０６を構成する第１バスバー６１ｂが接続される。第２ヒートシンク３９ａが、電気接続領域を有さないため、空いたスペースまで、第２ヒートシンク３９ｂの電気接続領域４２が延設されている。これにより、Ｚ方向からの投影視において、電気接続領域４２が電気接続領域３４ａと重なっている。また、Ｚ方向からの投影視において、第１バスバー６１ａと第２バスバー６２とが互いに重なる位置関係となっている。
このように、高電位電源ライン１０４を構成する第１バスバー６１ａと、低電位電源ライン１０５を構成する第２バスバー６２とが、オーバーラップする位置関係にあるため、互いに磁束を打ち消しあう効果を、さらに高めることができる。例えば、高電位電源ライン１０４を構成するバスバーと、三相線１０６を構成するバスバーとが、オーバーラップする位置関係となる構成に較べて、互いに磁束を打ち消しあう効果を高めることができる。同じく、低電位電源ライン１０５を構成するバスバーと、三相線１０６を構成するバスバーとが、オーバーラップする位置関係となる構成に較べて、互いに磁束を打ち消しあう効果を高めることができる。
しかしながら、例えば、三相線１０６を構成する第１バスバー６１ｂと、低電位電源ライン１０５を構成する第２バスバー６２とが、オーバーラップする構成を採用することもできる。また、第２ヒートシンク３９ａが、露出面４０ａとして電気接続領域を有し、この電気接続領域に、三相線１０６を構成するバスバーが接続される構成とすることもできる。
（第３実施形態）
本実施形態において、第１実施形態に示した半導体装置１０及びパワーモジュール６０と共通する部分についての説明は割愛する。
第１実施形態では、平板状のバスバー６１，６２を用いる例を示した。これに対し、本実施形態では、バスバー６１，６２の少なくとも一方が折曲されている点を特徴とする。以下に、折曲構造の一例を示す。
図９に示すパワーモジュール６０では、第１バスバー６１及び第２バスバー６２の両方が折曲されている。第１バスバー６１は、自身の延設方向であるＹ方向において、半導体装置１０よりも外側に、折曲部６１ｃを有している。この折曲部６１ｃにより、第１平板部６１ｄと第２平板部６１ｅとが連結されている。第１平板部６１ｄは、自身の板厚方向をＺ方向としつつ、Ｙ方向に延設された平板状の部分である。第２平板部６１ｅも、自身の板厚方向をＺ方向としつつ、Ｙ方向に延設された平板状の部分である。
折曲部６１ｃは、第１曲げ部６１ｃ１と、第２曲げ部６１ｃ２と、つなぎ部６１ｃ３と、を有している。第１バスバー６１は、第１曲げ部６１ｃ１にて折れ曲がっている。そして、つなぎ部６１ｃ３は、裏面２６に近づく側に、Ｙ方向に対して傾斜して延設されている。また、第１バスバー６１は第２曲げ部６１ｃ２にて折れ曲っている。そして、第２平板部６１ｅは、Ｙ方向に延設されている。すなわち、第１平板部６１ｄと第２平板部６１ｅは、互いに略平行となっている。
同様に、第２バスバー６２は、自身の延設方向であるＹ方向において、半導体装置１０よりも外側に、折曲部６２ｃを有している。この折曲部６２ｃにより、第１平板部６２ｄと第２平板部６２ｅとが連結されている。第１平板部６２ｄは、自身の板厚方向をＺ方向としつつ、Ｙ方向に延設された平板状の部分である。第２平板部６２ｅも、自身の板厚方向をＺ方向としつつ、Ｙ方向に延設された平板状の部分である。
折曲部６２ｃは、第１曲げ部６２ｃ１と、第２曲げ部６２ｃ２と、つなぎ部６２ｃ３と、を有している。第２バスバー６２は、第１曲げ部６２ｃ１にて折れ曲がっている。そして、つなぎ部６２ｃ３は、一面２５に近づく側に、Ｙ方向に対して傾斜して延設されている。また、第２バスバー６２は第２曲げ部６２ｃ２にて折れ曲っている。そして、第２平板部６２ｅは、Ｙ方向に延設されている。すなわち、第１平板部６２ｄと第２平板部６２ｅは、互いに略平行となっている。
そして、上記したように折曲部６１ｃ，６２ｃを有することで、第１バスバー６１と第２バスバー６２との対向間隔（Ｚ方向の距離）が、半導体装置１０よりも外側において、半導体装置１０と重なる位置よりも狭くなっている。具体的には、第２平板部６１ｅ，６２ｅの対向間隔が、第１平板部６１ｄ，６２ｄの対向間隔よりも狭くなっている。
このように、第１バスバー６１と第２バスバー６２とが、Ｚ方向において近づくように折曲された構造を採用すると、互いに磁束を打ち消しあう効果をさらに高めることができる。
なお、本実施形態では、第１バスバー６１と第２バスバー６２の両方を折曲する例を示したが、第１バスバー６１及び第２バスバー６２のいずれかのみを折曲することで、Ｚ方向において近づくようにしてもよい。また、折曲形状は、上記例に限定されるものではない。
また、本実施形態に示した構成を、第２実施形態に示した構成に適用することもできる。
（第４実施形態）
本実施形態において、第１実施形態に示した半導体装置１０及びパワーモジュール６０と共通する部分についての説明は割愛する。
本実施形態では、半導体装置１０が、電気接続領域３４，４２に対応して第１ヒートシンク３１と第２ヒートシンク３９との間に介在され、各ヒートシンク３１，３９に接続されつつ第１ヒートシンク３１及び第２ヒートシンク３９を電気的に分離するスペーサをさらに備える点を特徴とする。以下に、スペーサの一例を示す。
図１０及び図１１に示す半導体装置１０は、スペーサを構成する要素として、ダミーチップ４６，４７と、ダミーターミナル４８を有している。
ダミーチップ４６は、シリコンなどの半導体基板に、第１ヒートシンク３１と第２ヒートシンク３９とを電気的に分離するためのダミー素子が形成されてなる。ダミーチップ４６の厚みは、半導体チップ２０とほぼ同じ厚みとなっている。また、ダミーチップ４６は、Ｙ方向において、半導体チップ２０と並んで配置されるとともに、Ｚ方向からの投影視において、電気接続領域３４，４２と重なるように配置されている。
ダミーチップ４７も、半導体基板に、第１ヒートシンク３１と第２ヒートシンク３９とを電気的に分離するためのダミー素子が形成されてなる。ダミーチップ４７の厚みは、半導体チップ２１とほぼ同じ厚みとなっている。また、ダミーチップ４７は、Ｙ方向において、半導体チップ２１と並んで配置されるとともに、Ｚ方向からの投影視において、電気接続領域３４，４２と重なるように配置されている。すなわち、ダミーチップ４６，４７は、Ｘ方向に並んで配置されている。
ダミーチップ４６の第１主面２２側に、図示しない電極が形成されており、この電極と第１ヒートシンク３１とが、はんだ３０を介して接続されている。ダミーチップ４６の第２主面側にも図示しない電極が形成されており、この電極とダミーターミナル４８とが、はんだ３０を介して接続されている。ダミーターミナル４８は、はんだ３０を介して第２ヒートシンク３９に接続されている。したがって、第１ヒートシンク３１と第２ヒートシンク３９との間に、ダミーチップ４６及びダミーターミナル４８が介在されている。
同じく、ダミーチップ４７の第１主面２２側に、図示しない電極が形成されており、この電極と第１ヒートシンク３１とが、はんだ３０を介して接続されている。ダミーチップ４７の第２主面側にも図示しない電極が形成されており、この電極とダミーターミナル４８とが、はんだ３０を介して接続されている。ダミーターミナル４８は、はんだ３０を介して第２ヒートシンク３９に接続されている。したがって、第１ヒートシンク３１と第２ヒートシンク３９との間に、ダミーチップ４７及びダミーターミナル４８が介在されている。
このように、ダミーチップ４６，４７及びダミーターミナル４８を含むスペーサを、ヒートシンク３１，３９間に介在させると、半導体装置１０の製造工程において、はんだ３０のリフロー時に、ヒートシンク３１，３９の少なくとも一方に傾きが生じるのを抑制することができる。
また、ダミーチップ４６，４７及びダミーターミナル４８によって、ヒートシンク３１，３９間の接続点が増える。したがって、封止樹脂体２４の成形時に、樹脂の圧力によってヒートシンク３１，３９が傾き、これにより半導体チップ２０，２１に応力が作用するのを抑制することができる。
また、バスバー６１，６２の接続時に、半導体チップ２０，２１に作用する応力を低減することもできる。
なお、本実施形態では、２つのダミーチップ４６，４７を備える例を示したが、ダミーチップの個数は特に限定されない。例えば、半導体装置１０がダミーチップを１つのみ備えてもよいし、３つ以上のダミーチップを備えてもよい。
また、スペーサとしては、ダミーチップ４６，４７及びダミーターミナル４８に限定されない。電気接続領域３４，４２に対応して第１ヒートシンク３１と第２ヒートシンク３９との間に介在され、各ヒートシンク３１，３９に接続されつつ第１ヒートシンク３１及び第２ヒートシンク３９を電気的に分離するものであればよい。
また、本実施形態に示した構成を、第２実施形態、第３実施形態に示した構成に適用することもできる。
（第５実施形態）
本実施形態において、第１実施形態に示した半導体装置１０及びパワーモジュール６０と共通する部分についての説明は割愛する。
第１実施形態では、封止樹脂体２４による絶縁分離部２８，２９によって、露出面３２，４０を、放熱領域３３，４１と、電気接続領域３４，４２とに分ける例を示した。これに対し、本実施形態では、絶縁板６５により、露出面３２，４０を、放熱領域３３，４１と、電気接続領域３４，４２とに分ける点を特徴とする。
図１２及び図１３に示すように、絶縁板６５は、放熱領域３３，４１と冷却器６３，６４との間よりも外側に延設されてなる延設部６５ａを有している。延設部６５ａは、放熱領域３３，４１と電気接続領域３４，４２との並び方向（Ｙ方向）において、電気接続領域３４，４２に向けて延設されている。そして、露出面３２のうち、絶縁板６５から露出される部分が、電気接続領域３４となっている。同じく、露出面４０のうち、絶縁板６５から露出される部分が、電気接続領域４２となっている。
このように、絶縁板６５に延設部６５ａを設けることで、冷却器６３，６４が接続される放熱領域３３，４１と、バスバー６１，６２が接続される電気接続領域３４，４２とを分離することができる。また、封止樹脂体２４の一面２５側において、第１バスバー６１と第１冷却器６３との間に絶縁板６５を設け、これにより沿面距離を稼ぐことができる。さらには、第１バスバー６１と第１冷却器６３との接触（短絡）を防ぐことができる。
同じく、封止樹脂体２４の裏面２６側において、第２バスバー６２と第２冷却器６４との間に絶縁板６５を設け、これにより沿面距離を稼ぐことができる。さらには、第２バスバー６２と第２冷却器６４との接触（短絡）を防ぐことができる。
なお、本実施形態に示した構成を、第２実施形態、第３実施形態、第４実施形態に示した構成に適用することもできる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
半導体装置１０の構成は、上記した上下アームの一方のみを有する１ｉｎ１パッケージ構造、一相分のアームを有する２ｉｎ１パッケージ構造に限定されるものではない。例えば、上下アームを三相分有する６ｉｎ１パッケージにも適用することができる。
ヒートシンク３１，３９の溝部３５，４３に封止樹脂体２４が配置されてなる絶縁分離部２８，２９により、放熱領域３３，４１と電気接続領域３４，４２が分離される例を示した。しかしながら、封止樹脂体２４による分離は、上記例に限定されるものではない。例えば図１４に示す第１変形例のように、ヒートシンク３１，３９の露出面３２，４０上に配置された絶縁分離部４９，５０によって、放熱領域３３，４１と電気接続領域３４，４２が分離される。絶縁分離部４９，５０は、Ｘ方向に沿いつつ、対応するヒートシンク３１，３９を跨いで形成されている。絶縁分離部４９，５０は、封止樹脂体２４の一部である。
絶縁分離部４９，５０は、例えば封止樹脂体２４を切削する際に、絶縁分離部４９，５０が残るように切削することで形成することができる。また、封止樹脂体２４を切削しない場合には、所定形状のキャビティ壁面を有する金型を用いることで、封止樹脂体２４の成形時に、絶縁分離部４９，５０を形成することができる。このように、ヒートシンク３１，３９から突出する絶縁分離部４９，５０を採用すると、絶縁分離部４９，５０が位置ずれのストッパとなるため、バスバー６１，６２、冷却器６３，６４、及び絶縁板６５を位置決めしやすい。また、バスバー６１，６２と対応する冷却器６３，６４との接触を、より効果的に抑制することができる。
第１ヒートシンク３１の電気接続領域３４と第２ヒートシンク３９の電気接続領域４２が、Ｚ方向からの投影視において互いに重なるように設けられる例を示した。しかしながら、図１５に示す第２変形例のように、電気接続領域３４，４２が、Ｚ方向からの投影視において離れて配置される構成を採用することもできる。この場合には、互いに磁束を打ち消しあう効果を奏することはできないが、それ以外の効果を奏することができる。
１０…半導体装置、２０，２０ａ，２０ｂ，２１…半導体チップ、２２…第１主面、２３…第２主面、２４…封止樹脂体、２５…一面、２６…裏面、２７…側面、２８，２８ａ，２８ｂ，２９…絶縁分離部、３０…はんだ、３１，３１ａ，３１ｂ…第１ヒートシンク、３２，３２ａ，３２ｂ…露出面、３３，３３ａ，３３ｂ…放熱領域、３４，３４ａ，３４ｂ…電気接続領域、３５，３５ａ，３５ｂ…溝部、３６，３６ａ，３６ｂ…ターミナル、３７…ボンディングワイヤ、３８，３８ａ，３８ｂ…信号端子、３９，３９ａ，３９ｂ…第２ヒートシンク、４０，４０ａ，４０ｂ…露出面、４１，４１ａ，４１ｂ…放熱領域、４２…電気接続領域、４３…溝部、４４，４５…継ぎ手部、４６，４７…ダミーチップ、４８…ダミーターミナル、４９，５０…絶縁分離部、６０…パワーモジュール、６１，６１ａ，６１ｂ…第１バスバー、６２…第２バスバー、６１ｃ，６２ｃ…折曲部、６１ｄ，６２ｄ…第１平板部、６１ｅ，６２ｅ…第２平板部、６３，６４…冷却器、６５…絶縁板、６５ａ…延設部、１００…電力変換装置、１０１…直流電源、１０２…モータ、１０３…平滑コンデンサ、１０４…高電位電源ライン、１０５…低電位電源ライン、１０６…三相線

Claims (8)

  1. 電気中継部材としてのバスバー（６１，６１ａ，６１ｂ，６２）が電気的に接続され、冷却器（６３，６４）が両面側にそれぞれ配置されて冷却される両面冷却構造の半導体装置であって、
    素子が形成され、該素子の第１主電極を第１主面（２２）に有し、前記素子の第２主電極を前記第１主面と反対の第２主面（２３）に有する半導体チップ（２０，２０ａ，２０ｂ，２１，２１ａ，２１ｂ）と、
    前記半導体チップの厚み方向において前記第１主面側の一面（２５）及び前記第２主面側の裏面（２６）を有するとともに、前記一面及び前記裏面を繋ぐ側面（２７）を有し、前記半導体チップを封止する封止樹脂体（２４）と、
    前記半導体チップの前記第１主面側に配置され、前記第１主電極と電気的に接続される第１ヒートシンク（３１）と、
    前記半導体チップの前記第２主面側に配置され、前記第２主電極と電気的に接続される第２ヒートシンク（３９）と、を備え、
    前記第１ヒートシンクは、前記封止樹脂体の前記一面、前記裏面、及び前記側面のうち、前記一面のみに露出されるとともに、前記半導体チップ側の面と反対の面が露出する露出面（３２）とされ、
    前記第２ヒートシンクは、前記封止樹脂体の前記一面、前記裏面、及び前記側面のうち、前記裏面のみに露出されるとともに、前記半導体チップ側の面と反対の面が前記裏面から露出する露出面（４０）とされ、
    前記第１ヒートシンク及び前記第２ヒートシンクのうち、前記バスバーと電気的に接続されるヒートシンクの露出面が、前記厚み方向からの投影視において、前記半導体チップと重なる領域であり、前記冷却器が熱的に接続される放熱領域（３３，３３ａ，３３ｂ，４１，４１ｂ）と、該放熱領域の周辺領域であり、前記バスバーが電気的に接続される電気接続領域（３４，３４ａ，３４ｂ，４２）と、を有することを特徴とする半導体装置。
  2. 前記第１ヒートシンクの電気接続領域と前記第２ヒートシンクの電気接続領域とが、前記厚み方向からの投影視において互いに重なる位置関係となっていることを特徴とする請求項１に記載の半導体装置。
  3. 前記電気接続領域に対応して前記第１ヒートシンクと前記第２ヒートシンクとの間に介在され、各ヒートシンクに接続されつつ前記第１ヒートシンク及び前記第２ヒートシンクを電気的に分離するスペーサ（４６，４７，４８）をさらに備えることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記放熱領域と前記電気接続領域とが、前記封止樹脂体によって分離されていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
  5. 前記第１ヒートシンク及び前記第２ヒートシンクの少なくとも一方は、前記放熱領域と前記電気接続領域との間に形成された溝部（３５，３５ａ，３５ｂ，４３）を有し、
    前記溝部内にも前記封止樹脂体が配置されて、前記放熱領域と前記電気接続領域とが分離されていることを特徴とする請求項４に記載の半導体装置。
  6. 請求項２に記載の半導体装置（１０）と、
    各ヒートシンクにおける前記露出面の前記放熱領域に対してそれぞれ配置され、前記半導体装置を冷却する冷却器（６３，６４）と、
    前記第１ヒートシンクにおける前記露出面の前記電気接続領域に接続される第１バスバー（６１）と、
    前記第２ヒートシンクにおける前記露出面の前記電気接続領域に接続される第２バスバー（６２）と、を備え、
    前記第１バスバーと前記第２バスバーとが、前記厚み方向に直交する同一の方向であって前記半導体装置よりも外側まで延設されるとともに、前記厚み方向からの投影視において互いに重なる位置関係とされていることを特徴とするパワーモジュール。
  7. 前記第１バスバー及び前記第２バスバーの少なくとも一方は、前記半導体装置よりも外側に折曲部（６１ｃ，６２ｃ）を有し、
    前記第１バスバーと前記第２バスバーとの対向間隔が、前記半導体装置よりも外側において、前記半導体装置と重なる位置よりも狭くされていることを特徴とする請求項６に記載のパワーモジュール。
  8. 請求項１〜３いずれか１項に記載の半導体装置（１０）と、
    各ヒートシンクにおける前記露出面の前記放熱領域に対してそれぞれ配置され、前記半導体装置を冷却する冷却器（６３，６４）と、
    前記第１ヒートシンクにおける前記露出面の前記電気接続領域に接続される第１バスバー（６１）と、
    前記第２ヒートシンクにおける前記露出面の前記電気接続領域に接続される第２バスバー（６２）と、
    前記露出面の前記放熱領域と前記冷却器との間にそれぞれ介在され、前記半導体装置の熱を前記冷却器に伝達するとともに、前記半導体装置と前記冷却器とを電気的に分離する絶縁板（６５）と、を備え、
    前記絶縁板が、前記放熱領域と前記冷却器との間よりも外側に延設されてなる延設部（６５ａ）を有し、前記延設部により、前記放熱領域と前記電気接続領域とが分離されていることを特徴とするパワーモジュール。
JP2014236861A 2014-11-21 2014-11-21 半導体装置及びパワーモジュール Active JP6344215B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014236861A JP6344215B2 (ja) 2014-11-21 2014-11-21 半導体装置及びパワーモジュール
DE112015005257.7T DE112015005257B4 (de) 2014-11-21 2015-11-20 Halbleitervorrichtung und leistungsmodul
PCT/JP2015/005799 WO2016079995A1 (ja) 2014-11-21 2015-11-20 半導体装置及びパワーモジュール
US15/522,972 US10026673B2 (en) 2014-11-21 2015-11-20 Semiconductor device and power module
CN201580062593.7A CN107112294B (zh) 2014-11-21 2015-11-20 半导体装置以及功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014236861A JP6344215B2 (ja) 2014-11-21 2014-11-21 半導体装置及びパワーモジュール

Publications (2)

Publication Number Publication Date
JP2016100479A true JP2016100479A (ja) 2016-05-30
JP6344215B2 JP6344215B2 (ja) 2018-06-20

Family

ID=56013566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014236861A Active JP6344215B2 (ja) 2014-11-21 2014-11-21 半導体装置及びパワーモジュール

Country Status (5)

Country Link
US (1) US10026673B2 (ja)
JP (1) JP6344215B2 (ja)
CN (1) CN107112294B (ja)
DE (1) DE112015005257B4 (ja)
WO (1) WO2016079995A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731779A (zh) * 2016-08-10 2018-02-23 瑞萨电子株式会社 电子装置
WO2019230176A1 (ja) * 2018-05-28 2019-12-05 株式会社デンソー 半導体装置
JP2020089122A (ja) * 2018-11-28 2020-06-04 東芝三菱電機産業システム株式会社 電力変換装置
JP2021057441A (ja) * 2019-09-30 2021-04-08 株式会社デンソー 半導体装置
US11201101B2 (en) 2017-10-26 2021-12-14 Shindengen Electric Manufacturing Co., Ltd. Electronic component
US11251116B2 (en) 2017-08-25 2022-02-15 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US11538765B2 (en) 2018-10-19 2022-12-27 Hyundai Motor Company Semiconductor sub-assembly and semiconductor power module

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013169122A (ja) * 2012-02-17 2013-08-29 Panasonic Corp 非接触充電モジュール及びそれを備えた携帯端末
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
JP6610568B2 (ja) 2017-01-16 2019-11-27 株式会社デンソー 半導体装置
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
US10510636B2 (en) * 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module
DE102018205063B4 (de) * 2018-04-04 2024-10-24 Vitesco Technologies GmbH Leistungselektronikmodul und Fahrzeugbordnetz
JP2019186403A (ja) * 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
US10622593B2 (en) * 2018-06-05 2020-04-14 Ford Global Technologies, Llc Reduction of packaging parasitic inductance in power modules
JP2020008459A (ja) * 2018-07-10 2020-01-16 日本電産トーソク株式会社 センサユニット
JP7010167B2 (ja) * 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール
DE102019200020A1 (de) * 2019-01-03 2020-07-09 Zf Friedrichshafen Ag Busbaranordnung und Leistungselektronikanordnungen
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP7156105B2 (ja) * 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール
JP2021019487A (ja) * 2019-07-24 2021-02-15 株式会社デンソー 半導体モジュール構造
CN110444520B (zh) * 2019-08-13 2021-06-01 丰鹏创科科技(珠海)有限公司 具有电绝缘散热体的功率器件模组及其制备方法
JP7118205B1 (ja) * 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置及びそれを用いた半導体モジュール
JP7509078B2 (ja) * 2021-04-23 2024-07-02 株式会社デンソー 半導体モジュール
US12224218B2 (en) * 2022-02-11 2025-02-11 Wolfspeed, Inc. Semiconductor packages with increased power handling
USD1056862S1 (en) 2022-08-24 2025-01-07 Wolfspeed, Inc. Semiconductor package
CN116093045B (zh) * 2023-04-12 2023-12-19 上海陆芯电子科技有限公司 一种低热阻封装结构及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031351A (ja) * 1998-07-09 2000-01-28 Toshiba Corp 半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2007311518A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116959A (ja) 1996-10-14 1998-05-06 Hitachi Ltd 面実装型複合半導体装置及びその製造方法
CN1321455C (zh) 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
JP4289384B2 (ja) 2003-09-17 2009-07-01 株式会社デンソー 半導体装置の製造方法
JP4628687B2 (ja) 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2006027315A (ja) 2004-07-12 2006-02-02 Denso Corp モータ駆動回路一体型電動圧縮機
JP5267021B2 (ja) 2008-09-30 2013-08-21 株式会社デンソー 半導体装置およびそれを用いたインバータ回路
JP5581131B2 (ja) 2010-06-30 2014-08-27 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP5729314B2 (ja) 2012-01-17 2015-06-03 株式会社デンソー 半導体装置及びその製造方法
US9076752B2 (en) * 2012-02-14 2015-07-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014157927A (ja) 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031351A (ja) * 1998-07-09 2000-01-28 Toshiba Corp 半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2007311518A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731779A (zh) * 2016-08-10 2018-02-23 瑞萨电子株式会社 电子装置
CN107731779B (zh) * 2016-08-10 2023-06-30 瑞萨电子株式会社 电子装置
US11251116B2 (en) 2017-08-25 2022-02-15 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US11823996B2 (en) 2017-08-25 2023-11-21 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US11201101B2 (en) 2017-10-26 2021-12-14 Shindengen Electric Manufacturing Co., Ltd. Electronic component
WO2019230176A1 (ja) * 2018-05-28 2019-12-05 株式会社デンソー 半導体装置
JP2019207922A (ja) * 2018-05-28 2019-12-05 株式会社デンソー 半導体装置
US11538765B2 (en) 2018-10-19 2022-12-27 Hyundai Motor Company Semiconductor sub-assembly and semiconductor power module
JP2020089122A (ja) * 2018-11-28 2020-06-04 東芝三菱電機産業システム株式会社 電力変換装置
JP2021057441A (ja) * 2019-09-30 2021-04-08 株式会社デンソー 半導体装置
JP7268563B2 (ja) 2019-09-30 2023-05-08 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20170317006A1 (en) 2017-11-02
CN107112294B (zh) 2019-07-09
CN107112294A (zh) 2017-08-29
US10026673B2 (en) 2018-07-17
WO2016079995A1 (ja) 2016-05-26
DE112015005257B4 (de) 2024-04-25
JP6344215B2 (ja) 2018-06-20
DE112015005257T5 (de) 2017-08-17

Similar Documents

Publication Publication Date Title
JP6344215B2 (ja) 半導体装置及びパワーモジュール
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
EP3107120B1 (en) Power semiconductor module
CN107534032B (zh) 半导体装置
WO2015072105A1 (ja) パワーモジュール
EP3343603B1 (en) Structure
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20210407875A1 (en) Semiconductor device
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP2016004941A (ja) 半導体装置及びパワーモジュール
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP6354674B2 (ja) 半導体装置
JP4910889B2 (ja) 半導体装置
JP2013125889A (ja) 半導体装置
JP2016039206A (ja) 半導体装置の製造方法及び同半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
US12113002B2 (en) Plurality of transistors attached to a heat sink with a periphery notch
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP6305362B2 (ja) 電力用半導体モジュール
JP2013098343A (ja) 半導体装置とその製造方法
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
JP5970790B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R151 Written notification of patent or utility model registration

Ref document number: 6344215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250