JP2016148744A - Light emitting panel, display module, and display device - Google Patents
Light emitting panel, display module, and display device Download PDFInfo
- Publication number
- JP2016148744A JP2016148744A JP2015024920A JP2015024920A JP2016148744A JP 2016148744 A JP2016148744 A JP 2016148744A JP 2015024920 A JP2015024920 A JP 2015024920A JP 2015024920 A JP2015024920 A JP 2015024920A JP 2016148744 A JP2016148744 A JP 2016148744A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- electrically connected
- oxide semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Planar Illumination Modules (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明の一態様は、発光パネル、表示モジュールまたは表示装置に関する。 One embodiment of the present invention relates to a light-emitting panel, a display module, or a display device.
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。 Note that one embodiment of the present invention is not limited to the above technical field. The technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, as a technical field of one embodiment of the present invention disclosed more specifically in this specification, a semiconductor device, a display device, a light-emitting device, a power storage device, a memory device, a driving method thereof, or a manufacturing method thereof, Can be cited as an example.
液晶表示装置の表示領域を複数の領域に分割し、分割された表示領域ごとにバックライトの明るさを制御して、画像を表示する技術(ローカルディミング法)が知られている。ローカルディミング法を用いると、明るい部分と暗い部分が異なる領域に配置される画像を、高いコントラストで表示することができる。 A technique (local dimming method) for displaying an image by dividing the display area of a liquid crystal display device into a plurality of areas and controlling the brightness of the backlight for each of the divided display areas is known. When the local dimming method is used, an image in which a bright part and a dark part are arranged in different areas can be displayed with high contrast.
例えば、超解像処理を用いて、解像度を高くする。そして、超解像処理の後、ローカルディミングを用いて、バックライトの輝度を制御して、表示を行う液晶表示装置の駆動方法がしられている(特許文献1)。 For example, the resolution is increased using super-resolution processing. Then, after super-resolution processing, a method of driving a liquid crystal display device that performs display by controlling the luminance of the backlight using local dimming is used (Patent Document 1).
本発明の一態様は、利便性または信頼性に優れた新規な発光パネルを提供することを課題の一とする。または、利便性または信頼性に優れた新規な表示モジュールを提供することを課題の一とする。または、利便性または信頼性に優れた新規な表示装置を提供することを課題の一とする。または、新規な発光パネル、新規な表示モジュール、新規な表示装置または新規な半導体装置を提供することを課題の一とする。 An object of one embodiment of the present invention is to provide a novel light-emitting panel that is highly convenient or reliable. Another object is to provide a novel display module that is highly convenient or reliable. Another object is to provide a novel display device that is highly convenient or reliable. Another object is to provide a novel light-emitting panel, a novel display module, a novel display device, or a novel semiconductor device.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and other issues can be extracted from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様は、第1の接続部と、第1の接続部と電気的に接続されるセグメント回路と、第1の接続部と電気的に接続される発光素子と、セグメント回路が配設される第1の基材と、発光素子が配設される第2の基材と、を有する発光パネルである。 One embodiment of the present invention includes a first connection portion, a segment circuit electrically connected to the first connection portion, a light-emitting element electrically connected to the first connection portion, and a segment circuit. A light-emitting panel having a first base material provided and a second base material on which a light-emitting element is disposed.
そして、セグメント回路は、第1の電源線と電気的に接続され、選択線と電気的に接続され、信号線と電気的に接続される。 The segment circuit is electrically connected to the first power supply line, electrically connected to the selection line, and electrically connected to the signal line.
また、選択線は、選択信号を供給する機能を備え、信号線は、制御信号を供給する機能を備える。 The selection line has a function of supplying a selection signal, and the signal line has a function of supplying a control signal.
セグメント回路は、第1の接続部に電力を供給する機能を備え、選択信号および制御信号に基づいて電力を制御する機能を備える。 The segment circuit has a function of supplying power to the first connection unit, and has a function of controlling power based on the selection signal and the control signal.
発光素子は、第1の電極と第2の電極を備え、第1の電極は、第1の接続部に電気的に接続され、第2の電極は、第2の電源線と電気的に接続され、第1の電極は、電力を供給される。また、第2の電源線は、第1の電源線と異なる電位を供給する。 The light emitting element includes a first electrode and a second electrode, the first electrode is electrically connected to the first connection portion, and the second electrode is electrically connected to the second power supply line. The first electrode is supplied with power. The second power supply line supplies a potential different from that of the first power supply line.
また、本発明の一態様は、複数のセグメント回路を有する上記の発光パネルである。 Another embodiment of the present invention is the above light-emitting panel including a plurality of segment circuits.
そして、複数のセグメント回路は、第1の基材に行列状に配設され、選択線は、行方向に配設される複数のセグメント回路と電気的に接続され、信号線は、行方向と交差する列方向に配設される複数のセグメント回路と電気的に接続される。 The plurality of segment circuits are arranged in a matrix on the first base material, the selection lines are electrically connected to the plurality of segment circuits arranged in the row direction, and the signal lines are arranged in the row direction. It is electrically connected to a plurality of segment circuits arranged in the intersecting column direction.
上記本発明の一態様の発光パネルは、制御信号および信号を供給され、電力を供給する機能を備えるセグメント回路と、電力を供給される発光素子と、を含んで構成される。これにより、制御信号および信号に基づいて決定された電力を発光素子に供給することができる。その結果、利便性または信頼性に優れた新規な発光パネルを提供することができる。 The light-emitting panel of one embodiment of the present invention includes a segment circuit which is supplied with a control signal and a signal and has a function of supplying power, and a light-emitting element to which power is supplied. Thereby, the electric power determined based on the control signal and the signal can be supplied to the light emitting element. As a result, a novel light-emitting panel that is highly convenient or reliable can be provided.
また、本発明の一態様は、第2の基材が、第1の基材と重なる領域を備え、第2の基材は、発光素子と第1の基材の間に配設され、第2の基材は、開口部を備え、第1の接続部は、開口部に配設される第1の配線を含む、上記の発光パネルである。 In one embodiment of the present invention, the second base material includes a region overlapping with the first base material, the second base material is disposed between the light-emitting element and the first base material, The base material of 2 is an above-mentioned luminescent panel provided with an opening, and the 1st connection part contains the 1st wiring arranged in the opening.
また、本発明の一態様は、第1の電源線と電気的に接続される第2の接続部を有する上記の発光パネルである。そして、セグメント回路は、第2の接続部と電気的に接続され、第1の電源線および第2の電源線は、第2の基材に配設される。 Another embodiment of the present invention is the above light-emitting panel including the second connection portion that is electrically connected to the first power supply line. The segment circuit is electrically connected to the second connection portion, and the first power supply line and the second power supply line are disposed on the second base material.
上記本発明の一態様の発光パネルは、セグメント回路が配設された第1の基材と、セグメント回路と電気的に接続される発光素子が配設された第2の基材とが、重ねられ、セグメント回路と発光素子が電気的に接続する接続部を含んで構成される。これにより、外形を小さくすることができる。その結果、利便性または信頼性に優れた新規な発光パネルを提供することができる。 In the light-emitting panel of one embodiment of the present invention, the first base material on which the segment circuit is disposed and the second base material on which the light-emitting element electrically connected to the segment circuit is stacked The segment circuit and the light emitting element are configured to include a connection portion that is electrically connected. Thereby, an external shape can be made small. As a result, a novel light-emitting panel that is highly convenient or reliable can be provided.
また、本発明の一態様は、セグメント回路が、ゲートが選択線と電気的に接続され、第1の電極が信号線と電気的に接続される第1のトランジスタと、ゲートが第1のトランジスタの第2の電極と電気的に接続され、第1の電極が第1の接続部と電気的に接続され、第2の電極が第1の電源線と電気的に接続される第2のトランジスタと、第1の電極が第2のトランジスタのゲートと電気的に接続され、第2の電極が第2のトランジスタの第2の電極と電気的に接続される容量素子と、を備える、上記の発光パネルである。 In one embodiment of the present invention, the segment circuit includes a first transistor in which a gate is electrically connected to a selection line, a first electrode is electrically connected to a signal line, and a gate is the first transistor. The second transistor is electrically connected to the second electrode, the first electrode is electrically connected to the first connection portion, and the second electrode is electrically connected to the first power supply line. And a capacitor element in which the first electrode is electrically connected to the gate of the second transistor, and the second electrode is electrically connected to the second electrode of the second transistor. It is a light emitting panel.
また、本発明の一態様は、セグメント回路が、複数のトランジスタを備え、複数のトランジスタは、同一の工程で形成することができる半導体膜を含む上記の発光パネルである。 Another embodiment of the present invention is the above light-emitting panel in which the segment circuit includes a plurality of transistors, and the plurality of transistors includes a semiconductor film that can be formed in the same process.
また、本発明の一態様は、セグメント回路が、複数のトランジスタを備え、複数のトランジスタは、同一の工程で形成することができる酸化物半導体膜を含む、上記の発光パネルである。 Another embodiment of the present invention is the above light-emitting panel, in which the segment circuit includes a plurality of transistors, and the plurality of transistors includes an oxide semiconductor film that can be formed in the same step.
上記本発明の一態様の発光パネルは、選択信号に基づいて導通状態または非導通状態にすることができるスイッチと、導通状態において供給された制御信号に基づく電荷を、非導通状態において保持する容量素子と、容量素子が保持する電圧に基づいて電力を供給するトランジスタと、を含んで構成される。これにより、選択信号が供給されている期間に供給された制御信号に基づく電力で、発光素子を駆動することができる。その結果、利便性または信頼性に優れた新規な発光パネルを提供することができる。 The light-emitting panel of one embodiment of the present invention includes a switch that can be turned on or off based on a selection signal, and a capacitor that holds electric charge based on a control signal supplied in the conductive state in the non-conductive state. An element and a transistor that supplies electric power based on a voltage held by the capacitor are included. Accordingly, the light emitting element can be driven with power based on the control signal supplied during the period in which the selection signal is supplied. As a result, a novel light-emitting panel that is highly convenient or reliable can be provided.
また、本発明の一態様は、上記の発光パネルと、発光パネルと重なる領域を備える表示パネルと、を有する表示モジュールである。そして、表示パネルは、複数の画素を一の発光素子と重なる領域に備える。 Another embodiment of the present invention is a display module including the above light-emitting panel and a display panel including a region overlapping with the light-emitting panel. The display panel includes a plurality of pixels in a region overlapping with one light emitting element.
上記本発明の一態様の発光パネルは、一のセグメント回路と電気的に接続される発光素子と重なる領域に、複数の画素を含んで構成される。これにより、セグメント毎に輝度が調整された光を用いて、画像を表示することができる。その結果、利便性または信頼性に優れた新規な表示モジュールを提供することができる。 The light-emitting panel of one embodiment of the present invention includes a plurality of pixels in a region overlapping with a light-emitting element that is electrically connected to one segment circuit. Thereby, an image can be displayed using the light whose luminance is adjusted for each segment. As a result, a novel display module that is highly convenient or reliable can be provided.
また、本発明の一態様は、上記の表示モジュールと、表示モジュールと電気的に接続される駆動部と、を有する。そして、駆動部は、画像信号、選択信号および制御信号を供給する機能を備え、表示パネルは、画像信号を供給され、発光パネルは、選択信号および制御信号を供給される、表示装置である。 Another embodiment of the present invention includes the above display module and a driver portion which is electrically connected to the display module. The driving unit has a function of supplying an image signal, a selection signal, and a control signal, the display panel is supplied with the image signal, and the light emitting panel is a display device supplied with the selection signal and the control signal.
上記本発明の一態様の表示装置は、表示パネルを制御する画像信号および発光パネルをセグメント毎に制御する選択信号ならびに制御信号を供給する駆動部を含んで構成される。これにより、幅広い階調を備える画像を高いコントラストで表示することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。 The display device of one embodiment of the present invention includes a driving portion that supplies an image signal for controlling the display panel, a selection signal for controlling the light-emitting panel for each segment, and a control signal. Thereby, an image with a wide gradation can be displayed with high contrast. As a result, a novel display device that is highly convenient or reliable can be provided.
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。 In the drawings attached to the present specification, the components are classified by function, and the block diagram is shown as an independent block. However, it is difficult to completely separate the actual components for each function. May involve multiple functions.
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。 In this specification, the terms “source” and “drain” of a transistor interchange with each other depending on the polarity of the transistor or the level of potential applied to each terminal. In general, in an n-channel transistor, a terminal to which a low potential is applied is called a source, and a terminal to which a high potential is applied is called a drain. In a p-channel transistor, a terminal to which a low potential is applied is called a drain, and a terminal to which a high potential is applied is called a source. In this specification, for the sake of convenience, the connection relationship between transistors may be described on the assumption that the source and the drain are fixed. However, the names of the source and the drain are actually switched according to the above-described potential relationship. .
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。 In this specification, the source of a transistor means a source region that is part of a semiconductor film functioning as an active layer or a source electrode connected to the semiconductor film. Similarly, a drain of a transistor means a drain region that is part of the semiconductor film or a drain electrode connected to the semiconductor film. The gate means a gate electrode.
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第1のトランジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトランジスタのソースまたはドレインの一方に接続され、第1のトランジスタのソースまたはドレインの他方が第2のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。 In this specification, the state where the transistors are connected in series means, for example, a state where only one of the source and the drain of the first transistor is connected to only one of the source and the drain of the second transistor. To do. In addition, the state where the transistors are connected in parallel means that one of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, and the other of the source and the drain of the first transistor is connected. It means a state of being connected to the other of the source and the drain of the second transistor.
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。 In this specification, the connection means an electrical connection, and corresponds to a state where current, voltage, or potential can be supplied or transmitted. Therefore, the connected state does not necessarily indicate a directly connected state, and a wiring, a resistor, a diode, a transistor, or the like is provided so that current, voltage, or potential can be supplied or transmitted. The state of being indirectly connected through a circuit element is also included in the category.
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In this specification, even when independent components on the circuit diagram are connected to each other, in practice, for example, when a part of the wiring functions as an electrode, In some cases, it also has the functions of the components. In this specification, the term “connection” includes a case where one conductive film has functions of a plurality of components.
また、本明細書中において、トランジスタの第1の電極または第2の電極の一方がソース電極を、他方がドレイン電極を指す。 In this specification, one of a first electrode and a second electrode of a transistor refers to a source electrode, and the other refers to a drain electrode.
本発明の一態様によれば、利便性または信頼性に優れた新規な発光パネルを提供できる。または、利便性または信頼性に優れた新規な表示モジュールを提供できる。または、利便性または信頼性に優れた新規な表示装置を提供できる。または、新規な発光パネル、新規な表示モジュール、新規な表示装置または新規な半導体装置を提供できる。 According to one embodiment of the present invention, a novel light-emitting panel that is highly convenient or reliable can be provided. Alternatively, a novel display module that is highly convenient or reliable can be provided. Alternatively, a novel display device that is highly convenient or reliable can be provided. Alternatively, a novel light-emitting panel, a novel display module, a novel display device, or a novel semiconductor device can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様の発光パネルは、制御信号および信号を供給され、所定の電力を供給する機能を備えるセグメント回路と、所定の電力を供給される発光素子と、を含んで構成される。 A light-emitting panel of one embodiment of the present invention includes a segment circuit that is supplied with a control signal and a signal and has a function of supplying predetermined power, and a light-emitting element that is supplied with predetermined power.
これにより、制御信号および信号に基づいて決定された電力を発光素子に供給することができる。その結果、利便性または信頼性に優れた新規な発光パネルを提供することができる。 Thereby, the electric power determined based on the control signal and the signal can be supplied to the light emitting element. As a result, a novel light-emitting panel that is highly convenient or reliable can be provided.
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.
(実施の形態1)
本実施の形態では、本発明の一態様の発光パネルの構成について、図1、図2、図5および図13を参照しながら説明する。
(Embodiment 1)
In this embodiment, the structure of the light-emitting panel of one embodiment of the present invention will be described with reference to FIGS. 1, 2, 5, and 13.
図1は本発明の一態様の発光パネルの構成を説明する図である。図1(A)は本発明の一態様の発光パネル400の投影図であり、図1(B)は図1(A)の一部を、拡大して示す模式図であり、図1(C)は図1(B)の切断線Z1−Z2における断面図である。
FIG. 1 illustrates a structure of a light-emitting panel of one embodiment of the present invention. 1A is a projection view of the light-emitting
図2は本発明の一態様の発光パネルのセグメントの構成を説明する回路図である。 FIG. 2 is a circuit diagram illustrating a structure of a segment of the light-emitting panel of one embodiment of the present invention.
図2(A)は、本発明の一態様の発光パネル400のセグメント402(i,j)を説明する回路図である。図2(B)は、セグメント402(i,j)とは異なる構成を備えるセグメント402B(i,j)を説明する回路図である。
FIG. 2A is a circuit diagram illustrating the segment 402 (i, j) of the light-emitting
図5は図1(C)に示す構造を詳細に説明する断面図である。 FIG. 5 is a cross-sectional view illustrating in detail the structure shown in FIG.
図13は図1(A)に示す構成を説明する上面図である。 FIG. 13 is a top view illustrating the configuration shown in FIG.
<発光パネルの構成例1.>
本実施の形態で説明する発光パネル400は、第1の接続部CON1と、第1の接続部CON1と電気的に接続されるセグメント回路SC(i,j)と、第1の接続部CON1と電気的に接続される発光素子450(i,j)と、セグメント回路SC(i,j)が配設される第1の基材410と、発光素子450(i,j)が配設される第2の基材470と、を有する(図1(A)、図1(C)および図2(A)参照)。
<Configuration Example 1 of Light-Emitting Panel>>
The light-emitting
そして、セグメント回路SC(i,j)は、第1の電源線VSSと電気的に接続される。また、セグメント回路SC(i,j)は、選択線GL(i)と電気的に接続され、セグメント回路は、信号線SL(j)と電気的に接続される(図1(B)参照)。 The segment circuit SC (i, j) is electrically connected to the first power supply line VSS. The segment circuit SC (i, j) is electrically connected to the selection line GL (i), and the segment circuit is electrically connected to the signal line SL (j) (see FIG. 1B). .
選択線GL(i)は、選択信号を供給する機能を備え、信号線SL(j)は、制御信号を供給する機能を備える。 The selection line GL (i) has a function of supplying a selection signal, and the signal line SL (j) has a function of supplying a control signal.
セグメント回路SC(i,j)は、第1の接続部CON1に電力を供給する機能を備え、セグメント回路SC(i,j)は、選択信号および制御信号に基づいて電力を制御する機能を備える。 The segment circuit SC (i, j) has a function of supplying power to the first connection part CON1, and the segment circuit SC (i, j) has a function of controlling power based on the selection signal and the control signal. .
発光素子450(i,j)は、第1の電極451と第2の電極452を備え、第1の電極451は、第1の接続部CON1に電気的に接続され、第2の電極452は、第2の電源線VDDと電気的に接続される。
The light-emitting element 450 (i, j) includes a
第1の電極451は、電力を供給され、第2の電源線VDDは、第1の電源線VSSと異なる電位を供給する。
The
また、発光パネル400は、単数または複数のセグメント回路SC(i,j)を有し、複数のセグメント回路SC(i,j)は、第1の基材410に行列状に配設される(図1(A)参照)。なお、iまたはjは1以上の整数である。
The light-emitting
選択線GL(i)は、行方向に配設される複数のセグメント回路SC(i,j)と電気的に接続される。 Selection line GL (i) is electrically connected to a plurality of segment circuits SC (i, j) arranged in the row direction.
信号線SL(j)は、行方向と交差する列方向に配設される複数のセグメント回路SC(i,j)と電気的に接続される。 The signal line SL (j) is electrically connected to a plurality of segment circuits SC (i, j) arranged in the column direction intersecting with the row direction.
本実施の形態で例示する発光パネル400は、選択信号および制御信号を供給され、電力を供給する機能を備えるセグメント回路SC(i,j)と、電力を供給される発光素子450(i,j)と、を含んで構成される。これにより、制御信号および信号に基づいて決定された電力を発光素子に供給することができる。その結果、利便性または信頼性に優れた新規な発光パネルを提供することができる。
The light-emitting
また、第2の基材470は、第1の基材410と重なる領域を備える(図1(C)参照)。
Further, the
第2の基材470は、発光素子450(i,j)と第1の基材410の間に配設される。
The
第2の基材470は、開口部428aを備える(図1(C)参照)。第1の接続部CON1は、開口部428aに配設される第1の配線L1を含む(図2(A)参照)。
The
また、発光パネル400は、第1の電源線VSSと電気的に接続される第2の接続部CON2を有する。第2の基材470は、開口部428bを備える。第2の接続部CON2は、開口部428bに配設される第2の配線L2を含む(図2(A)参照)。なお、スルーホール接続法を第1の接続部CON1または第2の接続部CON2に用いることができる。
The
セグメント回路SC(i,j)は、第2の接続部CON2と電気的に接続され、第1の電源線VSSおよび第2の電源線VDDは、第2の基材470に配設される。
The segment circuit SC (i, j) is electrically connected to the second connection part CON2, and the first power supply line VSS and the second power supply line VDD are disposed on the
図2(A)に例示するセグメント402(i,j)において、第1の接続部CON1および第2の接続部CON2は、セグメント回路SC(i,j)と発光素子450(i,j)を電気的に接続する。 In the segment 402 (i, j) illustrated in FIG. 2A, the first connection portion CON1 and the second connection portion CON2 include the segment circuit SC (i, j) and the light emitting element 450 (i, j). Connect electrically.
なお、図2(B)に例示するセグメント402B(i,j)は、第1の電源線VSSが第1の基材410に配設され、第2の接続部CON2は省かれている。
Note that in the
本実施の形態で例示される発光パネル400は、セグメント回路SC(i,j)が配設された第1の基材410と、発光素子450(i,j)が配設された第2の基材とが、重ねられ、セグメント回路SC(i,j)と発光素子450(i,j)とを電気的に接続する接続部CON1を含んで構成される。これにより、外形を小さくすることができる。その結果、利便性または信頼性に優れた新規な発光パネルを提供することができる。
The light-emitting
また、発光パネル400は、光学素子450Pを有することができる。光学素子450Pは、発光素子450が射出する光の少なくとも一部を透過する。
In addition, the light-emitting
また、発光パネル400は、選択線GL(i)に選択信号を供給する機能を備える駆動回路GDを有することができる。または、信号線SL(j)に制御信号を供給する機能を備える駆動回路SDを有することができる。
In addition, the light-emitting
また、発光パネル400は、制御線GL(i)と電気的に接続する端子または信号線SL(j)と電気的に接続する端子が配設される端子部419を有することができる。
In addition, the light-emitting
また、発光パネル400は、第1の電源線VSSと電気的に接続する端子または第2の電源線VDDと電気的に接続する端子が配設される端子部479を有することができる。
In addition, the light-emitting
なお、例えば、フレキシブルプリント基板FPC1を端子部419に電気的に接続し、さまざまな信号または電源電位を供給することができる。また、フレキシブルプリント基板FPC2を端子部479に電気的に接続し、さまざまな信号または電源電位を供給することができる。
For example, the flexible printed circuit board FPC1 can be electrically connected to the
以下に、発光パネル400を構成する個々の要素について説明する。
Below, each element which comprises the
《構成例》
発光パネル400は、第1の接続部CON1、セグメント回路SC(i,j)、発光素子450(i,j)、第1の基材410または第2の基材470を有する。
<Configuration example>
The
また、発光パネル400は、第1の電源線VSS、第2の電源線VDD、選択線GL(i)または信号線SL(j)を有する。また、第1の配線L1または第2の配線L2を有する。
In addition, the light-emitting
また、発光パネル400は、第2の接続部CON2を有する。
In addition, the
《第1の基材》
例えば、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備えるものを、第1の基材410に用いることができる。
<< First base material >>
For example, a material having heat resistance enough to withstand a manufacturing process and a thickness and size applicable to a manufacturing apparatus can be used for the
有機材料、無機材料または有機材料と無機材料等の複合材料等を第1の基材410に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を第1の基材410に用いることができる。
An organic material, an inorganic material, a composite material of an organic material and an inorganic material, or the like can be used for the
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス等を、第1の基材410に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、第1の基材410に用いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、第1の基材410に用いることができる。SUSまたはアルミニウム等を、第1の基材410に用いることができる。
Specifically, alkali-free glass, soda-lime glass, potash glass, crystal glass, or the like can be used for the
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を第1の基材410に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、第1の基材410に用いることができる。
For example, an organic material such as a resin, a resin film, or plastic can be used for the
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を第1の基材410に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、第1の基材410に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、第1の基材410に用いることができる。
For example, a composite material in which a film such as a metal plate, a thin glass plate, or an inorganic material is attached to a resin film or the like can be used for the
また、単層の材料または複数の層が積層された材料を、第1の基材410に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、第1の基材410に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化珪素層、窒化珪素層または酸化窒化珪素層等から選ばれた一または複数の膜が積層された材料を、第1の基材410に適用できる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化珪素膜、窒化珪素膜または酸化窒化珪素膜等が積層された材料を、第1の基材410に適用できる。
In addition, a single layer material or a material in which a plurality of layers are stacked can be used for the
《第2の基材》
第1の基材410に用いることができる材料を第2の基材470に用いることができる。
<< Second base material >>
A material that can be used for the
例えば、スルーホール接続法を用いて、第2の基材470の一方の面に形成された配線または端子と、他方の面に形成された配線または端子を電気的に接続することができる材料を用いることができる。
For example, a material that can electrically connect a wiring or a terminal formed on one surface of the
《配線》
導電性を備える材料を第1の電源線VSS、第2の電源線VDD、選択線GL(i)、信号線SL(j)、第1の配線L1または第2の配線L2などの配線に用いることができる。
"wiring"
A material having conductivity is used for wiring such as the first power supply line VSS, the second power supply line VDD, the selection line GL (i), the signal line SL (j), the first wiring L1, or the second wiring L2. be able to.
配線に用いることができる材料を、端子部419または端子部479に設けられる端子に用いることができる。
A material that can be used for the wiring can be used for the terminal provided in the
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線または端子に用いることができる。 For example, an inorganic conductive material, an organic conductive material, a metal, a conductive ceramic, or the like can be used for the wiring or the terminal.
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線または端子に用いることができる。または、上述した金属元素を含む合金などを、配線または端子に用いることができる。または、上述した金属元素を組み合わせた合金などを、配線または端子に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。 Specifically, a metal element selected from aluminum, gold, platinum, silver, copper, chromium, tantalum, titanium, molybdenum, tungsten, nickel, iron, cobalt, palladium, or manganese is used for the wiring or the terminal. it can. Alternatively, an alloy containing the above metal element can be used for the wiring or the terminal. Alternatively, an alloy or the like in which the above metal elements are combined can be used for the wiring or the terminal. In particular, an alloy of copper and manganese is suitable for fine processing using a wet etching method.
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いることができる。 Specifically, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a titanium nitride film, a two-layer structure in which a tungsten film is laminated on a titanium nitride film, a tantalum nitride film or A two-layer structure in which a tungsten film is stacked over a tungsten nitride film, a titanium film, and a three-layer structure in which an aluminum film is stacked over the titanium film and a titanium film is further formed thereon can be used.
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線または端子に用いることができる。 Specifically, a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide added with gallium can be used for the wiring or the terminal.
具体的には、グラフェンまたはグラファイトを含む膜を配線または端子に用いることができる。 Specifically, a film containing graphene or graphite can be used for the wiring or the terminal.
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。 For example, by forming a film containing graphene oxide and reducing the film containing graphene oxide, the film containing graphene can be formed. Examples of the reduction method include a method of applying heat and a method of using a reducing agent.
具体的には、導電性高分子を配線または端子に用いることができる。 Specifically, a conductive polymer can be used for the wiring or the terminal.
《第1の接続部、第2の接続部》
導電性を有する材料を第1の接続部CON1または第2の接続部CON2に用いることができる(図5参照)。
<< 1st connection part, 2nd connection part >>
A conductive material can be used for the first connection part CON1 or the second connection part CON2 (see FIG. 5).
例えば、はんだ、導電性ペーストまたは異方性導電膜などを第1の接続部CON1または第2の接続部CON2に用いることができる。 For example, solder, a conductive paste, an anisotropic conductive film, or the like can be used for the first connection part CON1 or the second connection part CON2.
具体的には、導電性を備える粒子CPと、粒子CPを分散する材料等を含む異方性導電膜を用いることができる。 Specifically, an anisotropic conductive film including conductive particles CP and a material in which the particles CP are dispersed can be used.
例えば、1μm以上200μm以下好ましくは3μm以上150μm以下の大きさの球状、柱状またはフィラー状等の形状を備える粒子を粒子CPに用いることができる。 For example, particles having a shape such as a spherical shape, a columnar shape, or a filler shape with a size of 1 μm to 200 μm, preferably 3 μm to 150 μm can be used for the particle CP.
例えば、ニッケルまたは金等を含む導電性の材料で被覆された粒子を用いることができる。 For example, particles covered with a conductive material including nickel or gold can be used.
具体的には、ポリスチレン、アクリル樹脂または酸化チタン等を含む粒子を用いることができる。 Specifically, particles containing polystyrene, acrylic resin, titanium oxide, or the like can be used.
例えば、合成ゴム、熱硬化性樹脂、熱可塑性樹脂等を、粒子CPを分散する材料に用いることができる。 For example, synthetic rubber, thermosetting resin, thermoplastic resin, or the like can be used as the material for dispersing the particles CP.
《発光素子》
例えば、第1の電極451および第2の電極452を備え、第1の電極451および第2の電極452の間に流れる電流を光に変換する素子を、発光素子450に用いることができる。
<Light emitting element>
For example, an element that includes the
具体的には、白色等の光を射出する発光ダイオードを発光素子450(i,j)に用いることができる。 Specifically, a light-emitting diode that emits white light or the like can be used for the light-emitting element 450 (i, j).
《セグメント》
セグメント402(i,j)は発光素子450(i,j)と、発光素子450(i,j)と電気的に接続するセグメント回路SC(i,j)とを備える。なお、複数のセグメントをリニアスタイルで配置しても、ペンタイルスタイルで配置してもよい。
"segment"
The segment 402 (i, j) includes a light emitting element 450 (i, j) and a segment circuit SC (i, j) electrically connected to the light emitting element 450 (i, j). A plurality of segments may be arranged in a linear style or in a pen tile style.
《光学素子》
光学素子450Pを、発光パネル400に用いることができる。光学素子450Pは、発光素子450が射出する光の少なくとも一部を変調または拡散等をする。
<Optical element>
The
具体的には、直線偏光板、円偏光板、拡散板またはプリズムシートなどを、光学素子450Pに用いることができる。
Specifically, a linearly polarizing plate, a circularly polarizing plate, a diffusion plate, a prism sheet, or the like can be used for the
《セグメント回路》
例えば、セグメント回路SC(i,j)は、第1のトランジスタSWと、第2のトランジスタM0と、容量素子Cと、を備える(図2(A)参照)。
<Segment circuit>
For example, the segment circuit SC (i, j) includes a first transistor SW, a second transistor M0, and a capacitor C (see FIG. 2A).
第1のトランジスタSWは、ゲートが選択線GL(i)と電気的に接続され、第1の電極が信号線SL(j)と電気的に接続される。 The first transistor SW has a gate electrically connected to the selection line GL (i) and a first electrode electrically connected to the signal line SL (j).
第2のトランジスタM0は、ゲートが第1のトランジスタSWの第2の電極と電気的に接続され、第1の電極が第1の接続部CON1と電気的に接続され、第2の電極が第1の電源線VSSと電気的に接続される。 The second transistor M0 has a gate electrically connected to the second electrode of the first transistor SW, a first electrode electrically connected to the first connection part CON1, and a second electrode connected to the second electrode. 1 power line VSS.
容量素子Cは、第1の電極が第2のトランジスタM0のゲートと電気的に接続され、第2の電極が第2のトランジスタM0の第2の電極と電気的に接続される。 In the capacitor C, the first electrode is electrically connected to the gate of the second transistor M0, and the second electrode is electrically connected to the second electrode of the second transistor M0.
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を第1のトランジスタSWおよび第2のトランジスタM0に用いることができる。具体的には、同一の工程で形成することができる酸化物半導体膜を用いることができる。
<Transistor>
For example, a semiconductor film that can be formed in the same step can be used for the first transistor SW and the second transistor M0. Specifically, an oxide semiconductor film that can be formed in the same step can be used.
また、例えば、半導体層に4族の元素、化合物半導体または酸化物半導体などを用いるトランジスタを適用できる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に用いたトランジスタを適用することができる。 For example, a transistor using a Group 4 element, a compound semiconductor, an oxide semiconductor, or the like for the semiconductor layer can be used. Specifically, a transistor in which a semiconductor layer is formed using a semiconductor containing silicon, a semiconductor containing gallium arsenide, an oxide semiconductor containing indium, or the like can be used.
例えば、単結晶シリコン、ポリシリコンまたはアモルファスシリコンなどを半導体層に用いたトランジスタを適用できる。 For example, a transistor in which single crystal silicon, polysilicon, amorphous silicon, or the like is used for a semiconductor layer can be used.
例えば、ボトムゲート型のトランジスタを用いることができる。 For example, a bottom-gate transistor can be used.
なお、トランジスタSWまたはトランジスタM0に用いることができるトランジスタの一例について、実施の形態4で詳細に説明する。 Note that an example of a transistor that can be used as the transistor SW or the transistor M0 is described in detail in Embodiment 4.
《フレキシブルプリント基板》
フレキシブルプリント基板FPC1は、端子部419と電気的に接続される配線、配線を支持する基材および配線と重なる領域を備える被覆層を有する。配線は、基材と被覆層の間に挟まれる領域および被覆層と重ならない領域を備える。なお、フレキシブルプリント基板FPC2は、端子部479と電気的に接続される配線を備えるほかは、フレキシブルプリント基板FPC1と同様の構成を用いることができる。
《Flexible printed circuit board》
The flexible printed circuit board FPC1 has a coating layer including a wiring electrically connected to the
なお、被覆層と重ならない領域にある配線をフレキシブルプリント基板FPC1の端子に用いることができる。 In addition, the wiring in the area | region which does not overlap with a coating layer can be used for the terminal of flexible printed circuit board FPC1.
導電性を有する材料を、フレキシブルプリント基板FPC1の配線に用いることができる。例えば、第1の電源線VSS等に等に用いることができる材料をフレキシブルプリント基板FPC1の配線に用いることができる。具体的には、銅等を用いることができる。 A conductive material can be used for wiring of the flexible printed circuit board FPC1. For example, a material that can be used for the first power supply line VSS or the like can be used for wiring of the flexible printed circuit board FPC1. Specifically, copper or the like can be used.
フレキシブルプリント基板FPC1の配線に接する領域に絶縁性の領域を備える材料を、フレキシブルプリント基板FPC1の基材に用いることができる。 A material having an insulating region in a region in contact with the wiring of the flexible printed circuit board FPC1 can be used for the base material of the flexible printed circuit board FPC1.
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂層、樹脂フィルムまたは樹脂板を、基材に用いることができる。ガラス点移転温度が、150℃以上好ましくは200℃以上より好ましくは250℃以上375℃以下の樹脂フィルムを、基材に用いることができる。 For example, an organic material such as a resin, a resin film, or plastic can be used for the base material. Specifically, a resin layer such as polyester, polyolefin, polyamide, polyimide, polycarbonate, or acrylic resin, a resin film, or a resin plate can be used as the base material. A resin film having a glass point transition temperature of 150 ° C. or higher, preferably 200 ° C. or higher, more preferably 250 ° C. or higher and 375 ° C. or lower can be used as the substrate.
本実施の形態で例示する発光パネル400は、選択信号に基づいて導通状態または非導通状態にすることができるスイッチと、導通状態において供給された制御信号に基づく電荷を、非導通状態において保持する容量素子Cと、容量素子Cが保持する電圧に基づいて電力を供給するトランジスタM0と、を含んで構成される。これにより、選択信号が供給されている期間に供給された制御信号に基づく電力で、発光素子を駆動することができる。その結果、利便性または信頼性に優れた新規な発光パネルを提供することができる。
The light-emitting
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
(実施の形態2)
本実施の形態では、本発明の一態様の表示モジュールの構成について、図3、図14および図15を参照しながら説明する。
(Embodiment 2)
In this embodiment, the structure of the display module of one embodiment of the present invention will be described with reference to FIGS.
図3(A)は、本発明の一態様の表示モジュール600Mの構成を説明する投影図である。図3(B)は、図3(A)に示す表示パネル600を説明する上面図である。図3(C)は、図3(B)に示す表示パネルの画素602の配置を説明する模式図である。
FIG. 3A is a projection view illustrating the structure of the
図14(A)は、本発明の一態様の表示モジュール600MTの構成を説明する投影図であり、図14(B)は、上面図である。 FIG. 14A is a projection view illustrating the structure of the display module 600MT of one embodiment of the present invention, and FIG. 14B is a top view.
図15(A)は、図14(B)に示す切断線A−B−C−Dにおける断面図である。図15(B)は、本発明の一態様の表示モジュール600MTの一部を拡大して示す上面図である。図15(C)は、図15(B)に示す切断線X5−X6における断面図である。 FIG. 15A is a cross-sectional view taken along section line ABCD shown in FIG. FIG. 15B is a top view illustrating an enlarged part of the display module 600MT of one embodiment of the present invention. FIG. 15C is a cross-sectional view taken along section line X5-X6 shown in FIG.
<表示モジュールの構成例1.>
本実施の形態で説明する表示モジュール600Mは、実施の形態1で説明する発光パネル400と、発光パネル400と重なる領域を備える表示パネル600と、を有する(図3(A)および図3(B)参照)。
<Configuration Example of Display Module 1. >
A
そして、表示パネル600は、複数の画素602を一の発光素子450(i,j)と重なる領域に備える(図3(C)参照)。なお、画素602は表示素子を備える。
The
本実施の形態で例示する表示モジュール600Mは、一のセグメント回路SC(i,j)と電気的に接続される発光素子450(i,j)と重なる領域に、複数の画素を含んで構成される。これにより、表示パネル600のバックライトにセグメント毎に輝度が調整された光を用いて、画像を表示することができる。その結果、利便性または信頼性に優れた新規な表示モジュールを提供することができる。
The
また、表示モジュール600Mは、複数の副画素を備える画素602を備える。具体的には、画素602は、副画素602R、副画素602G、副画素602Bおよび副画素602Yを備える。
The
また、表示モジュール600Mは、セグメント回路SC(i,j)と電気的に接続されるフレキシブルプリント基板FPC1、発光素子450(i,j)と電気的に接続されるフレキシブルプリント基板FPC2、表示パネル600と電気的に接続されるフレキシブルプリント基板FPC3を有する。
The
フレキシブルプリント基板FPC3は、例えば画像信号等を表示パネル600に供給することができる。
The flexible printed circuit board FPC3 can supply an image signal or the like to the
以下に、表示モジュール600Mを構成する個々の要素について説明する。
Hereinafter, individual elements constituting the
《構成例》
表示モジュール600Mは、発光パネル400および表示パネル600を有する。
<Configuration example>
The
また、表示モジュール600Mは、フレキシブルプリント基板FPC1、フレキシブルプリント基板FPC2またはフレキシブルプリント基板FPC3を有する。
The
《表示パネル》
画素602を表示パネル600に用いることができる。
<Display panel>
The
また、複数の副画素を画素602に用いることができる。例えば、副画素602R、副画素602G、副画素602B、副画素602Yを用いることができる。具体的には、赤色の表示をする副画素602R、緑色の表示をする副画素602G、青色の表示をする副画素602B、黄色の表示をする副画素602Yなどを用いることができる。
A plurality of subpixels can be used for the
例えば、光の透過を制御する機能を備える表示素子を、表示パネル600の画素602または副画素に用いることができる。例えば、液晶表示素子またはシャッター方式のMEMS表示素子を用いることができる。
For example, a display element having a function of controlling light transmission can be used for the
具体的には、IPS(In−Plane−Switching)モード、TN(Twisted Nematic)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどの液晶素子を用いることができる。 Specifically, an IPS (In-Plane-Switching) mode, a TN (Twisted Nematic) mode, an FFS (Fringe Field Switching) mode, an ASM (Axial Symmetrical Aligned Micro-cell) mode, and an OCB (Op ted Cic mode). A liquid crystal element such as a (Ferroelectric Liquid Crystal) mode or an AFLC (Antiferroelectric Liquid Crystal) mode can be used.
具体的には、DMS(デジタル・マイクロ・シャッター)、MIRASOL(登録商標)素子を用いることができる。 Specifically, DMS (Digital Micro Shutter) or MIRASOL (registered trademark) element can be used.
《フレキシブルプリント基板》
実施の形態1で説明するフレキシブルプリント基板FPC1に用いることができる材料をフレキシブルプリント基板FPC3に用いることができる。
《Flexible printed circuit board》
A material that can be used for the flexible printed circuit board FPC1 described in
<表示モジュールの構成例2.>
本実施の形態で説明する表示モジュール600MTは近接センサを備える点が異なる他は、表示モジュール600Mと同様の構成を備える(図14(A)参照)。なお、近接センサを備える表示モジュール600MTは、タッチパネルモジュールということができる。
<Configuration Example of Display Module 2. >
A display module 600MT described in this embodiment has a structure similar to that of the
表示パネル600Tは近接センサを備える。なお、近接センサを備える表示パネル600Tはタッチパネルということができる。
The
表示パネル600Tは近接センサと電気的に接続されるフレキシブルプリント基板FPC4を備える。また、表示パネル600Tは副画素602Rおよび駆動回路SD6を備える。また、副画素602Rまたは駆動回路と電気的に接続される配線611を備える(図14(B)および図15(A)参照)。
The
配線611は端子619と電気的に接続され、端子619は、接続部材ACFを介してフレキシブルプリント基板FPC4と電気的に接続される。
The
駆動回路SD6は、副画素602Rと電気的に接続され、トランジスタMDまたは容量素子CDを備える。
The drive circuit SD6 is electrically connected to the
《副画素》
副画素602Rは、液晶素子650Rと液晶素子650Rに電気的に接続された画素回路を備え、画素回路は、トランジスタM6を備える。
《Subpixel》
The sub-pixel 602R includes a
なお、画素回路にリーク電流の極めて小さいトランジスタを用いると、画素回路に長期間電荷を保持させることができる。例えば、酸化物半導体を半導体膜に含むトランジスタを画素回路に用いることができる。具体的には、実施の形態4で説明するトランジスタを画素回路に用いると、画素のリフレッシュレートを60Hz以下、30Hz以下、好ましくは1Hz以下にすることができる。これにより、例えば1秒以上、好ましくは1分以上、画素回路を書き換えることなく静止画像を表示できる。その結果、ちらつきが抑制された表示をすることができる。 Note that when a transistor with extremely small leakage current is used for the pixel circuit, the pixel circuit can hold charge for a long time. For example, a transistor including an oxide semiconductor in a semiconductor film can be used for the pixel circuit. Specifically, when the transistor described in Embodiment 4 is used for a pixel circuit, the refresh rate of the pixel can be set to 60 Hz or lower, 30 Hz or lower, preferably 1 Hz or lower. Accordingly, a still image can be displayed without rewriting the pixel circuit, for example, for 1 second or longer, preferably 1 minute or longer. As a result, a display in which flicker is suppressed can be displayed.
液晶素子650Rは、液晶を含む層653と、液晶を含む層653に電界を加えられるように配設された第1の電極651および第2の電極652を備える。
The
液晶を含む層653は、基材610、基材670および封止材605で囲まれた領域に配設される。
The
絶縁膜621は、第1の電極651と第2の電極652の間に配設される。
The insulating
《近接センサ》
近接センサ675は、制御線CL(i)および制御線CL(i)と交差する信号線ML(j)を備える。また、制御線CL(i)と電気的に接続される電極C1(i)と、信号線ML(j)と電気的に接続される電極C2(j)を備える(図15(B)参照)。
《Proximity sensor》
The
制御線CL(i)は、信号線ML(j)と交差する部分に配線BR(i,j)を備える(図15(B)および図15(C)参照)。なお、絶縁膜671を配線BR(i,j)と信号線ML(j)の間に備える。
The control line CL (i) includes a wiring BR (i, j) at a portion intersecting with the signal line ML (j) (see FIGS. 15B and 15C). Note that the insulating
《その他》
遮光層BMは、液晶素子650Rと重なる領域に開口部を備える(図15(A)参照)。
<Others>
The light shielding layer BM includes an opening in a region overlapping with the
着色層CFは、遮光層BMの開口部と重なる領域を備える。 The colored layer CF includes a region overlapping with the opening of the light shielding layer BM.
光学素子450Pおよび光学素子670Pを備える。液晶素子650Rは光学素子450Pおよび670Pの間に配設される。
An
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
(実施の形態3)
本実施の形態では、本発明の一態様の表示装置の構成について、図4を参照しながら説明する。
(Embodiment 3)
In this embodiment, the structure of the display device of one embodiment of the present invention is described with reference to FIGS.
図4は本発明の一態様の表示装置の構成を説明する図である。図4(A)は本発明の一態様の表示装置3000のブロック図である。
FIG. 4 illustrates a structure of a display device of one embodiment of the present invention. FIG. 4A is a block diagram of a
図4(B)は、図4(A)で説明する表示装置3000の外観を説明する投影図である。
FIG. 4B is a projection view illustrating the appearance of the
図4(C)は、図4(B)で説明する表示装置3000とは異なる外観を有する表示装置3000Bの外観を説明する図である。
FIG. 4C illustrates an appearance of a
<表示装置の構成例>
本実施の形態で説明する表示装置3000は、実施の形態2で説明する表示モジュール600Mと、表示モジュール600Mと電気的に接続される駆動部3500と、を有する(図4(A)参照)。
<Configuration example of display device>
A
そして、駆動部3500は、画像信号10、選択信号11および制御信号12を供給する機能を備える。
The
表示パネル600は、画像信号10を供給され、発光パネル400は、選択信号11および制御信号12を供給される。
The
本実施の形態で説明する表示装置3000は、表示パネル600を制御する画像信号10および発光パネル400をセグメント毎に制御する選択信号11ならびに制御信号12を供給する駆動部3500を含んで構成される。これにより、幅広い階調を備える画像を高いコントラストで表示することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
A
また、駆動部3500は、表示パネル駆動部3560と、発光パネル駆動部3540とを有する。表示パネル駆動部3560は画像信号10を供給し、発光パネル駆動部3540は選択信号11および制御信号12を供給する。
The
また、表示装置3000は、演算部3100を有する。演算部3100は、画像情報を生成する機能と、生成された画像情報を記憶する記憶部3110を備える。なお、記憶部3110は例えばフレームメモリに用いることができる。
In addition, the
演算部3100は、記憶部3110に格納された画像情報に基づいて、信号13および信号14を駆動部3500に供給する。
The
例えば、表示装置3000は、ローカルディミング法を用いて画像を表示することができる。
For example, the
具体的には、演算部3100は、第1のステップにおいて、複数の発光素子と重なる領域に表示する所定の画像に含まれる階調情報から代表値を決定する。具体的には、発光素子450(i,j)と重なる領域に表示する所定の画像の階調情報から平均値を決定する。
Specifically, in the first step, the
第2のステップにおいて、代表値に基づいて発光素子を発光させる輝度を決定する。具体的には、発光素子450(i,j)を発光させる輝度を決定する。 In the second step, the luminance for causing the light emitting element to emit light is determined based on the representative value. Specifically, the luminance for causing the light emitting element 450 (i, j) to emit light is determined.
第3のステップにおいて、決定された輝度で発光素子を光らせるための信号14を供給する。具体的には、階調が明るい領域に重なる発光素子450(i,j)を、暗い領域に重なる発光素子より高い輝度で光らせる信号14を供給する。
In a third step, a
第4のステップにおいて、第3のステップにおいて決定した輝度で光る発光素子450(i,j)と重なる領域に所定の画像が表示されるように、信号13を供給する。
In the fourth step, the
発光パネル400は、行列状に配置された発光素子450(i,j)を備える。発光素子450(i,j)はセグメント回路SC(i,j)と電気的に接続され、各発光素子の輝度はセグメント回路を用いて独立して制御することができる。
The
また、一の選択信号が供給されてから次の選択信号が供給されるまでの期間、一の選択信号と共に供給された制御信号に基づいて、発光素子450(i,j)を発光させることができる。これにより、一の発光素子450(i,j)を発光させる期間を短くすることなく、発光パネル400に配設する発光素子の数を増やすことができる。その結果、バックライトを細かい領域に分割することが可能になり、粗く分割した場合にコントラストを改善しにくい部分が領域の境界に生じてしまう問題を、解決することができる。
In addition, the light emitting element 450 (i, j) may emit light based on the control signal supplied together with the one selection signal during a period from the supply of the one selection signal to the supply of the next selection signal. it can. Accordingly, the number of light-emitting elements provided in the light-emitting
具体的には、横方向に3800個以上好ましくは7500個以上17000個以下の画素が配置され、縦方向に2100個以上好ましくは4500個以上10000個以下の画素が配置される表示パネル600において、横方向に380個以上780個以下の発光素子を配置し、縦方向に210個以上450個以下の発光素子を配置する。
Specifically, in the
または、対角の寸法が10インチ(25.4cm)以上好ましくは21インチ(53.3cm)以上32インチ以下の表示パネル600において、横方向に92個以上192個以下の発光素子を配置し、縦方向に54個以上108個以下の発光素子を配置する。また、32インチ以上、60インチ以上、80インチ以上または152インチ以上の大型の表示装置、例えばテレビジョンシステムに用いることもできる。
Alternatively, in the
《構成例1》
表示装置3000は、表示モジュール600M、表示パネル600、発光パネル400、駆動部3500、表示パネル駆動部3560、発光パネル駆動部3540、演算部3100または記憶部3110を有する。また、筐体3001または操作部RCを有する。
<< Configuration Example 1 >>
The
筐体3001は、表示モジュール600M、駆動部3500および演算部3100を収納する。操作部RCは表示装置に表示命令等を供給する。
The
《構成例2》
表示装置3000Bは表示装置3000に比べて、表示モジュール600MBおよび筐体3001Bの大きさが小さい他は同じ構成を備える。
<< Configuration Example 2 >>
The
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
(実施の形態4)
本実施の形態では、本発明の一態様の発光パネルに用いることができるトランジスタの構成および作製方法を図5乃至図12を参照しながら説明する。
(Embodiment 4)
In this embodiment, a structure and a manufacturing method of a transistor that can be used for the light-emitting panel of one embodiment of the present invention will be described with reference to FIGS.
図5は、本実施の形態で説明するトランジスタが適用された本発明の一態様の発光パネルの構成を説明する断面図である。具体的には、実施の形態1で説明する発光パネル400に、本実施の形態で説明するトランジスタ100が適用されている。
FIG. 5 is a cross-sectional view illustrating the structure of the light-emitting panel of one embodiment of the present invention to which the transistor described in this embodiment is applied. Specifically, the
図6乃至図8は、本発明の一態様の発光パネル400に用いることができるトランジスタの構成を説明する上面図および断面図である。
6 to 8 are a top view and a cross-sectional view illustrating a structure of a transistor that can be used for the light-emitting
図9乃至図12は、本発明の一態様の発光パネル400に用いることができるトランジスタの作製方法を説明する断面図である。
9 to 12 are cross-sectional views illustrating a method for manufacturing a transistor that can be used for the light-emitting
<半導体装置の構成例1>
図6(A)は、本発明の一態様の発光パネルに用いることができるトランジスタ100の上面図であり、図6(B)は、図6(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図6(C)は、図6(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。なお、図6(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、一点鎖線X1−X2方向をチャネル長方向、一点鎖線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図6(A)と同様に、構成要素の一部を省略して図示する場合がある。
<Configuration Example 1 of Semiconductor Device>
6A is a top view of the
トランジスタ100は、基材410上のゲート電極として機能する導電膜104と、基材410及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレイン電極として機能する導電膜112bと、を有する。また、トランジスタ100上、より詳しくは、導電膜112a、112b及び酸化物半導体膜108上には絶縁膜114、116、及び絶縁膜118が設けられる。絶縁膜114、116、118は、トランジスタ100の保護絶縁膜としての機能を有する。なお、絶縁膜118に重ねて、絶縁膜118と重なる領域を備える絶縁膜421を配設してもよい(図5参照)。
The
また、酸化物半導体膜108は、ゲート電極として機能する導電膜104側の第1の酸化物半導体膜108aと、第1の酸化物半導体膜108a上の第2の酸化物半導体膜108bと、を有する。また、絶縁膜106及び絶縁膜107は、トランジスタ100のゲート絶縁膜としての機能を有する。
The
酸化物半導体膜108としては、In−M(Mは、Ti、Ga、Sn、Y、Zr、La、Ce、Nd、またはHfを表す)酸化物、In−M−Zn酸化物を用いることができる。とくに、酸化物半導体膜108としては、In−M−Zn酸化物を用いると好ましい。
As the
また、第1の酸化物半導体膜108aは、Inの原子数比がMの原子数比より多い第1の領域を有する。また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108aよりもInの原子数比が少ない第2の領域を有する。また、第2の領域は、第1の領域よりも薄い部分を有する。
The first
第1の酸化物半導体膜108aにInの原子数比がMの原子数比より多い第1の領域を有することで、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm2/Vsを超えることが可能となる。
When the first
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置を提供することができる。 For example, the above-described transistor having a high field-effect mobility is used for a gate driver that generates a gate signal (particularly, a demultiplexer connected to an output terminal of a shift register included in the gate driver). A semiconductor device or a display device (also referred to as a frame) can be provided.
一方で、Inの原子数比がMの原子数比より多い第1の領域を有する第1の酸化物半導体膜108aとすることで、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、第1の酸化物半導体膜108a上に第2の酸化物半導体膜108bが形成されている。また、第2の酸化物半導体膜108bのチャネル領域の膜厚が第1の酸化物半導体膜108aの膜厚よりも小さい。
On the other hand, with the use of the first
また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108aよりもInの原子数比が少ない第2の領域を有するため、第1の酸化物半導体膜108aよりもEgが大きくなる。したがって、第1の酸化物半導体膜108aと、第2の酸化物半導体膜108bとの積層構造である酸化物半導体膜108は、光負バイアスストレス試験による耐性が高くなる。
Further, since the second
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜108の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ100の電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、絶縁膜114または絶縁膜116中に過剰の酸素を含有する構成のため、光照射におけるトランジスタ100の電気特性の変動をさらに、抑制することができる。
With the oxide semiconductor film having the above structure, the amount of light absorbed by the
ここで、酸化物半導体膜108について、図7を用いて詳細に説明する。
Here, the
図7は、図6(B)に示す、トランジスタ100の酸化物半導体膜108の近傍を拡大した断面図である。
FIG. 7 is an enlarged cross-sectional view of the vicinity of the
図7において、第1の酸化物半導体膜108aの膜厚をt1として、第2の酸化物半導体膜108bの膜厚をt2−1、及びt2−2として、それぞれ示している。第1の酸化物半導体膜108a上には、第2の酸化物半導体膜108bが設けられているため、導電膜112a、112bの形成時において、第1の酸化物半導体膜108aがエッチングガスまたはエッチング溶液等に曝されることがない。したがって、第1の酸化物半導体膜108aにおいては、膜減りがない、または極めて少ない。一方で、第2の酸化物半導体膜108bにおいては、導電膜112a、112bの形成時において、第2の酸化物半導体膜108bの導電膜112a、112bと重ならない部分がエッチングされ、凹部が形成される。すなわち、第2の酸化物半導体膜108bの導電膜112a、112bと重なる領域の膜厚がt2−1となり、第2の酸化物半導体膜108bの導電膜112a、112bと重ならない領域の膜厚がt2−2となる。
In FIG. 7, the thickness of the first
第1の酸化物半導体膜108aと第2の酸化物半導体膜108bの膜厚の関係は、t2−1>t1>t2−2となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとすることが可能となる。
The relation between the thicknesses of the first
また、トランジスタ100が有する酸化物半導体膜108は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜108中の酸素欠損、とくに第1の酸化物半導体膜108a中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体膜108上の絶縁膜114及び/又は絶縁膜116に過剰な酸素を導入することで、絶縁膜114及び/又は絶縁膜116から酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中、とくに第1の酸化物半導体膜108a中の酸素欠損を補填することを特徴とする。
Further, in the
なお、絶縁膜114、116としては、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
Note that the insulating
また、第1の酸化物半導体膜108a中の酸素欠損を補填するためには、第2の酸化物半導体膜108bのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、t2−2<t1の関係を満たせばよい。例えば、第2の酸化物半導体膜108bのチャネル領域近傍の膜厚としては、好ましくは1nm以上20nm以下、さらに好ましくは、3nm以上10nm以下である。
In order to fill oxygen vacancies in the first
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。 Hereinafter, other components included in the semiconductor device of the present embodiment will be described in detail.
<基板>
基材410の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基材410として用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基材410として用いてもよい。なお、基材410として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
<Board>
Although there is no big restriction | limiting in the material of the
また、基材410として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100を形成してもよい。または、基材410とトランジスタ100の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基材410より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱性の劣る基板や可撓性の基板にも転載できる。
Alternatively, a flexible substrate may be used as the
<ゲート電極、ソース電極、及びドレイン電極として機能する導電膜>
ゲート電極として機能する導電膜104、及びソース電極として機能する導電膜112a、及びドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
<Conductive film that functions as a gate electrode, a source electrode, and a drain electrode>
As the
また、導電膜104、112a、112bは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
In addition, the
また、導電膜104、112a、112bには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
The
また、導電膜104、112a、112bには、Cu−X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
Further, a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the
<ゲート絶縁膜として機能する絶縁膜>
トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜106、107の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を用いてもよい。
<Insulating film that functions as a gate insulating film>
As the insulating
また、絶縁膜106は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜107、114、116及び/または酸化物半導体膜108中に過剰の酸素を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。
The insulating
なお、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接する絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜107は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
Note that the insulating
また、絶縁膜107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を10nm以下または5nm以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
Further, when hafnium oxide is used as the insulating
なお、本実施の形態では、絶縁膜106として窒化シリコン膜を形成し、絶縁膜107として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ150のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。
Note that in this embodiment, a silicon nitride film is formed as the insulating
<酸化物半導体膜>
酸化物半導体膜108としては、先に示す材料を用いることができる。酸化物半導体膜108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。また、酸化物半導体膜108がIn−M−Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn−M−Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
<Oxide semiconductor film>
For the
例えば、第1の酸化物半導体膜108aとしては、上述のIn:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等のスパッタリングターゲットを用いて形成すればよい。また、第2の酸化物半導体膜108bとしては、上述のIn:M:Zn=1:1:1、In:M:Zn=1:1:1.2等を用いて形成すればよい。なお、第2の酸化物半導体膜108bに用いるスパッタリングターゲットの金属元素の原子数比としては、In≧M、Zn≧Mを満たす必要はなく、In≧M、Zn<Mを満たす組成でもよい。具体的には、In:M:Zn=1:3:2等が挙げられる。
For example, as the first
また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とくに、第1の酸化物半導体膜108aには、エネルギーギャップが2eV以上、好ましくは2eV以上3.0eV以下の酸化物半導体膜を用い、第2の酸化物半導体膜108bには、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好適である。また、第1の酸化物半導体膜108aよりも第2の酸化物半導体膜108bのエネルギーギャップが大きい方が好ましい。
The
また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bの厚さは、それぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
The thickness of each of the first
また、第2の酸化物半導体膜108bとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第2の酸化物半導体膜108bは、キャリア密度が1×1017個/cm3以下、好ましくは1×1015個/cm3以下、さらに好ましくは1×1013個/cm3以下、より好ましくは1×1011個/cm3以下とする。
As the second
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
Note that the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (field-effect mobility, threshold voltage, and the like) of the transistor. In order to obtain the required semiconductor characteristics of the transistor, the carrier density, impurity concentration, defect density, and atomic ratio of metal element to oxygen of the first
なお、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。
Note that as the first
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。 Therefore, a transistor in which a channel region is formed in the high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor film can have a small variation in electrical characteristics and can be a highly reliable transistor. Note that the charge trapped in the trap level of the oxide semiconductor film takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide semiconductor film with a high trap state density may have unstable electrical characteristics. Examples of impurities include hydrogen, nitrogen, alkali metals, and alkaline earth metals.
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、5×1018atoms/cm3以下、好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以下とする。
Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to metal atoms to become water, and forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In addition, a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor film containing hydrogen is likely to be normally on. Therefore, it is preferable that hydrogen be reduced in the
また、第1の酸化物半導体膜108aは、第2の酸化物半導体膜108bよりも水素濃度が少ない部分を有すると好ましい。第1の酸化物半導体膜108aの方が、第2の酸化物半導体膜108bよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装置とすることができる。
The first
また、第1酸化物半導体膜108aにおいて、第14族元素の一つであるシリコンや炭素が含まれると、第1の酸化物半導体膜108aにおいて酸素欠損が増加し、n型化してしまう。このため、第1の酸化物半導体膜108aにおけるシリコンや炭素の濃度と、第1の酸化物半導体膜108aとの界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
In addition, when silicon or carbon which is one of
また、第1の酸化物半導体膜108aにおいて、SIMS分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第1の酸化物半導体膜108aのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
In the first
また、第1の酸化物半導体膜108aに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
In addition, when nitrogen is contained in the first
また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
The first
<トランジスタの保護絶縁膜として機能する絶縁膜>
絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。また、絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
<Insulating film that functions as a protective insulating film of a transistor>
The insulating
絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
As the insulating
また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm3以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過量が減少してしまう。
The insulating
なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。
Note that in the insulating
また、絶縁膜114は、酸化物半導体膜の価電子帯の上端のエネルギー(Ev_os)と伝導帯の下端のエネルギー(Ec_os)の間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
The insulating
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018個/cm3以上5×1019個/cm3以下である。なお、アンモニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。 Note that a silicon oxynitride film with a small amount of released nitrogen oxide is a film in which the amount of released ammonia is larger than the amount of released nitrogen oxide in the temperature programmed desorption gas analysis method. Typically, the amount of released ammonia is Is 1 × 10 18 pieces / cm 3 or more and 5 × 10 19 pieces / cm 3 or less. Note that the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
窒素酸化物(NOx、xは0以上2以下、好ましくは1以上2以下)、代表的にはNO2またはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
Nitrogen oxide (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less), typically NO 2 or NO forms a level in the insulating
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応するため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び酸化物半導体膜108の界面において、電子がトラップされにくい。
Nitrogen oxide reacts with ammonia and oxygen in heat treatment. Since nitrogen oxide contained in the insulating
絶縁膜114として、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
By using an oxide insulating film having a low nitrogen oxide level density between E v — os and E c — os as the insulating
なお、トランジスタの作製工程の加熱処理、代表的には300℃以上350℃未満の加熱処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が1×1018spins/cm3未満であり、代表的には1×1017spins/cm3以上1×1018spins/cm3未満である。
Note that the insulating
なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルは、窒素酸化物(NOx、xは0以上2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。 In the ESR spectrum of 100K or less, a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1 A third signal of .966 or less corresponds to a signal caused by nitrogen oxides (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less). Typical examples of nitrogen oxides include nitrogen monoxide and nitrogen dioxide. That is, the first signal having a g value of 2.037 to 2.039, the second signal having a g value of 2.001 to 2.003, and the g value of 1.964 to 1.966. It can be said that the smaller the total density of spins of the third signal, the smaller the content of nitrogen oxide contained in the oxide insulating film.
また、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/cm3以下である。 In addition, the oxide insulating film in which the level density of nitrogen oxide is low between E v — os and E c — os has a nitrogen concentration measured by SIMS of 6 × 10 20 atoms / cm 3 or less.
基板温度が220℃以上350℃以下であり、シラン及び一酸化二窒素を用いたPECVD法を用いて、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。 An oxide insulating film with a low nitrogen oxide level density is formed between Ev_os and Ec_os by using a PECVD method with a substrate temperature of 220 ° C. or higher and 350 ° C. or lower and using silane and dinitrogen monoxide. By doing so, a dense and high hardness film can be formed.
絶縁膜116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上である酸化物絶縁膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
The insulating
絶縁膜116としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
As the insulating
また、絶縁膜116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm3未満、さらには1×1018spins/cm3以下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。
The insulating
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造としてもよい。
In addition, since the insulating
絶縁膜118は、窒素を有する。また、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防ぐことができる。絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
The insulating
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を用いても良い。 Note that various films such as the conductive film, the insulating film, and the oxide semiconductor film described above can be formed by a sputtering method or a PECVD method; however, other methods such as a thermal CVD (Chemical Vapor Deposition) method are used. May be formed. As an example of the thermal CVD method, an MOCVD (Metal Organic Chemical Deposition) method or an ALD (Atomic Layer Deposition) method may be used.
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。 The thermal CVD method has an advantage that no defect is generated due to plasma damage because it is a film forming method that does not use plasma.
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。 In the thermal CVD method, film formation may be performed by sending a source gas and an oxidant into the chamber at the same time, making the inside of the chamber under atmospheric pressure or reduced pressure, reacting in the vicinity of the substrate or on the substrate and depositing on the substrate. .
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。 In addition, in the ALD method, film formation may be performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, sequentially introducing source gases for reaction into the chamber, and repeating the order of introducing the gases. For example, each switching valve (also referred to as a high-speed valve) is switched to supply two or more types of source gases to the chamber in order, so that a plurality of types of source gases are not mixed with the first source gas at the same time or thereafter. An active gas (such as argon or nitrogen) is introduced, and a second source gas is introduced. When the inert gas is introduced at the same time, the inert gas becomes a carrier gas, and the inert gas may be introduced at the same time when the second raw material gas is introduced. Further, instead of introducing the inert gas, the second raw material gas may be introduced after the first raw material gas is exhausted by evacuation. The first source gas is adsorbed on the surface of the substrate to form a first layer, reacts with a second source gas introduced later, and the second layer is stacked on the first layer. As a result, a thin film is formed. By repeating this gas introduction sequence a plurality of times until the desired thickness is achieved, a thin film having excellent step coverage can be formed. Since the thickness of the thin film can be adjusted by the number of times the gas introduction sequence is repeated, precise film thickness adjustment is possible, which is suitable for manufacturing a fine FET.
MOCVD法やALD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−ZnO膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、トリメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。 The thermal CVD method such as the MOCVD method or the ALD method can form various films such as the conductive film, the insulating film, the oxide semiconductor film, and the metal oxide film of the above-described embodiment, for example, an In—Ga—ZnO film. Is used, trimethylindium, trimethylgallium, and dimethylzinc are used. Note that the chemical formula of trimethylindium is In (CH 3 ) 3 . The chemical formula of trimethylgallium is Ga (CH 3 ) 3 . The chemical formula of dimethylzinc is Zn (CH 3 ) 2 . Moreover, it is not limited to these combinations, Triethylgallium (chemical formula Ga (C 2 H 5 ) 3 ) can be used instead of trimethylgallium, and diethylzinc (chemical formula Zn (C 2 H 5 ) is used instead of dimethylzinc. 2 ) can also be used.
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。 For example, when a hafnium oxide film is formed by a film formation apparatus using ALD, a liquid containing a solvent and a hafnium precursor compound (hafnium amide such as hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH)) is vaporized. Two kinds of gases, that is, source gas and ozone (O 3 ) as an oxidizing agent are used. Note that the chemical formula of tetrakisdimethylamide hafnium is Hf [N (CH 3 ) 2 ] 4 . Other material liquids include tetrakis (ethylmethylamide) hafnium.
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。 For example, in the case where an aluminum oxide film is formed by a film forming apparatus using ALD, a source gas obtained by vaporizing a liquid (such as trimethylaluminum (TMA)) containing a solvent and an aluminum precursor compound, and H 2 as an oxidizing agent. Two kinds of gases of O are used. Note that the chemical formula of trimethylaluminum is Al (CH 3 ) 3 . Other material liquids include tris (dimethylamido) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptanedionate) and the like.
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2、一酸化二窒素)のラジカルを供給して吸着物と反応させる。 For example, in the case where a silicon oxide film is formed by a film formation apparatus using ALD, hexachlorodisilane is adsorbed on the film formation surface, chlorine contained in the adsorbate is removed, and an oxidizing gas (O 2 , monoxide) Dinitrogen) radicals are supplied to react with the adsorbate.
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF6ガスとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6ガスとH2ガスを同時に導入してタングステン膜を形成する。なお、B2H6ガスに代えてSiH4ガスを用いてもよい。 For example, in the case where a tungsten film is formed by a film forming apparatus using ALD, an initial tungsten film is formed by repeatedly introducing WF 6 gas and B 2 H 6 gas successively, and then WF 6 gas and H 2. Gases are simultaneously introduced to form a tungsten film. Note that SiH 4 gas may be used instead of B 2 H 6 gas.
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−ZnO膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn−O層を形成し、その後、Ga(CH3)3ガスとO3ガスを同時に導入してGaO層を形成し、更にその後Zn(CH3)2とO3ガスを同時に導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、O3ガスに変えてAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含まないO3ガスを用いる方が好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いても良い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いても良い。また、Zn(CH3)2ガスを用いても良い。 For example, in the case where an oxide semiconductor film such as an In—Ga—ZnO film is formed by a film formation apparatus using ALD, In (CH 3 ) 3 gas and O 3 gas are sequentially introduced and In—O is sequentially introduced. Then, Ga (CH 3 ) 3 gas and O 3 gas are simultaneously introduced to form a GaO layer, and then Zn (CH 3 ) 2 and O 3 gas are simultaneously introduced to form a ZnO layer. To do. Note that the order of these layers is not limited to this example. Alternatively, a mixed compound layer such as an In—Ga—O layer, an In—Zn—O layer, or a Ga—Zn—O layer may be formed by mixing these gases. Incidentally, O 3 may be used of H 2 O gas obtained by bubbling with an inert gas such as Ar in place of the gas, but better to use an O 3 gas containing no H are preferred. Further, In (C 2 H 5 ) 3 gas may be used instead of In (CH 3 ) 3 gas. Further, Ga (C 2 H 5 ) 3 gas may be used instead of Ga (CH 3 ) 3 gas. Alternatively, Zn (CH 3 ) 2 gas may be used.
<半導体装置の構成例2>
次に、図6(A)(B)(C)に示すトランジスタ100と異なる構成例について、図8(A)(B)(C)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
<Configuration Example 2 of Semiconductor Device>
Next, a structural example different from the
図8(A)は、本発明の一態様の半導体装置であるトランジスタ140の上面図であり、図8(B)は、図8(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図8(C)は、図8(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。 8A is a top view of the transistor 140 that is a semiconductor device of one embodiment of the present invention, and FIG. 8B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 8A. 8C corresponds to a cross-sectional view of a cross-sectional surface taken along alternate long and short dash line Y1-Y2 in FIG. 8A.
トランジスタ170は、基材410上の第1のゲート電極として機能する導電膜104と、基材410及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108上の絶縁膜114と、絶縁膜114上の絶縁膜116と、酸化物半導体膜108に電気的に接続されるソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレイン電極として機能する112bと、酸化物半導体膜108上の絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜116上の絶縁膜118と、絶縁膜118上の導電膜120aと、絶縁膜118上の導電膜120bと、を有する。絶縁膜114、116、118は、トランジスタ170の第2のゲート絶縁膜としての機能を有する。また、導電膜120aは、絶縁膜114、116、118に設けられる開口部142cを介して、導電膜112bと電気的に接続される。また、トランジスタ170において、導電膜120aは、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジスタ170において、導電膜120bは、第2のゲート電極(バックゲート電極ともいう)として機能する。
The
また、図8(C)に示すように導電膜120bは、絶縁膜106、107、114、116、118に設けられる開口部142a、142bにおいて、第1のゲート電極として機能する導電膜104に接続される。よって、導電膜120bと導電膜104とは、同じ電位が与えられる。
8C, the
なお、本実施の形態においては、開口部142a、142bを設け、導電膜120bと導電膜104を接続する構成について例示したが、これに限定されない。例えば、開口部142aまたは開口部142bのいずれか一方の開口部のみを形成し、導電膜120bと導電膜104を接続する構成、または開口部142a及び開口部142bを設けずに、導電膜120bと導電膜104を接続しない構成としてもよい。なお、導電膜120bと導電膜104を接続しない構成の場合、導電膜120bと導電膜104には、それぞれ異なる電位を与えることができる。
Note that although the
また、図8(B)に示すように、酸化物半導体膜108は、ゲート電極として機能する導電膜104と、第2のゲート電極として機能する導電膜120bのそれぞれと対向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。第2のゲート電極として機能する導電膜120bのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜108のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜108の全体は、絶縁膜114、116、118を介して導電膜120bに覆われている。また、第2のゲート電極として機能する導電膜120bとゲート電極として機能する導電膜104とは、絶縁膜106、107、114、116、118に設けられる開口部142a、142bにおいて接続されるため、酸化物半導体膜108のチャネル幅方向の側面は、絶縁膜114、116、118を介して第2のゲート電極として機能する導電膜120bと対向している。
Further, as illustrated in FIG. 8B, the
別言すると、トランジスタ170のチャネル幅方向において、ゲート電極として機能する導電膜104及び第2のゲート電極として機能する導電膜120bは、ゲート絶縁膜として機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜114、116、118に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜114、116、118を介して酸化物半導体膜108を囲む構成である。
In other words, in the channel width direction of the
このような構成を有することで、トランジスタ170に含まれる酸化物半導体膜108を、ゲート電極として機能する導電膜104及び第2のゲート電極として機能する導電膜120bの電界によって電気的に囲むことができる。トランジスタ170のように、ゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をsurrounded channel(s−channel)構造と呼ぶことができる。
With such a structure, the
トランジスタ170は、s−channel構造を有するため、ゲート電極として機能する導電膜104によってチャネルを誘起させるための電界を効果的に酸化物半導体膜108に印加することができるため、トランジスタ170の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ170を微細化することが可能となる。また、トランジスタ170は、ゲート電極として機能する導電膜104及び第2のゲート電極として機能する導電膜120bによって囲まれた構造を有するため、トランジスタ170の機械的強度を高めることができる。
Since the
トランジスタ170のその他の構成については、先に示すトランジスタ100と同様であり、同様の効果を奏する。
The other structure of the
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。例えば、図6に示すトランジスタ100を表示装置の画素のトランジスタに用い、図8に示すトランジスタ170を表示装置のゲートドライバのトランジスタに用いることができる。
In the transistor according to this embodiment, each of the above structures can be freely combined. For example, the
<半導体装置の作製方法1>
次に、本発明の一態様の半導体装置であるトランジスタ100の作製方法について、図9乃至図11を用いて以下詳細に説明する。なお、図9乃至図11は、半導体装置の作製方法を説明する断面図である。
<
Next, a method for manufacturing the
なお、トランジスタ100を構成する膜(絶縁膜、酸化物半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザ堆積(PLD)法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例として、MOCVD(有機金属化学堆積)法やALD(原子層成膜)法を使ってもよい。 Note that a film included in the transistor 100 (an insulating film, an oxide semiconductor film, a conductive film, or the like) is formed by a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulsed laser deposition (PLD) method. can do. Alternatively, it can be formed by a coating method or a printing method. As a film forming method, a sputtering method and a plasma enhanced chemical vapor deposition (PECVD) method are typical, but a thermal CVD method may be used. As an example of the thermal CVD method, an MOCVD (metal organic chemical deposition) method or an ALD (atomic layer deposition) method may be used.
熱CVD法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。 In the thermal CVD method, the inside of a chamber is set to atmospheric pressure or reduced pressure, and a source gas and an oxidant are simultaneously sent into the chamber, reacted in the vicinity of the substrate or on the substrate, and deposited on the substrate. Thus, the thermal CVD method is a film forming method that does not generate plasma, and thus has an advantage that no defect is generated due to plasma damage.
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ(高速バルブともよぶ。)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原子層を成膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単原子層上に積層されて薄膜が形成される。 In the ALD method, film formation is performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, sequentially introducing raw material gases for reaction into the chamber, and repeating the order of introducing the gases. For example, by switching each switching valve (also referred to as a high-speed valve), two or more kinds of source gases are sequentially supplied to the chamber, and at the same time or after the first source gas so as not to mix a plurality of kinds of source gases. An inert gas (such as argon or nitrogen) is introduced, and the second source gas is introduced. When the inert gas is introduced at the same time, the inert gas becomes a carrier gas, and the inert gas may be introduced at the same time when the second raw material gas is introduced. Further, instead of introducing the inert gas, the second raw material gas may be introduced after the first raw material gas is exhausted by evacuation. The first source gas is adsorbed on the surface of the substrate to form a first monoatomic layer, and reacts with a second source gas introduced later, so that the second monoatomic layer becomes the first monoatomic layer. A thin film is formed by being stacked on the atomic layer.
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。 By repeating this gas introduction sequence a plurality of times until the desired thickness is achieved, a thin film having excellent step coverage can be formed. Since the thickness of the thin film can be adjusted by the number of times the gas introduction sequence is repeated, precise film thickness adjustment is possible, which is suitable for manufacturing a fine transistor.
まず、基材410上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電膜104を形成する。次に、導電膜104上にゲート絶縁膜として機能する絶縁膜106、107を形成する(図9(A)参照)。
First, a conductive film is formed over the
ゲート電極として機能する導電膜104は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザ堆積(PLD)法、を用いて形成することができる。または、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、先に説明した有機金属化学気相堆積(MOCVD)法等の熱CVD法、又は原子層堆積(ALD)法を用いてもよい。
The
本実施の形態では、基材410としてガラス基板を用い、ゲート電極として機能する導電膜104として厚さ100nmのタングステン膜をスパッタリング法で形成する。
In this embodiment, a glass substrate is used as the
ゲート絶縁膜として機能する絶縁膜106、107は、スパッタリング法、PECVD法、熱CVD法、真空蒸着法、PLD法等を用いて形成することができる。本実施の形態では、PECVD法により、絶縁膜106として厚さ400nmの窒化シリコン膜を形成し、絶縁膜107として厚さ50nmの酸化窒化シリコン膜を形成する。
The insulating
なお、絶縁膜106としては、窒化シリコン膜の積層構造とすることができる。具体的には、絶縁膜106を、第1の窒化シリコン膜と、第2の窒化シリコン膜と、第3の窒化シリコン膜との3層積層構造とすることができる。該3層積層構造の一例としては、以下のように形成することができる。
Note that the insulating
第1の窒化シリコン膜としては、例えば、流量200sccmのシラン、流量2000sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとしてPE−CVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。 As the first silicon nitride film, for example, silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 100 sccm are supplied as source gases to the reaction chamber of the PE-CVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa. Then, a power of 2000 W may be supplied using a 27.12 MHz high frequency power source so that the thickness is 50 nm.
第2の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccmの窒素、及び流量2000sccmのアンモニアガスを原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが300nmとなるように形成すればよい。 As the second silicon nitride film, silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 2000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa; A thickness of 300 nm may be formed by supplying 2000 W of power using a 12 MHz high frequency power source.
第3の窒化シリコン膜としては、流量200sccmのシラン、及び流量5000sccmの窒素を原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。 As the third silicon nitride film, silane having a flow rate of 200 sccm and nitrogen having a flow rate of 5000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, the pressure in the reaction chamber is controlled to 100 Pa, and a high frequency power source of 27.12 MHz is used. Then, the power may be formed so as to have a thickness of 50 nm by supplying power of 2000 W.
なお、上記第1の窒化シリコン膜、第2の窒化シリコン膜、及び第3の窒化シリコン膜形成時の基板温度は350℃とすることができる。 Note that the substrate temperature at the time of forming the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film can be 350 ° C.
絶縁膜106を、窒化シリコン膜の3層の積層構造とすることで、例えば、導電膜104に銅(Cu)を含む導電膜を用いる場合において、以下の効果を奏する。
When the insulating
第1の窒化シリコン膜は、導電膜104からの銅(Cu)元素の拡散を抑制することができる。第2の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第3の窒化シリコン膜は、第3の窒化シリコン膜からの水素放出が少なく、且つ第2の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
The first silicon nitride film can suppress diffusion of copper (Cu) element from the
絶縁膜107としては、後に形成される酸化物半導体膜108(より具体的には、第1の酸化物半導体膜108a)との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
The insulating
次に、絶縁膜107上に、第1の酸化物半導体膜108aを形成する。その後、第1の酸化物半導体膜108a上に、第2の酸化物半導体膜108bを形成する(図9(B)参照)。
Next, the first
本実施の形態では、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=3:1:2(原子数比))を用いて、スパッタリング法により第1の酸化物半導体膜を成膜し、その後真空中で連続して、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=1:1:1.2(原子数比))を用いて、スパッタリング法により第2の酸化物半導体膜を成膜することで、積層の酸化物半導体膜を形成する。次に、該先層の酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該積層の酸化物半導体膜を所望の領域に加工することで島状の酸化物半導体膜108を形成する。
In this embodiment, the first oxide semiconductor film is formed by a sputtering method using an In—Ga—Zn metal oxide target (In: Ga: Zn = 3: 1: 2 (atomic ratio)). Then, the second oxidation is performed by sputtering using an In—Ga—Zn metal oxide target (In: Ga: Zn = 1: 1: 1.2 (atomic ratio)) continuously in vacuum. A stacked oxide semiconductor film is formed by forming a physical semiconductor film. Next, a mask is formed over the oxide semiconductor film of the previous layer by a lithography process, and the island-shaped
なお、スパッタリング法で酸化物半導体膜108を形成する場合、スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜108に水分等が取り込まれることを可能な限り防ぐことができる。
Note that when the
また、スパッタリング法で酸化物半導体膜108を形成する場合、スパッタリング装置におけるチャンバーは、酸化物半導体膜108にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(5×10−7Paから1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
In the case where the
次に、絶縁膜107及び酸化物半導体膜108a上にソース電極及びドレイン電極として機能する導電膜112を形成する(図9(C)参照)。
Next, a
本実施の形態では、導電膜112として、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜との積層膜をスパッタリング法により成膜する。なお、本実施の形態においては、導電膜112の2層の積層構造としたが、これに限定されない。例えば、導電膜112として、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜と、厚さ100nmのチタン膜との3層の積層構造としてもよい。
In this embodiment, a stacked film of a tungsten film with a thickness of 50 nm and an aluminum film with a thickness of 400 nm is formed as the
次に、導電膜112上の所望の領域にマスク140a、140bを形成する(図9(D)参照)。
Next,
本実施の形態においては、マスク140a、140bとしては、感光性の樹脂膜を塗布し、該感光性の樹脂膜をリソグラフィ工程によりパターニングすることで形成する。
In this embodiment, the
次に、導電膜112、及びマスク140a、140b上からエッチングガス138を用いて、導電膜112及び第2の酸化物半導体膜108bを加工する(図10(A)参照)。
Next, the
本実施の形態においては、ドライエッチング装置を用い、導電膜112、及び第2の酸化物半導体膜108bを加工する。ただし、導電膜112の形成方法としては、これに限定されず、例えば、エッチングガス138に薬液を用いることで、ウエットエッチング装置を用いて、導電膜112、及び第2の酸化物半導体膜108bを加工してもよい。ただし、ウエットエッチング装置を用いて、導電膜112、及び第2の酸化物半導体膜108bを加工するよりも、ドライエッチング装置を用いて導電膜112、及び第2の酸化物半導体膜108bを加工した方が、より微細なパターンを形成することができるため、好適である。
In this embodiment, the
次に、マスク140a、140bを除去することで、第2の酸化物半導体膜108b上のソース電極として機能する導電膜112aと、第2の酸化物半導体膜108上のドレイン電極として機能する導電膜112bと、が形成される。また、酸化物半導体膜108は、第1の酸化物半導体膜108aと、凹部を有する第2の酸化物半導体膜108bとが形成される(図10(B)参照)。
Next, by removing the
また、第2の酸化物半導体膜108b、及び導電膜112a、112b上から、薬液を塗布し、第2の酸化物半導体膜108bの表面(バックチャネル側)を洗浄してもよい。
該洗浄の方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、第2の酸化物半導体膜108bの表面に付着した不純物(例えば、導電膜112a、112bに含まれる元素等)を除去することができる。なお、該洗浄は、必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
Alternatively, a chemical solution may be applied over the second
Examples of the cleaning method include cleaning using a chemical solution such as phosphoric acid. By cleaning with a chemical solution such as phosphoric acid, impurities attached to the surface of the second
また、導電膜112a、112bの形成時、及び/または上記洗浄工程において、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108aよりも膜厚の薄い第2の領域を有する。
In addition, when the
次に、酸化物半導体膜108、及び導電膜112a、112b上に絶縁膜114、116を形成する(図10(C)参照)。
Next, insulating
なお、絶縁膜114を形成した後、大気に曝すことなく、連続的に絶縁膜116を形成することが好ましい。絶縁膜114を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜116を連続的に形成することで、絶縁膜114と絶縁膜116の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜114、116に含まれる酸素を酸化物半導体膜108に移動させることが可能となり、酸化物半導体膜108の酸素欠損量を低減することが可能となる。
Note that after the insulating
例えば、絶縁膜114として、PECVD法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を20倍より大きく100倍未満、好ましくは40以上80以下とし、処理室内の圧力を100Pa未満、好ましくは50Pa以下とするPECVD法を用いることで、絶縁膜114が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
For example, as the insulating
本実施の形態においては、絶縁膜114として、基材410を保持する温度を220℃とし、流量50sccmのシラン及び流量2000sccmの一酸化二窒素を原料ガスとし、処理室内の圧力を20Paとし、平行平板電極に供給する高周波電力を13.56MHz、100W(電力密度としては1.6×10−2W/cm2)とするPECVD法を用いて、酸化窒化シリコン膜を形成する。
In this embodiment mode, as the insulating
絶縁膜116としては、PECVD装置の真空排気された処理室内に載置された基板を180℃以上350℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm2以上0.5W/cm2以下、さらに好ましくは0.25W/cm2以上0.35W/cm2以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
As the insulating
絶縁膜116の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜116中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
As the conditions for forming the insulating
また、絶縁膜116を形成する工程は、PECVD装置にて180℃以上350℃以下の温度で実施され、トランジスタ100の作製工程中において、絶縁膜116を形成する工程の温度が最も高くなると好ましい。例えば、絶縁膜116を形成する温度を350℃で実施することで、トランジスタ100を直接フレキシブルプリント基板等への形成が可能となる。
The step of forming the insulating
なお、絶縁膜116の形成工程において、絶縁膜114が酸化物半導体膜108の保護膜となる。したがって、酸化物半導体膜108へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜116を形成することができる。
Note that in the formation process of the insulating
なお、絶縁膜116の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜116の欠陥量を低減することが可能である。代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が6×1017spins/cm3未満、好ましくは3×1017spins/cm3以下、好ましくは1.5×1017spins/cm3以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
Note that the amount of defects in the insulating
また、絶縁膜114、116を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁膜114、116に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜114、116に含まれる酸素の一部を酸化物半導体膜108に移動させ、酸化物半導体膜108に含まれる酸素欠損量を低減することができる。
Further, heat treatment may be performed after the insulating
絶縁膜114、116への加熱処理の温度は、代表的には、150℃以上350℃以下、以下とする。加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、RTA装置等を用いることができる。
The temperature of heat treatment for the insulating
本実施の形態では、窒素雰囲気で、350℃、1時間の加熱処理を行う。なお、トランジスタ100を形成する工程において、絶縁膜116を形成する温度が最も高くなればよく、絶縁膜116の形成する温度と同等の温度を異なる工程で行ってもよい。
In this embodiment, heat treatment is performed at 350 ° C. for one hour in a nitrogen atmosphere. Note that in the step of forming the
次に、絶縁膜116上に酸化物導電膜131を形成する(図10(D)参照)。
Next, an oxide
酸化物導電膜131は、酸素と、金属(インジウム、亜鉛、チタン、アルミニウム、タングステン、タンタル、またはモリブデンの中から選ばれる少なくとも1以上)と、を有する。
The oxide
酸化物導電膜131の一例としては、酸化窒化タンタル膜、酸化チタン膜、インジウム錫酸化物(以下ITOともいう)膜、酸化アルミニウム膜、酸化物半導体膜(例えば、IGZO膜(In:Ga:Zn=1:4:5(原子数比))等)を用いることができる。また、酸化物導電膜131としては、スパッタリング法を用いて形成することができる。また、酸化物導電膜131の厚さとしては、1nm以上20nm以下、または2nm以上10nm以下とすると好ましい。本実施の形態では、酸化物導電膜131として、厚さ5nmの酸化シリコンを添加したインジウム錫酸化物(Indium Tin SiO2 Doped Oxide:以下ITSO膜と呼ぶ)を用いる。
Examples of the oxide
次に、酸化物導電膜131を介して絶縁膜114、116及び酸化物半導体膜108に酸素139を添加する(図11(A)参照)。
Next,
酸化物導電膜131を介して絶縁膜114、116及び酸化物半導体膜108に酸素139を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素139を添加する際に、基板側にバイアスを印加することで効果的に酸素139を絶縁膜114、116及び酸化物半導体膜108に添加することができる。上記バイアスとしては、例えば、電力密度を1W/cm2以上5W/cm2以下とすればよい。絶縁膜116上に酸化物導電膜131を設けて酸素を添加することで、酸化物導電膜131が絶縁膜116から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜114、116及び酸化物半導体膜108により多くの酸素を添加することができる。
As a method for adding
次に、エッチャント142により、酸化物導電膜131を除去する(図11(B)参照)。
Next, the oxide
酸化物導電膜131の除去方法としては、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。なお、ドライエッチング法の場合には、エッチャント142は、エッチングガスであり、ウエットエッチング法の場合には、エッチャント142は、薬液である。本実施の形態においては、ウエットエッチング法を用いて、酸化物導電膜131を除去する。
As a method for removing the oxide
次に、絶縁膜116上に絶縁膜118を形成する(図11(C)参照)。
Next, an insulating
なお、絶縁膜118の形成前、または絶縁膜118の形成後に加熱処理を行って、絶縁膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散させ、酸化物半導体膜108中の酸素欠損を補填することができる。あるいは、絶縁膜118を加熱成膜とすることで、絶縁膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散させ、酸化物半導体膜108中の酸素欠損を補填することができる。
Note that heat treatment is performed before the insulating
絶縁膜118をPECVD法で形成する場合、基板温度は180℃以上350℃以下にすることで、緻密な膜を形成できるため好ましい。
In the case where the insulating
例えば、絶縁膜118としてPECVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、10以上50以下とすることが好ましい。
For example, in the case where a silicon nitride film is formed as the insulating
本実施の形態においては、絶縁膜118として、PECVD装置を用いて、シラン、窒素、及びアンモニアの原料ガスから、厚さ50nmの窒化シリコン膜を形成する。流量は、シランが50sccm、窒素が5000sccmであり、アンモニアが100sccmである。処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給する。PECVD装置は電極面積が6000cm2である平行平板型のPECVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.7×10−1W/cm2である。
In this embodiment, as the insulating
以上の工程で図6に示すトランジスタ100を形成することができる。
Through the above steps, the
<半導体装置の作製方法2>
次に、本発明の一態様であるトランジスタ170の作製方法について、図12を用いて以下詳細に説明する。なお、図12は、半導体装置の作製方法を説明する断面図である。また、図12(A)(C)(E)(G)は、トランジスタ170の作製途中のチャネル長方向の断面図であり、図12(B)(D)(F)(H)は、トランジスタ170の作製途中のチャネル幅方向の断面図である。
<Method 2 for Manufacturing Semiconductor Device>
Next, a method for manufacturing the
まず、先に示すトランジスタ100の作製方法と同様の工程(図9乃至図11に示す工程)を行い、基材410上に導電膜104、絶縁膜106、107、酸化物半導体膜108、導電膜112a、112b、及び絶縁膜114、116、118を形成する(図12(A)(B)参照)。
First, steps similar to those for manufacturing the
次に、絶縁膜118上にリソグラフィ工程によりマスクを形成し、絶縁膜114、116、118の所望の領域に開口部142cを形成する。また、絶縁膜118上にリソグラフィ工程によりマスクを形成し、絶縁膜106、107、114、116、118の所望の領域に開口部142a、142bを形成する。なお、開口部142cは、導電膜112bに達するように形成される。また、開口部142a、142bは、それぞれ導電膜104に達するように形成される(図12(C)(D)参照)。
Next, a mask is formed over the insulating
なお、開口部142a、142bと開口部142cは、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部142a、142bと開口部142cを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。また、開口部142a、142bを複数回に分けて形成してもよい。例えば、絶縁膜106、107を加工し、その後、絶縁膜114、116、118を加工する。
Note that the
次に、開口部142a、142b、142cを覆うように絶縁膜118上に導電膜120を形成する(図12(E)(F)参照)。
Next, a
導電膜120としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いることができる。とくに、導電膜120としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物(ITSO膜)などの透光性を有する導電性材料を用いることができる。また、導電膜120としては、例えば、スパッタリング法を用いて形成することができる。本実施の形態においては、膜厚110nmのITSO膜をスパッタリング法で形成する。
For the
次に、導電膜120上にリソグラフィ工程によりマスクを形成し、導電膜112を所望の形状に加工することで、導電膜120a、120bを形成する(図12(G)(H)参照)。
Next, a mask is formed over the
導電膜120a、120bの形成方法については、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。本実施の形態においては、ウエットエッチング法を用いて、導電膜120を導電膜120a、120bへと加工する。
Examples of a method for forming the
以上の工程で図8に示すトランジスタ170を作製することができる。
Through the above process, the
<半導体装置の構成例2>
図16(A)は、本発明の一態様の発光パネルに用いることができるトランジスタ100Bの断面図である。
<Configuration Example 2 of Semiconductor Device>
FIG. 16A is a cross-sectional view of a
トランジスタ100Bは酸化物半導体膜108cを備え、酸化物半導体膜108cは、トランジスタ100が備える酸化物半導体膜108bと形状が異なる。
The
<半導体装置の構成例3>
図16(B)は、本発明の一態様の発光パネルに用いることができるトランジスタ100Cの断面図である。
<Configuration Example 3 of Semiconductor Device>
FIG. 16B is a cross-sectional view of a
トランジスタ100Cは一の酸化物半導体膜108を備える。
The
<半導体装置の構成例4>
図16(C)は、本発明の一態様の発光パネルに用いることができるトランジスタ100Dの断面図である。
<Configuration Example 4 of Semiconductor Device>
FIG. 16C is a cross-sectional view of a
トランジスタ100Dは酸化物半導体膜108aと、酸化物半導体膜108aより薄い酸化物半導体膜108bを備える。
The
<半導体装置の構成例5>
図16(D)は、本発明の一態様の発光パネルに用いることができるトランジスタ100Eの断面図である。
<Structure Example 5 of Semiconductor Device>
FIG. 16D is a cross-sectional view of a
トランジスタ100Eは絶縁膜119を絶縁膜118と酸化物半導体膜108cの間に備える。
The
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。 For example, in this specification and the like, when X and Y are explicitly described as being connected, X and Y are electrically connected, and X and Y are functional. And the case where X and Y are directly connected are disclosed in this specification and the like. Therefore, it is not limited to a predetermined connection relationship, for example, the connection relationship shown in the figure or text, and anything other than the connection relation shown in the figure or text is also described in the figure or text.
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。 Here, X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。 As an example of the case where X and Y are directly connected, an element that enables electrical connection between X and Y (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, a display, etc.) Element, light emitting element, load, etc.) are not connected between X and Y, and elements (for example, switches, transistors, capacitive elements, inductors) that enable electrical connection between X and Y X and Y are not connected via a resistor element, a diode, a display element, a light emitting element, a load, or the like.
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。 As an example of the case where X and Y are electrically connected, an element (for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display, etc.) that enables electrical connection between X and Y is shown. More than one element, light emitting element, load, etc.) can be connected between X and Y. Note that the switch has a function of controlling on / off. That is, the switch is in a conductive state (on state) or a non-conductive state (off state), and has a function of controlling whether or not to pass a current. Alternatively, the switch has a function of selecting and switching a path through which a current flows. Note that the case where X and Y are electrically connected includes the case where X and Y are directly connected.
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。 As an example of the case where X and Y are functionally connected, a circuit (for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc. Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes signal potential level, etc.), voltage source, current source, switching Circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) One or more can be connected between them. As an example, even if another circuit is interposed between X and Y, if the signal output from X is transmitted to Y, X and Y are functionally connected. To do. Note that the case where X and Y are functionally connected includes the case where X and Y are directly connected and the case where X and Y are electrically connected.
なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。 In addition, when it is explicitly described that X and Y are electrically connected, a case where X and Y are electrically connected (that is, there is a separate connection between X and Y). And X and Y are functionally connected (that is, they are functionally connected with another circuit between X and Y). And the case where X and Y are directly connected (that is, the case where another element or another circuit is not connected between X and Y). It shall be disclosed in the document. In other words, when it is explicitly described that it is electrically connected, the same contents as when it is explicitly described only that it is connected are disclosed in this specification and the like. It is assumed that
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。 Note that for example, the source (or the first terminal) of the transistor is electrically connected to X through (or not through) Z1, and the drain (or the second terminal or the like) of the transistor is connected to Z2. Through (or without), Y is electrically connected, or the source (or the first terminal, etc.) of the transistor is directly connected to a part of Z1, and another part of Z1 Is directly connected to X, and the drain (or second terminal, etc.) of the transistor is directly connected to a part of Z2, and another part of Z2 is directly connected to Y. Then, it can be expressed as follows.
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。 For example, “X and Y, and the source (or the first terminal or the like) and the drain (or the second terminal or the like) of the transistor are electrically connected to each other. The drain of the transistor (or the second terminal, etc.) and the Y are electrically connected in this order. ” Or “the source (or the first terminal or the like) of the transistor is electrically connected to X, the drain (or the second terminal or the like) of the transistor is electrically connected to Y, and X or the source ( Or the first terminal or the like, the drain of the transistor (or the second terminal, or the like) and Y are electrically connected in this order. Or “X is electrically connected to Y through the source (or the first terminal) and the drain (or the second terminal) of the transistor, and X is the source of the transistor (or the first terminal). Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order. By using the same expression method as in these examples and defining the order of connection in the circuit configuration, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are separated. Apart from that, the technical scope can be determined.
または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トランジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子など)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタのソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。 Alternatively, as another expression method, for example, “a source (or a first terminal or the like of a transistor) is electrically connected to X through at least a first connection path, and the first connection path is The second connection path does not have a second connection path, and the second connection path includes a transistor source (or first terminal or the like) and a transistor drain (or second terminal or the like) through the transistor. The first connection path is a path through Z1, and the drain (or the second terminal, etc.) of the transistor is electrically connected to Y through at least the third connection path. The third connection path is connected and does not have the second connection path, and the third connection path is a path through Z2. " Or, “the source (or the first terminal or the like) of the transistor is electrically connected to X via Z1 by at least a first connection path, and the first connection path is a second connection path. The second connection path has a connection path through the transistor, and the drain (or the second terminal, etc.) of the transistor is at least connected to Z2 by the third connection path. , Y, and the third connection path does not have the second connection path. Or “the source of the transistor (or the first terminal or the like) is electrically connected to X through Z1 by at least a first electrical path, and the first electrical path is a second electrical path Does not have an electrical path, and the second electrical path is an electrical path from the source (or first terminal or the like) of the transistor to the drain (or second terminal or the like) of the transistor; The drain (or the second terminal or the like) of the transistor is electrically connected to Y through Z2 by at least a third electrical path, and the third electrical path is a fourth electrical path. The fourth electrical path is an electrical path from the drain (or second terminal or the like) of the transistor to the source (or first terminal or the like) of the transistor. can do. Using the same expression method as those examples, by defining the connection path in the circuit configuration, the source (or the first terminal or the like) of the transistor and the drain (or the second terminal or the like) are distinguished. The technical scope can be determined.
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。 In addition, these expression methods are examples, and are not limited to these expression methods. Here, it is assumed that X, Y, Z1, and Z2 are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, and the like).
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In addition, even when the components shown in the circuit diagram are electrically connected to each other, even when one component has the functions of a plurality of components. There is also. For example, in the case where a part of the wiring also functions as an electrode, one conductive film has both the functions of the constituent elements of the wiring function and the electrode function. Therefore, the term “electrically connected” in this specification includes in its category such a case where one conductive film has functions of a plurality of components.
C1(i) 電極
C2(j) 電極
CON1 接続部
CON2 接続部
L1 配線
L2 配線
M0 トランジスタ
M6 トランジスタ
SD6 駆動回路
FPC1 フレキシブルプリント基板
FPC2 フレキシブルプリント基板
FPC3 フレキシブルプリント基板
FPC4 フレキシブルプリント基板
10 画像信号
11 選択信号
12 制御信号
13 信号
14 信号
100 トランジスタ
100B トランジスタ
100C トランジスタ
100D トランジスタ
100E トランジスタ
104 導電膜
106 絶縁膜
107 絶縁膜
108 酸化物半導体膜
108a 酸化物半導体膜
108b 酸化物半導体膜
108c 酸化物半導体膜
112 導電膜
112a 導電膜
112b 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
119 絶縁膜
120 導電膜
120a 導電膜
120b 導電膜
131 酸化物導電膜
138 エッチングガス
139 酸素
140 トランジスタ
140a マスク
140b マスク
142 エッチャント
142a 開口部
142b 開口部
142c 開口部
150 トランジスタ
170 トランジスタ
400 発光パネル
402 セグメント
402B セグメント
410 基材
419 端子部
421 絶縁膜
428a 開口部
428b 開口部
450 発光素子
450P 光学素子
451 電極
452 電極
470 基材
479 端子部
600 表示パネル
600M 表示モジュール
600MB 表示モジュール
600MT 表示モジュール
600T 表示パネル
602 画素
602B 副画素
602G 副画素
602R 副画素
602Y 副画素
605 封止材
610 基材
611 配線
619 端子
621 絶縁膜
650R 液晶素子
651 電極
652 電極
653 層
670 基材
670P 光学素子
671 絶縁膜
675 近接センサ
3000 表示装置
3000B 表示装置
3001 筐体
3001B 筐体
3100 演算部
3110 記憶部
3500 駆動部
3540 発光パネル駆動部
3560 表示パネル駆動部
C1 (i) Electrode C2 (j) Electrode CON1 Connection part CON2 Connection part L1 Line L2 Line M0 Transistor M6 Transistor SD6 Drive circuit FPC1 Flexible printed circuit board FPC2 Flexible printed circuit board FPC3 Flexible printed circuit board FPC4 Flexible printed circuit board 10 Image signal 11 Selection signal 12 Control signal 13 signal 14 signal 100 transistor 100B transistor 100C transistor 100D transistor 100E transistor 104 conductive film 106 insulating film 107 insulating film 108 oxide semiconductor film 108a oxide semiconductor film 108b oxide semiconductor film 108c oxide semiconductor film 112 conductive film 112a conductive Film 112b Conductive film 114 Insulating film 116 Insulating film 118 Insulating film 119 Insulating film 120 Conductive film 120a Conductive film 120b Conductive film 131 Oxide conductive film 138 Etching gas 139 Oxygen 140 Transistor 140a Mask 140b Mask 142 Etchant 142a Opening 142b Opening 142c Opening 150 Transistor 170 Transistor 400 Light emitting panel 402 Segment 402B Segment 410 Base material 419 Terminal portion 421 Insulating film 428a Opening 428b Opening 450 Light-emitting element 450P Optical element 451 Electrode 452 Electrode 470 Base material 479 Terminal panel 600 Display panel 600M Display module 600MB Display module 600MT Display module 600T Display panel 602 Pixel 602B Subpixel 602G Subpixel 602R Subpixel 602Y Subpixel 605 Sealing material 610 Base material 611 Wiring 619 Terminal 621 Insulating film 650R Liquid crystal element 651 Electrode 652 Electrode 653 layer 670 substrate 670P optical element 671 insulating film 675 proximity sensor 3000 display 3000B display device 3001 housing 3001B housing 3100 calculation unit 3110 storing unit 3500 driver 3540 emitting panel driver 3560 display panel drive unit
Claims (9)
前記セグメント回路は、前記第1の接続部と電気的に接続され、
前記発光素子は、前記第1の接続部と電気的に接続され、
前記第1の基材は、前記セグメント回路が配設され、
前記第2の基材は、前記発光素子が配設される
前記セグメント回路は、第1の電源線と電気的に接続され、
前記セグメント回路は、選択線と電気的に接続され、
前記セグメント回路は、信号線と電気的に接続され、
前記選択線は、選択信号を供給する機能を備え、
前記信号線は、制御信号を供給する機能を備え、
前記セグメント回路は、前記第1の接続部に電力を供給する機能を備え、
前記セグメント回路は、前記選択信号および前記制御信号に基づいて前記電力を制御する機能を備え、
前記発光素子は、第1の電極と第2の電極を備え、
前記第1の電極は、前記第1の接続部に電気的に接続され、
前記第2の電極は、第2の電源線と電気的に接続され、
前記第1の電極は、前記電力を供給され、
前記第2の電源線は、前記第1の電源線と異なる電位を供給する、発光パネル。 A first connection portion, a segment circuit, a light emitting element, a first base material, and a second base material;
The segment circuit is electrically connected to the first connection portion,
The light emitting element is electrically connected to the first connection portion,
The first base material is provided with the segment circuit,
The second base material is provided with the light emitting element. The segment circuit is electrically connected to a first power line,
The segment circuit is electrically connected to a selection line,
The segment circuit is electrically connected to the signal line,
The selection line has a function of supplying a selection signal,
The signal line has a function of supplying a control signal,
The segment circuit has a function of supplying power to the first connection unit,
The segment circuit has a function of controlling the power based on the selection signal and the control signal,
The light emitting element includes a first electrode and a second electrode,
The first electrode is electrically connected to the first connecting portion;
The second electrode is electrically connected to a second power line;
The first electrode is supplied with the power,
The light emitting panel in which the second power supply line supplies a potential different from that of the first power supply line.
複数の前記セグメント回路は、前記第1の基材に行列状に配設され、
前記選択線は、行方向に配設される複数の前記セグメント回路と電気的に接続され、
前記信号線は、前記行方向と交差する列方向に配設される複数の前記セグメント回路と電気的に接続される、請求項1に記載の発光パネル。 A plurality of the segment circuits;
The plurality of segment circuits are arranged in a matrix on the first base material,
The selection line is electrically connected to the plurality of segment circuits arranged in a row direction,
The light emitting panel according to claim 1, wherein the signal line is electrically connected to the plurality of segment circuits arranged in a column direction intersecting with the row direction.
前記第2の基材は、前記発光素子と前記第1の基材の間に配設され、
前記第2の基材は、開口部を備え、
前記第1の接続部は、前記開口部に配設される第1の配線を含む、請求項1または請求項2に記載の発光パネル。 The second base material includes a region overlapping the first base material,
The second base material is disposed between the light emitting element and the first base material,
The second substrate includes an opening,
The light emitting panel according to claim 1, wherein the first connection portion includes a first wiring disposed in the opening.
前記セグメント回路は、前記第2の接続部と電気的に接続され、
前記第1の電源線および前記第2の電源線は、前記第2の基材に配設される、請求項1乃至請求項3のいずれか一に記載の発光パネル。 A second connecting portion electrically connected to the first power line;
The segment circuit is electrically connected to the second connection portion,
4. The light-emitting panel according to claim 1, wherein the first power line and the second power line are disposed on the second base material. 5.
前記第1のトランジスタは、ゲートが前記選択線と電気的に接続され、第1の電極が前記信号線と電気的に接続され、
前記第2のトランジスタは、ゲートが前記第1のトランジスタの第2の電極と電気的に接続され、第1の電極が前記第1の接続部と電気的に接続され、第2の電極が前記第1の電源線と電気的に接続され、
前記容量素子は第1の電極が前記第2のトランジスタのゲートと電気的に接続され、第2の電極が前記第2のトランジスタの第2の電極と電気的に接続される、請求項1乃至請求項4のいずれか一に記載の発光パネル。 The segment circuit includes a first transistor, a second transistor, and a capacitor,
The first transistor has a gate electrically connected to the selection line, a first electrode electrically connected to the signal line,
The second transistor has a gate electrically connected to the second electrode of the first transistor, a first electrode electrically connected to the first connection portion, and a second electrode connected to the second electrode. Electrically connected to the first power line,
The capacitor element has a first electrode electrically connected to a gate of the second transistor, and a second electrode electrically connected to a second electrode of the second transistor. The light-emitting panel according to claim 4.
複数の前記トランジスタは、同一の工程で形成することができる半導体膜を含む、請求項1乃至請求項5のいずれか一に記載の発光パネル。 The segment circuit includes a plurality of transistors,
The light emitting panel according to claim 1, wherein the plurality of transistors include a semiconductor film that can be formed in the same process.
複数の前記トランジスタは、同一の工程で形成することができる酸化物半導体膜を含む、請求項1乃至請求項6のいずれか一に記載の発光パネル。 The segment circuit includes a plurality of transistors,
The light emitting panel according to claim 1, wherein the plurality of transistors include an oxide semiconductor film that can be formed in the same process.
前記発光パネルと重なる領域を備える表示パネルと、を有し、
前記表示パネルは、一の前記発光素子と重なる領域に、複数の画素を備える表示モジュール。 A light emitting panel according to any one of claims 1 to 7,
A display panel having a region overlapping with the light-emitting panel,
The display panel includes a plurality of pixels in a region overlapping with one of the light emitting elements.
前記表示モジュールと電気的に接続される駆動部と、を有し、
前記駆動部は、画像信号、前記選択信号および前記制御信号を供給する機能を備え、
前記表示パネルは、前記画像信号を供給され、
前記発光パネルは、前記選択信号および前記制御信号を供給される、表示装置。 A display module according to claim 8;
A drive unit electrically connected to the display module;
The drive unit has a function of supplying an image signal, the selection signal, and the control signal,
The display panel is supplied with the image signal,
The light emitting panel is a display device to which the selection signal and the control signal are supplied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015024920A JP2016148744A (en) | 2015-02-12 | 2015-02-12 | Light emitting panel, display module, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015024920A JP2016148744A (en) | 2015-02-12 | 2015-02-12 | Light emitting panel, display module, and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016148744A true JP2016148744A (en) | 2016-08-18 |
Family
ID=56687875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015024920A Withdrawn JP2016148744A (en) | 2015-02-12 | 2015-02-12 | Light emitting panel, display module, and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016148744A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023525189A (en) * | 2020-03-05 | 2023-06-15 | 京東方科技集團股▲ふん▼有限公司 | Light-emitting substrate and driving method thereof, light-emitting module, display device |
-
2015
- 2015-02-12 JP JP2015024920A patent/JP2016148744A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023525189A (en) * | 2020-03-05 | 2023-06-15 | 京東方科技集團股▲ふん▼有限公司 | Light-emitting substrate and driving method thereof, light-emitting module, display device |
JP7497445B2 (en) | 2020-03-05 | 2024-06-10 | 京東方科技集團股▲ふん▼有限公司 | Light-emitting substrate and driving method thereof, light-emitting module, and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102563257B1 (en) | Display device and method for manufacturing display device | |
US10115631B2 (en) | Semiconductor device | |
TWI661542B (en) | Display device | |
TWI686947B (en) | Semiconductor device and display device having semiconductor device | |
KR102596645B1 (en) | Semiconductor device and display device including the same | |
US9202927B2 (en) | Semiconductor device and manufacturing method thereof | |
US8809852B2 (en) | Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same | |
KR102318728B1 (en) | Semiconductor device and display device having the same | |
US9640555B2 (en) | Semiconductor device including oxide semiconductor | |
JP2024040150A (en) | Semiconductor device | |
JP6545491B2 (en) | Semiconductor device | |
JP2015092556A (en) | Semiconductor device | |
JP2024150479A (en) | Semiconductor Device | |
JP2016148744A (en) | Light emitting panel, display module, and display device | |
JP6733015B2 (en) | Metal oxide film and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180115 |