JP2016015651A - 撮像装置、撮像システム、撮像装置の駆動方法 - Google Patents

Abstract

【課題】クリップ部が有する保持容量に電気的に接続された電源線に保持容量から流れる充放電電流が、画素の出力する光信号にノイズを生じさせることを低減する撮像装置、撮像システム、撮像装置の駆動方法を提供する。【解決手段】クリップ部２０を構成するＮＭＯＳトランジスタ１０４は、保持容量４０の第１のノードＮ１の電位がゲートに入力され、第１のノードＮ１の電位から少なくとも閾値電圧分を含む電圧降下量を引いたクリップ電位に垂直信号線Ｌ１の電位をクリップする。保持容量４０の一方のノードＮ２の電位が第１の電位から第２の電位に遷移する期間に、保持容量のノードＮ１をフローティング状態とする。【選択図】図１

Description

本発明は、撮像装置、撮像システム、撮像装置の駆動方法に関する。

撮像装置において、太陽光のように非常に強い光が照射された場合に、強い光が照射された画素について相関二重サンプリングを行うと、信号レベルが減衰し、本来の明るさよりも暗い画像となることがある。この現象を高輝度黒沈み現象と言うことにする。

特許文献１の撮像装置は、画素が信号を出力する垂直信号線に、クリップ部を電気的に接続している。特許文献１に記載のクリップ部は、ノイズレベルの信号が垂直信号線に出力されている場合に、垂直信号線の電位が所定の電位よりも光信号レベルの電位に近づかないように、垂直信号線の電位を制限する。これにより、特許文献１の撮像装置は、高輝度黒沈み現象を生じにくくしている。クリップ部は、ソースとドレインの一方が電源線に電気的に接続され、ソースとドレインの他方が垂直信号線に電気的に接続されたトランジスタを有する。このトランジスタのゲートは、保持容量の第１のノードが電気的に接続されている。また、保持容量の第２のノードは、電位供給部であるシフト部に電気的に接続されている。そして、特許文献１には、シフト部が保持容量の第２のノードの電位をシフトすることによって、保持容量の第１のノードの電位がシフトされる構成が記載されている。

特開２００９−１９４５６９号公報

特許文献１の撮像装置は、垂直信号線に接続された信号保持部が、垂直信号線に出力されたノイズレベルの信号のサンプリングの終了から、垂直信号線に出力された光信号のサンプリングの終了までの期間に、保持容量の第２のノードの電位をリセットしていた。このリセット動作によって、保持容量に電気的に接続された電源線と保持容量との間に充放電電流が流れる。この充放電電流によって、電位供給部の電源線に電位の変動が生じる。この電源線の電位の変動は、電位供給部の電源線が画素の電源線とに電気的に接続されている場合、画素の出力する信号にノイズを生じさせる。これにより、撮像装置が出力する信号によって生成する画像の品質が低下する。このように、保持容量に電気的に接続された電源線に保持容量から流れる充放電電流が、画素の出力する光信号にノイズを生じさせることがあった。

本発明は上記の課題を鑑みて為されたものであり、一の態様は、光電変換部と、電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷電圧変換部に前記電荷を転送する転送部と、電源線に電気的に接続されるとともに前記電荷電圧変換部の電位に基づく信号を出力する出力部とを各々が有し、行列状に配された複数の画素と、垂直信号線と、信号保持部と、クリップ部と、保持容量と、前記電源線に電気的に接続された電位供給部とを有し、前記クリップ部は、前記垂直信号線の電位をクリップするクリップトランジスタを有し、前記クリップトランジスタのソースとドレインの一方は前記垂直信号線に電気的に接続され、前記クリップトランジスタのソースとドレインの他方には基準電位が供給され、前記保持容量は、前記クリップトランジスタの制御ノードに電気的に接続された第１のノードと、前記電位供給部から、互いに電位の異なる複数の電位が供給される第２のノードとを有し、前記出力部が、リセットされた前記電荷電圧変換部の電位に基づく第１の信号を前記垂直信号線に出力し、前記信号保持部は前記垂直信号線に出力された前記第１の信号を保持し、その後、前記光電変換部から前記電荷が転送された前記電荷電圧変換部の電位に基づく第２の信号を前記垂直信号線に出力し、前記信号保持部は前記垂直信号線に出力された前記第２の信号を保持し、前記第１のノードは、前記電荷電圧変換部がリセットされている期間は第１の電位であり、前記第１のノードの電位は、前記信号保持部が前記第１の信号を保持してから、前記第２の信号を保持するまでの期間に、前記第１の電位から第２の電位に遷移し、前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間、前記第２のノードと前記電位供給部との間の電気的経路を非導通とすることによって、前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間に、前記第２のノードがフローティング状態にあることを特徴とする撮像装置である。

また、一の態様は、光電変換部と、電荷を電圧に変換する電荷電圧変換部と、電源線から電位が供給されるとともに前記電荷電圧変換部の電位に基づく信号を出力する出力部とを各々が有し、行列状に配された複数の画素と、垂直信号線と、信号保持部と、クリップ部と、保持容量と、前記電源線に電気的に接続された電位供給部とを有し、前記クリップ部は、前記垂直信号線の電位をクリップするクリップトランジスタを有し、前記クリップトランジスタのソースとドレインの一方は前記垂直信号線に電気的に接続され、前記クリップトランジスタのソースとドレインの他方は基準電位が供給され、前記保持容量は、前記クリップトランジスタの制御ノードに電気的に接続された第１のノードと、前記電位供給部から、互いに電位の異なる複数の電位が供給される第２のノードとを有する撮像装置の駆動方法であって、前記出力部が、リセットされた前記電荷電圧変換部の電位に基づく第１の信号を前記垂直信号線に出力し、前記信号保持部は、前記垂直信号線に出力された前記第１の信号を保持し、その後、前記出力部が、前記光電変換部から前記電荷が転送された前記電荷電圧変換部の電位に基づく第２の信号を前記垂直信号線に出力し、前記信号保持部は、前記垂直信号線に出力された前記第２の信号を保持し、前記第１のノードの電位を、前記電荷電圧変換部をリセットしている期間は第１の電位とし、前記第１のノードの電位を、前記信号保持部が前記第１の信号を保持してから、前記第２の信号を保持するまでの期間に、前記第１の電位から第２の電位に遷移させ、前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間に、前記第２のノードと前記電位供給部との間の電気的経路を非導通とすることによって、前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間に、前記第２のノードをフローティング状態とすることを特徴とする撮像装置の駆動方法である。

本発明により、保持容量に電気的に接続された電源線と保持容量との間に流れる充放電電流を低減することができる。よって、本発明は、保持容量に関わる動作による、画素が出力する信号の精度の低下を、抑制できる。

撮像装置の構成の一例を示した図と、ＣＤＳ回路の構成の一例を示した図 シフト部の構成の一例を示した図 撮像装置の動作の一例を示した図 シフト部の構成の他の一例を示した図 撮像装置の構成の断面の一例を示した図 撮像装置の動作の他の一例を示した図 撮像装置の構成の断面の一例を示した図 撮像装置の構成の他の一例を示した図 撮像装置の構成の他の一例を示した図 撮像装置の構成の他の一例を示した図 撮像装置の構成の他の一例を示した図 撮像システムの構成の一例を示した図

以下、図面を参照しながら各実施例を説明する。

実施例１に係る撮像装置１００について、図１（ａ）を参照して説明する。図１（ａ）は、本実施例の撮像装置１００の回路図である。

撮像装置１００は、画素１０、クリップ部２０、シフト部３０、保持容量４０、ＣＤＳ回路（差分回路）５０、スイッチ部６０を備える。

図１（ａ）では１つの画素１０を示しているが、本実施例の撮像装置は、撮像装置１００の画素領域に、複数の画素１０が行列状に複数配置されている。垂直信号線Ｌ１には、同じ列に属する複数の画素１０が電気的に接続されている。図１（ａ）には、画素領域の１列に対応するクリップ部２０、シフト部３０、保持容量４０、ＣＤＳ回路５０、およびスイッチ部６０を示している。

画素１０は、光電変換部ＰＤ、転送部１０１、電荷電圧変換部ＦＤ、増幅トランジスタ（出力部）１０３、及びリセットトランジスタ１０２を含む。

光電変換部ＰＤは、受けた光に応じた電荷を生成する。光電変換部ＰＤは、例えば、フォトダイオードである。光電変換部ＰＤのアノードは、接地され、光電変換部ＰＤのカソードは転送部１０１に電気的に接続されている。

転送部１０１は、光電変換部ＰＤで発生した電荷を電荷電圧変換部ＦＤへ転送する。転送部１０１は、例えば、転送トランジスタである。

電荷電圧変換部ＦＤは、転送部１０１により転送された電荷を電圧に変換する。電荷電圧変換部ＦＤは、例えば、半導体基板におけるフローティングディフュージョンである。

増幅トランジスタ１０３は、電荷電圧変換部ＦＤに転送された電荷に基づく信号を増幅して出力する。増幅トランジスタ１０３のゲートは、増幅トランジスタ１０３の入力ノードである。この増幅トランジスタ１０３のゲートは、電荷電圧変換部ＦＤと電気的に接続されている。増幅トランジスタ１０３は、垂直信号線Ｌ１を介して電気的に接続された電流源１１２とともにソースフォロワ動作を行い、電荷電圧変換部ＦＤの電位に基づく信号を増幅して垂直信号線Ｌ１へ出力する。

リセットトランジスタ１０２は、ソースとドレインの一方が電源ＶＲＥＳに電気的に接続され、その他方が電荷電圧変換部ＦＤに電気的に接続されている。リセットトランジスタ１０２は、アクティブな信号ＰＲＥＳがそのゲートに供給された際にオンすることにより、電源ＶＲＥＳに応じた電位に電荷電圧変換部ＦＤをリセットする。

以下、信号を垂直信号線Ｌ１に出力する画素として、不図示の垂直走査回路によって選択された状態にある画素１０を読み出し画素と表記する。また、信号を垂直信号線Ｌ１に出力しない状態にある画素１０を非読出し画素と表記する。電源ＶＲＥＳは、読み出し画素の電荷電圧変換部ＦＤをリセットする電位ＶＲＥＳＨと、非読み出し画素の電荷電圧変換部ＦＤをリセットする電位ＶＲＥＳＬとの２つの電位のいずれか一方の電位である。ＶＲＥＳＨ＞ＶＲＥＳＬの電位の関係とすることで、読み出し画素として動作させる画素１０の増幅トランジスタ１０３が、電流源１１２で規定された電流を供給するようにオンする。

なお、以下では、「リセットレベル」とは、電荷電圧変換部ＦＤがリセットトランジスタ１０２によりリセットされた状態における垂直信号線Ｌ１に出力されるべき電位を示すことにする。それに対し、「ノイズレベル」とは、電荷電圧変換部ＦＤがリセットトランジスタ１０２によるリセットが解除された状態における垂直信号線Ｌ１に実際に出力された電位を示すことにする。ノイズレベルの信号は、光電変換部ＰＤに強い光があたった場合には、光電変換部ＰＤで発生した電荷が電荷拡散部ＦＤに漏れこむことで、本来出力されるべき信号とは異なってしまうことがある。

スイッチ部６０は、スイッチトランジスタ１０８及びスイッチトランジスタ１０９を含む。ここでは、スイッチトランジスタ１０８をＰＭＯＳトランジスタ、スイッチトランジスタ１０９をＮＭＯＳトランジスタとしている。

スイッチトランジスタ１０８は、アクティブな信号ＰＣＬＩＰがそのゲートに不図示のタイミングジェネレータから供給されてオンする。スイッチトランジスタ１０８は、ノンアクティブな信号ＰＣＬＩＰがそのゲートに不図示のタイミングジェネレータから供給されてオフする。

スイッチトランジスタ１０９は、ノンアクティブな信号ＰＣＬＩＰＬが、そのゲートに不図示のタイミングジェネレータから供給されてオフする。スイッチトランジスタ１０９は、アクティブな信号ＰＣＬＩＰＬが、そのゲートに不図示のタイミングジェネレータから供給されてオンする。

保持容量４０は、第１のノードＮ１及び第２のノードＮ２を含む。第１のノードＮ１は、スイッチ部６０に電気的に接続されている。第２のノードＮ２は、第１のノードＮ１に対向するノードである。第２のノードＮ２は、シフト部３０に電気的に接続されている。シフト部３０は、電位供給部である。

シフト部３０は、垂直信号線Ｌ１の電位がスイッチトランジスタ１０８により第１のノードＮ１へ与えられた後に、第２のノードＮ２の電位がリセットレベルに近づく方向に、保持容量４０の第２のノードＮ２の電位をシフトさせる。これは、図３では、電荷が光電変換部ＰＤから電荷電圧変換部ＦＤに転送されることによって電荷電圧変換部ＦＤの電位が変化する方向とは反対の方向である。例えば、光電変換部ＰＤから電荷電圧変換部ＦＤに電荷が転送されることで電荷電圧変換部ＦＤの電位が下がる場合には、シフト部３０は、第２のノードＮ２の電位を上昇させる。これにより、シフト部３０は、第１のノードＮ１の電位がリセットレベルに近づくように、保持容量４０の第１のノードＮ１の電位をシフトさせることができる。シフト部３０によるシフト量は、クリップ部２０における電圧降下量以上、かつ、ノイズレベルとリセットレベルとの差分以下である。さらに詳細に言えば、電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１に出力される信号を第１の信号とすると、シフト量の上限値は、電荷電圧変換部ＦＤの電位の変化によって第１の信号が変化した後の信号と第１の信号との差分以下であるともいえる。

クリップ部２０は、第１のノードＮ１の電位からクリップ部２０における電圧降下量を引いたクリップ電位に、垂直信号線Ｌ１の電位をクリップする。クリップ部２０は、ＮＭＯＳトランジスタ１０４を含む。ＮＭＯＳトランジスタ１０４は、ゲートが保持容量４０の第１のノードＮ１に電気的に接続されている。ＮＭＯＳトランジスタ１０４のゲートは、ＮＭＯＳトランジスタ１０４の制御ノードである。また、ＮＭＯＳトランジスタ１０４のソースとドレインの一方である第１の主ノードは、垂直信号線Ｌ１に電気的に接続されている。また、ＮＭＯＳトランジスタ１０４のソースとドレインの他方である第２の主ノードは、基準電位を供給する電源ＳＶＤＤに電気的に接続されている。ＮＭＯＳトランジスタ１０４は、第１のノードＮ１の電位がゲートに入力され、第１のノードＮ１の電位から少なくとも閾値電圧分を含む電圧降下量を引いたクリップ電位に、垂直信号線Ｌ１の電位をクリップする。すなわち、ＮＭＯＳトランジスタ１０４は、第１のノードＮ１の電位に基づく電位に、垂直信号線Ｌ１の電位をクリップする。尚、本実施例では、増幅トランジスタ１０３は、ＮＭＯＳトランジスタ１０４と同じ導電型のＮＭＯＳトランジスタである。ＮＭＯＳトランジスタ１０４は、クリップトランジスタである。

垂直信号線Ｌ１の電位は、ＮＭＯＳトランジスタ１０４のゲートに供給した電位よりも降下した電位に、クリップ部２０によってクリップされる。したがって保持容量４０の第１のノードＮ１の電位のシフト量は、この電圧降下量を低減させるように設定することもできる。より好ましくは、クリップ部２０での電圧降下量と等しくするのがよい。

ＣＤＳ回路５０は、画素１０が垂直信号線Ｌ１に出力したノイズレベルの信号と光信号との差分を演算する相関二重サンプリング（ＣＤＳ）処理を行う。これにより、ＣＤＳ回路５０は、光信号からノイズ成分を低減した信号である画像信号を出力する。

図１（ｂ）は、本実施例のＣＤＳ回路５０と、ＣＤＳ回路５０が出力する信号を増幅するアンプＳＡＭＰとを併せて示した図である。アンプＳＡＭＰは、複数の列のＣＤＳ回路５０に共通に接続される。

容量素子Ｃ１００は、一方のノードが垂直信号線Ｌ１に電気的に接続され、他方のノードが、差動アンプＡＭＰに電気的に接続されている。容量素子Ｃ１００は、ノイズレベルの信号をクランプする。容量素子Ｃ１００は、垂直信号線Ｌ１に出力された光信号から、ノイズレベルの信号を差し引いた信号を差動アンプＡＭＰに出力する。差動アンプＡＭＰは、容量素子Ｃ１００と、帰還容量素子Ｃ１０１との容量比に基づいて、光信号からノイズレベルの信号を差し引いた信号を増幅する。

信号ＰＴＮ、信号ＰＴＳは、不図示のタイミングジェネレータから出力される信号である。タイミングジェネレータが信号ＰＴＮをアクティブとすると、スイッチトランジスタＴｒ１０４がオンし、タイミングジェネレータが信号ＰＴＮをノンアクティブとすると、容量素子Ｃ１０３は差動アンプＡＭＰが出力する信号を保持する。タイミングジェネレータが信号ＰＴＳをアクティブとすると、スイッチトランジスタＴｒ１０５がオンし、タイミングジェネレータが信号ＰＴＳをノンアクティブとすると、容量素子Ｃ１０４は差動アンプＡＭＰが出力する信号を保持する。

不図示の水平走査回路が信号ＰＨをアクティブとすると、スイッチトランジスタＴｒ１０６、スイッチトランジスタＴｒ１０７が共にオンする。これにより、各列のＣＤＳ回路５０の外部に設けられたアンプＳＡＭＰに、容量素子Ｃ１０３、容量素子Ｃ１０４のそれぞれが保持した信号が出力される。アンプＳＡＭＰは、容量素子Ｃ１０３、容量素子Ｃ１０４のそれぞれが保持した信号の差分を増幅した信号を出力信号として出力する。

次に、シフト部３０の構成を、図２を用いて説明する。図２は、シフト部３０の回路図である。

シフト部３０は、スイッチトランジスタ３０１、スイッチトランジスタ３０２、ソースフォロア（ＳＦ）トランジスタ３０３、電流源３０４を含む。スイッチトランジスタ３０１、スイッチトランジスタ３０２、ＳＦトランジスタ３０３は、いずれも、ＮＭＯＳトランジスタである。

スイッチトランジスタ３０１は、信号ＰＣＬＩＰ＿Ｂがｈｉｇｈである際にオンすることにより、ＧＮＤ線の電位であるＧＮＤ電位を第２のノードＮ２へ供給する。

スイッチトランジスタ３０２は、スイッチトランジスタ３０１とは排他的にオンするもので、信号ＰＣＬＩＰＣがアクティブである際にオンする。ＳＦトランジスタ３０３は、電流源３０４とともにソースフォロワ動作を行う。これにより、ＳＦトランジスタ３０３は、電位Ｖ１に基づく電位を第２のノードＮ２へ供給する。このとき、スイッチトランジスタ３０１はオフしている。

図３は、本実施例の撮像装置１００の動作を示すタイミング図である。図３において、ＦＤ、Ｎ１、Ｎ２のそれぞれは、図１（ａ）に示した各ノードの電位を示す。ＰＲＥＳ、ＰＴＸ、ＰＣＬＩＰ、ＰＣＬＩＰ＿Ｂ、ＰＣＬＩＰＬ、ＰＣＬＩＰＣのそれぞれは、図１（ａ）、図２に示した各信号を示す。

まず、読出し画素に、太陽光のような強い光が入射していない場合の動作を説明する。

期間Ｔ１において、不図示の垂直走査回路は、リセットトランジスタ１０２に、アクティブの信号ＰＲＥＳを出力する。これにより、リセットトランジスタ１０２は、読み出し画素における電荷電圧変換部ＦＤを電位ＶＲＥＳＨに基づく電位にリセットする。そして、不図示のタイミングジェネレータは、スイッチトランジスタ１０８にアクティブの信号ＰＣＬＩＰを出力する。これにより、スイッチトランジスタ１０８がオンする。

ここで、電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１により伝達されるべきリセットレベルの電圧ＶＬ１ｒｅｓは、
ＶＬ１ｒｅｓ＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１・・・数式１
となる。数式１において、Ｖｔｈ０はリセットトランジスタ１０２の閾値電圧、Ｖｔｈ１は増幅トランジスタ１０３の閾値電圧を意味し、さらにΔｏｖ１は増幅トランジスタ１０３のオーバードライブ電圧を意味する。オーバードライブ電圧Δｏｖ１は、増幅トランジスタ１０３の特性と電流源１１２が供給する電流の電流値とで決まる電圧である。

リセットが解除された電荷電圧変換部ＦＤの電位に基づくノイズレベルの信号を増幅トランジスタが垂直信号線Ｌ１に出力する。信号ＰＣＬＩＰがアクティブレベルになることにより、第１のノードＮ１の電位は垂直信号線Ｌ１に出力されたノイズレベルの電位に略等しくなる。本実施形態においては、説明を簡単にするために、ノイズレベルがリセットレベルに等しいものとする。

また、期間Ｔ１において、第２のノードＮ２の電位は、信号ＰＣＬＩＰ＿Ｂがアクティブであることにより、ＧＮＤ電位となっている。第１のノードＮ１は、ＮＭＯＳトランジスタ１０４のゲートに電気的に接続されており、保持容量４０により保持された電圧がＮＭＯＳトランジスタ１０４のゲートに与えられるようになっている。

期間Ｔ２において、シフト部３０が、第２のノードＮ２の電位をＧＮＤ電位から電位Ｖ１に上昇させる。第２のノードＮ２の電位の上昇量ΔＶＮ２は、
ΔＶＮ２＝Ｖ１・・・数式２
である。第２のノードＮ２の電位が上昇したことに応じて、第１のノードＮ１の電位も上昇する。第１のノードＮ１の電位の上昇量ΔＶＮ１は、
ΔＶＮ１＝Ｋ×ΔＶＮ２・・・数式３
である。

Ｋは、保持容量４０の容量値と、第１のノードＮ１に付随する寄生容量の容量値とによって決まる値である。この寄生容量は、ＮＭＯＳトランジスタ１０４、スイッチトランジスタ１０８、スイッチトランジスタ１０９の各々のゲート・ソース間、ゲート・ドレイン間の容量などである。

保持容量４０の容量値が、第１のノードＮ１に付随する寄生容量に対して大きくなるほど、Ｋは小さい値となる。

これにより、第１のノードＮ１の電位ＶＮ１は
ＶＮ１＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１＋ΔＶＮ１・・・数式４
となる。

期間Ｔ２において、ＣＤＳ回路５０は、アクティブな信号ＰＴＮを受けて、垂直信号線Ｌ１を介して画素１０から伝達されたノイズレベルの信号を保持する。

期間Ｔ３において、ＣＤＳ回路５０が画素１０の光信号を保持するための動作を、撮像装置が行う。アクティブな信号ＰＣＬＩＰＬを受けて、スイッチトランジスタ１０９がオンする。これにより、第１のノードＮ１の電位が電位ＶＣＬＩＰＬとなる。この電位ＶＣＬＩＰＬは、垂直信号線Ｌ１の電位が所定の値よりも低くなることで電流源１１２がカットオフしてしまうことを防止することができる電位である。また、電位ＶＣＬＩＰＬは、期間Ｔ２にＣＤＳ回路５０がノイズレベルの信号のサンプリングを行った時の第１のノードＮ１の電位よりも小さい電位である。これにより、垂直信号線Ｌ１の電位は、
ＶＣＬＩＰＬ−Ｖｔｈ２−Δｏｖ２
で表される電位にクリップされる。Ｖｔｈ２はＮＭＯＳトランジスタ１０４の閾値電圧、Δｏｖ２はＮＭＯＳトランジスタ１０４のオーバードライブ電圧である。

また、期間Ｔ３では、信号ＰＣＬＩＰＣがノンアクティブである。これにより、第２のノードＮ２はフローティング状態となっている。つまり、第２のノードＮ２は、固定の電位を供給する手段から切り離された状態にある。よって、第１のノードＮ１の電位が変化するのに応じて、第２のノードＮ２の電位が変化する。

期間Ｔ２の電位ＶＮ１から、期間Ｔ３の電位ＶＮ１への電位変化量ΔＶＮ１（Ｔ３）は、
ΔＶＮ１（Ｔ３）＝ＶＬ１ｒｅｓ＋ΔＶＮ１−ＶＣＬＩＰＬ・・・数式５
である。第１のノードＮ１の電位が変動したことに応じて、第２のノードＮ２の電位も変動する。

電位変化量ΔＶＮ１（Ｔ３）に応じた第２のノードＮ２の電位は
ＶＮ２（Ｔ３）＝Ｖ１−Ｋ’×ΔＶＮ１（Ｔ３）・・・数式６
で表される。Ｋ’は、保持容量４０の容量値と第２のノードＮ２に付随する寄生容量の容量値とによって決まる値である。保持容量４０の容量値が、第２のノードＮ２に付随する寄生容量に対して大きくなるほど、Ｋ’は小さい値となる。

この動作はＶ１＞Ｋ’×ΔＶＮ１（Ｔ３）の関係が保たれる状態で行われることが望ましい。Ｖ１＜Ｋ’×ΔＶＮ１となると、期間Ｔ３において、第２のノードＮ２の電位が負の値となる。第２のノードＮ２の電位が負の値となると、スイッチトランジスタ３０１、スイッチトランジスタ３０２のソースもしくはドレインの拡散層のＰＮジャンクションに順方向バイアスが生じる。これにより、当該ＰＮジャンクションの順方向にバイアス電流が流れる可能性があるためである。

特許文献１の撮像装置では、この信号ＰＴＸをアクティブとしてから、第２のノードＮ２の電位をＧＮＤ電位にリセットしていた。この第２のノードＮ２のリセットによって、（ＶＬ１ｒｅｓ−ＶＣＬＩＰＬ）で表される電位差と、保持容量４０の容量値とに応じた充放電電流が、保持容量４０から、電源線である、電源ＳＶＤＤの供給線とＧＮＤ電位の供給線とに流れていた。

これに対し、本実施例においては、信号ＰＴＸをアクティブとしてから、信号ＰＴＳをアクティブとし、信号ＰＴＳをノンアクティブとするまでの期間、第２のノードＮ２をフローティング状態にする。これにより、電源線である、電源ＳＶＤＤの供給線およびＧＮＤ電位の供給線とに、保持容量４０から流れる充放電電流は、信号ＰＴＸをアクティブとしてから第２のノードＮ２の電位をＧＮＤ電位にリセットする場合に流れる充放電電流の、Ｋ’倍（Ｋ’＜１）の電流値となる。このように保持容量４０から電源線である、電源ＳＶＤＤの供給線とＧＮＤ電位の供給線とに流れる充放電電流を低減することによって、電源ＳＶＤＤ、ＧＮＤ電位の電位変動を低減することができる。

次に、太陽光のような強い光が画素１０に照射された場合における期間Ｔ２の動作を説明する。

太陽光のような強い光が画素１０に照射された場合、光電変換部ＰＤからあふれ出した電荷により電荷電圧変換部ＦＤの電位が低下するので、垂直信号線Ｌ１により伝達されたノイズレベルが本来出力されるべきノイズレベルよりも低下する。つまり、ノイズレベルが光信号のレベルに近づくことになる。このため、ＣＤＳ処理を行うと、光信号とノイズレベルとの差分が、本来得られるべき値よりも小さくなるので、画像が暗く見える高輝度黒沈み現象が生じる。

ここで、仮に、シフト部３０が保持容量４０の第２のノードＮ２の電位をシフトしない場合を考える。この場合、ＮＭＯＳトランジスタ１０４は、スイッチ部６０により取り込まれた垂直信号線Ｌ１の電位がそのままゲートに入力され、垂直信号線Ｌ１の電位を、次の数式７に示すクリップ電位Ｖｃｌｉｐにクリップする。このクリップ電位Ｖｃｌｉｐは、
Ｖｃｌｉｐ＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１−Ｖｔｈ２−Δｏｖ２・・・数式７
となる。Ｖｔｈ２はＮＭＯＳトランジスタ１０４の閾値電圧、Δｏｖ２はＮＭＯＳトランジスタ１０４のオーバードライブ電圧である。つまり、クリップ電位Ｖｃｌｉｐは、
Ｖｃｌｉｐ＝ＶＬ１ｒｅｓ−（Ｖｔｈ２＋Δｏｖ２）・・・数式８
と表されるように、リセットレベルからＶｔｈ２＋Δｏｖ２の分、低下したレベルになる。数式８に示されるように、リセットレベルとクリップ電位との差がクリップ部２０における電圧降下量（Ｖｔｈ２）以上の大きさになっている。すなわち、リセットレベルとクリップ電位との差をクリップ部２０における電圧降下量よりも小さくしにくい。

それに対して、本実施例では、シフト部３０が保持容量４０の第２のノードＮ２の電位をΔＶＮ２（数式２参照）分、上昇させる。この場合、ＮＭＯＳトランジスタ１０４は、垂直信号線Ｌ１の電位からΔＶＮ１（数式３参照）分、上昇した電位がゲートに入力され、垂直信号線Ｌ１の電位を、次の数式９に示すクリップ電位ＶｃｌｉｐＨにクリップする。このクリップ電位ＶｃｌｉｐＨは、
ＶｃｌｉｐＨ＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１＋ΔＶＮ１−Ｖｔｈ２−Δｏｖ２・・・数式９
となる。つまり、クリップ電位ＶｃｌｉｐＨは
ＶｃｌｉｐＨ＝ＶＬ１ｒｅｓ−｛（Ｖｔｈ２＋Δｏｖ２）−ΔＶＮ１｝・・・数式１０
と表されるように、リセットレベルから、（Ｖｔｈ２＋Δｏｖ２）−ΔＶＮ１の分、低下したレベルになる。

（Ｖｔｈ２＋Δｏｖ２）−ΔＶＮ１の下限は、ＶＬ１ｒｅｓとＶｃｌｉｐＨとが一致する値となる０が好ましい。また、（Ｖｔｈ２＋Δｏｖ２）−ΔＶＮ１が、Ｖｔｈ２未満となるように、シフト部３０が動作することが好ましい。この条件を式で表すと、
０≦（Ｖｔｈ２＋Δｏｖ２）−ΔＶＮ１＜Ｖｔｈ２・・・数式１１
となる。すなわち、
Δｏｖ２＜ΔＶＮ１≦Ｖｔｈ２＋Δｏｖ２・・・数式１２
を満たすΔＶＮ１の分、上昇した電位がＮＭＯＳトランジスタ１０４のゲートに入力されれば、リセットレベルとクリップ電位との差をクリップ部２０における電圧降下量より小さくすることができる。

すなわち、数式３、１２により、シフト部３０が
Δｏｖ２／Ｋ＜ΔＶＮ２≦（Ｖｔｈ２＋Δｏｖ２）／Ｋ・・・数式１３
を満たすΔＶＮ２の分、保持容量４０の第２のノードＮ２の電位を上昇させれば、リセットレベルとクリップ電位との差をクリップ部２０における電圧降下量より小さくすることができる。期間Ｔ３の動作が、先の述べた通常の動作と異なる点は、垂直信号線Ｌ１の電位が
ＶＣＬＩＰＬ−Ｖｔｈ２−Δｏｖ２
にクリップされることである。

以上のように、本実施例の撮像装置は、期間Ｔ２に、リセットレベルとクリップ電位との差をクリップ部２０における電圧降下量より小さくすることにより、高輝度黒沈み現象の発生を効果的に抑制することができる。

また、本実施例の撮像装置は、画素ごとに垂直信号線Ｌ１の電位をシフトしてＮＭＯＳトランジスタ１０４のゲートに与えている。これにより、本実施例の撮像装置は、画素１０の特性ばらつき（例えば、増幅トランジスタ１０３の画素１０ごとの閾値電圧のばらつき）の影響を受けにくい効果を有する。

上述したように、本実施例の撮像装置は、保持容量４０から電源線である、電源ＳＶＤＤの供給線とＧＮＤ電位の供給線とに流れる充放電電流を低減することにより、電源線である、電源ＳＶＤＤの供給線とＧＮＤ電位の供給線の電位変動を低減することができる。

尚、本実施例においては、読み出し画素の選択を、電位ＶＲＥＳＨと電位ＶＲＥＳＬとを用いて行った。増幅トランジスタ１０３と垂直信号線Ｌ１との間の電気的経路に、当該電気的経路の導通と非導通とを切り替える選択トランジスタを画素１０が有していても、本実施例で述べた効果を得ることができる。

尚、本実施例の撮像装置は、信号ＰＣＬＩＰＬをアクティブとして、第１のノードＮ１の電位の第１の電位から第２の電位へ遷移させる期間を、信号ＰＴＸをアクティブとする期間の中で行っていた。第１のノードＮ１の電位の第１の電位から第２の電位への遷移は、信号ＰＴＮをアクティブからノンアクティブとするタイミングから、信号ＰＴＳをアクティブからノンアクティブにするタイミングまでの期間において行えばよい。また、第２のノードＮ２をフローティング状態とする期間は、第１のノードＮ１の電位の第１の電位から第２の電位への遷移の開始から、信号ＰＴＳがアクティブからノンアクティブとなって信号保持部が光信号を保持するタイミングまでの期間であれば良い。信号ＰＴＮがノンアクティブになった後、第１のノードＮ１の電位が遷移を開始するよりも前から、第２のノードをフローティング状態としても良い。

尚、本実施例では、ＣＤＳ回路５０が、差動アンプＡＭＰを有する例を説明した。本実施例は、この例に限定されるものではなく、ＣＤＳ回路５０に差動アンプＡＭＰが設けられていなくても良い。つまり、ＣＤＳ回路５０は、ノイズレベルの信号と、光信号とを保持する構成であれば良い。

尚、信号保持部であるＣＤＳ回路５０は、ＡＤ変換回路を有していても良い。ＡＤ変換回路は、垂直信号線Ｌ１に出力された信号を保持する保持部と、保持部が保持した信号をデジタル信号に変換するＡＤ変換部とを有する。ＣＤＳ回路５０がＡＤ変換回路を有する場合には、信号ＰＴＮは、垂直信号線Ｌ１に出力されたノイズレベルの信号を、ＡＤ変換回路の入力部が保持する動作を制御する信号である。また、ＣＤＳ回路５０がＡＤ変換回路を有する場合には、信号ＰＴＳは、垂直信号線Ｌ１に出力された光信号を、ＡＤ変換回路の入力部が保持する動作を制御する信号である。ＡＤ変換部は、種々のＡＤ変換形式とすることができる。例えば、時間の経過に伴なって電位が変化するランプ信号と、保持部が保持したアナログ信号との比較を行い、この比較の開始から、ランプ信号とアナログ信号との大小関係が逆転するまでの期間の長さに基づいて、デジタル信号を生成するランプ型でもよい。このほか、ＡＤ変換部が行うＡＤ変換は、逐次比較型、デルタシグマ型、二重積分型などのＡＤ変換形式とすることもできる。

尚、本実施例では、シフト部３０が、期間Ｔ１から期間Ｔ２に遷移する時に、第２のノードＮ２の電位をシフトしていた。クリップ部２０での電圧降下量が、垂直信号線Ｌ１における光信号が出力可能なレンジへの影響を許容できるレベルであれば、シフト部３０による第２のノードＮ２の電位のシフトを行わなくてもよい。

本実施例の撮像装置について、実施例１と異なる点を中心に説明する。撮像装置の回路図は実施例１で述べた図１（ａ）と同じである。本実施例の撮像装置は、ＮＭＯＳトランジスタ１０４はデプレッション型であり、ＮＭＯＳトランジスタ１０４のＶｔｈは負の値である。

図４は、本実施例のシフト部３０の構成を示した回路図である。

シフト部３０は、スイッチトランジスタ４０１、スイッチトランジスタ４０２、ソースフォロア（ＳＦ）トランジスタ４０３、電流源４０４を含む。スイッチトランジスタ４０１、スイッチトランジスタ４０２、ＳＦトランジスタ４０３は、いずれも、ＰＭＯＳトランジスタである。

スイッチトランジスタ４０１のゲートには、スイッチトランジスタ１０８に供給される信号ＰＣＬＩＰと共通の信号が入力される。スイッチトランジスタ４０１は、信号ＰＣＬＩＰがノンアクティブである際に、オンする。これにより電源ＳＶＤＤの電位が第２のノードＮ２に与えられる。

スイッチトランジスタ４０２は、信号ＰＣＬＩＰＣがノンアクティブである際に、オンする。これにより、ＳＦトランジスタ４０３は、電流源４０４とともにソースフォロワ動作を行う。従って、ＳＦトランジスタ４０３のゲートに入力される電位Ｖ３に基づく電位を第２のノードＮ２へ供給する。

図５は、本実施例の撮像装置１００の断面図である。図５に示した符号は、図１（ａ）で示した符号と対応している。画素Ｐウエル領域５０１の中に画素１０の光電変換部ＰＤ、転送部１０１、電荷電圧変換部ＦＤ、増幅トランジスタ（出力部）１０３、及びリセットトランジスタ１０２が形成されている。図５では１画素について図示しているが、実際には画素領域に、二次元状に複数の画素１０が配されている。画素領域から離れた周辺回路領域には、Ｎウエル５０２の中にスイッチトランジスタ１０８のソースとドレインが形成されている。周辺回路領域には、ＣＤＳ回路５０と、不図示の垂直走査回路と、不図示の水平走査回路が設けられている。また、Ｐウエル領域５０３の中に、スイッチトランジスタ１０９とＮＭＯＳトランジスタ１０４のそれぞれのソースとドレインが形成されている。ＮＭＯＳトランジスタ１０４のチャネル領域１０４０には、チャネル領域１０４０をＮ型とするためのイオン種が注入されている。これにより、ＮＭＯＳトランジスタ１０４のＶｔｈは、スイッチトランジスタ１０９のＶｔｈよりも低い値となっている。

図６は、本実施例の撮像装置の動作を示したタイミング図である。図６に示した信号ＰＣＬＩＰＣは、図３に示した信号ＰＣＬＩＰＣを反転させた信号である。

まず、太陽光のような強い光が画素１０に照射されていない、通常の動作を説明する。

期間Ｔ１において、第２のノードＮ２の電位は、電源ＳＶＤＤの電位になっている。

期間Ｔ２において、第２のノードＮ２の電位を電源ＳＶＤＤの電位から、電位Ｖ３基づく電位に低下させる。第２のノードＮ２の電位の低下量は、
ΔＶＮ２＝Ｖ３・・・数式２−２
である。第２のノードＮ２の電位が低下したことに応じて、第１のノードＮ１の電位も低下する。第１のノードＮ１の電位の低下量は、
ΔＶＮ１＝Ｋ×ΔＶＮ２・・・数式２−３
である。数式２−３においてＫは比例定数である。これにより、第１のノードＮ１の電位ＶＮ１は
ＶＮ１＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１−ΔＶＮ１・・・数式２−４
となる。

期間Ｔ３に、第２のノードＮ２の電位をフローティング状態とする。これにより、実施例１と同じく、第１のノードＮ１の電位変化分、第２のノードＮ２の電位が変動する。第１のノードＮ１の電位ＶＮ１の電位変化量は
ΔＶＮ１（Ｔ３）＝ＶＬ１ｒｅｓ−ΔＶＮ１−ＶＣＬＩＰＬ・・・数式２−５
である。第１のノードＮ１の電位が変動したことに応じて、第２のノードＮ２の電位も変動する。第２のノードＮ２の電位は
ＶＮ２（Ｔ３）＝Ｖ１−Ｋ×ΔＶＮ１（Ｔ３）・・・数式２−６
となる。

本実施例の撮像装置においても、実施例１と同じく、第１のノードＮ１の電位の第１の電位から第２の電位への遷移を開始から、信号ＰＴＳがアクティブからノンアクティブとなって信号保持部が光信号を保持するまでの期間、第２のノードＮ２をフローティング状態にする。これにより、実施例１で述べた同じ効果を、実施例２の撮像装置においても得ることができる。

次に、太陽光のような強い光が画素１０に照射された場合における期間Ｔ２の動作を説明する。

太陽光のような強い光が画素１０に照射された場合、光電変換部ＰＤからあふれ出した電荷により電荷電圧変換部ＦＤの電位が低下するので、垂直信号線Ｌ１により伝達されたノイズレベルもリセットレベルから低下する。

ここで、仮に、シフト部３０が保持容量４０の第２のノードＮ２の電位をシフトしない場合を考える。この場合、ＮＭＯＳトランジスタ１０４は、スイッチ部６０により取り込まれた垂直信号線Ｌ１の電位がそのままゲートに入力され、垂直信号線Ｌ１の電位を、次の数式２−７に示すクリップ電位Ｖｃｌｉｐにクリップする。このクリップ電位Ｖｃｌｉｐは、
Ｖｃｌｉｐ＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１−Ｖｔｈ２（ＮＭＯＳトランジスタ１０４の閾値電圧）−Δｏｖ２（ＮＭＯＳトランジスタ１０４のオーバードライブ電圧）・・・数式２−７
となる。

つまり、クリップ電位Ｖｃｌｉｐは
Ｖｃｌｉｐ＝ＶＬ１ｒｅｓ−（Ｖｔｈ２＋Δｏｖ２）・・・数式２−８
と表されるように、リセットレベルからＶｔｈ２＋Δｏｖ２の分、低下したレベルになる。しかしながら本実施例のＮＭＯＳトランジスタ１０４のＶｔｈは負の値である。また、ＮＭＯＳトランジスタ１０４の駆動力を上げるために、例えばＮＭＯＳトランジスタ１０４のチャネル幅Ｗを増幅トランジスタ１０３よりも１０倍程大きくした場合、Δｏｖ２もほぼ０となる。それにより
ＶＬ１ｒｅｓ≦Ｖｃｌｉｐ
となり、リセットレベルよりもクリップ電位が高くなる。これにより、垂直信号線Ｌ１の電位がリセットレベルよりも高い状態において、ＮＭＯＳトランジスタ１０４によって垂直信号線Ｌ１の電位がクリップされる。従って、適切なリセットレベルが出力されず、ＣＤＳ回路５０が行うＣＤＳの精度が低下する。

そのため本実施例では、シフト部３０が保持容量４０の第２のノードＮ２の電位をΔＶＮ２（数式２−２参照）の分、低下させる。この場合、ＮＭＯＳトランジスタ１０４は、垂直信号線Ｌ１の電位からΔＶＮ１（数式２−３参照）の分、低下した電位がゲートに入力され、垂直信号線Ｌ１の電位を、次の数式２−９に示すクリップ電位ＶｃｌｉｐＨにクリップする。このクリップ電位ＶｃｌｉｐＨは、
ＶｃｌｉｐＨ＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１−ΔＶＮ１−Ｖｔｈ２−Δｏｖ２・・・数式２−９
となる。つまり、クリップ電位ＶｃｌｉｐＨは
ＶｃｌｉｐＨ＝ＶＬ１ｒｅｓ―｛（Ｖｔｈ２＋Δｏｖ２）＋ΔＶＮ１｝・・・数式２−１０
と表されるように、リセットレベルから（Ｖｔｈ２＋Δｏｖ２）＋ΔＶＮ１の分、低下したレベルになる。

（Ｖｔｈ２＋Δｏｖ２）＋ΔＶＮ１の下限は、ＶＬ１ｒｅｓとＶｃｌｉｐＨとが一致する値となる０が好ましい。この条件を式で表すと、
０≦（Ｖｔｈ２＋Δｏｖ２）＋ΔＶＮ１・・・数式２−１１
となる。すなわち、
−（Ｖｔｈ２＋Δｏｖ２）≦ΔＶＮ１・・・数式２−１２
を満たすΔＶＮ１の分、低下した電位がＮＭＯＳトランジスタ１０４のゲートに入力されれば、リセットレベルよりもクリップ電位を低くすることができる。

すなわち、数式２−３、数式２−１２により、シフト部３０が
−（Ｖｔｈ２＋Δｏｖ２）／Ｋ≦ΔＶＮ２・・・数式２−１３
を満たすΔＶＮ２の分、保持容量４０の第２のノードＮ２の電位を低下させれば、リセットレベルよりもクリップ電位を低くすることができる。ΔＶＮ２を大きくしすぎるとリセットレベルとクリップ電位の電位差が大きくなり、効果的に高輝度黒沈み現象の抑制の効果が得られにくくなる。そのため、本実施例の撮像装置は、−（Ｖｔｈ２＋Δｏｖ２）／Ｋ≒ΔＶＮ２となるように、ΔＶＮ２を設定することが望ましい。

以上のように、ＮＭＯＳトランジスタ１０４がデプレッション型の際には、期間Ｔ２に、第２のノードＮ２の電位を下げる。電位を下げる方向は、図５に示すように、電荷が電荷電圧変換部ＦＤに転送されることによって電荷電圧変換部ＦＤの電位が変化する方向と同じである。これにより、本実施例の撮像装置は、垂直信号線Ｌ１の電位が、リセットレベルよりも低い場合において、クリップ部２０が垂直信号線Ｌ１の電位をクリップする。また、本実施例の撮像装置は、−（Ｖｔｈ２＋Δｏｖ２）／Ｋ≒ΔＶＮ２となるように、ΔＶＮ２を設定している。このように、リセットレベルとクリップ電位との差を小さくすることによって、高輝度黒沈み現象の発生を抑制することができる。

また、上述したように、第１のノードＮ１の電位の第１の電位から第２の電位への遷移が開始してから、信号ＰＴＳがアクティブからノンアクティブとなって信号保持部が光信号を保持するまでの期間、第２のノードＮ２の電位をフローティング状態にしている。これにより、本実施例の撮像装置においても、実施例１の撮像装置と同じ効果を得ることができる。

本実施例の撮像装置について、実施例２と異なる点を中心に説明する。撮像装置１００とシフト部３０の構成は実施例２で説明した、図１（ａ）、図４と同じである。

図７は、本実施例の撮像装置１００の断面図である。図７に示した符号は、図１（ａ）に示した符号に対応している。実施例２で説明した図５との違いはＮＭＯＳトランジスタ１０４のソースとドレインが画素Ｐウエル領域５０１内に形成されている。

図７では１画素分しか図示していないが、複数の画素１０が二次元状に配された画素領域において、周辺回路領域に近接する端部にＮＭＯＳトランジスタ１０４が配置されている。

画素領域と周辺回路領域とで、トランジスタの閾値電圧を異ならせる場合がある。ＮＭＯＳトランジスタ１０４をＰウエル領域５０３内に形成する場合、増幅トランジスタ１０３の閾値電圧は、周辺回路領域に形成されたＮＭＯＳトランジスタ１０４の閾電圧よりも小さくなる傾向がある。なぜなら、垂直信号線Ｌ１の電位のリセットレベルは数式１に記載の式で与えられる。増幅トランジスタ１０３の閾値電圧が大きくなるにつれて、垂直信号線Ｌ１に出力されるリセットレベルの電位が小さくなる。つまり、垂直信号線Ｌ１に出力される光信号の信号レベルの上限が低下する。また、垂直信号線Ｌ１に出力される光信号の信号レベルの下限は電流源１１２がカットオフしない電位である。従って、垂直信号線Ｌ１のリセットレベルの電位が低下すると、垂直信号線Ｌ１に出力可能な、光信号のレンジが小さくなる。よって、垂直信号線Ｌ１に出力可能な光信号のレンジを確保するために、増幅トランジスタ１０３の閾値電圧を、周辺回路領域に設けられたトランジスタの閾値電圧よりも小さくする傾向がある。よって、ＮＭＯＳトランジスタ１０４は、Ｐウエル領域５０３内に形成される場合に比して、画素Ｐウエル領域５０１内に形成される場合の方が、閾値電圧が小さくなる傾向がある。

ＮＭＯＳトランジスタ１０４の閾値電圧を小さくすることによって、シフト部３０が設定する、第２のノードＮ２のシフト後の電位を小さくすることができる。数式１０に記載のように、ＮＭＯＳトランジスタ１０４のＶｔｈ２が小さくなるに従って、ΔＶＮ１も小さくすることができる。期間Ｔ２において、第２のノードＮ２の電位のシフト量を小さくすることによって、ＣＤＳ回路５０がリセットレベルをサンプリングする動作において、シフト部３０の電源ＳＶＤＤと、ＧＮＤ電位の変動をそれぞれ抑制することができる。これにより、ＣＤＳ動作の精度の低下を抑制できるため、画質の低下を抑制することができる。また、電源ＳＶＤＤは、ＮＭＯＳトランジスタ１０４に電位を供給している。従って、電源ＳＶＤＤの電位の変動の低減は、クリップ部２０のクリップ動作の精度の低下を抑制することができる。

本実施例の撮像装置は、クリップ部２０のＮＭＯＳトランジスタ１０４を画素Ｐウエル領域５０１内に形成する。撮像装置を製造する場合に、画素領域の製造工程と、周辺回路領域の製造工程は別々に行われることがある。従って、ＮＭＯＳトランジスタ１０４をＰウエル領域５０３に製造する場合には、ＮＭＯＳトランジスタ１０４と増幅トランジスタ１０３の製造工程が別々に行われる。従って、ＮＭＯＳトランジスタ１０４が受ける、ＮＭＯＳトランジスタ１０４ごとの製造ばらつきの影響と、増幅トランジスタ１０３が受ける、増幅トランジスタ１０３ごとの製造ばらつきの影響とが異なりやすい。一方、本実施例のように、ＮＭＯＳトランジスタ１０４を画素Ｐウエル領域５０１内に形成する場合には、ＮＭＯＳトランジスタ１０４と増幅トランジスタ１０３とを同じ製造工程で形成することができる。従って、ＮＭＯＳトランジスタ１０４が受ける、ＮＭＯＳトランジスタ１０４ごとの製造ばらつきの影響と、増幅トランジスタ１０３が受ける、増幅トランジスタ１０３ごとの製造ばらつきの影響とを揃えやすくすることができる。

これによって、ＮＭＯＳトランジスタ１０４をＰウエル領域５０３内に形成する場合に比して、本実施例の撮像装置は、ＮＭＯＳトランジスタ１０４の閾値電圧を、増幅トランジスタ１０３の閾値電圧に近づけやすくすることができる。これにより、ＮＭＯＳトランジスタ１０４をＰウエル領域５０３内に形成する場合に比して、本実施例の撮像装置は、クリップ動作の精度を向上することができる。

また、本実施例の撮像装置は、シフト部３０を画素Ｐウエル領域５０１の外部であって、画素Ｐウエル領域５０１とはウエルが分離された周辺回路領域に配置している。これにより、シフト部３０を画素Ｐウエル領域５０１に形成する場合に比して、シフト部３０が第２のノードＮ２の電位をシフトすることによって生じる、画素Ｐウエル領域５０１の電位の変動を抑制することができる。

尚、本実施例の撮像装置の動作は、実施例２と同じとすることができる。

本実施例の撮像装置について、実施例１、実施例２と異なる点を中心に説明する。本実施例の撮像装置について、図８を参照して説明する。

本実施例の撮像装置は、第２のノードＮ２に電気的に接続されたＰＭＯＳトランジスタ１３０を有する。ＰＭＯＳトランジスタ１３０のソースとドレインの一方のノードは電源ＳＶＤＤに電気的に接続され、ソースとドレインの他方のノードは、第２のノードＮ２に電気的に接続されている。また、ＰＭＯＳトランジスタ１３０のゲートには、信号ＰＣＬＩＰが入力される。シフト部３０の構成は、実施例２において図４を参照しながら説明した構成と同じである。ＰＭＯＳトランジスタ１３０はオンすると、第２のノードＮ２の電位を電源ＳＶＤＤの電位とする。第２のノードＮ２は、スイッチであるＰＭＯＳトランジスタ１３０を介して、電源ＳＶＤＤに電気的に接続されている。ＰＭＯＳトランジスタ１３０と、電位供給部であるシフト部３０は、第２のノードＮ２に対して、電気的に並列の関係にある。さらに言えば、バッファであるＰＭＯＳトランジスタ４０１と、スイッチであるＰＭＯＳトランジスタ１３０は、第２のノードＮ２に対して、電気的に並列の関係にある。

図９は、実施例１で図１（ａ）を参照しながら説明した撮像装置の、複数列の垂直信号線Ｌ１に関わる構成を示した図である。図９で付した符号は、図１（ａ）で付した符号と対応している。図９に示した撮像装置は、複数のクリップ部２０の各々と、複数の保持容量４０の各々と、複数のスイッチ部６０の各々が、複数列の垂直信号線Ｌ１の各々に対応して配されている。

また、図９に示した撮像装置は、１つのシフト部３０が、複数のクリップ部２０と、複数の保持容量４０と、複数のスイッチ部６０に対して配されている。

次に図１０は、本実施例の撮像装置の、複数列の垂直信号線Ｌ１に関わる構成を示した図である。図１０で付した符号は、図８で付した符号と対応している。本実施例の撮像装置は、図９に示した撮像装置に対し、複数のＰＭＯＳトランジスタ１３０が、複数列の垂直信号線Ｌ１の各々に対して配されている点が異なる。

本実施例の撮像装置の動作は、実施例２で図６を参照しながら説明した動作と同じである。

第２のノードＮ２の電位は期間Ｔ１においては電源ＳＶＤＤの電位であり、期間Ｔ３においては、電源ＳＶＤＤ−ΔＶＮ２−Ｋ×（ＶＬ１ｒｅｓ−（ＫΔＶＮ２）−ＶＣＬＩＰＬ）で表される電位である。期間Ｔ３から、次の行の読み出しを行う期間Ｔ１に遷移する際に、第１のノードＮ１の電位はＶＬ１ｒｅｓ−ＶＣＬＩＰＬの分、変動する。同じく第２のノードＮ２の電位は（１−Ｋ＾２）×ΔＶＮ２−Ｋ×（ＶＬ１ｒｅｓ−ＶＣＬＩＰＬ）の分、変動する。第１のノードＮ１と第２のノードＮ２との電位差は（ＶＬ１ｒｅｓ−ＶＣＬＩＰＬ）―（（１−Ｋ＾２）ΔＶＮ２−Ｋ（ＶＬ１ｒｅｓ−ＶＣＬＩＰＬ））として表される。尚、「＾」の記号は、本明細書では、べき乗を表す。つまり、Ｋ＾２は、Ｋの２乗であることを表している。この電位差が、各列のクリップ部２０で生じる。従って、この各列で生じる電位差に、シフト部３０が電気的に接続された垂直信号線Ｌ１の列数分Ｎを乗じた電圧に基づく電流が、第２のノードＮ２から、電源線である、電源ＳＶＤＤの供給線とＧＮＤ電位の供給線とに流れる。

図９に示した撮像装置は、期間Ｔ１に第２のノードＮ２の電位を電源ＳＶＤＤの電位に設定するのは、複数列の垂直信号線Ｌ１に対して共通に設けられたスイッチトランジスタ４０１である。従って、信号ＰＣＬＩＰがアクティブとなってから第２のノードＮ２が電源ＳＶＤＤの電位に静定するまでの期間が、シフト部３０から離れた垂直信号線Ｌ１に対応する第２のノードＮ２ほど、長くなる。従って、図９の撮像装置は、期間Ｔ１を、シフト部３０から離れた垂直信号線Ｌ１に対応する第１のノードＮ１が、電源ＳＶＤＤの電位に静定するまでの期間とすると、撮像装置を高速化しにくい。また、図９の撮像装置は、撮像装置を高速化するに従って、シフト部３０から離れた垂直信号線Ｌ１に対応する第１のノードＮ１が、電源ＳＶＤＤの電位に静定するよりも早く、期間Ｔ１から期間Ｔ２に遷移することが生じやすくなる。これにより、シフト部３０から離れた垂直信号線Ｌ１に対応するクリップ部２０によるクリップ電位が変動する。これにより、図９に示した撮像装置は、高輝度黒沈み現象の抑制が充分ではないことがある。

一方で、図１０に示した撮像装置は、各列の垂直信号線Ｌ１に対応する第２のノードＮ２の各々に、電源ＳＶＤＤの電位を供給するＰＭＯＳトランジスタ１３０を有する。これにより、図９の撮像装置に比して、シフト部３０から離れた垂直信号線Ｌ１に対応する第２のノードＮ２が電源ＳＶＤＤの電位に静定するまでの期間を短縮することができる。これにより、図９の撮像装置に比して、図１０の撮像装置は、期間Ｔ１を短縮することができる。これにより、図１０の撮像装置は動作を高速化することができる。また、図１０の撮像装置は、図９の撮像装置に比して、期間Ｔ１を短縮しても、高輝度黒沈み現象を抑制しやすい効果を有する。

本実施例の撮像装置を、実施例４と異なる点を中心に説明する。図１１は、本実施例の撮像装置の構成を示した図である。

撮像装置５００は、クリップ部５２０を備える。クリップ部５２０は、ゲート接地型増幅回路５０５及びソース接地型増幅回路を構成するＰＭＯＳトランジスタ５１０を含む。

例えば、ゲート接地型増幅回路５０５及びＰＭＯＳトランジスタ５１０は、図１１に示すような構成をとることができる。

ゲート接地型増幅回路５０５は、電流源５１１及びＮＭＯＳトランジスタ５０４を含む。クリップ部５２０は、ソースが接地されたＰＭＯＳトランジスタ５１０を有する。垂直信号線Ｌ１の電流源１１２とともにソース接地型増幅回路を構成している。

電流源５１１はＰＭＯＳトランジスタである。このＰＭＯＳトランジスタは、ゲートが固定電位（例えばＧＮＤ電位）に電気的に接続されている。また、このＰＭＯＳトランジスタのソースとドレインの一方は電源ＳＶＤＤに電気的に接続され、その他方はＮＭＯＳトランジスタ５０４と後述のＰＭＯＳトランジスタ５１０とに電気的に接続されている。電流源５１１は、ＮＭＯＳトランジスタ５０４に電流を供給する。

ＮＭＯＳトランジスタ５０４は、ゲートが保持容量４０の第１のノードＮ１に電気的に接続され、ソースが垂直信号線Ｌ１とＰＭＯＳトランジスタ５１０のドレインとに電気的に接続されている。ＮＭＯＳトランジスタ５０４は、ドレインが電流源５１１とＰＭＯＳトランジスタ５１０のゲートとに電気的に接続されている。ＮＭＯＳトランジスタ５０４は、ゲートに供給された電圧（クリップ電位）からの垂直信号線Ｌ１（ソース）の電位の低下量を増幅した信号をドレインから出力する。

ＰＭＯＳトランジスタ５１０は、ゲートが電流源５１１とＮＭＯＳトランジスタ５０４のドレインに電気的に接続されている。ＰＭＯＳトランジスタ５１０は、ソースが電源ＳＶＤＤに電気的に接続され、ドレインがＮＭＯＳトランジスタ５０４のソース及び垂直信号線Ｌ１に電気的に接続されている。ＰＭＯＳトランジスタ５１０は、ＮＭＯＳトランジスタ５０４のドレインから出力される信号を受ける。ＰＭＯＳトランジスタ５１０は、クリップ電位ＶｃｌｉｐＨからの垂直信号線Ｌ１の電位の低下量が小さい場合に比べて、その低下量が大きい場合に、大きな信号をＮＭＯＳトランジスタ５０４のソースに帰還する。

ＮＭＯＳトランジスタ５０４は、クリップ電位ＶｃｌｉｐＨからの垂直信号線Ｌ１の電位の低下量が小さい場合に比べて、その低下量が大きい場合に、大きな信号がＰＭＯＳトランジスタ５１０によりソースに帰還される。

このような構成により、次に示すようなクリップ動作を行うことができる。

垂直信号線Ｌ１の電位が低下してＮＭＯＳトランジスタ５０４がオンすると、ノードＮ３の電位が低下し、ＰＭＯＳトランジスタ５１０がオンする。つまり、ＰＭＯＳトランジスタ５１０のゲートには、垂直信号線Ｌ１の電位の変化に対して正の利得がかかった電位が供給される。そのため、ＰＭＯＳトランジスタ５１０のドレイン電流が、垂直信号線Ｌ１の電位の低下に伴って急激に増加する。ＰＭＯＳトランジスタ５１０は、クリップ電位ＶｃｌｉｐＨからの垂直信号線Ｌ１の電位の低下量が小さい場合に比べて、その低下量が大きい場合に大きな電圧をＮＭＯＳトランジスタ５０４のソースに帰還する。電流源５１１とＰＭＯＳトランジスタ５１０に流れる電流の総和が、垂直信号線Ｌ１の電流源１１２を流れる電流の電流値と等しくなった所で垂直信号線Ｌ１の電位が落ち着く。

ここで、ＮＭＯＳトランジスタ５０４の電流源５１１に流れる電流の電流値を電流源１１２に流れる電流よりも小さく設定し、ゲート接地型増幅回路５０５のゲインを上げることがクリップ動作の効率上好ましい。

また、同様の理由から、ＰＭＯＳトランジスタ５１０を含むソース接地型増幅回路のトランスコンダクタンスを、電流源５１１とＮＭＯＳトランジスタ５０４よりも大きくすることが好ましい。

例えば、ゲート接地型増幅回路５０５に流れる電流の電流値を、電流源１１２が垂直信号線Ｌ１に供給する電流の電流値の１／Ｍとする。ここで、Ｍは１＜Ｍとする。

垂直信号線Ｌ１の電位が低下することで、ＮＭＯＳトランジスタ５０４のソースの電位が低下する。これにより、ＮＭＯＳトランジスタ５０４がオンする。これにより、ＮＭＯＳトランジスタ５０４はドレインに電流を供給する。このとき、ＮＭＯＳトランジスタ５０４は垂直信号線Ｌ１の電流源１１２の１／Ｍの電流値の電流を供給するため、ＮＭＯＳトランジスタ５０４において、Ｖｇｓの増大に伴い、ドレイン（ノードＮ３）の電位が急激に低下する。この急激なノードＮ３の電位の低下により、ソース接地型増幅回路であるＰＭＯＳトランジスタ５１０がオンし、ＰＭＯＳトランジスタ５１０のドレイン電流が増加する。

電流源１１２が垂直信号線Ｌ１に供給する電流の電流値をＩ１と表記する。ＮＭＯＳトランジスタ５０４が供給する電流の電流値がＩ１×１／Ｍ、ＰＭＯＳトランジスタ５１０の供給する電流の電流値がＩ１×（Ｍ−１）／Ｍとなったところでクリップ部（クリップ回路）５２０は安定状態となる。

ここで、ＰＭＯＳトランジスタ５１０のトランスコンダクタンスが、電流源５１１とＮＭＯＳトランジスタ５０４よりも十分に大きいとする。また、垂直信号線Ｌ１の電位をクリップする際に、電流源５１１とＮＭＯＳトランジスタ５０４とが飽和領域で動作するとする。

垂直信号線Ｌ１の電位のクリップ電位は、前述のように、ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１−ΔＶＮ１−Ｖｔｈ４（ＮＭＯＳトランジスタ５０４の閾値電圧）−Δｏｖ４（ＮＭＯＳトランジスタ５０４のオーバードライブ電圧）である。従って、垂直信号線Ｌ１の電位のクリップ電位は、リセットレベルから（＋ΔＶＮ１＋Ｖｔｈ４＋Δｏｖ４）の分、低下した電位になる。

上述したように、本実施例におけるＮＭＯＳトランジスタ５０４が供給する電流の電流値は、垂直信号線Ｌ１の電流源１１２が供給する電流の電流値の１／Ｍとしている。これにより、オーバードライブ電圧Δｏｖ４を、ＮＭＯＳトランジスタ５０４が電流源１１２の供給する電流と同じ電流値の電流を供給する場合に比して、小さくすることができる。従って、垂直信号線Ｌ１のノイズレベルが低下したときに、クリップされる垂直信号線Ｌ１の電位は、ＮＭＯＳトランジスタ５０４が電流源１１２の供給する電流と同じ電流値の電流を供給する場合に比して、高くなる。これにより、本実施例の撮像装置は、垂直信号線Ｌ１のダイナミックレンジを確保する事が出来る。

尚、本実施例の撮像装置は、実施例４の撮像装置と同じく、複数のＰＭＯＳトランジスタ１３０が、複数列の垂直信号線Ｌ１の各々に対して配されている。従って、実施例４の撮像装置が得た効果を、本実施例の撮像装置においても得ることができる。

上述した各実施例においては、信号電荷として電子、増幅トランジスタとしてＮＭＯＳトランジスタを用いた。他の例として、撮像装置は、信号電荷としてホール、増幅トランジスタとしてＰＭＯＳトランジスタを用いることも可能である。この場合には高輝度黒沈み現象の発生によってノイズレベルの電圧が上昇することになるため、一定値以上に上昇しないようにクリップ動作を行う。この場合にはクリップするトランジスタとしてＰＭＯＳトランジスタを用いることができる。レベルシフト量もこのＰＭＯＳトランジスタに合わせて適宜調整すればよい。

上記の実施例１から実施例５で述べた撮像装置は種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図１２に、撮像システムの一例としてデジタルスチルカメラに上述した実施例のいずれかの撮像装置を適用した撮像システムの模式図を示す。

図１２に例示した撮像システムは、撮像装置１５４、レンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は撮像装置１５４に光を集光する光学系である。また、図１２に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。

出力信号処理部１５５は、撮像装置１５４が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。図１２に例示した撮像システムはさらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに撮像システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は撮像システムに内蔵されていてもよく、着脱可能であってもよい。

さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。以上のように、本実施例の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。

本発明は上述の実施例に限定されるものではなく、発明の主旨を越えない範囲で適宜変形、組み合わせ等が可能である。

１０ 画素
２０ クリップ部
３０ シフト部（電位供給部）
４０ 保持容量
５０ ＣＤＳ回路
６０ スイッチ部
１００ 撮像装置
１０３ 増幅トランジスタ（出力部）
１１２ 電流源
Ｌ１ 垂直信号線
ＦＤ 電荷電圧変換部

Claims (8)

1. 光電変換部と、電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷電圧変換部に前記電荷を転送する転送部と、電源線に電気的に接続されるとともに前記電荷電圧変換部の電位に基づく信号を出力する出力部とを各々が有し、行列状に配された複数の画素と、
   垂直信号線と、信号保持部と、クリップ部と、保持容量と、前記電源線に電気的に接続された電位供給部とを有し、
   前記クリップ部は、前記垂直信号線の電位をクリップするクリップトランジスタを有し、前記クリップトランジスタのソースとドレインの一方は前記垂直信号線に電気的に接続され、前記クリップトランジスタのソースとドレインの他方には基準電位が供給され、
   前記保持容量は、前記クリップトランジスタの制御ノードに電気的に接続された第１のノードと、前記電位供給部から、互いに電位の異なる複数の電位が供給される第２のノードとを有し、
   前記出力部が、リセットされた前記電荷電圧変換部の電位に基づく第１の信号を前記垂直信号線に出力し、
   前記信号保持部は前記垂直信号線に出力された前記第１の信号を保持し、
   その後、前記光電変換部から前記電荷が転送された前記電荷電圧変換部の電位に基づく第２の信号を前記垂直信号線に出力し、
   前記信号保持部は前記垂直信号線に出力された前記第２の信号を保持し、
   前記第１のノードは、前記電荷電圧変換部がリセットされている期間は第１の電位であり、
   前記第１のノードの電位は、前記信号保持部が前記第１の信号を保持してから、前記第２の信号を保持するまでの期間に、前記第１の電位から第２の電位に遷移し、
   前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間、前記第２のノードと前記電位供給部との間の電気的経路を非導通とすることによって、前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間に、前記第２のノードがフローティング状態にあることを特徴とする撮像装置。
2. 前記出力部が、前記クリップトランジスタと同じ導電型のトランジスタであって、
   前記トランジスタのソースとドレインの一方は前記垂直信号線に電気的に接続され、
   前記トランジスタのソースとドレインの他方は前記電源線に電気的に接続され、
   前記トランジスタのゲートに前記電荷電圧変換部が電気的に接続され、
   前記第１の信号と前記第２の信号が、前記トランジスタが前記ゲートの電位に基づいて前記垂直信号線に出力する信号であることを特徴とする請求項１に記載の撮像装置。
3. 前記トランジスタのソースとドレイン、および、前記クリップトランジスタのソースとドレインが、共通のウエル領域に設けられていることを特徴とする請求項２に記載の撮像装置。
4. 前記電位供給部が、前記トランジスタのソースとドレイン、および、前記クリップトランジスタのソースとドレインが設けられたウエル領域とは電気的に分離されたウエル領域に設けられていることを特徴とする請求項３に記載の撮像装置。
5. 前記電位供給部は、前記電源線と前記第２のノードとがバッファを介して電気的に接続され、
   前記第２のノードにさらに、スイッチを介して電源線が電気的に接続され、
   前記スイッチと前記バッファとが、前記第２のノードに対して電気的に並列の関係にあることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
6. 前記垂直信号線と、前記クリップ部と、前記保持容量と、前記スイッチとのそれぞれを複数ずつ有し、
   複数の前記垂直信号線のそれぞれと、複数の前記クリップ部のそれぞれと、複数の前記保持容量のそれぞれと、複数の前記スイッチのそれぞれとが、行列状に配された前記出力部の列に対応するように配置されていることを特徴とする請求項５に記載の撮像装置。
7. 請求項１〜６のいずれか１項に記載の撮像装置と、
   前記撮像装置が出力する信号に基づく画像データを出力する出力信号処理部とを有することを特徴とする撮像システム。
8. 光電変換部と、電荷を電圧に変換する電荷電圧変換部と、電源線から電位が供給されるとともに前記電荷電圧変換部の電位に基づく信号を出力する出力部とを各々が有し、行列状に配された複数の画素と、
   垂直信号線と、信号保持部と、クリップ部と、保持容量と、前記電源線に電気的に接続された電位供給部とを有し、
   前記クリップ部は、前記垂直信号線の電位をクリップするクリップトランジスタを有し、前記クリップトランジスタのソースとドレインの一方は前記垂直信号線に電気的に接続され、前記クリップトランジスタのソースとドレインの他方は基準電位が供給され、
   前記保持容量は、前記クリップトランジスタの制御ノードに電気的に接続された第１のノードと、前記電位供給部から、互いに電位の異なる複数の電位が供給される第２のノードとを有する撮像装置の駆動方法であって、
   前記出力部が、リセットされた前記電荷電圧変換部の電位に基づく第１の信号を前記垂直信号線に出力し、
   前記信号保持部は、前記垂直信号線に出力された前記第１の信号を保持し、
   その後、前記出力部が、前記光電変換部から前記電荷が転送された前記電荷電圧変換部の電位に基づく第２の信号を前記垂直信号線に出力し、
   前記信号保持部は、前記垂直信号線に出力された前記第２の信号を保持し、
   前記第１のノードの電位を、前記電荷電圧変換部をリセットしている期間は第１の電位とし、
   前記第１のノードの電位を、前記信号保持部が前記第１の信号を保持してから、前記第２の信号を保持するまでの期間に、前記第１の電位から第２の電位に遷移させ、
   前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間に、前記第２のノードと前記電位供給部との間の電気的経路を非導通とすることによって、前記第１のノードの電位の前記第１の電位から前記第２の電位への遷移の開始から前記信号保持部が前記第２の信号を保持するまでの期間に、前記第２のノードをフローティング状態とすることを特徴とする撮像装置の駆動方法。

Images