JP2016085376A

JP2016085376A - Display device

Info

Publication number: JP2016085376A
Application number: JP2014218604A
Authority: JP
Inventors: 松浦　由紀; Yuki Matsuura; 由紀松浦
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2014-10-27
Filing date: 2014-10-27
Publication date: 2016-05-19

Abstract

PROBLEM TO BE SOLVED: To provide a reflective liquid crystal display device, in which dissipation of a second electrode layer of an external connection terminal during a manufacturing process can be inhibited while a first electrode layer of the external connection terminal can be reliably protected.SOLUTION: An external connection terminal includes a first electrode layer 59, a second electrode layer 60, and a protective layer 61. The second electrode layer 60 is formed of a material constituting a conducting layer. The second electrode layer 60 covers at least a part of the first electrode layer 59 to be electrically connected to the first electrode layer 59. The second electrode layer 60 has stepped portions 71, 71 on its surface. The protective layer 61 is formed of a material constituting a layer for forming a capacitance. The protective layer 61 covers a part of the second electrode layer 60 including the stepped portion 71.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、表示部の画素を駆動させる信号が外部から入力される外部接続端子を備えた表示装置に関する。 Embodiments described herein relate generally to a display device including an external connection terminal to which a signal for driving a pixel of a display unit is input from the outside.

従来、液晶表示装置(ＬＣＤ)は、２枚の基板の間に液晶層を介在させてシール部材により貼り合わせ、液晶層に電界をかけることで画像を表示する。このような液晶表示装置として、バックライトを装着せずに表示側からの外光を、液晶層を介して反射層により反射させることにより画像を表示する反射型のものがある。反射型の液晶表示装置は、透過型と比較してバックライトが不要であり、低消費電力化できる利点がある。 2. Description of the Related Art Conventionally, a liquid crystal display device (LCD) displays an image by applying a liquid crystal layer between two substrates, pasting them together with a seal member, and applying an electric field to the liquid crystal layer. As such a liquid crystal display device, there is a reflective type that displays an image by reflecting external light from the display side by a reflective layer through a liquid crystal layer without mounting a backlight. The reflective liquid crystal display device does not require a backlight as compared with the transmissive type, and has an advantage that power consumption can be reduced.

このような反射型の液晶表示装置においては、各画素を駆動させる薄膜トランジスタなどのスイッチング素子を動作させる信号を外部から入力させるための外部接続端子(ＯＬＢ)が備えられている。この外部接続端子には、例えば回路などを実装したフレキシブルプリント基板(ＦＰＣ)が、異方性導電フィルム(ＡＣＦ)などを介して接続される。 Such a reflective liquid crystal display device includes an external connection terminal (OLB) for inputting a signal for operating a switching element such as a thin film transistor for driving each pixel from the outside. For example, a flexible printed circuit board (FPC) mounted with a circuit or the like is connected to the external connection terminal via an anisotropic conductive film (ACF) or the like.

このような外部接続端子は、例えばアルミニウム(Ａｌ)などの金属により設けられる主体が露出したままでは経時的に水分などの影響で腐食してコンタクト不良が生じるおそれがあるために、画像を表示する表示部にて反射層を覆うＩＴＯなどの導電膜によって主体を保護する構造とするのが一般的である。 Such an external connection terminal displays an image because, for example, if a main body provided by a metal such as aluminum (Al) is exposed, it may corrode due to moisture or the like over time, resulting in contact failure. Generally, the main body is protected by a conductive film such as ITO covering the reflective layer in the display portion.

反射型の液晶表示装置の製造工程では、上記の導電膜を設けた後に反射層の加工工程があるため、反射層のパターニングのエッチング液(混酸系：例えばリン酸、硝酸及び酢酸を所定の割合で混合したものなど)、及び、レジスト除去の剥離液(アミン系など)処理時に、導電膜がエッチングされ、特に下地の段差がある部分のマイクロクラック、あるいは被覆性の悪い部分などで導電膜が消失しないようにすることが求められる。 In the manufacturing process of the reflective liquid crystal display device, since the reflective layer is processed after the conductive film is provided, an etching solution for patterning the reflective layer (mixed acid system: for example, phosphoric acid, nitric acid and acetic acid is used at a predetermined ratio. In addition, the conductive film is etched at the time of treatment with a resist removing stripper (such as amine), and the conductive film is formed particularly at a microcrack where there is a step in the base or a portion with poor coverage. It is required not to disappear.

また、反射型の液晶表示装置では、反射層での反射率が高いほど、輝度が高い液晶表示装置が得られるため、反射層を覆うＩＴＯなどの透明な導電膜は、反射率向上のため２０ｎｍ以下と薄くする必要があり、この導電膜を用いるだけでは外部接続端子の主体の保護が充分とはいえない。 Further, in the reflective liquid crystal display device, the higher the reflectance in the reflective layer, the higher the luminance of the liquid crystal display device is obtained. Therefore, a transparent conductive film such as ITO covering the reflective layer is 20 nm in order to improve the reflectance. It is necessary to reduce the thickness as follows, and it cannot be said that the protection of the main body of the external connection terminal is sufficient only by using this conductive film.

特開２００５−１０５０３号公報JP 2005-10503 A

本発明が解決しようとする課題は、製造プロセスにおける外部接続端子の第２の電極層の消失を抑制できるとともに、外部接続端子の第１の電極層を確実に保護できる表示装置を提供することである。 The problem to be solved by the present invention is to provide a display device that can suppress the disappearance of the second electrode layer of the external connection terminal in the manufacturing process and can reliably protect the first electrode layer of the external connection terminal. is there.

実施形態の表示装置は、画素を備えた表示部と、この表示部の画素を駆動させる信号が外部から入力される外部接続端子を備えた接続部とを有する。表示部は、画素電極と、スイッチング素子と、導通層と、絶縁性の容量形成層とを備える。画素電極は、光を反射する反射層及びこの反射層を覆って光を透過させる透過層を有し画素を構成する。スイッチング素子は、画素電極を駆動する。導通層は、画素電極とスイッチング素子とを電気的に接続する。容量形成層は、導通層の一部と反射層との間に介在されて容量を形成する。また、外部接続端子は、第１の電極層と、第２の電極層と、保護層とを備える。第２の電極層は、導通層を構成する材料により設けられる。また、この第２の電極層は、第１の電極層の少なくとも一部の表面を覆ってこの第１の電極層と電気的に接続される。さらに、この第２の電極層は、表面に段差部を有する。保護層は、容量形成層を構成する材料により設けられる。そして、この保護層は、段差部を含む第２の電極層の一部の表面を覆う。 The display device according to the embodiment includes a display unit including pixels and a connection unit including an external connection terminal to which a signal for driving the pixels of the display unit is input from the outside. The display unit includes a pixel electrode, a switching element, a conductive layer, and an insulating capacitance forming layer. The pixel electrode includes a reflective layer that reflects light and a transmissive layer that covers the reflective layer and transmits light to form a pixel. The switching element drives the pixel electrode. The conductive layer electrically connects the pixel electrode and the switching element. The capacitance forming layer is interposed between a part of the conductive layer and the reflective layer to form a capacitance. The external connection terminal includes a first electrode layer, a second electrode layer, and a protective layer. The second electrode layer is provided by a material constituting the conductive layer. The second electrode layer covers at least a part of the surface of the first electrode layer and is electrically connected to the first electrode layer. Further, the second electrode layer has a step portion on the surface. The protective layer is provided by a material constituting the capacitance forming layer. The protective layer covers a part of the surface of the second electrode layer including the step portion.

第１の実施形態の表示装置の外部接続端子を示す断面図である。It is sectional drawing which shows the external connection terminal of the display apparatus of 1st Embodiment. 同上表示装置の表示部の一部を拡大して模式的に示す断面図である。It is sectional drawing which expands and shows typically a part of display part of a display apparatus same as the above. 同上表示装置の表示部の一部を模式的に示す断面図である。It is sectional drawing which shows typically a part of display part of a display apparatus same as the above. 同上表示装置を模式的に示す斜視図である。It is a perspective view which shows a display apparatus same as the above. 第２の実施形態の表示装置の外部接続端子を示す断面図である。It is sectional drawing which shows the external connection terminal of the display apparatus of 2nd Embodiment.

以下、第１の実施形態の構成を図１ないし図４を参照して説明する。 The configuration of the first embodiment will be described below with reference to FIGS.

図３及び図４において、11は(反射型)表示装置であるアクティブマトリクス型の反射型液晶表示装置を示し、この反射型液晶表示装置11は、概略として、反表示側基板としての第１の基板であるアレイ基板13と、表示側基板としての第２の基板である対向基板14と、これら基板13，14間に介在された光変調層である液晶層15とを備えている。また、この反射型液晶表示装置11は、基板13，14間に間隙を保持する間隙保持部材(スペーサ)16が介在されているとともに、液晶層15の周囲が例えば紫外線硬化性樹脂、あるいは熱硬化性樹脂などにより設けられた図示しないシール部材により囲まれて封止されている。そして、このシール部材により囲まれた部分が、複数の画素Ｇにより画像を表示する表示部18となっており、このシール部材よりも外方の位置にてアレイ基板13上に、この表示部18から引き出された外部接続端子19を複数備えた接続部20が設けられている。なお、以下、反射型液晶表示装置11を単に表示装置11と略記する。 In FIGS. 3 and 4, reference numeral 11 denotes an active matrix type reflective liquid crystal display device which is a (reflective type) display device. The reflective liquid crystal display device 11 is roughly a first substrate as an anti-display side substrate. An array substrate 13 as a substrate, a counter substrate 14 as a second substrate as a display side substrate, and a liquid crystal layer 15 as a light modulation layer interposed between the substrates 13 and 14 are provided. In addition, the reflective liquid crystal display device 11 includes a gap holding member (spacer) 16 that holds a gap between the substrates 13 and 14, and the periphery of the liquid crystal layer 15 is, for example, an ultraviolet curable resin or a thermosetting resin. It is enclosed and sealed by a seal member (not shown) provided with a conductive resin or the like. A portion surrounded by the seal member is a display unit 18 that displays an image by a plurality of pixels G. The display unit 18 is disposed on the array substrate 13 at a position outside the seal member. A connection portion 20 having a plurality of external connection terminals 19 drawn out from is provided. Hereinafter, the reflective liquid crystal display device 11 is simply referred to as a display device 11.

アレイ基板13は、図２及び図３に示すように、透光性及び絶縁性を有する反表示側基板本体(第１の基板本体)としてのガラス基板21を備え、このガラス基板21上にて表示部18に対応する位置に、スイッチング素子としての薄膜トランジスタ22と、この薄膜トランジスタ22を覆うゲート絶縁膜23、層間絶縁膜24及び平坦化層である平坦化膜25と、この平坦化膜25上に設けられ画素Ｇを構成する複数の画素電極26とが設けられているとともに、走査線27及び補助容量線28と信号線29とが互いに絶縁された状態で格子状に配置されている。また、このアレイ基板13には、画素電極26全体を覆って、配向膜30が設けられている。 As shown in FIGS. 2 and 3, the array substrate 13 includes a glass substrate 21 as a non-display-side substrate body (first substrate body) having translucency and insulation, on the glass substrate 21. A thin film transistor 22 as a switching element, a gate insulating film 23 covering the thin film transistor 22, an interlayer insulating film 24, a flattening film 25 as a flattening layer, and a flattening film 25 on the flattening film 25 at a position corresponding to the display unit 18. A plurality of pixel electrodes 26 constituting the pixel G are provided, and the scanning lines 27, the auxiliary capacitance lines 28, and the signal lines 29 are arranged in a lattice shape in a state of being insulated from each other. In addition, an alignment film 30 is provided on the array substrate 13 so as to cover the entire pixel electrode 26.

なお、ガラス基板21上には、例えば平坦化用のアンダーコート層などが設けられていてもよい。なお、アレイ基板13は、このガラス基板21に代えて、合成樹脂製の基板などの、透光性及び絶縁性を有する任意の基板を用いることができる。 On the glass substrate 21, for example, an undercoat layer for planarization may be provided. As the array substrate 13, any substrate having translucency and insulating properties, such as a synthetic resin substrate, can be used instead of the glass substrate 21.

薄膜トランジスタ22は、画素電極26を駆動するもので、例えばトップゲート型(スタガ型)、あるいはボトムゲート型(逆スタガ型)のいずれでもよいが、本実施形態では例えばトップゲート型のものとする。この薄膜トランジスタ22は、ガラス基板21上に設けられた半導体層31、この半導体層31のチャネル領域31pにゲート絶縁膜23を介して対向するゲート電極32、半導体層31の図示しないソース領域に電気的に接続される図示しないソース電極、及び、半導体層31の図示しないドレイン領域及び補助容量線28に対向する容量形成領域31cに電気的に接続されるドレイン電極34を備え、走査線27と信号線29とが交差する位置にて走査線27と補助容量線28との間にそれぞれ配置されている。したがって、薄膜トランジスタ22は、マトリクス状に配置されている。また、各薄膜トランジスタ22は、ゲート電極32が走査線27と電気的に接続され、ソース電極が信号線29と電気的に接続され、かつ、ドレイン電極34がゲート絶縁膜23及び層間絶縁膜24に設けられたコンタクトホール36を介して半導体層31の容量形成領域31cと電気的に接続され、平坦化膜25に設けられたコンタクトホール37、及びこのコンタクトホール37に設けられた接続層38、及び導通層39を介して画素電極26と電気的に接続されている。 The thin film transistor 22 drives the pixel electrode 26, and may be, for example, a top gate type (stagger type) or a bottom gate type (reverse stagger type), but in this embodiment, for example, is a top gate type. The thin film transistor 22 is electrically connected to a semiconductor layer 31 provided on the glass substrate 21, a gate electrode 32 facing the channel region 31p of the semiconductor layer 31 via a gate insulating film 23, and a source region (not shown) of the semiconductor layer 31. A source electrode (not shown) connected to the drain electrode 34 and a drain electrode 34 (not shown) of the semiconductor layer 31 and a drain electrode 34 electrically connected to the capacitance forming region 31c facing the auxiliary capacitance line 28, and the scanning line 27 and the signal line They are arranged between the scanning line 27 and the auxiliary capacitance line 28 at positions where the line 29 intersects. Therefore, the thin film transistors 22 are arranged in a matrix. In each thin film transistor 22, the gate electrode 32 is electrically connected to the scanning line 27, the source electrode is electrically connected to the signal line 29, and the drain electrode 34 is connected to the gate insulating film 23 and the interlayer insulating film 24. A contact hole 37 provided in the planarization film 25, and a connection layer 38 provided in the contact hole 37, and electrically connected to the capacitance forming region 31c of the semiconductor layer 31 through the provided contact hole 36; and The pixel electrode 26 is electrically connected through the conductive layer 39.

ソース電極及びドレイン電極34は、例えばチタン(Ｔｉ)、アルミニウム(Ａｌ)、チタンを積層して所定の膜厚に設けられている。これらソース電極及びドレイン電極34は、同一の材料により、同一の工程で設けられる。 The source and drain electrodes 34 are provided with a predetermined film thickness by stacking, for example, titanium (Ti), aluminum (Al), and titanium. These source electrode and drain electrode 34 are provided in the same process using the same material.

接続層38は、コンタクトホール37内に、例えばモリブデン(Ｍｏ)などの導電性の材料により設けられている。 The connection layer 38 is provided in the contact hole 37 by a conductive material such as molybdenum (Mo).

導通層39は、接続層38を覆ってコンタクトホール37を含む平坦化膜25上に、例えばＩＴＯなどの透明な導電性の材料により設けられている。また、この導通層39は、絶縁性を有する容量形成層41により一部が覆われている。この容量形成層41は、導通層39を保護するとともに、導通層39と画素電極26との間に補助容量を形成するもので、例えばシリコン窒化膜により、導通層39の画素電極26とのコンタクト部を除く位置を覆って平坦化膜25上に、例えば１００ｎｍ−２００ｎｍ程度の厚みに設けられている。 The conductive layer 39 is provided on the planarizing film 25 that covers the connection layer 38 and includes the contact hole 37 by using a transparent conductive material such as ITO. In addition, the conductive layer 39 is partially covered with an insulating capacitance forming layer 41. The capacitance forming layer 41 protects the conductive layer 39 and forms an auxiliary capacitance between the conductive layer 39 and the pixel electrode 26. For example, the silicon nitride film is used to contact the pixel electrode 26 of the conductive layer 39. For example, a thickness of about 100 nm to 200 nm is provided on the planarizing film 25 so as to cover the position excluding the portion.

ゲート絶縁膜23は、半導体層31とゲート絶縁膜23とを絶縁するとともに、補助容量線28と容量形成領域31cとの間に補助容量(ＭＩＭ容量)を形成するもので、例えばＴＥＯＳを用いて成膜されたシリコン酸化膜により半導体層31を覆って設けられている。 The gate insulating film 23 insulates the semiconductor layer 31 and the gate insulating film 23, and forms an auxiliary capacity (MIM capacity) between the auxiliary capacity line 28 and the capacity forming region 31c. For example, TEOS is used. The semiconductor layer 31 is provided so as to be covered with the formed silicon oxide film.

層間絶縁膜24は、ゲート電極(走査線27)及び補助容量線28と、ソース電極及びドレイン電極34とを絶縁するもので、例えばシリコン酸化膜、シリコン窒化膜、あるいは合成樹脂などにより設けられている。 The interlayer insulating film 24 insulates the gate electrode (scanning line 27) and the auxiliary capacitance line 28 from the source electrode and the drain electrode 34, and is provided by, for example, a silicon oxide film, a silicon nitride film, or a synthetic resin. Yes.

平坦化膜25は、例えば有機絶縁膜であり、上方に位置する画素電極26を平坦状とするために下側の層の段差を吸収して平坦化するものである。 The planarizing film 25 is, for example, an organic insulating film, and absorbs a level difference in the lower layer so as to flatten the pixel electrode 26 positioned above, and planarizes.

画素電極26は、各薄膜トランジスタ22に対応して、薄膜トランジスタ22の上方にマトリクス状に配置されている。これら画素電極26は、光を反射する反射層43と、この反射層43上に積層され光を透過する透過層としての仕事関数調整層44とにより構成され、外光を反射する反射画素電極である。 The pixel electrodes 26 are arranged in a matrix above the thin film transistors 22 corresponding to the thin film transistors 22. These pixel electrodes 26 are composed of a reflective layer 43 that reflects light and a work function adjusting layer 44 that is laminated on the reflective layer 43 and transmits light, and is a reflective pixel electrode that reflects external light. is there.

反射層43は、例えばアルミニウムや銀、あるいは、これらを一成分とする化合物や合金などにより、例えば１００ｎｍ以上の厚みに設けられている。 The reflective layer 43 is provided with a thickness of, for example, 100 nm or more with, for example, aluminum, silver, or a compound or alloy containing these as one component.

仕事関数調整層44は、後述する対向基板14の対向電極46と反射層43との仕事関数を調整するために設けられ、例えば対向電極と同じ材質、例えばＩＴＯあるいはＩＺＯなどの透明な導電性の材質により、例えば５ｎｍ−４０ｎｍなどの、反射層43より小さい厚みに設けられている。 The work function adjusting layer 44 is provided to adjust the work function of the counter electrode 46 and the reflective layer 43 of the counter substrate 14 to be described later. For example, the work function adjusting layer 44 is made of the same material as the counter electrode, for example, transparent conductive material such as ITO or IZO. The thickness is smaller than that of the reflective layer 43, for example, 5 nm to 40 nm, depending on the material.

走査線27は、例えばガラス基板21上に設けられた図示しないドライバと電気的に接続される。 The scanning line 27 is electrically connected to a driver (not shown) provided on the glass substrate 21, for example.

補助容量線28は、走査線27と同数、これら走査線27とそれぞれ略平行に設けられており、導通層39と画素電極26との間に形成された補助容量及び補助容量線28と容量形成領域31cとの間に形成された補助容量と、図示しない電圧印加部とに電気的に接続されて、所定の電圧が印加されるようになっている。なお、図４においては、これら補助容量を纏めて補助容量Ｃとして図示している。 The auxiliary capacitance lines 28 are provided in the same number as the scanning lines 27 and substantially in parallel with the scanning lines 27, respectively, and the auxiliary capacitance formed between the conductive layer 39 and the pixel electrode 26 and the capacitance formation with the auxiliary capacitance lines 28 are formed. A predetermined voltage is applied by being electrically connected to an auxiliary capacitor formed between the region 31c and a voltage application unit (not shown). In FIG. 4, these auxiliary capacitors are collectively shown as an auxiliary capacitor C.

信号線29は、ソース電極及びドレイン電極34と同一の材料により、同一の工程で走査線27及び補助容量線28と略直交するように設けられており、外部接続端子19と電気的に接続されていることにより、この外部接続端子19を介して図示しない外部回路と電気的に接続されている。 The signal line 29 is provided with the same material as the source electrode and the drain electrode 34 so as to be substantially orthogonal to the scanning line 27 and the auxiliary capacitance line 28 in the same process, and is electrically connected to the external connection terminal 19. Therefore, the external connection terminal 19 is electrically connected to an external circuit (not shown).

配向膜30は、例えばポリイミドなどの合成樹脂により設けられている。 The alignment film 30 is made of, for example, a synthetic resin such as polyimide.

また、図３及び図４に示す対向基板14は、透光性及び絶縁性を有する表示側基板本体(第２の基板本体)としてのガラス基板47を備えているとともに、ガラス基板47の液晶層15側に、カラーフィルタ(ＣＦ)層48、このカラーフィルタ層48上に設けられた共通電極である対向電極(透明電極)46、及び、この対向電極46を覆って液晶層15と接する配向膜49などを備えている。なお、この対向基板14は、ガラス基板に代えて、例えば合成樹脂製の基板などの、透光性及び絶縁性を有する任意の基板を用いることができる。 The counter substrate 14 shown in FIGS. 3 and 4 includes a glass substrate 47 as a display-side substrate body (second substrate body) having translucency and insulation, and a liquid crystal layer of the glass substrate 47. On the 15 side, a color filter (CF) layer 48, a counter electrode (transparent electrode) 46 that is a common electrode provided on the color filter layer 48, and an alignment film that covers the counter electrode 46 and contacts the liquid crystal layer 15 49 and so on. The counter substrate 14 may be any substrate having translucency and insulating properties, such as a synthetic resin substrate, for example, instead of the glass substrate.

カラーフィルタ層48は、例えば赤(Ｒ)、緑(Ｇ)、青(Ｂ)のそれぞれに対応するストライプ状、あるいはそれぞれ四角形状のフィルタ部48r，48g，48bと、これらフィルタ部48r，48g，48b間を区画し不要光を遮断する図示しない遮光部(ブラックマトリクス)とを有し、各フィルタ部48r，48g，48bが各画素電極26に対応してそれぞれ設けられている。なお、本実施形態では、フィルタ部として赤、緑、青を用いたが、その他の色、例えば白(透明)のフィルタ部などを備えるようにしてもよい。 The color filter layer 48 includes, for example, filter portions 48r, 48g, 48b each having a stripe shape or a square shape corresponding to each of red (R), green (G), and blue (B), and these filter portions 48r, 48g, A light shielding portion (black matrix) (not shown) for partitioning 48b and blocking unnecessary light is provided, and filter portions 48r, 48g, and 48b are provided corresponding to the pixel electrodes 26, respectively. In this embodiment, red, green, and blue are used as the filter unit. However, a filter unit of other colors such as white (transparent) may be provided.

対向電極46は、複数の画素電極26、本実施形態では例えば全ての画素電極26に共通な共通電極であり、全ての画素電極26に対応する領域に例えばＩＴＯあるいはＩＺＯなどの透明な導電性の材質にて、例えば５０ｎｍ−１００ｎｍ程度の厚みに設けられている。 The counter electrode 46 is a common electrode common to a plurality of pixel electrodes 26, for example, all the pixel electrodes 26 in this embodiment, and a transparent conductive material such as ITO or IZO is formed in a region corresponding to all the pixel electrodes 26. For example, the material is provided with a thickness of about 50 nm to 100 nm.

配向膜49は、例えばポリイミドなどの合成樹脂により設けられており、アレイ基板13側の配向膜30との間で、液晶層15の液晶分子を整列させている。 The alignment film 49 is made of, for example, a synthetic resin such as polyimide, and aligns the liquid crystal molecules of the liquid crystal layer 15 with the alignment film 30 on the array substrate 13 side.

液晶層15は、例えばＴＮモードなどの各種モードを用いることができる。 The liquid crystal layer 15 can use various modes such as a TN mode.

そして、表示部18は、画素Ｇがマトリクス状に配置された、例えば四角形状などの表示領域(アクティブエリア)51と、この表示領域51の外縁部を囲みドライバなどが配置された枠状の額縁領域52とを備えている。 The display unit 18 includes a display area (active area) 51 having, for example, a rectangular shape in which the pixels G are arranged in a matrix, and a frame-shaped frame in which a driver or the like is disposed around the outer edge of the display area 51. Region 52.

また、接続部20は、外部接続端子19を隣接して複数備え、アレイ基板13のガラス基板21上にて、対向基板14に対して突出する(対向しない)位置に構成されている。これら外部接続端子19は、図１に示すように、ガラス基板21上に設けられている保護半導体層55と、この保護半導体層55の一部を露出させた状態で覆う第１の絶縁層56と、この第１の絶縁層56上に設けられている第２の絶縁層57と、これら第１及び第２の絶縁層56，57に亘って設けられた開口部58内に設けられた第１の電極層59と、この第１の電極層59を覆って設けられた第２の電極層60と、この第２の電極層60の一部を覆って設けられた保護層61と、この保護層61を覆って設けられた第３の電極層62とを備えている。 The connection unit 20 includes a plurality of external connection terminals 19 adjacent to each other, and is configured on the glass substrate 21 of the array substrate 13 so as to protrude (not face) the counter substrate 14. As shown in FIG. 1, these external connection terminals 19 include a protective semiconductor layer 55 provided on the glass substrate 21 and a first insulating layer 56 that covers a part of the protective semiconductor layer 55 in an exposed state. A second insulating layer 57 provided on the first insulating layer 56, and a second insulating layer 57 provided in the opening 58 provided over the first and second insulating layers 56, 57. A first electrode layer 59, a second electrode layer 60 provided to cover the first electrode layer 59, a protective layer 61 provided to cover a part of the second electrode layer 60, and And a third electrode layer 62 provided so as to cover the protective layer 61.

保護半導体層55は、ガラス基板21、あるいはこのガラス基板21上に設けられるアンダーコート層などが製造工程中の薬液の染み込みによって損傷しないように保護するものである。この保護半導体層55は、必須の構成ではない。 The protective semiconductor layer 55 protects the glass substrate 21 or an undercoat layer provided on the glass substrate 21 from being damaged by the penetration of the chemical solution during the manufacturing process. The protective semiconductor layer 55 is not an essential configuration.

第１の絶縁層56は、例えば表示部18のゲート絶縁膜23と同一の材料により、同一の工程で設けられる。すなわち、この第１の絶縁層56は、例えばＴＥＯＳを用いて成膜されたシリコン酸化膜により設けられている。また、この第１の絶縁層56は、保護半導体層55の両側のエッジ部を除く所定位置を露出させる開口部58を除き、この保護半導体層55の両縁部を覆ってガラス基板21上に設けられている。さらに、この第１の絶縁層56は、開口部58の内縁部を構成する端部(エッジ部)が、それぞれガラス基板21側(保護半導体層55)側に向けて拡開状に傾斜する第１の傾斜部56a，56aとなっている。 The first insulating layer 56 is provided in the same process using the same material as the gate insulating film 23 of the display unit 18, for example. That is, the first insulating layer 56 is provided by a silicon oxide film formed using, for example, TEOS. In addition, the first insulating layer 56 is formed on the glass substrate 21 so as to cover both edges of the protective semiconductor layer 55 except for an opening 58 that exposes a predetermined position except for edge portions on both sides of the protective semiconductor layer 55. Is provided. Further, the first insulating layer 56 has a first end portion (edge portion) constituting the inner edge portion of the opening portion 58 inclined so as to expand toward the glass substrate 21 side (protective semiconductor layer 55) side. 1 inclined portions 56a and 56a.

第２の絶縁層57は、例えば表示部18の層間絶縁膜24と同一の材料により、同一の工程で設けられる。すなわち、この第２の絶縁層57は、例えばシリコン酸化膜、シリコン窒化膜、あるいは合成樹脂などにより設けられている。また、この第２の絶縁層57は、保護半導体層55の両側のエッジ部を除く所定位置を露出させる開口部58を除き、第１の絶縁層56上を覆って設けられている。さらに、この第２の絶縁層57は、開口部58の内縁部を構成する端部(エッジ部)が、それぞれガラス基板21側(保護半導体層55)側に向けて拡開状に傾斜する第２の傾斜部57a，57aとなっている。 The second insulating layer 57 is provided in the same process using the same material as the interlayer insulating film 24 of the display unit 18, for example. That is, the second insulating layer 57 is provided by, for example, a silicon oxide film, a silicon nitride film, or a synthetic resin. The second insulating layer 57 is provided so as to cover the first insulating layer 56 except for the opening 58 that exposes a predetermined position excluding the edge portions on both sides of the protective semiconductor layer 55. In addition, the second insulating layer 57 includes a second insulating layer 57 in which an end portion (edge portion) constituting the inner edge portion of the opening portion 58 is inclined so as to expand toward the glass substrate 21 side (protective semiconductor layer 55) side. Two inclined portions 57a and 57a are formed.

第１の電極層59は、表示部18のドレイン電極34及び信号線29(ソース電極)と同一の材料により、同一の工程で設けられる。すなわち、この第１の電極層59は、例えばチタン(Ｔｉ)、アルミニウム(Ａｌ)、チタンを積層して設けられている。この第１の電極層59は、ガラス基板21側から上側へと徐々に幅狭となる、断面台形状となっている。すなわち、この第１の電極層59の両側は、ガラス基板21側へと拡開状に傾斜するテーパ部59a，59aとなっている。また、この第１の電極層59は、開口部58の内縁部に対して、両側のテーパ部59a，59aが離間された状態でこの開口部58内に配置されている。したがって、この第１の電極層59の両側(テーパ部59a，59a)と、第１及び第２の絶縁層56，57の開口部58の内縁部との間には、ガラス基板21(保護半導体層55)の表面に対して高さが変化する段差となる離間部64，64が、第１の電極層59の側部に沿って溝状に設けられている。 The first electrode layer 59 is provided in the same process using the same material as the drain electrode 34 and the signal line 29 (source electrode) of the display unit 18. That is, the first electrode layer 59 is provided by stacking, for example, titanium (Ti), aluminum (Al), and titanium. The first electrode layer 59 has a trapezoidal cross section that gradually becomes narrower from the glass substrate 21 side to the upper side. That is, both sides of the first electrode layer 59 are tapered portions 59a and 59a that are inclined in an expanding manner toward the glass substrate 21 side. The first electrode layer 59 is disposed in the opening 58 with the tapered portions 59a and 59a on both sides being separated from the inner edge of the opening 58. Therefore, between the both sides (tapered portions 59a, 59a) of the first electrode layer 59 and the inner edge portions of the openings 58 of the first and second insulating layers 56, 57, there is a glass substrate 21 (protective semiconductor). Spacing portions 64, 64 that form steps with varying height with respect to the surface of the layer 55) are provided in a groove shape along the side portion of the first electrode layer 59.

第２の電極層60は、第１の電極層59を保護するものであり、例えば表示部18の導通層39と同一の材料により、同一の工程で設けられる。すなわち、この第２の電極層60は、例えばＩＴＯなどの透明な導電性の材料により、保護半導体層55(保護半導体層がない場合にはガラス基板21)の表面の一部と、第２の絶縁層57(及び第１の絶縁層56)の表面の一部と、第１の電極層59の全体の表面とを覆って設けられ、この第１の電極層59と電気的に接続されている。したがって、この第２の電極層60は、第２の絶縁層57上から一方の離間部64、第１の電極層59、他方の離間部64、及び第２の絶縁層57に跨って設けられている。このため、この第２の電極層60は、第２の絶縁層57の表面を覆い第２の電極層60の両側部を構成する側部被覆部66，66と、これら側部被覆部66，66にそれぞれ連続し離間部64，64の内縁部を構成する第２及び第１の絶縁層57，56，57，56の第２及び第１の傾斜部57a，56a，57a，56aの表面を覆って傾斜する第１の連続被覆部である第１の傾斜被覆部67，67と、これら第１の傾斜被覆部67，67にそれぞれ連続し保護半導体層55(ガラス基板21)の表面を覆う中間被覆部68，68と、これら中間被覆部68，68にそれぞれ連続し第１の電極層59のテーパ部59a，59aを覆って傾斜する第２の連続被覆部である第２の傾斜被覆部69，69と、これら第２の傾斜被覆部69，69間に連続し第１の電極層59の表面を覆う電極被覆部70とを一体に備えている。すなわち、この第２の電極層60は、下地となる第２の絶縁層57と第１の電極層59とに生じる段差となる離間部64，64を覆う位置が、第１の傾斜被覆部67，67、中間被覆部68，68及び第２の傾斜被覆部69，69によって区画されて凹溝状に窪んだ段差部71，71となっている。 The second electrode layer 60 protects the first electrode layer 59, and is provided in the same process using the same material as the conductive layer 39 of the display unit 18, for example. That is, the second electrode layer 60 is made of, for example, a part of the surface of the protective semiconductor layer 55 (or the glass substrate 21 when there is no protective semiconductor layer) by a transparent conductive material such as ITO, A part of the surface of the insulating layer 57 (and the first insulating layer 56) and the entire surface of the first electrode layer 59 are provided so as to be electrically connected to the first electrode layer 59. Yes. Therefore, the second electrode layer 60 is provided over the second insulating layer 57 so as to straddle the one separated portion 64, the first electrode layer 59, the other separated portion 64, and the second insulating layer 57. ing. For this reason, the second electrode layer 60 covers the surface of the second insulating layer 57 and forms side cover portions 66 and 66 constituting both side portions of the second electrode layer 60. 66, the surfaces of the second and first inclined portions 57a, 56a, 57a, 56a of the second and first insulating layers 57, 56, 57, 56 constituting the inner edges of the spacing portions 64, 64 respectively. The first inclined covering portions 67 and 67, which are first continuous covering portions that cover and incline, and the first inclined covering portions 67 and 67 are respectively continuous and cover the surface of the protective semiconductor layer 55 (glass substrate 21). Intermediate covering portions 68 and 68, and a second inclined covering portion which is a second continuous covering portion which is continuous with these intermediate covering portions 68 and 68 and covers the tapered portions 59a and 59a of the first electrode layer 59, respectively. 69 and 69, and an electrode covering portion 70 which is continuous between the second inclined covering portions 69 and 69 and covers the surface of the first electrode layer 59 are integrally provided. That is, the position where the second electrode layer 60 covers the separation portions 64 and 64 that are steps formed in the second insulating layer 57 and the first electrode layer 59 serving as the base is the first inclined covering portion 67. 67, intermediate covering portions 68 and 68, and second inclined covering portions 69 and 69, which are stepped portions 71 and 71 that are recessed in a concave groove shape.

保護層61は、第２の電極層60を保護するものであり、例えば表示部18の容量形成層41と同一の材料により、同一の工程で設けられる。すなわち、この保護層61は、例えばシリコン窒化膜により設けられている。また、この保護層61は、段差部71，71を含む第２の電極層60の表面の一部(両側部の表面)及び第２の絶縁層57の表面の一部を覆って設けられている。したがって、この保護層61は、第２の絶縁層57及び第２の電極層60の側部被覆部66，66の表面を覆う第１の側部保護部73，73と、これら第１の側部保護部73，73にそれぞれ連続し第２の電極層60の第１の傾斜被覆部67，67の表面を覆って傾斜する第１の連続保護部である第１の傾斜保護部74，74と、これら第１の傾斜保護部74，74にそれぞれ連続し第２の電極層60の中間被覆部68，68の表面を覆う中間保護部75，75と、これら中間保護部75，75にそれぞれ連続し第２の電極層60の第２の傾斜被覆部69，69の表面を覆って傾斜する第２の連続保護部である第２の傾斜保護部76，76と、これら第２の傾斜保護部76，76にそれぞれ連続し第２の電極層60の電極被覆部70の両側部の表面を覆う第２の側部保護部77，77とを一体に備えている。このため、この保護層61は、第２の電極層60の表面のうち、屈曲する角部を全て覆っているとともに、第２の側部保護部77，77間の位置が、第２の電極層60(電極被覆部70)の表面の一部を露出させる露出開口79となっている。 The protective layer 61 protects the second electrode layer 60 and is provided, for example, in the same process using the same material as that of the capacitance forming layer 41 of the display unit 18. That is, the protective layer 61 is provided by, for example, a silicon nitride film. The protective layer 61 is provided so as to cover a part of the surface of the second electrode layer 60 including the step portions 71 and 71 (surfaces on both sides) and a part of the surface of the second insulating layer 57. Yes. Therefore, the protective layer 61 includes the first side protective portions 73 and 73 covering the surfaces of the side covering portions 66 and 66 of the second insulating layer 57 and the second electrode layer 60, and the first side. First inclined protective portions 74, 74 which are first continuous protective portions that are continuous with the respective protective portions 73, 73 and are inclined to cover the surfaces of the first inclined covering portions 67, 67 of the second electrode layer 60. And intermediate protective portions 75, 75 that are respectively connected to the first inclined protective portions 74, 74 and cover the surfaces of the intermediate covering portions 68, 68 of the second electrode layer 60, and the intermediate protective portions 75, 75, respectively. Second slope protection portions 76 and 76 which are second continuous protection portions that continuously and slope to cover the surfaces of the second slope coating portions 69 and 69 of the second electrode layer 60, and these second slope protections The second side protection portions 77 and 77 are provided integrally with the portions 76 and 76 and cover the surfaces of both sides of the electrode covering portion 70 of the second electrode layer 60, respectively. Therefore, the protective layer 61 covers all the bent corners of the surface of the second electrode layer 60, and the position between the second side protective portions 77 and 77 is the second electrode layer. An exposed opening 79 exposes a part of the surface of the layer 60 (electrode covering portion 70).

第３の電極層62は、例えば表示部18の仕事関数調整層44と同一の材料により、同一の工程で設けられる。すなわち、この第３の電極層62は、例えばＩＴＯあるいはＩＺＯなどの透明な導電性の材質により設けられている。また、この第３の電極層62は、保護層61及び露出開口79から露出する第２の電極層60(電極被覆部70)の表面を連続的に覆って設けられている。したがって、この第３の電極層62は、保護層61から露出した第２の電極層60と電気的に接続される。 The third electrode layer 62 is provided in the same process, for example, with the same material as the work function adjusting layer 44 of the display unit 18. That is, the third electrode layer 62 is made of a transparent conductive material such as ITO or IZO. The third electrode layer 62 is provided so as to continuously cover the surface of the protective layer 61 and the second electrode layer 60 (electrode covering portion 70) exposed from the exposure opening 79. Therefore, the third electrode layer 62 is electrically connected to the second electrode layer 60 exposed from the protective layer 61.

外部接続端子19には、例えば異方性導電フィルム(ＡＣＦ)などを介して外部回路を実装した図示しないフレキシブルプリント基板(ＦＰＣ)などが熱圧着されて電気的に接続される。 For example, a flexible printed circuit board (FPC) (not shown) on which an external circuit is mounted is electrically connected to the external connection terminal 19 via an anisotropic conductive film (ACF), for example.

次に、上記第１の実施形態の製造方法を説明する。 Next, the manufacturing method of the first embodiment will be described.

表示装置11は、概略として、ガラス基板21上に半導体層31及び保護半導体層55を同一の材料により同一の工程で成膜及びパターニングし、これら半導体層31及び保護半導体層55を覆って、ゲート絶縁膜23及び第１の絶縁層56を同一の材料により同一の工程で成膜及びパターニングし、ゲート絶縁膜23上にゲート電極32を含む走査線27及び補助容量線28を同一の材料により同一の工程で成膜及びパターニングし、これら走査線27(ゲート電極32)、補助容量線28と、第１の絶縁層56とを覆って層間絶縁膜24及び第２の絶縁層57を同一の材料により同一の工程で成膜及びパターニングする。次いで、層間絶縁膜24上と、第２の絶縁層57の開口部58とに、ソース電極を含む信号線29及びドレイン電極34と、第１の電極層59とを同一の材料により同一の工程で成膜及びパターニングし、ソース電極及びドレイン電極34を覆って層間絶縁膜24上に平坦化膜25を成膜及びパターニングし、平坦化膜25のコンタクトホール37に接続層38を成膜及びパターニングする。そして、接続層38上を含む平坦化膜25上と、第２の絶縁層57、保護半導体層55及び第１の電極層59上とに、導通層39と第２の電極層60とを、同一の材料により同一の工程で成膜及びパターニングし、これら導通層39と第２の電極層60とが形成された状態で、導通層39を含む平坦化膜25上と、第２の電極層60の段差部71，71を含む第２の絶縁層57上とを覆って、容量形成層41と保護層61とを、同一の材料により同一の工程で成膜及びパターニングするとともに、容量形成層41及び導通層39を含む平坦化膜25上に画素電極26の反射層43を成膜及びパターニングし、かつ、反射層43を含む容量形成層41上と、露出開口79(第２の電極層60)を含む保護層61上とに、画素電極26の仕事関数調整層44と、第３の電極層62とを、同一の材料により同一の工程で成膜及びパターニングする。 The display device 11 generally includes a semiconductor layer 31 and a protective semiconductor layer 55 formed on the glass substrate 21 by the same material in the same process and patterned, and covers the semiconductor layer 31 and the protective semiconductor layer 55 to form a gate. The insulating film 23 and the first insulating layer 56 are formed and patterned using the same material in the same process, and the scanning line 27 and the auxiliary capacitance line 28 including the gate electrode 32 on the gate insulating film 23 are formed using the same material. In this process, the interlayer insulating film 24 and the second insulating layer 57 are made of the same material so as to cover the scanning line 27 (gate electrode 32), the auxiliary capacitance line 28, and the first insulating layer 56. Thus, film formation and patterning are performed in the same process. Next, in the same process, the signal line 29 and the drain electrode 34 including the source electrode and the first electrode layer 59 are formed on the interlayer insulating film 24 and in the opening 58 of the second insulating layer 57 with the same material. The planarization film 25 is formed and patterned on the interlayer insulating film 24 so as to cover the source electrode and the drain electrode 34, and the connection layer 38 is formed and patterned in the contact hole 37 of the planarization film 25. To do. Then, the conductive layer 39 and the second electrode layer 60 are formed on the planarizing film 25 including the connection layer 38, the second insulating layer 57, the protective semiconductor layer 55, and the first electrode layer 59. The same material is formed and patterned in the same process, and the conductive layer 39 and the second electrode layer 60 are formed. On the planarizing film 25 including the conductive layer 39 and the second electrode layer The capacitor forming layer 41 and the protective layer 61 are formed and patterned by the same material in the same process so as to cover the second insulating layer 57 including the 60 step portions 71 and 71, and the capacitor forming layer. The reflective layer 43 of the pixel electrode 26 is formed and patterned on the planarizing film 25 including the conductive layer 41 and the conductive layer 39, and on the capacitance forming layer 41 including the reflective layer 43 and the exposed opening 79 (second electrode layer). 60), the work function adjusting layer 44 of the pixel electrode 26 and the third electrode layer 62 are formed and patterned in the same process using the same material. To.

ここで、画素電極26の反射層43を成膜した後、パターニングする際には、所定のエッチング液、例えば混酸系(例えばリン酸、硝酸及び酢酸を所定の割合で混合したものなど)を用いたウェットエッチングが行われ、このウェットエッチングの後、レジストを除去するための所定の剥離液(例えばアミン系など)を用いた剥離処理が行われる。接続部20の第２の電極層60は、この反射層43の成膜前に成膜及びパターニングされる導通層39を構成する材料により同工程で設けられるため、反射層43のパターニングに用いられるエッチング液や剥離液が第２の電極層60に、特に下地の段差(第２の絶縁層57の開口部58と第１の電極層59との離間部64，64)を覆うことで形成される段差部71，71から染み込むおそれがある。そこで、本実施形態では、第２の電極層60の少なくとも段差部71，71を含む部分を、容量形成層41を構成する材料により設けた絶縁性の保護層61により覆うことで、製造プロセスの反射層43の形成時に用いられるエッチング液や剥離液により第２の電極層60の一部がエッチングされて消失することを防止(抑制)できる。この結果、第２の電極層60によって、第１の電極層59の経時的な水分などの影響による腐食を防止(抑制)して第１の電極層59を確実に保護でき、第１の電極層59の腐食に起因する外部回路とのコンタクト不良を防止(抑制)できる。 Here, when the reflective layer 43 of the pixel electrode 26 is formed and then patterned, a predetermined etching solution, for example, a mixed acid system (for example, a mixture of phosphoric acid, nitric acid and acetic acid in a predetermined ratio) is used. Wet etching is performed, and after this wet etching, a stripping process using a predetermined stripping solution (for example, amine-based) for removing the resist is performed. Since the second electrode layer 60 of the connecting portion 20 is provided in the same process by a material constituting the conductive layer 39 that is formed and patterned before the formation of the reflective layer 43, it is used for patterning of the reflective layer 43. An etching solution or a stripping solution is formed on the second electrode layer 60 to cover, in particular, the underlying step (the separation portions 64 and 64 between the opening 58 of the second insulating layer 57 and the first electrode layer 59). There is a risk of seeping through the stepped portions 71, 71. Therefore, in the present embodiment, the portion including at least the stepped portions 71 and 71 of the second electrode layer 60 is covered with the insulating protective layer 61 provided by the material forming the capacitance forming layer 41, so that the manufacturing process can be performed. It can be prevented (suppressed) that a part of the second electrode layer 60 is etched and disappeared by the etching solution or the stripping solution used when the reflective layer 43 is formed. As a result, the second electrode layer 60 can reliably protect the first electrode layer 59 by preventing (suppressing) the corrosion of the first electrode layer 59 due to the influence of moisture or the like over time. It is possible to prevent (suppress) contact failure with an external circuit due to corrosion of the layer 59.

次に、第２の実施形態を、図５を参照して説明する。なお、上記第１の実施形態と同様の構成及び作用については、同一符号を付してその説明を省略する。 Next, a second embodiment will be described with reference to FIG. In addition, about the structure and effect | action similar to the said 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

この第２の実施形態は、上記第１の実施形態の外部接続端子19の第１の電極層59が、開口部58から第２の絶縁層57上に亘って設けられているものである。 In the second embodiment, the first electrode layer 59 of the external connection terminal 19 of the first embodiment is provided from the opening 58 to the second insulating layer 57.

すなわち、第１の電極層59は、第２の絶縁層57の表面を覆い第１の電極層59の両側部を構成する側部電極部81，81と、これら側部電極部81，81にそれぞれ連続し第２及び第１の絶縁層57，56，57，56の第２及び第１の傾斜部57a，56a，57a，56aの表面を覆って傾斜する第１の連続電極部である傾斜電極部82，82と、これら傾斜電極部82，82間に連続し保護半導体層55(ガラス基板21)の表面を覆う中間電極部83とを一体に備えている。また、側部電極部81，81の傾斜電極部82，82と反対側の側部は、ガラス基板21側(第２の絶縁層57側)へと拡開状に傾斜する電極テーパ部81a，81aとなっている。 That is, the first electrode layer 59 covers the surface of the second insulating layer 57 and forms side electrode portions 81 and 81 that constitute both side portions of the first electrode layer 59, and the side electrode portions 81 and 81. A slope that is a first continuous electrode portion that is continuous and slopes over the surfaces of the second and first slope portions 57a, 56a, 57a, and 56a of the second and first insulating layers 57, 56, 57, and 56, respectively. The electrode portions 82 and 82 are integrally provided with an intermediate electrode portion 83 that is continuous between the inclined electrode portions 82 and 82 and covers the surface of the protective semiconductor layer 55 (glass substrate 21). Further, the side portions of the side electrode portions 81, 81 opposite to the inclined electrode portions 82, 82 are electrode tapered portions 81a, which are inclined so as to expand toward the glass substrate 21 side (second insulating layer 57 side). 81a.

また、第２の電極層60は、第２の絶縁層57の表面を覆い第２の電極層60の両側部を構成する側部被覆部86，86と、これら側部被覆部86，86にそれぞれ連続し第１の電極層59の電極テーパ部81a，81aの表面を覆って傾斜する第１の連続被覆部である第１の傾斜被覆部87，87と、これら第１の傾斜被覆部87，87にそれぞれ連続し第１の電極層59の側部電極部81，81の表面を覆う中間被覆部88，88と、これら中間被覆部88，88にそれぞれ連続し第１の電極層59の傾斜電極部82，82を覆って傾斜する第２の連続被覆部である第２の傾斜被覆部89，89と、これら第２の傾斜被覆部89，89間に連続し第１の電極層59の中間電極部83の表面を覆う電極被覆部90とを一体に備えている。すなわち、この第２の電極層60は、下地となる第２の絶縁層57と第１の電極層59とに生じる段差となる、電極テーパ部81a，81aを含む側部電極部81，81、及び、第１の電極層59自身の段差となる傾斜電極部82，82と中間電極部83とを覆う位置が、凸状に突出した段差部91及び凹溝状に窪んだ段差部92となっている。 The second electrode layer 60 covers the surface of the second insulating layer 57 and forms side cover portions 86 and 86 constituting both side portions of the second electrode layer 60, and the side cover portions 86 and 86. First inclined covering portions 87 and 87, which are first continuous covering portions that are continuous and inclined while covering the surfaces of the electrode taper portions 81a and 81a of the first electrode layer 59, respectively, and the first inclined covering portions 87. , 87 and intermediate covering portions 88, 88 that respectively cover the surfaces of the side electrode portions 81, 81 of the first electrode layer 59, and the intermediate covering portions 88, 88 respectively. The second inclined covering portions 89 and 89, which are second continuous covering portions that are inclined to cover the inclined electrode portions 82 and 82, and the first electrode layer 59 that is continuous between the second inclined covering portions 89 and 89. An electrode covering portion 90 that covers the surface of the intermediate electrode portion 83 is integrally provided. That is, the second electrode layer 60 includes side electrode portions 81 and 81 including electrode taper portions 81a and 81a, which are steps formed between the second insulating layer 57 and the first electrode layer 59 serving as a base. And the position which covers the gradient electrode parts 82 and 82 and the intermediate electrode part 83 which become the level | step difference of the 1st electrode layer 59 itself becomes the level | step-difference part 91 which protruded convexly, and the level | step-difference part 92 dented in the groove shape ing.

さらに、保護層61は、第２の絶縁層57及び第２の電極層60の側部被覆部86，86の表面を覆う第１の側部保護部93，93と、これら第１の側部保護部93，93にそれぞれ連続し第２の電極層60の第１の傾斜被覆部87，87の表面を覆って傾斜する第１の連続保護部である第１の傾斜保護部94，94と、これら第１の傾斜保護部94，94にそれぞれ連続し第２の電極層60の中間被覆部88，88の表面を覆う中間保護部95，95と、これら中間保護部95，95にそれぞれ連続し第２の電極層60の第２の傾斜被覆部89，89の表面を覆って傾斜する第２の連続保護部である第２の傾斜保護部96，96と、これら第２の傾斜保護部96，96にそれぞれ連続し第２の電極層60の電極被覆部90の両側部の表面を覆う第２の側部保護部97，97とを一体に備えている。このため、この保護層61は、第２の電極層60の表面のうち、屈曲する角部を全て覆っているとともに、第２の側部保護部97，97間の位置が、第２の電極層60(電極被覆部70)の表面の一部を露出させる露出開口79となっている。 Further, the protective layer 61 includes first side protection portions 93 and 93 that cover the surfaces of the side covering portions 86 and 86 of the second insulating layer 57 and the second electrode layer 60, and the first side portions. First inclined protective portions 94, 94 which are first continuous protective portions that are continuous with the protective portions 93, 93 and are inclined to cover the surfaces of the first inclined covering portions 87, 87 of the second electrode layer 60, respectively. The intermediate protective portions 95 and 95 that are continuous with the first inclined protective portions 94 and 94, respectively, and cover the surfaces of the intermediate covering portions 88 and 88 of the second electrode layer 60, and the intermediate protective portions 95 and 95, respectively. And second inclined protective portions 96, 96 which are second continuous protective portions inclined to cover the surfaces of the second inclined covering portions 89, 89 of the second electrode layer 60, and these second inclined protective portions. The second side protection portions 97 and 97 are provided integrally with the second electrode layer 60 and cover the surfaces of both sides of the electrode covering portion 90 of the second electrode layer 60, respectively. Therefore, the protective layer 61 covers all the bent corners of the surface of the second electrode layer 60, and the position between the second side protective parts 97, 97 is the second electrode. An exposed opening 79 exposes a part of the surface of the layer 60 (electrode covering portion 70).

第３の電極層62は、保護層61及び露出開口79から露出する第２の電極層60(電極被覆部90)の表面を連続的に覆って設けられ、保護層61から露出した第２の電極層60と電気的に接続される。 The third electrode layer 62 is provided so as to continuously cover the surface of the protective layer 61 and the second electrode layer 60 (electrode covering portion 90) exposed from the exposure opening 79, and is exposed from the protective layer 61. It is electrically connected to the electrode layer 60.

そして、表示装置11の製造の際には、概略として、上記第１の実施形態と同様に半導体層31及び保護半導体層55と、ゲート絶縁膜23及び第１の絶縁層56と、ゲート電極32を含む走査線27及び補助容量線28と、層間絶縁膜24及び第２の絶縁層57とを順次成膜及びパターニングするとともに、層間絶縁膜24上と、開口部58を含む第２の絶縁層57の表面とに、ソース電極を含む信号線29及びドレイン電極34と、第１の電極層59とを同一の材料により同一の工程で成膜及びパターニングする。次いで、上記第１の実施形態と同様に平坦化膜25と接続層38とを成膜及びパターニングした後、接続層38上を含む平坦化膜25上と、第２の絶縁層57及び第１の電極層59上とに、導通層39と第２の電極層60とを、同一の材料により同一の工程で成膜及びパターニングし、これら導通層39と第２の電極層60とが形成された状態で、導通層39を含む平坦化膜25上と、第２の電極層60の段差部91，92を含む第２の絶縁層57上を覆って、容量形成層41と保護層61とを、同一の材料により同一の工程で成膜及びパターニングするとともに、容量形成層41及び導通層39を含む平坦化膜25上に画素電極26の反射層43を成膜及びパターニングする。この後、上記第１の実施形態と同様に、反射層43を含む容量形成層41上と、露出開口79(第２の電極層60)を含む保護層61上とに、画素電極26の仕事関数調整層44と、第３の電極層62とを、同一の材料により同一の工程で成膜及びパターニングする。 When the display device 11 is manufactured, the semiconductor layer 31, the protective semiconductor layer 55, the gate insulating film 23, the first insulating layer 56, and the gate electrode 32 are roughly the same as in the first embodiment. The scanning line 27 and the auxiliary capacitance line 28 including the interlayer insulating film 24 and the second insulating layer 57 are sequentially formed and patterned, and the second insulating layer including the opening 58 on the interlayer insulating film 24 is formed. A signal line 29 and a drain electrode 34 including a source electrode, and a first electrode layer 59 are formed and patterned on the surface of 57 in the same process using the same material. Next, after the planarization film 25 and the connection layer 38 are formed and patterned in the same manner as in the first embodiment, the planarization film 25 including the connection layer 38 and the second insulating layer 57 and the first insulation layer 57 are formed. On the electrode layer 59, the conductive layer 39 and the second electrode layer 60 are formed and patterned in the same process using the same material, and the conductive layer 39 and the second electrode layer 60 are formed. In this state, the capacitance forming layer 41 and the protective layer 61 are covered on the planarizing film 25 including the conductive layer 39 and the second insulating layer 57 including the step portions 91 and 92 of the second electrode layer 60. Are formed and patterned in the same process using the same material, and the reflective layer 43 of the pixel electrode 26 is formed and patterned on the planarizing film 25 including the capacitance forming layer 41 and the conductive layer 39. Thereafter, similarly to the first embodiment, the work of the pixel electrode 26 is performed on the capacitor forming layer 41 including the reflective layer 43 and on the protective layer 61 including the exposed opening 79 (second electrode layer 60). The function adjusting layer 44 and the third electrode layer 62 are formed and patterned in the same process using the same material.

ここで、接続部20の第２の電極層60は、この反射層43の成膜前に成膜及びパターニングされる導通層39を構成する材料により同工程で設けられるため、反射層43のパターニングに用いられるエッチング液や剥離液が第２の電極層60に、特に下地の段差(第２の絶縁層57と第１の電極層59との段差、及び、第１の電極層59自身の段差)を覆うことで形成される段差部91，91，92から染み込むおそれがある。そこで、本実施形態では、第２の電極層60の少なくとも段差部91，91，92を含む部分を、容量形成層41を構成する材料により設けた絶縁性の保護層61により覆うことで、製造プロセスの反射層43の形成時に用いられるエッチング液や剥離液により第２の電極層60の一部がエッチングされて消失することを防止(抑制)できる。この結果、第２の電極層60によって、第１の電極層59の経時的な水分などの影響による腐食を防止(抑制)して第１の電極層59を確実に保護でき、第１の電極層59の腐食に起因する外部回路とのコンタクト不良を防止(抑制)できる。 Here, since the second electrode layer 60 of the connecting portion 20 is provided in the same process by a material constituting the conductive layer 39 which is formed and patterned before the formation of the reflective layer 43, the patterning of the reflective layer 43 is performed. Etching solution or stripping solution used in the above is applied to the second electrode layer 60, particularly the underlying step (the step between the second insulating layer 57 and the first electrode layer 59 and the step of the first electrode layer 59 itself). ) May infiltrate from the stepped portions 91, 91, 92 formed by covering. Therefore, in the present embodiment, the second electrode layer 60 is manufactured by covering the portion including at least the step portions 91, 91, 92 with the insulating protective layer 61 provided by the material constituting the capacitance forming layer 41. It can be prevented (suppressed) that a part of the second electrode layer 60 is etched and disappeared by the etching solution or the peeling solution used when forming the reflective layer 43 in the process. As a result, the second electrode layer 60 can reliably protect the first electrode layer 59 by preventing (suppressing) the corrosion of the first electrode layer 59 due to the influence of moisture or the like over time. It is possible to prevent (suppress) contact failure with an external circuit due to corrosion of the layer 59.

なお、上記各実施形態において、表示装置11は反射型としたが、画素電極26の少なくとも一部に反射層43を備える反射画素電極を備える半透過型などでも、同様に対応できる。 In each of the above embodiments, the display device 11 is of a reflective type, but a transflective type having a reflective pixel electrode having a reflective layer 43 on at least a part of the pixel electrode 26 can be similarly handled.

そして、以上説明した少なくとも一つの実施形態によれば、外部接続端子19と外部回路との第１の電極層59の腐食に起因するコンタクト不良を防止(抑制)でき、信頼性を向上できる。 According to at least one embodiment described above, contact failure caused by corrosion of the first electrode layer 59 between the external connection terminal 19 and the external circuit can be prevented (suppressed), and reliability can be improved.

また、保護層61の表面を覆って第２の電極層60と電気的に接続される第３の電極層62を設けることで、第１の電極層59の表面を、少なくとも第２及び第３の電極層60，62によって２層以上で覆うので、第１の電極層59を腐食などに対して、より確実に保護できる。 Further, by providing a third electrode layer 62 that covers the surface of the protective layer 61 and is electrically connected to the second electrode layer 60, the surface of the first electrode layer 59 is at least the second and third layers. Since the two or more electrode layers 60 and 62 cover the first electrode layer 59, the first electrode layer 59 can be more reliably protected against corrosion.

さらに、第３の電極層62を形成することにより、第３の電極層62がない場合に比べ、外部接続端子19と外部回路との接触面積を増加させることができる。 Furthermore, by forming the third electrode layer 62, the contact area between the external connection terminal 19 and the external circuit can be increased as compared with the case where the third electrode layer 62 is not provided.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

11 表示装置である反射型液晶表示装置
18 表示部
19 外部接続端子
20 接続部
22 スイッチング素子としての薄膜トランジスタ
26 画素電極
39 導通層
41 容量形成層
43 反射層
44 透過層としての仕事関数調整層
59 第１の電極層
60 第２の電極層
61 保護層
71，91，92 段差部
Ｇ画素 11 Reflective liquid crystal display device
18 Display
19 External connection terminal
20 connections
22 Thin-film transistors as switching elements
26 Pixel electrode
39 Conductive layer
41 Capacitance formation layer
43 Reflective layer
44 Work function adjustment layer as transmission layer
59 First electrode layer
60 Second electrode layer
61 Protective layer
71, 91, 92 Stepped part G pixel

Claims

A display unit having pixels;
And a connection portion having an external connection terminal for inputting a signal for driving the pixel of the display portion from the outside,
The display unit
A pixel electrode that includes a reflective layer that reflects light and a transmissive layer that covers the reflective layer and transmits light;
A switching element for driving the pixel electrode;
A conductive layer electrically connecting the pixel electrode and the switching element;
An insulating capacitance forming layer interposed between a part of the conductive layer and the reflective layer to form a capacitance;
The external connection terminal is
A first electrode layer;
A second layer provided by a material constituting the conductive layer, covering at least a part of the surface of the first electrode layer and being electrically connected to the first electrode layer, and having a stepped portion on the surface. An electrode layer;
A display device comprising: a protective layer which is provided by a material constituting the capacitance forming layer and covers a part of the surface of the second electrode layer including the stepped portion.