[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016082198A - Thin film transistor and manufacturing method of the same - Google Patents

Thin film transistor and manufacturing method of the same Download PDF

Info

Publication number
JP2016082198A
JP2016082198A JP2014215355A JP2014215355A JP2016082198A JP 2016082198 A JP2016082198 A JP 2016082198A JP 2014215355 A JP2014215355 A JP 2014215355A JP 2014215355 A JP2014215355 A JP 2014215355A JP 2016082198 A JP2016082198 A JP 2016082198A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
oxide semiconductor
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014215355A
Other languages
Japanese (ja)
Other versions
JP6501385B2 (en
Inventor
博史 辻
Hiroshi Tsuji
博史 辻
充 中田
Mitsuru Nakada
充 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK filed Critical Nippon Hoso Kyokai NHK
Priority to JP2014215355A priority Critical patent/JP6501385B2/en
Publication of JP2016082198A publication Critical patent/JP2016082198A/en
Application granted granted Critical
Publication of JP6501385B2 publication Critical patent/JP6501385B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor which has a gallium-free oxide semiconductor layer and high mobility; and provide a manufacturing method of the thin film transistor.SOLUTION: A thin film transistor 10 which has a gate electrode 2, a gate insulation layer 3, an oxide semiconductor layer 4, a source electrode 5 and a drain electrode 6, in which the oxide semiconductor layer 4 is formed by indium tungsten zinc oxide. It is preferable to achieve the thin film transistor 10 in which the indium tungsten zinc oxide contains WOwithin a range of 5.0-15.5 mass%. It is preferable to achieve the thin film transistor 10 in which the indium tungsten zinc oxide contains ZnO within a range of 0.2-0.8 mass%.SELECTED DRAWING: Figure 1

Description

本発明は、薄膜トランジスタおよびその製造方法に関し、特に、薄膜トランジスタのチャネル層(活性層)に、酸化インジウムタングステン亜鉛(In−W−Zn−O)を用いた薄膜トランジスタおよびその製造方法に関する。   The present invention relates to a thin film transistor and a manufacturing method thereof, and more particularly to a thin film transistor using indium tungsten zinc oxide (In—W—Zn—O) for a channel layer (active layer) of the thin film transistor and a manufacturing method thereof.

従来、ディスプレイなどの表示装置の駆動回路には、薄膜トランジスタ(以下、TFT(Thin−Film Transistor)と称することもある。)が用いられている。薄膜トランジスタとしては、チャネルの形成されるチャネル層に、酸化インジウムガリウム亜鉛(In−Ga−Zn−O(IGZO:商標登録第5451821号))からなる酸化物半導体層を用いたものが注目されている。   Conventionally, a thin film transistor (hereinafter also referred to as a TFT (Thin-Film Transistor)) is used for a driving circuit of a display device such as a display. As a thin film transistor, a thin film transistor in which an oxide semiconductor layer made of indium gallium zinc oxide (In-Ga-Zn-O (IGZO: trademark registration No. 5451521)) is attracting attention as a channel layer where a channel is formed. .

チャネル層にIn−Ga−Zn−Oを用いたTFT(以下、IGZO−TFTと称することもある。)は、アモルファスシリコンを用いたTFTと比べて電子の移動速度が速い(非特許文献1参照)。   A TFT using In—Ga—Zn—O for a channel layer (hereinafter sometimes referred to as IGZO-TFT) has a higher electron movement speed than a TFT using amorphous silicon (see Non-Patent Document 1). ).

K.Nomura et al., Nature vol.432,p.488(2004)K. Nomura et al., Nature vol. 432, p. 488 (2004)

しかし、IGZO−TFTは、産出量の限られているガリウムを含むものである。このため、チャネル層の材料としてガリウムを含まないものを用いて、高い移動度を有する薄膜トランジスタを実現することが要求されていた。   However, the IGZO-TFT contains gallium whose output is limited. For this reason, it has been required to realize a thin film transistor having high mobility by using a channel layer that does not contain gallium.

本発明は、上記の事情に鑑みてなされたものであり、ガリウムを含まない酸化物半導体層を有し、しかも高い移動度を有する薄膜トランジスタおよびその製造方法を提供することを課題とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a thin film transistor having an oxide semiconductor layer not containing gallium and having high mobility, and a method for manufacturing the thin film transistor.

本発明者は、上記課題を解決すべく、薄膜トランジスタの酸化物半導体層の材料として、ガリウムを含まず、高い移動度の得られる材料について、鋭意検討を重ねた。その結果、酸化インジウムタングステン亜鉛を用いればよいことを見出し、本発明を完成するに至った。
すなわち、本発明は、以下の発明に関わるものである。
In order to solve the above-mentioned problems, the present inventor has intensively studied a material that does not contain gallium and can obtain high mobility as a material of an oxide semiconductor layer of a thin film transistor. As a result, it was found that indium tungsten zinc oxide should be used, and the present invention has been completed.
That is, the present invention relates to the following inventions.

[1] ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有し、前記酸化物半導体層が、酸化インジウムタングステン亜鉛で形成されていることを特徴とする薄膜トランジスタ。
[2] 前記酸化インジウムタングステン亜鉛が、WOを5.0〜15.5質量%含有することを特徴とする[1]に記載の薄膜トランジスタ。
[3] 前記酸化インジウムタングステン亜鉛が、ZnOを0.2〜0.8質量%含有することを特徴とする[1]または[2]に記載の薄膜トランジスタ。
[1] A gate electrode, a gate insulating layer, an oxide semiconductor layer, a source electrode, and a drain electrode are provided, and the oxide semiconductor layer is formed of indium tungsten zinc oxide. Thin film transistor.
[2] The thin film transistor according to indium tungsten oxide zinc, characterized in that it contains a WO 3 5.0-15.5 wt% [1].
[3] The thin film transistor according to [1] or [2], wherein the indium tungsten zinc oxide contains 0.2 to 0.8% by mass of ZnO.

[4] 前記ゲート電極が基板上に設けられ、前記ゲート電極上に、前記ゲート絶縁層を介して前記酸化物半導体層が設けられ、前記ソース電極が、前記酸化物半導体層上の一部に平面視で重なり合って接しており、前記ドレイン電極が、前記ソース電極と離間して配置され、前記酸化物半導体層上の一部に平面視で重なり合って接していることを特徴とする[1]〜[3]のいずれかに記載の薄膜トランジスタ。 [4] The gate electrode is provided on a substrate, the oxide semiconductor layer is provided on the gate electrode through the gate insulating layer, and the source electrode is partially formed on the oxide semiconductor layer. It is overlapped and in contact in a plan view, and the drain electrode is spaced apart from the source electrode, and is in contact with a part of the oxide semiconductor layer so as to overlap in a plan view [1] The thin film transistor according to any one of to [3].

[5] 基板上に、ゲート電極とゲート絶縁層と酸化インジウムタングステン亜鉛からなる酸化物半導体層と電極層とをこの順で形成する積層工程と、前記電極層の一部を、前記酸化物半導体層が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極およびドレイン電極を形成するエッチング工程とを有することを特徴とする薄膜トランジスタの製造方法。 [5] A stacking step of forming a gate electrode, a gate insulating layer, an oxide semiconductor layer made of indium tungsten zinc oxide and an electrode layer in this order on a substrate, and a part of the electrode layer, the oxide semiconductor A method of manufacturing a thin film transistor, comprising: an etching step of forming a source electrode and a drain electrode having a predetermined shape by removing the layer by wet etching until the layer is exposed.

本発明の薄膜トランジスタは、酸化物半導体層が、酸化インジウムタングステン亜鉛で形成されている。したがって、酸化物半導体層の材料として、ガリウムを含まない。また、酸化物半導体層が酸化インジウムタングステン亜鉛で形成されているので、高い移動度を有する薄膜トランジスタが得られる。このため、例えば、本発明の薄膜トランジスタを表示装置の画素駆動回路に用いた場合、表示装置の画素を高速で駆動させることができる。   In the thin film transistor of the present invention, the oxide semiconductor layer is formed of indium tungsten zinc oxide. Therefore, gallium is not included as a material of the oxide semiconductor layer. Further, since the oxide semiconductor layer is formed using indium tungsten zinc oxide, a thin film transistor having high mobility can be obtained. Therefore, for example, when the thin film transistor of the present invention is used in a pixel drive circuit of a display device, the pixel of the display device can be driven at high speed.

本発明の薄膜トランジスタの製造方法では、酸化物半導体層と電極層とをこの順で形成してから、電極層の一部を、酸化物半導体層が露出するまでウェットエッチングにより除去する。本発明の製造方法では、酸化物半導体層の材料として、ソース電極およびドレイン電極を形成するためのウェットエッチングにおいて、ウェットエッチング液に対する耐性を備える酸化インジウムタングステン亜鉛を用いている。したがって、ソース電極およびドレイン電極を形成するためのウェットエッチングを行う際に、酸化物半導体層の他にエッチングストッパー層を形成する必要はない。よって、例えば、酸化物半導体層の他にエッチングストッパー層を形成する場合と比較して、少ない工程で効率よく製造できる。   In the method for manufacturing a thin film transistor of the present invention, the oxide semiconductor layer and the electrode layer are formed in this order, and then part of the electrode layer is removed by wet etching until the oxide semiconductor layer is exposed. In the manufacturing method of the present invention, indium tungsten zinc oxide having resistance to a wet etching solution is used as a material for the oxide semiconductor layer in wet etching for forming a source electrode and a drain electrode. Therefore, when wet etching for forming the source electrode and the drain electrode is performed, it is not necessary to form an etching stopper layer in addition to the oxide semiconductor layer. Therefore, for example, as compared with the case where an etching stopper layer is formed in addition to the oxide semiconductor layer, it can be efficiently manufactured with fewer steps.

本発明の薄膜トランジスタの一例を示した断面模式図である。It is the cross-sectional schematic diagram which showed an example of the thin-film transistor of this invention. 図1に示す薄膜トランジスタの製造方法の一例を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating an example of the manufacturing method of the thin-film transistor shown in FIG. 図1に示す薄膜トランジスタの製造方法の一例を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating an example of the manufacturing method of the thin-film transistor shown in FIG. 実施例1の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。3 is a graph showing gate voltage-drain current characteristics of the thin film transistor of Example 1. FIG. 実施例2の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。6 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 2. 実施例3の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。6 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 3. 実施例4の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。6 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 4. 実施例5の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。6 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 5.

以下、本発明の実施形態について、図面を用いて詳細に説明する。但し、本発明は、以下の実施形態に限定されるものではなく、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下に示す実施形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiments, and it is easy for those skilled in the art to change the modes and details in various ways without departing from the spirit and scope of the present invention. Understood. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

「薄膜トランジスタ」
図1は、本発明の薄膜トランジスタの一例を示した断面模式図である。
図1に示す薄膜トランジスタ10は、ボトムゲート−トップコンタクト型のTFTである。図1において、符号1は基板である。基板1上にはゲート電極2が設けられている。ゲート電極2上には、ゲート絶縁膜3を介して酸化物半導体層4が設けられている。酸化物半導体層4上には、ソース電極5と、ソース電極5と離間して配置されたドレイン電極6とが設けられている。
"Thin Film Transistor"
FIG. 1 is a schematic cross-sectional view showing an example of a thin film transistor of the present invention.
A thin film transistor 10 shown in FIG. 1 is a bottom gate-top contact type TFT. In FIG. 1, reference numeral 1 denotes a substrate. A gate electrode 2 is provided on the substrate 1. An oxide semiconductor layer 4 is provided on the gate electrode 2 with a gate insulating film 3 interposed therebetween. On the oxide semiconductor layer 4, a source electrode 5 and a drain electrode 6 that is spaced apart from the source electrode 5 are provided.

基板1は、特に限定されるものではなく、薄膜トランジスタ10の用途に応じて選択できる。例えば、基板1として、シリコン基板、ガラス基板、プラスチックフィルム基板などを使用できる。プラスチックフィルム基板としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などからなるものを用いることができる。   The substrate 1 is not particularly limited, and can be selected according to the use of the thin film transistor 10. For example, as the substrate 1, a silicon substrate, a glass substrate, a plastic film substrate, or the like can be used. As a plastic film board | substrate, what consists of a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN) etc. can be used, for example.

ゲート電極2としては、例えば、Ti、Mo、W、Al、Au等の金属、ITO(Indium Tin Oxide:酸化インジウムスズ)等の導電性酸化物などを使用できる。
また、ゲート電極2を兼ねる基板1として、ドーパント原子が高濃度で注入された高ドープシリコン基板を用いてもよい。
As the gate electrode 2, for example, a metal such as Ti, Mo, W, Al, or Au, or a conductive oxide such as ITO (Indium Tin Oxide) can be used.
Alternatively, a highly doped silicon substrate into which dopant atoms are implanted at a high concentration may be used as the substrate 1 that also serves as the gate electrode 2.

ゲート絶縁層3としては、例えば、Si酸化物、Si窒化物、Al酸化物、Al窒化物などを使用できる。
ソース電極5およびドレイン電極6としては、例えば、Al、Mo、それらの合金などの金属材料を用いることができる。ソース電極5およびドレイン電極6は、単独の金属層からなるものであってもよいし、異なる金属材料からなる金属層を複数積層してなる積層構造を有するものであってもよい。このような積層構造としては、例えば、Mo合金層とAl層とMo合金層との3層構造が挙げられる。
ソース電極5およびドレイン電極6は、それぞれ、図1に示すように、酸化物半導体層4上の一部に平面視で重なり合って接している。
As the gate insulating layer 3, for example, Si oxide, Si nitride, Al oxide, Al nitride, or the like can be used.
As the source electrode 5 and the drain electrode 6, for example, a metal material such as Al, Mo, or an alloy thereof can be used. The source electrode 5 and the drain electrode 6 may be made of a single metal layer or may have a laminated structure in which a plurality of metal layers made of different metal materials are laminated. Examples of such a laminated structure include a three-layer structure of a Mo alloy layer, an Al layer, and a Mo alloy layer.
As shown in FIG. 1, each of the source electrode 5 and the drain electrode 6 is in contact with a part of the oxide semiconductor layer 4 so as to overlap in plan view.

酸化物半導体層4は、アモルファスの酸化インジウムタングステン亜鉛(In−W−Zn−O)で形成されている。酸化インジウムタングステン亜鉛は、酸に対する耐性に優れるものであり、金属をウェットエッチングする場合に用いられるエッチング液に対して、十分に高い耐性を有している。このため、例えば、ウェットエッチングによりソース電極5およびドレイン電極6を形成する場合に、エッチングストッパー層が不要である。   The oxide semiconductor layer 4 is formed of amorphous indium tungsten zinc oxide (In—W—Zn—O). Indium tungsten zinc oxide is excellent in acid resistance, and has sufficiently high resistance to an etching solution used when wet etching a metal. For this reason, for example, when the source electrode 5 and the drain electrode 6 are formed by wet etching, an etching stopper layer is unnecessary.

酸化物半導体層4を形成している酸化インジウムタングステン亜鉛は、WOを5.0〜15.5質量%含有することが好ましい。WOを5.0質量%以上、より好ましくは10.0質量%以上含有すると、薄膜トランジスタ10の信頼性が向上する。また、WOを5.0質量%以上、より好ましくは10.0質量%以上含有すると、酸化物半導体層4の耐熱性が向上する。しかし、WOの含有量が15.0質量%を超えると、薄膜トランジスタ10の移動度が不十分となる恐れがある。したがって、WOの含有量は15.0質量%以下であることが好ましく、12.5質量%以下であることがより好ましい。 Indium tungsten oxide zinc which forms the oxide semiconductor layer 4 preferably contains a WO 3 from 5.0 to 15.5 wt%. When WO 3 is contained in an amount of 5.0% by mass or more, more preferably 10.0% by mass or more, the reliability of the thin film transistor 10 is improved. Further, when WO 3 is contained in an amount of 5.0% by mass or more, more preferably 10.0% by mass or more, the heat resistance of the oxide semiconductor layer 4 is improved. However, when the content of WO 3 exceeds 15.0 mass%, the mobility of the thin film transistor 10 may be insufficient. Therefore, the content of WO 3 is preferably 15.0% by mass or less, and more preferably 12.5% by mass or less.

酸化物半導体層4を形成している酸化インジウムタングステン亜鉛は、ZnOを0.2〜0.8質量%含有することが好ましい。酸化インジウムタングステン亜鉛がZnOを0.2〜0.8質量%含有するものであると、膜密度の高い酸化物半導体層4が得られるため、薄膜トランジスタ10の信頼性が向上する。膜密度の高い酸化物半導体層4を得るためには、ZnOを0.3〜0.7質量含有することがより好ましい。   The indium tungsten zinc oxide forming the oxide semiconductor layer 4 preferably contains 0.2 to 0.8% by mass of ZnO. When the indium tungsten zinc oxide contains ZnO in an amount of 0.2 to 0.8% by mass, the oxide semiconductor layer 4 having a high film density can be obtained, so that the reliability of the thin film transistor 10 is improved. In order to obtain the oxide semiconductor layer 4 having a high film density, it is more preferable to contain 0.3 to 0.7 mass of ZnO.

酸化物半導体層4を形成している酸化インジウムタングステン亜鉛の組成は、WOを5.0〜15.5質量%含有し、ZnOを0.2〜0.8質量%含有し、残部がInあることが好ましい。
酸化物半導体層4の厚みは、特に限定されるものではないが、例えば、薄膜トランジスタ10を表示装置の画素駆動回路に用いる場合、10〜50nmであることが好ましい。
The composition of the indium tungsten zinc oxide forming the oxide semiconductor layer 4 contains 5.0 to 15.5% by mass of WO 3 , 0.2 to 0.8% by mass of ZnO, and the balance is In. 2 O 3 is preferred.
Although the thickness of the oxide semiconductor layer 4 is not specifically limited, For example, when using the thin-film transistor 10 for the pixel drive circuit of a display apparatus, it is preferable that it is 10-50 nm.

「製造方法」
図1に示す薄膜トランジスタ10は、例えば、以下に示す方法により製造できる。
まず、図2に示すように、基板1上に、従来公知の方法を用いて、ゲート電極2とゲート絶縁膜3とを順次形成する。
次に、ゲート絶縁膜3上に、酸化インジウムタングステン亜鉛からなる酸化物半導体層4を形成する。
"Production method"
The thin film transistor 10 shown in FIG. 1 can be manufactured by, for example, the following method.
First, as shown in FIG. 2, a gate electrode 2 and a gate insulating film 3 are sequentially formed on a substrate 1 by using a conventionally known method.
Next, an oxide semiconductor layer 4 made of indium tungsten zinc oxide is formed over the gate insulating film 3.

酸化物半導体層4は、例えば、スパッタ法、化学気相蒸着(CVD)法、塗布法などの方法により形成できる。スパッタ法により酸化物半導体層4を形成する場合、例えば、ターゲットの組成および成膜条件を調整することにより、所望の組成を有する酸化物半導体層4が得られる。成膜条件としては、成膜時にチャンバーに供給するガスの種類及び流量などが挙げられる。具体的には、スパッタ法により酸化物半導体層4を形成する場合、成膜時にArガスなどの不活性ガスとOガスとの混合ガスを、所定の流量で供給することが好ましい。
このようにして酸化物半導体層4を形成した後、必要に応じて、酸化物半導体層4に存在する欠陥を除去するための熱処理を行ってもよい。
The oxide semiconductor layer 4 can be formed by a method such as sputtering, chemical vapor deposition (CVD), or coating. When the oxide semiconductor layer 4 is formed by sputtering, for example, the oxide semiconductor layer 4 having a desired composition can be obtained by adjusting the composition of the target and the film formation conditions. Examples of film formation conditions include the type and flow rate of gas supplied to the chamber during film formation. Specifically, when the oxide semiconductor layer 4 is formed by sputtering, a mixed gas of an inert gas such as Ar gas and O 2 gas is preferably supplied at a predetermined flow rate during film formation.
After the oxide semiconductor layer 4 is formed in this manner, heat treatment for removing defects present in the oxide semiconductor layer 4 may be performed as necessary.

次に、図2に示すように、酸化物半導体層4上に、ソース電極5およびドレイン電極6となる電極層51を形成する。電極層51は、従来公知の方法を用いて形成できる。
次に、電極層51上に、従来公知の方法および材料を用いて、マスクとなる層を形成する。その後、従来公知の方法を用いて、マスクとなる層をパターニングし、図3に示すように、ソース電極5およびドレイン電極6の形状に対応する所定の形状を有するマスク52とする。
Next, as illustrated in FIG. 2, an electrode layer 51 to be the source electrode 5 and the drain electrode 6 is formed over the oxide semiconductor layer 4. The electrode layer 51 can be formed using a conventionally known method.
Next, a layer serving as a mask is formed on the electrode layer 51 using a conventionally known method and material. Thereafter, using a conventionally known method, the mask layer is patterned to form a mask 52 having a predetermined shape corresponding to the shape of the source electrode 5 and the drain electrode 6 as shown in FIG.

その後、電極層51の一部を、酸化物半導体層4の一部(図1において符号4aで示す)が露出するまでウェットエッチングにより除去する。その後、マスク52を除去することにより、所定の形状を有するソース電極5およびドレイン電極6が得られる。   After that, part of the electrode layer 51 is removed by wet etching until part of the oxide semiconductor layer 4 (indicated by reference numeral 4a in FIG. 1) is exposed. Thereafter, by removing the mask 52, the source electrode 5 and the drain electrode 6 having a predetermined shape are obtained.

電極層51をウェットエッチングする場合に用いるエッチング液としては、金属をウェットエッチングする場合に通常用いられるエッチング液を用いることができ、特に限定されない。具体的には、エッチング液として、例えば、関東化学株式会社製の混酸Alエッチング液などが挙げられる。
このようにしてソース電極5およびドレイン電極6を形成した後、必要に応じて、ソース電極5およびドレイン電極6に存在する欠陥を除去するための熱処理を行ってもよい。
以上の工程を行うことにより、図1に示す薄膜トランジスタ10が得られる。
As an etching solution used when the electrode layer 51 is wet-etched, an etching solution usually used when wet-etching a metal can be used, and is not particularly limited. Specifically, examples of the etchant include a mixed acid Al etchant manufactured by Kanto Chemical Co., Inc.
After forming the source electrode 5 and the drain electrode 6 in this manner, heat treatment for removing defects existing in the source electrode 5 and the drain electrode 6 may be performed as necessary.
By performing the above steps, the thin film transistor 10 shown in FIG. 1 is obtained.

本実施形態の薄膜トランジスタ10は、酸化物半導体層4が、酸化インジウムタングステン亜鉛で形成されている。したがって、酸化物半導体層4の材料として、ガリウムを用いない。また、本実施形態の薄膜トランジスタ10は、酸化物半導体層4が、酸化インジウムタングステン亜鉛で形成されているので、高い移動度が得られる。   In the thin film transistor 10 of this embodiment, the oxide semiconductor layer 4 is formed of indium tungsten zinc oxide. Therefore, gallium is not used as the material of the oxide semiconductor layer 4. In the thin film transistor 10 of this embodiment, since the oxide semiconductor layer 4 is formed of indium tungsten zinc oxide, high mobility can be obtained.

本実施形態の薄膜トランジスタ10において、酸化物半導体層4がWOを5.0〜15.5質量%含有する酸化インジウムタングステン亜鉛で形成されている場合、信頼性および耐熱性に優れ、しかも、移動度の高いものとなる。
また、酸化物半導体層4がZnOを0.2〜0.8質量%含有する酸化インジウムタングステン亜鉛で形成されている場合、膜密度が高く信頼性に優れるものとなる。
In the thin film transistor 10 of this embodiment, when the oxide semiconductor layer 4 is formed of indium tungsten zinc oxide containing 5.0 to 15.5% by mass of WO 3 , it is excellent in reliability and heat resistance, and is movable. It will be a high degree.
Further, when the oxide semiconductor layer 4 is formed of indium tungsten zinc oxide containing 0.2 to 0.8% by mass of ZnO, the film density is high and the reliability is excellent.

本実施形態の薄膜トランジスタ10は、ゲート電極2が基板1上に設けられ、ゲート電極2上に、ゲート絶縁層3を介して酸化物半導体層4が設けられ、ソース電極5が、酸化物半導体層4上の一部に平面視で重なり合って接しており、ドレイン電極6が、ソース電極5と離間して配置され、酸化物半導体層上4の一部に平面視で重なり合って接しているボトムゲート−トップコンタクト型のTFTである。このため、薄膜トランジスタ10を製造する際の、ソース電極5およびドレイン電極6を形成するためのウェットエッチングにおいて、酸化物半導体層4がウェットエッチング液に耐性を備えるため、エッチングストッパー層が不要である。よって、例えば、酸化物半導体層4の他にエッチングストッパー層を形成する場合と比較して、少ない工程で効率よく製造できる。   In the thin film transistor 10 of this embodiment, the gate electrode 2 is provided on the substrate 1, the oxide semiconductor layer 4 is provided on the gate electrode 2 through the gate insulating layer 3, and the source electrode 5 is provided in the oxide semiconductor layer. 4 is a bottom gate which is in contact with a part of 4 on the oxide semiconductor layer so as to overlap with the drain electrode 6 and is spaced apart from the source electrode 5 and which is in contact with a part of the top of the oxide semiconductor layer 4 so as to overlap with each other. -A top contact type TFT. Therefore, in the wet etching for forming the source electrode 5 and the drain electrode 6 when the thin film transistor 10 is manufactured, the oxide semiconductor layer 4 has resistance to the wet etching solution, so that an etching stopper layer is unnecessary. Therefore, for example, as compared with the case where an etching stopper layer is formed in addition to the oxide semiconductor layer 4, it can be efficiently manufactured with fewer steps.

本実施形態の薄膜トランジスタ10の製造方法では、酸化物半導体層4と電極層51とをこの順で形成してから、電極層51の一部を、酸化物半導体層4が露出するまでウェットエッチングにより除去する。このため、ソース電極5およびドレイン電極6を形成するためのウェットエッチングにおいて、酸化物半導体層4の他にエッチングストッパー層を形成する必要はない。したがって、例えば、酸化物半導体層4の他にエッチングストッパー層を形成する場合と比較して、少ない工程で効率よく製造できる。   In the method for manufacturing the thin film transistor 10 of this embodiment, after the oxide semiconductor layer 4 and the electrode layer 51 are formed in this order, a part of the electrode layer 51 is subjected to wet etching until the oxide semiconductor layer 4 is exposed. Remove. Therefore, it is not necessary to form an etching stopper layer in addition to the oxide semiconductor layer 4 in the wet etching for forming the source electrode 5 and the drain electrode 6. Therefore, for example, as compared with the case where an etching stopper layer is formed in addition to the oxide semiconductor layer 4, it can be efficiently manufactured with fewer steps.

これに対し、酸化物半導体層4が、酸化インジウムガリウム亜鉛(In−Ga−Zn−O)で形成されている場合、酸化物半導体層4をエッチングストッパー層として用いることはできない。それは、酸化インジウムガリウム亜鉛に含まれるGaが、ソース電極5およびドレイン電極6を除去するために用いるエッチング液に容易に溶解するためである。したがって、酸化物半導体層4を、酸化インジウムガリウム亜鉛で形成する場合には、酸化物半導体層4の他にエッチングストッパー層を形成する必要がある。 On the other hand, when the oxide semiconductor layer 4 is formed of indium gallium zinc oxide (In—Ga—Zn—O), the oxide semiconductor layer 4 cannot be used as an etching stopper layer. This is because Ga 2 O 3 contained in indium gallium zinc oxide is easily dissolved in an etching solution used for removing the source electrode 5 and the drain electrode 6. Therefore, when the oxide semiconductor layer 4 is formed of indium gallium zinc oxide, it is necessary to form an etching stopper layer in addition to the oxide semiconductor layer 4.

「他の例」
本発明は、上記の実施形態に限定されるものではない。
上記の実施形態においては、ボトムゲート−トップコンタクト型のTFTを例に挙げて説明したが、本発明の薄膜トランジスタは、この構造に限定されるものではない。例えば本発明の薄膜トランジスタは、ゲート電極の下にゲート絶縁膜を介して酸化物半導体層が設けられ、基板とゲート電極との間に酸化物半導体層が設けられたトップゲート型のTFTであってもよいし、ソース電極およびドレイン電極が酸化物半導体層の基板側に配置されたボトムコンタクト型のTFTであってもよい。
"Other examples"
The present invention is not limited to the above embodiment.
In the above embodiment, the bottom gate-top contact type TFT has been described as an example, but the thin film transistor of the present invention is not limited to this structure. For example, the thin film transistor of the present invention is a top-gate TFT in which an oxide semiconductor layer is provided under a gate electrode with a gate insulating film interposed therebetween, and an oxide semiconductor layer is provided between the substrate and the gate electrode. Alternatively, a bottom contact TFT in which the source electrode and the drain electrode are disposed on the substrate side of the oxide semiconductor layer may be used.

以下、本発明を実施例に基づいて具体的に説明する。なお、本発明はこれらの実施例にのみ限定されるものではない。
「実施例1」
以下に示す方法により、図1に示す薄膜トランジスタ10を形成し、評価した。
まず、ゲート電極2を兼ねた基板1として、高ドープシリコン基板を用意し、表面のシリコンを熱酸化することにより、厚さ100nmのSiO熱酸化膜からなるゲート絶縁膜3を形成した。
Hereinafter, the present invention will be specifically described based on examples. In addition, this invention is not limited only to these Examples.
"Example 1"
The thin film transistor 10 shown in FIG. 1 was formed and evaluated by the following method.
First, a highly doped silicon substrate was prepared as the substrate 1 that also served as the gate electrode 2, and the gate insulating film 3 made of a SiO 2 thermal oxide film having a thickness of 100 nm was formed by thermally oxidizing the surface silicon.

その後、ゲート絶縁膜3の上に、スパッタ法により、WOを5.0質量%、ZnOを0.5質量%、Inを94.5質量%含む酸化インジウムタングステン亜鉛で形成された厚さ30nmの酸化物半導体層4を形成した。スパッタは、印加電力を高周波(RF)で100Wとし、成膜時のガス流量を、Arガスを18.0sccm、Oガスを2.0sccmとして行った。 Thereafter, it was formed on the gate insulating film 3 by sputtering using indium tungsten zinc oxide containing 5.0 mass% WO 3 , 0.5 mass% ZnO and 94.5 mass% In 2 O 3 . An oxide semiconductor layer 4 with a thickness of 30 nm was formed. Sputtering was performed with an applied power of 100 W at high frequency (RF), a gas flow rate during film formation of Ar gas at 18.0 sccm and O 2 gas at 2.0 sccm.

次に、酸化物半導体層4上に、メタルマスクを用いて、図1に示すソース電極5およびドレイン電極6を形成した。ソース電極5およびドレイン電極6としては、厚さ10nmのMo合金層と、厚さ30nmのAl層と、厚さ10nmのMo合金層とが、下から順に積層された3層構造のものを形成した。Mo合金層は、MTD−46(商品名:日立金属株式会社製)を用いて形成した。Al層は、一般的な材料を用いて形成した。   Next, the source electrode 5 and the drain electrode 6 illustrated in FIG. 1 were formed over the oxide semiconductor layer 4 using a metal mask. The source electrode 5 and the drain electrode 6 have a three-layer structure in which a Mo alloy layer having a thickness of 10 nm, an Al layer having a thickness of 30 nm, and a Mo alloy layer having a thickness of 10 nm are sequentially stacked from the bottom. did. The Mo alloy layer was formed using MTD-46 (trade name: manufactured by Hitachi Metals, Ltd.). The Al layer was formed using a general material.

次に、ソース電極5およびドレイン電極6までの各層の形成された基板1に対して、ホットプレートを用いて、大気中で200℃、1時間の熱処理を行った。   Next, the substrate 1 on which the layers up to the source electrode 5 and the drain electrode 6 were formed was heat-treated in the atmosphere at 200 ° C. for 1 hour using a hot plate.

以上の工程により、実施例1の薄膜トランジスタを得た。なお、実施例1の薄膜トランジスタは、チャネル長が200μm、チャネル幅が1000μmとなるように作製した。
このようにして得られた実施例1の薄膜トランジスタについて、半導体パラメータアナライザを用いて、ゲート電圧−ドレイン電流特性の測定を行った。ゲート電圧−ドレイン電流特性は、ソース電極に0V、ドレイン電極にドレイン電圧として10Vを印加し、ゲート電極に加えるゲート電圧を変化させて、その時のドレイン電流を測定した。その結果を図4に示す。
Through the above steps, the thin film transistor of Example 1 was obtained. Note that the thin film transistor of Example 1 was manufactured so as to have a channel length of 200 μm and a channel width of 1000 μm.
The thin film transistor of Example 1 thus obtained was measured for gate voltage-drain current characteristics using a semiconductor parameter analyzer. As for the gate voltage-drain current characteristics, 0 V was applied to the source electrode, 10 V was applied as the drain voltage to the drain electrode, the gate voltage applied to the gate electrode was changed, and the drain current at that time was measured. The result is shown in FIG.

図4は、実施例1の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例1の薄膜トランジスタは、図4に示すように、良好なトランジスタ特性を有するものであった。また、実施例1の薄膜トランジスタは、移動度が16.5cm/Vsであり、高い移動度を有するものであった。 FIG. 4 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 1. As shown in FIG. 4, the thin film transistor of Example 1 had good transistor characteristics. In addition, the thin film transistor of Example 1 had a mobility of 16.5 cm 2 / Vs and high mobility.

「実施例2」
実施例1と同様にして形成したゲート絶縁膜3の上に、スパッタ法により、WOを10.0質量%、ZnOを0.5質量%、Inを89.5質量%含む酸化インジウムタングステン亜鉛で形成された厚さ10nmの酸化物半導体層4を形成した。スパッタは、印加電力を高周波(RF)で100Wとし、成膜時のガス流量を、Arガスを19.6sccm、Oガスを0.4sccmとして行った。
"Example 2"
On the gate insulating film 3 formed in the same manner as in Example 1, an oxide containing 10.0% by mass of WO 3 , 0.5% by mass of ZnO and 89.5% by mass of In 2 O 3 is formed by sputtering. An oxide semiconductor layer 4 made of indium tungsten zinc and having a thickness of 10 nm was formed. Sputtering was performed with an applied power of 100 W at high frequency (RF), a gas flow rate during film formation of Ar gas 19.6 sccm and O 2 gas 0.4 sccm.

次いで、実施例1と同様にして酸化物半導体層4上に、ソース電極5およびドレイン電極6を形成した。
その後、ソース電極5およびドレイン電極6までの各層の形成された基板1に対して、ホットプレートを用いて、大気中で250℃、1時間の熱処理を行った。
Next, a source electrode 5 and a drain electrode 6 were formed on the oxide semiconductor layer 4 in the same manner as in Example 1.
Thereafter, the substrate 1 on which the layers up to the source electrode 5 and the drain electrode 6 were formed was subjected to heat treatment at 250 ° C. for 1 hour in the air using a hot plate.

以上の工程により、実施例2の薄膜トランジスタを得た。なお、実施例2の薄膜トランジスタは、実施例1の薄膜トランジスタと同様に、チャネル長が200μm、チャネル幅が1000μmとなるように作製した。
このようにして得られた実施例2の薄膜トランジスタについて、実施例1と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図5に示す。
Through the above process, the thin film transistor of Example 2 was obtained. Note that the thin film transistor of Example 2 was manufactured to have a channel length of 200 μm and a channel width of 1000 μm, similarly to the thin film transistor of Example 1.
With respect to the thin film transistor of Example 2 thus obtained, the gate voltage-drain current characteristics were measured in the same manner as in Example 1. The result is shown in FIG.

図5は、実施例2の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例2の薄膜トランジスタは、図5に示すように、良好なトランジスタ特性を有するものであった。また、実施例2の薄膜トランジスタは、移動度が17.0cm/Vsであり、高い移動度を有するものであった。 FIG. 5 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 2. The thin film transistor of Example 2 had good transistor characteristics as shown in FIG. In addition, the thin film transistor of Example 2 had a mobility of 17.0 cm 2 / Vs, and had a high mobility.

「実施例3」
実施例1と同様にして形成したゲート絶縁膜3の上に、スパッタ法により、WOを15.0質量%、ZnOを0.5質量%、Inを84.5質量%含む酸化インジウムタングステン亜鉛で形成された厚さ10nmの酸化物半導体層4を形成した。スパッタは、印加電力を高周波(RF)で100Wとし、成膜時のガス流量を、Arガスを19.6sccm、Oガスを0.4sccmとして行った。
その後、酸化物半導体層4の形成された基板1に対して、ホットプレートを用いて、大気中で300℃、1時間の熱処理を行った。
"Example 3"
On the gate insulating film 3 formed in the same manner as in Example 1, an oxide containing 15.0% by weight of WO 3 , 0.5% by weight of ZnO and 84.5% by weight of In 2 O 3 is formed by sputtering. An oxide semiconductor layer 4 made of indium tungsten zinc and having a thickness of 10 nm was formed. Sputtering was performed with an applied power of 100 W at high frequency (RF), a gas flow rate during film formation of Ar gas 19.6 sccm and O 2 gas 0.4 sccm.
Then, the board | substrate 1 with which the oxide semiconductor layer 4 was formed was heat-processed in air | atmosphere at 300 degreeC for 1 hour using the hotplate.

次いで、実施例1と同様にして酸化物半導体層4上に、ソース電極5およびドレイン電極6を形成した。
その後、ソース電極5およびドレイン電極6までの各層の形成された基板1に対して、ホットプレートを用いて、大気中で250℃、1時間の熱処理を行った。
Next, a source electrode 5 and a drain electrode 6 were formed on the oxide semiconductor layer 4 in the same manner as in Example 1.
Thereafter, the substrate 1 on which the layers up to the source electrode 5 and the drain electrode 6 were formed was subjected to heat treatment at 250 ° C. for 1 hour in the air using a hot plate.

以上の工程により、実施例3の薄膜トランジスタを得た。なお、実施例3の薄膜トランジスタは、実施例1の薄膜トランジスタと同様に、チャネル長が200μm、チャネル幅が1000μmとなるように作製した。
このようにして得られた実施例3の薄膜トランジスタについて、実施例1と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図6に示す。
Through the above process, the thin film transistor of Example 3 was obtained. Note that the thin film transistor of Example 3 was manufactured to have a channel length of 200 μm and a channel width of 1000 μm, similarly to the thin film transistor of Example 1.
With respect to the thin film transistor of Example 3 obtained in this manner, the gate voltage-drain current characteristics were measured in the same manner as in Example 1. The result is shown in FIG.

図6は、実施例3の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例3の薄膜トランジスタは、図6に示すように、良好なトランジスタ特性を有するものであった。また、実施例3の薄膜トランジスタは、移動度が10.5cm/Vsであり、高い移動度を有するものであった。 FIG. 6 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 3. The thin film transistor of Example 3 had good transistor characteristics as shown in FIG. In addition, the thin film transistor of Example 3 had a mobility of 10.5 cm 2 / Vs and high mobility.

「実施例4」
実施例1と同様にして形成したゲート絶縁膜3の上に、スパッタ法により、WOを12.5質量%、ZnOを0.5質量%、Inを87.0質量%含む酸化インジウムタングステン亜鉛で形成された厚さ10nmの酸化物半導体層4を形成した。スパッタは、印加電力を高周波(RF)で100Wとし、成膜時のガス流量を、Arガスを19.6sccm、Oガスを0.4sccmとして行った。
Example 4
On the gate insulating film 3 formed in the same manner as in Example 1, an oxide containing 12.5 mass% WO 3 , 0.5 mass% ZnO and 87.0 mass% In 2 O 3 is formed by sputtering. An oxide semiconductor layer 4 made of indium tungsten zinc and having a thickness of 10 nm was formed. Sputtering was performed with an applied power of 100 W at high frequency (RF), a gas flow rate during film formation of Ar gas 19.6 sccm and O 2 gas 0.4 sccm.

次いで、実施例1と同様にして酸化物半導体層4上に、ソース電極5およびドレイン電極6を形成した。
その後、ソース電極5およびドレイン電極6までの各層の形成された基板1に対して、ホットプレートを用いて、大気中で250℃、1時間の熱処理を行った。
Next, a source electrode 5 and a drain electrode 6 were formed on the oxide semiconductor layer 4 in the same manner as in Example 1.
Thereafter, the substrate 1 on which the layers up to the source electrode 5 and the drain electrode 6 were formed was subjected to heat treatment at 250 ° C. for 1 hour in the air using a hot plate.

以上の工程により、実施例4の薄膜トランジスタを得た。なお、実施例4の薄膜トランジスタは、実施例1の薄膜トランジスタと同様に、チャネル長が200μm、チャネル幅が1000μmとなるように作製した。
このようにして得られた実施例4の薄膜トランジスタについて、ドレイン電圧として20Vを印加したこと以外は、実施例1と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図7に示す。
Through the above process, the thin film transistor of Example 4 was obtained. Note that the thin film transistor of Example 4 was manufactured to have a channel length of 200 μm and a channel width of 1000 μm, similarly to the thin film transistor of Example 1.
With respect to the thin film transistor of Example 4 thus obtained, the gate voltage-drain current characteristics were measured in the same manner as in Example 1 except that 20 V was applied as the drain voltage. The result is shown in FIG.

図7は、実施例4の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例4の薄膜トランジスタは、図7に示すように、良好なトランジスタ特性を有するものであった。また、実施例4の薄膜トランジスタは、移動度が16.1cm/Vsであり、高い移動度を有するものであった。 FIG. 7 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 4. The thin film transistor of Example 4 had good transistor characteristics, as shown in FIG. In addition, the thin film transistor of Example 4 had a mobility of 16.1 cm 2 / Vs and a high mobility.

「実施例5」
以下に示す方法により、図1に示す薄膜トランジスタ10を形成し、評価した。
まず、ゲート電極2を兼ねた基板1として、高ドープシリコン基板を用意し、表面のシリコンを熱酸化することにより、厚さ100nmのSiO熱酸化膜からなるゲート絶縁膜3を形成した。
"Example 5"
The thin film transistor 10 shown in FIG. 1 was formed and evaluated by the following method.
First, a highly doped silicon substrate was prepared as the substrate 1 that also served as the gate electrode 2, and the gate insulating film 3 made of a SiO 2 thermal oxide film having a thickness of 100 nm was formed by thermally oxidizing the surface silicon.

その後、ゲート絶縁膜3の上に、スパッタ法により、WOを15.0質量%、ZnOを0.5質量%、Inを84.5質量%含む酸化インジウムタングステン亜鉛で形成された厚さ10nmの酸化物半導体層4を形成した。スパッタは、印加電力を高周波(RF)で100Wとし、成膜時のガス流量を、Arガスを19.6sccm、Oガスを0.4sccmとして行った。
その後、酸化物半導体層4の形成された基板1に対して、ホットプレートを用いて、大気中で300℃、1時間の熱処理を行った。
After that, it was formed on the gate insulating film 3 by sputtering using indium tungsten zinc oxide containing 15.0% by weight of WO 3 , 0.5% by weight of ZnO and 84.5% by weight of In 2 O 3 . An oxide semiconductor layer 4 having a thickness of 10 nm was formed. Sputtering was performed with an applied power of 100 W at high frequency (RF), a gas flow rate during film formation of Ar gas 19.6 sccm and O 2 gas 0.4 sccm.
Then, the board | substrate 1 with which the oxide semiconductor layer 4 was formed was heat-processed in air | atmosphere at 300 degreeC for 1 hour using the hotplate.

次に、図2に示すように、酸化物半導体層4上に、ソース電極5およびドレイン電極6となる電極層51を形成した。電極層51としては、厚さ10nmのMo合金層と、厚さ30nmのAl層と、厚さ10nmのMo合金層とが、下から順に積層された3層構造のものを形成した。Mo合金層は、MTD−46(商品名:日立金属株式会社製)を用いて形成した。Al層は、一般的な材料を用いて形成した。   Next, as illustrated in FIG. 2, an electrode layer 51 to be the source electrode 5 and the drain electrode 6 was formed on the oxide semiconductor layer 4. As the electrode layer 51, a three-layer structure in which a Mo alloy layer having a thickness of 10 nm, an Al layer having a thickness of 30 nm, and a Mo alloy layer having a thickness of 10 nm were sequentially laminated from the bottom was formed. The Mo alloy layer was formed using MTD-46 (trade name: manufactured by Hitachi Metals, Ltd.). The Al layer was formed using a general material.

次に、図3に示すように、電極層51上に、公知の方法を用いて所定の形状にパターニングされたマスク52を形成した。続いて、電極層51の一部を酸化物半導体層4の一部が露出するまでウェットエッチングにより除去した。エッチング液としては、関東化学株式会社製の混酸Alエッチング液を用いた。
その後、マスク52を除去することにより、所定の形状を有するソース電極5およびドレイン電極6を得た。
次に、ソース電極5およびドレイン電極6までの各層の形成された基板1に対して、ホットプレートを用いて、大気中で200℃、1時間の熱処理を行った。
Next, as shown in FIG. 3, a mask 52 patterned into a predetermined shape was formed on the electrode layer 51 using a known method. Subsequently, part of the electrode layer 51 was removed by wet etching until part of the oxide semiconductor layer 4 was exposed. As an etchant, a mixed acid Al etchant manufactured by Kanto Chemical Co., Ltd. was used.
Then, the source electrode 5 and the drain electrode 6 having a predetermined shape were obtained by removing the mask 52.
Next, the substrate 1 on which the layers up to the source electrode 5 and the drain electrode 6 were formed was heat-treated in the atmosphere at 200 ° C. for 1 hour using a hot plate.

以上の工程により、実施例5の薄膜トランジスタを得た。なお、実施例5の薄膜トランジスタは、チャネル長が100μm、チャネル幅が1000μmとなるように作製した。
このようにして得られた実施例5の薄膜トランジスタについて、実施例4と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図8に示す。
Through the above steps, the thin film transistor of Example 5 was obtained. Note that the thin film transistor of Example 5 was manufactured so as to have a channel length of 100 μm and a channel width of 1000 μm.
For the thin film transistor of Example 5 obtained in this way, the gate voltage-drain current characteristics were measured in the same manner as in Example 4. The result is shown in FIG.

図8は、実施例5の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例5の薄膜トランジスタは、図8に示すように、良好なトランジスタ特性を有するものであった。また、実施例5の薄膜トランジスタは、移動度が11.0cm/Vsであり、高い移動度を有するものであった。 FIG. 8 is a graph showing the gate voltage-drain current characteristics of the thin film transistor of Example 5. The thin film transistor of Example 5 had good transistor characteristics, as shown in FIG. In addition, the thin film transistor of Example 5 had a mobility of 11.0 cm 2 / Vs and high mobility.

実施例1〜実施例5の結果から、本発明の薄膜トランジスタは、ガリウムを含まない酸化物半導体層を有するものであり、しかも10.0cm/Vs以上の高い移動度が得られるものであることが確認できた。 From the results of Examples 1 to 5, the thin film transistor of the present invention has an oxide semiconductor layer that does not contain gallium, and high mobility of 10.0 cm 2 / Vs or more can be obtained. Was confirmed.

1…基板、2…ゲート電極、3…ゲート絶縁膜、4…酸化物半導体層、5…ソース電極、6…ドレイン電極、10…薄膜トランジスタ。 DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Gate electrode, 3 ... Gate insulating film, 4 ... Oxide semiconductor layer, 5 ... Source electrode, 6 ... Drain electrode, 10 ... Thin-film transistor.

Claims (5)

ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有し、
前記酸化物半導体層が、酸化インジウムタングステン亜鉛で形成されていることを特徴とする薄膜トランジスタ。
A gate electrode, a gate insulating layer, an oxide semiconductor layer, a source electrode, and a drain electrode;
The thin film transistor, wherein the oxide semiconductor layer is formed of indium tungsten zinc oxide.
前記酸化インジウムタングステン亜鉛が、WOを5.0〜15.5質量%含有することを特徴とする請求項1に記載の薄膜トランジスタ。 2. The thin film transistor according to claim 1, wherein the indium tungsten zinc oxide contains 5.0 to 15.5% by mass of WO 3 . 前記酸化インジウムタングステン亜鉛が、ZnOを0.2〜0.8質量%含有することを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。   The thin film transistor according to claim 1 or 2, wherein the indium tungsten zinc oxide contains 0.2 to 0.8 mass% of ZnO. 前記ゲート電極が基板上に設けられ、
前記ゲート電極上に、前記ゲート絶縁層を介して前記酸化物半導体層が設けられ、
前記ソース電極が、前記酸化物半導体層上の一部に平面視で重なり合って接しており、
前記ドレイン電極が、前記ソース電極と離間して配置され、前記酸化物半導体層上の一部に平面視で重なり合って接していることを特徴とする請求項1〜請求項3のいずれか一項に記載の薄膜トランジスタ。
The gate electrode is provided on a substrate;
The oxide semiconductor layer is provided on the gate electrode through the gate insulating layer,
The source electrode overlaps and contacts a part of the oxide semiconductor layer in plan view;
4. The drain electrode according to claim 1, wherein the drain electrode is disposed apart from the source electrode, and is in contact with a part of the oxide semiconductor layer so as to overlap in a plan view. A thin film transistor according to 1.
基板上に、ゲート電極とゲート絶縁層と酸化インジウムタングステン亜鉛からなる酸化物半導体層と電極層とをこの順で形成する積層工程と、
前記電極層の一部を、前記酸化物半導体層が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極およびドレイン電極を形成するエッチング工程とを有することを特徴とする薄膜トランジスタの製造方法。
A stacking step of forming, in this order, a gate electrode, a gate insulating layer, an oxide semiconductor layer made of indium tungsten zinc oxide, and an electrode layer over a substrate;
An etching step of forming a source electrode and a drain electrode having a predetermined shape by removing a part of the electrode layer by wet etching until the oxide semiconductor layer is exposed. Production method.
JP2014215355A 2014-10-22 2014-10-22 Thin film transistor and method of manufacturing the same Active JP6501385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014215355A JP6501385B2 (en) 2014-10-22 2014-10-22 Thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014215355A JP6501385B2 (en) 2014-10-22 2014-10-22 Thin film transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2016082198A true JP2016082198A (en) 2016-05-16
JP6501385B2 JP6501385B2 (en) 2019-04-17

Family

ID=55959233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014215355A Active JP6501385B2 (en) 2014-10-22 2014-10-22 Thin film transistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP6501385B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224650A (en) * 2016-06-13 2017-12-21 住友電気工業株式会社 Semiconductor device and method for manufacturing the same

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173580A (en) * 2004-11-10 2006-06-29 Canon Inc Field effect transistor
JP2007189120A (en) * 2006-01-16 2007-07-26 Idemitsu Kosan Co Ltd Tft substrate and its manufacturing method
WO2008114588A1 (en) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
JP2010062229A (en) * 2008-09-01 2010-03-18 Semiconductor Energy Lab Co Ltd Thin-film transistor and method of manufacturing the same
WO2010119952A1 (en) * 2009-04-17 2010-10-21 株式会社ブリヂストン Thin film transistor and method for manufacturing thin film transistor
JP2010251604A (en) * 2009-04-17 2010-11-04 Bridgestone Corp Method of manufacturing thin film transistor
JP2010251606A (en) * 2009-04-17 2010-11-04 Bridgestone Corp Thin film transistor
JP2011018777A (en) * 2009-07-09 2011-01-27 Fujifilm Corp Electronic device and method of manufacturing the same, display, and sensor
JP2011216624A (en) * 2010-03-31 2011-10-27 Fujifilm Corp Thin film transistor and method of manufacturing the same
JP2011249674A (en) * 2010-05-28 2011-12-08 Fujifilm Corp Thin-film transistor and method of manufacturing the same
JP2012023346A (en) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd Optical sensor, semiconductor device having optical sensor, and method of measuring light by optical sensor
JP2014015680A (en) * 2012-07-10 2014-01-30 Solar Applied Materials Technology Corp Sputtering target and metal oxide thin film obtained thereby
JP2014036031A (en) * 2012-08-07 2014-02-24 Hitachi Metals Ltd Oxide semiconductor target and oxide semiconductor material, and semiconductor device using them
JP2014039019A (en) * 2012-07-20 2014-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for semiconductor device
JP2014078645A (en) * 2012-10-11 2014-05-01 Sumitomo Metal Mining Co Ltd Oxide semiconductor thin film and thin film transistor
JP2016058554A (en) * 2014-09-09 2016-04-21 株式会社Joled Thin film transistor

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173580A (en) * 2004-11-10 2006-06-29 Canon Inc Field effect transistor
JP2007189120A (en) * 2006-01-16 2007-07-26 Idemitsu Kosan Co Ltd Tft substrate and its manufacturing method
WO2008114588A1 (en) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
JP2010062229A (en) * 2008-09-01 2010-03-18 Semiconductor Energy Lab Co Ltd Thin-film transistor and method of manufacturing the same
US20120037897A1 (en) * 2009-04-17 2012-02-16 Bridgestone Corporation Thin film transistor and method for manufacturing thin film transistor
WO2010119952A1 (en) * 2009-04-17 2010-10-21 株式会社ブリヂストン Thin film transistor and method for manufacturing thin film transistor
JP2010251604A (en) * 2009-04-17 2010-11-04 Bridgestone Corp Method of manufacturing thin film transistor
JP2010251606A (en) * 2009-04-17 2010-11-04 Bridgestone Corp Thin film transistor
JP2011018777A (en) * 2009-07-09 2011-01-27 Fujifilm Corp Electronic device and method of manufacturing the same, display, and sensor
JP2011216624A (en) * 2010-03-31 2011-10-27 Fujifilm Corp Thin film transistor and method of manufacturing the same
JP2011249674A (en) * 2010-05-28 2011-12-08 Fujifilm Corp Thin-film transistor and method of manufacturing the same
JP2012023346A (en) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd Optical sensor, semiconductor device having optical sensor, and method of measuring light by optical sensor
JP2014015680A (en) * 2012-07-10 2014-01-30 Solar Applied Materials Technology Corp Sputtering target and metal oxide thin film obtained thereby
JP2014039019A (en) * 2012-07-20 2014-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for semiconductor device
JP2014036031A (en) * 2012-08-07 2014-02-24 Hitachi Metals Ltd Oxide semiconductor target and oxide semiconductor material, and semiconductor device using them
JP2014078645A (en) * 2012-10-11 2014-05-01 Sumitomo Metal Mining Co Ltd Oxide semiconductor thin film and thin film transistor
US20150279943A1 (en) * 2012-10-11 2015-10-01 Sumitomo Metal Mining Co., Ltd. Oxide semiconductor thin film and thin film transistor
JP2016058554A (en) * 2014-09-09 2016-04-21 株式会社Joled Thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224650A (en) * 2016-06-13 2017-12-21 住友電気工業株式会社 Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6501385B2 (en) 2019-04-17

Similar Documents

Publication Publication Date Title
JP5640478B2 (en) Method for manufacturing field effect transistor and field effect transistor
JP6043244B2 (en) Thin film transistor
JP5725698B2 (en) Amorphous oxide semiconductor and thin film transistor using the amorphous oxide semiconductor
TWI501403B (en) A thin film transistor structure, and a thin film transistor and a display device having the same
JP5546733B2 (en) Thin film transistor and manufacturing method thereof
JP5250929B2 (en) Transistor and manufacturing method thereof
JP6134230B2 (en) Thin film transistor and display device
TW201248783A (en) Wiring structure and sputtering target
JP2014013891A (en) Thin film transistor
JP2012038891A (en) Bottom-gate type thin film transistor
CN102683423A (en) Metal oxide thin film transistor with top gate structure and manufacturing method thereof
US11881515B2 (en) Vertical thin film transistor with single gate electrode with micro-perforations
JP2012238763A (en) Semiconductor device and method of manufacturing semiconductor device
JP2012028481A (en) Field-effect transistor and manufacturing method of the same
WO2018074083A1 (en) Oxide semiconductor device and method for manufacturing same
CN105409003A (en) Method for improving the electrical conductivity of metal oxide semiconductor layers
JP2011258804A (en) Field effect transistor and manufacturing method therefor
JP2016225505A (en) Thin film transistor, method of manufacturing the same, and sputtering target
JP7060366B2 (en) Thin film device
JP2016082198A (en) Thin film transistor and manufacturing method of the same
JP2013207100A (en) Thin-film transistor
CN102646719A (en) Oxide film, thin-film transistor and preparation method of thin-film transistor
JP5814712B2 (en) Thin film device manufacturing method
JP2016111125A (en) Thin film transistor and manufacturing method of the same
JP2015070114A (en) Thin film semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6501385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250