JP2016046403A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2016046403A JP2016046403A JP2014170210A JP2014170210A JP2016046403A JP 2016046403 A JP2016046403 A JP 2016046403A JP 2014170210 A JP2014170210 A JP 2014170210A JP 2014170210 A JP2014170210 A JP 2014170210A JP 2016046403 A JP2016046403 A JP 2016046403A
- Authority
- JP
- Japan
- Prior art keywords
- bonding material
- semiconductor chip
- metal plate
- intermediate member
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本明細書に開示の技術は、半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device.
特許文献1には半導体装置が開示されている。特許文献1の半導体装置は、金属電極板と、金属電極板の表面に形成された金属部と、金属部にはんだを介して固定された半導体チップとを備えている。
特許文献1の半導体装置では、温度の変化により金属電極板や金属部が膨張/収縮する。これにより、半導体チップが変形することがある。そこで本明細書は、半導体チップの変形を抑制できる技術を提供することを目的とする。
In the semiconductor device of
本明細書に開示する半導体装置は、半導体チップと、前記半導体チップに第1接合材を介して接合された中間部材と、前記中間部材に第2接合材を介して接合された金属板と、を備えている。前記中間部材の線膨張係数が、前記半導体チップの線膨張係数より大きく、かつ、前記金属板の線膨張係数より小さい。前記第1接合材の剛性が、前記第2接合材の剛性以上である。 The semiconductor device disclosed in this specification includes a semiconductor chip, an intermediate member bonded to the semiconductor chip via a first bonding material, a metal plate bonded to the intermediate member via a second bonding material, It has. A linear expansion coefficient of the intermediate member is larger than a linear expansion coefficient of the semiconductor chip and smaller than a linear expansion coefficient of the metal plate. The rigidity of the first bonding material is greater than or equal to the rigidity of the second bonding material.
このような構成によれば、半導体チップと中間部材が第1接合材により接合され、中間部材と第1金属板が第2接合材により接合されるので、半導体チップと第1金属板の膨張量の相違の影響が両者の膨張量の中間の膨張量の中間部材を介して第1接合材と第2接合材に分散され、ひずみが分散される。また、半導体チップを接合する第1接合材の剛性が第2接合材の剛性以上であるので、第1接合材による拘束力が第2接合材による拘束力よりも強くなる。これにより、第1接合材によって半導体チップの変形を抑制できる。 According to such a configuration, since the semiconductor chip and the intermediate member are bonded by the first bonding material, and the intermediate member and the first metal plate are bonded by the second bonding material, the expansion amount of the semiconductor chip and the first metal plate The influence of the difference between the first bonding material and the second bonding material is dispersed through an intermediate member having an expansion amount intermediate between the two expansion amounts, and the strain is dispersed. Moreover, since the rigidity of the 1st joining material which joins a semiconductor chip is more than the rigidity of a 2nd joining material, the restraining force by a 1st joining material becomes stronger than the restraining force by a 2nd joining material. Thereby, deformation of the semiconductor chip can be suppressed by the first bonding material.
以下、実施形態について添付図面を参照して説明する。実施形態に係る半導体装置1は、図1に示すように、半導体チップ10と、半導体チップ10に第1接合材41を介して接合された中間部材30と、中間部材30に第2接合材42を介して接合された第1金属板21とを備えている。また、半導体装置1は、半導体チップ10に第3接合材43を介して接合されたスペーサ23と、スペーサ23に第3接合材43を介して接合された第2金属板22とを備えている。また、半導体装置1は、全体を封止する封止樹脂60を備えている。
Hereinafter, embodiments will be described with reference to the accompanying drawings. As shown in FIG. 1, the
半導体チップ10は、第1金属板21と第2金属板22の間に配置されている。半導体チップ10の裏面102が、第1接合材41、中間部材30、および第2接合材42を介して第1金属板21に固定されている。半導体チップ10の表面101が、第3接合材43およびスペーサ23を介して第2金属板22に固定されている。
The
半導体チップ10は、半導体基板の内部に半導体素子が形成された構成である。半導体チップ10としては、例えばIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いることができる。半導体チップ10が例えばIGBTである場合、半導体基板の内部にはゲート領域、エミッタ領域、コレクタ領域などが形成されている(図示省略)。
The
半導体チップ10に用いる半導体基板の材質としては、例えばシリコン(Si)や炭化ケイ素(SiC)を用いることができる。本実施形態では、半導体基板の材質として炭化ケイ素(SiC)を用いている。シリコン(Si)のヤング率は、約169GPaである。また、炭化ケイ素(SiC)のヤング率は、約450GPaである。また、シリコン(Si)の線膨張係数は約3ppm/℃である。炭化ケイ素(SiC)の線膨張係数は約5ppm/℃である。半導体チップ10の線膨張係数は、中間部材30、第1金属板21、および第2金属板22の線膨張係数より小さい。半導体チップ10は、温度変化により膨張/収縮する。半導体チップ10は、温度が上がると膨張し、温度が下がると収縮する。半導体チップ10は、作動時に発熱する。
As a material of a semiconductor substrate used for the
中間部材30は、板状に形成されている。中間部材30は、半導体チップ10と第1金属板21の間に配置されている。中間部材30の表面301が、第1接合材41を介して半導体チップ10に固定されている。中間部材30の裏面302が、第2接合材42を介して第1金属板21に固定されている。各部材の積層方向に沿って平面視したときに、中間部材30の平面積は、半導体チップ10の平面積より大きく、第1金属板21の平面積より小さい。中間部材30の端部303は、半導体チップ10の端部103の位置より外側に位置している。中間部材30の端部303は、第1金属板21の端部213の位置より内側に位置している。
The
中間部材30は、金属により形成されている。中間部材30の材質は、第1金属板21および第2金属板22の材質と異なる。中間部材30の材質としては、例えばCuMo、42Alloyを用いることができる。本実施形態では、中間部材30の材質としてCuMoを用いている。CuMoのヤング率は、85Mo15Cuでは約280GPaであり、40Mo60Cuでは約170GPaである。42Alloyのヤング率は、約150GPaである。CuMoの線膨張係数は、約9ppm/℃である。また、42Alloyの線膨張係数は、約6ppm/℃である。中間部材30の線膨張係数は、半導体チップ10の線膨張係数より大きい。中間部材30の線膨張係数は、第1金属板21、および第2金属板22の線膨張係数より小さい。中間部材30の線膨張係数は、半導体チップ10の線膨張係数と第1金属板21の線膨張係数との間の値である。中間部材30は、温度変化により膨張/収縮する。中間部材30は、温度が上がると膨張し、温度が下がると収縮する。
The
第1金属板21は、中間部材30の下方に配置されている。第1金属板21の表面211が、第2接合材42を介して中間部材30に固定されている。第1金属板21の裏面212(第2接合材42側と反対側の面)は、封止樹脂60から露出している。第1金属板21の裏面212には、第1冷却器71が接している。各部材の積層方向に沿って平面視したときに、第1金属板21の平面積は、半導体チップ10の平面積および中間部材30の平面積より大きい。第1金属板21の端部213は、半導体チップ10の端部103および中間部材30の端部303の位置より外側に位置している。
The
第2金属板22は、スペーサ23の上方に配置されている。第2金属板22の裏面222が、第3接合材43を介してスペーサ23に固定されている。第2金属板22の表面221(第3接合材43側と反対側の面)は、封止樹脂60から露出している。第2金属板22の表面221には、第2冷却器72が接している。平面視したときに、第2金属板22の平面積は、半導体チップ10の平面積および中間部材30の平面積より大きい。第2金属板22の端部223は、半導体チップ10の端部103および中間部材30の端部303より外側に位置している。
The
第1金属板21および第2金属板22の材質としては、例えば銅(Cu)はアルミニウム(Al)を用いることができる。本実施形態では、第1金属板21および第2金属板22の材質として銅(Cu)を用いている。銅(Cu)のヤング率は、約124GPaである。アルミニウム(Al)のヤング率は、約70GPaである。また、銅(Cu)の線膨張係数は、約17ppm/℃である。アルミニウム(Al)の線膨張係数は、約23ppm/℃である。第1金属板21および第2金属板22の線膨張係数は、半導体チップ10および中間部材30の線膨張係数より大きい。第1金属板21および第2金属板22は、温度変化により膨張/収縮する。第1金属板21および第2金属板22は、温度が上がると膨張し、温度が下がると収縮する。
As a material of the
第1金属板21および第2金属板22は、熱伝導性および導電性を有している。第1金属板21および第2金属板22は、半導体チップ10において生じた熱を放散する機能を有している。また、第1金属板21および第2金属板22は、電極としての機能を有している。
The
スペーサ23は、半導体チップ10と第2金属板22の間に配置されている。スペーサ23の裏面232が、第3接合材43を介して半導体チップ10に固定されている。スペーサ23の表面231が、第3接合材43を介して第2金属板22に固定されている。スペーサ23は、板状に形成されている。スペーサ23は、金属により形成されている。スペーサ23の材質としては、例えば銅(Cu)はアルミニウム(Al)を用いることができる。
The
第1接合材41は、半導体チップ10と中間部材30の間に充填されている。第1接合材41は、半導体チップ10と中間部材30を接合している。第1接合材41は、半導体チップ10と中間部材30に密着している。第1接合材41の中間部材30側の平面積は、半導体チップ10側の平面積より大きい。
The
第2接合材42は、中間部材30と第1金属板21の間に充填されている。第2接合材42は、中間部材30と第1金属板21を接合している。第2接合材42は、中間部材30と第1金属板21に密着している。第2接合材42の第1金属板21側の平面積は、中間部材30側の平面積より大きい。
The
第3接合材43は、半導体チップ10とスペーサ23の間およびスペーサ23と第2金属板22の間に充填されている。第3接合材43は、半導体チップ10とスペーサ23、および、スペーサ23と第2金属板22を接合している。第3接合材43は、半導体チップ10、スペーサ23および第2金属板22に密着している。
The
第1接合材41の材質としては、例えばCuSn化合物、NiSn化合物、Ag焼結体、Zn系はんだ等を用いることができる。CuSn化合物としては、Cu3Sn、Cu6Sn5等を用いることができる。NiSn化合物としては、Ni3Sn4等を用いることができる。本実施形態では、第1接合材41の材質としてNi3Sn4を用いている。Cu3Snのヤング率は、約108GPaである。Cu6Sn5のヤング率は、約86GPaである。Ni3Sn4のヤング率は、約133GPaである。Ag焼結体のヤング率は、約9〜80GPaである。
As a material of the
第2接合材42および第3接合材43の材質としては、例えばSn系はんだ、SnCu系はんだ、Zn系はんだ等を用いることができる。Sn系はんだのヤング率は、約42GPaである。SnCu系はんだのヤング率は、約50GPaである。
As the material of the
第1接合材41の剛性は、第2接合材42の剛性より大きい。第1接合材41のヤング率は、第2接合材42のヤング率より大きい。第1接合材41と第2接合材42に同じ力が作用したときに、第1接合材41の変位は、第2接合材42の変位より小さい。すなわち、第1接合材41と第2接合材42に同じ力が作用したときに、第1接合材41のひずみは、第2接合材42のひずみより小さい。また、第1接合材41および第2接合材42のヤング率は、半導体チップ10のヤング率より小さい。
The rigidity of the
封止樹脂60は、第1金属板21と第2金属板22の間に充填されている。封止樹脂60は、第1金属板21と第2金属板22の間の部材(半導体チップ10、中間部材30、スペーサ23、第1接合材41、第2接合材42、および第3接合材43)を封止している。封止樹脂60は、第1金属板21と第2金属板22の間の部材に密着している。封止樹脂60の材料としては、エポキシ樹脂を主成分として用いることができる。その他に、封止樹脂60は、硬化剤、応力緩和剤、硬化促進剤、フィラー等を含んでいてもよい。
The sealing
第1冷却器71は、第1金属板21の下方に配置されている。第1冷却器71は、第1金属板21を介して半導体チップ10を冷却する。第2冷却器72は、第2金属板22の上方に配置されている。第2冷却器72は、第2金属板22を介して半導体チップ10を冷却する。第1冷却器71および第2冷却器72としては、例えば水冷式の構成を用いることができる。
The
次に、半導体装置1の製造方法の一例について説明する。半導体装置1を製造するときは、まず、ニッケル(Ni)を用いて半導体チップ10の裏面102をメタライズ処理する。これにより、半導体チップ10の裏面102にNi膜が形成される。また、ニッケル(Ni)を用いて中間部材30の表面301をめっき処理する。これにより、中間部材30の表面301にNi膜が形成される。
Next, an example of a method for manufacturing the
次に、図2に示すように、Ni膜が形成された中間部材30の表面301にSn系のはんだペースト91を配置し、はんだペースト91の上にNi膜が形成された半導体チップ10を配置し、この状態で全体を加熱処理する。これにより、中間部材30および半導体チップ10に形成されたNi膜とSn系のはんだペースト91とが反応して、NiSn化合物(Ni3Sn4)の第1接合材41が形成される。また、半導体チップ10と中間部材30が、第1接合材41により接合される。
Next, as shown in FIG. 2, an Sn-based
次に、図3に示すように、第1金属板21の上にSn系のはんだペースト91を配置し、はんだペースト91の上に半導体チップ10が接合された中間部材30を配置する。また、半導体チップ10の上にSn系のはんだペースト91を配置し、はんだペースト91の上にスペーサ23を配置する。また、スペーサ23の上にSn系のはんだペースト91を配置し、はんだペースト91の上に第2金属板22を配置し、この状態で全体を加熱処理する。これにより、はんだペースト91が加熱されて第2接合材42および第3接合材43が形成される。また、中間部材30と第1金属板21が、第2接合材42により接合される。また、半導体チップ10とスペーサ23、および、スペーサ23と第2金属板22が、第3接合材43により接合される。なお、半導体装置1の製造方法においてはんだ付けを行うときには、プリフォームはんだを用いてもよい。
Next, as shown in FIG. 3, an Sn-based
次に、図4に示すように、上記の工程で接合されたものを金型100の内部に配置し、金型100の内部に樹脂を注入する。注入された樹脂が硬化すると、封止樹脂60が形成される。以上のようにして、半導体装置1が製造される。
Next, as shown in FIG. 4, what is joined in the above process is placed inside the
上記の構成を備える半導体装置1によれば、半導体チップ10に通電すると半導体チップ10が発熱して半導体装置1の温度が上がる。そうすると、半導体チップ10、中間部材30および第1金属板21の温度が上がり、それぞれが膨張する。半導体チップ10、中間部材30および第1金属板21では、それぞれの線膨張係数が異なるので膨張量が相違し、この膨張量の相違により、半導体チップ10と中間部材30の間の第1接合材41および中間部材30と第1金属板21の間の第2接合材42にひずみが生じる。このとき、半導体チップ10と第1金属板21の間に中間部材30が配置され、第1接合材41を介して中間部材30が半導体チップ10に接合されており、第2接合材42を介して第1金属板21が中間部材30に接合されているため、第1接合材41と第2接合材42にひずみを分散できる。すなわち、もし半導体チップ10と第1金属板21の間に中間部材30が配置されておらず、1種類の接合材により半導体チップ10と第1金属板21が接合されていると、半導体チップ10と第1金属板21の膨張量の相違が1種類の接合材に全て影響し、ひずみを分散することができない。しかしながら、上記の構成によれば、半導体チップ10と中間部材30が第1接合材41により接合され、中間部材30と第1金属板21が第2接合材42により接合されるので、半導体チップ10と第1金属板21の膨張量の相違の影響が中間部材30を介して第1接合材41と第2接合材42に分散され、ひずみが分散される。また、半導体チップ10を接合する第1接合材41の剛性が第2接合材42の剛性より大きいので、第1接合材41による拘束力が第2接合材42による拘束力よりも強くなる。これにより、第1接合材41によって半導体チップ10の変形を抑制でき、半導体装置1の寿命を高めることができる。また、第2接合材42による拘束力が第1接合材41による拘束力よりも弱いので、第2接合材42が第1金属板21の膨張に追従できる。これにより、第2接合材42のクラックを抑制でき、半導体装置1の寿命を高めることができる。
According to the
また、第1接合材41のヤング率が半導体チップ10のヤング率より小さいので、第1接合材41が半導体チップ10よりも変形しやすく、半導体チップ10が第1接合材41により過度に拘束されることがない。これにより半導体チップ10を適度に保持でき、半導体チップ10の損傷を抑制できる。また、中間部材30の平面積が半導体チップ10の平面積より大きいので、第1接合材41の接合面積を広くすることができる。これにより、半導体チップ10を中間部材30に確実に接合でき、半導体装置1の寿命を高めることができる。
Further, since the Young's modulus of the
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。例えば、他の実施形態では、図5に示すように、中間部材30に複数の貫通孔36が形成されていてもよい。図5において、図1と同様の構成については同一の符号を付して説明を省略する。各貫通孔36は、中間部材30を厚さ方向に貫通している。貫通孔36は、第1金属板21から半導体チップ10に向かう方向に沿って延びている。貫通孔36は、半導体チップ10の下方に位置している。複数の貫通孔36は、半導体チップ10の端部103の位置より内側の位置に形成されている。他の例では、複数の貫通孔36は、半導体チップ10の端部103の位置より内側の位置と外側の位置の両方に形成されていてもよい。貫通孔36には、第2接合材42が充填されている。貫通孔36に充填された第2接合材42は、第1接合材41に密着している。このような構成によれば、中間部材30に貫通孔36が形成されているので、中間部材30が変形しやすくなり、第2接合材42のひずみを緩和できる。中間部材30に形成される貫通孔36の数は特に限定されるものではなく、少なくとも1つの貫通孔36が中間部材30に形成されていればよい。
As mentioned above, although one embodiment was described, a specific mode is not limited to the above-mentioned embodiment. For example, in another embodiment, as shown in FIG. 5, a plurality of through
また、上記実施形態では、平面視における中間部材30の平面積が半導体チップ10の平面積より大きかったが、この構成に限定されるものではない。他の実施形態では、平面視における中間部材30の平面積が半導体チップ10の平面積と同じ大きさであってもよい。
Moreover, in the said embodiment, although the plane area of the
また、上記実施形態では、第1接合材41の剛性が、第2接合材42の剛性より大きい構成であったが、この構成に限定されるものではない。他の実施形態では、第1接合材41の剛性が、第2接合材42の剛性と同じであってもよい。また、上記実施形態では、第1接合材41のヤング率が、第2接合材42のヤング率より大きい構成であったが、他の実施形態では、第1接合材41のヤング率が、第2接合材42のヤング率と同じであってもよい。この場合、第1接合材41の材質と第2接合材42の材質は、同様の材質を用いることができる。
Moreover, in the said embodiment, although the rigidity of the
以下、本明細書が開示する半導体装置の技術要素について説明する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。 The technical elements of the semiconductor device disclosed in this specification will be described below. Note that the technical elements described below are independent technical elements, and exhibit technical usefulness alone or in various combinations.
本明細書が一例として開示する半導体装置では、第1接合材の剛性が第2接合材の剛性以上であってもよい。 In the semiconductor device disclosed in this specification as an example, the rigidity of the first bonding material may be greater than or equal to the rigidity of the second bonding material.
本明細書が一例として開示する半導体装置では、第1接合材のヤング率が第2接合材のヤング率以上であってもよい。 In the semiconductor device disclosed in this specification as an example, the Young's modulus of the first bonding material may be greater than or equal to the Young's modulus of the second bonding material.
本明細書が一例として開示する半導体装置では、半導体チップの端部の位置より内側の位置において、中間部材に、金属板から半導体チップに向かう方向に沿って延びる少なくとも1つの貫通孔が形成されていてもよい。 In the semiconductor device disclosed in this specification as an example, at least one through hole extending along a direction from the metal plate toward the semiconductor chip is formed in the intermediate member at a position inside the position of the end portion of the semiconductor chip. May be.
本明細書が一例として開示する半導体装置では、第1接合材のヤング率が半導体チップのヤング率より小さくてもよい。中間部材の平面積が半導体チップの平面積より大きくてもよい。 In the semiconductor device disclosed in this specification as an example, the Young's modulus of the first bonding material may be smaller than the Young's modulus of the semiconductor chip. The plane area of the intermediate member may be larger than the plane area of the semiconductor chip.
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
1 :半導体装置
10 :半導体チップ
21 :第1金属板
22 :第2金属板
23 :スペーサ
30 :中間部材
36 :貫通孔
41 :第1接合材
42 :第2接合材
43 :第3接合材
60 :封止樹脂
71 :第1冷却器
72 :第2冷却器
91 :はんだペースト
100:金型
1: Semiconductor device 10: Semiconductor chip 21: 1st metal plate 22: 2nd metal plate 23: Spacer 30: Intermediate member 36: Through hole 41: 1st joining material 42: 2nd joining material 43: 3rd joining material 60 : Sealing resin 71: First cooler 72: Second cooler 91: Solder paste 100: Mold
Claims (4)
前記半導体チップに第1接合材を介して接合された中間部材と、
前記中間部材に第2接合材を介して接合された金属板と、を備え、
前記中間部材の線膨張係数が、前記半導体チップの線膨張係数より大きく、かつ、前記金属板の線膨張係数より小さく、
前記第1接合材の剛性が前記第2接合材の剛性以上である、半導体装置。 A semiconductor chip;
An intermediate member bonded to the semiconductor chip via a first bonding material;
A metal plate joined to the intermediate member via a second joining material,
The linear expansion coefficient of the intermediate member is larger than the linear expansion coefficient of the semiconductor chip and smaller than the linear expansion coefficient of the metal plate;
A semiconductor device, wherein the rigidity of the first bonding material is equal to or higher than the rigidity of the second bonding material.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170210A JP2016046403A (en) | 2014-08-25 | 2014-08-25 | Semiconductor device |
PCT/JP2015/068737 WO2016031381A1 (en) | 2014-08-25 | 2015-06-29 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170210A JP2016046403A (en) | 2014-08-25 | 2014-08-25 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016046403A true JP2016046403A (en) | 2016-04-04 |
Family
ID=55399285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014170210A Pending JP2016046403A (en) | 2014-08-25 | 2014-08-25 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016046403A (en) |
WO (1) | WO2016031381A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190157235A1 (en) * | 2016-07-28 | 2019-05-23 | Mitsubishi Electric Corporation | Semiconductor device |
JP2020027878A (en) * | 2018-08-10 | 2020-02-20 | 株式会社豊田中央研究所 | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003059951A (en) * | 2001-08-08 | 2003-02-28 | Nissan Motor Co Ltd | Semiconductor packaging structure |
JP2003133337A (en) * | 2001-10-23 | 2003-05-09 | Nissan Motor Co Ltd | Semiconductor-mounting structure and semiconductor mounting method |
JP2008147469A (en) * | 2006-12-12 | 2008-06-26 | Hitachi Ltd | Semiconductor device |
JP5114323B2 (en) * | 2008-07-04 | 2013-01-09 | 株式会社豊田自動織機 | Semiconductor device |
-
2014
- 2014-08-25 JP JP2014170210A patent/JP2016046403A/en active Pending
-
2015
- 2015-06-29 WO PCT/JP2015/068737 patent/WO2016031381A1/en active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190157235A1 (en) * | 2016-07-28 | 2019-05-23 | Mitsubishi Electric Corporation | Semiconductor device |
US12009332B2 (en) | 2016-07-28 | 2024-06-11 | Mitsubishi Electric Corporation | Semiconductor device having high yield strength intermediate plate |
JP2020027878A (en) * | 2018-08-10 | 2020-02-20 | 株式会社豊田中央研究所 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2016031381A1 (en) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107112316B (en) | Semiconductor module | |
US10522482B2 (en) | Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding | |
US10727152B2 (en) | Semiconductor apparatus | |
JP6094533B2 (en) | Semiconductor device | |
JP2016092266A (en) | Semiconductor device | |
US10658273B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2016031381A1 (en) | Semiconductor device | |
JP6418126B2 (en) | Semiconductor device | |
JP2014165240A (en) | Power module | |
KR20190005736A (en) | Semiconductor module | |
JP2015005571A (en) | Semiconductor device | |
JP2016111111A (en) | Semiconductor device | |
JP6910553B2 (en) | Semiconductor device | |
JP2018085366A (en) | Method of manufacturing semiconductor device | |
JP6380076B2 (en) | Semiconductor device | |
JP6011410B2 (en) | Semiconductor device assembly, power module substrate and power module | |
JP2014143342A (en) | Semiconductor module and manufacturing method of the same | |
JPWO2017077729A1 (en) | Semiconductor module and manufacturing method thereof | |
JP6827402B2 (en) | Semiconductor device | |
JP2015015412A (en) | Semiconductor device | |
JP2018129390A (en) | Semiconductor device | |
JP5987665B2 (en) | Semiconductor device | |
WO2022244065A1 (en) | Semiconductor device | |
JP2016139658A (en) | Semiconductor device | |
JP2018018932A (en) | Semiconductor module |