JP2015213100A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2015213100A JP2015213100A JP2014094492A JP2014094492A JP2015213100A JP 2015213100 A JP2015213100 A JP 2015213100A JP 2014094492 A JP2014094492 A JP 2014094492A JP 2014094492 A JP2014094492 A JP 2014094492A JP 2015213100 A JP2015213100 A JP 2015213100A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- surface protective
- semiconductor device
- gate electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、SiN表面保護膜を有する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device having a SiN surface protective film and a method for manufacturing the same.
AlGaN/GaNヘテロ接合構造が代表的に知られている窒化物半導体装置(GaN系トランジスタ)は、GaNがSiあるいはGaAsよりも高い絶縁破壊耐圧を有することから、高電圧・高出力動作が期待されるデバイスである。従って、信頼性確保の観点から、窒化物半導体装置は、高バイアス印加時におけるゲートへの逆方向リーク電流ができるだけ低いことが望ましい。 A nitride semiconductor device (GaN-based transistor), which is typically known as an AlGaN / GaN heterojunction structure, is expected to operate at high voltage and high power because GaN has a higher breakdown voltage than Si or GaAs. Device. Therefore, from the viewpoint of ensuring reliability, the nitride semiconductor device desirably has as low a reverse leakage current as possible to the gate when a high bias is applied.
逆方向リーク電流は、半導体表面における不純物準位および界面準位、あるいはこれらの準位密度に関係していると考えられている。また、逆方向リーク電流を抑制するために、半導体表面に対して直接接するゲート電極材料や保護膜の膜種の検討、あるいはゲート電極端における電界集中を緩和させるフィールドプレート構造の適用などがなされている。 The reverse leakage current is considered to be related to the impurity level and the interface level in the semiconductor surface, or the density of these levels. In addition, in order to suppress reverse leakage current, gate electrode materials that directly contact the semiconductor surface and film types of protective films have been studied, or field plate structures that reduce electric field concentration at the gate electrode end have been applied. Yes.
従来、半導体表面保護膜としては、絶縁性が高く比較的容易に形成可能なSiNが実用的な保護膜(SiN膜)として一般的に用いられている(例えば、特許文献1,2、非特許文献1参照)。
Conventionally, as a semiconductor surface protective film, SiN which has high insulation and can be formed relatively easily is generally used as a practical protective film (SiN film) (for example,
しかし、手放しにSiN膜を表面保護膜として用いるだけでは、逆方向リーク電流を十分に抑制することができない場合があるため、SiN膜中の水素(H)の含有量を規定することによって所望の特性を得ようとする技術(例えば、特許文献3参照)、あるいはフッ素(F)やカーボン(C)を特定の割合で含有させることによって逆方向リーク電流を抑制させる技術(例えば、特許文献4参照)が開示されている。 However, since the reverse leakage current may not be sufficiently suppressed by simply using the SiN film as a surface protection film, the desired content can be obtained by defining the content of hydrogen (H) in the SiN film. Technology for obtaining characteristics (for example, see Patent Document 3), or technology for suppressing reverse leakage current by containing fluorine (F) or carbon (C) at a specific ratio (for example, see Patent Document 4) ) Is disclosed.
上記の通り、SiN膜を表面保護膜として特性上好ましく実用的とされているものの、手放しにSiN膜を表面保護膜に適用するだけでは逆方向リーク電流を十分に抑制することができない場合がある。 As described above, although the SiN film is preferably used as a surface protective film in terms of characteristics, the reverse leakage current may not be sufficiently suppressed by simply applying the SiN film to the surface protective film. .
特許文献3では、SiN膜中の水素含有量を規定することによって逆方向リーク電流を抑制しようとしているが、水素を含有しないガスを用いてSiN膜を形成した場合において、必ずしも逆方向リーク電流が抑制されるわけではないことが知られている。
In
特許文献4では、SiN膜中にフッ素やカーボンを特定の割合で含有させることによって逆方向リーク電流を抑制しているが、高温環境下に曝された場合におけるSiN膜中のフッ素含有量の変動や、成膜条件に関わらず意図しないカーボンの含有が生じ得ることを考慮すると、制御性および再現性が十分な技術であるとは言い難い。 In Patent Document 4, reverse leakage current is suppressed by containing fluorine and carbon in a specific ratio in the SiN film. However, variation in fluorine content in the SiN film when exposed to a high temperature environment. In addition, it is difficult to say that the controllability and reproducibility are sufficient technologies in consideration of the fact that unintentional carbon content can occur regardless of the film formation conditions.
また、より簡易的にSiN膜の条件を規定した技術が開示されているが(例えば、特許文献5)、特許文献5は逆方向リーク電流を抑制するための技術ではなく、高周波用途には構造上適していない。
Moreover, although the technique which prescribed | regulated the conditions of SiN film | membrane more simply was disclosed (for example, patent document 5),
一方、半導体表面側に着目すると、半導体表面における窒素空孔の発生が、逆方向ゲートリーク電流を増大させる原因の一つになっているという考えがある。従って、逆方向リーク電流の抑制に有効なSiN膜を安定的に得るためには、SiN膜に付加的な技術を適用することよりも、半導体表面への影響を考慮しつつ、SiN膜そのものの基本的な仕様を規定することの方が重要である。 On the other hand, when attention is focused on the semiconductor surface side, there is an idea that the generation of nitrogen vacancies on the semiconductor surface is one of the causes for increasing the reverse gate leakage current. Therefore, in order to stably obtain an SiN film effective for suppressing reverse leakage current, the effect of the SiN film itself is considered while considering the influence on the semiconductor surface rather than applying an additional technique to the SiN film. It is more important to define basic specifications.
本発明は、このような問題を解決するためになされたものであり、逆方向リーク電流を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made to solve such a problem, and an object thereof is to provide a semiconductor device capable of suppressing reverse leakage current and a method for manufacturing the same.
上記の課題を解決するために、本発明による半導体装置は、窒化物半導体層と、窒化物半導体層上に形成されたSiNからなる保護膜とを備え、保護膜は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ保護膜中の水素の含有量が10%未満であることを特徴とする。 In order to solve the above-described problems, a semiconductor device according to the present invention includes a nitride semiconductor layer and a protective film made of SiN formed on the nitride semiconductor layer, and the protective film is stoichiometric Si 3. The Si / N ratio is higher than that of N 4 , and the hydrogen content in the protective film is less than 10%.
また、本発明による半導体装置の製造方法は、(a)窒化物半導体層を形成する工程と、(b)窒化物半導体層上にSiNからなる保護膜を形成する工程とを備え、工程(b)において、保護膜は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ保護膜中の水素の含有量が10%未満となるように形成されることを特徴とする。 The method for manufacturing a semiconductor device according to the present invention includes (a) a step of forming a nitride semiconductor layer and (b) a step of forming a protective film made of SiN on the nitride semiconductor layer. ), The protective film is formed so that the ratio of nitrogen is higher in the Si / N ratio than stoichiometric Si 3 N 4 and the hydrogen content in the protective film is less than 10%. Features.
本発明によると、半導体装置は、窒化物半導体層と、窒化物半導体層上に形成されたSiNからなる保護膜とを備え、保護膜は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ保護膜中の水素の含有量が10%未満であるため、逆方向リーク電流を抑制することが可能となる。 According to the present invention, a semiconductor device includes a nitride semiconductor layer and a protective film made of SiN formed on the nitride semiconductor layer, and the protective film is more Si / N than stoichiometric Si 3 N 4. Since the ratio of nitrogen is high and the hydrogen content in the protective film is less than 10%, the reverse leakage current can be suppressed.
また、半導体装置の製造方法は、(a)窒化物半導体層を形成する工程と、(b)窒化物半導体層上にSiNからなる保護膜を形成する工程とを備え、工程(b)において、保護膜は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ保護膜中の水素の含有量が10%未満となるように形成されるため、逆方向リーク電流を抑制することが可能となる。 The method for manufacturing a semiconductor device includes (a) a step of forming a nitride semiconductor layer, and (b) a step of forming a protective film made of SiN on the nitride semiconductor layer. In the step (b), Since the protective film is formed so that the ratio of nitrogen is higher in the Si / N ratio than stoichiometric Si 3 N 4 and the hydrogen content in the protective film is less than 10%, reverse leakage is caused. The current can be suppressed.
本発明の実施の形態について、図面を用いて以下に説明する。 Embodiments of the present invention will be described below with reference to the drawings.
<実施の形態1>
まず、本発明の実施の形態1による半導体装置の構成について説明する。
<
First, the configuration of the semiconductor device according to the first embodiment of the present invention will be described.
図1は、本実施の形態1による半導体装置の構成の一例を示す断面図である。 FIG. 1 is a cross-sectional view showing an example of the configuration of the semiconductor device according to the first embodiment.
図1に示すように、基板1上に、バッファ層2、GaNチャネル層3、AlGaNバリア層4(窒化物半導体層)が順に積層して形成されている。AlGaNバリア層4上には、ゲート電極7を挟んで、ソース電極5およびドレイン電極6が離間して形成されている。AlGaNバリア層4、ソース電極5、ドレイン電極6、およびゲート電極7を覆うように、SiN膜からなる表面保護膜8が形成されている。なお、ソース電極5およびドレイン電極6は、互いの形成位置が逆であってもよい。
As shown in FIG. 1, a
基板1は、SiC基板、サファイア基板、シリコン基板等、後にGaNチャネル層3を形成することができれば、いかなるものであってもよい。
The
バッファ層2は、GaNあるいはAlN等を用いて形成され、後にGaNチャネル層3を形成することができれば、いかなるものであってもよい。
The
ソース電極5およびドレイン電極6は、AlGaNバリア層4の表面に対してオーミック接触するように形成され、代表的にはTi/Al系が用いられる。例えば、Ti(20nm)/Al(100nm)/Ti(40nm)/Au(30nm)を形成し、600℃以上のアニーリング処理を行うことによってオーミック接触が得られる。その他必要に応じて、任意の電極構造およびオーミック形成プロセスを適用することが可能である。
The
ゲート電極7は、AlGaNバリア層4の表面に対してショットキー接触するように形成され、代表的にはNi/Au構造が用いられる。例えば、Ni(50nm)/Au(300nm)を蒸着あるいはスパッタリフトオフプロセスを用いて形成する。その他必要に応じて、ショットキー障壁が高いPtあるいはPd系電極材料等も適用することが可能である。 The gate electrode 7 is formed so as to be in Schottky contact with the surface of the AlGaN barrier layer 4 and typically has a Ni / Au structure. For example, Ni (50 nm) / Au (300 nm) is formed by vapor deposition or sputtering lift-off process. In addition, a Pt or Pd-based electrode material having a high Schottky barrier can be applied as necessary.
表面保護膜8は、AlGaNバリア層4、ソース電極5、ドレイン電極6、およびゲート電極7の表面を覆うように、ストイキオメトリなSi3N4膜を基準としたときに、Si/N比において窒素過剰であって、かつ表面保護膜8中に含まれる水素の含有量が10%未満であるSiN膜によって形成される。すなわち、表面保護膜8は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ表面保護膜8中の水素の含有量が10%未満である。
When the surface protective film 8 is based on a stoichiometric Si 3 N 4 film so as to cover the surfaces of the AlGaN barrier layer 4, the
次に、半導体装置の製造方法について、図2を用いて説明する。図2は、半導体装置の製造工程の一例を示す図である。 Next, a method for manufacturing a semiconductor device will be described with reference to FIG. FIG. 2 is a diagram illustrating an example of a manufacturing process of a semiconductor device.
まず、図2に示すように、半絶縁性SiCの基板1上に、GaNあるいはAlNからなるバッファ層2を形成する。次いで、バッファ層2上に、GaNチャネル層3およびAlGaNバリア層4を順に積層して形成する(AlGaN/GaN構造)。次いで、AlGaNバリア層4上に、Ti(20nm)/Al(100nm)/Ti(40nm)/Au(30nm)からなるソース電極5およびドレイン電極6と、Ni(50nm)/Au(300nm)からなるゲート電極7を形成する。
First, as shown in FIG. 2, a
次に、AlGaNバリア層4、ソース電極5、ドレイン電極6、およびゲート電極7の表面を覆うように、SiN膜を表面保護膜8として形成する。表面保護膜8の膜厚は、例えば80nmとする。その結果、図1に示すような半導体装置が得られる。
Next, a SiN film is formed as a surface protective film 8 so as to cover the surfaces of the AlGaN barrier layer 4, the
表面保護膜8の成膜方法としては、例えば意図的に水素を含まないガス(ArガスおよびN2ガス)のみで成膜処理することが可能であり、かつ成膜時のガス流量の調整自由度が高いECR(Electron Cyclotron Resonance)スパッタ法を用いるものとする。ガス流量は、例えばストイキオメトリなSi3N4膜を成膜するためのガス流量を基準としたときに、N2ガス流量のみを150%とする。これにより、ストイキオメトリなSi3N4膜を基準としたときに、Si/N比において窒素過剰であって、かつ表面保護膜8中に含まれる水素の含有量が10%未満であるSiN膜を表面保護膜8として形成することができる。 As a method for forming the surface protective film 8, for example, it is possible to intentionally form a film using only hydrogen-free gas (Ar gas and N 2 gas) and to freely adjust the gas flow rate during film formation. A high-frequency ECR (Electron Cyclotron Resonance) sputtering method is used. As for the gas flow rate, for example, when the gas flow rate for forming a stoichiometric Si 3 N 4 film is used as a reference, only the N 2 gas flow rate is set to 150%. Accordingly, when the stoichiometric Si 3 N 4 film is used as a reference, the Si / N ratio is excessive in nitrogen and the content of hydrogen contained in the surface protective film 8 is less than 10%. A film can be formed as the surface protective film 8.
以上のことから、本実施の形態1によれば、Si/N比において窒素過剰なSiN膜を表面保護膜8とすることによって、窒化物半導体層(本実施の形態1の例ではAlGaNバリア層4)の表面に生じている窒素空乏を補う役割を果たし、窒素空乏に起因した逆方向リーク電流を抑制することができる。また、表面保護膜8中の水素の含有量を規定することによって、表面保護膜8に含有する水素に起因した不純物準位の低減を図ることができ、当該不純物準位の低減により逆方向リーク電流あるいは電子の捕獲を抑制することができる。例えば、図3に示すように、本実施の形態1による表面保護膜8を用いた半導体装置の方が、窒素欠乏のSiN膜やストイキメトリなSiN膜を用いた半導体装置よりも、逆方向リーク電流を抑制していることが分かる。従って、表面保護膜8であるSiN膜の成膜に起因した意図しない逆方向リーク電流を抑制し、半導体装置の信頼性を向上させることができる。 From the above, according to the first embodiment, the SiN film having an excess of nitrogen in the Si / N ratio is used as the surface protective film 8, thereby forming a nitride semiconductor layer (in the example of the first embodiment, an AlGaN barrier layer). It plays a role of supplementing the nitrogen depletion occurring on the surface of 4), and the reverse leakage current due to the nitrogen depletion can be suppressed. Further, by defining the content of hydrogen in the surface protective film 8, it is possible to reduce the impurity level caused by the hydrogen contained in the surface protective film 8, and the reverse leakage due to the reduction of the impurity level. Current or electron capture can be suppressed. For example, as shown in FIG. 3, the semiconductor device using the surface protective film 8 according to the first embodiment has a reverse leakage than the semiconductor device using a nitrogen-deficient SiN film or stoichiometric SiN film. It can be seen that the current is suppressed. Therefore, unintended reverse leakage current due to the formation of the SiN film as the surface protective film 8 can be suppressed, and the reliability of the semiconductor device can be improved.
なお、本実施の形態1では、表面保護膜8としてSiN膜を形成した場合における意図しない逆方向リーク電流の増加を抑え、逆方向リーク電流を抑制する効果を確実に得ることを目的としているため、別段膜厚を詳細に規定していない。しかし、本実施の形態1による表面保護膜8を適用することによって、各設計上の膜厚に対応した効果を得ることができる。 In the first embodiment, it is intended to suppress the increase of the unintended reverse leakage current when the SiN film is formed as the surface protective film 8 and to surely obtain the effect of suppressing the reverse leakage current. The film thickness is not specified in detail. However, by applying the surface protective film 8 according to the first embodiment, an effect corresponding to the thickness of each design can be obtained.
<実施の形態2>
まず、本発明の実施の形態2による半導体装置の構成について説明する。
<
First, the configuration of the semiconductor device according to the second embodiment of the present invention will be described.
図4は、本発明の実施の形態2による半導体装置の構成の一例を示す図である。 FIG. 4 is a diagram showing an example of the configuration of the semiconductor device according to the second embodiment of the present invention.
図4に示すように、本実施の形態2では、表面保護膜が複数層(図4の例では、下層表面保護膜9および上層表面保護膜10)を積層することにより形成されることを特徴としている。その他の構成は、実施の形態1と同様であるため、ここでは説明を省略する。 As shown in FIG. 4, the second embodiment is characterized in that the surface protective film is formed by laminating a plurality of layers (in the example of FIG. 4, the lower surface protective film 9 and the upper surface protective film 10). It is said. Other configurations are the same as those in the first embodiment, and thus description thereof is omitted here.
下層表面保護膜9は、表面保護膜を形成する複数層のうちの最もAlGaNバリア層4(窒化物半導体層)側に形成される最下層であり、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ下層表面保護膜9中の水素の含有量が10%未満であるSiN膜である。なお、下層表面保護膜9の膜厚は、例えば10nmであるものとする。 The lower surface protective film 9 is the lowest layer formed on the most AlGaN barrier layer 4 (nitride semiconductor layer) side among the plurality of layers forming the surface protective film, and is lower than stoichiometric Si 3 N 4. The SiN film has a high nitrogen ratio in the / N ratio and the hydrogen content in the lower surface protective film 9 is less than 10%. In addition, the film thickness of the lower surface protective film 9 shall be 10 nm, for example.
上層表面保護膜10は、SiN膜である下層表面保護膜9よりもバンドギャップが大きいAl2O3膜である。なお、上層表面保護膜10の膜厚は、例えば70nmである。
The upper surface
次に、半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device will be described.
まず、基板1上にバッファ層2、GaNチャネル層3、およびAlGaNバリア層4を積層して形成し、AlGaNバリア層4上にソース電極5、ドレイン電極6、およびゲート電極7を形成する。これらの製造方法については、実施の形態1(図2参照)と同様であるため、ここでは説明を省略する。
First, the
次に、AlGaNバリア層4、ソース電極5、ドレイン電極6、およびゲート電極7の表面を覆うように、SiN膜を下層表面保護膜9(例えば10nm)として形成する。次いで、下層表面保護膜9上に、上層表面保護膜10(例えば70nm)を形成する。その結果、図4に示すような半導体装置が得られる。
Next, a SiN film is formed as a lower surface protective film 9 (for example, 10 nm) so as to cover the surfaces of the AlGaN barrier layer 4, the
下層表面保護膜9および上層表面保護膜10の成膜方法としては、例えばECR−スパッタ法や、膜厚制御性に優れたALD(Atomic Layer Deposition)法を用いるものとする。これにより、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ下層表面保護膜9中の水素の含有量が10%未満であるSiN膜を下層表面保護膜9として形成し、下層表面保護膜9よりもバンドギャップが大きい膜を上層表面保護膜10として形成することができる。
As a method for forming the lower surface protective film 9 and the upper surface
以上のことから、本実施の形態2によれば、表面保護膜を複数層(下層表面保護膜9、上層表面保護膜10)で形成することによって、SiN膜の成膜に起因した意図しない逆方向リーク電流を抑制しつつ、SiN膜よりも高い絶縁破壊耐圧を有する表面保護膜を構成することができる。従って、実施の形態1よりも半導体装置の信頼性を向上させることができる。 From the above, according to the second embodiment, by forming the surface protective film with a plurality of layers (lower surface protective film 9 and upper surface protective film 10), an unintended reverse caused by the formation of the SiN film. A surface protective film having a higher breakdown voltage than that of the SiN film can be formed while suppressing the direction leakage current. Therefore, the reliability of the semiconductor device can be improved as compared with the first embodiment.
なお、本実施の形態2では、表面保護膜が2層(下層表面保護膜9、上層表面保護膜10)を積層して形成される場合について説明したが、これに限るものではなく、3層以上であってもよい。この場合、最下層がストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ当該最下層中の水素の含有量が10%未満であるSiN膜であればよく、最下層以外の層が最下層よりもバンドギャップが大きければよい。 In the second embodiment, the case where the surface protective film is formed by laminating two layers (the lower surface protective film 9 and the upper surface protective film 10) has been described. It may be the above. In this case, the lowermost layer may be a SiN film in which the ratio of nitrogen is higher in the Si / N ratio than the stoichiometric Si 3 N 4 and the hydrogen content in the lowermost layer is less than 10%, It is only necessary that layers other than the lowermost layer have a larger band gap than the lowermost layer.
<実施の形態3>
まず、本発明の実施の形態3による半導体装置の構成について説明する。
<
First, the configuration of the semiconductor device according to the third embodiment of the present invention will be described.
図5は、本発明の実施の形態3による半導体装置の構成の一例を示す図である。 FIG. 5 is a diagram showing an example of the configuration of the semiconductor device according to the third embodiment of the present invention.
図5に示すように、本実施の形態3では、ゲート電極12および表面保護膜11によりフィールドプレート構造を形成することを特徴としている。その他の構成は、実施の形態1と同様であるため、ここでは説明を省略する。
As shown in FIG. 5, the third embodiment is characterized in that a field plate structure is formed by the
表面保護膜11は、AlGaNバリア層4、ソース電極5、およびドレイン電極6の表面を覆うように形成され、かつゲート電極12を形成すべき個所に開口部を有している。なお、表面保護膜11は、実施の形態1の表面保護膜8と同様、ストイキオメトリなSi3N4膜を基準としたときに、Si/N比において窒素過剰であって、かつ表面保護膜11中に含まれる水素の含有量が10%未満であるSiN膜によって形成される。
The surface
ゲート電極12は、表面保護膜11の開口部を充填し、かつ一部が表面保護膜11を覆うように形成されている。なお、ゲート電極12の構成(層構造)は、実施の形態1のゲート電極7と同様、Ni(50nm)/Au(300nm)からなるものとする。
The
次に、半導体装置の製造方法について、図6〜8を用いて説明する。図6〜8は、半導体装置の製造工程の一例を示す図である。 Next, a method for manufacturing a semiconductor device will be described with reference to FIGS. 6-8 is a figure which shows an example of the manufacturing process of a semiconductor device.
まず、図6に示すように、基板1上にバッファ層2、GaNチャネル層3、およびAlGaNバリア層4を積層して形成し、AlGaNバリア層4上にソース電極5およびドレイン電極6を形成する。これらの製造方法については、実施の形態1(図2参照)と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極12を形成しない。
First, as shown in FIG. 6, the
次に、図7に示すように、AlGaNバリア層4、ソース電極5、およびドレイン電極6の表面を覆うように表面保護膜11(例えば80nm)を形成し、ゲート電極12を形成すべき個所にリソグラフィおよびドライエッチングを用いて開口部(ゲート開口パターン)を形成する。
Next, as shown in FIG. 7, a surface protective film 11 (for example, 80 nm) is formed so as to cover the surfaces of the AlGaN barrier layer 4, the
次に、図8に示すように、ゲート電極12を形成するためのパターン13を表面保護膜11の開口部に合わせてリソグラフィ法によって形成する。
Next, as shown in FIG. 8, a
次に、実施の形態1のゲート電極7と同様のNi(50nm)/Au(300nm)を用いて蒸着リフトオフ法を適用することによってゲート電極12を形成する。その結果、図5に示すようなフィールドプレート構造を有する半導体装置が得られる。
Next, the
以上のことから、本実施の形態3によれば、SiN膜の成膜に起因した意図しない逆方向リーク電流を抑制しつつ、フィールドプレート構造によって電界集中が緩和されるため、有限に存在する界面準位および不純物準位を介した逆方向リーク電流をさらに抑制することが可能となる。すなわち、本実施の形態3の構成を採用することによって、フィールドプレート構造の効果をさらに高め、かつ逆方向リーク電流を抑制することができるため、手放しにSiN膜を用いたフィールドプレート構造を採用した半導体装置よりも信頼性を向上させることができる。 From the above, according to the third embodiment, the electric field concentration is alleviated by the field plate structure while suppressing the unintended reverse leakage current resulting from the formation of the SiN film, and thus the finite interface exists. It becomes possible to further suppress the reverse leakage current via the level and the impurity level. That is, by adopting the configuration of the third embodiment, the effect of the field plate structure can be further enhanced and the reverse leakage current can be suppressed. Therefore, the field plate structure using the SiN film is adopted as a hand. Reliability can be improved as compared with a semiconductor device.
なお、本実施の形態3では、表面保護膜11が1層の場合について説明したが、これに限るものではない。例えば、実施の形態2のように、表面保護膜11は複数層を積層して形成されてもよい。この場合、最下層(図5の例ではAlGaNバリア層4に接する層)がストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ当該最下層中の水素の含有量が10%未満であるSiN膜であればよく、最下層以外の層が最下層よりもバンドギャップが大きければよい。
In the third embodiment, the case where the surface
<実施の形態4>
まず、本発明の実施の形態4による半導体装置の構成について説明する。
<Embodiment 4>
First, the configuration of the semiconductor device according to the fourth embodiment of the present invention will be described.
図9は、本発明の実施の形態4による半導体装置の構成の一例を示す図である。 FIG. 9 is a diagram showing an example of the configuration of the semiconductor device according to the fourth embodiment of the present invention.
図9に示すように、本実施の形態4では、ゲート電極15、表面保護膜14、およびAlGaNバリア層4(窒化物半導体層)によりMIS(Metal-Insulator-Semiconductor)構造を形成することを特徴としている。すなわち、表面保護膜14は、半導体装置の表面を保護する機能と、MIS構造における絶縁膜としての機能とを兼ね備えている。その他の構成は、実施の形態1と同様であるため、ここでは説明を省略する。
As shown in FIG. 9, the fourth embodiment is characterized in that a MIS (Metal-Insulator-Semiconductor) structure is formed by the
表面保護膜14は、AlGaNバリア層4、ソース電極5、およびドレイン電極6の表面を覆うように形成され、かつAlGaNバリア層4とゲート電極15との間に形成されている。なお、表面保護膜14は、実施の形態1の表面保護膜8と同様、ストイキオメトリなSi3N4膜を基準としたときに、Si/N比において窒素過剰であって、かつ表面保護膜14中に含まれる水素の含有量が10%未満であるSiN膜によって形成される。また、表面保護膜14の膜厚は、例えば5nmであるものとする。
The surface
ゲート電極15は、表面保護膜14上に形成されている。なお、ゲート電極15の構成(層構造)は、実施の形態1のゲート電極7と同様、Ni(50nm)/Au(300nm)からなるものとする。
The
次に、半導体装置の製造方法について、図10,11を用いて説明する。図10,11は、半導体装置の製造工程の一例を示す図である。 Next, a method for manufacturing a semiconductor device will be described with reference to FIGS. 10 and 11 are diagrams illustrating an example of a manufacturing process of a semiconductor device.
まず、実施の形態3の図6と同様、基板1上にバッファ層2、GaNチャネル層3、およびAlGaNバリア層4を積層して形成し、AlGaNバリア層4上にソース電極5およびドレイン電極6を形成する。これらの製造方法については、実施の形態3と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極15を形成しない。
First, similarly to FIG. 6 of the third embodiment, the
次に、図10に示すように、AlGaNバリア層4、ソース電極5、およびドレイン電極6の表面を覆うように表面保護膜14(例えば5nm)を形成する。
Next, as shown in FIG. 10, a surface protective film 14 (for example, 5 nm) is formed so as to cover the surfaces of the AlGaN barrier layer 4, the
次に、図11に示すように、表面保護膜14上に、ゲート電極15を形成するためのパターン16をリソグラフィ法によって形成する。
Next, as shown in FIG. 11, a
次に、パターン16に対して、実施の形態1のゲート電極7と同様のNi(50nm)/Au(300nm)を用いて蒸着リフトオフ法を適用することによってゲート電極15を形成する。その結果、図9に示すようなMIS構造を有する半導体装置が得られる。
Next, the
MIS構造を有する半導体装置では、絶縁膜と半導体層との間における界面準位および不純物準位が逆方向リーク電流のリークパスの一因となり得る。従って、本実施の形態4による表面保護膜14をMIS構造の半導体装置に採用することによって、MIS構造の効果をさらに高め、かつ逆方向リーク電流を抑制することができるため、手放しにSiN膜を用いたMIS構造を採用した半導体装置よりも信頼性を向上させることができる。
In a semiconductor device having an MIS structure, an interface level and an impurity level between an insulating film and a semiconductor layer can contribute to a leak path of a reverse leakage current. Therefore, by adopting the surface
<実施の形態5>
まず、本発明の実施の形態5による半導体装置の構成について説明する。
<
First, the configuration of the semiconductor device according to the fifth embodiment of the present invention will be described.
図12は、本発明の実施の形態5による半導体装置の構成の一例を示す図である。 FIG. 12 is a diagram showing an example of the configuration of the semiconductor device according to the fifth embodiment of the present invention.
図12に示すように、本実施の形態5では、表面保護膜が複数層(図12の例では、下層表面保護膜17および上層表面保護膜18)を積層することにより形成されることを特徴としている。その他の構成は、実施の形態4と同様であるため、ここでは説明を省略する。
As shown in FIG. 12, the fifth embodiment is characterized in that the surface protective film is formed by laminating a plurality of layers (in the example of FIG. 12, the lower surface
下層表面保護膜17は、表面保護膜を形成する複数層のうちの最もAlGaNバリア層4(窒化物半導体層)側に形成される最下層であり、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ下層表面保護膜17中の水素の含有量が10%未満であるSiN膜である。なお、下層表面保護膜17の膜厚は、例えば5nmであるものとする。
The lower surface
上層表面保護膜18は、SiN膜である下層表面保護膜17よりもバンドギャップが大きいAl2O3膜である。なお、上層表面保護膜18の膜厚は、例えば5nmであるものとする。
The upper surface
ゲート電極19は、上層表面保護膜18上に形成されている。なお、ゲート電極19の構成(層構造)は、実施の形態4のゲート電極15と同様、Ni(50nm)/Au(300nm)からなるものとする。
The
次に、半導体装置の製造方法について、図13,14を用いて説明する。図13,14は、半導体装置の製造工程の一例を示す図である。 Next, a method for manufacturing a semiconductor device will be described with reference to FIGS. 13 and 14 are diagrams illustrating an example of a manufacturing process of a semiconductor device.
まず、実施の形態4と同様、基板1上にバッファ層2、GaNチャネル層3、およびAlGaNバリア層4を積層して形成し、AlGaNバリア層4上にソース電極5およびドレイン電極6を形成する。これらの製造方法については、実施の形態4と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極19を形成しない。
First, as in the fourth embodiment, the
次に、図13に示すように、AlGaNバリア層4、ソース電極5、およびドレイン電極6の表面を覆うように、SiN膜を下層表面保護膜17(例えば5nm)として形成する。次いで、下層表面保護膜17上に、上層表面保護膜18(例えば5nm)を形成する。下層表面保護膜17および上層表面保護膜18の成膜方法としては、例えばECR−スパッタ法や、膜厚制御性に優れたALD法を用いるものとする。
Next, as shown in FIG. 13, a SiN film is formed as a lower surface protective film 17 (for example, 5 nm) so as to cover the surfaces of the AlGaN barrier layer 4, the
次に、図14に示すように、上層表面保護膜18上に、ゲート電極19を形成するためのパターン20をリソグラフィ法によって形成する。
Next, as shown in FIG. 14, a
次に、パターン20に対して、実施の形態4のゲート電極15と同様のNi(50nm)/Au(300nm)を用いて蒸着リフトオフ法を適用することによってゲート電極19を形成する。その結果、図12に示すようなMIS構造を有する半導体装置が得られる。
Next, the
以上のことから、本実施の形態5によれば、表面保護膜を複数層(下層表面保護膜17、上層表面保護膜18)で形成することによって、SiN膜の成膜に起因した意図しない逆方向リーク電流を抑制しつつ、SiN膜よりも高い絶縁破壊耐圧を有する表面保護膜を構成することができる。従って、実施の形態4よりも半導体装置の信頼性を向上させることができる。
From the above, according to the fifth embodiment, by forming the surface protective film with a plurality of layers (lower surface
なお、本実施の形態5では、表面保護膜が2層(下層表面保護膜17、上層表面保護膜18)を積層して形成される場合について説明したが、これに限るものではなく、3層以上であってもよい。この場合、最下層がストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ当該最下層中の水素の含有量が10%未満であるSiN膜であればよく、また、最下層以外の層が最下層よりもバンドギャップが大きければよい。
In the fifth embodiment, the case where the surface protective film is formed by laminating two layers (the lower surface
<実施の形態6>
まず、本発明の実施の形態6による半導体装置の構成について説明する。
<
First, the configuration of the semiconductor device according to the sixth embodiment of the present invention will be described.
図15は、本発明の実施の形態6による半導体装置の構成の一例を示す図である。 FIG. 15 is a diagram showing an example of the configuration of the semiconductor device according to the sixth embodiment of the present invention.
図15に示すように、本実施の形態6では、ゲート電極23、下層表面保護膜21、およびAlGaNバリア層4(窒化物半導体層)によりMIS構造を形成するとともに、ゲート電極23および上層表面保護膜22によりフィールドプレート構造を形成することを特徴としている。その他の構成は、実施の形態5と同様であるため、ここでは説明を省略する。
As shown in FIG. 15, in the sixth embodiment, the
下層表面保護膜21は、AlGaNバリア層4、ソース電極5、およびドレイン電極6の表面を覆うように形成される。また、下層表面保護膜21は、表面保護膜を形成する複数層のうちの最もAlGaNバリア層4(窒化物半導体層)側に形成される最下層であり、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ下層表面保護膜21中の水素の含有量が10%未満であるSiN膜である。なお、下層表面保護膜21の膜厚は、例えば5nmであるものとする。
The lower surface
上層表面保護膜22は、下層表面保護膜21の表面を覆うように形成され、かつゲート電極23を形成すべき個所に開口部を有している。また、上層表面保護膜22は、SiN膜である下層表面保護膜21よりもバンドギャップが大きいAl2O3膜である。なお、上層表面保護膜22の膜厚は、例えば5nmである。
The upper surface
ゲート電極23は、上層表面保護膜22の開口部を充填し、かつ一部が上層表面保護膜22を覆うように形成されている。なお、ゲート電極23の構成(層構造)は、実施の形態5のゲート電極19と同様、Ni(50nm)/Au(300nm)からなるものとする。
The
次に、半導体装置の製造方法について、図16〜18を用いて説明する。図16〜18は、半導体装置の製造工程の一例を示す図である。 Next, a method for manufacturing a semiconductor device will be described with reference to FIGS. 16 to 18 are diagrams illustrating an example of the manufacturing process of the semiconductor device.
まず、実施の形態5と同様、基板1上にバッファ層2、GaNチャネル層3、およびAlGaNバリア層4を積層して形成し、AlGaNバリア層4上にソース電極5およびドレイン電極6を形成する。これらの製造方法については、実施の形態5と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極23を形成しない。
First, as in the fifth embodiment, the
次に、図16に示すように、AlGaNバリア層4、ソース電極5、およびドレイン電極6の表面を覆うように、SiN膜を下層表面保護膜21(例えば5nm)として形成する。次いで、下層表面保護膜21上に、上層表面保護膜22(例えば5nm)を形成する。下層表面保護膜21および上層表面保護膜22の成膜方法としては、例えばECR−スパッタ法や、膜厚制御性に優れたALD法を用いるものとする。
Next, as shown in FIG. 16, a SiN film is formed as a lower surface protective film 21 (for example, 5 nm) so as to cover the surfaces of the AlGaN barrier layer 4, the
次に、図17に示すように、上層表面保護膜22に対して、ゲート電極23を形成すべき個所にリソグラフィ(図示せず)およびドライエッチングを用いて開口部(ゲート開口パターン)を形成する。上層表面保護膜22に開口部を形成する方法としては、塩素ガス、メタンガス、およびアルゴンガスを用いたドライエッチング、あるいは強アルカリ性の現像液を用いたウェットエッチング等による方法がある。
Next, as shown in FIG. 17, openings (gate opening patterns) are formed in the upper surface
次に、図18に示すように、ゲート電極23を形成するためのパターン24を上層表面保護膜22の開口部に合わせてリソグラフィ法によって形成する。
Next, as shown in FIG. 18, a
次に、実施の形態5のゲート電極19と同様のNi(50nm)/Au(300nm)を用いて蒸着リフトオフ法を適用することによってゲート電極23を形成する。その結果、図15に示すようなMIS構造およびフィールドプレート構造を有する半導体装置(フィールドプレート構造を有するMIS型の半導体装置)が得られる。
Next, the
以上のことから、本実施の形態6によれば、実施の形態5による効果に加えて、フィールドプレート構造による電界緩和の効果を得ることができる。従って、実施の形態5よりも半導体装置の信頼性を向上させることができる。 From the above, according to the sixth embodiment, in addition to the effect of the fifth embodiment, the effect of electric field relaxation by the field plate structure can be obtained. Therefore, the reliability of the semiconductor device can be improved as compared with the fifth embodiment.
なお、本実施の形態6では、表面保護膜が2層(下層表面保護膜21、上層表面保護膜22)を積層して形成される場合について説明したが、これに限るものではなく、3層以上であってもよい。この場合、最下層がストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ当該最下層中の水素の含有量が10%未満であるSiN膜であればよく、また、最下層以外の層が最下層よりもバンドギャップが大きければよい。そして、ゲート電極は、一部が最下層と接するように形成されればよい。
In the sixth embodiment, the case where the surface protective film is formed by stacking two layers (the lower surface
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
1 基板、2 バッファ層、3 GaNチャネル層、4 AlGaNバリア層、5 ソース電極、6 ドレイン電極、7 ゲート電極、8 表面保護膜、9 下層表面保護膜、10 上層表面保護膜、11 表面保護膜、12 ゲート電極、13 パターン、14 表面保護膜、15 ゲート電極、16 パターン、17 下層表面保護膜、18 上層表面保護膜、19 ゲート電極、20 パターン、21 下層表面保護膜、22 上層表面保護膜、23 ゲート電極、24 パターン。 1 substrate, 2 buffer layer, 3 GaN channel layer, 4 AlGaN barrier layer, 5 source electrode, 6 drain electrode, 7 gate electrode, 8 surface protective film, 9 lower surface protective film, 10 upper surface protective film, 11 surface protective film , 12 Gate electrode, 13 patterns, 14 Surface protective film, 15 Gate electrode, 16 patterns, 17 Lower surface protective film, 18 Upper surface protective film, 19 Gate electrode, 20 patterns, 21 Lower surface protective film, 22 Upper surface protective film , 23 Gate electrode, 24 patterns.
Claims (10)
前記窒化物半導体層上に形成されたSiNからなる保護膜と、
を備え、
前記保護膜は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ前記保護膜中の水素の含有量が10%未満であることを特徴とする、半導体装置。 A nitride semiconductor layer;
A protective film made of SiN formed on the nitride semiconductor layer;
With
The protective film is characterized in that the ratio of nitrogen is higher in the Si / N ratio than stoichiometric Si 3 N 4 and the hydrogen content in the protective film is less than 10%. .
前記複数層のうちの最も前記窒化物半導体層側に形成される最下層は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ前記最下層中の水素の含有量が10%未満であり、
前記複数層のうちの前記最下層以外の層は、前記最下層よりもバンドギャップが大きいことを特徴とする、請求項1に記載の半導体装置。 The protective film is formed by laminating a plurality of layers,
The lowermost layer formed on the nitride semiconductor layer side of the plurality of layers has a higher nitrogen ratio in the Si / N ratio than stoichiometric Si 3 N 4 , and hydrogen in the lowermost layer. The content is less than 10%,
2. The semiconductor device according to claim 1, wherein a layer other than the lowest layer of the plurality of layers has a band gap larger than that of the lowest layer.
前記ゲート電極および前記保護膜によりフィールドプレート構造を形成することを特徴とする、請求項1または2に記載の半導体装置。 A gate electrode formed on the nitride semiconductor layer;
The semiconductor device according to claim 1, wherein a field plate structure is formed by the gate electrode and the protective film.
前記ゲート電極、前記保護膜、および前記窒化物半導体層によりMIS(Metal-Insulator-Semiconductor)構造を形成することを特徴とする、請求項1または2に記載の半導体装置。 A gate electrode formed on the protective film;
The semiconductor device according to claim 1, wherein a MIS (Metal-Insulator-Semiconductor) structure is formed by the gate electrode, the protective film, and the nitride semiconductor layer.
(b)前記窒化物半導体層上にSiNからなる保護膜を形成する工程と、
を備え、
前記工程(b)において、前記保護膜は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ前記保護膜中の水素の含有量が10%未満となるように形成されることを特徴とする、半導体装置の製造方法。 (A) forming a nitride semiconductor layer;
(B) forming a protective film made of SiN on the nitride semiconductor layer;
With
In the step (b), the protective film has a higher nitrogen ratio in the Si / N ratio than stoichiometric Si 3 N 4 , and the hydrogen content in the protective film is less than 10%. A method for manufacturing a semiconductor device, comprising:
前記保護膜は、複数層を積層することにより形成され、
前記複数層のうちの最も前記窒化物半導体層側に形成される最下層は、ストイキオメトリなSi3N4よりもSi/N比において窒素の比率が高く、かつ前記最下層中の水素の含有量が10%未満であり、
前記複数層のうちの前記最下層以外の層は、前記最下層よりもバンドギャップが大きいことを特徴とする、請求項6に記載の半導体装置の製造方法。 In the step (b),
The protective film is formed by laminating a plurality of layers,
The lowermost layer formed on the nitride semiconductor layer side of the plurality of layers has a higher nitrogen ratio in the Si / N ratio than stoichiometric Si 3 N 4 , and hydrogen in the lowermost layer. The content is less than 10%,
The method for manufacturing a semiconductor device according to claim 6, wherein a layer other than the lowermost layer of the plurality of layers has a band gap larger than that of the lowermost layer.
前記工程(b)で形成された前記保護膜、および前記工程(c)で形成された前記ゲート電極によりフィールドプレート構造を形成することを特徴とする、請求項6または7に記載の半導体装置の製造方法。 (C) further comprising a step of forming a gate electrode on the nitride semiconductor layer;
8. The semiconductor device according to claim 6, wherein a field plate structure is formed by the protective film formed in the step (b) and the gate electrode formed in the step (c). Production method.
前記工程(d)で形成された前記ゲート電極、前記工程(b)で形成された前記保護膜、および前記工程(a)で形成された前記窒化物半導体層によりMIS(Metal-Insulator-Semiconductor)構造を形成することを特徴とする、請求項6または7に記載の半導体装置の製造方法。 (D) further comprising a step of forming a gate electrode on the protective film;
MIS (Metal-Insulator-Semiconductor) is formed by the gate electrode formed in the step (d), the protective film formed in the step (b), and the nitride semiconductor layer formed in the step (a). 8. The method of manufacturing a semiconductor device according to claim 6, wherein a structure is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014094492A JP2015213100A (en) | 2014-05-01 | 2014-05-01 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014094492A JP2015213100A (en) | 2014-05-01 | 2014-05-01 | Semiconductor device and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015213100A true JP2015213100A (en) | 2015-11-26 |
Family
ID=54697225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014094492A Pending JP2015213100A (en) | 2014-05-01 | 2014-05-01 | Semiconductor device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015213100A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092282A (en) * | 2015-11-11 | 2017-05-25 | 住友電気工業株式会社 | Semiconductor device |
JP2018073974A (en) * | 2016-10-28 | 2018-05-10 | 三菱電機株式会社 | Semiconductor device and method of manufacturing the same |
CN108630534A (en) * | 2017-03-24 | 2018-10-09 | 住友电气工业株式会社 | The method that Ohmic electrode is formed on nitride semi-conductor material |
JP2020017578A (en) * | 2018-07-23 | 2020-01-30 | 株式会社東芝 | Semiconductor device and method of manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165493A (en) * | 2005-12-13 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | Heterostructure field-effect transistor using nitride semiconductor |
JP2007227449A (en) * | 2006-02-21 | 2007-09-06 | Oki Electric Ind Co Ltd | Method of manufacturing group iii nitride semiconductor high electron mobility transistor |
JP2009055042A (en) * | 2007-08-28 | 2009-03-12 | Cree Inc | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
JP2013149851A (en) * | 2012-01-20 | 2013-08-01 | Sharp Corp | Nitride semiconductor device |
JP2013187219A (en) * | 2012-03-06 | 2013-09-19 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
WO2014055315A1 (en) * | 2012-10-04 | 2014-04-10 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
-
2014
- 2014-05-01 JP JP2014094492A patent/JP2015213100A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165493A (en) * | 2005-12-13 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | Heterostructure field-effect transistor using nitride semiconductor |
JP2007227449A (en) * | 2006-02-21 | 2007-09-06 | Oki Electric Ind Co Ltd | Method of manufacturing group iii nitride semiconductor high electron mobility transistor |
JP2009055042A (en) * | 2007-08-28 | 2009-03-12 | Cree Inc | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
JP2013149851A (en) * | 2012-01-20 | 2013-08-01 | Sharp Corp | Nitride semiconductor device |
JP2013187219A (en) * | 2012-03-06 | 2013-09-19 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
WO2014055315A1 (en) * | 2012-10-04 | 2014-04-10 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092282A (en) * | 2015-11-11 | 2017-05-25 | 住友電気工業株式会社 | Semiconductor device |
JP2018073974A (en) * | 2016-10-28 | 2018-05-10 | 三菱電機株式会社 | Semiconductor device and method of manufacturing the same |
CN108630534A (en) * | 2017-03-24 | 2018-10-09 | 住友电气工业株式会社 | The method that Ohmic electrode is formed on nitride semi-conductor material |
JP2018163928A (en) * | 2017-03-24 | 2018-10-18 | 住友電気工業株式会社 | Method of manufacturing semiconductor device |
JP2020017578A (en) * | 2018-07-23 | 2020-01-30 | 株式会社東芝 | Semiconductor device and method of manufacturing the same |
JP7055533B2 (en) | 2018-07-23 | 2022-04-18 | 株式会社東芝 | Semiconductor devices and their manufacturing methods |
US11515411B2 (en) | 2018-07-23 | 2022-11-29 | Kabushiki Kaisha Toshiba | Silicon rich nitride layer between a plurality of semiconductor layers |
US11757028B2 (en) | 2018-07-23 | 2023-09-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5805830B2 (en) | Semiconductor device | |
JP5724347B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP6591169B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2017073506A (en) | Nitride semiconductor device and method for manufacturing the same | |
US10727312B2 (en) | Nitride semiconductor device and method for manufacturing the same | |
JP2013235873A (en) | Semiconductor device and method of manufacturing the same | |
JP2012119638A (en) | Compound semiconductor device and method of manufacturing the same | |
JP2017073499A (en) | Nitride semiconductor device and method for manufacturing the same | |
JP2014078537A (en) | Lateral semiconductor device | |
JP5715588B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2019021753A (en) | Gate switching element and manufacturing method thereof | |
JP2012204351A (en) | Nitride semiconductor device and method of manufacturing the same | |
JPWO2009119479A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2018503252A (en) | HEMT transistor | |
JP2014072391A (en) | Compound semiconductor device and manufacturing method of the same | |
JP2012156321A (en) | Nitride semiconductor device and method of manufacturing the same | |
JP5827529B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP2010206125A (en) | Gallium nitride-based high electron mobility transistor | |
JP2015213100A (en) | Semiconductor device and method for manufacturing the same | |
TW201413950A (en) | Compound semiconductor device and method for manufacturing the same | |
JP2013229458A (en) | Heterojunction field-effect transistor and method of manufacturing the same | |
US20130228795A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6536318B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2017085004A (en) | Semiconductor device, power supply device, and high-frequency amplifier | |
JP2012028637A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171205 |