[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015192301A - Power supply device and power supply method - Google Patents

Power supply device and power supply method Download PDF

Info

Publication number
JP2015192301A
JP2015192301A JP2014068138A JP2014068138A JP2015192301A JP 2015192301 A JP2015192301 A JP 2015192301A JP 2014068138 A JP2014068138 A JP 2014068138A JP 2014068138 A JP2014068138 A JP 2014068138A JP 2015192301 A JP2015192301 A JP 2015192301A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor element
voltage
power source
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014068138A
Other languages
Japanese (ja)
Other versions
JP6484924B2 (en
Inventor
近藤 修平
Shuhei Kondo
修平 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014068138A priority Critical patent/JP6484924B2/en
Publication of JP2015192301A publication Critical patent/JP2015192301A/en
Application granted granted Critical
Publication of JP6484924B2 publication Critical patent/JP6484924B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the influence of a transient phenomenon during switching, by reducing a switching time when the voltage of a power source decreases below the voltage of a battery and the power source is switched.SOLUTION: A power supply device includes: a first power source that supplies power to a load; a first semiconductor element that controls output from the first power source; a first control section that controls the first semiconductor element; a second power source that provides back up for the first power source; a second semiconductor element that controls output from the second power source; and a second control section that controls the second semiconductor element. The power supply device comprises: a voltage detecting section that detects a voltage decrease in the first power source. The second control section has a current detection control section that controls the second semiconductor element.

Description

本発明は、オアリングFETを用いた電源供給装置に関し、特に電源供給装置の性向上に関する。   The present invention relates to a power supply device using an ORing FET, and more particularly to improvement of the power supply device.

近年機器の省エネ化が進む一方、ハイエンドの分野では高性能化に伴って消費電力が増大する傾向もある。弱電といわれる電子機器の分野で、キロワットクラスの電力を扱うことも稀ではなくなってきている。そういった負荷を扱う電源供給装置に冗長性を持たせる場合、オアリングダイオードでは発熱が大きくなりすぎるため、オアリングFETの必要性が高まっている。   In recent years, energy saving of devices has progressed, and in the high-end field, power consumption tends to increase as performance increases. In the field of electronic equipment called weak electricity, it is not rare to handle kilowatt-class power. In the case of providing redundancy to a power supply device that handles such a load, the need for an ORing FET is increasing because the ORing diode generates too much heat.

例えば、電源を並列接続する場合、図4のようにオアリングダイオード12、14を介して複数の電源11、13を負荷15に接続するのが簡便である。しかしダイオードはその特性上、負荷15側の消費電流が大きくなるとダイオードそのものでの消費電力も大きくなるため、ダイオードの代わりにFETとその制御回路を置くことがある。例えば、電源電圧12v・消費電力360wの機器であった場合30Aの電流となるので、ダイオードにショットキーバリアダイオード(順方向電圧:0.4vの場合)を使っても0.4v*30A=12wの電力がダイオード自身で消費される。一方これをFET(飽和時オン抵抗:1mΩの場合)に置き換えると、1mΩ*(30A)*(30A)=0.9wの電力がFET自身で消費されるだけになり、大きな削減効果を得ることができる。   For example, when the power supplies are connected in parallel, it is easy to connect the plurality of power supplies 11 and 13 to the load 15 via the ORing diodes 12 and 14 as shown in FIG. However, due to the characteristics of the diode, if the current consumption on the load 15 side increases, the power consumption of the diode itself also increases. Therefore, an FET and its control circuit may be placed instead of the diode. For example, if the device has a power supply voltage of 12v and a power consumption of 360w, the current is 30A. Therefore, even if a Schottky barrier diode (forward voltage: 0.4v) is used as the diode, 0.4v * 30A = 12w Is consumed by the diode itself. On the other hand, if this is replaced with a FET (on-resistance at saturation: 1 mΩ), only 1 mΩ * (30A) * (30A) = 0.9 w of power is consumed by the FET itself, and a large reduction effect is obtained. Can do.

図5に図4のオアリングダイオードの回路と対比させたオアリングFETの回路構成を示す。FET22およびFET制御部26の組み合わせでオアリングFETとして機能する。FET22は、ソース(S)端子221とドレイン(D)端子222とゲート(G)端子223を持つ。図4と対比させながら制御動作の説明をする。図4のダイオード動作は、アノード端子よりもカソード端子の方が電圧が高いと導通し、その逆だと導通しない(正確にはアノード端子がカソード端子よりも順方向電圧[Vf]以上印加された場合に導通する)。   FIG. 5 shows a circuit configuration of the ORing FET compared with the circuit of the ORing diode of FIG. A combination of the FET 22 and the FET control unit 26 functions as an ORing FET. The FET 22 has a source (S) terminal 221, a drain (D) terminal 222, and a gate (G) terminal 223. The control operation will be described in comparison with FIG. The diode operation of FIG. 4 conducts when the voltage is higher at the cathode terminal than at the anode terminal, and does not conduct when the voltage is reversed (exactly, the anode terminal is applied with a forward voltage [Vf] or more than the cathode terminal). If conductive).

図5でも同様の動きをとるよう、FET制御部26は次のように制御をする。すなわち、仮想的にS端子221をダイオードのアノード、D端子222をダイオードのカソードとして機能させるため、S端子221とD端子222の電圧をコンパレーター261で、モニターしておく。FET22とFET24のD端子同士が接続されているので、D端子222にはFET24のD端子の電圧、つまり電源23の出力電圧からFET24のSD端子間に加わる電圧を差し引いた電圧が印加される。故障等何らかの理由で電源23の出力電圧が低下し、D端子222の電圧がS端子221の電圧を下回ったら、ゲート駆動部262がG端子223を駆動し、FET22をオンし導通させる。逆にD端子222の電圧がS端子221の電圧を上回ったら、ゲート駆動部262がG端子223を駆動し、FET223をオフし導通を止める。   The FET controller 26 performs the following control so that the same movement is performed in FIG. That is, in order to virtually function the S terminal 221 as the anode of the diode and the D terminal 222 as the cathode of the diode, the voltage of the S terminal 221 and the D terminal 222 is monitored by the comparator 261. Since the D terminals of the FET 22 and the FET 24 are connected to each other, the voltage at the D terminal of the FET 24, that is, the voltage obtained by subtracting the voltage applied between the SD terminals of the FET 24 from the output voltage of the power source 23 is applied to the D terminal 222. When the output voltage of the power source 23 decreases for some reason such as a failure and the voltage at the D terminal 222 falls below the voltage at the S terminal 221, the gate drive unit 262 drives the G terminal 223 to turn on the FET 22 and make it conductive. Conversely, when the voltage at the D terminal 222 exceeds the voltage at the S terminal 221, the gate drive unit 262 drives the G terminal 223, turns off the FET 223, and stops conduction.

図6に、図5の電源の一つをバッテリー31に置き換えた回路を示す(ストレージ装置では、停電などにより突然電源供給が遮断された場合でも、キャッシュに保存されたデータを消失させないようにバッテリーを搭載することが通例である)。通常はAC電源で動作するため、バッテリー31の出力電圧は、電源33の出力電圧よりも低く設定される。この回路の期待動作は、電源33電圧(例えば12v)が停電などにより急激に低下し、バッテリー32電圧(例えば10v)よりも下回ったら自動的にバッテリー給電に切り替わる、というものである。   FIG. 6 shows a circuit in which one of the power sources in FIG. 5 is replaced with a battery 31 (in a storage device, a battery is stored so that data stored in the cache is not lost even when the power supply is suddenly cut off due to a power failure or the like. Is usually installed). Usually, since it operates with AC power supply, the output voltage of the battery 31 is set lower than the output voltage of the power supply 33. The expected operation of this circuit is that the power supply 33 voltage (for example, 12v) is abruptly lowered due to a power failure or the like, and automatically switches to battery power supply when the voltage is lower than the battery 32 voltage (for example, 10v).

停電時などに電源33電圧が、急激に低下しバッテリー31の電圧を下回ると、FET制御部36のコンパレーター361がFET32のS端子321(仮想アノード端子)よりもD端子322(仮想カソード端子)が下回ったことを検出しゲート駆動部362に伝達し、ゲート駆動部362は、G端子323を駆動する。G端子323の駆動は、通常S端子321よりも5v程度高い電圧を与えるため、前述の10vのバッテリー出力の場合0vから15vまで駆動しなければならない。従って、実際に電源33の電圧がバッテリー31の電圧を下回ってから、検出し駆動するまでの時間差が発生してしまう。   When the power supply 33 voltage suddenly drops below the voltage of the battery 31 at the time of a power failure or the like, the comparator 361 of the FET control unit 36 has a D terminal 322 (virtual cathode terminal) rather than an S terminal 321 (virtual anode terminal) of the FET 32. Is detected and transmitted to the gate driver 362, and the gate driver 362 drives the G terminal 323. The drive of the G terminal 323 usually gives a voltage about 5v higher than that of the S terminal 321, so in the case of the aforementioned 10v battery output, it must be driven from 0v to 15v. Therefore, a time difference from when the voltage of the power source 33 actually falls below the voltage of the battery 31 until detection and driving occurs.

例えば、オアリングFET制御のICがTI製TPS2410、オアリングFETがIRFH5250の場合、概ね検出時間が25us、駆動時間が500usとなる。つまり電源33の電圧が、バッテリー31の電圧より下回っても、500usの間バッテリー31からの給電が行われない。機器の負荷電流の値にもよるが、その間に電源33の電圧が急激に低下することもある。場合によっては、この低下により動作電圧を下回ってしまい、バッテリー31が接続されているにもかかわらずバッテリー動作に切り替わらずにシステムがダウンしてしまうことも考えられる。なお、図4のようなオアリングダイオードの場合、ダイオードのターンオン時間がこの時間差に相当するが、一般的にダイオードのターンオン時間が数nsであることを考えると、このような時間差は無視することができる。   For example, when the ORing FET control IC is TI TPS2410 and the ORing FET is IRFH5250, the detection time is approximately 25 us and the driving time is 500 us. That is, even if the voltage of the power source 33 is lower than the voltage of the battery 31, power is not supplied from the battery 31 for 500 us. Although depending on the value of the load current of the device, the voltage of the power supply 33 may suddenly drop during that time. In some cases, it is possible that the voltage drops below the operating voltage due to this decrease, and the system goes down without switching to battery operation even though the battery 31 is connected. In the case of an ORing diode as shown in FIG. 4, the diode turn-on time corresponds to this time difference, but in general, considering that the diode turn-on time is several ns, such time difference should be ignored. Can do.

一方、停電などによる電源遮断時には、バッテリーの給電に切り替わるまでの間、その大きな負荷を内部のコンデンサなどに貯まった電荷だけで動かすことになるため、オアリングFETの反応速度の遅さは大きな課題となる。回路内に用意する電荷容量が足りないと、バッテリーがまったく機能しないことも起こりうる。   On the other hand, when the power is shut down due to a power failure or the like, the large load is moved only by the charge stored in the internal capacitor until the battery is switched to power supply. Become. If the charge capacity provided in the circuit is insufficient, the battery may not function at all.

上記の関連技術として、特許文献1は、通常のオペレーションではリチウム・ポリマー電池から本体に電源を供給し、ある一定以上の電流を必要とするときにはリチウム・イオン電池などのメイン電池から足りない電力を供給するようにしている。   As the above related technology, Patent Document 1 supplies power to a main body from a lithium polymer battery in a normal operation, and when a current exceeding a certain level is required, the main battery such as a lithium ion battery supplies insufficient power. I am trying to supply.

特開2001−268814号公報JP 2001-268814 A

しかしながら、特許文献1は、切り替え時間を短くすることは考慮されていない。   However, Patent Document 1 does not consider shortening the switching time.

本発明の目的は、この点を鑑みたものであり、電源の電圧がバッテリーの電圧を下回り、電源を切り替える場合に、切り替え時間を短くすることにある。   An object of the present invention is to take this point into consideration, and is to shorten the switching time when the power supply voltage is lower than the battery voltage and the power supply is switched.

本発明では、上記課題を解決するために、負荷に電力を供給する第1の電源と、第1の電源の出力を制御する第1の半導体素子と、第1の半導体素子を制御する第1の制御部と、第1の電源をバックアップする第2の電源と、第2の電源の出力を制御する第2の半導体素子と、第2の半導体素子を制御する第2の制御部とを備える電源供給装置において、
第1の電源の電圧低下を検出し、検出結果を基に第2の電源を制御する電圧検出部と、第2の制御部が、第2の半導体素子を制御する電流検出制御部とを有することを特徴としている。
In the present invention, in order to solve the above-described problem, a first power source that supplies power to a load, a first semiconductor element that controls output of the first power source, and a first power source that controls the first semiconductor element. , A second power source that backs up the first power source, a second semiconductor element that controls the output of the second power source, and a second control unit that controls the second semiconductor element. In the power supply device,
A voltage detection unit that detects a voltage drop of the first power supply and controls the second power supply based on the detection result, and a second control unit includes a current detection control unit that controls the second semiconductor element. It is characterized by that.

また、本発明では、上記課題を解決するために、負荷に電力を供給する第1の電源と、第1の電源の出力を制御する第1の半導体素子と、第1の半導体素子を制御する第1の制御部と、第1の電源をバックアップする第2の電源と、第2の電源の出力を制御する第2の半導体素子と、第2の電源の出力を制御する第3の半導体素子と、第2の半導体素子と第3の半導体素子とを制御する第2の制御部とを備える電源供給装置において、第2の制御部が、第2の半導体素子と前記第3半導体素子とを制御する電流検出制御部を有することを特徴としている。   In the present invention, in order to solve the above problem, a first power source for supplying power to a load, a first semiconductor element for controlling an output of the first power source, and a first semiconductor element are controlled. A first control unit; a second power source for backing up the first power source; a second semiconductor element for controlling an output of the second power source; and a third semiconductor element for controlling an output of the second power source And a second control unit that controls the second semiconductor element and the third semiconductor element, wherein the second control unit includes the second semiconductor element and the third semiconductor element. It is characterized by having a current detection control unit for controlling.

本発明によれば、電源の電圧がバッテリーの電圧を下回り、電源を切り替える場合に、切り替え時間を短くすることができる。   According to the present invention, when the power supply voltage is lower than the battery voltage and the power supply is switched, the switching time can be shortened.

本発明の第1の実施の形態における電源供給装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply device in the 1st Embodiment of this invention. 本発明の第1の実施の形態における電源供給装置の動作を説明するタイミングチャートである。It is a timing chart explaining operation | movement of the power supply apparatus in the 1st Embodiment of this invention. 本発明の第2の実施の形態における電源供給装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply apparatus in the 2nd Embodiment of this invention. 本発明の関連技術の電源供給装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply apparatus of the related technology of this invention. 本発明の関連技術の電源供給装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply apparatus of the related technology of this invention. 本発明の関連技術の電源供給装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply apparatus of the related technology of this invention.

以下、本発明の実施形態について図面を参照して詳細に説明する。
(第1の実施の形態)
図1を用いて、本実施形態の電源供給装置の構成について説明する。図1は、本発明の第1の実施の形態における電源供給装置の構成例を示すブロック図である。図1において、図5との違いは、FET制御部46が電流検出制御部463を有する点と、バッテリー41に接続された、電源43の電圧の低下を検出する電圧低下検出部47を備えている点である。電流検出制御部463はバッテリー41とオアリングFET42のソース端子421を接続する線及びゲート駆動部462に接続されている。また電圧低下検出部47は電源43とバッテリー41のそれぞれの出力端子に接続されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
The configuration of the power supply device of this embodiment will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration example of a power supply device according to the first embodiment of the present invention. 1 is different from FIG. 5 in that the FET control unit 46 includes a current detection control unit 463 and a voltage drop detection unit 47 that is connected to the battery 41 and detects a voltage drop of the power supply 43. It is a point. The current detection control unit 463 is connected to the line connecting the battery 41 and the source terminal 421 of the ORing FET 42 and the gate driving unit 462. The voltage drop detection unit 47 is connected to the output terminals of the power supply 43 and the battery 41.

停電、故障等により電源43の電圧が低下すると、電圧低下検出部47は、バッテリー41に放電信号48を出力し、バッテリー41は、電流出力を開始する。バッテリー41は、放電信号48が入力されると、電源供給を開始する。   When the voltage of the power supply 43 decreases due to a power failure, failure, or the like, the voltage decrease detection unit 47 outputs a discharge signal 48 to the battery 41, and the battery 41 starts current output. When the discharge signal 48 is input, the battery 41 starts to supply power.

FET制御部46の電流検出制御部463は、バッテリー41またはFET42から電流が流れた場合にその電流を検出するものである。   The current detection control unit 463 of the FET control unit 46 detects the current when the current flows from the battery 41 or the FET 42.

図1、図2、図6を用いて本実施形態の動作について説明する。   The operation of this embodiment will be described with reference to FIGS.

図2は、図1及び図6の対象となるブロックの電圧の時間変化を示すタイミングチャートである。図2において、V(423)は、FET42のゲート423の電圧の時間変化を示し、V(422)は、FET42のドレイン422の電圧の時間変化を示し、V(322)は、図6のFET32のドレイン322の電圧の時間変化を示している。   FIG. 2 is a timing chart showing the time change of the voltage of the target block in FIGS. 1 and 6. In FIG. 2, V (423) indicates the time change of the voltage of the gate 423 of the FET 42, V (422) indicates the time change of the voltage of the drain 422 of the FET 42, and V (322) indicates the FET 32 of FIG. The time change of the voltage of the drain 322 is shown.

通常時は、電源43から正常に供給されている。この時、バッテリー41側のオアリングFET42の端子電圧はS端子421よりもD端子422の方が高いため、FET42をオフさせなければならない。FET42をオフさせるために背景技術ではG端子423を0vとしていた。しかし本実施形態では、図1において、電流検出制御部463で制御して、G端子423の電圧を上昇させていき、FET42を完全にオフしている状態からオンする直前の状態まで上昇させる。ここでは、FET42のG端子423を12v程度まで上昇させておく。これは、G端子423がゲート駆動部462から電圧を供給された場合に、すぐにFET42がオン状態にできるようにするためである。   In normal times, the power supply 43 is normally supplied. At this time, since the terminal voltage of the ORing FET 42 on the battery 41 side is higher at the D terminal 422 than at the S terminal 421, the FET 42 must be turned off. In the background art, the G terminal 423 is set to 0 v in order to turn off the FET 42. However, in the present embodiment, in FIG. 1, the voltage is controlled by the current detection control unit 463 to increase the voltage at the G terminal 423 to increase the state of the FET 42 from the completely off state to the state just before the on state. Here, the G terminal 423 of the FET 42 is raised to about 12v. This is to enable the FET 42 to be immediately turned on when the voltage is supplied to the G terminal 423 from the gate driving unit 462.

通常運用時にはこの状態を保つが、ここから何らかの異常が発生し、電源43の電圧が急速に落ち込みバッテリー42電圧に切り替わる場合について説明する。   Although this state is maintained during normal operation, a case will be described where some abnormality occurs and the voltage of the power supply 43 drops rapidly and switches to the battery 42 voltage.

停電、故障等により電源43の電圧が落ち込むと(t1)、FET42のG端子はD端子とゲート絶縁膜で容量カップリングしているのでD端子電圧が下がるとG端子もそれにつられて低下するため、G端子423の電圧V423も落ち込む。   When the voltage of the power supply 43 drops due to a power failure, failure, etc. (t1), the G terminal of the FET 42 is capacitively coupled with the D terminal and the gate insulating film, and therefore the G terminal decreases accordingly when the D terminal voltage decreases. The voltage V423 at the G terminal 423 also drops.

電源43の電圧が落ち込み出すとすぐに電圧検出手段47からバッテリー43に対して放電信号48が出力されバッテリー出力が開始する。ここで、電流検出制御部463は、バッテリー41の電圧+2v程度を保つようにゲート駆動部462の出力電圧を制御する。その後も電源43の電圧は下降を続け、やがてS端子421よりもD端子422の方が低い電圧となる。すると電流検出制御部463の結果にかかわらず、ゲート駆動部462はG端子423を駆動し、通常のオアリングFETとしての動作を始める(t3)。つまりバッテリー41の電圧がFET42を介して負荷45に印加される。切り替わりの直前(t2)、バッテリー41の電圧が、約10vとするとG端子423電圧は、12v程度なので、ゲート駆動部462は、FET42をオンさせるために約12vから約15vまでの3v程度駆動すればよいことになる(V2−V1)。図6の説明で、ゲート駆動部362が、0vから15vまで駆動するのに、t5−t3(例えば500us)かかっていた場合では、これをt4−t3(例えば100us程度)に短縮することができる。
(第2の実施の形態)
図3を用いて、本発明の第2の実施の形態について説明する。図3は、第2の実施の形態の構成を示すブロック図である。
As soon as the voltage of the power supply 43 starts to drop, a discharge signal 48 is output from the voltage detection means 47 to the battery 43, and battery output starts. Here, the current detection control unit 463 controls the output voltage of the gate drive unit 462 so that the voltage of the battery 41 is maintained at about + 2v. Thereafter, the voltage of the power supply 43 continues to decrease, and eventually the D terminal 422 becomes lower than the S terminal 421. Then, regardless of the result of the current detection control unit 463, the gate drive unit 462 drives the G terminal 423 and starts an operation as a normal ORing FET (t3). That is, the voltage of the battery 41 is applied to the load 45 via the FET 42. Immediately before the switching (t2), if the voltage of the battery 41 is about 10v, the voltage at the G terminal 423 is about 12v. It will suffice (V2-V1). In the description of FIG. 6, when it takes t5-t3 (for example, 500 us) to drive the gate driving unit 362 from 0 v to 15 v, this can be shortened to t4-t3 (for example, about 100 us). .
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a block diagram showing the configuration of the second embodiment.

図3のようにFET57を追加し、既存のFET52と背中合わせに配置する。具体的には、FET52と57はS端子同士を接続する。また2つのFETのG端子はいずれもFET制御部56のゲート駆動部に接続する。さらにFET52のD端子はFET54のD端子と接続し、FET57のD端子は電流検出部と接続する。FET57を追加する以外は、図1と同じである。   As shown in FIG. 3, an FET 57 is added and arranged back to back with the existing FET 52. Specifically, the FETs 52 and 57 connect the S terminals. The G terminals of the two FETs are both connected to the gate drive unit of the FET control unit 56. Further, the D terminal of the FET 52 is connected to the D terminal of the FET 54, and the D terminal of the FET 57 is connected to the current detection unit. 1 except that an FET 57 is added.

この図3の回路では、FET52とFET57の両側の電圧を阻止することができる。すなわち、常時出力型のバッテリーを使用する場合でも、本実施形態が適用可能となり、図4の電圧低下検出部47を不要とすることができる。   In the circuit of FIG. 3, the voltage on both sides of the FET 52 and the FET 57 can be blocked. That is, even when a constant output type battery is used, this embodiment can be applied, and the voltage drop detection unit 47 of FIG. 4 can be dispensed with.

以上、述べてきたように、本発明の実施形態によれば、電源の電圧がバッテリーの電圧を下回り、電源を切り替える場合に、切り替え時間を短くして切り替えの際の過渡的現象の影響を少なくすることができる。   As described above, according to the embodiment of the present invention, when the power source voltage is lower than the battery voltage and the power source is switched, the switching time is shortened to reduce the influence of the transient phenomenon at the time of switching. can do.

尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。   The present invention is not limited to the above-described embodiment, and can be implemented with various changes and modifications without departing from the gist of the present invention.

本発明は、負荷に電源を供給する電源供給装置に冗長性を持たせるためにオアリングFETを使用する、電源供給装置に利用できる。   The present invention can be applied to a power supply device that uses an ORing FET to provide redundancy to a power supply device that supplies power to a load.

11、13、21、23、33、43、53 電源
12、14 ダイオード
15、25、35、45、55 負荷
22、24、32、34、42、44、52、54、57 FET
26、29、36、39、46、49、56、59 FET制御部
31、41、51 バッテリー
47 電圧低下検出部
48 電圧低下検出部
221 S端子
222 D端子
223 G端子
261 コンパレーター
262 ゲート駆動部
321 S端子
322 D端子
323 G端子
361 コンパレーター
362 ゲート駆動部
421 S端子
422 D端子
423 G端子
461 コンパレーター
462 ゲート駆動部
463 電流検出制御部
11, 13, 21, 23, 33, 43, 53 Power supply 12, 14 Diode 15, 25, 35, 45, 55 Load 22, 24, 32, 34, 42, 44, 52, 54, 57 FET
26, 29, 36, 39, 46, 49, 56, 59 FET control unit 31, 41, 51 Battery 47 Voltage drop detection unit 48 Voltage drop detection unit 221 S terminal 222 D terminal 223 G terminal 261 Comparator 262 Gate drive unit 321 S terminal 322 D terminal 323 G terminal 361 Comparator 362 Gate drive unit 421 S terminal 422 D terminal 423 G terminal 461 Comparator 462 Gate drive unit 463 Current detection control unit

Claims (8)

負荷に電力を供給する第1の電源と、
前記第1の電源の出力を制御する第1の半導体素子と、
前記第1の半導体素子を制御する第1の制御部と、
前記第1の電源をバックアップする第2の電源と、
前記第2の電源の出力を制御する第2の半導体素子と、
前記第2の半導体素子を制御する第2の制御部とを備える電源供給装置において、
前記第1の電源の電圧低下を検出し、検出結果を基に前記第2の電源を制御する電圧検出部と、
前記第2の制御部が、前記第2の半導体素子を制御する電流検出制御部と、
を有することを特徴とする電源供給装置。
A first power source for supplying power to the load;
A first semiconductor element for controlling an output of the first power source;
A first control unit for controlling the first semiconductor element;
A second power source for backing up the first power source;
A second semiconductor element for controlling the output of the second power source;
A power supply device comprising a second control unit for controlling the second semiconductor element;
A voltage detection unit that detects a voltage drop of the first power supply and controls the second power supply based on a detection result;
The second control unit controls a current detection control unit that controls the second semiconductor element;
A power supply device comprising:
前記第2の制御部は、前記第1の電源の出力電圧が前記第2の電源の出力電圧より低下した場合に前記第2の半導体素子を導通させるよう制御することを特徴とする請求項1に記載の電源供給装置。   The second control unit controls the second semiconductor element to conduct when the output voltage of the first power supply is lower than the output voltage of the second power supply. The power supply device described in 1. 前記電圧検出部は、第1の電源の電圧の低下を検出して、第2の電源の出力を開始する信号を送出することを特徴とする請求項1または3に記載の電源供給装置。   4. The power supply device according to claim 1, wherein the voltage detection unit detects a decrease in the voltage of the first power supply and sends a signal for starting output of the second power supply. 5. 通常動作時は前記電流検出制御部は、前記第2の半導体素子の制御端子に前記第2の半導体素子がオンするよりわずかに低い電圧を印加しておき、前記第2の制御部へ出力する電流を制御することを特徴とする請求項1から3のうちの1に記載の電源供給装置。   During normal operation, the current detection control unit applies a slightly lower voltage to the control terminal of the second semiconductor element than when the second semiconductor element is turned on, and outputs the voltage to the second control unit. The power supply device according to claim 1, wherein the current is controlled. 前記第2の電源は、前記電圧検出部からの信号で出力を制御されるバッテリーであることを特徴とする請求項1から4のうちの1に記載の電源供給装置。   5. The power supply device according to claim 1, wherein the second power source is a battery whose output is controlled by a signal from the voltage detection unit. 6. 前記第1及び第2の半導体素子は、電界効果トランジスタであることを特徴とする請求項1から5のうちの1に記載の電源供給装置。   6. The power supply apparatus according to claim 1, wherein the first and second semiconductor elements are field effect transistors. 負荷に電力を供給する第1の電源と、
前記第1の電源の出力を制御する第1の半導体素子と、
前記第1の半導体素子を制御する第1の制御部と、
前記第1の電源をバックアップする第2の電源と、
前記第2の電源の出力を制御する第2の半導体素子と、
前記第2の電源の出力を制御する第3の半導体素子と、
前記第2の半導体素子と前記第3の半導体素子とを制御する第2の制御部とを備える電源供給装置において、
前記第2の制御部が、前記第2の半導体素子と前記第3半導体素子とを制御する電流検出制御部を有することを特徴とする電源供給装置。
A first power source for supplying power to the load;
A first semiconductor element for controlling an output of the first power source;
A first control unit for controlling the first semiconductor element;
A second power source for backing up the first power source;
A second semiconductor element for controlling the output of the second power source;
A third semiconductor element for controlling the output of the second power source;
In a power supply apparatus comprising a second control unit that controls the second semiconductor element and the third semiconductor element,
The power supply apparatus, wherein the second control unit includes a current detection control unit that controls the second semiconductor element and the third semiconductor element.
前記第2の半導体素子と前記第3の半導体素子とは、制御端子同士を接続し、片方の電流端子同士を接続した電界効果トランジスタであることを特徴とする請求項7に記載の電源供給装置。   8. The power supply device according to claim 7, wherein the second semiconductor element and the third semiconductor element are field effect transistors in which control terminals are connected to each other and one current terminal is connected to each other. .
JP2014068138A 2014-03-28 2014-03-28 Power supply device and power supply method Active JP6484924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014068138A JP6484924B2 (en) 2014-03-28 2014-03-28 Power supply device and power supply method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014068138A JP6484924B2 (en) 2014-03-28 2014-03-28 Power supply device and power supply method

Publications (2)

Publication Number Publication Date
JP2015192301A true JP2015192301A (en) 2015-11-02
JP6484924B2 JP6484924B2 (en) 2019-03-20

Family

ID=54426492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014068138A Active JP6484924B2 (en) 2014-03-28 2014-03-28 Power supply device and power supply method

Country Status (1)

Country Link
JP (1) JP6484924B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020112879A (en) * 2019-01-08 2020-07-27 Necプラットフォームズ株式会社 Impedance reduction device, power supply device, power source, impedance reduction method and impedance reduction processing program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03235517A (en) * 1990-02-13 1991-10-21 Seiko Instr Inc Switching circuit
JPH08280142A (en) * 1995-04-07 1996-10-22 Sony Corp Power supply switch circuit
JPH09130996A (en) * 1995-09-01 1997-05-16 Citizen Watch Co Ltd Power source switching equipment
JP2005312218A (en) * 2004-04-22 2005-11-04 Nec Electronics Corp Power supply switching circuit and portable electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03235517A (en) * 1990-02-13 1991-10-21 Seiko Instr Inc Switching circuit
JPH08280142A (en) * 1995-04-07 1996-10-22 Sony Corp Power supply switch circuit
JPH09130996A (en) * 1995-09-01 1997-05-16 Citizen Watch Co Ltd Power source switching equipment
JP2005312218A (en) * 2004-04-22 2005-11-04 Nec Electronics Corp Power supply switching circuit and portable electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020112879A (en) * 2019-01-08 2020-07-27 Necプラットフォームズ株式会社 Impedance reduction device, power supply device, power source, impedance reduction method and impedance reduction processing program

Also Published As

Publication number Publication date
JP6484924B2 (en) 2019-03-20

Similar Documents

Publication Publication Date Title
JP6170119B2 (en) System and method for driving a power switch
US8990596B2 (en) Server system and heat dissipation control method during a standby power supply and detection of an extension card insertion
US9490663B1 (en) Apparatus and methodology for battery backup circuit and control in an uninterruptible power supply
US9621024B2 (en) Power supply device supplying limited DC power to load based on ground fault detection
US7741884B2 (en) Load drive circuit
US20150084554A1 (en) Electric power tool
WO2018047636A1 (en) On-vehicle backup device
US10110219B2 (en) Driving apparatus
US9419434B2 (en) Power switching apparatus, power supply unit, and computer system
US10621942B2 (en) Output short circuit protection for display bias
US8711529B2 (en) Switching apparatus and controlling method thereof
CN105811747A (en) High-voltage power supply system with enable control
CN110226287B (en) Power supply circuit switching device with passive protection circuit
JP2014160377A (en) Programmable controller
JP2008261660A5 (en)
US9343901B2 (en) Power system and short-circuit protection circuit thereof
US9444446B2 (en) Switching control circuit for target switching element
US9609718B1 (en) In-vehicle equipment
US20160094025A1 (en) Current drivers that utilize short circuit protection
CN104348460A (en) Circuitry and method for operating electronic switch
JP6484924B2 (en) Power supply device and power supply method
JP6724726B2 (en) Power supply
JP6399345B2 (en) Vehicle display device
US9819257B2 (en) DC-to-DC converter input node short protection
JP6950353B2 (en) Power converter controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6484924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150