[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015162648A - Multilayer ceramic capacitor and mounting structure - Google Patents

Multilayer ceramic capacitor and mounting structure Download PDF

Info

Publication number
JP2015162648A
JP2015162648A JP2014038633A JP2014038633A JP2015162648A JP 2015162648 A JP2015162648 A JP 2015162648A JP 2014038633 A JP2014038633 A JP 2014038633A JP 2014038633 A JP2014038633 A JP 2014038633A JP 2015162648 A JP2015162648 A JP 2015162648A
Authority
JP
Japan
Prior art keywords
dummy
multilayer ceramic
ceramic capacitor
electrodes
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014038633A
Other languages
Japanese (ja)
Other versions
JP6413259B2 (en
Inventor
賢嗣 福島
Kenji Fukushima
賢嗣 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2014038633A priority Critical patent/JP6413259B2/en
Publication of JP2015162648A publication Critical patent/JP2015162648A/en
Application granted granted Critical
Publication of JP6413259B2 publication Critical patent/JP6413259B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor capable of securing mounting strength while suppressing occurrence of structural defects in an element body.SOLUTION: A dummy inner electrode 15 is positioned in a layer the same as the layer in which inner electrodes 11 and 13 are provided away from the inner electrodes 11 and 13 while having an end exposed to a first side surface 1e of an element body. A dummy outer electrode 7 is arranged on the first side surface 1e away from a plurality of outer electrodes and connected to the dummy inner electrode 15. A ridge portion 2a positioned between the first side surface 1e and a first principal surface 1a and a ridge portion 2a positioned between the first side surface 1e and a second principal surface 1b are rounded so as to be curved. Edges of the dummy outer electrode 7 in an opposite direction of the first and second principal surfaces 1a and 1b are separated from the ridge portions 2a, respectively.

Description

本発明は、積層セラミックコンデンサと、その実装構造と、に関する。   The present invention relates to a multilayer ceramic capacitor and a mounting structure thereof.

特許文献1に記載された積層セラミックコンデンサは、素体と、複数の内部電極と、複数の外部電極と、ダミー内部電極と、ダミー外部電極と、を備えている。素体は、略直方体形状を呈し、互いに対向する一対の主面と、一対の主面を連結するように一対の主面同士の対向方向に延び且つ互いに対向する一対の端面と、一対の主面を連結するように上記対向方向に延び且つ互いに対向する一対の側面と、を有している。複数の内部電極は、上記対向方向で互いに対向するように素体内に配置されている。複数の外部電極は、素体の一対の端面側にそれぞれ配置され且つ複数の内部電極のうち対応する内部電極に接続されている。ダミー内部電極は、内部電極と同じ層に内部電極から離れて位置すると共に、端が側面に露出している。ダミー外部電極は、素体の外表面に複数の外部電極から離れて配置され且つダミー内部電極と接続されている。ダミー外部電極は、側面と当該側面と隣り合う一対の主面とにわたるように素体に配置されている。すなわち、ダミー外部電極は、側面と当該側面と隣り合う一対の主面との間に位置する稜部分上に位置している。   The multilayer ceramic capacitor described in Patent Document 1 includes an element body, a plurality of internal electrodes, a plurality of external electrodes, a dummy internal electrode, and a dummy external electrode. The element body has a substantially rectangular parallelepiped shape, a pair of main surfaces facing each other, a pair of end surfaces extending in the opposing direction of the pair of main surfaces so as to connect the pair of main surfaces, and a pair of main surfaces A pair of side surfaces extending in the opposing direction so as to connect the surfaces and facing each other. The plurality of internal electrodes are arranged in the element body so as to face each other in the facing direction. The plurality of external electrodes are respectively disposed on the pair of end face sides of the element body and connected to corresponding internal electrodes among the plurality of internal electrodes. The dummy internal electrode is located in the same layer as the internal electrode, away from the internal electrode, and the end is exposed to the side surface. The dummy external electrode is disposed on the outer surface of the element body so as to be separated from the plurality of external electrodes and is connected to the dummy internal electrode. The dummy external electrode is arranged in the element body so as to extend over the side surface and a pair of main surfaces adjacent to the side surface. That is, the dummy external electrode is located on a ridge portion located between the side surface and a pair of main surfaces adjacent to the side surface.

米国特許出願公開第2012/0275081号明細書US Patent Application Publication No. 2012/0275081

積層セラミックコンデンサは、電子機器(たとえば、回路基板又は他の電子部品など)に実装される。積層セラミックコンデンサが実装されている電子機器に外力が作用すると、積層セラミックコンデンサが電子機器から脱落する懼れがある。積層セラミックコンデンサが電子機器から脱落するのを抑制する、すなわち、積層セラミックコンデンサの実装強度を高めるために、積層セラミックコンデンサの素体に、外部電極だけでなく、外部電極とは電気的に絶縁されているダミー外部電極を配置し、外部電極及びダミー外部電極を通して積層セラミックコンデンサを電子機器に接続することが考えられる。   The multilayer ceramic capacitor is mounted on an electronic device (for example, a circuit board or other electronic component). If an external force acts on the electronic device on which the multilayer ceramic capacitor is mounted, the multilayer ceramic capacitor may fall off the electronic device. In order to prevent the multilayer ceramic capacitor from falling off the electronic device, that is, to increase the mounting strength of the multilayer ceramic capacitor, the multilayer ceramic capacitor body is electrically insulated from the external electrode as well as the external electrode. It is conceivable to dispose a dummy external electrode and connect the multilayer ceramic capacitor to the electronic device through the external electrode and the dummy external electrode.

特許文献1に記載された積層セラミックコンデンサのように、ダミー外部電極が、側面と当該側面と隣り合う一対の主面との間に位置する稜部分上に位置していると、以下の問題点が生じる懼れがある。   When the dummy external electrode is located on the ridge portion located between the side surface and the pair of main surfaces adjacent to the side surface as in the multilayer ceramic capacitor described in Patent Document 1, the following problems are caused: There is a drought that occurs.

積層セラミックコンデンサでは、素体における、隣り合う二つの面の間に位置する稜部分は、その強度が低いため、当該稜部分に割れ又は欠けなどが生じ易い。割れ又は欠けなどの発生を防ぐために、上記稜部分は、一般に、湾曲するように丸められている。素体は、複数の内部電極が配置されている内側部分と、内側部分を囲む外側部分と、からなる。外側部分には、内部電極が配置されていないため、外側部分と内側部分とでは、焼結の度合いに違いがある。焼結の度合いの違いに起因して、素体には応力が生じており、依然として、上記稜部分は強度が比較的低い状態にある。   In the multilayer ceramic capacitor, since the strength of the ridge portion located between two adjacent surfaces in the element body is low, the ridge portion is likely to be cracked or chipped. In order to prevent the occurrence of cracks or chips, the ridge portion is generally rounded to be curved. The element body includes an inner part in which a plurality of internal electrodes are arranged, and an outer part surrounding the inner part. Since no internal electrode is disposed on the outer portion, there is a difference in the degree of sintering between the outer portion and the inner portion. Due to the difference in the degree of sintering, stress is generated in the element body, and the ridge portion is still in a relatively low strength state.

ダミー外部電極が備えられている積層セラミックコンデンサが電子機器に実装されている場合、電子機器に外力が作用すると、電子機器に作用した外力は、電子機器からダミー外部電極を通して、側面と当該側面と隣り合う一対の主面との間に位置する稜部分に作用する。稜部分は、上述したように、稜部分は、強度が比較的低い。したがって、電子機器に作用した外力が、側面と当該側面と隣り合う一対の主面との間に位置する稜部分に作用すると、当該稜部分にクラックなどの構造欠陥が生じる懼れがある。   When a multilayer ceramic capacitor provided with a dummy external electrode is mounted on an electronic device, when an external force is applied to the electronic device, the external force applied to the electronic device passes through the dummy external electrode from the electronic device and the side surface and the side surface. It acts on a ridge portion positioned between a pair of adjacent main surfaces. As described above, the ridge portion has a relatively low strength. Therefore, when an external force acting on the electronic device acts on a ridge portion located between the side surface and the pair of main surfaces adjacent to the side surface, there is a possibility that a structural defect such as a crack is generated in the ridge portion.

本発明は、素体に構造欠陥が生じるのを抑制しつつ、実装強度を確保することが可能な積層セラミックコンデンサ及び実装構造を提供することを目的とする。   An object of the present invention is to provide a multilayer ceramic capacitor and a mounting structure capable of ensuring mounting strength while suppressing structural defects from occurring in the element body.

本発明に係る積層セラミックコンデンサは、略直方体形状を呈し、互いに対向する第一及び第二主面と、第一及び第二主面を連結するように第一及び第二主面の対向方向に延び且つ互いに対向する第一及び第二端面と、第一及び第二主面を連結するように第一及び第二主面の対向方向に延び且つ互いに対向する第一及び第二側面と、を有する素体と、第一及び第二主面の対向方向で互いに対向するように素体内に配置された複数の内部電極と、素体の第一及び第二端面側にそれぞれ配置され且つ複数の内部電極のうち対応する内部電極に接続されている複数の外部電極と、内部電極と同じ層に内部電極から離れて位置すると共に、端が第一側面に露出しているダミー内部電極と、第一側面に複数の外部電極から離れて配置され且つダミー内部電極と接続されているダミー外部電極と、を備え、第一側面と第一主面との間に位置する稜部分と、第一側面と第二主面との間に位置する稜部分と、が湾曲するように丸められており、ダミー外部電極は、第一及び第二主面の対向方向での縁が、各稜部分から離れていることを特徴とする。   The multilayer ceramic capacitor according to the present invention has a substantially rectangular parallelepiped shape, and the first and second main surfaces facing each other and the first and second main surfaces facing each other so as to connect the first and second main surfaces. First and second end surfaces extending and opposing each other, and first and second side surfaces extending in the opposing direction of the first and second main surfaces so as to connect the first and second main surfaces and opposing each other. A plurality of internal electrodes disposed in the element body so as to face each other in the opposing direction of the first and second main surfaces, and a plurality of inner electrodes disposed on the first and second end face sides of the element body, respectively. A plurality of external electrodes connected to the corresponding internal electrode among the internal electrodes, a dummy internal electrode located on the same layer as the internal electrode, away from the internal electrode, and having an end exposed at the first side surface; Located on one side away from multiple external electrodes and inside dummy A dummy external electrode connected to the pole, and a ridge portion located between the first side surface and the first main surface; a ridge portion located between the first side surface and the second main surface; The dummy external electrode is characterized in that the edges in the opposing direction of the first and second main surfaces are separated from the respective ridge portions.

本発明に係る積層セラミックコンデンサでは、ダミー外部電極が、第一側面に複数の外部電極から離れて配置されている。したがって、複数の外部電極だけでなく、ダミー外部電極を通して、積層セラミックコンデンサが電子機器に実装されることで、積層セラミックコンデンサの電子機器への実装強度を確保することができる。ダミー外部電極は、素体内に配置されているダミー内部電極に接続されている。これにより、ダミー外部電極と素体との接続強度が確保され、ダミー外部電極が素体から剥がれるのを抑制することができる。   In the multilayer ceramic capacitor according to the present invention, the dummy external electrodes are arranged on the first side surface apart from the plurality of external electrodes. Therefore, the multilayer ceramic capacitor is mounted on the electronic device through not only the plurality of external electrodes but also the dummy external electrode, whereby the mounting strength of the multilayer ceramic capacitor on the electronic device can be ensured. The dummy external electrode is connected to a dummy internal electrode disposed in the element body. Thereby, the connection strength between the dummy external electrode and the element body is ensured, and the dummy external electrode can be prevented from peeling off from the element body.

本発明では、ダミー外部電極における第一及び第二主面の対向方向での縁は、第一側面と第一主面との間に位置する稜部分と、第一側面と第二主面との間に位置する稜部分と、から離れている。したがって、積層セラミックコンデンサが電子機器に実装された状態で、電子機器に外力が作用した場合でも、電子機器に作用した外力が、ダミー外部電極を通して、上記各稜部分に伝わることはない。これにより、上記各稜部分に、クラックなどの構造欠陥が生じるのを抑制することができる。   In the present invention, the edges in the opposing direction of the first and second main surfaces in the dummy external electrode are the ridge portion located between the first side surface and the first main surface, the first side surface and the second main surface, It is away from the ridge part located between. Therefore, even when an external force is applied to the electronic device in a state where the multilayer ceramic capacitor is mounted on the electronic device, the external force applied to the electronic device is not transmitted to the ridge portions through the dummy external electrodes. Thereby, it can suppress that structural defects, such as a crack, arise in each said ridge part.

内部電極と同じ層に内部電極から離れて位置すると共に、端が第二側面に露出しているダミー内部電極と、第二側面に複数の外部電極から離れて配置され且つ端が第二側面に露出しているダミー内部電極と接続されているダミー外部電極と、を更に備えていてもよい。積層セラミックコンデンサなどの電子部品は、その向きが揃えられた状態で、キャリアテープに梱包される。電子部品は、一般に、実装面と対向する面がキャリアテープの開口部側を向く状態で梱包される。積層セラミックコンデンサは、第一側面又は第二側面がキャリアテープの開口部側を向く状態で梱包される。第一側面と第二側面とにダミー外部電極が配置されている場合、積層セラミックコンデンサをキャリアテープに梱包する際に、第一側面又は第二側面がキャリアテープの開口部側を向いているか否かを容易に判別することができる。   A dummy internal electrode that is located on the same layer as the internal electrode, away from the internal electrode, and whose end is exposed on the second side surface, and is disposed apart from the plurality of external electrodes on the second side surface, and the end is on the second side surface A dummy external electrode connected to the exposed dummy internal electrode may be further included. Electronic components such as multilayer ceramic capacitors are packed in a carrier tape in a state where their orientations are aligned. Electronic components are generally packaged with the surface facing the mounting surface facing the opening of the carrier tape. The multilayer ceramic capacitor is packed with the first side surface or the second side surface facing the opening side of the carrier tape. When dummy external electrodes are arranged on the first side surface and the second side surface, when packing the multilayer ceramic capacitor on the carrier tape, whether the first side surface or the second side surface faces the opening side of the carrier tape Can be easily determined.

素体は、第一及び第二主面の対向方向での長さが、第一及び第二側面の対向方向での長さよりも短くてもよい。素体の第一及び第二主面の対向方向での長さが、素体の第一及び第二側面の対向方向での長さよりも短い場合、第一側面の面積が比較的狭く、積層セラミックコンデンサの電子機器への実装状態が不安定になりやすい。しかしながら、積層セラミックコンデンサは、第一側面に配置されているダミー外部電極でも接続されるため、第一側面の面積が比較的狭い場合でも、実装状態が安定する。   The element body may have a length in a facing direction of the first and second main surfaces shorter than a length in a facing direction of the first and second side surfaces. When the length in the facing direction of the first and second main surfaces of the element body is shorter than the length in the facing direction of the first and second side surfaces of the element body, the area of the first side surface is relatively narrow, The mounting state of ceramic capacitors on electronic devices tends to be unstable. However, since the multilayer ceramic capacitor is connected even with the dummy external electrode disposed on the first side surface, the mounting state is stabilized even when the area of the first side surface is relatively small.

本発明に係る実装構造は、上記積層セラミックコンデンサと、積層セラミックコンデンサの複数の外部電極及びダミー外部電極が接続される複数の導体が配置されている電子機器と、を備え、積層セラミックコンデンサは、第一側面が電子機器に対向するように配置されていることを特徴とする。   A mounting structure according to the present invention includes the above multilayer ceramic capacitor, and an electronic device in which a plurality of conductors to which a plurality of external electrodes and dummy external electrodes of the multilayer ceramic capacitor are connected are disposed. It arrange | positions so that a 1st side may oppose an electronic device, It is characterized by the above-mentioned.

本発明に係る実装構造では、上述したように、複数の外部電極だけでなく、ダミー外部電極を通して、積層セラミックコンデンサが電子機器に実装されている。この結果、積層セラミックコンデンサの電子機器への実装強度を確保することができる。ダミー外部電極は、素体内に配置されているダミー内部電極に接続されているので、ダミー外部電極と素体との接続強度が確保されている。このため、ダミー外部電極が素体から剥がれるのを抑制することができる。   In the mounting structure according to the present invention, as described above, the multilayer ceramic capacitor is mounted on the electronic device through not only the plurality of external electrodes but also the dummy external electrodes. As a result, the mounting strength of the multilayer ceramic capacitor on the electronic device can be ensured. Since the dummy external electrode is connected to the dummy internal electrode arranged in the element body, the connection strength between the dummy external electrode and the element body is ensured. For this reason, it can suppress that a dummy external electrode peels from an element | base_body.

上述したように、ダミー外部電極における第一及び第二主面の対向方向での縁が、第一側面と第一主面との間に位置する稜部分と、第一側面と第二主面との間に位置する稜部分と、から離れているので、電子機器に外力が作用した場合でも、電子機器に作用した外力が、ダミー外部電極を通して、上記各稜部分に伝わることはない。この結果、上記各稜部分に、クラックなどの構造欠陥が生じるのを抑制することができる。   As described above, the edge in the opposing direction of the first and second main surfaces in the dummy external electrode is a ridge portion located between the first side surface and the first main surface, the first side surface and the second main surface Therefore, even when an external force is applied to the electronic device, the external force applied to the electronic device is not transmitted to each of the ridge portions through the dummy external electrode. As a result, it is possible to suppress the occurrence of structural defects such as cracks at the ridges.

本発明によれば、素体に構造欠陥が生じるのを抑制しつつ、実装強度を確保することが可能な積層セラミックコンデンサ及び実装構造を提供することができる。   According to the present invention, it is possible to provide a multilayer ceramic capacitor and a mounting structure capable of ensuring mounting strength while suppressing the occurrence of structural defects in the element body.

実施形態に係る積層セラミックコンデンサを示す斜視図である。1 is a perspective view showing a multilayer ceramic capacitor according to an embodiment. 図1におけるII−II線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the II-II line | wire in FIG. 図1におけるIII−III線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the III-III line in FIG. 素体の構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of an element body. 実施形態に係る積層セラミックコンデンサを用いた実装構造を示す斜視図である。It is a perspective view which shows the mounting structure using the multilayer ceramic capacitor which concerns on embodiment. 図5におけるVI−VI線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the VI-VI line in FIG. 実施形態の変形例に係る積層セラミックコンデンサを示す斜視図である。It is a perspective view which shows the multilayer ceramic capacitor which concerns on the modification of embodiment. 図7におけるVIII−VIII線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the VIII-VIII line in FIG. 図7におけるIX−IX線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the IX-IX line in FIG. 素体の構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of an element body. 実施形態の変形例に係る積層セラミックコンデンサを示す斜視図である。It is a perspective view which shows the multilayer ceramic capacitor which concerns on the modification of embodiment. 図11におけるXII−XII線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the XII-XII line | wire in FIG. 素体の構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of an element body. 実施形態の変形例に係る積層セラミックコンデンサを示す斜視図である。It is a perspective view which shows the multilayer ceramic capacitor which concerns on the modification of embodiment. 図14におけるXV−XV線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the XV-XV line | wire in FIG. 実施形態の変形例に係る積層セラミックコンデンサを示す斜視図である。It is a perspective view which shows the multilayer ceramic capacitor which concerns on the modification of embodiment.

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

図1〜図4を参照して、本実施形態に係る積層セラミックコンデンサC1の構成を説明する。図1は、本実施形態に係る積層セラミックコンデンサを示す斜視図である。図2は、図1におけるII−II線に沿った断面構成を説明するための図である。図3は、図1におけるIII−III線に沿った断面構成を説明するための図である。図4は、素体の構成を示す分解斜視図である。   With reference to FIGS. 1-4, the structure of the multilayer ceramic capacitor C1 which concerns on this embodiment is demonstrated. FIG. 1 is a perspective view showing the multilayer ceramic capacitor according to the present embodiment. FIG. 2 is a view for explaining a cross-sectional configuration along the line II-II in FIG. FIG. 3 is a diagram for explaining a cross-sectional configuration along the line III-III in FIG. 1. FIG. 4 is an exploded perspective view showing the configuration of the element body.

図1に示されるように、積層セラミックコンデンサC1は、誘電特性を有する素体1と、素体1の外表面に配置される複数の外部電極5,6及びダミー外部電極7と、を備えている。本実施形態では、積層セラミックコンデンサC1は、一対の外部電極5,6を備えている。   As shown in FIG. 1, the multilayer ceramic capacitor C <b> 1 includes an element body 1 having dielectric characteristics, and a plurality of external electrodes 5 and 6 and dummy external electrodes 7 disposed on the outer surface of the element body 1. Yes. In the present embodiment, the multilayer ceramic capacitor C1 includes a pair of external electrodes 5 and 6.

素体1は、図1に示されるように、略直方体形状を呈している。素体1は、外表面として、対向する略長方形状の第一及び第二主面1a,1bと、対向する第一及び第二端面1c,1dと、対向する第一及び第二側面1e,1fと、を有する。第一及び第二端面1c,1dは、第一及び第二主面1a,1b間を連結するように第一及び第二主面1a,1bの対向方向に伸びている。第一及び第二端面1c,1dは、第一及び第二主面1a,1bの短辺方向にも延びている。第一及び第二側面1e,1fは、第一及び第二主面1a,1b間を連結するように第一及び第二主面1a,1bの対向方向に伸びている。第一及び第二側面1e,1fは、第一及び第二主面1a,1bの長辺方向にも延びている。   As shown in FIG. 1, the element body 1 has a substantially rectangular parallelepiped shape. The element body 1 has, as outer surfaces, opposed first and second main surfaces 1a, 1b having substantially rectangular shapes, opposed first and second end surfaces 1c, 1d, opposed first and second side surfaces 1e, 1f. The first and second end faces 1c, 1d extend in the opposing direction of the first and second main faces 1a, 1b so as to connect the first and second main faces 1a, 1b. The first and second end faces 1c, 1d also extend in the short side direction of the first and second main faces 1a, 1b. The first and second side surfaces 1e and 1f extend in the opposing direction of the first and second main surfaces 1a and 1b so as to connect the first and second main surfaces 1a and 1b. The first and second side surfaces 1e and 1f also extend in the long side direction of the first and second main surfaces 1a and 1b.

素体1は、図1〜図3に示されるように、一対の稜部分2a、一対の稜部分2b、一対の稜部分2c、一対の稜部分2d、一対の稜部分2e、及び一対の稜部分2fを有している。一対の稜部分2aは、第一側面1eと主面1a,1bとの間にそれぞれ位置している。一対の稜部分2bは、第一側面1eと端面1c,1dとの間にそれぞれ位置している。一対の稜部分2cは、第二側面1fと主面1a,1bとの間にそれぞれ位置している。一対の稜部分2dは、第二側面1fと端面1c,1dとの間にそれぞれ位置している。一対の稜部分2eは、第一主面1aと端面1c,1dとの間にそれぞれ位置している。一対の稜部分2fは、第二主面1bと端面1c,1dとの間にそれぞれ位置している。各稜部分2a〜2fは、湾曲するように丸められており、いわゆるR面取り加工が施されている。   As shown in FIGS. 1 to 3, the element body 1 includes a pair of ridge portions 2a, a pair of ridge portions 2b, a pair of ridge portions 2c, a pair of ridge portions 2d, a pair of ridge portions 2e, and a pair of ridges. It has a portion 2f. The pair of ridge portions 2a are located between the first side surface 1e and the main surfaces 1a and 1b, respectively. The pair of ridge portions 2b are located between the first side surface 1e and the end surfaces 1c and 1d, respectively. The pair of ridge portions 2c are located between the second side surface 1f and the main surfaces 1a and 1b, respectively. The pair of ridge portions 2d are located between the second side surface 1f and the end surfaces 1c and 1d, respectively. The pair of ridge portions 2e are respectively positioned between the first main surface 1a and the end surfaces 1c and 1d. The pair of ridge portions 2f are respectively positioned between the second main surface 1b and the end surfaces 1c and 1d. Each ridge part 2a-2f is rounded so that it may curve, and what is called R chamfering is given.

素体1は、図4に示されるように、第一及び第二主面1a,1bの対向方向に複数の誘電体層3が積層されて構成されている。素体1では、複数の誘電体層3の積層方向(以下、単に「積層方向」と称する。)が第一及び第二主面1a,1bの対向方向と一致する。各誘電体層3は、例えば誘電体材料(BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体1では、各誘電体層3は、各誘電体層3の間の境界が視認できない程度に一体化されている。 As shown in FIG. 4, the element body 1 is configured by laminating a plurality of dielectric layers 3 in the facing direction of the first and second main surfaces 1a and 1b. In the element body 1, the stacking direction of the plurality of dielectric layers 3 (hereinafter simply referred to as “stacking direction”) coincides with the facing direction of the first and second main surfaces 1 a and 1 b. Each dielectric layer 3 is a sintered body of a ceramic green sheet containing, for example, a dielectric material (dielectric ceramics such as BaTiO 3 series, Ba (Ti, Zr) O 3 series, or (Ba, Ca) TiO 3 series). Consists of In the actual element body 1, the dielectric layers 3 are integrated so that the boundary between the dielectric layers 3 is not visible.

素体1では、第一及び第二側面1e,1fの対向方向での長さが、第一及び第二主面1a,1bの対向方向での長さよりも短く設定されている。積層セラミックコンデンサC1は、いわゆる低背型の積層セラミックコンデンサである。   In the element body 1, the length in the facing direction of the first and second side surfaces 1e, 1f is set shorter than the length in the facing direction of the first and second main surfaces 1a, 1b. The multilayer ceramic capacitor C1 is a so-called low profile multilayer ceramic capacitor.

外部電極5は、素体1の第一端面1c側に配置されている。外部電極5は、第一端面1c全面を覆うように、第一及び第二主面1a,1b並びに第一及び第二側面1e,1fの端部(第一端面1c側の端部)にわたって形成されている。外部電極6は、素体1の第二端面1d側に配置されている。外部電極6は、第二端面1d全面を覆うように、第一及び第二主面1a,1b並びに第一及び第二側面1e,1fの端部(第二端面1d側の端部)にわたって形成されている。一対の外部電極5,6は、第一及び第二端面1c,1dの対向方向に対向している。   The external electrode 5 is disposed on the first end face 1 c side of the element body 1. The external electrode 5 is formed over the first and second main surfaces 1a and 1b and the ends of the first and second side surfaces 1e and 1f (ends on the first end surface 1c side) so as to cover the entire first end surface 1c. Has been. The external electrode 6 is disposed on the second end face 1 d side of the element body 1. The external electrode 6 is formed over the ends of the first and second main surfaces 1a, 1b and the first and second side surfaces 1e, 1f (ends on the second end surface 1d side) so as to cover the entire surface of the second end surface 1d. Has been. The pair of external electrodes 5 and 6 face each other in the facing direction of the first and second end faces 1c and 1d.

一対の外部電極5,6は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体1の外表面に付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた外部電極5,6の上にめっき層が形成されることもある。外部電極5,6同士は、素体1の外表面上においては互いに電気的に絶縁されている。   The pair of external electrodes 5 and 6 is formed by applying and baking a conductive paste containing, for example, conductive metal powder and glass frit on the outer surface of the element body 1. If necessary, a plating layer may be formed on the baked external electrodes 5 and 6. The external electrodes 5 and 6 are electrically insulated from each other on the outer surface of the element body 1.

ダミー外部電極7は、素体1の第一側面1e上に配置されている。ダミー外部電極7は、第一側面1eの第一及び第二端面1c,1dの対向方向での略中央を、第一及び第二主面1a,1bの対向方向に延びるように覆っている。ダミー外部電極7は、第一及び第二主面1a,1bの対向方向での縁が、各稜部分2aから離れている。すなわち、ダミー外部電極7は、各稜部分2aに至っておらず、各稜部分2aを覆っていない。ダミー外部電極7は、めっき(たとえば、電気めっきなど)によって形成される。ダミー外部電極7は、一対の外部電極5,6と同様に、導電性ペーストを素体1の外表面に付与し、焼き付けることによって形成されてもよい。   The dummy external electrode 7 is disposed on the first side surface 1 e of the element body 1. The dummy external electrode 7 covers substantially the center of the first side face 1e in the facing direction of the first and second end faces 1c, 1d so as to extend in the facing direction of the first and second main faces 1a, 1b. In the dummy external electrode 7, the edges in the opposing direction of the first and second main surfaces 1a and 1b are separated from the ridge portions 2a. That is, the dummy external electrode 7 does not reach each ridge portion 2a and does not cover each ridge portion 2a. The dummy external electrode 7 is formed by plating (for example, electroplating). Similar to the pair of external electrodes 5 and 6, the dummy external electrode 7 may be formed by applying a conductive paste to the outer surface of the element body 1 and baking it.

積層セラミックコンデンサC1は、図4にも示されるように、複数の内部電極11と、複数の内部電極13と、複数のダミー内部電極15と、を備えている。内部電極11,13及びダミー内部電極15は、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、Ni又はCuなど)からなる。内部電極11,13及びダミー内部電極15は、上記導電性材料を含む導電性ペーストの焼結体として構成される。   As shown in FIG. 4, the multilayer ceramic capacitor C <b> 1 includes a plurality of internal electrodes 11, a plurality of internal electrodes 13, and a plurality of dummy internal electrodes 15. The internal electrodes 11 and 13 and the dummy internal electrode 15 are made of a conductive material (for example, Ni or Cu) that is normally used as an internal electrode of a laminated electric element. The internal electrodes 11 and 13 and the dummy internal electrode 15 are configured as a sintered body of a conductive paste containing the conductive material.

内部電極11と内部電極13とは、第一及び第二主面1a,1bの対向方向において異なる位置(層)に配置されている。すなわち、内部電極11と内部電極13とは、素体1内において、第一及び第二主面1a,1bの対向方向に間隔を有して対向するように交互に配置されている。各内部電極11は、一端が第一端面1cに露出している。各内部電極11は、第一端面1cに露出した一端で外部電極5に接続されている。各内部電極13は、一端が第二端面1dに露出している。内部電極13は、第二端面1dに露出した一端で外部電極6に接続されている。各内部電極11と内部電極13とは、互いに極性が異なる。   The internal electrode 11 and the internal electrode 13 are disposed at different positions (layers) in the facing direction of the first and second main surfaces 1a and 1b. That is, the internal electrodes 11 and the internal electrodes 13 are alternately arranged in the element body 1 so as to face each other with a gap in the facing direction of the first and second main surfaces 1a and 1b. One end of each internal electrode 11 is exposed to the first end surface 1c. Each internal electrode 11 is connected to the external electrode 5 at one end exposed at the first end face 1c. One end of each internal electrode 13 is exposed to the second end face 1d. The internal electrode 13 is connected to the external electrode 6 at one end exposed at the second end face 1d. The internal electrodes 11 and the internal electrodes 13 have different polarities.

ダミー内部電極15は、内部電極11,13から離れて内部電極11,13と同じ層に配置されている。すなわち、ダミー内部電極15は、第一及び第二主面1a,1bの対向方向から見て、内部電極11,13と重なり合っていない。ダミー内部電極15は、内部電極11,13よりも第一側面1e側であり且つ第一及び第二端面1c,1dの対向方向に見て略中央に位置している。ダミー内部電極15は、一端が第一側面1eに露出している。各ダミー内部電極15は、第一側面1eに露出した一端でダミー外部電極7に接続されている。ダミー外部電極7は、各ダミー内部電極15の第一側面1eに露出した部分をすべて覆うように形成されている。   The dummy internal electrode 15 is disposed in the same layer as the internal electrodes 11 and 13 apart from the internal electrodes 11 and 13. That is, the dummy internal electrode 15 does not overlap with the internal electrodes 11 and 13 when viewed from the opposing direction of the first and second main surfaces 1a and 1b. The dummy internal electrode 15 is closer to the first side face 1e than the internal electrodes 11 and 13, and is located at the approximate center when viewed in the opposing direction of the first and second end faces 1c and 1d. One end of the dummy internal electrode 15 is exposed to the first side face 1e. Each dummy internal electrode 15 is connected to the dummy external electrode 7 at one end exposed at the first side face 1e. The dummy external electrode 7 is formed so as to cover all portions exposed to the first side face 1e of each dummy internal electrode 15.

本実施形態では、ダミー内部電極15の数は、内部電極11,13の数と同じである。第一及び第二側面1e,1fの対向方向から見て、内部電極11,13が配置されている領域と、ダミー内部電極15が配置されている領域と、が重複している。第一及び第二主面1a,1bの対向方向に見て、内部電極11,13が配置されている領域と、ダミー内部電極15が配置されている領域と、は一致している。   In the present embodiment, the number of dummy internal electrodes 15 is the same as the number of internal electrodes 11 and 13. When viewed from the opposing direction of the first and second side surfaces 1e and 1f, the region where the internal electrodes 11 and 13 are disposed and the region where the dummy internal electrode 15 is disposed overlap. The region in which the internal electrodes 11 and 13 are disposed and the region in which the dummy internal electrode 15 is disposed coincide with each other when viewed in the opposing direction of the first and second main surfaces 1a and 1b.

続いて、図5及び図6を参照して、積層セラミックコンデンサC1を用いた実装構造を説明する。図5は、本実施形態に係る積層セラミックコンデンサを用いた実装構造を示す斜視図である。図6は、図5におけるVI−VI線に沿った断面構成を説明するための図である。   Next, a mounting structure using the multilayer ceramic capacitor C1 will be described with reference to FIGS. FIG. 5 is a perspective view showing a mounting structure using the multilayer ceramic capacitor according to the present embodiment. FIG. 6 is a diagram for explaining a cross-sectional configuration along the line VI-VI in FIG. 5.

図5及び図6に示されるように、積層セラミックコンデンサC1は、電子機器(たとえば、回路基板又は他の電子部品など)EDに実装されている。積層セラミックコンデンサC1は、たとえば、電子機器EDにはんだ実装される。積層セラミックコンデンサC1は、第一側面1eが実装面として電子機器EDに対向するように配置されている。積層セラミックコンデンサC1が電子機器EDに実装された状態では、内部電極11,13は、電子機器EDの被実装面(積層セラミックコンデンサC1が実装される面)に対して直交する方向に延びている。   As shown in FIGS. 5 and 6, the multilayer ceramic capacitor C1 is mounted on an electronic device (for example, a circuit board or other electronic component) ED. The multilayer ceramic capacitor C1 is solder-mounted on the electronic device ED, for example. The multilayer ceramic capacitor C1 is disposed so that the first side surface 1e faces the electronic device ED as a mounting surface. In a state where the multilayer ceramic capacitor C1 is mounted on the electronic device ED, the internal electrodes 11 and 13 extend in a direction orthogonal to the mounting surface (the surface on which the multilayer ceramic capacitor C1 is mounted) of the electronic device ED. .

電子機器EDには、間隔を有して複数のランド導体(本実施形態では、3つのランド導体)L1〜L3が配置されている。ランド導体L2は、ランド導体L1とランド導体L3との間に位置している。ランド導体L1には、外部電極5が接続されている。ランド導体L3には、外部電極6が接続されている。ランド導体L2には、ダミー外部電極7が接続されている。   In the electronic device ED, a plurality of land conductors (three land conductors in the present embodiment) L1 to L3 are arranged at intervals. The land conductor L2 is located between the land conductor L1 and the land conductor L3. An external electrode 5 is connected to the land conductor L1. An external electrode 6 is connected to the land conductor L3. A dummy external electrode 7 is connected to the land conductor L2.

以上のように、本実施形態では、ダミー外部電極7が、素体1の第一側面1eに外部電極5,6から離れて配置されている。積層セラミックコンデンサC1は、外部電極5,6だけでなく、ダミー外部電極7を通して、電子機器EDに実装される。すなわち、積層セラミックコンデンサC1は、外部電極5,6とダミー外部電極7とが対応するランド導体L1〜L3に接続されることにより、電子機器EDに実装される。この結果、積層セラミックコンデンサC1の電子機器EDへの実装強度を確保することができる。   As described above, in this embodiment, the dummy external electrode 7 is disposed on the first side surface 1 e of the element body 1 away from the external electrodes 5 and 6. The multilayer ceramic capacitor C1 is mounted on the electronic device ED through the dummy external electrode 7 as well as the external electrodes 5 and 6. That is, the multilayer ceramic capacitor C1 is mounted on the electronic device ED by connecting the external electrodes 5 and 6 and the dummy external electrode 7 to the corresponding land conductors L1 to L3. As a result, the mounting strength of the multilayer ceramic capacitor C1 on the electronic device ED can be ensured.

ダミー外部電極7は、素体1内に配置されているダミー内部電極15に接続されているので、ダミー外部電極7と素体1との接続強度が確保される。したがって、ダミー外部電極7が素体1から剥がれるのを抑制することができる。   Since the dummy external electrode 7 is connected to the dummy internal electrode 15 disposed in the element body 1, the connection strength between the dummy external electrode 7 and the element body 1 is ensured. Therefore, the dummy external electrode 7 can be prevented from peeling off from the element body 1.

ダミー外部電極7における第一及び第二主面1a,1bの対向方向での縁は、第一側面1eと第一主面1aとの間に位置する稜部分2aと、第一側面1eと第二主面1bとの間に位置する稜部分2aと、から離れている。したがって、積層セラミックコンデンサC1が電子機器EDに実装された状態で、電子機器EDに外力が作用した場合でも、電子機器EDに作用した外力が、ダミー外部電極7を通して、各稜部分2aに伝わることはない。これにより、各稜部分2aに、クラックなどの構造欠陥が生じるのを抑制することができる。   The edges in the opposing direction of the first and second main surfaces 1a and 1b in the dummy external electrode 7 are the ridge portion 2a located between the first side surface 1e and the first main surface 1a, the first side surface 1e and the first side surface. It is separated from the ridge part 2a located between the two main surfaces 1b. Therefore, even when an external force is applied to the electronic device ED with the multilayer ceramic capacitor C1 mounted on the electronic device ED, the external force applied to the electronic device ED is transmitted to each ridge portion 2a through the dummy external electrode 7. There is no. Thereby, it can suppress that structural defects, such as a crack, arise in each ridge part 2a.

次に、図7〜図10を参照して、本実施形態の変形例に係る積層セラミックコンデンサC2の構成を説明する。図7は、本変形例に係る積層セラミックコンデンサを示す斜視図である。図8は、図7におけるVIII−VIII線に沿った断面構成を説明するための図である。図9は、図7におけるIX−IX線に沿った断面構成を説明するための図である。図10は、素体の構成を示す分解斜視図である。   Next, the configuration of the multilayer ceramic capacitor C2 according to the modification of the present embodiment will be described with reference to FIGS. FIG. 7 is a perspective view showing a multilayer ceramic capacitor according to this modification. FIG. 8 is a diagram for explaining a cross-sectional configuration along the line VIII-VIII in FIG. 7. FIG. 9 is a diagram for explaining a cross-sectional configuration along the line IX-IX in FIG. 7. FIG. 10 is an exploded perspective view showing the configuration of the element body.

図7〜図9に示されるように、積層セラミックコンデンサC2は、素体1と、素体1の外表面に配置される複数の外部電極5,6及び複数のダミー外部電極7,8と、を備えている。本変形例では、積層セラミックコンデンサC2は、一対の外部電極5,6と一対のダミー外部電極7,8とを備えている。   As shown in FIGS. 7 to 9, the multilayer ceramic capacitor C <b> 2 includes an element body 1, a plurality of external electrodes 5, 6 and a plurality of dummy external electrodes 7, 8 arranged on the outer surface of the element body 1, It has. In this modification, the multilayer ceramic capacitor C2 includes a pair of external electrodes 5 and 6 and a pair of dummy external electrodes 7 and 8.

ダミー外部電極8は、素体1の第二側面1f上に配置されている。ダミー外部電極8は、第二側面1fの第一及び第二端面1c,1dの対向方向での略中央を、第一及び第二主面1a,1bの対向方向に延びるように覆っている。ダミー外部電極8は、第一及び第二主面1a,1bの対向方向での縁が、各稜部分2cから離れている。すなわち、ダミー外部電極8は、各稜部分2cに至っておらず、各稜部分2cを覆っていない。ダミー外部電極8は、ダミー外部電極7と同じく、めっき(たとえば、電気めっきなど)によって形成される。ダミー外部電極8も、一対の外部電極5,6と同様に、導電性ペーストを素体1の外表面に付与し、焼き付けることによって形成されてもよい。   The dummy external electrode 8 is disposed on the second side surface 1 f of the element body 1. The dummy external electrode 8 covers substantially the center of the second side face 1f in the facing direction of the first and second end faces 1c, 1d so as to extend in the facing direction of the first and second main faces 1a, 1b. In the dummy external electrode 8, the edges in the opposing direction of the first and second main surfaces 1a and 1b are separated from the ridge portions 2c. That is, the dummy external electrode 8 does not reach each ridge portion 2c and does not cover each ridge portion 2c. The dummy external electrode 8 is formed by plating (for example, electroplating) in the same manner as the dummy external electrode 7. Similarly to the pair of external electrodes 5 and 6, the dummy external electrode 8 may also be formed by applying a conductive paste to the outer surface of the element body 1 and baking it.

積層セラミックコンデンサC2は、図10にも示されるように、複数の内部電極11と、複数の内部電極13と、複数のダミー内部電極15と、複数のダミー内部電極17と、を備えている。ダミー内部電極17も、内部電極11,13及びダミー内部電極15と同じく、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、Ni又はCuなど)からなる。ダミー内部電極17は、上記導電性材料を含む導電性ペーストの焼結体として構成される。   As shown in FIG. 10, the multilayer ceramic capacitor C <b> 2 includes a plurality of internal electrodes 11, a plurality of internal electrodes 13, a plurality of dummy internal electrodes 15, and a plurality of dummy internal electrodes 17. Like the internal electrodes 11 and 13 and the dummy internal electrode 15, the dummy internal electrode 17 is also made of a conductive material (for example, Ni or Cu) that is normally used as the internal electrode of the laminated electric element. The dummy internal electrode 17 is configured as a sintered body of a conductive paste containing the conductive material.

ダミー内部電極17は、ダミー内部電極15と同様に、内部電極11,13から離れて内部電極11,13と同じ層に配置されている。すなわち、ダミー内部電極17は、第一及び第二主面1a,1bの対向方向から見て、内部電極11,13と重なり合っていない。ダミー内部電極17は、内部電極11,13よりも第二側面1f側であり且つ第一及び第二端面1c,1dの対向方向に見て略中央に位置している。ダミー内部電極17は、一端が第二側面1fに露出している。各ダミー内部電極17は、第二側面1fに露出した一端でダミー外部電極8に接続されている。ダミー外部電極8は、各ダミー内部電極17の第二側面1fに露出した部分をすべて覆うように形成されている。   Similar to the dummy internal electrode 15, the dummy internal electrode 17 is disposed apart from the internal electrodes 11 and 13 and in the same layer as the internal electrodes 11 and 13. That is, the dummy internal electrode 17 does not overlap with the internal electrodes 11 and 13 when viewed from the opposing direction of the first and second main surfaces 1a and 1b. The dummy internal electrode 17 is located closer to the second side face 1f than the internal electrodes 11 and 13 and substantially in the center when viewed in the opposing direction of the first and second end faces 1c and 1d. One end of the dummy internal electrode 17 is exposed to the second side surface 1f. Each dummy internal electrode 17 is connected to the dummy external electrode 8 at one end exposed at the second side face 1f. The dummy external electrode 8 is formed so as to cover all portions exposed to the second side face 1 f of each dummy internal electrode 17.

本実施形態では、ダミー内部電極17の数は、内部電極11,13の数と同じである。第一及び第二側面1e,1fの対向方向から見て、内部電極11,13が配置されている領域と、ダミー内部電極17が配置されている領域と、が重複している。第一及び第二主面1a,1bの対向方向に見て、内部電極11,13が配置されている領域と、ダミー内部電極17が配置されている領域と、は一致している。   In the present embodiment, the number of dummy internal electrodes 17 is the same as the number of internal electrodes 11 and 13. When viewed from the opposing direction of the first and second side surfaces 1e and 1f, the region where the internal electrodes 11 and 13 are disposed and the region where the dummy internal electrode 17 is disposed overlap. When viewed in the opposing direction of the first and second main surfaces 1a and 1b, the region where the internal electrodes 11 and 13 are disposed coincides with the region where the dummy internal electrode 17 is disposed.

積層セラミックコンデンサC2では、第一側面1e及び第二側面1fのいずれか一方の面が実装面として規定される。すなわち、ダミー外部電極7及びダミー外部電極8のいずれか一方が、電子機器のランド導体と接続される。   In the multilayer ceramic capacitor C2, one of the first side surface 1e and the second side surface 1f is defined as a mounting surface. That is, either the dummy external electrode 7 or the dummy external electrode 8 is connected to the land conductor of the electronic device.

以上のように、本変形例においても、ダミー外部電極7が、素体1の第一側面1eに外部電極5,6から離れて配置され、ダミー外部電極8が、素体1の第二側面1fに外部電極5,6から離れて配置されている。積層セラミックコンデンサC2は、外部電極5,6だけでなく、ダミー外部電極7又はダミー外部電極8を通して、電子機器に実装される。すなわち、積層セラミックコンデンサC2は、外部電極5,6と、ダミー外部電極7又はダミー外部電極8と、が対応するランド導体に接続されることにより、電子機器に実装される。この結果、積層セラミックコンデンサC2の電子機器への実装強度を確保することができる。   As described above, also in this modification, the dummy external electrode 7 is disposed on the first side surface 1 e of the element body 1 away from the external electrodes 5 and 6, and the dummy external electrode 8 is disposed on the second side surface of the element body 1. 1 f is disposed away from the external electrodes 5 and 6. The multilayer ceramic capacitor C2 is mounted on an electronic device through not only the external electrodes 5 and 6, but also the dummy external electrode 7 or the dummy external electrode 8. That is, the multilayer ceramic capacitor C2 is mounted on the electronic device by connecting the external electrodes 5 and 6 and the dummy external electrode 7 or the dummy external electrode 8 to the corresponding land conductors. As a result, the mounting strength of the multilayer ceramic capacitor C2 on the electronic device can be ensured.

ダミー外部電極8は、素体1内に配置されているダミー内部電極17に接続されているので、ダミー外部電極8と素体1との接続強度が確保される。したがって、ダミー外部電極8が素体1から剥がれるのを抑制することができる。   Since the dummy external electrode 8 is connected to the dummy internal electrode 17 disposed in the element body 1, the connection strength between the dummy external electrode 8 and the element body 1 is ensured. Therefore, the dummy external electrode 8 can be prevented from peeling off from the element body 1.

ダミー外部電極8における第一及び第二主面1a,1bの対向方向での縁は、第二側面1fと第一主面1aとの間に位置する稜部分2cと、第二側面1fと第二主面1bとの間に位置する稜部分2cと、から離れている。したがって、積層セラミックコンデンサC2が電子機器に実装された状態で、電子機器に外力が作用した場合でも、電子機器に作用した外力が、ダミー外部電極7又はダミー外部電極8を通して、各稜部分2a又は各稜部分2cに伝わることはない。これにより、各稜部分2a又は各稜部分2cに、クラックなどの構造欠陥が生じるのを抑制することができる。   The edges in the opposing direction of the first and second main surfaces 1a and 1b in the dummy external electrode 8 are the ridge portion 2c located between the second side surface 1f and the first main surface 1a, the second side surface 1f and the first side surface. It is away from the ridge part 2c located between the two main surfaces 1b. Accordingly, even when an external force is applied to the electronic device in a state where the multilayer ceramic capacitor C2 is mounted on the electronic device, the external force applied to the electronic device passes through the dummy external electrode 7 or the dummy external electrode 8 to each ridge portion 2a or It is not transmitted to each ridge part 2c. Thereby, it can suppress that structural defects, such as a crack, arise in each ridge part 2a or each ridge part 2c.

積層セラミックコンデンサなどの電子部品は、その向きが揃えられた状態で、キャリアテープに梱包される。電子部品は、一般に、実装面と対向する面がキャリアテープの開口部側を向く状態で梱包される。積層セラミックコンデンサC2は、第一側面1e又は第二側面1fがキャリアテープの開口部側を向く状態で梱包される。積層セラミックコンデンサC2では、各側面1e,1fにダミー外部電極7,8が配置されているので、積層セラミックコンデンサC2をキャリアテープに梱包する際に、第一側面1e又は第二側面1fがキャリアテープの開口部側を向いているか否かを容易に判別することができる。   Electronic components such as multilayer ceramic capacitors are packed in a carrier tape in a state where their orientations are aligned. Electronic components are generally packaged with the surface facing the mounting surface facing the opening of the carrier tape. The multilayer ceramic capacitor C2 is packed with the first side surface 1e or the second side surface 1f facing the opening side of the carrier tape. In the multilayer ceramic capacitor C2, since the dummy external electrodes 7 and 8 are arranged on the side surfaces 1e and 1f, when the multilayer ceramic capacitor C2 is packed on a carrier tape, the first side surface 1e or the second side surface 1f is the carrier tape. It is possible to easily determine whether or not it faces the opening side.

次に、図11〜図13を参照して、本実施形態の変形例に係る積層セラミックコンデンサC3の構成を説明する。図11は、本変形例に係る積層セラミックコンデンサを示す斜視図である。図12は、図11におけるXII−XII線に沿った断面構成を説明するための図である。図13は、素体の構成を示す分解斜視図である。   Next, the configuration of the multilayer ceramic capacitor C3 according to the modification of the present embodiment will be described with reference to FIGS. FIG. 11 is a perspective view showing a multilayer ceramic capacitor according to this modification. FIG. 12 is a diagram for explaining a cross-sectional configuration along the line XII-XII in FIG. 11. FIG. 13 is an exploded perspective view showing the configuration of the element body.

図11及び図12に示されるように、積層セラミックコンデンサC3は、素体1と、素体1の外表面に配置される複数の外部電極5,6及び複数のダミー外部電極7と、を備えている。本変形例では、積層セラミックコンデンサC3は、二つのダミー外部電極7を備えている。   As shown in FIGS. 11 and 12, the multilayer ceramic capacitor C <b> 3 includes an element body 1, a plurality of external electrodes 5 and 6 and a plurality of dummy external electrodes 7 disposed on the outer surface of the element body 1. ing. In this modification, the multilayer ceramic capacitor C3 includes two dummy external electrodes 7.

二つのダミー外部電極7は、素体1の第一側面1e上に配置されている。二つのダミー外部電極7は、第一及び第二端面1c,1dの対向方向に並んでいる。すなわち、二つのダミー外部電極7は、第一及び第二端面1c,1dの対向方向で離れて位置している。   The two dummy external electrodes 7 are disposed on the first side surface 1 e of the element body 1. The two dummy external electrodes 7 are arranged in the opposing direction of the first and second end faces 1c, 1d. That is, the two dummy external electrodes 7 are located apart in the opposing direction of the first and second end faces 1c, 1d.

積層セラミックコンデンサC3は、図13にも示されるように、複数の内部電極11と、複数の内部電極13と、複数のダミー内部電極15と、を備えている。   As shown in FIG. 13, the multilayer ceramic capacitor C <b> 3 includes a plurality of internal electrodes 11, a plurality of internal electrodes 13, and a plurality of dummy internal electrodes 15.

内部電極11,13と同じ層に、複数のダミー内部電極15が、ダミー内部電極15は、内部電極11,13から離れて配置されている。本変形例では、内部電極11,13と同じ層に、二つのダミー内部電極15が配置されている。同じ層に位置する二つのダミー内部電極15は、第一及び第二端面1c,1dの対向方向に並んでいる。すなわち、二つのダミー内部電極15は、第一及び第二端面1c,1dの対向方向で離れて位置している。各ダミー内部電極15は、対応するダミー外部電極7に接続されている。   A plurality of dummy internal electrodes 15 are arranged in the same layer as the internal electrodes 11 and 13, and the dummy internal electrodes 15 are arranged apart from the internal electrodes 11 and 13. In this modification, two dummy internal electrodes 15 are arranged in the same layer as the internal electrodes 11 and 13. Two dummy internal electrodes 15 located in the same layer are arranged in the opposing direction of the first and second end faces 1c, 1d. That is, the two dummy internal electrodes 15 are located apart in the opposing direction of the first and second end faces 1c and 1d. Each dummy internal electrode 15 is connected to a corresponding dummy external electrode 7.

次に、図11〜図13を参照して、本実施形態の変形例に係る積層セラミックコンデンサC3の構成を説明する。図11は、本変形例に係る積層セラミックコンデンサを示す斜視図である。図12は、図11におけるXII−XII線に沿った断面構成を説明するための図である。図13は、素体の構成を示す分解斜視図である。   Next, the configuration of the multilayer ceramic capacitor C3 according to the modification of the present embodiment will be described with reference to FIGS. FIG. 11 is a perspective view showing a multilayer ceramic capacitor according to this modification. FIG. 12 is a diagram for explaining a cross-sectional configuration along the line XII-XII in FIG. 11. FIG. 13 is an exploded perspective view showing the configuration of the element body.

図11及び図12に示されるように、積層セラミックコンデンサC3は、素体1と、素体1の外表面に配置される複数の外部電極5,6及び複数のダミー外部電極7と、を備えている。本変形例では、積層セラミックコンデンサC3は、二つのダミー外部電極7を備えている。   As shown in FIGS. 11 and 12, the multilayer ceramic capacitor C <b> 3 includes an element body 1, a plurality of external electrodes 5 and 6 and a plurality of dummy external electrodes 7 disposed on the outer surface of the element body 1. ing. In this modification, the multilayer ceramic capacitor C3 includes two dummy external electrodes 7.

二つのダミー外部電極7は、素体1の第一側面1e上に配置されている。二つのダミー外部電極7は、第一及び第二端面1c,1dの対向方向に並んでいる。すなわち、二つのダミー外部電極7は、第一及び第二端面1c,1dの対向方向で離れて位置している。   The two dummy external electrodes 7 are disposed on the first side surface 1 e of the element body 1. The two dummy external electrodes 7 are arranged in the opposing direction of the first and second end faces 1c, 1d. That is, the two dummy external electrodes 7 are located apart in the opposing direction of the first and second end faces 1c, 1d.

積層セラミックコンデンサC3は、図13にも示されるように、複数の内部電極11と、複数の内部電極13と、複数のダミー内部電極15と、を備えている。   As shown in FIG. 13, the multilayer ceramic capacitor C <b> 3 includes a plurality of internal electrodes 11, a plurality of internal electrodes 13, and a plurality of dummy internal electrodes 15.

内部電極11,13と同じ層に、複数のダミー内部電極15が、ダミー内部電極15は、内部電極11,13から離れて配置されている。本変形例では、内部電極11,13と同じ層に、二つのダミー内部電極15が配置されている。同じ層に位置する二つのダミー内部電極15は、第一及び第二端面1c,1dの対向方向に並んでいる。すなわち、二つのダミー内部電極15は、第一及び第二端面1c,1dの対向方向で離れて位置している。各ダミー内部電極15は、対応するダミー外部電極7に接続されている。   A plurality of dummy internal electrodes 15 are arranged in the same layer as the internal electrodes 11 and 13, and the dummy internal electrodes 15 are arranged apart from the internal electrodes 11 and 13. In this modification, two dummy internal electrodes 15 are arranged in the same layer as the internal electrodes 11 and 13. Two dummy internal electrodes 15 located in the same layer are arranged in the opposing direction of the first and second end faces 1c, 1d. That is, the two dummy internal electrodes 15 are located apart in the opposing direction of the first and second end faces 1c and 1d. Each dummy internal electrode 15 is connected to a corresponding dummy external electrode 7.

次に、図14及び図15を参照して、本実施形態の変形例に係る積層セラミックコンデンサC4の構成を説明する。図14は、本変形例に係る積層セラミックコンデンサを示す斜視図である。図15は、図14におけるXV−XV線に沿った断面構成を説明するための図である。   Next, with reference to FIG. 14 and FIG. 15, the configuration of the multilayer ceramic capacitor C4 according to the modification of the present embodiment will be described. FIG. 14 is a perspective view showing a multilayer ceramic capacitor according to this modification. FIG. 15 is a diagram for explaining a cross-sectional configuration along the line XV-XV in FIG.

図14及び図15に示されるように、積層セラミックコンデンサC4は、素体1と、素体1の外表面に配置される複数の外部電極5,6及び複数のダミー外部電極7と、を備えている。本変形例では、積層セラミックコンデンサC3は、五つのダミー外部電極7を備えている。   As shown in FIGS. 14 and 15, the multilayer ceramic capacitor C <b> 4 includes an element body 1, a plurality of external electrodes 5 and 6 and a plurality of dummy external electrodes 7 disposed on the outer surface of the element body 1. ing. In this modification, the multilayer ceramic capacitor C3 includes five dummy external electrodes 7.

五つのダミー外部電極7は、素体1の第一側面1e上に配置されている。五つのダミー外部電極7は、第一及び第二主面1a,1bの対向方向に並んでいる。すなわち、五つのダミー外部電極7は、第一及び第二主面1a,1bの対向方向で離れて位置している。   The five dummy external electrodes 7 are disposed on the first side surface 1 e of the element body 1. The five dummy external electrodes 7 are arranged in the opposing direction of the first and second main surfaces 1a and 1b. That is, the five dummy external electrodes 7 are located apart in the opposing direction of the first and second main surfaces 1a and 1b.

図11〜図15に示された変形例の積層セラミックコンデンサC3,C4においても、電子機器への実装強度を確保することができる。積層セラミックコンデンサC3,C4でも、各稜部分2aに、クラックなどの構造欠陥が生じるのを抑制することができる。   Also in the multilayer ceramic capacitors C3 and C4 of the modified examples shown in FIGS. 11 to 15, the mounting strength to the electronic device can be ensured. Even in the multilayer ceramic capacitors C3 and C4, it is possible to suppress the occurrence of structural defects such as cracks in the respective ridge portions 2a.

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。   As mentioned above, although embodiment of this invention was described, this invention is not limited to the said embodiment, It deform | transforms in the range which does not change the summary described in each claim, or applied to another thing. There may be.

ダミー外部電極7,8の数、ダミー内部電極15,17の数は、上述した実施形態及び変形例に示された数に限られない。内部電極11,13が位置する層に、ダミー内部電極15,17が必ず位置している必要はない。内部電極11,13が位置するものの、ダミー内部電極15,17が位置していない層が存在していてもよい。   The number of dummy external electrodes 7 and 8 and the number of dummy internal electrodes 15 and 17 are not limited to the numbers shown in the above-described embodiments and modifications. The dummy internal electrodes 15 and 17 are not necessarily located in the layer where the internal electrodes 11 and 13 are located. There may be a layer where the internal electrodes 11 and 13 are located but the dummy internal electrodes 15 and 17 are not located.

素体1の形状も、上述した実施形態及び変形例に示された数に限られない。たとえば、図16に示された積層セラミックコンデンサC5のように、素体1は、第一及び第二主面1a,1bの対向方向での長さが、第一及び第二側面1e,1fの対向方向での長さよりも短く設定されていてもよい。素体1の第一及び第二主面1a,1bの対向方向での長さが、素体1の第一及び第二側面1e,1fの対向方向での長さよりも短い場合、第一側面1e(又は第二側面1f)の面積が比較的狭く、積層セラミックコンデンサC5の電子機器への実装状態が不安定になりやすい。しかしながら、積層セラミックコンデンサC5は、第一側面1eに配置されているダミー外部電極7でも電子機器に接続されるため、第一側面1eの面積が比較的狭い場合でも、実装状態が安定する。   The shape of the element body 1 is not limited to the numbers shown in the above-described embodiments and modifications. For example, like the multilayer ceramic capacitor C5 shown in FIG. 16, the element body 1 has a length in the opposing direction of the first and second main surfaces 1a, 1b of the first and second side surfaces 1e, 1f. It may be set shorter than the length in the facing direction. When the length of the element body 1 in the facing direction of the first and second main faces 1a, 1b is shorter than the length of the element body 1 in the facing direction of the first and second side faces 1e, 1f, The area of 1e (or the second side surface 1f) is relatively narrow, and the mounting state of the multilayer ceramic capacitor C5 on the electronic device tends to be unstable. However, since the multilayer ceramic capacitor C5 is connected to the electronic device even with the dummy external electrode 7 disposed on the first side surface 1e, the mounting state is stabilized even when the area of the first side surface 1e is relatively small.

1…素体、1a…第一主面、1b…第二主面、1c…第一端面、1d…第二端面、1e…第一側面、1f…第二側面、2a〜2f…稜部分、5,6…外部電極、7,8…ダミー外部電極、11,13…内部電極、15,17…ダミー内部電極、C1〜C5…積層セラミックコンデンサ、ED…電子機器。   DESCRIPTION OF SYMBOLS 1 ... Element body, 1a ... 1st main surface, 1b ... 2nd main surface, 1c ... 1st end surface, 1d ... 2nd end surface, 1e ... 1st side surface, 1f ... 2nd side surface, 2a-2f ... Edge part, 5, 6 ... external electrodes, 7, 8 ... dummy external electrodes, 11, 13 ... internal electrodes, 15, 17 ... dummy internal electrodes, C1 to C5 ... multilayer ceramic capacitors, ED ... electronic devices.

Claims (4)

略直方体形状を呈し、互いに対向する第一及び第二主面と、前記第一及び第二主面を連結するように前記第一及び第二主面の対向方向に延び且つ互いに対向する第一及び第二端面と、前記第一及び第二主面を連結するように前記第一及び第二主面の対向方向に延び且つ互いに対向する第一及び第二側面と、を有する素体と、
前記第一及び第二主面の対向方向で互いに対向するように前記素体内に配置された複数の内部電極と、
前記素体の前記第一及び第二端面側にそれぞれ配置され且つ前記複数の内部電極のうち対応する内部電極に接続されている複数の外部電極と、
前記内部電極と同じ層に前記内部電極から離れて位置すると共に、端が前記第一側面に露出しているダミー内部電極と、
前記第一側面に前記複数の外部電極から離れて配置され且つ前記ダミー内部電極と接続されているダミー外部電極と、を備え、
前記第一側面と前記第一主面との間に位置する稜部分と、前記第一側面と前記第二主面との間に位置する稜部分と、が湾曲するように丸められており、
前記ダミー外部電極は、前記第一及び第二主面の対向方向での縁が、各前記稜部分から離れていることを特徴とする積層セラミックコンデンサ。
The first and second main surfaces facing each other and extending in the opposing direction of the first and second main surfaces so as to connect the first and second main surfaces and facing each other And an element body having first and second side surfaces extending in a facing direction of the first and second main surfaces so as to connect the first and second main surfaces and facing each other.
A plurality of internal electrodes disposed in the element body so as to face each other in the opposing direction of the first and second main surfaces;
A plurality of external electrodes respectively disposed on the first and second end face sides of the element body and connected to corresponding internal electrodes among the plurality of internal electrodes;
A dummy internal electrode located on the same layer as the internal electrode, away from the internal electrode and having an end exposed at the first side surface;
A dummy external electrode disposed on the first side surface apart from the plurality of external electrodes and connected to the dummy internal electrode;
A ridge portion positioned between the first side surface and the first main surface and a ridge portion positioned between the first side surface and the second main surface are rounded so as to be curved;
The dummy external electrode is a multilayer ceramic capacitor characterized in that edges in the opposing direction of the first and second main surfaces are separated from the ridge portions.
前記内部電極と同じ層に前記内部電極から離れて位置すると共に、端が前記第二側面に露出しているダミー内部電極と、
前記第二側面に前記複数の外部電極から離れて配置され且つ前記端が前記第二側面に露出している前記ダミー内部電極と接続されているダミー外部電極と、を更に備えていることを特徴とする請求項1に記載の積層セラミックコンデンサ。
A dummy internal electrode located on the same layer as the internal electrode, away from the internal electrode and having an end exposed at the second side surface;
A dummy external electrode connected to the dummy internal electrode disposed on the second side surface apart from the plurality of external electrodes and having an end exposed at the second side surface; The multilayer ceramic capacitor according to claim 1.
前記素体は、前記第一及び第二主面の対向方向での長さが、前記第一及び第二側面の対向方向での長さよりも短いことを特徴とする請求項1又は2に記載の積層セラミックコンデンサ。   The length of the element body in the facing direction of the first and second main surfaces is shorter than the length in the facing direction of the first and second side surfaces. Multilayer ceramic capacitor. 請求項1〜3のいずれか一項に記載の積層セラミックコンデンサと、
前記積層セラミックコンデンサの前記複数の外部電極及び前記ダミー外部電極が接続される複数の導体が配置されている電子機器と、を備え、
前記積層セラミックコンデンサは、前記第一側面が前記電子機器に対向するように配置されていることを特徴とする実装構造。
The multilayer ceramic capacitor according to any one of claims 1 to 3,
An electronic device in which a plurality of conductors to which the plurality of external electrodes and the dummy external electrodes of the multilayer ceramic capacitor are connected are disposed;
The multi-layer ceramic capacitor is disposed so that the first side surface faces the electronic device.
JP2014038633A 2014-02-28 2014-02-28 Multilayer ceramic capacitor and mounting structure Active JP6413259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014038633A JP6413259B2 (en) 2014-02-28 2014-02-28 Multilayer ceramic capacitor and mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014038633A JP6413259B2 (en) 2014-02-28 2014-02-28 Multilayer ceramic capacitor and mounting structure

Publications (2)

Publication Number Publication Date
JP2015162648A true JP2015162648A (en) 2015-09-07
JP6413259B2 JP6413259B2 (en) 2018-10-31

Family

ID=54185524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014038633A Active JP6413259B2 (en) 2014-02-28 2014-02-28 Multilayer ceramic capacitor and mounting structure

Country Status (1)

Country Link
JP (1) JP6413259B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019053953A1 (en) * 2017-09-12 2019-03-21 株式会社村田製作所 Laminated capacitor and circuit module
WO2020153265A1 (en) * 2019-01-25 2020-07-30 京セラ株式会社 Capacitor
JP2020141059A (en) * 2019-02-28 2020-09-03 株式会社村田製作所 Electrolytic capacitor and mount structure thereof
WO2021065487A1 (en) * 2019-09-30 2021-04-08 京セラ株式会社 Film capacitor element
JP2021103730A (en) * 2019-12-25 2021-07-15 太陽誘電株式会社 Ceramic electronic component and mounting board
JP2022181019A (en) * 2021-05-25 2022-12-07 株式会社村田製作所 Electronic component and electronic equipment
JP7519292B2 (en) 2020-12-28 2024-07-19 Tdk株式会社 Electronic Components
JP7583731B2 (en) 2019-09-30 2024-11-14 京セラ株式会社 Film Capacitor Element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399466U (en) * 1990-01-31 1991-10-17
JP2008300769A (en) * 2007-06-04 2008-12-11 Murata Mfg Co Ltd Ceramic electronic component, and manufacturing method thereof
US20120275081A1 (en) * 2011-04-29 2012-11-01 Samsung Electro-Mechanics Co., Ltd. Multi-layered capacitor and manufacturing method thereof
JP2013026323A (en) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd Multilayer ceramic electronic component
JP2013038332A (en) * 2011-08-10 2013-02-21 Tdk Corp Laminated capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399466U (en) * 1990-01-31 1991-10-17
JP2008300769A (en) * 2007-06-04 2008-12-11 Murata Mfg Co Ltd Ceramic electronic component, and manufacturing method thereof
US20120275081A1 (en) * 2011-04-29 2012-11-01 Samsung Electro-Mechanics Co., Ltd. Multi-layered capacitor and manufacturing method thereof
JP2013026323A (en) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd Multilayer ceramic electronic component
JP2013038332A (en) * 2011-08-10 2013-02-21 Tdk Corp Laminated capacitor

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019053953A1 (en) * 2017-09-12 2019-03-21 株式会社村田製作所 Laminated capacitor and circuit module
US11887783B2 (en) 2019-01-25 2024-01-30 Kyocera Corporation Capacitor
WO2020153265A1 (en) * 2019-01-25 2020-07-30 京セラ株式会社 Capacitor
JP7401971B2 (en) 2019-01-25 2023-12-20 京セラ株式会社 capacitor
CN113286769A (en) * 2019-01-25 2021-08-20 京瓷株式会社 Capacitor with a capacitor element
JP2020120038A (en) * 2019-01-25 2020-08-06 京セラ株式会社 Capacitor
EP3915961A4 (en) * 2019-01-25 2022-11-16 Kyocera Corporation Capacitor
JP7259407B2 (en) 2019-02-28 2023-04-18 株式会社村田製作所 Electrolytic capacitors and mounting structure of electrolytic capacitors
JP2020141059A (en) * 2019-02-28 2020-09-03 株式会社村田製作所 Electrolytic capacitor and mount structure thereof
CN114521277A (en) * 2019-09-30 2022-05-20 京瓷株式会社 Thin film capacitor element
WO2021065487A1 (en) * 2019-09-30 2021-04-08 京セラ株式会社 Film capacitor element
JP7583731B2 (en) 2019-09-30 2024-11-14 京セラ株式会社 Film Capacitor Element
JP2021103730A (en) * 2019-12-25 2021-07-15 太陽誘電株式会社 Ceramic electronic component and mounting board
JP7519292B2 (en) 2020-12-28 2024-07-19 Tdk株式会社 Electronic Components
JP7584296B2 (en) 2020-12-28 2024-11-15 Tdk株式会社 Electronic Components
JP2022181019A (en) * 2021-05-25 2022-12-07 株式会社村田製作所 Electronic component and electronic equipment
JP7444135B2 (en) 2021-05-25 2024-03-06 株式会社村田製作所 Electronic parts and equipment

Also Published As

Publication number Publication date
JP6413259B2 (en) 2018-10-31

Similar Documents

Publication Publication Date Title
JP6413259B2 (en) Multilayer ceramic capacitor and mounting structure
CN106971846B (en) Electronic component
JP6693125B2 (en) Electronic parts
JP2017073435A (en) Electronic component
US8526162B2 (en) Feedthrough multilayer capacitor
US9842693B2 (en) Multilayer ceramic capacitor
JP6520398B2 (en) Electronic parts
JP6540069B2 (en) Multilayer feedthrough capacitor
JP2015228435A (en) Capacitor module
JP6867745B2 (en) Multilayer capacitor and mounting structure of multilayer capacitor
JP2016149484A (en) Multilayer capacitor
JP6201477B2 (en) Multilayer capacitor
JP2016076582A (en) Ceramic electronic component
JP6497127B2 (en) Multilayer capacitor
JP5861531B2 (en) Multilayer capacitor
JP2014146754A (en) Laminated through capacitor
JP6142650B2 (en) Multilayer feedthrough capacitor
JP6136507B2 (en) Multilayer capacitor array
US9691547B2 (en) Multilayer ceramic capacitor
JP6503758B2 (en) Multilayer capacitor
JP2016152300A (en) Capacitor module
JP6668913B2 (en) Electronic components
JP2014207408A (en) Multilayer capacitor
JP6142651B2 (en) Multilayer capacitor
JP5929524B2 (en) Multilayer capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180917

R150 Certificate of patent or registration of utility model

Ref document number: 6413259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250