[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015149414A - 半導体装置及び撮像装置 - Google Patents

半導体装置及び撮像装置 Download PDF

Info

Publication number
JP2015149414A
JP2015149414A JP2014021752A JP2014021752A JP2015149414A JP 2015149414 A JP2015149414 A JP 2015149414A JP 2014021752 A JP2014021752 A JP 2014021752A JP 2014021752 A JP2014021752 A JP 2014021752A JP 2015149414 A JP2015149414 A JP 2015149414A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
nitrogen
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014021752A
Other languages
English (en)
Inventor
慎太郎 中野
Shintaro Nakano
慎太郎 中野
信美 斉藤
Nobumi Saito
信美 斉藤
健太郎 三浦
Kentaro Miura
健太郎 三浦
雄也 前田
Yuya Maeda
雄也 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014021752A priority Critical patent/JP2015149414A/ja
Priority to PCT/JP2014/072806 priority patent/WO2015118710A1/ja
Publication of JP2015149414A publication Critical patent/JP2015149414A/ja
Priority to US15/229,919 priority patent/US20170033239A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】実施形態は、高集積化されその機能を向上させた半導体装置及び撮像装置を提供する。
【解決手段】実施形態に係る半導体装置は、機能素子を含む基板と、前記基板の上に設けられた薄膜トランジスタと、を備える。前記薄膜トランジスタは、第１部分と、前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を有する酸窒化物半導体層と、前記第１部分と電気的に接続された第１導電層と、前記第２部分と電気的に接続された第２導電層と、前記第３部分と離間したゲート電極と、前記第３部分と前記ゲート電極との間に設けられた第１絶縁層と、を含む。前記酸窒化物半導体層は、インジウム、ガリウム、亜鉛および窒素を含み、窒素の含有量が２原子％以下であり、ガリウムの含有量が窒素の前記含有量よりも多い。
【選択図】図１

Description

本発明の実施形態は、半導体装置及び撮像装置に関する。
撮像素子、演算素子、増幅素子、または、記憶素子などの機能素子を含む半導体装置は、例えば、シリコン基板などの上に形成される。これらの半導体装置には、その集積度を高めつつ機能を向上させることが望まれる。
特開２００８−３００５１８号公報
本発明の実施形態は、高集積化されその機能を向上させた半導体装置及び撮像装置を提供する。
本発明の実施形態に係る半導体装置は、機能素子を含み主面を有する基板と、前記基板の上に設けられた薄膜トランジスタと、を備える。前記薄膜トランジスタは、第１部分と、前記主面に対して平行な第１方向において前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を有する酸窒化物半導体層と、前記第１部分と電気的に接続された第１導電層と、前記第２部分と電気的に接続された第２導電層と、前記第１方向と交差する第２方向において前記第３部分と離間したゲート電極と、前記第３部分と前記ゲート電極との間に設けられた第１絶縁層と、を含む。前記酸窒化物半導体層は、インジウム、ガリウム、亜鉛および窒素を含み、窒素の含有量が２原子％以下であり、ガリウムの含有量が窒素の前記含有量よりも多い。
第１の実施形態に係る半導体装置を示す模式的断面図である。 半導体装置の特性を示すグラフである。 半導体装置の特性を示すグラフである。 半導体装置の特性を示すグラフである。 半導体装置の特性を示すグラフである。 第２の実施形態に係る半導体装置の一部を示す模式的断面図である。 第２の実施形態に係る半導体装置の一部を示す模式的平面図である。 第２の実施形態に係る別の半導体装置の一部を示す模式的断面図である。 第２の実施形態に係る別の半導体装置の一部を示す模式的断面図である。 第２の実施形態に係る別の半導体装置の一部を示す模式的断面図である。 第２の実施形態に係る半導体装置の一部を例示する模式的断面図である。 第３の実施形態に係る別の半導体装置の一部を示す模式的断面図である。 第４の実施形態に係る半導体装置の製造方法を示すフローチャート図である。 図１４（ａ）〜図１４（ｃ）は、第４の実施形態に係る半導体装置の製造方法を示す工程順模式的断面図である。 第５の実施形態に係る半導体装置の製造方法を示すフローチャート図である。 図１６（ａ）〜図１６（ｃ）は、第５の実施形態に係る半導体装置の製造方法を示す工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体装置２１０は、基板１５０と、下地絶縁層１６０と、薄膜トランジスタ１１０と、を含む。
基板１５０は、機能素子１５５を含む。基板１５０には、例えば、シリコン基板などの半導体基板を用いることができる。基板１５０として、ＳＯＩ基板を用いても良い。基板１５０は、上面１５０ａを有する。機能素子１５５は、例えば、基板１５０の下面１５０ｂに設けられた撮像部１５６を含む。基板１５０は、機能素子１５５を覆う層間絶縁層１５０ｉをさらに含む。層間絶縁層１５０ｉの上面が、基板１５０の上面１５０ａに対応する。
下地絶縁層１６０は、基板１５０の上面１５０ａの上に設けられる。
本願明細書において、「上に設けられる状態」は、直接的に上に配置される状態の他に、間に別の要素が挿入される状態も含む。
この例では、半導体装置２１０は、基板１５０と、基板１５０の上に設けられた第１配線層１７１と、第１配線層１７１の上に設けられた第２配線層１７２と、を含む。下地絶縁層１６０は、第１配線層１７１に含まれる。この例では、基板１５０と第１配線層１７１との間、すなわち、基板１５０と下地絶縁層１６０との間に、第１層間絶縁層１７１ｉが設けられている。
基板１５０の上面１５０ａに対して垂直な方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
薄膜トランジスタ１１０は、例えば、第１配線層１７１及び第２配線層１７２中に設けられる。薄膜トランジスタ１１０は、下地絶縁層１６０の上に設けられる。
薄膜トランジスタ１１０は、ゲート電極１１と、第１絶縁層２１と、半導体層３０と、第１導電層４１と、第２導電層４２と、絶縁層２３と、を含む。
ゲート電極１１は、下地絶縁層１６０の一部の上に設けられる。例えば、ゲート電極１１の下面及び側面は、下地絶縁層１６０に囲まれている。ゲート電極１１は、ゲート電極１１の上面を除いて、下地絶縁層１６０に埋め込まれている。すなわち、ゲート電極１１及び下地絶縁層１６０は、ダマシン構成を有する。
第１絶縁層２１は、ゲート電極１１と、下地絶縁層１６０と、を覆う。第１絶縁層２１は、例えば、シリコンと窒素とを含む。すなわち、第１絶縁層２１は、シリコンと窒素とを含む化合物を含む。第１絶縁層２１には、例えば、窒化シリコンまたは酸窒化シリコンが用いられる。
半導体層３０は、第１絶縁層２１の一部の上に設けられ、第１絶縁層２１のその一部に接する。半導体層３０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含む酸窒化物である。半導体層３０は、酸窒化物の半導体層である。半導体層３０は、例えば、非晶質（アモルファス）構造を有する。半導体層３０は、多結晶の部分を含んでも良い。
半導体層３０は、第１の部分ｐ１と、第２の部分ｐ２と、を含む。第２の部分ｐ２は、Ｘ軸方向（第１方向）において、第１の部分ｐ１から離間して設けられる。半導体層３０は、第１の部分ｐ１と、第２の部分ｐ２と、の間に設けられた第３の部分ｐ３を含む。
ゲート電極１１は、Ｘ軸方向に交差するＹ軸方向において、第３の部分ｐ３から離間して設けられる。第１絶縁層２１は、第３の部分ｐ３と、ゲート電極１１と、の間に設けられる。
第１導電層４１は、半導体層３０の一部の上に設けられ、第１の部分ｐ１に電気的に接続される。第２導電層４２は、半導体層３０の他の一部の上に設けられ、第２の部分ｐ２に電気的に接続される。第１導電層４１および第２導電層４２は、基板１５０の上面１５０ａに平行なＸ方向に並べて配置される。第１導電層４１は、ソース電極及びドレイン電極の一方である。第２導電層４２は、ソース電極及びドレイン電極の他方である。
絶縁層２３は、半導体層３０を覆う。絶縁層２３は、Ｓｉ、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む。すなわち、絶縁層２３は、Ｓｉ、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む化合物を含む。
この例では、配線５０が設けられる。この例では、配線５０は、第１配線５１と、第２配線５２と、第３配線５３と、を含む。第１配線５１、第２配線５２及び第３配線５３のそれぞれは、Ｚ軸方向に沿って延びる。第１配線５１は、基板１５０の層間絶縁層１５０ｉをＺ軸方向に沿って貫通する。第１配線５１の一端は、例えば、機能素子１５５に電気的に接続される。
本願明細書において、「電気的に接続される状態」は、２つの導電体が直接接する状態と、２つの導電体に別の導電体を介して電流が流れる状態と、２つの導電体の間にスイッチング素子などの電気素子が挿入されて電流が流れる状態が形成可能である状態と、を含む。
第２配線５２は、下地絶縁層１６０をＺ軸方向に沿って貫通し、第１配線５１に電気的に接続されている。
第３配線５３は、第１絶縁層２１と、絶縁層２３と、をＺ軸方向に沿って貫通し、第２配線５２に電気的に接続される。第３配線５３の一端は、例えば、薄膜トランジスタ１１０に電気的に接続される。例えば、第３配線５３の一端は、例えば、第１導電層４１及び第２導電層４２の少なくともいずれかに接続されても良い。
例えば、第３配線５３が設けられず、第１配線５１と第２配線５２とが設けられても良い。この場合、第２配線５２の一端が、薄膜トランジスタ１１０の第１ゲート電極１１に接続されても良い。
このように、配線５０は、基板１５０の上面１５０ａに対して交差する方向（Ｚ軸方向）に沿って、少なくとも下地絶縁層１６０を貫通する。配線５０は、例えば、第１ゲート電極１１、第１導電層４１及び第２導電層４２の少なくともいずれかと、接続される。例えば、配線５０は、これらの少なくともいずれかと、機能素子１５５と、を電気的に接続する。
例えば、配線５０は、第１配線層１７１をＺ軸方向に沿って貫通する。配線５０は、第２配線層１７２をＺ軸方向に沿ってさらに貫通しても良い。
この例では、第１配線層１７１は、下地絶縁層１６０と、第１ゲート電極１１と、第２配線５２と、を含む。この例では、第２配線層１７２は、第１絶縁層２１と、半導体層３０と、第１導電層４１と、第２導電層４２と、絶縁層２３と、第３配線５３と、を含む。第２配線層１７２の上に上層絶縁層１７２ｉをさらに設けても良い。
この例では、第２配線５２及び第３配線５３は、多層構造を有している。
例えば、第２配線５２は、第２配線５２用の上側層５２ａと、上側層５２ａと積層された、第２配線５２用の下側層５２ｂと、を含む。下側層５２ｂは、例えば、上側層５２ａと下地絶縁層１６０との間に配置される。上側層５２ａには、例えば、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかの金属が用いられる。下側層５２ｂには、例えば、タンタル、窒化タンタル及び窒化チタンの少なくともいずれかが用いられる。第２配線５２用の下側層５２ｂには、第２配線５２用の上側層５２ａとは異なる材料が用いられる。
例えば、第３配線５３は、第３配線５３用の上側層５３ａと、上側層５３ａと積層された、第３配線５３用の下側層５３ｂと、を含む。下側層５３ｂは、例えば、上側層５３ａと第３絶縁層２３との間に配置される。上側層５３ａには、例えば、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかの金属が用いられる。下側層５３ｂには、例えば、タンタル、窒化タンタル及び窒化チタンの少なくともいずれかが用いられる。第３配線５３用の下側層５３ｂには、第３配線５３用の上側層５３ａとは異なる材料が用いられる。
本実施形態に係る半導体装置２１０は、例えば、撮像装置に用いられる。半導体装置２１０は、例えば、シリコン基板上にＣＭＯＳプロセスで形成されたフォトダイオードと転送トランジスタを含む。フォトダイオードは、例えば、撮像部１５６であり、転送トランジスタは、機能素子１５５に該当する。そして、フォトダイオードと、転送トランジスタと、を含む基板１５０の上に、配線層１７１および１７２が積層される。配線層１７１および１７２には、酸窒化物半導体層を含む薄膜トランジスタ１１０が設けられる。
後述するように、半導体装置２１０の製造過程では、薄膜トランジスタ１１０を含む配線層１７１および１７２を形成した後、配線工程において低下した転送トランジスタの機能を回復させるために熱処理を行う。この熱処理の温度は、例えば、４２０℃である。この熱処理により、酸窒化物半導体のシート抵抗が変化し、薄膜トランジスタの特性が劣化する場合がある。
本願発明者は、このような熱処理過程において、薄膜トランジスタの劣化を抑制することが可能な条件を見出した。
図２〜図３は、半導体装置の特性を示すグラフである。具体的には、半導体層３０に用いられる酸窒化物半導体の熱処理に対する特性を表している。
図２は、熱処理により酸窒化物半導体ＳＡおよび酸化物半導体ＳＡから離脱する亜鉛の量を示すグラフである。横軸は熱処理温度（Annealing Temperature）であり、縦軸は亜鉛の離脱量である。酸化物半導体ＳＢは、窒素を含まない。同図に示した酸窒化物半導体ＳＡと酸化物半導体ＳＢとにおいて、インジウム、ガリウム及び亜鉛の組成比は同じである。
図２から分かるように、酸化物半導体ＳＢでは、４００℃以上の温度範囲において、熱処理温度の上昇に伴い亜鉛の離脱量が徐々に増加する。一方、酸窒化物半導体ＳＡでは、５００℃近傍まで亜鉛の離脱が抑制される。このように、酸窒化物半導体では、５００℃までの熱処理温度に対して亜鉛脱離を抑制することが可能であり、例えば、トランジスタ特性の変化を抑制することができる。
図３は、酸窒化物半導体のシート抵抗（Sheet Resistance）の熱処理温度依存性を表すグラフである。横軸は、酸窒化物半導体に含まれる窒素の含有率（原子％）を表している。縦軸は、酸窒化物半導体のシート抵抗である。熱処理温度をパラメータとして、窒素含有率に対するシート抵抗の依存性を示している。ここで、窒素含有率は、酸窒化物半導体に含まれるインジウム原子の数、ガリウム原子数、亜鉛原子数、酸素原子数、および、窒素原子数の和に対する窒素原子数の割合である。
図３から分かるように、酸窒化物半導体のシート抵抗は、窒素含有率１％以下の領域にピークを有し、窒素含有率が高くなるにしたがってシート抵抗が低下する特性を示す。そして、熱処理温度が高くなるとシート抵抗は小さくなる。
図３に示す熱処理温度４２０℃の特性では、例えば、窒素含有量を２原子％以下とすれば、酸窒化物半導体のシート抵抗を５×１０５Ω／□以上に保持することができる。また、窒素含有量０．１原子％〜１．６原子％の範囲において、シート抵抗を１×１０６Ω／□以上に保持することができる。窒素含有量０．２原子％〜１．２原子％の範囲において、シート抵抗を１×１０７Ω／□以上に保持することができる。
このように、窒素含有量を一定の範囲に制御することにより、シート抵抗の低下を抑制することができる。例えば、４００℃近傍の熱処理温度に対し、酸窒化物半導体の窒素含有量を２原子％以下とすれば、薄膜トランジスタ１１０を安定に動作させることが可能である。この時、窒素原子数の割合は、酸素原子数と窒素原子数との和の３．３％以下であることが好ましい。
さらに、酸窒化物半導体において、ガリウムの含有率を高めることにより、シート抵抗を大きくすることができる。すなわち、上記の熱処理に対する耐性は、ガリウムの含有率が大きいほど高くなる。例えば、酸窒化物半導体のガリウム原子の含有率を窒素原子の含有率よりも大きくすることが好ましい。
図４は、酸窒化物半導体ＳＡおよび酸化物半導体ＳＢのＸＰＳ（X-ray Photoelectron Spectroscopy）分析結果を示している。横軸は、原子間の結合エネルギー、縦軸は、信号強度である。測定は、酸窒化物半導体ＳＡおよび酸化物半導体ＳＢを熱処理する前の状態で実施した。
図４に示すように、酸窒化物半導体ＳＢでは、結合エネルギー３９５ｅＶ〜４００ｅＶの間の信号強度が高くなり、ピークＰＡおよびＰＢが観測される。ピークＰＡは、金属と窒素の結合（Metal-N）を示している、また、ピークＰＢは、金属と窒素と酸素の結合（Metal-N-O）を示している。すなわち、酸化物半導体ＩＧＺＯに窒素をドープした酸窒化物半導体は、インジウムと窒素の結合（Ｉｎ−Ｎ）、亜鉛と窒素の結合（Ｚｎ−Ｎ）、ガリウムと窒素の結合（Ｇａ−Ｎ）、インジウムと酸素と窒素の結合（Ｉｎ−Ｏ−Ｎ）、亜鉛と酸素と窒素の結合（Ｚｎ−Ｏ−Ｎ）、および、ガリウムと酸素と窒素の結合（Ｇａ−Ｏ−Ｎ）を有する。
次に、図５は、酸窒化物半導体ＳＡのオージェ電子分光（Auger Electron Spectroscopy）の結果を表すグラフである。図５の縦軸は、熱処理前後における各元素のオージェピーク（Auger Peak）のシフト量を示している。
図５中に示すように、ガリウムのシフト量が最も大きいことがわかる。このデータからも、熱処理前後の特性の変化を抑制するためには、ガリウムの含有率を高くし、ガリウムと窒素の結合、および、ガリウムと酸素と窒素の結合を、インジウムおよび亜鉛の各結合よりも多くすることが好ましいことがわかる。
このように、本実施形態に係る半導体装置２１０では、機能素子１５５を含む基板１５０の上に、酸窒化物の半導体層３０を用いた薄膜トランジスタ１１０が設けられる。これにより、熱処理に対する薄膜トランジスタ１１０の耐性を向上させ、半導体装置２１０を安定に動作させることが可能となる。
さらに、撮像素子などの機能素子１５５の上に、薄膜トランジスタを用いて機能素子１５５のためのアンプや制御用のトランジスタを含む周辺回路を形成することができる。これにより、半導体装置２１０の小型化が可能となる。
酸化物半導体は、例えば、スパッタリング法によって、室温で大面積に均一に成膜できる。また、ＣＭＯＳプロセスよりも低温のプロセス、例えば、３００℃〜４００℃のプロセスが適用できる。さらに、酸化物半導体においては、比較的高い電界効果移動度が得られる。
撮像装置に用いられる半導体装置２１０では、薄膜トランジスタ１１０を含む配線層に機能素子１５５の周辺回路を形成することにより、例えば、機能素子１５５の面積を縮小することなく、集積度を高めることが可能となる。そして、機能素子１５５に含まれる撮像部１５６において、Ｚ軸方向に投影した所定の面積を確保することにより、所望のＳ／Ｎ比を有する撮像装置を実現することができる。すなわち、本実施形態によれば、高集積化と、機能の向上と、を両立させた半導体装置を提供することができる。
薄膜トランジスタ１１０は、例えば、ボトムゲート構造の薄膜トランジスタである。半導体装置２１０においては、第１配線層１７１の配線の一部が、薄膜トランジスタ１１０のゲート電極１１として用いられる。以下、薄膜トランジスタ１１０の例について、さらに説明する。
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置の一部を例示する模式的断面図である。
図７は、第２の実施形態に係る半導体装置の一部を例示する模式的平面図である。
図６は、図７のＡ１−Ａ２線断面図である。これらの図は、本実施形態に係る半導体装置に含まれる薄膜トランジスタ１２０を例示している。
薄膜トランジスタ１２０は、半導体層３０と、ゲート電極１１と、の間に第１絶縁層２１を有し、さらに、第１絶縁層２１と、半導体層３０と、の間に第２絶縁層２２を有する。
図６及び図７に表したように、ゲート電極１１は、下地絶縁層１６０の一部の上に設けられる。第１絶縁層２１は、第１ゲート電極１１と下地絶縁層１６０とを覆っている。第１絶縁層２１は、シリコンと窒素とを含む第１化合物を含む。さらに、第１絶縁層２１の上に、第２絶縁層２２が設けられる。第２絶縁層２２は、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む。すなわち、第２絶縁層２２は、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む第２化合物を含む。そして、第２絶縁層２２の上には、半導体層３０を覆う第３絶縁層２３が設けられる。
第２絶縁層２２は、第４部分ｐ４と、第５部分ｐ５と、第６部分ｐ６と、を含む。第５部分ｐ５は、Ｘ−Ｙ平面（基板１５０の上面１５０ａに対して平行な平面）内の第１方向（この例では、Ｘ軸方向）において第４部分ｐ４と離間する。第５部分ｐ５は、第４部分ｐ４と第５部分ｐ５との間に設けられる。第６部分ｐ６は、第１ゲート電極１１の上に位置する。第６部分ｐ６は、第１絶縁層２１を介して、第１ゲート電極１１と対向する。
半導体層３０は、第６部分ｐ６の上において第２絶縁層２２に接する。半導体層３０は、第１部分ｐ１と、第２部分ｐ２と、第３部分ｐ３と、を含む。第２部分ｐ２は、第１方向（Ｘ軸方向）において、第１部分ｐ１と離間する。第３部分ｐ３は、第１部分ｐ１と第２部分ｐ２との間に設けられる。
Ｘ−Ｙ平面に投影したときに、第１部分ｐ１は、第３部分ｐ３と第４部分ｐ４との間に配置される。Ｘ−Ｙ平面に投影したときに、第２部分ｐ２は、第３部分ｐ３と第５部分ｐ５との間に配置される。Ｘ−Ｙ平面に投影したときに、第３部分ｐ３は、第６部分ｐ６と重なる。
第１導電層４１は、半導体層３０の第１部分ｐ１と接する。この例では、第１導電層４１は、第２絶縁層２２の第４部分ｐ４と、さらに接する。第２導電層４２は、半導体層３０の第２部分ｐ２と接する。この例では、第２導電層４２は、第２絶縁層２２の第５部分ｐ５と、さらに接する。
第１導電層４１は、例えば、第３絶縁層２３に設けられた第１孔４１ｈに導電材料を埋め込むことにより形成される。第２導電層４２は、例えば、第３絶縁層２３に設けられた第２孔４２ｈに導電材料を埋め込むことにより形成される。第１孔４１ｈと第２孔４２ｈとは、Ｘ軸方向において、互いに離間している。
第３絶縁層２３は、半導体層３０のうちの、第１部分ｐ１（第１導電層４１と接する部分）、及び、第２部分ｐ２（第２導電層４２と接する部分）を除く部分を覆う。例えば、第３絶縁層２３は、半導体層３０の第３部分ｐ３の上面３０ａを覆う。
図７に例示したように、第３絶縁層２３は、半導体層３０の側面３０ｓ面も覆う。側面３０ｓは、Ｘ−Ｙ平面に対して交差する面である。
このように、本実施形態に係る半導体装置２１０においては、第１配線層１７１に含まれる下地絶縁層１６０及びゲート電極１１を覆うように、シリコンと窒素とを含む、第１絶縁層２１が設けられる。第１絶縁層２１には、例えば、窒化シリコン（すなわち、ＳｉＮｘ）などが用いられる。第１絶縁層２１は、保護層としての機能が高い。
第２絶縁層２２は、半導体層３０に接する。第２絶縁層２２には、例えば、酸化アルミニウム（例えば、Ａｌ２Ｏ３、もしくは、ＡｌＯｘ）などが用いられる。第２絶縁層２２は、半導体層３０に酸素を供給可能である。第２絶縁層２２は、水素の半導体層３０への侵入を抑制可能である。これにより、例えば、半導体層３０において酸素濃度が低くなり、薄膜トランジスタ１１０における良好なスイッチング特性が低くなる状態が生じた場合にも、良好なスイッチング特性を維持できる。
半導体層３０は、酸素を含む化合物の第２絶縁層２２に接して設けられる。半導体層３０と第２絶縁層２２との間の界面は、イオン性酸化物の層同士の間に形成される良質な界面となる。これにより、半導体層３０において、より良好な特性が得られる。
第３絶縁層２３には、例えば、酸化シリコン（例えば、ＳｉＯ２、すなわち、ＳｉＯｘ）などが用いられる。第３絶縁層２３は、半導体層３０に酸素を供給可能である。これにより、第３絶縁層２３からも、半導体層３０に酸素を供給でき、良好なスイッチング特性を維持できる。
さらに、本実施形態においては、第２絶縁層２２は、半導体層３０の加工の際のストッパとして機能する。これにより、酸化物の半導体層３０を用いた薄膜トランジスタ１１０の形成において、実用的なプロセスウインドウが得られる。
例えば、第１実施形態に示すように、窒化シリコン層（第１絶縁層２１）を薄膜トランジスタ１１０のゲート絶縁層として用いる場合、半導体層３０を加工する際に、窒化シリコン層がオーバーエッチングされ、所望の形状を形成するのが困難となる場合がある。これは、半導体層３０と窒化シリコン層とにおいて、エッチングの際の選択比が低いためである。窒化シリコン層がオーバーエッチングされると、リークなどの不良が発生することがある。
薄膜トランジスタ１２０では、ゲート絶縁層として、金属酸化物（例えば、Ａｌ２Ｏ３など）の層を用いる。これにより、半導体層３０を加工する際の十分な選択比が得られ、金属酸化物の層にダメージを実質的に与えることなく、半導体層３０のエッチングが可能となる。しかしながら、金属酸化物は、下地絶縁層１６０に形成される第１ゲート電極１１に対するブロック性が低い。このため、例えば、第１ゲート電極１１に含まれる金属元素など（例えばＣｕなど）が、金属酸化物の層を介して、半導体層３０中に移動し易い。これにより、半導体層３０における特性が劣化する場合がある。
これに対して、本実施形態では、下地絶縁層１６０及び第１ゲート電極１１を、ブロック性の高い、窒素を含む第１絶縁層２１で覆う。さらに、第１絶縁層２１を、半導体層３０に対して選択比が高い第２絶縁層２２で覆う。
これにより、半導体層３０の加工が容易となり、それと同時に、下層からの金属などの移動をブロックできる。そして、第２絶縁層２２は、第１絶縁層２１から半導体層３０へ向けて水素が移動することを抑制できる。
本実施形態においては、第１絶縁層２１には、例えば、窒化シリコン、または、酸窒化シリコンを用いることができる。第２絶縁層２２には、酸素を含む金属化合物を用いることができる。
第１絶縁層２１として酸窒化シリコンを用い、第２絶縁層２２として酸窒化シリコンを用いる場合は、第１絶縁層２１における酸素濃度は、第２絶縁層２２における酸素濃度よりも低くする。これにより、第１絶縁層２１において、良好なブロック性が確保できる。そして、第２絶縁層２２において、半導体層３０に向けての、良好な酸素供給性が確保できる。さらに、第２絶縁層２２により、半導体層３０への水素の侵入を抑制できる。
すなわち、第１絶縁層２１及び第２絶縁層２２の積層構造を用いることで、第１絶縁層２１から半導体層３０に向けての水素の移動を抑制できる。これにより、半導体層３０における良好な特性が維持できる。
本実施形態において、第２絶縁層２２は、ゲート絶縁層の一部として機能する。このため、第２絶縁層２２における比誘電率は高いことが好ましい。第２絶縁層２２として、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む第１化合物を用いることで、高い比誘電率が得られる。これにより、薄膜トランジスタ１１０における駆動能力が向上する。
一方、半導体層３０の上面３０ａ（及び側面３０ｓ）を覆う第３絶縁層２３は、高比誘電率の材料を必ずしも用いなくても良い。第３絶縁層２３には、例えば、加工性及び信頼性などを考慮して、酸素を含む適切な材料（例えばＳｉＯ２など）を用いることができる。第３絶縁層２３に酸素を含む絶縁材料を用いることで、半導体層３０における良好な特性が維持できる。
また、半導体層３０において、第１導電層４１に接する第１部分ｐ１、及び、第２導電層４２に接する第２部分ｐ２における酸素含有率は、第３絶縁層２３に接する第３部分ｐ３の酸素含有率よりも小さくなる。その結果、第１部分ｐ１及び第２部分ｐ２のシート抵抗は、第３部分ｐ３のシート抵抗よりも小さくなる。これにより、半導体層３０に対する第１導電層４１及び第２導電層４２のコンタクト抵抗を小さくすることができる。
これは、第１の実施形態に係る薄膜トランジスタ１１０および以下に説明する実施形態に係る薄膜トランジスタにおいても同様である。
本実施形態によれば、高移動度で、熱耐性の高い薄膜トランジスタが得られる。
例えば、半導体装置２１０の基板１５０の機能素子１５５には、撮像素子などが適用される。機能素子１５５として、ＣＭＯＳプロセスを用いたＣＭＯＳイメージセンサ（撮像素子）を用いることができる。撮像素子において、微細化が進むと、例えば、フォトダイオードの受光面積が減少し、Ｓ／Ｎ比が悪くなる。本実施形態においては、撮像素子用のアンプまたは制御用のトランジスタを、フォトダイオード上の配線層に形成する。これにより、微細化とＳ／Ｎ比との確保を両立できる。
第１絶縁層２１の厚さは、例えば、５ナノメートル（ｎｍ）以上５０ｎｍ以下である。
第２絶縁層２２の厚さは、例えば、５０ｎｍ以下である。第２絶縁層２２の厚さは、１０ｎｍ以上であることが好ましい。第２絶縁層２２の厚さが、１００ｎｍ以上のときに、エッチングのストッパとしての機能が得易い。過度に薄いと、例えば、ストッパ機能が低下する。
本実施形態において、第１ゲート電極１１、第１導電層４１及び第２導電層４２の少なくともいずれかには、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかを用いることができる。
この例では、第１ゲート電極１１は、第１ゲート電極１１用の第１層１１ａと、第１ゲート電極１１用の第２層１１ｂと、を含む。第２層１１ｂは、第１層１１ａと積層される。第２層１１ｂは、第１層１１ａと下地絶縁層１６０との間に配置される。第１層１１ａは、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかの金属を含む。第２層１１ｂには、第１層１１ａとは異なる材料が用いられる。第２層１１ｂは、タンタル、窒化タンタル及び窒化チタンの少なくともいずれかを含む。
例えば、第１ゲート電極１１は、第１ゲート電極１１用の第３層１１ｃをさらに含んでも良い。第３層１１ｃは、第１層１１ａと第２層１１ｂとの間に設けられる。例えば、第１層１１ａとして、アルミニウム及び銅の少なくともいずれかの金属を用いることができる。第２層１１ｂとして、窒化タンタルを用いることができる。第３層１１ｃとして、タンタルを用いることができる。
この例では、第１導電層４１は、第１導電層４１用の第１層４１ａと、第１導電層４１用の第２層４１ｂと、を含む。第２層４１ｂは、第１層４１ａと積層される。第２層４１ｂは、第１層４１ａと第３絶縁層２３との間に配置される。第１層４１ａは、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかの金属を含む。第２層４１ｂには、第１層４１ａとは異なる材料が用いられる。第２層４１ｂは、タンタル、窒化タンタル及び窒化チタンの少なくともいずれかを含む。
例えば、第１導電層４１は、第１導電層４１用の第３層４１ｃをさらに含んでも良い。第３層４１ｃは、第１層４１ａと第２層４１ｂとの間に設けられる。例えば、第１層４１ａとして、アルミニウム及び銅の少なくともいずれかの金属を用いることができる。第２層４１ｂとして、窒化タンタルを用いることができる。第３層４１ｃとして、タンタルを用いることができる。
この例では、第２導電層４２は、第２導電層４２用の第１層４２ａと、第２導電層４２用の第２層４２ｂと、を含む。第２層４２ｂは、第１層４２ａと積層される。第２層４２ｂは、第１層４２ａと第３絶縁層２３との間に配置される。第１層４２ａは、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかの金属を含む。第２層４２ｂには、第１層４２ａとは異なる材料が用いられる。第２層４２ｂは、タンタル、窒化タンタル及び窒化チタンの少なくともいずれかを含む。
例えば、第２導電層４２は、第２導電層４２用の第３層４２ｃをさらに含んでも良い。第３層４２ｃは、第１層４２ａと第２層４２ｂとの間に設けられる。例えば、第１層４２ａとして、アルミニウム及び銅の少なくともいずれかの金属を用いることができる。第２層４２ｂとして、窒化タンタルを用いることができる。第３層４２ｃとして、タンタルを用いることができる。
図８は、第２の実施形態に係る別の半導体装置の一部を例示する模式的断面図である。 図８は、本実施形態に係る別の半導体装置２１１に含まれる薄膜トランジスタ１２１を例示している。
図８に表したように、半導体装置２１１における薄膜トランジスタ１２１においては、第２絶縁層２２は、半導体層３０の第３部分ｐ３の上に設けられる部分２２ｐをさらに含む。第２絶縁層２２は、例えば、第１部分ｐ１及び第２部分ｐ２を除いて、半導体層３０を覆う。例えば、第２絶縁層２２は、半導体層３０の側面３０ｓを覆う。第３絶縁層２３は、第２絶縁層２２を介して、半導体層３０を覆う。これ以外は、薄膜トランジスタ１２０と同様とすることができるので、説明を省略する。
半導体装置２１１においても、集積度が高くその機能を向上させた半導体装置が提供できる。半導体装置２１１においては、第２絶縁層２２は、半導体層３０の下面だけでなく、半導体層３０の上面及び側面３０ｓを覆う。同じ材料で半導体層３０を覆うことで、薄膜トランジスタ１２１において、より安定した特性が得られる。
図９は、第２の実施形態に係る別の半導体装置の一部を例示する模式的断面図である。 図９は、本実施形態に係る別の半導体装置２１２に含まれる薄膜トランジスタ１２２を例示している。
図９に表したように、半導体装置２１２における薄膜トランジスタ１２２は、ダブルゲート構造を有する。すなわち、薄膜トランジスタ１２２は、第１ゲート電極１１と、第２ゲート電極１２と、を含む。これ以外は、薄膜トランジスタ１２０と同様とすることができるので、説明を省略する。半導体装置２１２においては、第１配線層１７１の配線の一部が、薄膜トランジスタ１２２の第１ゲート電極１１として用いられ、第２配線層１７２の配線の一部が、第２ゲート電極１２として用いられる。
第２ゲート電極１２は、半導体層３０の第３部分ｐ３の上に設けられる。第３絶縁層２３は、第３部分ｐ３と第２ゲート電極１２との間に設けられた部分２３ｐを含む。第２ゲート電極１２は、例えば、第３絶縁層２３に設けられた第３孔４３ｈに導電材料を埋め込むことにより形成される。第３孔４３ｈは、第１孔４１ｈと第２孔４２ｈとの間に設けられる。
薄膜トランジスタ１２２は、ダブルゲート構造を有しているため、より安定した特性が得られる。半導体装置２１２においても、集積度が高く、耐熱性の良い半導体装置を提供できる。
第２ゲート電極１２は、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかを含むことができる。
この例では、第２ゲート電極１２は、第２ゲート電極１２用の第１層１２ａと、第２ゲート電極１２用の第２層１２ｂと、を含む。第２層１２ｂは、第１層１２ａと積層される。第２層１２ｂは、第１層１２ａと第３絶縁層２３との間に配置される。第１層１２ａは、アルミニウム、銅、タングステン、タンタル、モリブデン及びチタンの少なくともいずれかの金属を含む。第２層１２ｂには、第１層１２ａとは異なる材料が用いられる。第２層１２ｂは、タンタル、窒化タンタル及び窒化チタンの少なくともいずれかを含む。
例えば、第２ゲート電極１２は、第２ゲート電極１２用の第３層１２ｃをさらに含んでも良い。第３層１２ｃは、第１層１２ａと第２層１２ｂとの間に設けられる。例えば、第１層１２ａとして、アルミニウム及び銅の少なくともいずれかの金属を用いることができる。第２層１２ｂとして、窒化タンタルを用いることができる。第３層１２ｃとして、タンタルを用いることができる。
第２ゲート電極１２が設けられる場合、配線５０（図１参照）は、第２ゲート電極１２と接続されても良い。すなわち、半導体装置２１２は、例えば、Ｚ軸方向（例えば、基板１５０の上面１５０ａに対して交差する方向）に沿って、第３絶縁層２３の少なくとも一部と、下地絶縁層１６０と、を貫通する第２ゲート電極用の配線５０をさらに含んでも良い。配線５０は、例えば、機能素子１５５と第２ゲート電極１２とを電気的に接続する。
図１０は、第２の実施形態に係る別の半導体装置の一部を例示する模式的断面図である。
図１０は、本実施形態に係る別の半導体装置２１３に含まれる薄膜トランジスタ１２３を例示している。
図１０に表したように、半導体装置２１３における薄膜トランジスタ１２３においては、第２絶縁層２２は、半導体層３０の第３部分ｐ３の上に設けられる部分２２ｐをさらに含む。すなわち、第２絶縁層２２は、第３部分ｐ３と第２ゲート電極１２との間に設けられた部分２２ｐを含む。これ以外は、薄膜トランジスタ１２２と同様とすることができるので、説明を省略する。
第２絶縁層２２は、例えば、第１部分ｐ１及び第２部分ｐ２を除いて、半導体層３０を覆う。例えば、第２絶縁層２２は、半導体層３０の側面３０ｓを覆う。第３絶縁層２３は、第２絶縁層２２を介して、半導体層３０を覆う。
半導体装置２１３においても、集積度が高くその機能を向上させた半導体装置が提供できる。半導体装置２１３においては、第２絶縁層２２は、半導体層３０の下面だけでなく、半導体層３０の上面及び側面３０ｓを覆う。同じ材料で半導体層３０を覆う。さらに、ダブルゲート構造が適用される。薄膜トランジスタ１２３において、より安定した特性が得られる。
（第３の実施形態）
本実施形態においては、トップゲート構造の薄膜トランジスタが設けられる。
図１１は、第２の実施形態に係る半導体装置の一部を例示する模式的断面図である。
図１１は、本実施形態に係る半導体装置２２０に含まれる薄膜トランジスタ１３０を例示している。
半導体装置２２０においても、図１に関して説明した基板１５０が設けられる。この場合も、基板１５０は、機能素子１５５を含み、上面１５０ａを有する。半導体装置２２０においても、上面１５０ａの上に下地絶縁層１６０が設けられる。さらに、配線５０を設けても良い。基板１５０、下地絶縁層１６０及び配線５０に関しては、半導体装置２１０と同様とすることができるので説明を省略する。半導体装置２２０においては、第２配線層１７２の配線の一部が、薄膜トランジスタ１３０のゲート電極１１として用いられる。以下、下地絶縁層１６０の上に位置する部分について説明する。
半導体装置２２０は、基板１５０、下地絶縁層１６０及び配線５０に加えて、第１絶縁層２１と、第２絶縁層２２と、半導体層３０と、ゲート絶縁層１６と、第１ゲート電極１１と、第１導電層４１と、第２導電層４２と、第３絶縁層２３と、を含む。半導体層３０、ゲート絶縁層１６、ゲート電極１１、第１導電層４１、第２導電層４２及び第３絶縁層２３は、例えば、薄膜トランジスタ１３０に含まれる。
第１絶縁層２１は、下地絶縁層１６０の上に設けられる。第１絶縁層２１は、シリコンと窒素とを含む。第１絶縁層２１には、例えば、窒化シリコン、または、酸窒化シリコンが用いられる。
第２絶縁層２２は、第１絶縁層２１の上に設けられる。第２絶縁層２２は、第４部分ｐ４と、第５部分ｐ５と、第６部分ｐ６と、を含む。第５部分ｐ５は、Ｘ−Ｙ平面（上面１５０ａに対して平行な平面）内の第１方向（例えば、Ｘ軸方向）において、第４部分ｐ４と離間する。第６部分ｐ６は、第４部分ｐ４と第５部分ｐ５との間に設けられる。この場合も、第２絶縁層２２は、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む。
半導体層３０は、第２絶縁層２２の一部に接する。半導体層３０は、第１部分ｐ１と、第２部分ｐ２と、第３部分ｐ３と、を含む。第２部分ｐ２は、第１方向（Ｘ軸方向）において、第１部分ｐ１と離間する。第３部分ｐ３は、第１部分ｐ１と第２部分ｐ２との間に設けられる。半導体層３０は、インジウム、ガリウム及び亜鉛を含む酸窒化物である。
この場合も、Ｘ−Ｙ平面に投影したときに、第１部分ｐ１は、第３部分ｐ３と第４部分ｐ４との間に配置される。Ｘ−Ｙ平面に投影したときに、第２部分ｐ２は、第３部分ｐ３と第５部分ｐ５との間に配置される。Ｘ−Ｙ平面に投影したときに、第３部分ｐ３は、第６部分ｐ６と重なる。
ゲート絶縁層１６は、半導体層３０の第６部分ｐ６の上に設けられる。ゲート絶縁層１６は、金属と酸素とを含む。ゲート絶縁層１６は、例えば、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含むことができる。
第１ゲート電極１１は、ゲート絶縁層１６の上に設けられる。すなわち、半導体層３０の第３部分ｐ３と、第１ゲート電極１１と、の間に、ゲート絶縁層１６が設けられる。
第１導電層４１は、第１部分ｐ１と第４部分ｐ４と接する。第２導電層４２は、第２部分ｐ２と第５部分ｐ５と接する。
第３絶縁層２３は、半導体層３０のうちの、第１部分ｐ１及び第２部分ｐ２を除く部分を覆う。第３絶縁層２３は、ゲート絶縁層１６と連続的でも良い。第３絶縁層２３は、ゲート絶縁層１６を介して、半導体層３０の第３部分ｐ３を覆っても良い。第３絶縁層２３は、半導体層３０の側面３０ｓをさらに覆っても良い。第３絶縁層２３は、Ｓｉ、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む。
本実施形態では、下地絶縁層１６０及び第１ゲート電極１１を、ブロック性の高い、窒素を含む第１絶縁層２１で覆う。さらに、第１絶縁層２１を、半導体層３０に対して選択比が高い第２絶縁層２２で覆う。これにより、半導体層３０の良好な加工が実現でき、それと同時に、下層からの金属などの移動をブロックできる。さらに、第２絶縁層２２により、第１絶縁層２１から半導体層３０に向けての水素の移動を抑制できる。さらに、第２絶縁層２２において、半導体層３０に向けての、良好な酸素供給性が確保できる。これにより、半導体層３０における良好な特性が維持できる。
本実施形態において、ゲート絶縁層１６の比誘電率は高いことが好ましい。ゲート絶縁層１６として、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む化合物を用いることで、高い比誘電率が得られる。これにより、薄膜トランジスタ１２０における駆動能力が向上する。
本実施形態によれば、高移動度、高信頼性、そして、その機能を向上させた薄膜トランジスタが得られる。本実施形態においても、集積度が高く、熱耐性の高い薄膜トランジスタを提供できる。
この例において、第３絶縁層２３の材料をゲート絶縁層１６の材料と同じにしても良い。この場合には、第３絶縁層２３とゲート絶縁層１６とが連続的であり、境界が観測されない。この材料の絶縁層のうちで、半導体層３０と第１導電層４１との間に位置する部分が、ゲート絶縁層１６となる。それ例外の部分が、第３絶縁層２３となる。
図１２は、第３の実施形態に係る別の半導体装置の一部を例示する模式的断面図である。
図１２は、本実施形態に係る半導体装置２２１に含まれる薄膜トランジスタ１３１を例示している。
図１２に表したように、薄膜トランジスタ１３１においては、ゲート絶縁層１６は、第２絶縁層２２と連続的である。例えば、ゲート絶縁層１６の材料は、第２絶縁層２２の材料と同じである。例えば、ゲート絶縁層１６及び第２絶縁層２２には、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む化合物が用いられる。高い比誘電率と共に、高いエッチングストッパ性が得られる。
半導体層３０の下面と上面とが同じ材料で覆われることから、薄膜トランジスタ１３１においては、より安定した特性が得られる。半導体装置２１１においても、集積度が高くその機能を向上させた半導体装置が提供できる。
（第４の実施形態）
本実施形態は、第１の実施形態に係る半導体装置の製造方法に係る。
図１３は、第４の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１４（ａ）〜図１４（ｃ）は、第４の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図１３に表したように、本製造方法では、機能素子１５５を含み上面１５０ａを有する基板１５０のその上面１５０ａの上に、下地絶縁層１６０を形成する（ステップＳ１１０）。
下地絶縁層１６０の一部の上に、ゲート電極１１を形成する（ステップＳ１２０）。
ゲート電極１１と下地絶縁層１６０とを覆うように、第１絶縁層２１（ゲート絶縁層）を形成する（ステップＳ１３０）。ゲート絶縁層を２層構造にする場合は、第１絶縁層２１の上に、第２の絶縁層２２を形成する。第２の実施形態の例では、シリコンと窒素とを含む第１絶縁層２１の上に、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む第２絶縁層２２を形成する。
図１４（ａ）に表したように、第１絶縁層２１の上に、インジウム、ガリウム及び亜鉛を含む酸窒化物の半導体膜３０ｆを形成する。酸窒化物半導体層は、例えば、反応性スパッタリング法を用いて形成する。スパッタ時の成膜雰囲気は、例えば、アルゴンと酸素と窒素とを含む混合雰囲気である。アルゴンと酸素と窒素との比率により酸窒化物半導体中のキャリア密度を制御することができる。また、ＰＬＤ法、反応性スパッタリング法、ＣＶＤ法、スピンコート法などの各種薄膜形成方法を用いて形成しても良い。このようにして形成される酸窒化物半導体は、例えば、アモルファス構造、微結晶構造、多結晶構造、を含む。酸窒化物半導体は、例えば、高倍率ＴＥＭを用いてその構造を観察することにより、膜質を評価することができる。
図１４（ｂ）に表したように、半導体膜３０ｆを加工して、半導体膜３０ｆから半導体層３０を形成する（ステップＳ１４０）。半導体膜３０ｆの加工には、例えば、ドライエッチングが用いられる。ドライエッチングにおいては、例えば塩素を含むガスが用いられる。三塩化ホウ素を含むガスを用いても良い。
半導体層３０の上及び絶縁層２４の上に、Ｓｉ、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと、酸素と、を含む絶縁層２３を形成する（ステップＳ１５０）。絶縁層２３は、酸窒化物半導体層を覆う保護膜として機能する。絶縁層２３は、例えば、ＰＣＶＤ法を用いて形成される層間絶縁層（ＳｉＯＸ膜）であっても良い。成膜は、例えば、シランと一酸化二窒素とを含む混合雰囲気、もしくは、ＴＥＯＳ（テトラエトキシシラン）と、酸素（もしくはオゾン）と、を含む混合雰囲気であっても良い。
図１４（ｃ）に表したように、絶縁層２３の上面から、半導体層３０に到達する第１孔４１ｈと、半導体層３０に到達し第１孔４１ｈから離間する第２孔４２ｈと、を形成する（ステップＳ１６０）。第１孔４１ｈ及び第２孔４２ｈの形成には、例えば、ドライエッチングが用いられる。ドライエッチングにおいては、例えば、四フッ化メタン、トリフルオロメタン及び酸素の少なくともいずれかを含むガスが用いられる。
第１孔４１ｈと第２孔４２ｈに導電材料を埋め込む（ステップＳ１７０）。第１孔４１ｈに埋め込まれた導電材料により、第１導電層４１が形成される。第２孔４２ｈに埋め込まれた導電材料により、第２導電層４２が形成される。以上により、半導体層３０を含む薄膜トランジスタ（例えば、薄膜トランジスタ１１０）が形成される。
上記の第１孔４１ｈ及び第２孔４２ｈの形成（ステップＳ１６０）は、絶縁層２３の上面から、半導体層３０から離間する第３孔４３ｈを形成することを含んでも良い。第３孔４２ｈは、第１孔４１ｈと第２孔４２ｈとの間に形成される。そして、導電材料の埋め込み（ステップＳ１７０）は、第３孔４３ｈに導電材料を埋め込むことを含むことができる。これにより、第２のゲート電極１２が形成できる。
次に、薄膜トランジスタ１１０を形成した基板１５０に熱処理を施す（ステップＳ１７０）。例えば、クリーンオーブンもしくは石英炉中で熱処理を行う。熱処理は２００℃〜４００℃、好ましくは３５０〜４００℃で行う。雰囲気は大気もしくは窒素雰囲気で行う。
本実施形態に係る製造方法によれば、高集積度でその機能を向上させた半導体装置の製造方法が提供できる。
図１４（ｃ）に表したように、本実施形態において、配線５０のための孔（配線孔５０ｈ）をさらに設けても良い。すなわち、第１孔４１ｈ及び第２孔４２ｈの形成（ステップＳ１６０)は、機能素子１５５と薄膜トランジスタとを電気的に接続する配線５０の少なくとも一部が形成される配線孔５０ｈの形成を含むことができる。そして、導電材料の埋め込み（ステップ１７０）は、配線孔５０ｈに導電材料を埋め込むことを含むことができる。これにより、配線５０の少なくとも一部が形成できる。
（第５の実施形態）
本実施形態は、第３の実施形態に係る半導体装置の製造方法に係る。
図１５は、第５の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１６（ａ）〜図１６（ｃ）は、第５の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図１５に表したように、本製造方法では、機能素子１５５を含み上面１５０ａを有する基板１５０の上面１５０ａの上に下地絶縁層１６０を形成する（ステップＳ１１０）。
下地絶縁層１６０の上に、シリコンと窒素とを含む第１絶縁層２１を形成する（ステップＳ１３０）。
第１絶縁層２１の上に、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと酸素とを含む第２絶縁層２２を形成する（ステップＳ１４０）。
図１６（ａ）に表したように、第２絶縁層２２の上に、インジウム、ガリウム及び亜鉛を含む酸窒化物の半導体膜３０ｆを形成する。
図１６（ｂ）に表したように、第２絶縁層２２をストッパとして用いて、半導体膜３０ｆを加工して、半導体膜３０ｆから半導体層３０を形成する（ステップＳ１５０）。この場合も、半導体膜３０ｆの加工には、例えば、ドライエッチングが用いられる。ドライエッチングにおいては、例えば塩素を含むガスが用いられる。三塩化ホウ素を含むガスを用いても良い。
半導体層３０の上、及び、第２絶縁層２２の上に、Ｓｉ、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ及びＺｒの少なくともいずれかと酸素とを含む第３絶縁層２３を形成する（ステップＳ１６０）。例えば、第３絶縁層２３のうちの半導体層３０の上の部分が、ゲート絶縁層１６となる。
図１６（ｃ）に表したように、第３絶縁層２３の上面から、半導体層３０に到達する第１孔４１ｈと、半導体層３０に到達し第１孔４１ｈから離間する第２孔４２ｈと、第１孔４１ｈと第２孔４２ｈとの間において半導体層３０から離間する第３孔４２ｈと、を形成する（ステップＳ１７１）。第１孔４１ｈ、第２孔４２ｈ及び第３孔５０ｈの形成には、例えば、ドライエッチングが用いられる。この場合も、ドライエッチングにおいては、例えば、四フッ化メタン、トリフルオロメタン及び酸素の少なくともいずれかを含むガスが用いられる。
第１孔４１ｈ、第２孔４２ｈ及び第３孔４３ｈに導電材料を埋め込む（ステップＳ１８０）。第１孔４１ｈに埋め込まれた導電材料により、第１導電層４１が形成される。第２孔４２ｈに埋め込まれた導電材料により、第２導電層４２が形成される。第３孔４３ｈに埋め込まれた導電材料により、第１ゲート電極１１が形成される。以上により、半導体層３０を含む薄膜トランジスタ（例えば、薄膜トランジスタ１２０）が形成される。
本実施形態に係る製造方法によれば、高集積度でその機能を向上させた半導体装置の製造方法が提供できる。
図１６（ｃ）に表したように、この場合も、第１孔４１ｈ及び第２孔４２ｈの形成（ステップＳ１７１)は、機能素子１５５と薄膜トランジスタとを電気的に接続する配線５０の少なくとも一部が形成される配線孔５０ｈの形成を含むことができる。そして、導電材料の埋め込み（ステップＳ１８０）は、配線孔５０ｈに導電材料を埋め込むことを含むことができる。これにより、配線５０の少なくとも一部が形成できる。
第１〜第４の実施形態において、絶縁層２２及び絶縁層２３に酸化シリコンを用いる場合、これらの層の少なくともいずれかにＴＥＯＳ膜を用いても良い。第２絶縁層２２及び第３絶縁層２３の少なくともいずれかに、ポーラス膜を用いても良い。ポーラス膜においては、例えばＳｉＯＣが用いられる。ポーラス膜を用いることで、例えば、配線間の寄生容量を低減できる。
次に、薄膜トランジスタ１１０を形成した基板１５０に熱処理を施す（ステップＳ１９０）。例えば、クリーンオーブンもしくは石英炉中で熱処理を行う。熱処理は２００℃〜４００℃、好ましくは３５０〜４００℃で行う。雰囲気は大気もしくは窒素雰囲気で行う。
実施形態によれば、高集積度でその機能を向上させた半導体装置及びその製造方法を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる基板、機能措置、下地絶縁層、第１ゲート電極、第２ゲート電極、第１〜第３絶縁層、ゲート絶縁層、第１導電層、第２導電層、配線、第１〜第３配線、及び、層間絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１・・・ゲート電極（第１ゲート電極）、 １２・・・第２ゲート電極、 １６・・・ゲート絶縁層、 ２１・・・第１絶縁層、 ２２・・・第２絶縁層、 ２３、２４・・・絶縁層、 ３０・・・半導体層、 ３０ｆ・・・半導体膜、 ４１・・・第１導電層、 ４２・・・第２導電層、 ４１ｈ、４２ｈ、４３ｈ、５０ｈ・・・孔、 ５０、５１、５２、５３・・・配線、 １１０、１２０、１２１、１２２、１２３、１３０、１３１・・・薄膜トランジスタ、 １５０・・・基板、 １５０ｉ、１７１ｉ・・・層間絶縁層、 １５５・・・機能素子、 １５６・・・撮像部、 １６０・・・下地絶縁層、 １７１、１７２・・・配線層、 １７２ｉ・・・上層絶縁層、 ２１０、２１１、２１２、２１３、２２０、２２１、２５０・・・半導体装置、 ｐ１〜ｐ６…第１〜第６部分

Claims (10)

  1. 機能素子を含み主面を有する基板と、
    前記基板の上に設けられた薄膜トランジスタであって、
    第１部分と、前記主面に対して平行な第１方向において前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含み、インジウム、ガリウム、亜鉛および窒素を含み、窒素の含有量が２原子％以下であり、ガリウムの含有量が窒素の前記含有量よりも多い酸窒化物半導体層と、
    前記第１部分と電気的に接続された第１導電層と、
    前記第２部分と電気的に接続された第２導電層と、
    前記第１方向と交差する第２方向において前記第３部分と離間したゲート電極と、 前記第３部分と前記ゲート電極との間に設けられた第１絶縁層と、
    を含む薄膜トランジスタと、
    を備えた半導体装置。
  2. 前記酸窒化物半導体層において、窒素原子の数の割合は、酸素原子の数と、窒素原子の数と、の和の３．３％以下である請求項１記載の半導体装置。
  3. 前記酸窒化物半導体層は、アモルファス構造を有する請求項１または２に記載の半導体装置。
  4. 前記酸窒化物半導体層は、インジウムと窒素の結合、亜鉛と窒素の結合、ガリウムと窒素の結合と、を含む請求項１〜３のいずれか１つに記載の撮像装置。
  5. 前記酸窒化物半導体層における前記インジウムと窒素の結合の割合は、前記インジウムと窒素の結合の割合、および、前記亜鉛と窒素の結合の割合よりも大きい請求項４記載の撮像装置。
  6. 前記酸窒化物半導体層は、インジウムと酸素と窒素の結合、亜鉛と酸素と窒素の結合、ガリウムと酸素と窒素の結合と、を含む請求項１〜３のいずれか１つに記載の撮像装置。
  7. 前記酸窒化物半導体層における前記インジウムと酸素と窒素の結合の割合は、前記インジウムと酸素と窒素の結合の割合、および、前記亜鉛と酸素と窒素の結合の割合よりも大きい請求項６記載の撮像装置。
  8. 前記酸窒化物半導体層の前記一部の酸素含有量は、前記第１導電層に接続された部分および前記第２導電層に接続された部分の酸素含有量よりも多い請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記薄膜トランジスタは、酸化物を含む第２絶縁層をさらに含み、
    前記第２絶縁層は、前記第１絶縁層と、前記酸窒化物半導体層と、の間に設けられる請求項１〜７のいずれか１つに記載の半導体装置。
  10. 請求項１〜８のいずれか１つに記載の半導体装置を備え、
    前記機能素子は、撮像部を含む撮像装置。
JP2014021752A 2014-02-06 2014-02-06 半導体装置及び撮像装置 Pending JP2015149414A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014021752A JP2015149414A (ja) 2014-02-06 2014-02-06 半導体装置及び撮像装置
PCT/JP2014/072806 WO2015118710A1 (ja) 2014-02-06 2014-08-29 半導体装置及び撮像装置
US15/229,919 US20170033239A1 (en) 2014-02-06 2016-08-05 Semiconductor device and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014021752A JP2015149414A (ja) 2014-02-06 2014-02-06 半導体装置及び撮像装置

Publications (1)

Publication Number Publication Date
JP2015149414A true JP2015149414A (ja) 2015-08-20

Family

ID=53777531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014021752A Pending JP2015149414A (ja) 2014-02-06 2014-02-06 半導体装置及び撮像装置

Country Status (3)

Country Link
US (1) US20170033239A1 (ja)
JP (1) JP2015149414A (ja)
WO (1) WO2015118710A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780220B2 (en) 2014-03-31 2017-10-03 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
WO2019220266A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10440729B2 (en) * 2016-07-28 2019-10-08 Qualcomm Incorporated Transmission of Ultra-Reliable Low-Latency Communications (URLLC) over Time Division Duplex (TDD) using a URLLC configuration for a TDD subframe
US20180049204A1 (en) * 2016-08-12 2018-02-15 Motorola Mobility Llc Method and Apparatus Including One or More Parameters for Defining a More Flexible Radio Communication
JP7264894B2 (ja) 2018-06-29 2023-04-25 株式会社半導体エネルギー研究所 半導体装置
JP7268027B2 (ja) * 2018-07-27 2023-05-02 株式会社半導体エネルギー研究所 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法
JP2011058012A (ja) * 2009-09-07 2011-03-24 Sumitomo Electric Ind Ltd 半導体酸化物
JP2013062014A (ja) * 2011-08-24 2013-04-04 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923800B2 (en) * 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法
JP2011058012A (ja) * 2009-09-07 2011-03-24 Sumitomo Electric Ind Ltd 半導体酸化物
JP2013062014A (ja) * 2011-08-24 2013-04-04 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780220B2 (en) 2014-03-31 2017-10-03 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
WO2019220266A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2019220266A1 (ja) * 2018-05-18 2021-06-10 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7235418B2 (ja) 2018-05-18 2023-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US20170033239A1 (en) 2017-02-02
WO2015118710A1 (ja) 2015-08-13

Similar Documents

Publication Publication Date Title
CN104185898B (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
JP2014187181A (ja) 半導体装置及びその製造方法
JP2015149414A (ja) 半導体装置及び撮像装置
JP5475260B2 (ja) 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8349731B2 (en) Methods for forming copper diffusion barriers for semiconductor interconnect structures
US9196698B2 (en) Semiconductor device having a gate dielectric film which is thinner below a source or drain electrode than below a channel region
KR20110028313A (ko) 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법 및 표시 장치
TWI497598B (zh) 薄膜電晶體用配線層構造及其製造方法
US20160093742A1 (en) Semiconductor device
US9780220B2 (en) Semiconductor device and method for manufacturing same
TW200929496A (en) Semiconductor device and method for manufacturing the same
US20210066472A1 (en) Rf switch device with a sidewall spacer having a low dielectric constant
US8847237B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP6235426B2 (ja) 半導体装置およびその製造方法
US20190115421A1 (en) Precision beol resistors
JP6190228B2 (ja) 半導体装置及び撮像装置
US20170141131A1 (en) Semiconductor device
KR101790438B1 (ko) 저저항 콘택을 갖는 반도체 소자 및 이의 제조 방법
WO2015151534A1 (ja) トランジスタ、および、トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180320