JP2015008189A - 薄膜チップ抵抗器の製造方法 - Google Patents
薄膜チップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP2015008189A JP2015008189A JP2013132240A JP2013132240A JP2015008189A JP 2015008189 A JP2015008189 A JP 2015008189A JP 2013132240 A JP2013132240 A JP 2013132240A JP 2013132240 A JP2013132240 A JP 2013132240A JP 2015008189 A JP2015008189 A JP 2015008189A
- Authority
- JP
- Japan
- Prior art keywords
- coat layer
- glass coat
- thin film
- insulating substrate
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
【課題】抵抗値精度を向上させることができる薄膜チップ抵抗器の製造方法を提供する。【解決手段】ガラスコート層12と交わるようにシート状絶縁基板11にレーザ照射しガラスコート層12の一部を削除して複数のレーザ溝13を形成する工程と、上面電極14が形成されていないガラスコート層12の上面に、隣接する上面電極14同士を接続するように薄膜抵抗体15を形成する工程と、ガラスコート層12と略平行にシート状絶縁基板11を上面電極14を分断するように分割し、短冊状絶縁基板を形成する工程と、短冊状絶縁基板を個片状に分割する工程とを備え、レーザ溝13を形成した後かつ薄膜抵抗体15を形成する前にガラスコート層12を焼成するようにし、さらにレーザ溝13が形成された箇所と同じ部分で分割して個片状にするようにしたものである。【選択図】図2
Description
本発明は、各種電子機器に用いられる高抵抗値の薄膜チップ抵抗器の製造方法に関するものである。
従来のこの種の薄膜チップ抵抗器の製造方法は、図6(a)に示すように、アルミナ純度96%からなるシート状絶縁基板1の上面全面にガラスペーストを印刷、焼成してガラスコート層2を形成した後、図6(b)に示すように、ガラスコート層2の上面において一定間隔で薄膜抵抗体3を複数設け、さらに、図6(c)に示すように、このガラスコート層2上に複数の上面電極4を設けて、隣り合う上面電極4同士と薄膜抵抗体3とが接続するようにし、さらにその後、図7(a)に示すように、薄膜抵抗体3の上に保護膜5を設け、そして、図7(b)に示すように、破線部分で切断して個片状に分割するようにしていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
上記従来の薄膜チップ抵抗器の製造方法は、個片状に分割する際、ガラスコート層2も同時に切断することになるため、分割の際にガラスコート層2にクラックが入り、これにより、このクラックによってその上に形成された薄膜抵抗体3が断線したり一部が欠損したりする可能性があるため、抵抗値精度が悪化するという課題を有していた。
本発明は上記従来の課題を解決するもので、抵抗値精度を向上させることができる薄膜チップ抵抗器の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項1に記載の発明は、アルミナからなるシート状絶縁基板の上面に複数の帯状のガラスコート層を印刷によって形成する工程と、前記ガラスコート層と交わるように前記シート状絶縁基板にレーザ照射し、前記ガラスコート層の一部を削除して複数のレーザ溝を形成する工程と、隣接する前記帯状のガラスコート層間の前記シート状絶縁基板の上面に導電性ペーストを印刷、焼成して複数の上面電極を形成し、前記ガラスコート層の上面に薄膜抵抗体を形成して、前記上面電極と薄膜抵抗体を接続する工程と、前記ガラスコート層と略平行に前記シート状絶縁基板を前記上面電極が形成された箇所で分割し、短冊状絶縁基板を形成する工程と、前記短冊状絶縁基板の両端部に位置する前記上面電極に外部電極を形成する工程と、前記短冊状絶縁基板を個片状に分割する工程とを備え、前記レーザ溝を形成した後かつ前記薄膜抵抗体を形成する前に前記ガラスコート層を焼成するようにし、さらに前記レーザ溝が形成された箇所と同じ部分で分割して個片状にするようにしたもので、この製造方法によれば、焼成前のガラス化していないガラスコート層にレーザ照射してレーザ溝を形成しているため、レーザ照射によってガラスコート層にクラックが入ることはなく、さらに、短冊状絶縁基板への分割はガラスコート層とガラスコート層の間のガラスコート層が下面に形成されていない上面電極で行い、個片状の分割はレーザ溝によってガラスコート層が削除された箇所で行っているため、ガラスコート層自体が切断されることはなく、これにより、ガラスコート層にクラックが入ることはないため、クラックによって薄膜抵抗体が断線したり一部が欠損したりする可能性を低減でき、この結果、抵抗値精度を向上させることができるという作用効果が得られるものである。
以上のように本発明の薄膜チップ抵抗器の製造方法は、レーザ溝を形成した後にガラスコート層を焼成するようにしているため、焼成前のガラス化していないガラスコート層にレーザ照射してレーザ溝を形成することができ、これにより、レーザ照射によってガラスコート層にクラックが入ることはなく、さらに、短冊状絶縁基板への分割はガラスコート層とガラスコート層の間のガラスコート層が下面に形成されていない上面電極で行い、個片状の分割はレーザ溝によってガラスコート層が削除された箇所で行っているため、ガラスコート層自体が切断されることはなく、これにより、ガラスコート層にクラックが入ることはない。これらの結果、クラックによって薄膜抵抗体が断線したり一部が欠損したりする可能性を低減できるため、抵抗値精度を向上させることができるという優れた効果を奏するものである。
以下、本発明の一実施の形態における抵抗器の製造方法について図面を参照しながら説明する。なお、図1〜図3は、文中に断りが無いものは上面図を示している。
まず、図1(a)に示すように、アルミナ純度96%からなるシート状絶縁基板11の上面に帯状にガラスペーストを印刷してガラスコート層12を複数設ける。このとき、複数のガラスコート層12は、同一幅で形成され、10〜数10μmの厚みとし、かつ互いに等間隔で平行になるように設けられている。
次に、図1(b)に示すように、ガラスコート層12を焼成することなく乾燥状態のまま、ガラスコート層12と直交するようにシート状絶縁基板11に直線状にレーザ照射し、ガラスコート層12の一部を削除して複数のレーザ溝13を形成する。このレーザ照射する際は、ガラスコート層12は焼成前であるため、ガラス化していない。また、複数のレーザ溝13は互いに等間隔で平行になるように設けられる。なお、ガラスコート層12が形成されていない部分は削除されることはないが、このガラスコート層12がもともと形成されていない部分もレーザ照射された箇所は、以下、レーザ溝13と呼ぶものとする。
また、図1(c)に示すように、ガラスコート層12のレーザ溝13近傍の一部分は、レーザ照射の熱によってガラス化されたガラス領域12aが形成される。なお、図1(c)は図1(b)のA−A線断面図である。
次に、図1(d)に示すように、ガラスコート層12を、その軟化点以上の温度、例えば800℃〜900℃で焼成する。この結果、ガラスコート層12の厚みは、3〜10μmとなる。なお、図2(a)は図1(d)のB−B線断面図である。
次に、図2(b)に示すように、Au、Agなどの金属を含む有機金属からなる導電性ペーストを、隣接するガラスコート層12とガラスコート層12の間およびガラスコート層12の一部を覆うように印刷し、焼成して複数の上面電極14を形成する。また、この複数の上面電極14は、ガラスコート層12と垂直な方向に一列になるように配置し、かつこの列が複数列になるように設けられる。さらに、上面電極14の焼成温度は、ガラスコート層12の焼成温度より低い温度、例えば700℃〜780℃とする。なお、上面電極14はスパッタを用いて形成したり、導電性樹脂材料で構成したりしてもよい。
次に、図2(c)に示すように、ガラスコート層12の上面に、隣接する上面電極14同士を接続するように薄膜抵抗体15を形成する。
この薄膜抵抗体15は、蛇行状で幅が約10μmであり、また、NiCrまたはCrSiをシート状絶縁基板11のほぼ全面にスパッタリング等の薄膜プロセスを用いて薄膜導体を形成した後、フォトリソプロセスを用いて薄膜導体の不要部分を除去することにより形成する。
なお、薄膜抵抗体15を形成した後に上面電極14を形成してもよく、さらに別の上面電極を形成してもよい。また、この後、必要に応じて薄膜抵抗体15にレーザ照射して抵抗値調整をしてもよい。
次に、図2(d)に示すように、薄膜抵抗体15の全面と上面電極12の一部を覆うようにエポキシ樹脂からなる保護膜16を形成する。また、この保護膜16は、ガラスコート層12と平行となる方向に帯状に形成する。さらに、この保護膜16を硬化する。
次に、図3(a)に示すように、薄膜抵抗体15に接続されていない箇所の上面電極14を2つに分断するように、レーザ照射やダイシング等の方法で、シート状絶縁基板11を分割し、図3(b)に示すように、短冊状絶縁基板11aを複数形成する。このとき、ガラスコート層12と略並行になるように図3(a)の破線(X−X線)で切断する。そして、この分割は、ガラスコート層12が下面に形成されていない上面電極14を分割する。この短冊状絶縁基板11aには、1つの薄膜抵抗体15の両端部に一対の上面電極14が形成されたものが複数並んでいる。また、短冊状絶縁基板11aの両端面には上面電極14が露出している。
なお、図1〜図3(a)においては、薄膜抵抗体15が横方向に4個、縦方向に5個形成したものについて示しているが、他の個数としてもよい。
さらに、図3(b)〜図3(d)では斜視図を示し、かつ説明を簡単にするために薄膜抵抗体15が3つのものを表している。
次に、図3(c)に示すように、短冊状絶縁基板11aの両端面に露出した上面電極14に接続するように、銀を印刷する等の方法で外部電極17を形成する。
次に、図3(d)に示すように、レーザ照射やダイシング等の方法で、短冊状絶縁基板11aを、レーザ溝13が形成された箇所と同じ部分であるY−Y線で分割して複数の個片状にする。このとき、レーザの照射径やダイシングの分割幅をレーザ溝13の幅より狭くして、レーザ溝13が形成された箇所以外の場所を分割しないようにする。なお、短冊状絶縁基板11aを形成する際に、Y−Y線にレーザ照射してシート状絶縁基板11の表面を削り、個片状への分割を容易にしてもよい。
最後に、図4に示すように、外部電極17の表面に、Ni、Snの順にめっきし、めっき層18を形成する。
ここで、上記のようにして得られた図4に示す薄膜チップ抵抗器のC−C線断面図を図5に示す。
図5において、シート状絶縁基板11、短冊状絶縁基板11aは個片状に分割されることによって、個片状の絶縁基板20が得られ、この絶縁基板20にガラスコート層12を介して各個片に1つ設けられる抵抗体21が形成されている。さらに、絶縁基板20の上面の両端部に抵抗体21と接続する一対の上面電極14が形成され、電極14の一部と抵抗体21を覆うように保護膜16が形成されている。そして、絶縁基板20の両端部に上面電極14と接続される外部電極17が形成され、外部電極17の表面にめっき層18が設けられる。
本発明の一実施の形態における薄膜チップ抵抗器の製造方法においては、レーザ溝13を形成した後にガラスコート層12を焼成するようにしているため、焼成前の乾燥状態でガラス化していない状態のガラスコート層12にレーザ照射してレーザ溝13を形成することができ、これにより、レーザ照射によってガラスコート層12にクラックが入ったりガラスコート層12を構成するガラスが欠けたりするのを防ぐことができる。さらに、短冊状絶縁基板11aへの分割はガラスコート層12とガラスコート層12の間のガラスコート層12が下面に形成されていない上面電極14で行い、個片状の分割はレーザ溝13によってガラスコート層12が削除されて短冊状絶縁基板11aが露出した箇所で行っているため、ガラスコート層12自体が切断されることはなく、これにより、ガラスコート層12は分割の影響を受けることはなく、ガラスコート層12にクラックが入ったりガラスコート層12を構成するガラスが欠けたりすることはない。このように、ガラスコート層12にクラックや欠けが発生しないため、クラックやガラス片によって薄膜抵抗体15が断線したり一部が欠損したりする可能性を低減でき、抵抗値精度を向上させることができるという効果が得られるものである。
すなわち、下面にガラスコート層12が形成されていない上面電極14と、レーザ溝13が形成されてガラスコート層12が削除された箇所とで分割しているため、ガラスコート層12自身を切断することはなく、さらに、そのレーザ溝13の形成は、焼成前の乾燥状態で行っているため、その際にクラックが発生することはない。
また、図1(c)において、レーザ照射の熱によってガラス化されて硬化したガラス領域12aが形成され、そして、このガラス領域12aによって、焼成時の他のガラスコート層12の部分がガラス領域12aを超えて流出するのを防ぐことができるため、後で分割されるべき箇所にガラスコート層12が形成されることを防ぎ、これにより、分割時にガラスコート層12にクラック等が発生しないようにすることができる。
さらに、シート状絶縁基板11(絶縁基板20)として安価なアルミナ純度96%のものを使用しても、上面にガラスコート層12を形成し焼成しているため、その表面を平滑化できる。そして、ガラスコート層12を焼成した後に薄膜抵抗体15を形成しているため、薄膜抵抗体15はきわめて平滑なガラスコート層12上に形成でき、これにより、小型化、高抵抗値化によって薄膜抵抗体15の蛇行状パターンの幅が狭くなっても、薄膜抵抗体15のパターンへの下地からの影響を抑えることができるため、抵抗値等の信頼性を確保できる。
なお、ガラスコート層12を黒などに着色していれば、抵抗値調整時のレーザのパワーも低くすることができる。
本発明に係る薄膜チップ抵抗器の製造方法は、抵抗値精度を向上させることができるという効果を有するものであり、特に各種電子機器に用いられる薄膜チップ抵抗器等に適用することにより有用となるものである。
11 シート状絶縁基板
11a 短冊状絶縁基板
12 ガラスコート層
13 レーザ溝
14 上面電極
15 薄膜抵抗体
17 外部電極
11a 短冊状絶縁基板
12 ガラスコート層
13 レーザ溝
14 上面電極
15 薄膜抵抗体
17 外部電極
Claims (1)
- アルミナからなるシート状絶縁基板の上面に複数の帯状のガラスコート層を印刷によって形成する工程と、前記ガラスコート層と交わるように前記シート状絶縁基板にレーザ照射し、前記ガラスコート層の一部を削除して複数のレーザ溝を形成する工程と、隣接する前記帯状のガラスコート層間の前記シート状絶縁基板の上面に導電性ペーストを印刷、焼成して複数の上面電極を形成し、前記ガラスコート層の上面に薄膜抵抗体を形成して、前記上面電極と薄膜抵抗体を接続する工程と、前記ガラスコート層と略平行に前記シート状絶縁基板を前記上面電極が形成された箇所で分割し、短冊状絶縁基板を形成する工程と、前記短冊状絶縁基板の両端部に位置する前記上面電極に外部電極を形成する工程と、前記短冊状絶縁基板を個片状に分割する工程とを備え、前記レーザ溝を形成した後かつ前記薄膜抵抗体を形成する前に前記ガラスコート層を焼成するようにし、さらに前記レーザ溝が形成された箇所と同じ部分で分割して個片状にするようにした薄膜チップ抵抗器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013132240A JP2015008189A (ja) | 2013-06-25 | 2013-06-25 | 薄膜チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013132240A JP2015008189A (ja) | 2013-06-25 | 2013-06-25 | 薄膜チップ抵抗器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015008189A true JP2015008189A (ja) | 2015-01-15 |
Family
ID=52338292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013132240A Pending JP2015008189A (ja) | 2013-06-25 | 2013-06-25 | 薄膜チップ抵抗器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015008189A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017076722A (ja) * | 2015-10-15 | 2017-04-20 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
KR102231103B1 (ko) | 2019-12-10 | 2021-03-23 | 삼성전기주식회사 | 저항 소자 |
-
2013
- 2013-06-25 JP JP2013132240A patent/JP2015008189A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017076722A (ja) * | 2015-10-15 | 2017-04-20 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
KR102231103B1 (ko) | 2019-12-10 | 2021-03-23 | 삼성전기주식회사 | 저항 소자 |
US10964461B1 (en) | 2019-12-10 | 2021-03-30 | Samsung Electro-Mechanics Co., Ltd. | Resistor element |
CN112951528A (zh) * | 2019-12-10 | 2021-06-11 | 三星电机株式会社 | 电阻器元件 |
CN112951528B (zh) * | 2019-12-10 | 2022-08-26 | 三星电机株式会社 | 电阻器元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373723B2 (ja) | チップ抵抗器 | |
TW201947617A (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
JPWO2018123422A1 (ja) | チップ抵抗器およびその製造方法 | |
JP6181500B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2015008189A (ja) | 薄膜チップ抵抗器の製造方法 | |
JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2017168749A (ja) | チップ抵抗器およびその製造方法 | |
JP2017168750A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP6170726B2 (ja) | チップ抵抗器の製造方法 | |
JP6749752B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP6731246B2 (ja) | チップ抵抗器の製造方法 | |
JP2017152576A (ja) | チップ抵抗器の製造方法 | |
JP4745027B2 (ja) | チップ抵抗器の製造方法 | |
JP2000269012A (ja) | 抵抗素子付きチップ型電子部品及びその製造方法 | |
JP6627080B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
JP7333726B2 (ja) | チップ抵抗器の製造方法 | |
JP2005276916A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
JP2013165112A (ja) | チップ抵抗器用集合基板およびチップ抵抗器の製造方法 | |
JP2007220860A (ja) | チップ形電子部品の製造方法 | |
JP2016131169A (ja) | チップ抵抗器 | |
JP2007189122A (ja) | チップ形電子部品 | |
JP2017011041A (ja) | チップ抵抗器の製造方法 | |
JP2015170727A (ja) | 抵抗器およびその製造方法 | |
JP6417105B2 (ja) | チップ型電子部品の端面電極形成方法 | |
JP5973867B2 (ja) | 多連チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20141021 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150225 |