[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015080114A - 撮像装置及びその制御方法、プログラム、記憶媒体 - Google Patents

撮像装置及びその制御方法、プログラム、記憶媒体 Download PDF

Info

Publication number
JP2015080114A
JP2015080114A JP2013216755A JP2013216755A JP2015080114A JP 2015080114 A JP2015080114 A JP 2015080114A JP 2013216755 A JP2013216755 A JP 2013216755A JP 2013216755 A JP2013216755 A JP 2013216755A JP 2015080114 A JP2015080114 A JP 2015080114A
Authority
JP
Japan
Prior art keywords
correction value
thinning
data
row
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013216755A
Other languages
English (en)
Inventor
秀太 西沢
Hideta Nishizawa
秀太 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013216755A priority Critical patent/JP2015080114A/ja
Publication of JP2015080114A publication Critical patent/JP2015080114A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】撮像面でオートフォーカスが可能な撮像素子において、間引き読み出しをする場合に、補正値を記憶するメモリ量を増やすことなく、ダークシェーディングの正確な補正を可能とする。【解決手段】1つのマイクロレンズ内に複数の光電変換素子を含み、光電変換素子ごとに転送部を有する画素部と、1行の画素のデータを転送するために1行を選択するための行走査回路と、行走査回路により読みだした1行のデータを列毎に読みだすための列走査回路と、列走査回路の読み出し間引き率を制御する間引き制御回路と、読みだされたデータに基づいてダークシェーディングの補正値を生成する補正値生成部と、生成された補正値を記憶する記憶部と、生成された補正値に基づいて画素の信号を補正する補正部とを備え、補正値生成部は、1つのマイクロレンズに対応する一部の光電変換素子のデータを読み出す際に、間引き量が少ない、または間引きをしないで読みだしたデータから、読み出しの間引き率に応じた補正値を生成する。【選択図】 図10

Description

本発明は、撮像面でオートフォーカスが可能な固体撮像素子が出力するデータを補正する技術に関するものである。
近年では、デジタルカメラやデジタルビデオカメラ等における撮像素子には、瞳分割方式の焦点検出が可能なものが用いられるようになってきている。たとえば、撮像素子の1つの画素に2つのフォトダイオードを有しており、各フォトダイオードは1つのマイクロレンズによって撮像レンズの異なる瞳領域を通過した光を受光するように構成されている。したがって、2つのフォトダイオードからの出力信号を比較することで、撮像レンズでの焦点検出が可能となる。また、2つのフォトダイオードからの出力信号を加算することで、撮影画像の信号を得ることができる。
ところで、一般にCMOSセンサのような撮像素子を利用する場合には、水平方向のダークシェーディングを補正する必要がある場合が多い。特許文献1では、遮光データをダークシェーディングの補正値として用いる際に、間引きして読みだしたデータを用いて補正値を作成している。これにより補正値作成にかかる読み出し時間を短縮している。
特開2012−39536号公報
このダークシェーディングの補正は、焦点距離検出用信号の読み出しにおいても同じである。画素の信号の読み出しにおいて間引き率を変えるとき、その間引き率に対応してダークシェーディングを補正する必要がある。しかし、補正値の値は、間引き読み出しの種類分だけ増加するため、補正値を記憶するメモリ容量が増加してしまう。また高速に補正値を作成するために、間引きした補正値を基に他の間引き読み出しの補正値を計算する方法もあるが、水平ダークシェーディングのばらつきが大きい場合は、正確な補正ができなくなる可能性がある。
本発明は上述した課題に鑑みてなされたものであり、その目的は、撮像面でオートフォーカスが可能な撮像素子において、間引き読み出しをする場合に、補正値を記憶するメモリ量を増やすことなく、ダークシェーディングの正確な補正を可能とすることである。
本発明に係わる撮像装置は、1つのマイクロレンズ内に複数の光電変換素子を含み、該光電変換素子ごとに転送手段を有する画素部と、1行の画素のデータを転送するために前記1行を選択するための行走査回路と、前記行走査回路により読みだした1行のデータを列毎に読みだすための列走査回路と、前記列走査回路の読み出し間引き率を制御する間引き制御回路と、読みだされたデータに基づいてダークシェーディングの補正値を生成する補正値生成手段と、生成された補正値を記憶する記憶手段と、生成された前記補正値に基づいて画素の信号を補正する補正手段とを備え、前記補正値生成手段は、1つのマイクロレンズに対応する一部の光電変換素子のデータを読み出す際に、間引き量が少ない、または間引きをしないで読み出したデータから、読み出しの間引き率に応じた補正値を生成することを特徴とする。
本発明によれば、撮像面でオートフォーカスが可能な撮像素子において、間引き読み出しをする場合に、補正値を記憶するメモリ量を増やすことなく、ダークシェーディングを正確に補正することが可能となる。
本発明の第1の実施形態に係わる撮像装置の構成を示すブロック図である。 本発明の第1の実施形態に係わる撮像素子のブロック図である。 撮像レンズの射出瞳から出た光束が単位画素に入射する概念図である。 画素の等価回路図である。 第1の実施形態における間引き読み時の列回路構成図である。 第1の実施形態における水平走査回路の制御信号タイミング図である。 第1の実施形態における列間引きなしの場合の1次元データと補正値と補正後の出力を示す図である。 第1の実施形態における列1/3画素間引きの場合の1次元データと補正値と補正後の出力を示す図である。 第1の実施形態におけるA像の間引き率を変えた場合の読み出し解像度を示した図である。 第1の実施形態における列間引きなしの補正値から、列1/3間引きした場合の補正値と、列3画素加算平均後列1/3間引きしたときの補正値の生成例を示した図である。 第1の実施形態の動作を示すフローチャートである。 第2の実施形態における列3画素加算後1/3間引きした読み出しにおいて、読み出し範囲を限定した場合の補正必要範囲を示す図である。 第2の実施形態の動作を示すフローチャートである。 ISO感度による水平ダークシェーディングの違いを示す図である。 第3の実施形態における1/3間引きした補正値から間引きなし読み出し用の補正値の生成例を示した図である。 第3の実施形態における補正値を生成する動作を示すフローチャートである。 第3の実施形態における補正動作を示すフローチャートである。
以下、本発明の実施形態について、添付図面を参照して詳細に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる撮像装置の構成を示すブロック図である。図1において、100は撮像装置本体、200はメモリーカードやハードディスク等の記録媒体、300はレンズユニットである。
続いてこれらのブロックの詳細について説明する。撮像装置本体100内には、撮像素子1400の露光量を制御するシャッター12と、光学像を電気信号に変換する撮像素子1400とが配置されている。130、131はミラーである。104は光学ファインダであり、ミラー130が光軸上にあるときはレンズを介して入射した入射光を結像して、ユーザーが撮影する静止画の構図を確認することが可能である。
1700は撮像素子1400から出力されるアナログ信号をデジタル信号に変換するA/D変換器を内蔵するアナログフロントエンド(以降AFE)である。1800はそれぞれ撮像素子やA/D変換器にクロック信号や制御信号を供給するタイミングジェネレータ(以下TG)である。
1200は液晶モニターであり、ライブビュー画像の表示や、撮影した静止画像を表示することが可能である。50は画像処理を含む撮像装置本体100の全体動作を制御するシステム制御回路(以下CPU)である。
61はシャッタースイッチである。シャッタースイッチ61は2段階になっており、1段目まで浅く押すことを半押しといい、2段目まで深く押すことを全押しという。半押しではオートフォーカスや、撮影前の状態における自動露出機構によるシャッター速度と絞り数値の設定が行われる。全押しではシャッター12が動作し撮影動作が実施される。
62はライブビュースタート・ストップスイッチである。撮像素子1400からの画像データを、CPU50を介し、液晶モニターのサイズに合わせて表示する。ライブビュー表示中にシャッタースイッチ61が半押し状態になった場合は、後述する撮像素子1400の焦点検出用出力信号を用いてオートフォーカスを行う。63は動画記録スタート・ストップスイッチであり、記録開始が指示されたら連続して動画記録動作を行う。
66は電源スイッチであり、撮像装置本体100の電源オン、電源オフの切り替えを行う。又、撮像装置100に接続されたレンズユニット300、外部ストロボ、記録媒体200等の各種付属装置の電源オン、電源オフの設定も合わせて切り替え設定可能である。
70は撮像素子1400から出力される画像データや、画像処理部72で画像処理された画像データを一時的に記録する揮発性メモリ(以下RAM)である。またCPU50のワークメモリとしての機能も持つ。71は不揮発性メモリ(ROM)でありCPU50が動作を行う際のプログラムを格納している。72は静止画の補正・圧縮等の処理を行う画像処理部である。73はオートフォーカス用に、焦点距離検出用の信号から後述するレンズ310の位置変更量を計算する演算部である。
80は電源制御部であり、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等から構成されている。さらに電池の装着の有無、電池の種類、電池残量の検出を行い、その検出結果及びシステム制御回路50の指示に基づいてDC−DCコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部に供給する。82及び84はコネクタ、86はアルカリ電池やリチウム電池等の一次電池、Liイオン電池などの二次電池、ACアダプタ等から成る電源部である。
90はメモリーカードやハードディスク等の記録媒体とのインターフェース、92はメモリーカードやハードディスク等の記録媒体との接続を行うコネクタである。200はメモリーカードやハードディスク等の記録媒体である。記録媒体200は、半導体メモリや磁気ディスク等から構成される記録部230、撮像装置本体100とのインターフェース206を有している。
300はレンズユニットであり、310は撮影レンズ、312は絞り、316、106はレンズを接続するレンズマウントである。320はレンズ制御部であり、322はレンズユニット300を撮像装置本体100と電気的に接続するコネクタである。レンズ制御部320はコネクタ322、122を介して、撮像装置本体100からの信号を受ける。そして、撮像装置本体100からの信号により撮像レンズ310の光軸上での位置を変更しフォーカスを制御する。同じようにレンズ制御部320は撮像装置本体100からの信号を受け、絞り312の開口の大きさを制御する。なお、120はレンズユニット300と電気信号で通信するためのインターフェースである。
図2は、撮像素子1400のブロック図である。画素203がマトリクス状に配置されており、垂直方向の並びを「列」と呼び、水平方向の並びを「行」と呼ぶ。画素203の列、行すべて集めたものが画素群206である。垂直走査回路202(行走査回路)は選択行を読みだすための行選択と各行の電荷の読み出しに必要な信号を各画素の回路に出力する。
各列の画素は垂直出力線410につながっている。垂直出力線410に出力された信号はそれぞれ列ゲイン204、列回路205を介して水平走査回路201(列走査回路)に出力される。水平走査回路201は1行分の信号出力を水平方向に順次出力する。208は水平走査回路の制御回路である。209は制御回路の一つである列間引き制御部で、条件により列間引き読み出し走査を行う。また210は列範囲指定制御部であり、設定された範囲のみを読み出す。また211は水平画素加算の制御を行う水平画素加算制御部である。
図3は撮影レンズの射出瞳から出た光束が単位画素に入射する概念図である。203は単位画素であり、単位画素203は第1のフォトダイオード306Aおよび第2のフォトダイオード306Bを有する。305はカラーフィルタであり、304はマイクロレンズである。300は撮影レンズの射出瞳を示す。すなわち、画素部は複数の単位画素203を有し、単位画素203は、マイクロレンズ内に複数のフォトダイオード(光電変換素子)を有する。
マイクロレンズ304を有する画素に対して、射出瞳から出た光束の中心を光軸303とする。射出瞳を通過した光は、光軸303を中心として単位画素203に入射する。301、302は撮影レンズの射出瞳の一部領域を表す。図3に示すように瞳領域301を通過する光束はマイクロレンズ304を通して、フォトダイオード306Aで受光され、瞳領域302を通過する光束はマイクロレンズ304を通して、フォトダイオード306Bで受光される。したがって、フォトダイオード306Aと306Bはそれぞれ、撮影レンズの出射瞳の別々の領域の光を受光している。したがって、フォトダイオード306Aと306Bの信号を比較することで位相差の検知が可能となる。
ここで、フォトダイオード306Aから得られる信号をA像信号、フォトダイオード306Bから得られる信号をB像信号と定義する。A像信号とB像信号を足し合わせた信号はA+B像信号とし、このA+B像信号は撮影画像に用いることができる。
図4に1画素203の等価回路図を示す。フォトダイオード306A、306Bで発生および蓄積された電荷を、転送制御信号401により転送スイッチ405Aを、転送制御信号402により転送スイッチ405Bを、それぞれ制御してフローティングデフュージョン部(以後FD)407に転送する。ソースフォロアアンプ408はFD407に蓄積された電荷に基づく電圧信号を増幅して、画素信号として出力する。ソースフォロアアンプの出力を行選択制御信号404が行選択スイッチ409を制御して垂直出力線410へ接続する。
FD407に蓄積されている不要電荷をリセットする場合はリセット制御信号403によりリセットスイッチ406を制御する。さらにフォトダイオード306A、306Bのリセットをする際はリセットスイッチ406と共に、転送制御信号401により転送スイッチ405Aを、転送制御信号402により転送スイッチ405Bを、それぞれ制御してリセットを実行する。転送制御信号401、402、リセット制御信号403と行選択制御信号404は垂直走査回路202につながっており、各行にそれぞれの制御信号が供給される。また転送制御信号401、402、リセット制御信号403と行選択制御信号404はCPU50がTG1800を介して垂直走査回路202を制御して出力する。
図5と図6を用いて間引き読み制御と加算平均制御について説明する。図5では各読み出し方法における使用列を示している。使用する列を実線で、使用しない列を点線で示している。(a)は間引きなしで読みだす場合、(b)は1/3間引き読み出しした場合、(c)は3画素加算平均した後に1/3間引きした場合の状態を示している。(b)のように加算平均しない場合の間引き読みは全く使用しない部分と使用する部分に分かれるが、(c)のように加算平均後に読みだす場合は、水平転送回路まで送らない列も列回路205まで来た信号を加算スイッチ500で加算平均する。そのため列回路205まで読みだした信号が無駄にならない。
図6には各読み出し方法におけるタイミング図を示している。(a)に示すように間引きなしの読み出し時は、1行の画素データ転送後にCPU50がΦh1から順にスイッチをHIGHにして信号を転送していく。(b)のように1/3間引き読みだしの場合には、1行の画素データ転送後にCPU50がΦh2、Φh5、Φh8のように3列ごとのスイッチをHIGHにして転送する。(c)のように水平3画素加算して1/3間引き読み出しする場合には、1行の画素データ転送後にCPU50がΦHADDをHIGHにして、3列毎の信号を加算平均し、その後Φh2、Φh5、Φh8のように3列ごとのスイッチをHIGHにして転送する。CPU50が間引き制御回路209を制御して、3列毎に読み出す。
図7はダーク水平シェーディングの補正を説明する図である。図7の(a)に間引きせずに読みだしたダーク画像を示している。(b)にはその取得した画像を各列行方向に平均した一次元写像データ(以下 水平ダークシェーディング)を示す。この水平ダークシェーディングを補正するため、(c)のような水平ダークシェーディング補正値をCPU50が画像処理部72を制御してROM71に記憶する(補正値生成)。実際にA像の画像が撮像素子1400からRAM70に送られて来た場合、CPU50が画像処理部72を制御して、ROM71から水平ダークシェーディング補正値をRAM70の別領域に展開する。この展開したデータで補正を実施することにより、最終のA像水平ダークシェーディング結果が(d)となるようにする。
図8は3画素間引き読み出しした画像のダーク水平シェーディングの補正を説明する図である。間引きしない場合の列幅Wに対し、(1/3)・Wの列幅である800が読みだされる。そのデータを基に(b)にはその取得した画像の水平ダークシェーディングを示している。このダークシェーディングを補正するため、CPU50が画像処理部72を制御して各列補正データを演算した結果である(c)をROM71に記憶する。実際にA像の画像が撮像素子1400からRAM70に送られて来た場合、CPU50が画像処理部72を制御して、ROM71からRAM70の別領域に展開する。この展開したデータで補正を実施することにより、最終のA像水平ダークシェーディング結果が(d)となるようにする。
図9に、撮影画像出力であるA+B像は水平間引きなしに固定して読み出し、焦点距離検出用出力であるA像の間引き率を変えた時の読み出し解像度を示した図を示す。(a)はA像間引きなし、(b)はA像1/3間引き読み出し、(c)はA像1/5間引き読み出ししたときの列幅の変化を示している。A+B像は列幅Wで固定であるが、A像は間引きなしのときは列幅W、1/3間引き読み出し時は(1/3)・W、1/5間引き読み出し時は(1/5)・Wのようになる。間引き読み出し画素総数が少なくなり、読み出しスピードを高速にすることができる。
上記のように、間引き読みなしと間引き読みで1/3、1/5、1/9、というように間引き率を上げて読みだす時には、それぞれの水平ダークシェーディング補正値を記憶して、補正する方法がある。しかしそうするとメモリ容量が増えてしまう。図7と図8で示したように間引きしたときの補正値は、間引きなしの補正値の適用列データとほぼ等価になる。そのため間引きなしの補正値から間引き、又は水平加算後に間引きしたときの水平ダークシェーディング補正値を選択、又は算出して適用することで補正が可能である。
図10に第1の実施形態における間引きなしの補正値から1/3間引きしたときの補正値を算出する例と、水平3画素加算して1/3間引きしたときの補正値を算出する例を示す。(a),(b)はそれぞれ間引きなしの補正値と1/3間引き時の補正値の一次元データの概略を示している。(c)はN列目の−4から+4列分の間引きなし時のダーク出力と補正値を示している。なおダーク出力のオフセットレベルは500の時のデータを示している。(d)は1/3間引き読みしたときに適用する補正値を示している。間引き読みに対応した補正値をそのまま適用している。(e)は水平3画素加算平均した後間引き読み出しする場合の補正値の算出値を示している。加算の場合は補正値も加算平均している。たとえばN−4からN−2の補正値は
(5+3+4)/3=4[LSB] …(1)
というように算出して補正する。
図11に第1の実施形態における動作のフローチャートを示す。まずA像の水平ダークシェーディング補正値の取得時のフローチャートを(a)に示す。CPU50が撮像素子1400を水平間引きなしで駆動し読み出しする(S1100)。なおダーク画像なのでミラー130やシャッター12は初期状態のままで遮光した画像が撮像できるようにする。その後CPU50は画像データをRAM70まで読み出し、画像処理部72がそのデータを基に1次元データとそれに対応する補正値を作成しROM71に記録する(S1101)。
次に取得した補正値を用いて補正を実施するフローチャートを(b)に示す。AF用にA像を読み出した場合、そのA像が水平間引き(または加算)読みか否かを確認する(S1110)。間引き(または加算)読みをしていない場合は、CPU50が画像処理部72を介し、ROM71から補正値を読み出し、読みだされたA像の画像に補正を実施する(S1112)。もしA像が間引き(または加算)読みしていた場合は、CPU50がROM71から補正値を読み出し、それを画像処理部72で間引き率(加算率)に応じた補正値の選択(演算)を行い補正する(S1112)。この変更された補正値で補正された画像を用いて、AFの演算をおこなう。
第1の実施形態では、焦点演算用のA像データは、撮影モードの切り替えやフレームレートの切り替え、または現在のデフォーカス量により間引き率を変えて読むことを想定している。そのときに間引き率に応じた水平シェーディングデータが必要であるが、間引きなしの状態で補正値を取得する。この取得した補正値を間引き率に応じて補正値の選択(演算)を行い適用する。これによりすべての間引き率に対応した補正値をもつ必要がないためメモリ量を削減でき、且つ補正の精度も保つことができる。
(第2の実施形態)
第2の実施形態ではA像を読み出す場合に、水平加算後に間引き読みし、さらに水平範囲を選択して特定部分だけ読みだした場合の補正について図12を用いて説明する。
図12では、A像、A+B象は水平3画素加算して1/3間引きでそれぞれ読み出している。さらにA像は全水平幅700に対し、水平幅1201の水平領域のみを選択して読み出している。このとき補正値に必要な領域は、水平幅1201の部分になる。図12の(b)のように、水平ダークシェーディング補正値において間引きなしの全水平幅1102に対し、水平幅1103の部分のみを適用すればよい。そのため補正処理を高速化することが可能である。
例えば水平幅1102が6000列のデータがあり、水平幅700が1/3間引きで2000列、読み出し特定部分である水平幅1201が左端から1500列だとすると、補正値に適用する水平幅1103は4500列のデータをまずRAM70に展開する。RAM70に読み出したデータを3画素加算平均に対応して1500列分の補正値を演算し適用する。
図13に第2の実施形態の動作のフローチャートを示す。AF用にA像を読み出したら、そのA像が水平加算後に間引き読みをしているか確認する(S1300)。水平加算読みしていない場合は、ROM71に記憶されている補正値のそのままで補正を行う(S1302)。水平加算読みをしている場合は、水平領域が全領域読みだされているか確認する(S1301)。全水平領域が読みだされている場合は、CPU50がメモリの全水平幅の補正値をRAM70に展開し、加算読み用に補正値を演算する(S1303)。特定領域だけ読み出す場合は、CPU50が読みだす部分に対応した補正値をROM71からRAM70に展開し、画像処理部72が加算読み用に補正値を演算し補正する(S1304)。
第2の実施形態では、A像を水平画素加算平均して、更に水平範囲を選択して特定部分だけ読みだした場合の補正値演算に関して説明した。必要な部分だけ記憶領域ROM71から読み出せばよいので、読み出し領域幅が狭いほど読み出しスピードは上がり、更に補正スピードも向上する。
(第3の実施形態)
第3の実施形態では、撮影条件によってA像の補正値の取り方を変える方法について説明する。
図14の(a)は水平画素加算しない場合のA像の読み出した画像サイズを示している。(b)は低ゲインで読みだす低ISO感度(所定値以下の感度)での水平ダークシェーディングを、(c)は高ゲインで読みだす高ISO感度(所定値より大きい感度)での水平ダークシェーディングを示している。高ISO感度に比べて低ISO感度では水平ダークシェーディングのレベルが小さいため補正値も小さくなる。そこで低ISO感度の場合は間引きした補正値を記憶しておき、適用する方法がある。
図15には1/3間引きでA像の水平ダークシェーディングの補正値を作成した場合に、間引きなしのデータを補完して補正する例を示している。(a)には1/3の補正値データの概略を、(b)にはN列目に対して3画素間引きして得られた補正値N−3、N+3列を示している。ここからA像の間引きなしの読み出しが行われた場合に、N−2列、N−1列のデータはN−3列、N列から位置に応じて加重平均した値から四捨五入した値にする。具体的にはN−2列の算出方法はN−3列とN列から以下のように求める。
{(2×2)+(1×1)}/3 ≒ 1.666 ≒ 2
このように加重平均して求めた値を補正値として使用する。
なお、どのISO感度から適用するかは、あらかじめ決めておくか、補正値のMAX、MINの値が所定の値を超えたISO感度から適用してもよい。
図16に第3の実施形態でA像の補正値を取得する場合のフローチャートを示す。
まずISO感度が所定以上かどうか判定し(S1600)、所定値未満のISO感度は第1の実施形態と同じようにCPU50が撮像素子1400を間引きなしで駆動し補正値を生成する(S1601)。一方、所定値以上のISO感度の場合にはCPU50が1/3画素間引きで撮像素子1400を駆動し補正値を生成する(S1602)。生成された補正値をROM70に記憶する(S1603)。
図17に第3の実施形態でA像の補正をする際のフローチャートを示す。
動画AF用にA像を読み出すときにA像が間引き読みしているか否かを判定する(S1700)。A像が間引き読みの場合に、ISO感度が所定値より小さい場合には、CPU50がROM70に書かれている値を補正値として補正する(S1704)。A像が間引き読みの場合に、ISO感度が所定値以上の場合には、CPU50がROM70に保存されている補正値を間引き読み用に選択してRAM71に展開し、補正する(S1703)。A像が間引き読みではない場合に、ISO感度が所定値より小さい場合にはCPU50がROM70から補正値を読み出し、間引きなし読み出し用に補完する演算をして補正する(S1705)。A像が間引き読みではない場合に、ISO感度が所定値以上の場合は、CPU50がROM70に書かれている値を補正値として補正する(S1704)。
なお、ここではISO感度を示したが、補正値のレベルが変わる条件であればISO感度に限らない。
第3の実施形態では、撮影条件であるISO感度に応じて記憶用補正値を作成する場合の読み出し間引き率を変更する例を示した。1次元補正値が小さい場合には間引きなしで読みだしたデータで作成した補正値と差が少なくなるため、所定の間引き率で読み出し補正値を作成している。これにより記憶するメモリ量を削減することが可能である。
(その他の実施形態)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (13)

  1. 1つのマイクロレンズ内に複数の光電変換素子を含み、該光電変換素子ごとに転送手段を有する画素部と、
    1行の画素のデータを転送するために前記1行を選択するための行走査回路と、
    前記行走査回路により読みだした1行のデータを列毎に読みだすための列走査回路と、
    前記列走査回路の読み出し間引き率を制御する間引き制御回路と、
    読みだされたデータに基づいてダークシェーディングの補正値を生成する補正値生成手段と、
    生成された補正値を記憶する記憶手段と、
    生成された前記補正値に基づいて画素の信号を補正する補正手段とを備え、
    前記補正値生成手段は、1つのマイクロレンズに対応する一部の光電変換素子のデータを読み出す際に、間引き量が少ない、または間引きをしないで読み出したデータから、読み出しの間引き率に応じた補正値を生成することを特徴とする撮像装置。
  2. 前記補正値生成手段は、間引き率に応じて前記記憶手段から必要な部分のみを選択して前記補正値を生成することを特徴とする請求項1に記載の撮像装置。
  3. 前記画素の信号を加算して平均する加算平均手段をさらに備え、前記補正値生成手段は、前記加算平均手段の加算率に応じて前記補正値を生成することを特徴とする請求項1に記載の撮像装置。
  4. 前記画素の範囲を指定する範囲指定手段をさらに備え、前記補正値生成手段は、前記範囲指定手段により指定された読み出し範囲のみを前記記憶手段から読み出して前記補正値を生成することを特徴とする請求項3に記載の撮像装置。
  5. 1つのマイクロレンズ内に複数の光電変換素子を含み、該光電変換素子ごとに転送手段を有する画素部と、
    1行の画素のデータを転送するために前記1行を選択するための行走査回路と、
    前記行走査回路により読みだした1行のデータを列毎に読みだすための列走査回路と、
    前記列走査回路の読み出し間引き率を制御する間引き制御回路と、
    読みだされたデータに基づいてダークシェーディングの補正値を生成する補正値生成手段と、
    生成された補正値を記憶する記憶手段と、
    生成された前記補正値に基づいて画素の信号を補正する補正手段とを備え、
    前記補正値生成手段は、1つのマイクロレンズに対応する一部の光電変換素子のデータを読み出す際に、前記補正値のレベルが所定値より大きい撮影条件では、間引き量が少ない間引き率で読み出したデータ、または間引きをしないで読み出したデータから前記補正値を生成し、前記補正値のレベルが所定値以下の撮影条件では、間引き量の多い間引き率で読み出したデータから前記補正値を生成することを特徴とする撮像装置。
  6. 前記補正値生成手段は、間引き率に応じて前記記憶手段から必要な部分のみを選択して前記補正値を生成することを特徴とする請求項5に記載の撮像装置。
  7. 前記画素の信号を加算して平均する加算平均手段をさらに備え、前記補正値生成手段は、前記加算平均手段の加算率に応じて前記補正値を生成することを特徴とする請求項5に記載の撮像装置。
  8. 前記画素の範囲を指定する範囲指定手段をさらに備え、前記補正値生成手段は、前記範囲指定手段により指定された読み出し範囲のみを前記記憶手段から読み出して前記補正値を生成することを特徴とする請求項7に記載の撮像装置。
  9. 前記所定値はISO感度の値であることを特徴とする請求項5に記載の撮像装置。
  10. 1つのマイクロレンズ内に複数の光電変換素子を含み、該光電変換素子ごとに転送手段を有する画素部と、1行の画素のデータを転送するために前記1行を選択するための行走査回路と、前記行走査回路により読みだした1行のデータを列毎に読みだすための列走査回路と、を備える撮像装置を制御する方法であって、
    前記列走査回路の読み出し間引き率を制御する間引き制御工程と、
    読みだされたデータに基づいてダークシェーディングの補正値を生成する補正値生成工程と、
    生成された補正値を記憶する記憶工程と、
    生成された前記補正値に基づいて画素の信号を補正する補正工程とを有し、
    前記補正値生成工程では、1つのマイクロレンズに対応する一部の光電変換素子のデータを読み出す際に、間引き量が少ない、または間引きをしないで読み出したデータから、読み出しの間引き率に応じた補正値を生成することを特徴とする撮像装置の制御方法。
  11. 1つのマイクロレンズ内に複数の光電変換素子を含み、該光電変換素子ごとに転送手段を有する画素部と、1行の画素のデータを転送するために前記1行を選択するための行走査回路と、前記行走査回路により読みだした1行のデータを列毎に読みだすための列走査回路と、を備える撮像装置を制御する方法であって、
    前記列走査回路の読み出し間引き率を制御する間引き制御工程と、
    読みだされたデータに基づいてダークシェーディングの補正値を生成する補正値生成工程と、
    生成された補正値を記憶する記憶工程と、
    生成された前記補正値に基づいて画素の信号を補正する補正工程とを備え、
    前記補正値生成工程では、1つのマイクロレンズに対応する一部の光電変換素子のデータを読み出す際に、前記補正値のレベルが所定値より大きい撮影条件では、間引き量が少ない間引き率で読み出したデータ、または間引きをしないで読み出したデータから前記補正値を生成し、前記補正値のレベルが所定値以下の撮影条件では、間引き量の多い間引き率で読み出したデータから前記補正値を生成することを特徴とする撮像装置の制御方法。
  12. 請求項10または11に記載の制御方法の各工程をコンピュータに実行させるためのプログラム。
  13. 請求項10または11に記載の制御方法の各工程をコンピュータに実行させるためのプログラムを記憶したことを特徴とするコンピュータが読み取り可能な記憶媒体。
JP2013216755A 2013-10-17 2013-10-17 撮像装置及びその制御方法、プログラム、記憶媒体 Pending JP2015080114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013216755A JP2015080114A (ja) 2013-10-17 2013-10-17 撮像装置及びその制御方法、プログラム、記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013216755A JP2015080114A (ja) 2013-10-17 2013-10-17 撮像装置及びその制御方法、プログラム、記憶媒体

Publications (1)

Publication Number Publication Date
JP2015080114A true JP2015080114A (ja) 2015-04-23

Family

ID=53011197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013216755A Pending JP2015080114A (ja) 2013-10-17 2013-10-17 撮像装置及びその制御方法、プログラム、記憶媒体

Country Status (1)

Country Link
JP (1) JP2015080114A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218291A (ja) * 2015-05-21 2016-12-22 キヤノン株式会社 撮像装置およびその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218291A (ja) * 2015-05-21 2016-12-22 キヤノン株式会社 撮像装置およびその制御方法

Similar Documents

Publication Publication Date Title
US9979874B2 (en) Image capturing apparatus and pixel scanning method for image generation
US11290648B2 (en) Image capture apparatus and control method thereof
US10110842B2 (en) Image capturing apparatus, control method thereof and storage medium
US8345112B2 (en) Image pickup apparatus, image capturing system, method for driving image pickup apparatus
US9344617B2 (en) Image capture apparatus and method of controlling that performs focus detection
JP6351231B2 (ja) 撮像装置、撮像システム、撮像装置の制御方法、プログラム、および、記憶媒体
US11736824B2 (en) Image capture apparatus and control method thereof
US9832360B2 (en) Image capturing apparatus and method of controlling the same
US10871629B2 (en) Imaging apparatus and control method of imaging apparatus
US11025884B2 (en) Image capturing apparatus, control method thereof, and storage medium
JP2014239316A (ja) 撮像装置およびその制御方法
US9113098B2 (en) Image pickup apparatus and control method thereof, image pickup system, and non-transitory computer-readable storage medium
JP2018148295A (ja) 撮像装置及びその制御方法
JP2015080114A (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP6355489B2 (ja) 撮像装置
JP2015166799A (ja) 撮像装置、撮像方法、および、そのプログラム
JP6157291B2 (ja) 撮像装置およびその制御方法、撮像システム、プログラム、記憶媒体
JP5836673B2 (ja) 撮像装置、撮像装置の制御方法、及びコンピュータプログラム
JP6711886B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2019074640A (ja) 撮像装置及びその制御方法、並びにプログラム
JP6733217B2 (ja) 撮像装置
JP2014222268A (ja) 撮像装置および撮像装置の制御方法
JP2019140614A (ja) 撮像装置、その制御方法、および制御プログラム
JP2017092605A (ja) 撮像装置及びその制御方法
JP2015052662A (ja) 撮像装置および撮像装置の制御方法