JP2015073092A5 - 半導体装置の作製方法 - Google Patents

Claims (3)

1. 基板上に設けられた電極層上に酸化物半導体膜、絶縁膜及び第１の導電膜を順に形成し、
   前記第１の導電膜上にレジストマスクを形成し、
   前記レジストマスクを用いて前記第１の導電膜及び前記絶縁膜を加工して、前記電極層と重なる位置に前記酸化物半導体膜に達する第１の開口部を形成し、
   前記レジストマスクを除去し、
   前記第１の開口部を有する第１の導電膜をマスクとして、前記酸化物半導体膜を加工して、前記電極層に達する第２の開口部を形成し、
   前記第１の導電膜上に、前記第１の開口部及び前記第２の開口部から露出した前記電極層と接する第２の導電膜を形成する半導体装置の作製方法。
2. 請求項１において、
   前記レジストマスクを、酸素プラズマを用いたアッシング処理によって除去する半導体装置の作製方法。
3. 請求項２において、
   前記レジストマスクの除去後であって、前記第２の導電膜の形成前に、
   アルゴンプラズマを用いた逆スパッタ処理によって、前記第１の導電膜の上面に形成された酸化膜を除去する処理を行う半導体装置の作製方法。