[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014220536A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2014220536A
JP2014220536A JP2014172260A JP2014172260A JP2014220536A JP 2014220536 A JP2014220536 A JP 2014220536A JP 2014172260 A JP2014172260 A JP 2014172260A JP 2014172260 A JP2014172260 A JP 2014172260A JP 2014220536 A JP2014220536 A JP 2014220536A
Authority
JP
Japan
Prior art keywords
electrode
metal layer
layer
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014172260A
Other languages
English (en)
Inventor
将和 高尾
Showa Takao
将和 高尾
和彦 千田
Kazuhiko Senda
和彦 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014172260A priority Critical patent/JP2014220536A/ja
Publication of JP2014220536A publication Critical patent/JP2014220536A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】電流制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供する。【解決手段】導電性基板10と、導電性基板10の第1表面に配置された第1金属層21と、導電性基板の第2表面に配置された第2金属層22とを備える導電性基板構造と、導電性基板構造上に配置され、第3金属層20と、第3金属層上に配置され,透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)と、電流制御層上に配置されるエピタキシャル成長層14と、エピタキシャル成長層上に配置され、ワイヤボンディング電極を有する表面電極とを備える発光ダイオード構造とから構成され、第1金属層および第3金属層を用いて半導体基板構造と発光ダイオード構造を貼り付け、電流制御電極は、エピタキシャル成長層の積層方向から見てワイヤボンディング電極と重ならない領域で密度が高く、重なる領域で密度が低く分布される。【選択図】図9

Description

本発明は、半導体発光素子に関し、特に、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子
に関する。
発光ダイオード(LED:Light Emitting Diode)を高輝度化するために、光の反射層として、基板と、多重量子井戸(MQW:Multi-Quantum Well)層からなる活性層との間に金属反射層を形成する構造が提案されている。このような金属反射層を形成する方法として、例えば、発光ダイオード層の基板のウェハボンディング(貼付け)技術が開示されている(例えば、特許文献1および特許文献2参照。)。
一方、表面電極パターン形状を加工することで、電極直下の無効な発光を相対的に減少させて外部量子効率を改善するLEDについても、既に開示されている(例えば、特許文献3および4参照。)。
一般に、LEDは電流密度を大きくしても発光効率が無限に大きくならない。これは、温度が上昇すると発光再結合が減少する原因によるために起こる。そこで、チップサイズに対して発光効率が最適な電流密度になるようにする必要がある。
しかし、高電流を印加するときに、チップサイズを大きくすることは、製品の大きさ上、困難になる。また、小さいチップを並列に接続することで、電流を分散し、最適な電流密度にすることは可能であるが、パッケージが大きくなり、ダイボンディングやワイヤボンディング等の組立実装工程が複雑になる。したがって、従来のLED構造では、最適な電流密度制御をすることが不可能であった。
特開平6−302857号公報 米国特許第5,376,580号明細書 特開平05−145119号公報 特開平06−005921号公報
そこで、導通電流を制御することで、チップサイズを一定にして、小さいチップを並べるのではない方法で、最適な電流密度を得るLED構造を製作することが課題となる。
本発明の目的は、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することにある。
本発明の目的は、ウェハボンディング技術を用いて、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することにある。
上記目的を達成するための本発明の一態様によれば、導電性基板と、前記導電性基板の第1表面に配置された第1金属層と、前記導電性基板の第2表面に配置された第2金属層とを備える導電性基板構造と、前記導電性基板構造上に配置され、第3金属層と、前記第3金属層上に配置され,透明絶縁膜と電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置され、ワイヤボンディング電極を有する表面電極とを備える発光ダイオード構造とから構成され、前記第1金属層および前記第3金属層を用いて、前記導電性基板構造と、前記発光ダイオード構造を貼り付け、前記電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極と重ならない領域において密度が高く、前記積層方向から見て前記ワイヤボンディング電極と重なる領域において密度が低くなるように分布される半導体発光素子が提供される。
本発明の他の態様によれば、導電性基板と、前記導電性基板の第1表面に配置された第1金属層と、前記導電性基板の第2表面に配置された第2金属層とを備える導電性基板構造と、前記導電性基板構造上に配置され、第3金属層と、前記第3金属層上に配置され,透明絶縁膜と電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置され、ワイヤボンディング電極を有する表面電極とを備える発光ダイオード構造とから構成され、前記第1金属層および前記第3金属層を用いて、前記導電性基板構造と、前記発光ダイオード構造を貼り付け、前記電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極と重ならない領域のみに分布される半導体発光素子が提供される。
本発明の第1の実施の形態によれば、基板と半導体エピタキシャル成長層との間に透明絶縁膜を入れ、その透明絶縁膜をパターニングすることで、電流の流れる場所を制限するようにした点に特徴を有する。
本発明の半導体発光素子によれば、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することができる。
本発明の半導体発光素子によれば、ウェハボンディング技術を用いて、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することができる。
本発明の第1の実施の形態に係る半導体発光素子の基本的な模式的断面構造図。 本発明の第1および第2の実施の形態に係る半導体発光素子の表面電極の平面パターン構成図。 本発明の第1および第2の実施の形態に係る半導体発光素子の透明絶縁膜の平面パターン構成図。 本発明の第1の実施の形態に係る半導体発光素子の基本的な説明図であって、(a)4分割LEDの透明絶縁膜の平面パターン構成例、(b)4分割LEDの表面電極の平面パターン構成例、(c)4分割LEDの表面電極と透明絶縁膜の平面パターンとの上下の配置関係を説明する図、(d)4分割LEDの模式的回路構成図、(e)エピタキシャル成長層14およびエピタキシャル成長層14上に配置された透明絶縁膜12と電流制御電極18からなる電流制御層の模式的鳥瞰図、(f)上下面に金属層を形成した半導体基板10と図4(e)の構造を貼り合せ技術によって積層化した構造の模式的鳥瞰図、(g)表面電極16の平面パターン構造を形成した模式的鳥瞰図。 本発明の第1の実施の形態に係る半導体発光素子において、(a)大きなLED、(b)4分割LEDの模式的構成図。 本発明の第1の実施の形態に係る半導体発光素子において、ピッチサイズをパラメータとする光束ΦW(lm)と順方向電流IF(mA)との関係を表す特性図。 本発明の第1および第2の実施の形態に係る半導体発光素子の表面電極の別の平面パターン構成図。 本発明の第1および第2の実施の形態に係る半導体発光素子の表面電極の更に別の平面パターン構成図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法の説明図であって、(a)エピタキシャル成長層14上に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成し、さらに第3金属層20を形成する工程図、(b)電流制御層(12,18)上に第3金属層20を形成した構造の模式的鳥瞰図、(c)上下面に第1金属層21,第2金属層22を形成した半導体基板10の模式的鳥瞰図、(d)第3金属層20と第1金属層21を熱圧着により貼り合せた構造の模式的鳥瞰図、(e)エピタキシャル成長層14上に表面電極16のパターンを形成する工程図、(f)完成された構造の模式的鳥瞰図。 本発明の第2の実施の形態に係る半導体発光素子の製造方法の説明図であって、(a)エピタキシャル成長層14上に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成し、さらに第3金属層20を形成する工程図、(b)電流制御層(12,18)上に第3金属層20を形成した構造の模式的鳥瞰図、(c)エピタキシャル成長層14上に表面電極16のパターンを形成する工程図、(d)完成された構造の模式的鳥瞰図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第1の実施の形態]
(基本素子構造)
図1は、本発明の第1の実施の形態に係る半導体発光素子の基本的な模式的断面構造図を示す。
本発明の第1の実施の形態に係る半導体発光素子の基本的な模式的断面構造は、図1に示すように、半導体基板10と、半導体基板10の第1の表面に配置された金属層22と、半導体基板10の第2の表面に配置された透明絶縁膜12と、透明絶縁膜12上に配置されたエピタキシャル成長層14と、エピタキシャル成長層14上に配置された表面電極16とを備える。透明絶縁膜12には、後述するように、パターニングされて複数の電流制御電極18(図4)が形成され、半導体基板10とエピタキシャル成長層14とを電気的に接続する。
半導体基板10とエピタキシャル成長層14は、後述するように、例えば、ウェハボンディング技術(貼付け技術)を用いて形成される。
図2は、表面電極16の平面パターン構成例を示す。
エピタキシャル成長層14は、図2に示すように、例えば、矩形の平面パターンを有し、表面電極16は、矩形の平面パターン上の中心部に配置された中心電極24と、中心電極24に接続され,中心電極24から矩形の対角線方向に延伸する結合電極26と、結合電極26に接続され,かつ矩形の四隅に配置された周辺電極25とを備える。
周辺電極25は、開口部28を有する。図2の例では、開口部28は矩形である。
図3は、透明絶縁膜12の模式的平面パターン構成例を示す。
透明絶縁膜12には、図3に示すように、パターニングされた穴部分に電流制御電極18を形成する。電流制御電極18の分布は、エピタキシャル成長層14の矩形パターンの周辺部において密度が高く、中央部分においては密度は低くなるように配置する。すなわち、図3に示す透明絶縁膜12のパターン例では、中心部分に電流が流れないように、電流制御電極18のパターンが配置されている。
透明絶縁膜12を形成した後、オーミックコンタクトを取るための電流制御電極18用のパターニングを行うとき、LEDの導通電流の制御可能なパターン配置にする。また、表面電極16を形成するときに、透明絶縁膜12のパターンに合わせて形成する。
図2に示す表面電極16の平面パターン例と組み合わせることで、エピタキシャル成長層14の矩形の平面パターン上の中心部から四隅に配置された周辺電極25方向へLED電流を導通させることが容易となる。
図4は、本発明の第1の実施の形態に係る半導体発光素子の基本的な説明図であって、図4(a)は、4分割LEDの透明絶縁膜の平面パターン構成例、図4(b)は、4分割LEDの表面電極の平面パターン構成例、図4(c)は、4分割LEDの表面電極と透明絶縁膜の平面パターンとの上下の配置関係を説明する図、図4(d)は、4分割LEDの模式的回路構成図、図4(e)は、エピタキシャル成長層14およびエピタキシャル成長層14上に配置された透明絶縁膜12と電流制御電極18からなる電流制御層の模式的鳥瞰図、図4(f)は、上下面に金属層を形成した半導体基板10と図4(e)の構造を貼り合せ技術によって積層化した構造の模式的鳥瞰図、図4(g)は、表面電極16の平面パターン構造を形成した模式的鳥瞰図を示す。
本発明の第1の実施の形態に係る半導体発光素子においては、図4(a)に示すように、透明絶縁膜12と電流制御電極18からなる電流制御層のパターンを用いる。図4(b)に示す表面電極16のパターンを使用し、図4(c)に示すように、仮想的に1個のLEDを素子内部で分割し、4個のLEDを並べて光らせた状態と同様に配置することができる。
チップ分割の一例としては、例えば、図4(a)に示すように、電流制御層(12,18)において、中心部分の抵抗を上げ、電流経路を4つに分割するパターンを使用する。
図4(b)に示すように、表面電極16のパターンにおいては、4経路に電流を流すパターンを用いている。
結果として、図4(c)および図4(d)に示すように、仮想的に4分割された4個のLEDを並列に接続した状態と同様のLEDが構成される。
(形成方法)
(a)まず、図4(e)に示すように、エピタキシャル成長層14を準備し、エピタキシャル成長層14上に、透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成する。透明絶縁膜12は、例えば、シリコン酸化膜からなる。電流制御電極18は、例えば金層からなる。
(b)次に、図4(f)に示すように、上下面に金属層20,22を形成した半導体基板10を準備し、図4(e)の構造と貼り合せ技術によって貼り合せ、積層化する。金属層20,22は、例えば金層からなる。すなわち、貼り付け技術を用いて、半導体基板10とエピタキシャル成長層14との間に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を埋め込む。貼り合せに使用された金属層20は、第1の実施の形態に係る半導体発光素子の金(Au)ミラー層として機能する。
(c)次に、図4(g)に示すように、エピタキシャル成長層14上に表面電極16の平面パターン構造を形成する。表面電極16の平面パターンは、透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)の平面パターンと合わせて形成する。
結果として、電流制御層(12,18)の平面パターンを使うことで電流の流れを制御することができ、4箇所の開口部28が発光する半導体発光素子が得られる。
(チップサイズと電流密度の最適化)
図5は、本発明の第1の実施の形態に係る半導体発光素子において、大きなLED(図5(a))と、4分割LED(図5(b))の模式的構成図を示す。さらに、図6は、本発明の第1の実施の形態に係る半導体発光素子において、ピッチサイズをパラメータとする光束ΦW(lm)と順方向電流IF(mA)との関係を表す。
一般に、LEDの発光効率ηは、次式で表される。

η=Bτn(p0+n0+τnJ/qd) …(1)

ここで、Bは発光再結合定数、τnは電子のライフタイム、p0は正孔の不純物密度、n0は電子の不純物密度、Jは電流密度、qは素電荷量、dは活性層の厚さを示す。
一般に、LEDは電流密度を大きくしても発光効率が無限に大きくならない。
例えば、図6に示すように、順方向電流密度IF(mA)を増加しても、光束ΦW(lm)は、無限に大きくならない。ピッチサイズをパラメータとすると、光束ΦW(lm)の値は、図6に示すように、ピーク値を有し、適正な順方向電流IF(mA)の値が存在することがわかる。
このようなピーク値を有する理由は、図6に示すように、順方向電流IF(mA)を増加しても、温度が上昇し、温度が上昇すると発光再結合が減少するためである。
そこで、チップサイズに対して発光効率が最適な電流密度になるようにする必要がある。
分割LED(図5(b))の構成を採用し、かつ各個別に分割された微小LEDの発光効率が最適となるように微小LEDの電流密度を最適化することによって、全体として同一電流を導通させたとしても、大きなLED(図5(a))と比較して、高輝度化を達成することができる。尚、分割LEDは、4分割に限定されないことは明らかである。
複数個のLEDを並べるのでは、ワイヤボンディングためのパッドが複数個必要となり、配線が複雑になり、実装上の困難さが伴うのに対して、本発明の第1の実施の形態に係る半導体発光素子においては、電流制御層(12,18)を利用することによって、実装上の困難さも解消することができる。
(素子構造)
図7は、本発明の第1の実施の形態に係る半導体発光素子の表面電極の別の平面パターン構成図を示す。また、図8は、本発明の第1の実施の形態に係る半導体発光素子の表面電極の更に別の平面パターン構成図を示す。
図9(f)は、本発明の第1の実施の形態に係る半導体発光素子の模式的鳥瞰図を示す。
本発明の第1の実施の形態に係る半導体発光素子は、図9(f)に示すように、半導体基板10と、半導体基板10の第1表面に配置された金属層21と、半導体基板10の第2表面に配置された金属層22とを備える半導体基板構造と、半導体基板構造上に配置され、金属層20と、金属層20上に配置され,透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)と、電流制御層(12,18)上に配置されるエピタキシャル成長層14と、エピタキシャル成長層14上に配置される表面電極16とを備える発光ダイオード構造とから構成される。
本発明の第1の実施の形態に係る半導体発光素子は、金属層21および金属層20を用いて、半導体基板構造と、発光ダイオード構造を貼り付けることを特徴とする。
また、図2,図7および図8に示すように、エピタキシャル成長層14は、矩形の平面パターンを有し、表面電極16は、矩形の平面パターン上の中心部に配置された中心電極24と、中心電極24に接続され,中心電極24から矩形の対角線方向に延伸する結合電極26と、結合電極26に接続され,かつ矩形の四隅に配置された周辺電極25とを備える。
また、図2および図7に示すように、周辺電極は、開口部28を備えていても良い。
また、図2に示すように、開口部28は矩形であっても良い。
また、図7に示すように、開口部28は、真円、実質的に円形、楕円、長円などであっても良い。
また、図8に示すように、周辺電極32は、結合電極26に直交する部分を備えていても良い。また、周辺電極32は、複数本配置されていても良い。また、複数本配置されている場合、周辺電極32の長さは互いに異なっていても良い。
さらに、ここでは図示されていないが、周辺電極32は、フラクタル図形の構造に配置されていても良い。
第1の実施の形態に係る半導体発光素子は、第1金属層21および第3金属層20を熱圧着によって貼り付けるによって、半導体基板構造と、発光ダイオード構造を貼り付けることができる。
貼付けの温度条件は、例えば、約250℃〜700℃、望ましくは300℃〜400℃であり、熱圧着の圧力は、例えば、約10MPa〜20MPa程度である。
また、第1の実施の形態に係る半導体発光素子において、半導体基板はGaAsで形成されていても良い。
また、第1の実施の形態に係る半導体発光素子において、金属層20,21,22、電流制御電極18、および表面電極16は、いずれも金層で形成されていても良い。
また、第1の実施の形態に係る半導体発光素子において、透明絶縁膜12は、シリコン酸化膜、シリコン窒化膜、SiON膜、SiOxNy膜、或いはこれらの多層膜のいずれかにより形成されていても良い。
(製造方法)
図9は、本発明の第1の実施の形態に係る半導体発光素子の製造方法の説明図である。
本発明の第1の実施の形態に係る半導体発光素子の製造方法は、図9に示すように、半導体基板10を準備する工程と、半導体基板10の第1表面上に第1金属層21を形成する工程と、半導体基板10の第2表面上に第2金属層22を形成する工程と、エピタキシャル成長層14を準備する工程と、エピタキシャル成長層14上に透明絶縁膜12を形成する工程と、透明絶縁膜12をパターニングして、エピタキシャル成長層14に接続される複数の電流制御電極18を形成する工程と、透明絶縁膜12および複数の電流制御電極18からなる電流制御層(12,18)上に第3金属層20を形成する工程と、第1金属層21および第3金属層20を熱圧着により貼り付ける工程とを有する。
以下に製造工程を説明する。
(a)まず、図9(a)に示すように、エピタキシャル成長層14上に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成する。
(b)次に、図9(b)に示すように、電流制御層(12,18)上に金属層20を形成する。金属層20は、例えば、金蒸着によって形成することができる。
(c)次に、図9(c)に示すように、半導体基板10の上下面に第1金属層21,第2金属層22をそれぞれ形成する。第1金属層21および第2金属層22もまた、例えば、金蒸着によって形成することができる。
(d)次に、図9(d)に示すように、第3金属層20と第1金属層21を熱圧着によって貼り付けるによって、半導体基板構造と、発光ダイオード構造を貼り付ける。貼付けの温度条件は、例えば、約250℃〜700℃、望ましくは300℃〜400℃であり、熱圧着の圧力は、例えば、約10MPa〜20MPa程度である。
(e)次に、図9(e)に示すように、エピタキシャル成長層14上に表面電極16のパターンを形成する。表面電極16もまた、例えば、金蒸着によって形成することができる。
(f)最終的に、図9(f)に示すように、完成された構造の半導体発光素子を得る。結果として、電流制御層(12,18)の平面パターンを使うことで電流の流れを制御することができ、4箇所の開口部28が発光する半導体発光素子が得られる。
本発明の第1の実施の形態に係る半導体発光素子の製造方法においては、エピタキシャル成長層14と半導体基板10との間に、透明絶縁膜12および複数の電流制御電極18からなる電流制御層(12,18)を介在させている。このような電流制御層(12,18)は、エピタキシャル成長層14上へのエピタキシャル成長では形成することはできない。このため、本発明の第1の実施の形態に係る半導体発光素子の製造方法においては、貼り付け技術を使用している。
このような電流制御層(12,18)の特徴は、エピタキシャル成長層14と半導体基板10との間にシリコン酸化膜などの高抵抗の材料を介在させることにより、表面電極16の特に中央電極24の直下に電流を流れにくくすることができる点にある。
本発明の第1の実施の形態によれば、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
本発明の第1の実施の形態によれば、ウェハボンディング技術を用いて、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
[第2の実施の形態]
(素子構造)
図10(d)は、本発明の第2の実施の形態に係る半導体発光素子の模式的鳥瞰図を示す。
本発明の第2の実施の形態に係る半導体発光素子は、図10(d)に示すように、エピタキシャル成長層14と、エピタキシャル成長層14の第1表面に配置された表面電極16と、エピタキシャル成長層14の第2表面に配置された透明絶縁膜12と、透明絶縁膜12をパターニングして第2表面に配置された電流制御電極18と、透明絶縁膜12および電流制御電極18からなる電流制御層(12,18)上に配置される金属層20とを備える。
また、図2,図7および図8に示すように、エピタキシャル成長層14は、矩形の平面パターンを有し、表面電極16は、矩形の平面パターン上の中心部に配置された中心電極24と、中心電極24に接続され,中心電極24から矩形の対角線方向に延伸する結合電極26と、結合電極26に接続され,かつ矩形の平面パターンの四隅に配置された周辺電極22,32とを備える。
また、図2および図7に示すように、周辺電極22は、開口部28を有する。
開口部28は、図2に示すように、矩形であっても良い。
また、図7に示すように、開口部28は、真円、実質的に円形、或いはまた、楕円、長円などであっても良い。
また、図8に示すように、周辺電極32は、結合電極26に直交する部分を備えていても良い。また、周辺電極32は、複数本配置されていても良い。また、複数本配置されている場合、周辺電極32の長さは互いに異なっていても良い。
さらに、ここでは図示されていないが、周辺電極32は、フラクタル図形の構造に配置されていても良い。
また、本発明の第2の実施の形態に係る半導体発光素子において、半導体エピタキシャル成長層はGaAs層で形成されていても良い。
また、表面電極16と、電流制御電極18と、金属層20は、いずれも金層で形成されていても良い。
また、本発明の第2の実施の形態に係る半導体発光素子において、透明絶縁膜12は、シリコン酸化膜、シリコン窒化膜、SiON膜、SiOxNy膜、或いはこれらの多層膜のいずれかにより形成される。
(製造方法)
図10は、本発明の第2の実施の形態に係る半導体発光素子の製造方法の説明図である。
本発明の第2の実施の形態に係る半導体発光素子の製造方法は、図10に示すように、
エピタキシャル成長層14を準備する工程と、前記エピタキシャル成長層の第1表面に透明絶縁膜12を形成する工程と、透明絶縁膜12をパターニングしてエピタキシャル成長層14の第1表面に電流制御電極18を形成する工程と、エピタキシャル成長層14の第2表面に表面電極16を形成する工程とを備える。
以下に製造工程を説明する。
(a)まず、図10(a)に示すように、エピタキシャル成長層14上に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成する。
(b)次に、図10(b)に示すように、電流制御層(12,18)上に金属層20を形成する。
(c)次に、図10(c)に示すように、エピタキシャル成長層14上に表面電極16のパターンを形成する。
(d)最終的に、図10(d)に示すように、完成された構造の半導体発光素子を得る。
本発明の第2の実施の形態によれば、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明は第1乃至第2の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
本発明の第1乃至第2の実施の形態に係る半導体発光素子およびその製造方法においては、半導体基板として主としてGaAs基板を例に説明したが、Si、Ge、SiGe、SiC、GaN基板、或いはSiC上のGaNエピタキシャル基板なども充分に利用可能である。
本発明の第1乃至第2の実施の形態に係る半導体発光素子として、主としてLEDを例に説明したが、レーザダイオード(LD:Laser Diode)を構成してもよく、その場合には、面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser Diode)、分布帰還型(DFB:Distributed Feedback)LD、分布ブラッグ反射型(DBR)LDなどを構成しても良い。
また、本発明の第1乃至第2の実施の形態に係る半導体発光素子およびその製造方法においては、GaAs系のエピタキシャル成長層を利用する例を説明したが、例えば、AlInGaP系の材料を適用することもできる。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体発光素子およびその製造方法は、GaAs基板、Si基板等の不透明基板を有するLED素子,LD素子等の半導体発光素子全般に利用可能である。
10…半導体基板
12…透明絶縁膜
14…エピタキシャル成長層
16…表面電極
18…電流制御電極
20,21,22…金属層(Au層)
24…中心電極
25,32…周辺電極
26…結合電極
28…開口部
上記目的を達成するための本発明の一態様によれば、半導体基板と、前記半導体基板の第1表面に配置された第1金属層と、前記半導体基板の第2表面に配置された第2金属層とを備える半導体基板構造と、前記半導体基板構造上に配置され、第3金属層と、前記第3金属層上に配置され,透明絶縁膜と前記透明絶縁膜を貫通する電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置される表面電極とを備える発光ダイオード構造とから構成され、前記第1金属層および前記第3金属層を用いて、前記半導体基板構造と、前記発光ダイオード構造を貼り付け、前記エピタキシャル成長層は、矩形の平面パターンを有し、前記表面電極は、前記矩形の平面パターン上の一部に配置されたワイヤボンディング電極と、前記ワイヤボンディング電極から延出した結合電極と、前記結合電極に接続された複数の周辺電極とを備え、前記複数の電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極、前記結合電極、または前記周辺電極のいずれとも重ならない領域において密度が高く、前記積層方向から見て前記ワイヤボンディング電極、前記結合電極、または前記周辺電極の少なくとも1つと重なる領域において密度が低くなるように分布され、前記周辺電極は、前記エピタキシャル成長層の積層方向から見て、前記電流制御電極を囲む複数の領域を形成している半導体発光素子が提供される。
本発明の他の態様によれば、半導体基板と、前記半導体基板の第1表面に配置された第1金属層と、前記半導体基板の第2表面に配置された第2金属層とを備える半導体基板構造と、前記半導体基板構造上に配置され、第3金属層と、前記第3金属層上に配置され,透明絶縁膜と前記透明絶縁膜を貫通する電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置される表面電極とを備える発光ダイオード構造とから構成され、前記第1金属層および前記第3金属層を用いて、前記半導体基板構造と、前記発光ダイオード構造を貼り付け、前記エピタキシャル成長層は、矩形の平面パターンを有し、前記表面電極は、前記矩形の平面パターン上の一部に配置されたワイヤボンディング電極と、前記ワイヤボンディング電極から延出した結合電極と、前記結合電極に接続された複数の周辺電極とを備え、前記複数の電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極、前記結合電極、または前記周辺電極のいずれともと重ならない領域のみに分布され、前記周辺電極は、前記エピタキシャル成長層の積層方向から見て、前記電流制御電極を囲む複数の領域を形成している半導体発光素子が提供される。

Claims (13)

  1. 導電性基板と、前記導電性基板の第1表面に配置された第1金属層と、前記導電性基板の第2表面に配置された第2金属層とを備える導電性基板構造と、
    前記導電性基板構造上に配置され、第3金属層と、前記第3金属層上に配置され,透明絶縁膜と電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置され、ワイヤボンディング電極を有する表面電極とを備える発光ダイオード構造とから構成され、
    前記第1金属層および前記第3金属層を用いて、前記導電性基板構造と、前記発光ダイオード構造を貼り付け、
    前記電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極と重ならない領域において密度が高く、前記積層方向から見て前記ワイヤボンディング電極と重なる領域において密度が低くなるように分布されることを特徴とする半導体発光素子。
  2. 導電性基板と、前記導電性基板の第1表面に配置された第1金属層と、前記導電性基板の第2表面に配置された第2金属層とを備える導電性基板構造と、
    前記導電性基板構造上に配置され、第3金属層と、前記第3金属層上に配置され,透明絶縁膜と電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置され、ワイヤボンディング電極を有する表面電極とを備える発光ダイオード構造とから構成され、
    前記第1金属層および前記第3金属層を用いて、前記導電性基板構造と、前記発光ダイオード構造を貼り付け、
    前記電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極と重ならない領域のみに分布されることを特徴とする半導体発光素子。
  3. 前記エピタキシャル成長層は、矩形の平面パターンを有し、
    前記表面電極は、
    前記矩形の平面パターン上の中心部に配置された中心電極と、
    前記中心電極に接続され,前記中心電極から前記矩形の対角線方向に延伸する結合電極と、
    前記結合電極に接続され,かつ前記矩形の四隅に配置された周辺電極
    とを備えることを特徴とする請求項1又は2に記載の半導体発光素子。
  4. 前記周辺電極は、開口部を有することを特徴とする請求項3に記載の半導体発光素子。
  5. 前記開口部は矩形であることを特徴とする請求項4に記載の半導体発光素子。
  6. 前記開口部は実質的に円形であることを特徴とする請求項4に記載の半導体発光素子。
  7. 前記周辺電極は、前記結合電極に直交する部分を有することを特徴とする請求項3に記載の半導体発光素子。
  8. 前記第1金属層および前記第3金属層を熱圧着によって貼り付けるによって、前記導電性基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする請求項1に記載の半導体発光素子。
  9. 前記導電性基板はGaAsで形成されることを特徴とする請求項1〜8のいずれか1項に記載の半導体発光素子。
  10. 前記エピタキシャル成長層はGaAs層で形成されることを特徴とする請求項1〜9のいずれか1項に記載の半導体発光素子。
  11. 前記エピタキシャル成長層は、AlInGaP系の材料を含むことを特徴とする請求項1〜9のいずれか1項に記載の半導体発光素子。
  12. 前記第1金属層、前記第2金属層、前記第3金属層、前記表面電極および前記電流制御電極は、いずれも金層で形成されることを特徴とする請求項1〜11のいずれか1項に記載の半導体発光素子。
  13. 前記透明絶縁膜は、シリコン酸化膜、シリコン窒化膜、SiON膜、SiOxNy膜、或いはこれらの多層膜のいずれかにより形成されることを特徴とする請求項1〜12のいずれか1項に記載の半導体発光素子。
JP2014172260A 2014-08-27 2014-08-27 半導体発光素子 Pending JP2014220536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014172260A JP2014220536A (ja) 2014-08-27 2014-08-27 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014172260A JP2014220536A (ja) 2014-08-27 2014-08-27 半導体発光素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013068031A Division JP5607202B2 (ja) 2013-03-28 2013-03-28 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016092339A Division JP6162851B2 (ja) 2016-05-02 2016-05-02 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2014220536A true JP2014220536A (ja) 2014-11-20

Family

ID=51938660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014172260A Pending JP2014220536A (ja) 2014-08-27 2014-08-27 半導体発光素子

Country Status (1)

Country Link
JP (1) JP2014220536A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145119A (ja) * 1991-11-25 1993-06-11 Sharp Corp 発光ダイオード
JPH05243612A (ja) * 1992-03-03 1993-09-21 Sharp Corp 発光ダイオード及びその製造方法
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
JP2002344016A (ja) * 2001-05-18 2002-11-29 Toshiba Corp 半導体発光素子
US20040211968A1 (en) * 2003-04-24 2004-10-28 Ming-Der Lin Light-emitting diode and method for manufacturing the same
JP2005513787A (ja) * 2001-12-13 2005-05-12 レンゼラー ポリテクニック インスティテュート 平面全方位リフレクタを有する発光ダイオード
JP2005129682A (ja) * 2003-10-23 2005-05-19 Sanyo Electric Co Ltd 半導体発光素子
JP2006245379A (ja) * 2005-03-04 2006-09-14 Stanley Electric Co Ltd 半導体発光素子
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145119A (ja) * 1991-11-25 1993-06-11 Sharp Corp 発光ダイオード
JPH05243612A (ja) * 1992-03-03 1993-09-21 Sharp Corp 発光ダイオード及びその製造方法
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
JP2002344016A (ja) * 2001-05-18 2002-11-29 Toshiba Corp 半導体発光素子
JP2005513787A (ja) * 2001-12-13 2005-05-12 レンゼラー ポリテクニック インスティテュート 平面全方位リフレクタを有する発光ダイオード
US20040211968A1 (en) * 2003-04-24 2004-10-28 Ming-Der Lin Light-emitting diode and method for manufacturing the same
JP2005129682A (ja) * 2003-10-23 2005-05-19 Sanyo Electric Co Ltd 半導体発光素子
JP2006245379A (ja) * 2005-03-04 2006-09-14 Stanley Electric Co Ltd 半導体発光素子
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法

Similar Documents

Publication Publication Date Title
JP5236924B2 (ja) 半導体発光素子およびその製造方法
JP4510120B2 (ja) 半導体発光素子、その製造方法及びこれを用いた半導体発光素子パッケージ
US7897981B2 (en) Light emitting device and method of manufacturing the same
JP3745763B2 (ja) フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法
JP4985260B2 (ja) 発光装置
TWI473246B (zh) 發光二極體晶粒等級封裝
JP2011199221A (ja) 発光ダイオード
US20130015465A1 (en) Nitride semiconductor light-emitting device
JP2019114739A (ja) 発光装置、発光装置の製造方法、およびプロジェクター
JP2011146750A (ja) 発光ダイオードチップ
JP6186999B2 (ja) ライン光源装置
CN111052409B (zh) 发光二极管装置及制造发光二极管装置的方法
KR102016260B1 (ko) 일체형 다중 발광다이오드 제조방법
JP2012129281A (ja) 発光素子
JP6162851B2 (ja) 半導体発光素子
JP6441999B2 (ja) 半導体発光素子
JP5607202B2 (ja) 半導体発光素子
JP3571477B2 (ja) 半導体発光素子
JP2014220536A (ja) 半導体発光素子
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
JP7227476B2 (ja) 発光装置及びその製造方法
JP2000174348A (ja) 半導体発光装置
KR101154509B1 (ko) 고효율 발광 다이오드
JP2013135018A (ja) 発光素子
JP2007157778A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209