JP2014219686A - Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus - Google Patents
Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus Download PDFInfo
- Publication number
- JP2014219686A JP2014219686A JP2014137469A JP2014137469A JP2014219686A JP 2014219686 A JP2014219686 A JP 2014219686A JP 2014137469 A JP2014137469 A JP 2014137469A JP 2014137469 A JP2014137469 A JP 2014137469A JP 2014219686 A JP2014219686 A JP 2014219686A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- liquid crystal
- video signal
- applied voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。 The present invention relates to a technique for reducing display defects in a liquid crystal panel.
液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコモン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向かう方向(またはその反対方向)、すなわち、基板面に対して垂直方向(縦方向)の成分だけが、表示制御に寄与する、ということができる。 The liquid crystal panel has a configuration in which the liquid crystal is sandwiched between a pair of substrates held in a certain gap. Specifically, the liquid crystal panel is provided such that pixel electrodes are arranged in a matrix for each pixel on one substrate, and a common electrode is provided on the other substrate so as to be common to each pixel. It is the structure which clamped. When a voltage corresponding to the gradation level is applied and held between the pixel electrode and the common electrode, the alignment state of the liquid crystal is defined for each pixel, and thereby the transmittance or reflectance is controlled. Therefore, in the above configuration, only the component of the electric field acting on the liquid crystal molecules in the direction from the pixel electrode to the common electrode (or the opposite direction), that is, the vertical direction (vertical direction) with respect to the substrate surface is displayed control. It can be said that it contributes to.
ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画素電極同士で生じる電界、すなわち基板面に対して平行方向(横方向)の電界が生じて、その影響が無視できなくなりつつある。例えばVA(Vertical Alignment)方式や、TN(Twisted Nematic)方式などのように縦方向の電界により駆動されるべき液晶に対して、横電界が加わると、液晶の配向不良(リバースチルトドメイン)が発生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層(開口部)の形状を規定するなどして液晶パネルの構造を工夫する技術(例えば特許文献1参照)や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術(例えば特許文献2参照)などが提案されている。
By the way, when the pixel pitch is narrowed for miniaturization and high definition as in recent years, an electric field generated between adjacent pixel electrodes, that is, an electric field parallel to the substrate surface (transverse direction) is generated. The impact is becoming impossible to ignore. For example, when a horizontal electric field is applied to a liquid crystal to be driven by a vertical electric field, such as the VA (Vertical Alignment) method or the TN (Twisted Nematic) method, liquid crystal alignment failure (reverse tilt domain) occurs. However, there has been a problem that a display defect occurs.
In order to reduce the influence of the reverse tilt domain, a technique for devising the structure of the liquid crystal panel by defining the shape of the light shielding layer (opening) according to the pixel electrode (see, for example, Patent Document 1), video signal A technique (for example, refer to Patent Document 2) that clips a video signal that is equal to or greater than a set value by determining that a reverse tilt domain occurs when the average luminance value calculated from the above is below a threshold value has been proposed.
しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用することができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術では、表示される画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を解消しつつ、リバースチルトドメインを低減する技術を提供することにある。
However, the technique of reducing the reverse tilt domain depending on the structure of the liquid crystal panel has a drawback that the aperture ratio is liable to be lowered, and it cannot be applied to a liquid crystal panel that has already been manufactured without devising the structure. On the other hand, the technique of clipping a video signal equal to or higher than a set value has a drawback that the brightness of the displayed image is limited to the set value.
The present invention has been made in view of the above-described circumstances, and one of its purposes is to provide a technique for reducing the reverse tilt domain while eliminating these drawbacks.
上記目的を達成するために、本発明に係る映像処理回路にあっては、画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する境界検出部と、前記境界に接する第1画素に対し、入力した映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第3電圧に補正する補正部と、を備えることを特徴とする。本発明によれば、液晶パネル100の構造を変更する必要がないので、開口率の低下を招くことはない。また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、検出した境界に接する第1画素に対し、入力した映像信号で指定される印加電圧が第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、第3電圧に補正するので、他の画素について補正の影響が及ばない。このため、表示される画像の明るさが設定値に制限されてしまうこともない。
In order to achieve the above object, in the video processing circuit according to the present invention, a video signal designating an application voltage of the liquid crystal element is input for each pixel, and the application of the liquid crystal element is performed based on the processed video signal. A video processing circuit for defining each voltage, wherein the applied voltage specified by the input video signal is lower than the first voltage, and the applied voltage is greater than or equal to the second voltage greater than the first voltage. When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage with respect to the boundary detection unit for detecting the boundary with the second pixel and the first pixel in contact with the boundary, And a correction unit that corrects an applied voltage to the liquid crystal element corresponding to the first pixel from the applied voltage specified by the input video signal to the third voltage. According to the present invention, since it is not necessary to change the structure of the
本発明において、前記補正部は、検出された境界に接する第1画素の印加電圧が前記第3電圧以上である場合に、当該第1画素に対応する液晶素子への印加電圧を、前記映像信号で指定される印加電圧とすることが好ましい。これにより、リバースチルトドメインが発生しやすい画素について、補正による明るさの変化を知覚されにくくすることが可能となる。
また、本発明において、前記境界検出部は、前記第1画素と前記第2画素とが水平方向に隣接するときを前記境界として検出する構成が好ましい。垂直または水平方向に隣接するときを境界として検出する構成の方が確実にリバースチルトドメインを低減することができるが、回路規模が複雑化を招きやすい。このため、映像信号の供給順序を考慮すると、水平方向に隣接するときを境界として検出する構成の方が回路規模の複雑化を抑えやすくなる。特に、前記境界検出部は、入力した映像信号と、当該入力した映像信号を1画素分遅延した信号との比較によって前記境界を検出する構成とするのが好ましい。
本発明において、前記補正部は、前記境界に接する第1画素に対して前記境界とは反対側に位置する1以上の画素について、その印加電圧が前記第3電圧を下回る場合に、当該画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第3電圧に補正することが好ましい。第3電圧に補正される第3電圧の印加期間が長くなるので、より確実にリバースチルトドメインの発生を低減させることが可能となる。前記第3電圧としては1.5ボルト以下であることが好ましい。補正による明るさの変化をほとんど知覚させず、かつ、横電界の影響を受けにくくなるためである。
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。
In the present invention, when the applied voltage of the first pixel in contact with the detected boundary is equal to or higher than the third voltage, the correction unit converts the applied voltage to the liquid crystal element corresponding to the first pixel to the video signal. It is preferable to set the applied voltage specified by. As a result, it is possible to make it difficult to perceive a change in brightness due to correction for a pixel in which a reverse tilt domain is likely to occur.
In the present invention, it is preferable that the boundary detection unit detects the boundary when the first pixel and the second pixel are adjacent in the horizontal direction. Although the reverse tilt domain can be surely reduced in the configuration in which the detection is performed with the boundary in the vertical or horizontal direction as a boundary, the circuit scale tends to be complicated. For this reason, in consideration of the supply order of the video signals, it is easier to suppress the complexity of the circuit size in the configuration in which the detection is performed with the boundary in the horizontal direction as a boundary. In particular, the boundary detection unit is preferably configured to detect the boundary by comparing an input video signal with a signal obtained by delaying the input video signal by one pixel.
In the present invention, when the applied voltage is lower than the third voltage for one or more pixels located on the opposite side of the boundary with respect to the first pixel in contact with the boundary, the correction unit applies the pixel to the pixel. It is preferable that the applied voltage to the corresponding liquid crystal element is corrected from the applied voltage specified by the input video signal to the third voltage. Since the application period of the third voltage corrected to the third voltage becomes longer, the occurrence of the reverse tilt domain can be more reliably reduced. The third voltage is preferably 1.5 volts or less. This is because a change in brightness due to correction is hardly perceived and is less susceptible to the influence of a lateral electric field.
In addition to the video processing circuit, the present invention can be conceptualized as a video processing method, a liquid crystal display device, and an electronic device including the liquid crystal display device.
<第1実施形態>
以下、本発明の実施形態について図面を参照して説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
この図に示されるように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを有する。
このうち、制御回路10には、映像信号Vid-inが上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(図1ではいずれも図示省略)にしたがった走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。
<First Embodiment>
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing an overall configuration of a liquid crystal display device to which a video processing circuit according to this embodiment is applied.
As shown in this figure, the liquid
Among these, the video signal Vid-in is supplied to the
The video signal Vid-in designates the gradation level, but since the applied voltage of the liquid crystal element is determined according to the gradation level, it can be said that the video signal Vid-in designates the applied voltage of the liquid crystal element. Absent.
制御回路10は、走査制御回路20と映像処理回路30とにより構成され、このうち、走査制御回路20は、各種の制御信号を生成して、同期信号Syncに同期して各部を制御する。映像処理回路30は、詳細については後述するが、デジタルの映像信号Vid-inを処理して、アナログのデータ信号Vxを出力するものである。
The
液晶パネル100は、素子基板(第1基板)100aと対向基板(第2基板)100bとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶105が挟持された構成となっている。
素子基板100aのうち、対向基板100bとの対向面には、複数m行の走査線112が図においてX(横)方向に沿って設けられる一方、複数n列のデータ線114が、Y(縦)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。
なお、本実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
In the
In the
In the present embodiment, in order to distinguish the
素子基板100aでは、さらに、走査線112とデータ線114との交差のそれぞれに対応して、nチャネル型のTFT116と矩形形状で透明性を有する画素電極118との組が設けられている。TFT116のゲート電極は走査線112に接続され、ソース電極はデータ線114に接続され、ドレイン電極が画素電極118に接続されている。
一方、対向基板100bのうち、素子基板100aとの対向面には、透明性を有するコモン電極108が全面にわたって設けられる。そして、コモン電極108には、図示省略した回路によって電圧LCcomが印加される。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。
In the
On the other hand, a transparent
In FIG. 1, since the facing surface of the
液晶パネル100における等価回路は、図2に示される通りとなり、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成となる。
また、図1では省略したが、液晶パネル100における等価回路では、実際には図2に示されるように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。この補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、当該走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、当該データ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。
液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。なお、本実施形態において、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
An equivalent circuit of the
Although omitted in FIG. 1, in the equivalent circuit in the
Here, when the
In the
In the
走査線駆動回路130は、走査制御回路20による制御信号Yctrにしたがって、1、2、3、…、m行目の走査線112に、走査信号Y1、Y2、Y3、…、Ymを供給する。詳細には、走査線駆動回路130は、図5の(a)に示されるように、走査線112をフレームにわたって1、2、3、…、m行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧VH(Hレベル)とし、それ以外の走査線への走査信号を非選択電圧VL(Lレベル)とする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。
The scanning
The frame means a period required to display one frame of an image by driving the
データ線駆動回路140は、映像処理回路30から供給されるデータ信号Vxを、走査制御回路20による制御信号Xctrにしたがって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングする。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
The data line driving
It should be noted that in this description, with respect to the voltage, except for the voltage applied to the
さて、本実施形態において、液晶素子120の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、図4の(a)に示されるようなV−T特性で表される。このため、液晶素子120を、映像信号Vid-inで指定された階調レベルに応じた透過率とさせるには、当該階調レベルに応じた電圧を、該液晶素子に印加すれば良いはずである。
しかしながら、液晶素子120の印加電圧を、映像信号Vid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生してしまう場合がある。
In the present embodiment, the relationship between the applied voltage and the transmittance of the
However, if the voltage applied to the
この不具合は、液晶素子120において挟持された液晶分子が不安定な状態にあるときに、横電界の影響を受けて乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因の1つとして考えられている。
液晶素子120への印加電圧が、ノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにあると、縦電界による規制力が配向膜による規制力よりもわずかに上回る程度であるため、液晶分子の配向状態が乱れやすい。これが、液晶分子が不安定な状態にあるときである。
便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。
This defect is caused when the liquid crystal molecules sandwiched in the
When the voltage applied to the
For convenience, the transmittance range (gradation range) of the liquid crystal element in which the voltage applied to the liquid crystal element is in the voltage range A is “a”.
一方、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルまたは黒レベルに近い暗画素と、白レベルまたは白レベルに近い明画素と、が隣接する場合である。
このような暗画素および明画素のうち、暗画素とは、図4の(a)のようなノーマリーブラックモードでは、印加電圧が電圧範囲Aにある液晶素子120である。この暗画素に対して横電界を与えるのが明画素である。この明画素を特定するため、明画素を、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。
なお、ノーマリーブラックモードにおいて、閾値Vth1は、液晶素子の相対透過率を10%とさせる光学的閾値電圧であり、閾値Vth2は、液晶素子の相対透過率を90%とさせる光学的飽和電圧と考えてよい。
On the other hand, the case of being affected by a lateral electric field is a case where the potential difference between adjacent pixel electrodes becomes large. This is because a dark pixel close to a black level or a black level in an image to be displayed and a white level or This is a case where a bright pixel close to the white level is adjacent.
Among such dark pixels and bright pixels, the dark pixel is the
In the normally black mode, the threshold value Vth1 is an optical threshold voltage that makes the relative transmittance of the
印加電圧が電圧範囲Aにある液晶素子は、電圧範囲Bにある液晶素子に隣接したときに、横電界を受けてリバースチルトドメインが発生しやすい状況にあるということができる。ただし、確実にリバースチルトドメインが発生するということまではいえない。
なお逆に、電圧範囲Bにある液晶素子は、電圧範囲Aにある液晶素子に隣接しても、縦電界の影響が支配的であるために安定状態にあるので、電圧範囲Aの液晶素子のようにリバースチルトドメインが発生することはない。
It can be said that when the applied voltage is in the voltage range A, the liquid crystal element is likely to generate a reverse tilt domain due to a lateral electric field when adjacent to the liquid crystal element in the voltage range B. However, it cannot be said that the reverse tilt domain is surely generated.
Conversely, the liquid crystal element in the voltage range B is in a stable state because the influence of the vertical electric field is dominant even if it is adjacent to the liquid crystal element in the voltage range A. Thus, the reverse tilt domain does not occur.
リバースチルトドメインに起因する表示上の不具合の例について説明すると、映像信号Vid-inで示される画像が例えば図15の(a)に示されるように、白画素を背景として黒画素の領域がフレーム毎に1画素ずつ例えば左方向に移動する場合、黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にはならない、という一種の尾引き現象として顕在化する。同図においては、説明の便宜上、フレーム画像のうち、1ラインの境界付近を抜き出している。
この現象の原因の1つとしては、白画素と黒画素とが隣接したときに、これらの画素同士の横電界が強くなって、当該黒画素においてリバースチルトドメインが発生しやすい状態になるとともに、この状態の領域が、黒画素の移動に伴って連続的となるためである考えられる。
なお、白画素を背景として黒画素の領域がフレーム毎に2画素以上ずつ移動する場合、この尾引き現象は顕在化しない、または、視認されにくい。この理由は、次のように考えられる。あるフレームにおいて、白画素と黒画素とが隣接したときに、該黒画素においてリバースチルトドメインが発生しやすい状態にはなるが、この状態の領域は、黒画素が2画素以上移動するので、非連続となるためである、と考えられる。
An example of a display defect caused by the reverse tilt domain will be described. As shown in FIG. 15A, for example, an image indicated by the video signal Vid-in has a black pixel area as a frame with a white pixel as a background. When the pixel moves one pixel at a time, for example, in the left direction, a pixel that should change from a black pixel to a white pixel is manifested as a kind of tailing phenomenon in which a reverse tilt domain does not become a white pixel. In the figure, for convenience of explanation, the vicinity of the boundary of one line is extracted from the frame image.
One of the causes of this phenomenon is that when a white pixel and a black pixel are adjacent to each other, the lateral electric field between these pixels becomes strong, and a reverse tilt domain easily occurs in the black pixel. This is considered to be because the region in this state becomes continuous as the black pixel moves.
Note that when the black pixel region moves by two or more pixels for each frame with the white pixel as the background, this tailing phenomenon does not become apparent or is hardly visible. The reason is considered as follows. When a white pixel and a black pixel are adjacent to each other in a certain frame, a reverse tilt domain is likely to occur in the black pixel. However, in this state, the black pixel moves by two or more pixels. This is considered to be continuous.
このようなリバースチルトドメインに起因する表示上の不具合の発生を抑えるためには、第1に、映像信号Vid-inで示される画像において暗画素と明画素とが隣接するときであっても、液晶パネル100では、暗画素と明画素とが隣接しないようにすることが重要となる。
液晶パネル100において暗画素と明画素とが隣接しないようにするためには、ノーマリーブラックモードにおいて暗画素に対応する液晶素子の印加電圧を高くすれば良いが、これは、映像信号Vid-inで規定される階調レベルを無視して、明画素に隣接する暗画素の黒レベルを明るくすることを意味する。このため、第2に、明画素に隣接する暗画素に対応する液晶素子の印加電圧については、黒レベルの変化ができるだけ知覚されないように補正することが重要となる。
一方、印加電圧が電圧範囲Aにある液晶素子(暗画素)が、電圧範囲Bにある液晶素子(明画素)に隣接しても、リバースチルトドメインが確実に発生するということまではいえない。
In order to suppress the occurrence of display defects caused by the reverse tilt domain, first, even when dark pixels and bright pixels are adjacent to each other in the image indicated by the video signal Vid-in, In the
In order to prevent the dark pixel and the bright pixel from being adjacent to each other in the
On the other hand, even if the liquid crystal element (dark pixel) whose applied voltage is in the voltage range A is adjacent to the liquid crystal element (bright pixel) in the voltage range B, it cannot be said that the reverse tilt domain is surely generated.
そこで、本実施形態では、リバースチルトドメインに起因する表示上の不具合の発生を抑えるためには、まず、映像信号Vid-inで示される画像において暗画素と明画素とが隣接する場合に、リバースチルトドメインが発生しやすい状況である、として当該暗画素を補正候補に挙げ、次に、補正候補として挙げた当該暗画素において液晶素子の印加電圧がVcを下回るような階調レベルであるときに、当該暗画素における液晶素子に電圧Vcを強制的に印加する構成、詳細には後述するように当該暗画素の階調レベルを印加電圧Vcに相当する階調レベルcに補正する(置換する)構成とした。
ここで、VA方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対して垂直方向となるが、電圧Vcは、閾値Vth1よりも低く、液晶分子に初期傾斜角を与える程度の電圧であって、電圧Vc付近での電圧変化に対して、透過率の変化をほとんど知覚させない程度の電圧である。
なお、電圧Vcは、ノーマリーブラックモードの黒レベル近傍において透過率変化をほとんど知覚させないという観点からいえば、0〜1.5ボルトの範囲であるが、液晶分子が傾斜し始める電圧という観点からいえば、1.5ボルトである。したがって、電圧Vcとしては、1.5ボルト以下であることが好ましい。
Therefore, in the present embodiment, in order to suppress the occurrence of display defects caused by the reverse tilt domain, first, when the dark pixel and the bright pixel are adjacent to each other in the image indicated by the video signal Vid-in, the reverse is performed. The dark pixel is listed as a correction candidate as a situation in which a tilt domain is likely to occur. Next, when the applied voltage of the liquid crystal element is lower than Vc in the dark pixel listed as the correction candidate. The configuration in which the voltage Vc is forcibly applied to the liquid crystal element in the dark pixel, more specifically, the gradation level of the dark pixel is corrected (replaced) to the gradation level c corresponding to the applied voltage Vc as described later. The configuration.
Here, the liquid crystal molecules in the VA mode are perpendicular to the substrate surface when the voltage applied to the liquid crystal element is zero, but the voltage Vc is lower than the threshold value Vth1 and gives an initial tilt angle to the liquid crystal molecules. The voltage is such that almost no change in transmittance is perceived with respect to a voltage change near the voltage Vc.
The voltage Vc is in the range of 0 to 1.5 volts from the viewpoint of hardly perceiving a change in transmittance in the vicinity of the black level of the normally black mode, but from the viewpoint of a voltage at which liquid crystal molecules start to tilt. In other words, it is 1.5 volts. Therefore, the voltage Vc is preferably 1.5 volts or less.
本実施形態において、映像信号Vid-inで示される画像において暗画素と明画素とが隣接する場合を検出するとともに、当該暗画素における液晶素子の印加電圧を電圧がVcを下回らせる階調レベルであるときに該暗画素の階調レベルを階調レベルcに補正する構成が、図1における映像処理回路30である。
In the present embodiment, a case where a dark pixel and a bright pixel are adjacent to each other in the image indicated by the video signal Vid-in is detected, and the applied voltage of the liquid crystal element in the dark pixel is at a gradation level at which the voltage falls below Vc. The
そこで次に、映像処理回路30の詳細について図3を参照して説明する。
この図に示されるように、映像処理回路30は、境界検出部302、遅延回路312、補正部314およびD/A変換器316を有する。
このうち、遅延回路312は、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものであり、FIFO(FastIn Fast Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成される。なお、遅延回路312における蓄積および読出は、走査制御回路20によって制御される。
Next, details of the
As shown in this figure, the
Among these, the
境界検出部302は、本実施形態においては、検出部304と判別部306とを有する。このうち、検出部304は、第1に、映像信号Vid-inで示されるフレーム画像を解析して、階調範囲aにある画素と階調範囲bにある画素とが垂直または水平方向で隣接する部分があるか否かを判別し、第2に、隣接する部分があると判別したとき、その隣接部分である境界(エッジ)を検出する。
なお、ここでいう境界とは、あくまでも階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分をいう。このため、例えば階調範囲aにある画素と、階調範囲aでもなく階調範囲bでもない別の階調範囲dにある画素とが隣接する部分や、階調範囲bにある画素と階調範囲dにある画素とが隣接する部分については、境界として扱わない。
The
Note that the boundary here refers to a portion where a dark pixel in the gradation range a and a bright pixel in the gradation range b are adjacent to each other. Therefore, for example, a portion where a pixel in the gradation range a and a pixel in another gradation range d that is neither the gradation range a nor the gradation range b are adjacent, or a pixel in the gradation range b A portion adjacent to a pixel in the adjustment range d is not treated as a boundary.
判別部306は、遅延して出力された映像信号Vid-dで示される画素が検出部304で検出された境界に接している暗画素であるか否かを判別して、その判別結果が「Yes」である場合に出力信号のフラグQを例えば「1」とし、その判別結果が「No」であれば「0」とする。
なお、検出部304は、ある程度の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、上位装置からの映像信号Vid-inの供給タイミングを調整する意味で、遅延回路312が設けられている。
上位装置から供給される映像信号Vid-inのタイミングと、遅延回路312から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、検出部304において供給を検出するための映像信号Vid-inの蓄積は、走査制御回路20によって制御される。
The
Note that the
Since the timing of the video signal Vid-in supplied from the host device and the timing of the video signal Vid-d supplied from the
Further, the
補正部314は、判別部306から供給されるフラグQが「1」である場合に、映像信号Vid-dで指定される階調レベルがcよりも暗いレベルを指定していれば、階調レベルcの映像信号に置換して、映像信号Vid-outとして出力するものである。
なお、補正部314は、判別部306から供給されるフラグQが「1」である場合であっても、映像信号Vid-dで指定される階調レベルがc以上の明るいレベルを指定しているとき、および、フラグQが「0」であるとき、映像信号Vid-dで指定される階調レベルを補正することなく映像信号Vid-outとして出力する。
When the flag Q supplied from the
Even if the flag Q supplied from the
D/A変換器316は、デジタルデータである映像信号Vid-outを、アナログのデータ信号Vxに変換する。
液晶105に直流成分が印加されるのを防止するため、データ信号Vxの電圧は、ビデオ振幅中心である電圧Vcntに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極108に印加される電圧LCcomは、電圧Vcntとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、電圧Vcntよりも低位となるように調整されることがある。
The D /
In order to prevent the direct current component from being applied to the
Note that the voltage LCcom applied to the
この映像処理回路30によれば、映像信号Vid-dで示される画素が境界に接する暗画素であって、かつ、その階調レベルが、cよりも暗いレベルを指定している場合に、本実施形態では、フラグQが「1」となるので、当該映像信号Vid-dで示される画素の階調レベルは、cに置換されて、映像信号Vid-outとして出力される。
一方、映像信号Vid-dで示される画素が境界に接している暗画素でない場合、または、接している場合であっても、その階調レベルがc以上の明るいレベルを指定している場合に、本実施形態ではフラグQが「0」となるので、階調レベルが補正されることなく、映像信号Vid-dが、映像信号Vid-outとして出力される。
According to the
On the other hand, when the pixel indicated by the video signal Vid-d is not a dark pixel that is in contact with the boundary, or even when it is in contact with the pixel, the gradation level specifies a bright level of c or higher. In this embodiment, since the flag Q is “0”, the video signal Vid-d is output as the video signal Vid-out without correcting the gradation level.
液晶表示装置1の表示動作について説明すると、上位装置からは、映像信号Vid-inが、フレームにわたって1行1列〜1行n列、2行1列〜2行n列、3行1列〜3行n列、…、m行1列〜m行n列の画素の順番で、供給される。映像処理回路30は、映像信号Vid-inを遅延・置換等の処理をして映像信号Vid-outとして出力する。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号は、D/A変換器316によって、図5の(b)で示されるように正極性または負極性のデータ信号Vxに、ここでは例えば正極性に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、2行1列〜2行n列の映像信号Vid-inは、同様に映像処理回路30によって処理されて、映像信号Vid-outとして出力されるとともに、D/A変換器316によって正極性のデータ信号に変換された上で、データ線駆動回路140によって1〜n列目のデータ線114にサンプリングされる。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
The display operation of the liquid
Here, when viewed in the horizontal effective scanning period (Ha) in which the video signal Vid-out of the 1st row and 1st column to the 1st row and the nth column is output, the processed video signal is processed by the D /
On the other hand, in the horizontal scanning period in which the video signal Vid-out of 1
Subsequently, the video signal Vid-in in the 2nd row and the 1st column to the 2nd row and the nth column is similarly processed by the
In the horizontal scanning period in which the video signal Vid-out of the 2nd row and the 1st column to the 2nd row and the nth column is output, only the scanning signal Y2 is set to the H level by the scanning
Thereafter, a similar writing operation is executed for the third, fourth,..., M-th rows, whereby a voltage corresponding to the gradation level specified by the video signal Vid-out is written to each liquid crystal element. A transmission image defined by the video signal Vid-in is created.
In the next frame, a similar writing operation is executed except that the video signal Vid-out is converted into a negative polarity data signal by polarity inversion of the data signal.
図5の(b)は、映像処理回路30から、水平走査期間(H)にわたって1行1列〜1行n列の映像信号Vid-outが出力されたときのデータ信号Vxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Vxは、正極性であれば、基準電圧Vcntに対し、映像処理回路30によって処理された階調レベルに応じた分だけ高位側の電圧(図において↑で示す)になり、負極性であれば、基準電圧Vcntに対し、階調レベルに応じた分だけ低位側の電圧(図において↓で示す)になる。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)および電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)およびVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5の(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5の(b)におけるデータ信号の電圧の縦スケールは、(a)における走査信号等の電圧波形と比較して拡大してある。
FIG. 5B shows a voltage indicating an example of the data signal Vx when the video signal Vid-out of 1
Specifically, if the voltage of the data signal Vx is positive, the voltage ranges from the voltage Vw (+) corresponding to white to the voltage Vb (+) corresponding to black. In the range from the voltage Vw (−) corresponding to 1 to the voltage Vb (−) corresponding to black, the voltages are shifted from the reference voltage Vcnt by the amount corresponding to the gradation.
The voltage Vw (+) and the voltage Vw (−) are in a symmetric relationship with respect to the voltage Vcnt. The voltages Vb (+) and Vb (−) are also in a symmetrical relationship with respect to the voltage Vcnt.
5B shows the voltage waveform of the data signal Vx, which is different from the voltage applied to the liquid crystal element 120 (potential difference between the
第1実施形態に係る映像処理回路30による処理の具体例について説明する。
映像信号Vid-inで示されるフレーム画像(の一部)が例えば図6の(1)に示されるように、白画素を背景として黒画素の窓領域を表示した画像である場合、検出される境界は、図6の(2)に示される。
映像処理回路30は、検出した境界に接する暗画素に対して階調レベルcよりも暗いレベルが指定されていたときに、階調レベルcの映像信号に置換する。したがって、図6の(1)で示される画像は、映像処理回路30によって図6の(3)に示されるように補正される。
A specific example of processing by the
Detected when the frame image (part of) indicated by the video signal Vid-in is an image displaying a window area of black pixels with white pixels as the background, as shown in FIG. 6 (1), for example. The boundary is shown in (2) of FIG.
The
このため、黒画素の窓領域がいずれの方向に1画素移動しても、白画素に隣接した黒画素が白画素へと直接的に変化する部分は存在しないことになる。例えば図15の(b)に示されるように、黒画素の窓領域が左方向に1画素移動しても、映像信号Vid-inにおいて白画素に隣接する黒画素は、一旦階調レベルc(印加電圧Vc)に変化した後に、白画素に変化する。
したがって、本実施形態によれば、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移動に伴って連続的となることを防止することが可能となる。さらに、映像信号Vid-inで規定される画像のうち、境界に接する暗画素の階調レベルが局所的に置換されるので、当該置換による表示画像の補正がユーザーに知覚される可能性も小さい。くわえて、本実施形態では、液晶パネル100の構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。
For this reason, even if the window region of the black pixel moves by one pixel in any direction, there is no portion where the black pixel adjacent to the white pixel directly changes to the white pixel. For example, as shown in FIG. 15B, even if the window area of the black pixel moves one pixel in the left direction, the black pixel adjacent to the white pixel in the video signal Vid-in once has the gradation level c ( After changing to the applied voltage Vc), it changes to a white pixel.
Therefore, according to the present embodiment, it is possible to prevent the region in which the reverse tilt domain is likely to occur from becoming continuous as the black pixel moves. Further, in the image defined by the video signal Vid-in, since the gradation level of the dark pixel in contact with the boundary is locally replaced, the possibility that the correction of the display image by the replacement is perceived by the user is small. . In addition, in this embodiment, since it is not necessary to change the structure of the
<第1実施形態の応用・変形例>
上述した第1実施形態では、種々の応用・変形が可能である。
<Application / Modification of First Embodiment>
In the first embodiment described above, various applications and modifications are possible.
<その1>
第1実施形態では、映像信号Vid-inで示される画像において暗画素と明画素とが隣接するとき、これら2つの画素のうち、印加電圧Vcが下回る方の1画素(ノーマリーブラックモードでは暗画素)を、階調レベルcに補正して電圧Vcを印加する構成としたが、置換する画素については2以上であってもよい。
例えば、映像信号Vid-inで示される画像が例えば図6の(1)に示されるような場合であって、検出される境界が、図6の(2)に示されるような場合に、境界に接する暗画素と、当該暗画素に対し境界とは反対方向に隣接する暗画素とが、それぞれ階調レベルcよりも暗いレベルが指定されていたとき、図7の(a)に示されるように、階調レベルcの映像信号に置換してもよい。
<
In the first embodiment, when a dark pixel and a bright pixel are adjacent to each other in the image indicated by the video signal Vid-in, one of the two pixels whose applied voltage Vc is lower (dark in the normally black mode) The pixel) is corrected to the gradation level c and applied with the voltage Vc. However, the pixel to be replaced may be two or more.
For example, when the image indicated by the video signal Vid-in is as shown in (1) of FIG. 6, for example, and the detected boundary is as shown in (2) of FIG. As shown in FIG. 7A, when a darker pixel than the gradation level c is designated for each dark pixel in contact with the dark pixel and a dark pixel adjacent to the dark pixel in the direction opposite to the boundary, respectively. Alternatively, it may be replaced with a video signal of gradation level c.
このように2つの画素の階調レベルを置換する構成とした場合、黒画素の窓領域がいずれの方向に1画素移動したときに、階調レベルcとなる期間が2フレームとなる。
例えば図15の(c)に示されるように、黒画素の窓領域が左方向に1画素移動したとき、映像信号Vi d-inにおいて白画素に隣接する黒画素は、フレーム毎に(黒レベル)→階調レベルc→階調レベルc→白レベルという順序で遷移する。このため、液晶分子に初期傾斜角が与えられる期間が2フレームとなり、第1実施形態と比較して倍になるので、リバースチルトドメインを抑制する効果を大きくすることが可能となる。
また、置換する画素の候補数については、「2」に限られず、「3」以上であっても良い。例えば後述する第2実施形態のように「6」でも良い。
When the gradation levels of the two pixels are replaced in this way, when the window area of the black pixel moves by one pixel in any direction, the period of the gradation level c is 2 frames.
For example, as shown in FIG. 15C, when the window area of the black pixel moves one pixel to the left, the black pixel adjacent to the white pixel in the video signal Vi d-in is changed to the black level for each frame. ) → gradation level c → gradation level c → white level. For this reason, the period during which the initial tilt angle is given to the liquid crystal molecules is two frames, which is doubled compared to the first embodiment, so that the effect of suppressing the reverse tilt domain can be increased.
Further, the number of candidate pixels to be replaced is not limited to “2”, and may be “3” or more. For example, “6” may be used as in a second embodiment described later.
<その2>
第1実施形態では、暗画素と明画素とが垂直または水平方向で隣接する部分を境界として検出したが、この理由は、黒画素の領域の移動方向がいずれであっても良いように対処するためである。
ただし、例えばカーソルのような移動を考えると、黒(暗)画素領域の移動方向として、水平(X)方向のみを想定すれば十分である場合がある。特に、映像信号Vid-inは、1行1列〜1行n列、2行1列〜2行n列、3行1列〜3行n列、…、m行1列〜m行n列の画素の順番で供給されるので、移動方向として水平方向のみを想定すれば、次に説明する第2実施形態のように境界検出部302の構成を簡易化することができる余地がある。
<
In the first embodiment, a dark pixel and a bright pixel are detected as a boundary in a vertical or horizontal adjacent portion. The reason is that the moving direction of the black pixel region may be any. Because.
However, considering movement such as a cursor, for example, it may be sufficient to assume only the horizontal (X) direction as the moving direction of the black (dark) pixel region. In particular, the video signal Vid-in includes 1
なお、暗画素の移動方向として水平方向のみを想定するときには、第2実施形態のほかに、検出される境界のうち、垂直方向の成分に着目して、当該垂直成分の境界に接する暗画素(およびこれに隣接する暗画素)を補正候補とすればよい。
例えば映像信号Vid-inで示されるフレーム画像が図6の(1)に示されるような場合であって、検出される境界が、図6の(2)に示されるような場合に、垂直方向の境界に接する暗画素に対して階調レベルcよりも暗いレベルが指定されていたときに、階調レベルcの映像信号に置換すれば良い(図7の(b)参照)。また、垂直方向の境界に接する暗画素およびこれに隣接する暗画素に対して階調レベルcよりも暗いレベルが指定されていたときに、階調レベルcの映像信号に置換しても良い(図7の(c)参照)。
When only the horizontal direction is assumed as the moving direction of the dark pixel, in addition to the second embodiment, focusing on the vertical component among the detected boundaries, the dark pixel ( And dark pixels adjacent thereto) may be used as correction candidates.
For example, when the frame image indicated by the video signal Vid-in is as shown in (1) of FIG. 6 and the detected boundary is as shown in (2) of FIG. When a darker level than the gradation level c is designated for a dark pixel in contact with the boundary, the video signal of the gradation level c may be replaced (see FIG. 7B). Further, when a darker level than the gradation level c is designated for a dark pixel in contact with the vertical boundary and a dark pixel adjacent thereto, the image signal of the gradation level c may be replaced ( (See (c) of FIG. 7).
<第2実施形態>
次に、第2実施形態に係る映像処理回路について説明する。この第2実施形態では、ノーマリーブラックモードにおいて、暗画素と明画素とが水平方向に隣接する部分の境界を検出して、その境界に接する暗画素と、その暗画素とは境界に対して反対方向で連続する5つの暗画素との計6つの暗画素を補正候補とするものである。
Second Embodiment
Next, a video processing circuit according to the second embodiment will be described. In the second embodiment, in the normally black mode, the boundary between the dark pixel and the bright pixel adjacent to each other in the horizontal direction is detected, and the dark pixel in contact with the boundary and the dark pixel are A total of six dark pixels including five dark pixels continuous in the opposite direction are set as correction candidates.
図8は、第2実施形態に係る映像処理回路30の構成を示すブロック図であり、境界検出部302について、境界の検出について特化するように変更したものである。
この図において、遅延回路(D)308は、上位装置から供給される映像信号Vid-inを、ドットクロック信号Clkの1周期分だけ、すなわち1画素分だけ遅延させた映像信号D1を出力するものである。遅延回路(D)309は、映像信号D1を、ドットクロック信号Clkの1周期分だけ遅延させた映像信号D2を出力するものである。したがって、映像信号D1は、映像信号D2に対して時間的に1画素分だけ先行する関係となる。
なお、本例において、遅延回路312は、映像信号Vid-inをドットクロック信号Clkの8周期分(8画素分)だけ遅延させた映像信号D8を出力する。
FIG. 8 is a block diagram showing the configuration of the
In this figure, a delay circuit (D) 308 outputs a video signal D1 obtained by delaying the video signal Vid-in supplied from the host device by one period of the dot clock signal Clk, that is, by one pixel. It is. The delay circuit (D) 309 outputs a video signal D2 obtained by delaying the video signal D1 by one period of the dot clock signal Clk. Therefore, the video signal D1 has a relationship that precedes the video signal D2 by one pixel in time.
In this example, the
判別部310は、映像信号D1の階調レベルと映像信号D2の階調レベルとを比較して、
(1)映像信号D1の階調レベルが階調範囲aにあり、かつ、映像信号D2の階調レベルが階調範囲bにある第1の場合、または、その反対に、
(2)映像信号D1の階調レベルが階調範囲bにあり、かつ、映像信号D2の階調レベルが階調範囲aにある第2の場合、
をそれぞれ境界であると判別して、Hレベルの判別信号Jdgを出力するものである。
なお、判別部310は、第2の場合を判別すると、判別信号Jdgをその検出時からHレベルとするが、第1の場合を検出したときには、判別信号Jdgを、その判別時からドットクロック信号Clkの6周期分(補正候補とする画素数)だけ遅延させてHレベルとする。
The
(1) In the first case where the gradation level of the video signal D1 is in the gradation range a and the gradation level of the video signal D2 is in the gradation range b, or vice versa.
(2) In the second case where the gradation level of the video signal D1 is in the gradation range b and the gradation level of the video signal D2 is in the gradation range a,
Are determined to be boundaries, and an H level determination signal Jdg is output.
When the
カウンター311は、判別信号JdgがHからLレベルの立ち下がったときにカウント値Pcを「0」にリセットし、その後、カウント値PcをドットクロックClkでアップカウントするものである。
補正部315は、カウント値Pcが有効値である場合であって、映像信号D8の階調レベルが階調レベルcを下回っているときに、階調レベルcに置換するものである。なお、補正部315は、カウント値Pcの有効値を、この例では「0」から「5」までとする。
The
The
次に、第2実施形態に係る映像処理回路の動作について図9乃至図11を参照して説明する。ここでは、映像信号Vid-inで示される画像のうち、あるラインの表示内容が図9の(1)で示される内容、詳細には、aからdまでの列で白画素であり、eからvまでの列で黒画素、wからzまでの列で白画素であるものとする。なお、図9では省略しているが、a列の左側でも白画素が連続し、mおよびn列の間においても黒画素が連続し、z列の右側でも黒画素が連続しているものとする。
このような画像では、境界が、dおよびe列の間と、vおよびw列の間との2箇所で検出される。このため、補正候補となる画素は、時間的な供給順序でみたときに、dおよびe列の間の境界では後側(空間的な配列でみると境界の右側)となるに対し、vおよびw列の間の境界では前側(空間的な配列でみると境界の左側)とになる。
そして、この例では、図9の(2)に示されるように、境界から補正候補とする画素数を「6」としたものである。
Next, the operation of the video processing circuit according to the second embodiment will be described with reference to FIGS. Here, in the image indicated by the video signal Vid-in, the display content of a certain line is the content indicated by (1) in FIG. 9, more specifically, white pixels in the columns from a to d. Assume that black pixels are in the columns up to v and white pixels are in the columns from w to z. Although omitted in FIG. 9, white pixels continue on the left side of the a column, black pixels continue between the m and n columns, and black pixels continue on the right side of the z column. To do.
In such an image, boundaries are detected at two locations, between the d and e columns and between the v and w columns. For this reason, when viewed in the temporal supply order, the pixel that is a correction candidate is on the rear side (right side of the boundary in the spatial arrangement) at the boundary between the d and e columns, whereas v and The boundary between the w columns is the front side (left side of the boundary in terms of spatial arrangement).
In this example, as shown in (2) of FIG. 9, the number of pixels that are candidates for correction from the boundary is set to “6”.
図10は、境界の後側が補正候補となる場合の動作を示す図であり、図11は、境界の前側が補正候補となる場合の動作を示す図である。
まず、図10を参照して、境界の後側が補正候補となる場合の動作について説明する。
映像信号Vid-inは、ドットクロック信号Clkにしたがって、a、b、c、…、列の順で供給される。
映像信号D1は、遅延回路308によって映像信号Vid-inに対してドットクロック信号Clkの1周期分(1画素分)だけ遅延し、映像信号D2は、遅延回路309によって当該映像信号D1に対し、さらに1画素分だけ遅延する。
このように遅延した映像信号D1、D2において、映像信号D1のe列は階調範囲aにあり、映像信号D2のd列は階調範囲bにあるので、判別部310は、これを第1の場合の境界と判別する。したがって、判別信号Jdgは、この境界を判別したタイミングから6画素分遅延したタイミング、すなわち、映像信号D8で示される画素が境界の前側で接するd列となるタイミングにてHレベルとなる。カウンター311は、 判別信号JdgがLレベルにたち下がってから、補正候補とする6画素分の期間においてカウント値Pcを「0」から「5」までアップカウントする。
FIG. 10 is a diagram illustrating an operation when the rear side of the boundary is a correction candidate, and FIG. 11 is a diagram illustrating an operation when the front side of the boundary is a correction candidate.
First, with reference to FIG. 10, the operation when the rear side of the boundary is a correction candidate will be described.
The video signal Vid-in is supplied in the order of a, b, c,..., In accordance with the dot clock signal Clk.
The video signal D1 is delayed by one period (one pixel) of the dot clock signal Clk with respect to the video signal Vid-in by the
In the video signals D1 and D2 thus delayed, the e column of the video signal D1 is in the gradation range a, and the d column of the video signal D2 is in the gradation range b. It is determined that this is the boundary. Therefore, the discrimination signal Jdg becomes H level at a timing delayed by 6 pixels from the timing at which the boundary is discriminated, that is, at a timing at which the pixel indicated by the video signal D8 is in the d column where the pixel contacts the front side. The
このため、補正部315では、映像信号D8のうち、d列の次のe列からj列までの6画素が補正候補となる。補正候補となったe列からj列までの6画素において階調レベルがcを下回れば、階調レベルcに置き換わり、c以上であれば、映像信号D8の階調レベルが置き換わることはない。
なお、補正部315から出力される映像信号Vid-outは、置換を考慮して映像信号D8に対して1画素分だけ遅延して出力される。
Therefore, in the
The video signal Vid-out output from the
次に、図11を参照して、境界の前側が補正候補となる場合の動作について説明する。
映像信号Vid-inは、ドットクロック信号Clkにしたがって、…、x、y、z列の順で供給される。
映像信号D1は、映像信号Vid-inに対して1画素分だけ遅延し、映像信号D2は、遅延回路309によって当該映像信号D1に対し、さらに1画素分だけ遅延する。このように遅延した映像信号D1、D2において、映像信号D1のw列は階調範囲bにあり、映像信号D2のv列は階調範囲aにあるので、判別部310は、これを第2の場合の境界と判別する。したがって、判別信号Jdgは、この境界を判別したタイミング、すなわち、映像信号D8で示される画素が第2の場合の境界から7画素前のp列となるタイミングにてHレベルとなる。
カウンター311は、 判別信号JdgがLレベルにたち下がってから、補正候補とする6画素分の期間においてカウント値Pcを「0」から「5」までアップカウントするので、補正部315では、映像信号D8のうち、p列の次のq列からv列までの6画素が補正候補となる。補正候補となったq列からv列までの6画素において階調レベルがcを下回れば、階調レベルcに置き換わり、c以上であれば、映像信号D8の階調レベルが置き換わることはない。
Next, an operation when the front side of the boundary is a correction candidate will be described with reference to FIG.
The video signal Vid-in is supplied in the order of..., X, y, z columns in accordance with the dot clock signal Clk.
The video signal D1 is delayed by one pixel with respect to the video signal Vid-in, and the video signal D2 is further delayed by one pixel with respect to the video signal D1 by the
The
第1実施形態のように暗画素と明画素とが水平または垂直方向に隣接する部分を境界として検出する構成では、同行で隣接する画素同士、および、同列で隣接する画素同士で比較するので、特に境界検出部302の回路規模が大きくなりやすい。また、遅延回路312の遅延量もについても複数ライン分だけ必要となる。
これに対して、第2実施形態のように暗画素と明画素とが水平方向に隣接する部分を境界として検出する構成では、同行で隣接する画素同士を比較すればよく、遅延量もこの例では8画素分で済むので、回路規模を小さくすることが容易となる。
In the configuration in which the dark pixel and the bright pixel are detected as a boundary in the horizontal or vertical direction as in the first embodiment, the pixels adjacent in the same row and the pixels adjacent in the same column are compared. In particular, the circuit scale of the
On the other hand, in the configuration in which the portion where the dark pixel and the bright pixel are adjacent in the horizontal direction is detected as a boundary as in the second embodiment, the adjacent pixels in the same row may be compared, and the delay amount is also an example of this. Since only 8 pixels are required, the circuit scale can be easily reduced.
<第2実施形態の応用・変形例>
上述した第2実施形態では、補正候補とする画素数を「6」としたが、これに限られず、例えば図9の(3)に示されるように「1」としても良い。補正候補とする画素数を「1」とする場合、例えば補正部315では、カウント値Pcの有効値を「0」のみとし、判別部310では、第2の場合の境界を判別したときに、判別信号Jdgを、その判別時からドットクロック信号Clkの5周期分だけ遅延させてHレベルとする構成とする。
このような構成において、境界の後側が補正候補となる場合、図12に示されるように、判別信号Jdgは、映像信号D8がd列となるタイミングにてHレベルとなるので、カウント値Pcは、映像信号D8が境界の後側で接するe列となるタイミングにて「0」となる。このため、補正部315では、映像信号D8のうち、d列の次のe列の画素のみが補正候補となる。
一方、境界の前側が補正候補となる場合、図13に示されるように、判別信号Jdgは、映像信号D8がu列となるタイミングにてHレベルとなるので、カウント値Pcは、映像信号D8が境界の前側で接するv列となるタイミングにて「0」となる。このため、補正部315では、映像信号D8のうち、u列の次のv列の画素のみが補正候補となる。
なお、補正候補となったeまたはv列は、その階調レベルがcを下回れば、階調レベルcに置き換わり、c以上であれば、映像信号D8の階調レベルが置き換わることはない。
補正候補とする画素数については「1」、「6」以外に適宜設定可能である。
<Application / Modification of Second Embodiment>
In the second embodiment described above, the number of pixels to be corrected is set to “6”, but is not limited thereto, and may be set to “1” as illustrated in (3) of FIG. When the number of pixels to be corrected is set to “1”, for example, the
In such a configuration, when the rear side of the boundary is a correction candidate, as shown in FIG. 12, the discrimination signal Jdg becomes H level at the timing when the video signal D8 becomes the d-th column, so the count value Pc is The video signal D8 becomes “0” at the timing when the video signal D8 is in the e column that contacts the rear side of the boundary. Therefore, in the
On the other hand, when the front side of the boundary is a correction candidate, as shown in FIG. 13, the discrimination signal Jdg is at the H level at the timing when the video signal D8 becomes the u row, so that the count value Pc is the video signal D8. Becomes “0” at the timing when becomes the v-th line that touches the front side of the boundary. Therefore, in the
Note that the e or v column that is a correction candidate is replaced with the gradation level c if the gradation level is lower than c, and the gradation level of the video signal D8 is not replaced if it is greater than or equal to c.
The number of pixels to be corrected can be set as appropriate other than “1” and “6”.
上述した各実施形態において、映像信号Vid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしても良い。映像信号Vid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすれば良い。 In each of the embodiments described above, the video signal Vid-in designates the gradation level of the pixel, but it may also designate the voltage applied to the liquid crystal element directly. When the video signal Vid-in designates the applied voltage of the liquid crystal element, the boundary may be determined based on the designated applied voltage to correct the voltage.
各実施形態において、液晶素子120は、透過型に限られず、反射型であっても良い。さらに、液晶素子120は、ノーマリーブラックモードに限られず、例えばTN方式として、電圧無印加時において液晶素子120が白状態となるノーマリーホワイトモードとしてもよい。ノーマリーホワイトモードとしたとき、液晶素子120の印加電圧と透過率との関係は、図4の(b)に示されるようなV−T特性で表され、印加電圧が高くなるにつれて透過率が減少する。横電界の影響を受ける画素は、印加電圧が低い方の画素であることに変わりはないので、電圧Vcを下回る画素への印加電圧をVcに置換する点は同様である。
In each embodiment, the
<電子機器>
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図14は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
<Electronic equipment>
Next, a projection display device (projector) using the
As shown in this figure, a
このプロジェクター2100では、液晶パネル100を含む液晶表示装置が、R色、G色、B色のそれぞれに対応して3組設けられる。ライトバルブ100R、100Gおよび100Bの構成は、上述した液晶パネル100と同様である。R色、G色、B色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100Gおよび100がそれぞれ駆動される構成となっている。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ群2114によってカラー画像が投射されることとなる。
In the
なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
Since light corresponding to each of R color, G color, and B color is incident on the
電子機器としては、図14を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。 As electronic devices, in addition to the projector described with reference to FIG. 14, a television, a viewfinder type / monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation Video phones, POS terminals, digital still cameras, mobile phones, devices equipped with touch panels, and the like. Needless to say, the liquid crystal display device can be applied to these various electronic devices.
1…液晶表示装置、30…映像処理回路、100…液晶パネル、100a…素子基板、100b…対向基板、105…液晶、108…コモン電極、118…画素電極、120…液晶素子、302…境界検出部、314、315…補正部、316…D/A変換器、2100…プロジェクター。
DESCRIPTION OF
Claims (9)
入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する境界検出部と、
前記境界に接する第1画素に対し、入力した映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第3電圧に補正する補正部と、
を備えることを特徴とする映像処理回路。 A video processing circuit that inputs a video signal designating an applied voltage of a liquid crystal element for each pixel and defines an applied voltage of the liquid crystal element based on the processed video signal,
A boundary detection unit that detects a boundary between a first pixel in which an applied voltage specified by an input video signal is lower than the first voltage and a second pixel in which the applied voltage is greater than or equal to a second voltage greater than the first voltage. When,
When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage for the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the first pixel is A correction unit that corrects the applied voltage specified by the input video signal to the third voltage;
A video processing circuit comprising:
検出された境界に接する第1画素の印加電圧が前記第3電圧以上である場合に、当該第1画素に対応する液晶素子への印加電圧を、前記映像信号で指定される印加電圧とする
ことを特徴とする請求項1に記載の映像処理回路。 The correction unit is
When the applied voltage of the first pixel in contact with the detected boundary is equal to or higher than the third voltage, the applied voltage to the liquid crystal element corresponding to the first pixel is set to the applied voltage specified by the video signal. The video processing circuit according to claim 1.
前記第1画素と前記第2画素とが水平方向に隣接するときを前記境界として検出する
ことを特徴とする請求項1または2に記載の映像処理回路。 The boundary detection unit
The video processing circuit according to claim 1, wherein the boundary is detected when the first pixel and the second pixel are adjacent to each other in the horizontal direction.
入力した映像信号と、当該入力した映像信号を1画素分遅延した信号との比較によって前記境界を検出する
ことを特徴とする請求項3に記載の映像処理回路。 The boundary detection unit
The video processing circuit according to claim 3, wherein the boundary is detected by comparing an input video signal with a signal obtained by delaying the input video signal by one pixel.
前記境界に接する第1画素に対して前記境界とは反対側に位置する1以上の画素について、その印加電圧が前記第3電圧を下回る場合に、当該画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第3電圧に補正する
ことを特徴とする請求項1に記載の映像処理回路。 The correction unit is
When the applied voltage is lower than the third voltage with respect to one or more pixels located on the opposite side of the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the pixel is The video processing circuit according to claim 1, wherein the applied voltage specified by the input video signal is corrected to the third voltage.
請求項1乃至5のいずれかに記載の映像処理回路。 The video processing circuit according to claim 1, wherein the third voltage is 1.5 volts or less.
入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出し、
前記境界に接する第1画素に対し、入力した映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第3電圧に補正する
ことを特徴とする映像処理方法。 A video processing method for inputting a video signal designating an applied voltage of a liquid crystal element for each pixel and defining an applied voltage of the liquid crystal element based on the processed video signal,
Detecting a boundary between a first pixel in which an applied voltage specified by an input video signal is lower than a first voltage and a second pixel in which the applied voltage is greater than or equal to a second voltage greater than the first voltage;
When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage for the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the first pixel is A video processing method, wherein the applied voltage specified by the input video signal is corrected to the third voltage.
画素毎に前記液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを、有し、
前記映像処理回路は、
入力した映像信号で規定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する境界検出部と、
前記境界に接する第1画素に対し、入力した映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第3電圧に補正する補正部と、
を備えることを特徴とする液晶表示装置。 A liquid crystal panel having a liquid crystal element in which a liquid crystal is sandwiched between a pixel electrode provided corresponding to each of the plurality of pixels on the first substrate and a common electrode provided on the second substrate;
A video processing circuit that inputs a video signal designating an applied voltage of the liquid crystal element for each pixel and defines an applied voltage of the liquid crystal element based on the processed video signal;
The video processing circuit includes:
A boundary detection unit that detects a boundary between a first pixel in which an applied voltage defined by an input video signal is lower than the first voltage and a second pixel in which the applied voltage is equal to or greater than a second voltage that is greater than the first voltage. When,
When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage for the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the first pixel is A correction unit that corrects the applied voltage specified by the input video signal to the third voltage;
A liquid crystal display device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014137469A JP2014219686A (en) | 2014-07-03 | 2014-07-03 | Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014137469A JP2014219686A (en) | 2014-07-03 | 2014-07-03 | Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013059663A Division JP5574000B2 (en) | 2013-03-22 | 2013-03-22 | Signal processing device, liquid crystal display device, electronic device, and signal processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014219686A true JP2014219686A (en) | 2014-11-20 |
Family
ID=51938113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014137469A Withdrawn JP2014219686A (en) | 2014-07-03 | 2014-07-03 | Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014219686A (en) |
-
2014
- 2014-07-03 JP JP2014137469A patent/JP2014219686A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5233920B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
JP5229162B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
JP5381807B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
JP5598014B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
JP5370169B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
JP5707973B2 (en) | Video processing method, video processing circuit, liquid crystal display device, and electronic apparatus | |
JP5556234B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
JP5370214B2 (en) | Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus | |
JP5304684B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
JP5454092B2 (en) | VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE | |
US8081284B2 (en) | Video processing circuit, liquid crystal display device, electronic apparatus, and video processing method | |
JP5217734B2 (en) | Electro-optical device, driving method, and electronic apparatus | |
JP6078965B2 (en) | Video processing circuit, video processing method, and electronic device | |
JP5601173B2 (en) | Video processing method, video processing circuit, liquid crystal display device, and electronic apparatus | |
JP2011107497A (en) | Image processing circuit, processing method thereof, liquid crystal display device, and electronic apparatus | |
JP5370021B2 (en) | Liquid crystal display device, driving method, and electronic apparatus | |
JP5574000B2 (en) | Signal processing device, liquid crystal display device, electronic device, and signal processing method | |
JP2010026281A (en) | Electrooptical apparatus, driving method and electronic device | |
JP5510580B2 (en) | Signal processing device, signal processing method, liquid crystal display device, and electronic apparatus | |
JP2014219686A (en) | Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus | |
JP2013156368A (en) | Video processing circuit, video processing method, liquid crystal display device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |