JP2014216335A - 光発電素子 - Google Patents

Abstract

【課題】最大出力が高く、発電効率に優れる光発電素子を提供する。【解決手段】ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側に積層されるｎ型非晶質系半導体薄膜１３と、ｎ型結晶半導体基板１１の他側に積層されるｐ型非晶質系半導体薄膜１６とを備え、一側が光入射面として用いられる光発電素子１０において、ｎ型非晶質系半導体薄膜１３を構成するｎ型非晶質系半導体がｎ型非晶質系炭化シリコンＳｉ１−ｘＣｘ（０．０５≦ｘ≦０．２５）である。【選択図】図１

Description

本発明は、ヘテロ接合を有する光発電素子（太陽電池）に関する。

ＣＯ_２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子がある。

このような光発電素子として、図２に示す構造の光発電素子２０が開発されている。光発電素子２０は、ｎ型結晶半導体基板２１の一側に第１の真性非晶質系半導体薄膜２２、ｎ型非晶質系半導体薄膜２３及び第１の透明導電膜２４がこの順に積層され、ｎ型結晶半導体基板２１の他側に第２の真性非晶質系半導体薄膜２５、ｐ型非晶質系半導体薄膜２６及び第２の透明導電膜２７がこの順に積層されている。また、第１の透明導電膜２４の表面に第１の集電極２８が、第２の透明導電膜２７の表面には第２の集電極２９が配設され、第２の集電極２９に対して第１の集電極２８の面積を小さくしている。このような構造を有する光発電素子２０において、第1の集電極２８側を主たる光入射面として用いることで、光発電素子２０内部への光の入射効率が高まり、その結果出力特性が向上する（特許文献１参照）。

特許第５０３１００７号公報

特許文献１の光発電素子においては、光入射面側に積層されるｎ型非晶質系半導体薄膜にｎ型非晶質シリコンが用いられている。例えばｐ型非晶質系半導体薄膜形成面側を光入射面とした場合、ｎ型結晶半導体基板へ入射した光が最も多く吸収される入射面側に強い電界が形成されることにより、電子正孔対を効率的に分離回収できる。しかし、特許文献１の光発電素子においては、逆に光入射面側とは反対の面側に強い電界が形成されることになるので、光入射面側のｎ型非晶質系半導体薄膜（ｎ型非晶質シリコン）付近で生成された電子正孔対を効率よく回収することは技術的な難易度が高くなる。そのうえ、ｎ型非晶質シリコンはｎ型非晶質系炭化シリコン等に比べて吸収係数が大きく、透光性が十分ではないため、光入射面側にｎ型非晶質シリコンを積層させた光発電素子は、入射した光に対して素子内部（ｐｎ接合部分）にまで到達する際の光減少量が大きく、発電効率が十分であるとはいえない。

本発明はかかる事情に鑑みてなされたもので、最大出力（Ｐｍａｘ）が高く、発電効率に優れる光発電素子を提供することを目的とする。

前記目的に沿う本発明に係る光発電素子は、ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側に積層されるｎ型非晶質系半導体薄膜と、前記ｎ型結晶半導体基板の他側に積層されるｐ型非晶質系半導体薄膜とを備え、一側が光入射面として用いられる光発電素子において、
前記ｎ型非晶質系半導体薄膜を構成するｎ型非晶質系半導体がｎ型非晶質系炭化シリコンＳｉ_１−ｘＣ_ｘ（０．０５≦ｘ≦０．２５）である。

本発明に係る光発電素子は、ｎ型結晶半導体基板に対して光入射面側に設けたｎ型非晶質系半導体薄膜を所定元素比の炭化シリコンから形成している。このようなｎ型非晶質系炭化シリコンは、バンドギャップが適当な大きさとなっており、最大出力等を高めることができる。

本発明に係る光発電素子において、前記ｎ型結晶半導体基板が一側の面に形成された凹凸構造を有することが好ましい。このような凹凸構造を設けることで、光の乱反射による光閉じ込め効果が生じ、最大出力等を高めることができる。

本発明に係る光発電素子において、前記ｎ型非晶質系半導体薄膜の一側に積層される第１の透明導電膜を備え、該第１の透明導電膜の膜厚が５０ｎｍ以上７０ｎｍ以下であることが好ましい。このような膜厚の第１の透明導電膜を一側に設けることにより、透光性と集電性とをバランスよく高めることなどができ、最大出力等をさらに高めることができる。

本発明に係る光発電素子において、前記ｐ型非晶質系半導体薄膜の他側に積層される第２の透明導電膜を備えることが好ましい。このように、基板を基準に光入射面と反対側（他側）に透明導電膜を設けることにより、最大出力等をより高めることができる。

本発明に係る光発電素子において、前記ｐ型非晶質系半導体薄膜の膜厚が１ｎｍ以上６ｎｍ未満であることが好ましい。ｐ型非晶質系半導体薄膜をこのような範囲の膜厚とすることで、キャリアの再結合の発生と直列抵抗とをバランスよく低減することができる。

本発明に係る光発電素子において、前記ｎ型結晶半導体基板と前記ｎ型非晶質系半導体薄膜との間に介在する第１の真性非晶質系半導体薄膜と、前記ｎ型結晶半導体基板と前記ｐ型非晶質系半導体薄膜との間に介在する第２の真性非晶質系半導体薄膜とをさらに有することが好ましい。このように、ｎ型結晶半導体基板とｎ型非晶質系半導体薄膜及びｐ型非晶質系半導体との間にそれぞれ真性非晶質系半導体薄膜を介在させることで、光生成キャリアの再結合を抑制し、最大出力等をより高めることができる。

ここで、真性非晶質系半導体薄膜における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。「非晶質系」とは、非晶質のみならず、微結晶を含む意味である。また、「微結晶」とは、ラマン分光法により結晶ピークが観察されるものを意味する。

本発明に係る光発電素子は、最大出力が高く、発電効率に優れる。

本発明の一実施の形態に係る光発電素子を示す端面図である。 従来例に係る光発電素子を示す端面図である。 実施例１及び比較例３の測定結果を示すグラフである。 実施例１〜４、比較例１〜３の測定結果を示すグラフである。 参考例１の測定結果を示すグラフである。 膜厚測定方法を示す模式図である。

続いて、添付した図面を参照しながら本発明を具体化した実施の形態について説明する。
図１に示すように、本発明の一実施の形態に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側）にこの順で積層される第１の真性非晶質系半導体薄膜１２、ｎ型非晶質系半導体薄膜１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側（図１における下側）にこの順で積層される第２の真性非晶質系半導体薄膜１５、ｐ型非晶質系半導体薄膜１６及び第２の透明導電膜１７とを有する。さらに、光発電素子１０は、第１の透明導電膜１４の表面（一側）に配設される集電極１８と、第２の透明導電膜１６の表面（他側）に配設される集電極１９とを有する。

ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体の基板であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成する結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。

ｎ型結晶半導体基板１１の一側の面には、微細な凹凸構造が形成されている。この凹凸構造は他側の面にも形成されていてもよい。この凹凸構造は、光の乱反射による光閉じ込めを有効にする。この凹凸構造の高さとしては、数μｍ〜数十μｍ程度である。このような凹凸構造は、例えば、約１〜５質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより得ることが出来る。本実施の形態においては、ｎ型結晶半導体基板１１の上下（一側及び他側）の面の略全面を覆うように多数のピラミッド形状を有する凹凸構造が不規則に配置されている（図示しない）。前記凹凸構造の高さ（大きさ）は不揃いであって、隣り合う凹凸部の一部が重なっていてもよい。

第１の真性非晶質系半導体薄膜１２は、ｎ型結晶半導体基板１１の一側に積層されている。換言すれば、真性非晶質系半導体薄膜１２は、ｎ型結晶半導体基板１１とｎ型非晶質系半導体薄膜１３との間に介在している。第１の真性非晶質系半導体薄膜１２を構成する半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からシリコンが好ましい。真性非晶質系半導体薄膜１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができ、４ｎｍ以下が好ましい。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、短絡電流の低下や、光吸収量の増加が生じやすくなる。

第１の真性非晶質系半導体薄膜１２は、例えば、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により製膜することができる。プラズマＣＶＤ法により、シリコンから構成される第１の真性非晶質系半導体薄膜１２を形成する場合、原料ガスとしては例えばＳｉＨ_４とＨ_２との混合ガスを用いることができる。

ｎ型非晶質系半導体薄膜１３は、真性非晶質系半導体薄膜１２の一側に積層されている。ｎ型非晶質系半導体薄膜１３を構成するｎ型非晶質系半導体は、Ｓｉ_１−ｘＣ_ｘ（０．０５≦ｘ≦０．２５）で表される炭化シリコンであり、０．１≦ｘ≦０．２であることが好ましい。ＳｉとＣとの比がこのような範囲のｎ型非晶質系炭化シリコンを用いることで、バンドギャップを適当な範囲に制御することができ、発電効率を高めることができる。

ｎ型非晶質系半導体薄膜１３は、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により製膜することができる。プラズマＣＶＤ法により形成する場合、原料ガスとしては例えばＳｉＨ_４とＨ_２と炭化水素（例えばＣＨ_４）との混合ガスを用いることができる。なお、前記組成比ｘは、原料ガスにおける炭化水素の比率を変更することなどにより調整することができる。

ｎ型非晶質系半導体薄膜１３の膜厚としては、特に限定されないが、例えば２ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。このような範囲の膜厚とすることで、キャリアの再結合を抑制しつつ光の高透過性を維持することができる。

第１の透明導電膜１４は、ｎ型非晶質系半導体薄膜１３の一の面側に積層されている。第１の透明導電膜１４を構成する透明電極材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、タングステンドープインジウム酸化物（Ｉｎｄｉｕｍ Ｔｕｎｇｓｔｅｎ Ｏｘｉｄｅ：ＩＷＯ）、セリウムドープインジウム酸化物（Ｉｎｄｉｕｍ Ｃｅｒｉｕｍ Ｏｘｉｄｅ：ＩＣＯ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（アルミドープＺｎＯ）、ＧＺＯ（ガリウムドープＺｎＯ）等の公知の材料を挙げることができる。これらの中でも、良好な導電性と透光性とを両立させることができるなどの点から、ＩＷＯが好ましい。また、第１の透明導電膜１４の膜厚も特に限定されないが、透光性と集電性とを両立させることができるなどの点から５０ｎｍ以上７０ｎｍ以下が好ましく、６０ｎｍ以上６８ｎｍ以下がより好ましい。

第１の透明導電膜１４の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等、公知の方法を用いることができるが、イオンプレーティング法を用いることが好ましい。高エネルギー粒子が生じないイオンプレーティング法により形成することにより、ｎ型非晶質系半導体薄膜１３表面の劣化を抑制することができる。従って、このようにすることで、良好な品質を維持したｎ型非晶質系半導体薄膜１３を用いることができ、発電効率を高めることができる。また、イオンプレーティング法を用いることで、密着性の高い第１の透明導電膜１４を形成でき、このことも発電効率を高める原因になっていると考えられる。

第２の真性非晶質系半導体薄膜１５は、ｎ型結晶半導体基板１１の他側に積層されている。第２の真性非晶質系半導体薄膜１５を構成する半導体や製膜方法は、第１の真性非晶質系半導体薄膜１２と同様とすることができる。第２の真性非晶質系半導体薄膜１５の膜厚としては、例えば１ｎｍ以上１０ｎｍ以下とすることができる。

ｐ型非晶質系半導体薄膜１６は、第２の真性非晶質系半導体薄膜１５の他側に積層されている。ｐ型非晶質系半導体薄膜１６の膜厚としては特に限定されないが、例えば１ｎｍ以上６ｎｍ未満が好ましく、２ｎｍ以上５ｎｍ以下がさらに好ましい。このような範囲の膜厚とすることで、キャリアの再結合の発生と直列抵抗とをバランスよく低減することができる。

ｐ型非晶質系半導体薄膜１６を構成する半導体としては、ｐ型非晶質系のシリコンのほか、ＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｐ型非晶質系半導体薄膜１６も、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により製膜することができる。プラズマＣＶＤ法により、シリコンから構成されるｐ型非晶質系半導体薄膜１６を形成する場合、原料ガスとしては例えばＳｉＨ_４とＨ_２とＢ_２Ｈ_６との混合ガスを用いることができる。

第２の透明導電膜１７は、ｐ型非晶質系半導体薄膜１６の他側に積層されている。第２の透明導電膜１７を形成する材料や製膜方法は、第１の透明導電膜１４と同様である。第２の透明導電膜１７の膜厚としては、特に限定されないが例えば５０ｎｍ以上１００ｎｍ以下程度である。なお、光発電素子１０においては、両面に透明導電膜１４、１７がそれぞれ設けられている。すなわち、光が入射しない側にも透明な導電膜を積層している。このように、ｎ型非晶質系半導体薄膜１３又はｐ型非晶質系半導体薄膜１６と集電極１８、１９との間に透明導電膜１４、１７を設けることにより発電効率を高めることができる。

集電極１８、１９は、互いに平行に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行に形成される複数のフィンガー電極を有する。

バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。

集電極１８、１９の配設は公知の方法で行うことができる。集電極１８、１９の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１８、１９に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）によりの透明導電膜１４、１７上に固定することができる。

このような構造を有する光発電素子１０は、通常、複数のものを直列に接続して使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。

光発電素子１０においては、一側（ｐｎ接合部分を基準にｎ型非晶質系半導体薄膜１３側）を光入射面として使用される。この場合の光発電素子１０の波長４００ｎｍの光における外部量子効率は、例えば７０％以上であり、７５％以上とすることができ、優れた発電効率を有する。なお、外部量子効率を向上させるために、透明導電膜１４の膜厚を薄くすると横方向の集電性の悪化により曲線因子（フィルファクター：ＦＦ）が低下し、ｎ型非晶質系半導体薄膜１３を薄くするとパッシベーション性能の悪化により開放電圧が低下する。従って、総合的に判断すると最大出力を発揮するには波長４００ｎｍの光における外部量子効率は８５％程度（８０％以上９０％以下）であることが好ましい。なお、外部量子効率は、実施例の方法（ＪＩＳＣ８９１５「結晶系太陽電池分光感度特性測定方法」）にて測定した値とする。

本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、光発電素子１０が有する第１の真性非晶質系半導体薄膜１２及び第２の真性非晶質系半導体薄膜１５は必須の構成要件ではない。また、ｎ型結晶半導体基板とｎ型非晶質系半導体薄膜とが直接接合させ、ｎ型結晶半導体基板とｐ型非晶質系半導体薄膜との間にのみ真性非晶質系半導体薄膜を介在させてもよい（図１の光発電素子１０から第１の真性非晶質系半導体薄膜１２のみを省いた構造）。このように、ｎ型結晶半導体基板とｐ型非晶質系半導体薄膜との間にのみ真性非晶質系半導体薄膜を介在させた構造とすることで、ｐｎ接合間の光生成キャリアの再結合が抑制され、一方、光入射面側（ｐｎ接合部分を基準とした一側）には真性非晶質系半導体薄膜を設けないことにより透光性が高まるため、発電効率をより高めることができる。

また、他側（光入射面と反対側）の集電極は、バスバー電極とフィンガー電極とからなる構造ではなく、全面に導電性材料が積層された構造とすることもできる。このような構造の集電極はめっきや金属箔の積層等により形成することができる。さらには、他側の第２の透明導電膜及び集電極の代わりに、めっきや金属箔から形成される不透明な導電膜を用いることもできる。他側をこのような構造にすることで、他側の集電効率を高めることができる。また、一側からの入射光のうち、ｐｎ接合部分を透過した入射光が、全面積層された集電極又は不透明な導電膜により反射するため発電効率を高めることができる。

以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。

＜実施例１〜４、参考例１〜３＞
ｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン薄膜（膜厚２ｎｍ）、ｎ型非晶質系炭化シリコン（Ｓｉ_１−ｘＣ_ｘ）薄膜（膜厚６ｎｍ）及び第１の透明導電膜（ＩＷＯ、膜厚６５ｎｍ）をこの順に積層した。なお、ｎ型単結晶シリコン基板は、両面に無数のピラミッド形状を有する微細な凹凸構造が形成されたものを用いた。この凹凸構造は、約３質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより形成した。
ついで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン薄膜（膜厚６ｎｍ）、ｐ型非晶質系シリコン薄膜（膜厚４ｎｍ）及び第２の透明導電膜（ＩＷＯ、膜厚６５ｎｍ）をこの順に積層した。各半導体薄膜（シリコン薄膜及び炭化シリコン薄膜）は、プラズマＣＶＤ法により積層した。各透明導電膜は、イオンプレーティング法により積層した。
次いで、第１及び第２の透明導電膜の表面（外側の面）にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いてスクリーン印刷により形成した。このようにして、実施例１〜４、比較例１〜２の光発電素子を得た。
一側のｎ型非晶質系炭化シリコン（Ｓｉ_１−ｘＣ_ｘ）薄膜の炭素含有率ｘは以下の通りである。ｎ型非晶質系炭化シリコン中の炭素含有率は、ＰＨＩ社製ＱｕａｎｔｅｒａＳＸＭを用いて、Ｘ線光電子分光法（ＸＰＳ）により求めた。励起Ｘ線源は単色化Ａｌ、検出領域は１００μｍφ、検出深さは約４〜５ｎｍであって、定量精度は±１ａｔｏｍｉｃ％程度である。
実施例１：ｘ＝０．０５
実施例２：ｘ＝０．１３
実施例３：ｘ＝０．１９
実施例４：ｘ＝０．２５
比較例１：ｘ＝０．２８
比較例２：ｘ＝０．３０

＜比較例３＞
ｎ型非晶質系炭化シリコン薄膜の代わりに、ｎ型非晶質シリコン薄膜を積層したこと以外は実施例１等と同様にして比較例３の光発電素子を得た。

＜参考例１＞
一側に、第１の真性非晶質系シリコン薄膜（膜厚７ｎｍ）、ｎ型非晶質系シリコン薄膜（膜厚５ｎｍ）及び第１の透明導電膜（膜厚６５ｎｍ）をこの順に積層し、他側に、第２の真性非晶質系シリコン薄膜（膜厚７ｎｍ）、ｐ型非晶質系シリコン薄膜（膜厚５ｎｍ）及び第２の透明導電膜（膜厚６５ｎｍ）をこの順に積層したこと以外は実施例１等と同様にして参考例３の光発電素子を得た。

実施例１及び比較例３における各光発電素子の外部量子効率（ＥＱＥ／％）及び反射率（Ｒｅｆｌｅｃｔａｎｃｅ／％）を測定し、内部量子効率（ＩＱＥ／％）を算出した。なお、光入射面は一側とした。これらの測定結果を図３に示す。また、外部量子効率は、ＪＩＳＣ８９１５「結晶系太陽電池分光感度特性測定方法」に定められた方法に準拠して測定した。

図３に示されるように、ｎ型非晶質系炭化シリコン（ｘ＝０．０５）を光入射面側に備える実施例１の光発電素子の３００ｎｍから６００ｎｍにおける外部量子効率及び内部量子効率は、ｎ型非晶質シリコン薄膜に比べて高い。具体的には、ｎ型非晶質系炭化シリコン薄膜を光入射面側に備える光発電素子の波長４００ｎｍにおける外部量子効率は７５％以上と高く、波長４００ｎｍにおける内部量子効率も８０％以上と高いので、すなわち発電効率が高いことがわかる。

次に、実施例１〜４、及び比較例１〜３における各光発電素子の曲線因子（フィルファクター：ＦＦ）、最大出力Ｐｍａｘを測定した。なお、一側を主たる光入射面として測定した。測定結果を図４に示す。比較例３の炭素含有率（図中Ａｔｏｍｉｃ ｃｏｎｃｅｎｔｒａｔｉｏｎ ｒａｔｉｏ ｏｆ Ｃ ｃｏｎｔａｉｎｅｄ ｘ）はＸＰＳの検出下限である１％未満であったため、炭素含有率＝０としてプロットしている。

図４に示されるように、ｎ型非晶質系炭化シリコン薄膜の炭素含有率が０．１９を超えたあたりからＦＦが悪化しており、その結果炭素含有率が０のｎ型非晶質シリコン薄膜を備える光発電素子（比較例３）に比べ、炭素含有率が０．０５〜０．２５のｎ型非晶質系炭化シリコン薄膜を備える光発電素子（実施例１〜４）のＰｍａｘは高く、炭素含有率が０．２５を超えたｎ型非晶質系炭化シリコン薄膜を備える光発電素子（比較例１、２）のＰｍａｘは低いことがわかる。このことから、ｎ型非晶質系炭化シリコン薄膜は、Ｓｉ_１−ｘＣ_ｘ（０．０５≦ｘ≦０．２５）で表されるものがよいことがわかる。

以下、本実施例の作用効果について詳しく説明する。図５に参考例１の光発電素子の外部量子効率（ＥＱＥ／％）を示す。なお、図中の実線（ｉｎｃｉｄｅｎｔ ｌｉｇｈｔ ｆｒｏｍ ｔｈｅ ｎ＋−ａ−Ｓｉ：Ｈ ｓｉｄｅ）は一側を光入射面として測定し、図中の破線（ｉｎｃｉｄｅｎｔ ｌｉｇｈｔ ｆｒｏｍ ｔｈｅ ｐ＋−ａ−Ｓｉ：Ｈ ｓｉｄｅ）は他側を光入射面として測定した値である。参考例１の光発電素子における各薄膜層の膜厚は一側と他側とで対称であるものの、一側を光入射面とした場合の３００ｎｍから６００ｎｍにおける外部量子効率は、他側を光入射面とした場合よりも高いことがわかる。この結果は、p型非晶質系シリコン薄膜の吸収係数がｎ型非晶質系シリコン薄膜の吸収係数よりも高いことを示唆している。すなわち、ｎ型非晶質系シリコン薄膜が形成されている一側を光入射面としたほうが、ｐ型非晶質系シリコン薄膜が形成されている他側を光入射面とするよりも、光学的ロスは少ないことがわかる。ただし、ｎ型非晶質系シリコン薄膜が形成されている一側を光入射面とすると、光入射面側とは逆の面側に強い電界が形成されることになるので、光入射面側のｎ型非晶質系半導体薄膜（ｎ型非晶質シリコン薄膜）付近で生成された電子正孔対を効率よく回収することは技術的な難易度が高くなる。具体的には、例えばＣＺ法で引き上げられたｎ型単結晶シリコン基板の比抵抗が０．５〜３．０Ωｃｍであった場合、１ｍｓ以上の少数キャリアライフタイムを有していなければ最大出力を発揮できない。ここでいうパッシベーション性能を高めるとは少数キャリアライフタイムを高めることと同義であり、主に、単結晶シリコン基板と非晶質系半導体薄膜との接合界面の欠陥密度（界面準位密度）を低減化させる意味と、透明導電膜と非晶質系シリコン薄膜との間の金属−半導体接合部との空間電荷層のオーバーラップを防ぐ意味とを含んでいる。特に後者は、金属−半導体接合部のバンドベンディングの結果として引き起こされるものであって、ｎ型非晶質系半導体薄膜を薄くしすぎると著しい少数キャリアライフタイムの低下を招く。このため、一側のｎ型非晶質系半導体薄膜の膜厚は、例えば２ｎｍ以上２０ｎｍ以下が好ましく、光学ロスの低減等も考慮すると３ｎｍ以上１０ｎｍ以下がより好ましい。すなわち、単にｎ型非晶質系半導体薄膜を薄く積層して外部量子効率を高めるだけでは最大出力を発揮できず、ｎ型非晶質系半導体薄膜を吸収係数のより小さなｎ型非晶質系炭化シリコンに置き換えることによって最大出力を発揮することができる。

ここで、本明細書における各膜（ｎ型非晶質系半導体薄膜等）の膜厚について説明する。平滑部５１と凹凸部（凹凸構造）５２を両方有する仮想的な基板５０を図６に示す。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、基板５０に垂直な厚さt、平面に垂直な厚さｔ’、凹凸部５２の角度αをそれぞれ測定することができる。本明細書において、平滑部５１に積層された非晶質系シリコン薄膜５３の膜厚はｔを指し、凹凸部５２に積層された非晶質系シリコン薄膜５３の膜厚はｔ’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚評価方法を用いるのが好ましい。例えば、ＫＯＨ又はＮａＯＨを４０〜５０℃に加熱した液で非晶質系シリコン薄膜５３をウェットエッチングすることにより段差５４を形成させ、触針段差計を用いた膜厚評価方法によりｔが測定される。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つので、測定されたｔにより、ｔ’が算出される。ＴＥＭ測定で得られたｔ’と、触針段差計を用いた膜厚評価方法により算出されたｔ’とは一致することが確認されたので、触針段差計を用いた膜厚評価方法を採用した。なお、触針段差計を用いた膜厚評価方法は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定方法である。前記膜厚評価方法により、透明導電膜の膜厚についても同様に測定することができる。

１０：光発電素子、１１：ｎ型結晶半導体基板、１２：第１の真性非晶質系半導体薄膜、１３：ｎ型非晶質系半導体薄膜、１４：第１の透明導電膜、１５：第２の真性非晶質系半導体薄膜、１６：ｐ型非晶質系半導体薄膜、１７：第２の透明導電膜、１８、１９：集電極、５０：基板、５１：平滑部、５２：凹凸部、５３：非晶質系シリコン薄膜、５４：段差

Claims (6)

1. ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側に積層されるｎ型非晶質系半導体薄膜と、前記ｎ型結晶半導体基板の他側に積層されるｐ型非晶質系半導体薄膜とを備え、一側が光入射面として用いられる光発電素子において、
   前記ｎ型非晶質系半導体薄膜を構成するｎ型非晶質系半導体がｎ型非晶質系炭化シリコンＳｉ_１−ｘＣ_ｘ（０．０５≦ｘ≦０．２５）であることを特徴とする光発電素子。
2. 請求項１記載の光発電素子において、前記ｎ型結晶半導体基板が一側の面に形成された凹凸構造を有することを特徴とする光発電素子。
3. 請求項１又は２記載の光発電素子において、前記ｎ型非晶質系半導体薄膜の一側に積層される第１の透明導電膜を備え、該第１の透明導電膜の膜厚が５０ｎｍ以上７０ｎｍ以下であることを特徴とする光発電素子。
4. 請求項１〜３のいずれか１項に記載の光発電素子において、前記ｐ型非晶質系半導体薄膜の他側に積層される第２の透明導電膜を備えることを特徴とする光発電素子。
5. 請求項１〜４のいずれか１項に記載の光発電素子において、前記ｐ型非晶質系半導体薄膜の膜厚が１ｎｍ以上６ｎｍ未満であることを特徴とする光発電素子。
6. 請求項１〜５のいずれか１項に記載の光発電素子において、前記ｎ型結晶半導体基板と前記ｎ型非晶質系半導体薄膜との間に介在する第１の真性非晶質系半導体薄膜と、前記ｎ型結晶半導体基板と前記ｐ型非晶質系半導体薄膜との間に介在する第２の真性非晶質系半導体薄膜とをさらに有することを特徴とする光発電素子。
   
   
   

Images