JP2014207440A - 不揮発性記憶装置及びその製造方法 - Google Patents

Abstract

【課題】不揮発性記憶装置の読み取り及び、書き込み動作に必要な消費電力を低減すると共に、高速に動作させる。【解決手段】不揮発性記憶装置１０は、上部電極１０３と、抵抗変化層１０２、下部電極１０１と、を有する複数の不揮発性記憶素子と、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極１０１の最下部から上部電極１０３の最上部より高い位置までの層を形成する第１の絶縁膜１０４と、第１の絶縁膜１０４上に形成する層であって、第１の絶縁膜１０４より大きい平均空孔を有する、または、第１の絶縁膜１０４の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜１０５と、第２の絶縁膜１０５及び第１の絶縁膜１０４を部分的に貫通し、複数の不揮発性記憶素子の上部電極１０３のうち少なくとも一つと接続する導電層１０６と、を備えている。【選択図】図１

Description

本開示は、与えられる電気的信号に応じて抵抗状態が変化する抵抗変化型の不揮発性記憶装置及びその製造方法に関する。

近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電などの電子機器が、より一層高機能化している。このため、不揮発性記憶装置の大容量化、書き込み電力の低減などの低消費電力化、書き込み／読み出し時間の高速化、及び長寿命化などの要求が高まっている。これらの要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界がある。不揮発性記憶素子のうち、抵抗変化材料を記憶部の材料として用いる素子は、抵抗変化素子と呼ばれる。抵抗変化素子は、単純な構造で構成することができる。このため、さらなる微細化、高速化及び低消費電力化が期待され、研究開発が進んでいる。

ここで、抵抗変化素子とは、電圧パルスの印加により抵抗状態が可逆的に変化する性質を有し、抵抗状態の各々に情報を対応させることにより、情報を不揮発的に記憶することが可能な素子のことをいう。

より具体的には、抵抗変化素子は、下部電極層と上部電極層との間に、抵抗変化材料を用いて形成された抵抗変化層を備えた単純な構成をしている。バイポーラ型の抵抗変化素子の場合、下部電極層と上部電極層の間（電極間）に極性が異なる電圧パルスを印加するときに、抵抗変化層に抵抗変化現象が生じる。すなわち、例えば、負電圧パルスを電極間に印加した場合、抵抗変化層は低抵抗状態となる。逆に、正電圧パルスを電極間に印加した場合、抵抗変化層は高抵抗状態となる。

このような抵抗変化素子は、例えば、低抵抗状態と高抵抗状態の一方に“０”を、他方に“１”を割り当てることにより、２値を記憶できる。抵抗変化素子を用いた不揮発性記憶装置は、抵抗変化層が高抵抗状態と低抵抗状態の少なくとも２つの状態に変化することを利用して、抵抗変化素子の各々に対し、抵抗状態に応じた情報の書き込み、読み出しを行う記憶装置である。

抵抗変化素子に関する技術としては、例えば、酸素含有率の異なる２つのタンタル酸化物層を積層して抵抗変化層に用いた抵抗変化素子が、特許文献１および特許文献２に開示されている。

特許文献１は、下部電極と、上部電極と、下部電極と上部電極との間に介在し、両電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、を備え、抵抗変化層は、その厚み方向において、ＴａＯ_ｘ（但し、０＜ｘ＜２．５）で表される組成を有する第１の酸素不足型のタンタル酸化物を含む第１の領域と、ＴａＯ_ｙ（但し、ｘ＜ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物を含む第２の領域と、を有している、不揮発性記憶素子を開示する。

特許文献２は、第１の金属配線と、第１の金属配線上に形成され、第１の金属配線に接続されるプラグと、下部電極と上部電極と抵抗変化層とを含み、プラグ上に形成され、プラグが下部電極と接続されている積層体と、積層体上に形成され、上部電極と直接接続される第２の金属配線と、積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層とを備え、第２の金属配線の下面の一部は、積層体の上面より下側に存在する、不揮発性記憶素子を開示する。

国際公開第２００８／１４９４８４号 国際公開第２００８／０５９７０１号

不揮発性記憶装置における更なる低消費電力化、高速化の要請に応えるために、抵抗変化素子の読み取り、書き込み動作を更に低電圧で、高速に動作させることが求められている。

本開示は、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を低減すると共に、高速に動作させる技術を提供する。

本開示の一態様に係る不揮発性記憶装置は、上部電極と、下部電極と、下部電極と上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子と、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極の最下部から上部電極の最上部より高い位置までの層を形成する第１の絶縁膜と、第１の絶縁膜上に形成する層であって、第１の絶縁膜より大きい平均空孔を有する、または、第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜と、第２の絶縁膜及び第１の絶縁膜を部分的に貫通し、複数の不揮発性記憶素子の上部電極のうち少なくとも一つと接続する導電層とを、備える。

本開示の一態様に係る不揮発性記憶装置は、離間して隣り合う導電層間に存在する絶縁膜によりもたらされる寄生容量を低減し、寄生容量への充放電を抑制することで、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を低減すると共に、高速に動作させることが可能となる。

図１は、本開示に係る不揮発性記憶素子を備える不揮発性記憶装置の実施の形態１における一構成例を模式的に示す断面図である。 図２Ａは、実施の形態１にかかる不揮発性記憶装置の製造方法の一例において、下部電極材料層と、抵抗変化材料層と、上部電極材料層をこの順に形成する工程を示す断面図である。 図２Ｂは、実施の形態１にかかる不揮発性記憶装置の製造方法の一例において、下部電極と、抵抗変化層と、上部電極層を形成する工程を示す断面図である。 図２Ｃは、実施の形態１にかかる不揮発性記憶装置の製造方法の一例において、下部電極と、抵抗変化層と、上部電極層とを被覆するように第１の絶縁膜を堆積する工程を示す断面図である。 図２Ｄは、実施の形態１にかかる不揮発性記憶装置の製造方法の一例において、第１の絶縁膜を平坦化する工程を示す断面図である。 図２Ｅは、実施の形態１にかかる不揮発性記憶装置の製造方法の一例において、第１の絶縁膜の上面に第２の絶縁膜を堆積する工程を示す断面図である。 図２Ｆは、実施の形態１にかかる不揮発性記憶装置の製造方法の一例において、上部電極が露出するよう、第１の絶縁膜及び第２の絶縁膜に配線トレンチ（またはビアホール）を形成する工程を示す断面図である。 図３は、本開示に係る不揮発性記憶素子を備える不揮発性記憶装置の実施の形態２における一構成例を模式的に示す断面図である。 図４Ａは、実施の形態２にかかる不揮発性記憶装置の製造方法の一例において、下部電極と、抵抗変化層と、上部電極層を形成する工程を示す断面図である。 図４Ｂは、実施の形態２にかかる不揮発性記憶装置の製造方法の一例において、下部電極と、抵抗変化層と、上部電極層とを被覆するように側壁保護膜を堆積する工程を示す断面図である。 図４Ｃは、実施の形態２にかかる不揮発性記憶装置の製造方法の一例において、側壁保護膜の一部を除去して、側壁保護層を形成する工程を示す断面図である。 図４Ｄは、実施の形態２にかかる不揮発性記憶装置の製造方法の一例において、下部電極と、抵抗変化層と、上部電極層と、側壁保護層を被覆するように第１の絶縁膜を堆積する工程を示す断面図である。 図４Ｅは、実施の形態２にかかる不揮発性記憶装置の製造方法の一例において、第１の絶縁膜を平坦化する工程を示す断面図である。 図４Ｆは、実施の形態２にかかる不揮発性記憶装置の製造方法の一例において、第１の絶縁膜の上面に第２の絶縁膜を堆積する工程を示す断面図である。 図４Ｇは、実施の形態２にかかる不揮発性記憶装置の製造方法の一例において、上部電極が露出するよう、第１の絶縁膜及び第２の絶縁膜に配線トレンチ（またはビアホール）を形成する工程を示す断面図である。 図５は、本開示に係る不揮発性記憶素子を備える不揮発性記憶装置の変形例における一構成例を模式的に示す断面図である。 図６は、本開示に係る不揮発性記憶素子を備える不揮発性記憶装置の変形例における一構成例を模式的に示す断面図である。

本開示に係る不揮発性記憶装置の一態様は、上部電極と、下部電極と、下部電極と上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子と、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極の最下部から上部電極の最上部より高い位置までの層を形成する第１の絶縁膜と、第１の絶縁膜上に形成する層であって、第１の絶縁膜より大きい平均空孔を有する、または、第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜と、第２の絶縁膜及び第１の絶縁膜を部分的に貫通し、複数の不揮発性記憶素子の上部電極のうち少なくとも一つと接続する導電層とを、備える。

本態様によれば、不揮発性記憶装置において、第２の絶縁膜は、第１の絶縁膜よりも大きい平均空孔を有する、または、第１の絶縁膜における平均炭素濃度よりも高い平均炭素濃度を有する。これにより、第２の絶縁膜の比誘電率は、第１の絶縁膜の比誘電率よりも低い。他方で、第２の絶縁膜が第１の絶縁膜より大きい平均空孔を有する場合には、第１の絶縁膜に比較して第２の絶縁膜の膜密度が低下し、機械強度が弱くなる。また、第２の絶縁膜の炭素濃度が第１の絶縁膜より大きい場合にも、第１の絶縁膜に比較して第２の絶縁膜の機械強度が弱くなる。したがって、本態様の不揮発性記憶装置は、第１の絶縁膜と比較して機械強度の弱い第２の絶縁膜を上部電極に接触させることがないため、第２の絶縁膜と上部電極との間の剥離に伴うパターン不良が起こる可能性がなくなる。また、導電層の側部には、第１の絶縁膜と、第１の絶縁膜よりも比誘電率の低い第２の絶縁膜が配置されているため、第１の絶縁膜のみに導電層が包含された場合と比較して、離間して隣り合う導電層間に存在する絶縁膜によりもたらされる寄生容量を低減できる。これにより、寄生容量への充放電が抑制されることで、導電層間の選択された不揮発性記憶素子の書き込み、読み出し時の消費電力を低減すると共に、動作を高速化することができる。

また、上記不揮発性記憶装置の一態様において、第１の絶縁膜は、複数の不揮発性記憶素子の上部電極の上面及び側壁のうち少なくとも一部に物理的に接触してもよい。

また、上記不揮発性記憶装置の一態様において、導電層の最下部は、複数の不揮発性記憶素子の上部電極の最下部よりも高い位置にあってもよい。

また、上記不揮発性記憶装置の一態様において、導電層の幅は、導電層が接続する複数の不揮発性記憶素子の上部電極の上面の幅より広く、上部電極と接続される導電層は、上部電極の上面全体を被覆してもよい。

また、上記不揮発性記憶装置の一態様において、導電層は、配線およびビアのうちの少なくともいずれか一方であってもよい。

また、上記不揮発性記憶装置の一態様において、複数の不揮発性記憶素子の上部電極は、イリジウム、白金、金、銀及びパラジウムからなる群より選択される少なくともいずれか一種の金属を含んでもよい。

また、本開示に係る不揮発性記憶装置の別の一態様は、上部電極と、下部電極と、下部電極と上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子と、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極の最下部から上部電極の最上部より高い位置までの層を形成する第１の絶縁膜と、第１の絶縁膜上に形成する層であって、第１の絶縁膜より大きい平均空孔を有する、または、第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜と、第２の絶縁膜及び第１の絶縁膜を部分的に貫通し、複数の不揮発性記憶素子の上部電極のうち少なくとも一つと接続する導電層と、複数の不揮発性記憶素子の側壁を被覆する絶縁性の保護層であって、少なくとも抵抗変化層の側面を被覆する複数の側壁保護層と、を備える。

本態様によれば、側壁保護層を有することにより、不揮発性記憶素子形成後の絶縁膜の成膜工程及び熱処理工程における、絶縁膜（例えば、第１の絶縁膜）から抵抗変化層の側面への酸素の進入を抑制できる。これにより、抵抗変化層の側面の酸化を抑制し、抵抗変化層の実効的な断面積のばらつきを抑制できる。さらに、積層体の側壁が側壁保護層で被覆されていることにより、導電層形成工程において、導電層と抵抗変化層との間にリークパスの形成を抑制できる。これらにより、本開示の一形態に係る不揮発性記憶素子は、抵抗変化時に不揮発性記憶素子に印加される電圧のばらつきを抑制できるため、歩留りの低下を防ぐことができる。

また、上記不揮発性記憶装置の別の一態様において、上部電極の側壁の側壁保護層に被覆されていない部分は、第１の絶縁膜および導電層のうちの少なくともいずれか一方で被覆されていてもよい。

また、上記不揮発性記憶装置の別の一態様において、導電層の最下部は、不揮発性記憶素子の上部電極の最上部と最下部との間の位置にあって側壁保護層と接していてもよい。

また、上記不揮発性記憶装置の別の一態様において、導電層の最下部は、不揮発性記憶素子の上部電極の最下部より抵抗変化層側の位置にあって側壁保護層と接していてもよい。

また、本開示の不揮発性記憶装置の製造方法の一態様は、上部電極と、下部電極と、下部電極と上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子を形成し、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極の最下部から上部電極の最上部より高い位置までの層として第１の絶縁膜を形成し、第１の絶縁膜より大きい平均空孔を有する、または、第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜を第１の絶縁膜上に形成し、第２の絶縁膜及び第１の絶縁膜を部分的に貫通し、複数の不揮発性記憶素子の上部電極のうち少なくとも一つと接続する導電層を形成する。

本態様によれば、不揮発性記憶装置において、機械強度の弱い第２の絶縁膜を上部電極に接触させることがないため、第２の絶縁膜と上部電極間の剥離に伴うパターン不良を抑制できる。

また、本開示の不揮発性記憶装置の製造方法の別の一態様は、上部電極と、下部電極と、下部電極と上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子を形成し、複数の不揮発性記憶素子の側壁のうち少なくとも抵抗変化層の側面を被覆する複数の側壁保護層を形成し、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極の最下部から上部電極の最上部より高い位置までの層として第１の絶縁膜を形成し、第１の絶縁膜より大きい平均空孔を有する、または、第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜を第１の絶縁膜上に形成し、第２の絶縁膜及び第１の絶縁膜を部分的に貫通し、複数の不揮発性記憶素子の上部電極のうち少なくとも一つと接続する導電層を形成する。

本態様によれば、側壁保護層を設けることで、不揮発性記憶素子形成後の製造工程における層間絶縁層の成膜工程及び熱処理工程によって、層間絶縁層から、抵抗変化層の側面への酸素の進入を抑制できる。これにより、抵抗変化層の側面が酸化し、抵抗変化層の実効的な断面積がばらつくことを抑制できる。

（検討例）
本発明者らは、不揮発性記憶装置において、不揮発性記憶素子の書き込み、読み出し時の消費電力を低減し、動作を高速化すべく、鋭意検討を行った。その結果、以下の知見を得た。なお、以下に述べる知見は、後述の実施形態を理解するための一助とするものである。従って、本開示はこれらの説明に限定されない。

本発明者らは、不揮発性記憶素子とその上方に形成される配線とを直接接続する構造の不揮発性記憶装置を検討した。具体的には、検討例の不揮発性記憶装置は、下部電極と、上部電極と、下部電極と上部電極との間に介在され、両電極間に与えられる電気的信号に応じて可逆的に抵抗値が変化する金属酸化物からなる抵抗変化層とを備えた不揮発性記憶素子を備える。また、検討例の別の不揮発性記憶装置は、下部電極と、抵抗変化層と、上部電極を覆うように形成される絶縁膜と、不揮発性記憶素子における上部電極と接続されて形成され、絶縁膜中に形成された配線を備える。

本発明者らは、離間して隣り合う不揮発性記憶素子のそれぞれに接続されている配線間の寄生容量を低減するために、絶縁膜の材料として、シリコン酸化膜よりも比誘電率が低い低誘電率絶縁膜の導入を検討した。ここで、低誘電率絶縁膜とは、例えば空孔を有する絶縁膜である。しかしながら、空孔を有する低誘電率絶縁膜は、膜密度が低く、機械的強度や膜表面の密着強度がシリコン酸化膜に比較して弱い。例えば、機械化学研磨（ＣＭＰ）プロセスなどで半導体ウェハに荷重がかかった際に、膜剥がれが発生しやすい。

また、低誘電率絶縁膜の膜剥がれは、膜中応力の高い膜との界面で発生しやすい。

例えば、上部電極にイリジウム（Ｉｒ）を用いた場合、イリジウム膜の内部圧縮応力は−２ＧＰａに達するため、絶縁膜に低誘電率絶縁膜を用いた場合、上部電極と絶縁膜間に膜剥がれが発生しやすくなる。

すなわち、離間して隣り合う配線間の寄生容量を低減しうる絶縁膜を採用することと、不揮発性記憶素子に対する膜剥がれ等の発生を低減しうる絶縁膜を採用することとの間には、トレードオフの関係がある。

このような問題は、配線が絶縁膜中に形成されている場合に限らず、ビアなどの導電層が絶縁膜中に形成されている場合に生じ得る。なお、本明細書では、複数の不揮発性記憶素子にまたがって設けられ、複数の不揮発性記憶素子と接続される導電層を配線と称する。また、単一の不揮発性記憶素子と接続される導電層をビアと称する。すなわち、明細書中において、導電層は、配線もビアも含む概念である。

かかる新規な知見に基づき、本発明者らは、不揮発性記憶素子を剥離耐性が強い第１の絶縁膜で覆い、配線（またはビア）間には寄生容量を低減しうる第２の絶縁膜を配置することに想到した。かかる構成では、第２の絶縁膜と上部電極が直接接触することはないため、導電層間に比較的機械強度の弱い低誘電率膜を使用することができる。これにより、導電層間の寄生容量を低減でき、充放電による消費電力の低減や、動作遅延を防止することができる。

以下で説明する実施形態は、上述した問題点を解決するものであり、いずれも本開示の一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、工程の順序などは、あくまで一例であり、本開示を限定するものではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。

（本開示の一態様に係る不揮発性記憶素子及びその製造方法）
（実施の形態１）
［装置構成］
図１は、本開示の実施の形態１に係る抵抗変化型不揮発性記憶装置の構成を示す断面図である。図示の抵抗変化型の不揮発性記憶装置１０は、下部電極１０１と、上部電極１０３と、下部電極１０１と上部電極１０３との間に介在され、両電極間に与えられる電気的信号に応じて可逆的に抵抗値が変化する金属酸化物からなる抵抗変化層１０２とを備えた複数の不揮発性記憶素子と、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極１０１の最下部から上部電極１０３の最上部より高い位置までの層を形成する第１の絶縁膜１０４と、第１の絶縁膜１０４上に形成する層であって、第１の絶縁膜１０４より大きい平均空孔を有する、または、第１の絶縁膜１０４の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜１０５と、第２の絶縁膜１０５及び第１の絶縁膜１０４を部分的に貫通し、複数の不揮発性記憶素子の上部電極１０３のうち少なくとも一つと接続する導電層１０６を備えている。

ここで、「両電極間に与えられる電気的信号」とは、両電極間に印加される所定の電圧または両電極間を流れる電流をいう。

ここで、下部電極１０１と、抵抗変化層１０２と、上部電極１０３とは、例えば、図示されていない基板や下層の層間絶縁層などの上にこの順に積層され、複数の不揮発性記憶素子を構成する。本明細書では、当該積層方向においてより高い位置を上部、より低い位置を下部と表記する。

下部電極１０１は、下部電極材料層で構成される。下部電極材料の標準電極電位は、上部電極１０３を構成する上部電極材料層よりも低くてもよい。下部電極１０１の厚さは、例えば、５ｎｍ以上１００ｎｍ以下とすることができる。

下部電極材料層としては、後述する抵抗変化層１０２にタンタル酸化物を用いた場合には、例えば、タンタル窒化物（ＴａＮ）、チタン窒化物（ＴｉＮ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及ビ、アルミニウム（Ａｌ）のうち少なくとも一つを用いることができる。

図１に示す例では、上部電極１０３は導電層１０６と接続されている。上部電極１０３は、上部電極材料層で構成される。上部電極材料の標準電極電位は、例えば、抵抗変化層１０２を構成する金属酸化物に含まれる金属及び下部電極１０１を構成する下部電極材料よりも高くてもよい。

上部電極１０３は、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）及びパラジウム（Ｐｄ）のうち少なくとも１つを含んでいてもよい。また、これらの材料を用いる場合、上部電極１０３の膜厚を５０ｎｍ以下にしてもよい。このような構成とすることにより、上部電極１０３が有するストレスを−３ＧＰａ以下にすることができる。そのため、例えば、第１の絶縁膜１０４を形成後の製造工程において熱膨張等による応力が、上部電極１０３および第１の絶縁膜１０４に加わった場合に、上部電極１０３と第１の絶縁膜１０４との間での膜剥がれの発生を抑制することができる。

上部電極材料としては、抵抗変化層１０２を構成する金属酸化物としてタンタル酸化物を用いた場合、例えば、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銅（Ｃｕ）及び、銀（Ａｇ）のうち少なくとも一つを用いることができる。

抵抗変化層１０２を構成する材料としてタンタル酸化物を用いる場合、下部電極材料の標準電極電位をＶ１、タンタルの標準電極電位をＶＴａ、上部電極材料の標準電極電位をＶ２とすると、ＶＴａ＜Ｖ２かつＶ１＜Ｖ２なる関係を満足してもよい。このような構成とすることにより、上部電極１０３と抵抗変化層１０２との界面近傍において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。Ｖ１＜ＶＴａとすれば、上部電極１０３と抵抗変化層１０２との界面近傍において、さらに安定した抵抗変化現象が得られる。抵抗変化層１０２を構成する材料としてタンタル酸化物以外の金属酸化物を用いる場合は、当該金属の標準電極電位を上記ＶＴａの替わりに用いてもよい。上部電極１０３の厚さは、例えば、５ｎｍ以上１００ｎｍ以下とすることができる。

抵抗変化層１０２は、下部電極１０１と上部電極１０３との間に介在され、下部電極１０１と上部電極１０３との間に与えられる電気的信号に応じて可逆的に抵抗値が変化する層である。例えば、下部電極１０１と上部電極１０３との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０２は、所定の酸素含有率を有した単一の金属酸化物層にて形成してもよい。

また、抵抗変化層１０２は、組成の異なる複数の金属酸化物層で構成されていてもよい。すなわち、下部電極１０１に接続する第１の抵抗変化層と、上部電極１０３に接続する第２の抵抗変化層の少なくとも２層を積層して構成してもよい。この場合、第１の抵抗変化層は、酸素不足型の第１の金属酸化物で構成され、第２の抵抗変化層は、第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成される。不揮発性記憶素子の第２の抵抗変化層中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。

第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物は、第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極と上部電極との間に印加された電圧は、第２の金属酸化物に、より多くの電圧が分配され、第２の金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。

また、第１の抵抗変化層となる第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層となる第２の金属酸化物を構成する第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象の要因は、抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化することと考えられる。

例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯ_ｘ）を用い、第２の金属酸化物にチタン酸化物（ＴｉＯ_２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物に第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属酸化物にアルミニウム酸化物（Ａｌ_２Ｏ_３）を用いることができる。例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯ_ｘ）を用い、第２の金属酸化物にアルミニウム酸化物（Ａｌ_２Ｏ_３）を用いてもよい。

「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、その中で最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。

例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ_２Ｏ_５である。ここで、Ｔａ_２Ｏ_５は、ＴａＯ_２．５と等価表現できる。ＴａＯ_２．５の酸素不足度は０％であり、ＴａＯ_１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとする。

酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。

「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ_２Ｏ_５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。

抵抗変化層を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）のうち少なくとも一つを用いることができる。これらの金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。抵抗変化層１０２の厚さは、例えば、５ｎｍ以上１００ｎｍ以下とすることができる。

不揮発性記憶素子は、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＣＢＲＡＭ（Ｃｏｎｄｕｃｔｉｖｅ Ｂｒｉｄｇｉｎｇ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の不揮発性記憶素子として実施してもよい。

不揮発性記憶素子をＲｅＲＡＭの不揮発性記憶素子として実施した場合、積層構造の抵抗変化層における抵抗変化現象の要因は、いずれも抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化することと考えられる。つまり、第２の金属酸化物に接続する上部電極に、下部電極を基準にして正の電圧を印加したとき、抵抗変化層中の酸素イオンが第２の金属酸化物側に引き寄せられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。

逆に、第２の金属酸化物に接続する上部電極に、下部電極を基準にして負の電圧を印加したとき、第２の金属酸化物中の酸素イオンが第１の金属酸化物側に押しやられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。

不揮発性記憶素子における下部電極１０１、抵抗変化層１０２、上部電極１０３を覆うように、第１の絶縁膜１０４が充填されている。上部電極１０３上における第１の絶縁膜１０４は、例えば、厚さ２０ｎｍ以上５００ｎｍ以下で、酸化シリコン系のＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）膜等で構成されうる。ＴＥＯＳ内には空孔は殆ど存在せず、大きさは１ｎｍ以下である。また、膜中の炭素濃度は２％以下、比誘電率は約４である。

第１の絶縁膜１０４の上面には、第２の絶縁膜１０５が堆積されている。第２の絶縁膜１０５は、例えば、厚さ２０ｎｍ以上５００ｎｍ以下で膜中に比誘電率が真空に近い空隙を多数有する多孔質構造をとる。また、第２の絶縁膜１０５は、第１の絶縁膜１０４よりも大きな空孔を有する。第２の絶縁膜１０５の成膜方法は、トリメチルシランやテトラメチルシランと、いわゆるポロジェンと呼ばれるＳｉ−Ｏ結合などから構成される環状分子構造を含む有機化合物（例えば環状型シロキサン）とを混在させた材料を出発原料とする。この出発原料を用い、ＳｉＯＣ系のシリコン酸化膜をプラズマＣＶＤ法により成膜した後、紫外線照射し形成される。

空孔の大きさは、ＳＡＸＳ（Ｓｍａｌｌ Ａｎｇｌｅ Ｘ−Ｒａｙ Ｓｃａｔｔｅｒｉｎｇ）法によって空孔のサイズ分布が測定される。平均空孔は、測定された空孔のサイズの平均値を計算することによって求められる。空孔の大きさは、例えば、空孔の直径が２ｎｍ以上６ｎｍ以下程度である。

絶縁膜中の炭素濃度は、ＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定される。絶縁膜中の炭素濃度は例えば、原子組成百分率で、１０％以上３０％以下程度である。絶縁膜の比誘電率は、配線間の絶縁膜容量測定と、配線間の膜厚、配線深さと長さから決定される面積から算出される。絶縁膜の比誘電率は例えば、２．２以上２．８以下である。

第１の絶縁膜１０４、及び第２の絶縁膜１０５中に形成され、上部電極１０３と接触する導電層１０６は、上部電極１０３、第１の絶縁膜１０４、及び第２の絶縁膜１０５と接触する密着層と、密着層の内側に形成される充填層とで構成されうる。密着層は、例えば、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、ルテニウム（Ｒｕ）のうち少なくとも一つを用いて構成されうる。充填層は、例えば、銅（Ｃｕ)を主成分とした材料で構成されうる。

導電層１０６は、例えば、配線を構成してもよい。そのような配線は、図示されている不揮発性記憶素子、および当該不揮発性記憶素子と紙面の手前又は奥に並んで配置される１つ以上の不揮発性記憶素子（不図示）の、それぞれの上部電極と接続される導電層である。また、導電層１０６は、例えば、ビアを構成してもよい。そのようなビアは、単一の不揮発性記憶素子の上部電極と接続される導電層である。

導電層１０６が配線を構成する場合、導電層１０６の最小線幅は、２０ｎｍ以上１２０ｎｍ以下とすることができる。隣り合う導電層１０６間の最小分離幅は、２０ｎｍ以上１２０ｎｍ以下とすることができる。

かかる構成では、不揮発性記憶装置において、第２の絶縁膜１０５を上部電極１０３に直接接触させることなく、導電層１０６の側部に第１の絶縁膜１０４よりも誘電率の低い第２の絶縁膜１０５を配置する。これにより、第２の絶縁膜１０５と上部電極１０３間の剥がれを抑制できる。また、隣り合う導電層１０６間で電位差が生じても、導電層１０６間の寄生容量が低いため、選択された不揮発性記憶素子の書き込み、読み出し時にも充放電による消費電力増加、動作速度の遅延を抑制できる。

実施の形態１の不揮発性記憶装置の製造方法では、上部電極と、下部電極と、下部電極と上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子を形成し、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極の最下部から上部電極の最上部より高い位置までの層として第１の絶縁膜を形成し、第１の絶縁膜より大きい平均空孔を有する、または、第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜を第１の絶縁膜上に形成し、第２の絶縁膜及び第１の絶縁膜を部分的に貫通し、複数の不揮発性記憶素子の上部電極のうち少なくとも一つと接続する導電層を形成する。

かかる構成では、不揮発性記憶装置において、機械強度の弱い第２の絶縁膜１０５を上部電極１０３に直接接触させることがないため、第２の絶縁膜１０５と上部電極１０３間の剥離に伴うパターン不良を防止することができる。また、導電層１０６側部には、第１の絶縁膜１０４と、第１の絶縁膜１０４よりも比誘電率の低い第２の絶縁膜１０５が配置されているため、第１の絶縁膜１０４のみに導電層１０６が包含された場合と比較して、選択された不揮発性記憶素子の書き込み、読み出し時の消費電力を低減し、動作を高速化することができる。

［製造方法］
以下、本開示の実施の形態１に係る不揮発性記憶素子を備える不揮発性記憶装置１０の製造方法について、具体的に説明する。

ここで、図２Ａ〜図２Ｆは、図１に示した不揮発性記憶装置１０の製造方法を示す模式的な工程断面図である。

図２Ａは、下部電極材料層１０１ａと、抵抗変化材料層１０２ａと、上部電極材料層１０３ａを順に堆積する工程を示している。

より具体的には、例えば、スパッタ法により、下部電極材料層として、タンタル窒化物（ＴａＮ）を、厚さが５ｎｍ以上２０ｎｍ以下となるように堆積する。なお、ここでは、タンタル窒化物の堆積方法として、スパッタ法を用いて説明したが、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても良い。

引き続き、タンタル窒化物層の上に、タンタルをターゲットとして用い、酸素を含む雰囲気中でスパッタリングする反応性スパッタ法により、抵抗変化材料層として、タンタル酸化物を、厚さが１０ｎｍ以上５０ｎｍ以下となるように形成する。

引き続き、タンタル酸化物層の上に、スパッタ法により、上部電極材料層として、イリジウム（Ｉｒ）を、厚さが１０ｎｍ以上６０ｎｍ以下となるように形成する。

図２Ｂに示す工程は、下部電極と、上部電極と、下部電極と上部電極の間に介在する抵抗変化層を備える不揮発性記憶素子を形成する工程である。図２Ｂに示す工程は、図２Ａに示す工程に引き続いて行われる。

具体的には、下部電極材料層１０１ａと、抵抗変化材料層１０２ａと、上部電極材料層１０３ａを、所望のマスクとドライエッチングとを用いて加工して、下部電極１０１、抵抗変化層１０２、上部電極１０３を形成する。

不揮発性記憶素子の寸法は、例えば一辺６０ｎｍの略四角形状、または直径６０ｎｍの略円形状とすることができる。

図２Ｃは、不揮発性記憶素子を被覆すると共に、隣り合う不揮発性記憶素子間を埋め込むよう、第１の絶縁膜を堆積する工程を示している。図２Ｃに示す工程は、図２Ｂに示す工程に引き続いて行われる。具体的には、例えば、酸化シリコンを主成分とする第１の絶縁膜１０４を、プラズマＣＶＤ法を用いて、厚さが５００ｎｍとなるように堆積する。

図２Ｄは、第１の絶縁膜を平坦化する工程を示している。図２Ｄに示す工程は、図２Ｃに示す工程に引き続いて行われる。

具体的には、ＣＭＰ法で上部電極１０３上の膜厚が例えば１００ｎｍとなるまで第１の絶縁膜１０４を平坦化する。

図２Ｅは、第１の絶縁膜上に、第２の絶縁膜を堆積する工程を示している。図２Ｅに示す工程は、図２Ｄに示す工程に引き続いて行われる。

具体的には、第２の絶縁膜の膜厚は２００ｎｍ程度であり、例えばトリメチルシランやテトラメチルシランと、いわゆるポロジェンと呼ばれるＳｉ−Ｏ結合などから構成される環状分子構造を含む有機化合物（例えば環状型シロキサン）とを混在させた材料を出発原料とする。この出発原料を用い、ＳｉＯＣ系のシリコン酸化膜をプラズマＣＶＤ法により成膜する。その後、この膜に、高圧水銀ランプで発生させた紫外線を４００℃の温度、７５Ｔｏｒｒの圧力下で６００秒間照射することで、膜内に空孔を形成し、多孔質低誘電率絶縁膜に変化させる。

図２Ｆは、不揮発性記憶素子の上部電極に接続される導電層（配線またはビア）を、第１の絶縁膜および第２の絶縁膜中に形成する工程を示している。図２Ｆに示す工程は、図２Ｅに示す工程に引き続いて行われる。

具体的には、第２の絶縁膜１０５、第１の絶縁膜１０４を、所望のマスクとドライエッチングとを用いて、上部電極１０３の少なくとも一部が露出するように加工して、所望の形状で配線トレンチ（またはビアホール）１０６ａを形成する。その後、全面に、ＡＬＤ法により、密着層となるタンタル窒化物層（厚さ５ｎｍ）及びタンタル層（厚さ５ｎｍ）を、堆積させる。その後、全面に、電解めっき法により、充填層となる銅（Ｃｕ）を、厚さが３００ｎｍとなるように堆積させる。その後、化学機械研磨（ＣＭＰ）を用いて、第２の絶縁膜１０５の上に堆積された密着層の材料と充填層の材料とを除去し、配線として、導電層１０６を形成する。配線としての導電層１０６の幅は例えば４５ｎｍ、厚さは例えば８０ｎｍとすることができる。

（実施の形態２）
［装置構成］
図３は、本開示の実施の形態２に係る抵抗変化型の不揮発性記憶装置の構成を示す断面図である。図示の抵抗変化型の不揮発性記憶装置２０は、下部電極１０１と、上部電極１０３と、下部電極１０１と上部電極１０３との間に介在され、両電極間に与えられる電気的信号に応じて可逆的に抵抗値が変化する金属酸化物からなる抵抗変化層１０２とを備えた不揮発性記憶素子と、複数の不揮発性記憶素子を包含した層であって、複数の不揮発性記憶素子の下部電極１０１の最下部から上部電極１０３の最上部より高い位置までの層を形成する第１の絶縁膜１０４と、第１の絶縁膜１０４上に形成する層であって、第１の絶縁膜１０４より大きい平均空孔を有する、または、第１の絶縁膜１０４の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜１０５と、第２の絶縁膜１０５及び第１の絶縁膜１０４を部分的に貫通し、複数の不揮発性記憶素子の上部電極１０３のうち少なくとも一つと接続する導電層１０６と、複数の不揮発性記憶素子の側壁のうち、少なくとも抵抗変化層の側面を被覆する複数の側壁保護層１０７と、を備えている。

実施の形態２の不揮発性記憶装置が、実施の形態１の不揮発性記憶装置と異なる点は、下部電極１０１と、抵抗変化層１０２と、上部電極１０３からなる不揮発性記憶素子の側部と、第１の絶縁膜１０４との間に、側壁保護層１０７が挟まれている点である。この側壁保護層１０７が設けられているため、例えば、第１の絶縁膜１０４の堆積時、及び第１の絶縁膜１０４の堆積以降の昇温を伴う素子形成工程において、第１の絶縁膜１０４から抵抗変化層１０２の側面に酸化種が入り込み、酸化が進行することを抑制できる。これにより、抵抗変化層１０２の実効的な断面積のばらつきを抑制できる。

さらに、上部電極１０３の側壁の一部、抵抗変化層１０２の側壁、および下部電極１０１の側壁が側壁保護層１０７で被覆されていることで、導電層１０６の形成において、導電層１０６と抵抗変化層１０２との間にリークパスが形成されることを防止できる。これらにより、不揮発性記憶素子は、初期ブレイクダウン電圧のばらつきを抑制できるので、歩留りの低下を防ぐことができる。

（製造方法）
次に、本開示の実施の形態２に係る不揮発性記憶素子の製造方法について説明する。

ここで、図４Ａから図４Ｇは、図３に示した不揮発性記憶装置の製造方法の一部を示す模式的な工程断面図である。

図４Ａは、下部電極１０１と、抵抗変化層１０２と、上部電極１０３からなる不揮発性記憶素子を形成する工程を示している。図４Ａに示す工程は、図２Ａ〜図２Ｂに示す工程と同様とすることができるので、詳細な説明を省略する。

図４Ｂは、下部電極１０１、抵抗変化層１０２、上部電極１０３を被覆するよう、側壁保護膜１０７ａを堆積する工程を示している。図４Ｂに示す工程は、図４Ａに示す工程に引き続き行われる。具体的には、側壁保護膜１０７ａを、例えばＡＬＤ法により、厚さが２０ｎｍとなるように堆積させる。側壁保護膜１０７ａは、例えば、シリコン窒化物、及び酸化炭化シリコンのいずれかで形成することができる。

図４Ｃは、側壁保護層１０７を形成する工程を示す断面図である。図４Ｃに示す工程は、図４Ｂに示す工程に引き続いて行われる。

具体的には、例えば、ドライエッチング法を用いて、下部電極１０１と、抵抗変化層１０２の側壁と、上部電極１０３の側部の一部を覆うように側壁保護層１０７を残すよう、側壁保護膜１０７ａをエッチングする。側壁保護層１０７の厚さは、例えば２０ｎｍとすることができ、上部電極１０３の側部の一部には、側壁保護層１０７は被覆されていなくても良い。

図４Ｂと図４Ｃとが、側壁保護層１０７を不揮発性記憶素子の側部に形成する工程である。

図４Ｄは、不揮発性記憶素子及び側壁保護層を被覆すると共に、隣り合う不揮発性記憶素子間を埋め込むよう、第１の絶縁膜を堆積する工程を示している。図４Ｄに示す工程は、図４Ｃに示す工程に続いて行われる。

具体的には、第１の絶縁膜１０４を、プラズマＣＶＤ法を用いて、厚さが５００ｎｍとなるように堆積する。その際、第１の絶縁膜１０４は、例えば、ＴＥＯＳ膜などで構成される。また、第１の絶縁膜１０４は、側壁保護層１０７、そして上部電極１０３の上面と、側部の一部を覆うと共に、隣り合う不揮発性記憶素子間の空隙を充填する。

図４Ｅは、第１の絶縁膜を平坦化する工程を示している。図４Ｅに示す工程は、図４Ｄに示す工程に続いて行われる。具体的には、ＣＭＰ法で上部電極１０３上の膜厚が１００ｎｍとなるまで平坦化する。その際、上部電極１０３の上面及び側面が露出することはない。

図４Ｆは、第１の絶縁膜上に、第２の絶縁膜を堆積する工程を示している。図４Ｆに示す工程は、図２Ｅに示す工程と同様とすることができるので、詳細な説明は省略する。

図４Ｇは、不揮発性記憶素子の上部電極に接続され、第１の絶縁膜および第２の絶縁膜中に形成される導電層を形成する工程を示している。図４Ｇに示す工程は、図４Ｆに示す工程に引き続いて行われる。

具体的には、第２の絶縁膜１０５および第１の絶縁膜１０４中に、所望のマスクとドライエッチングとを用いて、上部電極１０３の少なくとも一部が露出するように、所望の形状で配線トレンチ（またはビアホール）１０６ａを形成する。

その後、全面に、ＡＬＤ法により、密着層となるタンタル窒化物層（厚さ５ｎｍ）及びタンタル層（厚さ５ｎｍ）を、堆積させる。その後、全面に、電解めっき法により、充填層となる銅（Ｃｕ）を、厚さが３００ｎｍとなるように堆積させる。その後、化学機械研磨（ＣＭＰ）を用いて、第２の絶縁膜１０５の上に堆積された密着層の材料と充填層の材料とを除去し、導電層１０６を形成する。配線としての導電層１０６の幅は例えば４５ｎｍ、厚さは例えば８０ｎｍとすることができる。

以上、本開示に係る不揮発性記憶装置（抵抗変化素子）及びその製造方法について、実施形態に基づいて説明したが、本開示は、このような実施形態に限定されない。本開示の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施したり、実施の形態における構成要素を任意に組み合わせたりして実現される抵抗変化型不揮発性素子及びその製造方法も、本開示に含まれる。

例えば、図３に示した不揮発性記憶素子では、上部電極１０３の側壁の側壁保護層１０７と接していない部分は、導電層１０６のみで覆われていたが、変形例に係る態様では、不揮発性記憶素子の上部電極１０３の側壁の側壁保護層１０７と接していない部分は、第１の絶縁膜１０４および導電層１０６の両方で覆われていれてもよい。

図５は、変形例に係る不揮発性記憶装置の構成を示す断面図である。

図５に示される不揮発性記憶装置３０では、上部電極１０３の側壁の側壁保護層１０７と接していない部分が、第１の絶縁膜１０４および導電層１０６の両方で覆われている。このような構造は、例えば配線トレンチ（またはビアホール）１０６ａの最下部が側壁保護層１０７に達しなかった場合に形成され得る。

また、図示はしていないが、例えば配線トレンチ（またはビアホール）１０６ａの最下部が上部電極１０３の上面のみと接している場合、上部電極１０３の側壁の側壁保護層１０７と接していない部分は、第１の絶縁膜１０４のみで覆われていれてもよい。

また、他の変形例に係る態様では、不揮発性記憶素子の導電層１０６の最下部は、上部電極１０３の最下部よりも低い位置にあってもよい。

また、導電層１０６の幅または径が、不揮発性記憶素子の幅または径より小さくてもよい。

図６は、他の変形例に係る抵抗変化型不揮発性記憶装置の構成を示す断面図である。

図６に示される不揮発性記憶装置４０では、導電層１０６の最下部は、上部電極１０３と抵抗変化層１０２の界面より下部に達している。つまり、導電層１０６の最下部が、上部電極１０３の最下部よりも低い位置にある。このような構造は、例えば配線トレンチまたはビアホール１０６ａが上部電極１０３の幅からはみ出し、かつ深く形成された場合に形成され得る。このような構造であっても、側壁保護層１０７が存在するために、導電層１０６と抵抗変化層１０２とが直接接続することはない。

また、他の変形例として、導電層１０６が上部電極１０３の幅からはみ出さず、かつ、導電層１０６の最下部が上部電極１０３の最下部よりも深く形成される構造にも適用しうる。例えば、導電層１０６が、離間して隣り合う２つの不揮発性記憶素子の上部電極１０３のそれぞれに接続されるように延びている場合が考えられる。このとき、導電層１０６の最下部は、上記２つの不揮発性記憶素子の間に存在する。このような場合、側壁保護層１０７は、抵抗変化層１０２の側面のうち、少なくとも導電層１０６が伸びる方向に面する側面を保護するように形成されうる。

これらの変形例及び他の変形例にかかる不揮発性記憶装置３０、４０のいずれにおいても、前述した効果と同様の効果が発揮される。すなわち、第２の絶縁膜１０５は上部電極１０３と接しないので、第２の絶縁膜１０５と上部電極１０３との間の剥離に伴うパターン不良が起こる可能性がなくなる。また、隣り合う導電層１０６間に存在する寄生容量を低減し、寄生容量への充放電を抑制することで、導電層間の選択された不揮発性記憶素子の書き込み、読み出し時の消費電力を低減すると共に、動作を高速化することができる。

本開示は、与えられた電気的信号に基づいて抵抗値が変化する不揮発性記憶素子を備える不揮発性記憶装置、およびその製造方法に利用できる。

１０，２０，３０，４０ 不揮発性記憶装置
１０１ 下部電極
１０１ａ 下部電極材料層
１０２ 抵抗変化層
１０２ａ 抵抗変化材料層
１０３ 上部電極
１０３ａ 上部電極材料層
１０４ 第１の絶縁膜
１０５ 第２の絶縁膜
１０６ 導電層
１０６ａ 配線トレンチまたはビアホール
１０７ 側壁保護層
１０７ａ 側壁保護膜

Claims (24)

1. 上部電極と、下部電極と、前記下部電極と前記上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子と、
   前記複数の不揮発性記憶素子を包含した層であって、前記複数の不揮発性記憶素子の前記下部電極の最下部から前記上部電極の最上部より高い位置までの層を形成する第１の絶縁膜と、
   前記第１の絶縁膜上に形成する層であって、前記第１の絶縁膜より大きい平均空孔を有する、または、前記第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜と、
   前記第２の絶縁膜及び前記第１の絶縁膜を部分的に貫通し、前記複数の不揮発性記憶素子の前記上部電極のうち少なくとも一つと接続する導電層と、を具備する、
   不揮発性記憶装置。
2. 前記第１の絶縁膜は、前記複数の不揮発性記憶素子の前記上部電極の上面及び側壁のうち少なくとも一部に物理的に接触する、
   請求項１に記載の不揮発性記憶装置。
3. 前記導電層の最下部は、前記複数の不揮発性記憶素子の前記上部電極の最下部よりも高い位置にある、
   請求項１または２に記載の不揮発性記憶装置。
4. 前記導電層の幅は、前記導電層が接続する前記複数の不揮発性記憶素子の前記上部電極の上面の幅より広く、前記上部電極と接続される前記導電層は、前記上部電極の前記上面全体を被覆している、
   請求項１から３のいずれか１項に記載の不揮発性記憶装置。
5. 前記導電層は、配線およびビアのうちの少なくともいずれか一方である、
   請求項１から４のいずれか１項に記載の不揮発性記憶装置。
6. 前記複数の不揮発性記憶素子の前記上部電極は、イリジウム、白金、金、銀及びパラジウムからなる群より選択される少なくともいずれか一種の金属を含む、
   請求項１から５のいずれか１項に記載の不揮発性記憶装置。
7. 上部電極と、下部電極と、前記下部電極と前記上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子と、
   前記複数の不揮発性記憶素子を包含した層であって、前記複数の不揮発性記憶素子の前記下部電極の最下部から前記上部電極の最上部より高い位置までの層を形成する第１の絶縁膜と、
   前記第１の絶縁膜上に形成する層であって、前記第１の絶縁膜より大きい平均空孔を有する、または、前記第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜と、
   前記第２の絶縁膜及び前記第１の絶縁膜を部分的に貫通し、前記複数の不揮発性記憶素子の前記上部電極のうち少なくとも一つと接続する導電層と、
   前記複数の不揮発性記憶素子の側壁を被覆する絶縁性の保護層であって、少なくとも前記抵抗変化層の側面を被覆する複数の側壁保護層と、を具備する、
   不揮発性記憶装置。
8. 前記上部電極の側壁の前記側壁保護層に被覆されていない部分は、前記第１の絶縁膜および前記導電層のうちの少なくともいずれか一方で被覆されている、
   請求項７に記載の不揮発性記憶装置。
9. 前記導電層の最下部は、前記不揮発性記憶素子の前記上部電極の最上部と最下部との間の位置にあって前記側壁保護層と接している、
   請求項７または８に記載の不揮発性記憶装置。
10. 前記導電層の最下部は、前記不揮発性記憶素子の前記上部電極の最下部より前記抵抗変化層側の位置にあって前記側壁保護層と接している、
    請求項７または８に記載の不揮発性記憶装置。
11. 前記導電層の幅は、前記導電層が接続する前記複数の不揮発性記憶素子の前記上部電極の上面の幅より広く、前記上部電極と接続される前記導電層は、前記上部電極の前記上面全体を被覆している、
    請求項７から１０のいずれか１項に記載の不揮発性記憶装置。
12. 前記複数の不揮発性記憶素子の前記上部電極は、イリジウム、白金、金、銀及びパラジウムからなる群より選択される少なくともいずれか一種の金属を含む、
    請求項７から１１のいずれか１項に記載の不揮発性記憶装置。
13. 上部電極と、下部電極と、前記下部電極と前記上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子を形成し、
    前記複数の不揮発性記憶素子を包含した層であって、前記複数の不揮発性記憶素子の前記下部電極の最下部から前記上部電極の最上部より高い位置までの層として第１の絶縁膜を形成し、
    前記第１の絶縁膜より大きい平均空孔を有する、または、前記第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜を前記第１の絶縁膜上に形成し、
    前記第２の絶縁膜及び前記第１の絶縁膜を部分的に貫通し、前記複数の不揮発性記憶素子の前記上部電極のうち少なくとも一つと接続する導電層を形成する、
    不揮発性記憶装置の製造方法。
14. 前記第１の絶縁膜は、前記複数の不揮発性記憶素子の前記上部電極の上面及び側壁のうち少なくとも一部に物理的に接触する、
    請求項１３に記載の不揮発性記憶装置の製造方法。
15. 前記導電層の最下部は、前記複数の不揮発性記憶素子の前記上部電極の最下部よりも高い位置にある、
    請求項１３または１４に記載の不揮発性記憶装置の製造方法。
16. 前記導電層の幅は、前記導電層が接続する前記複数の不揮発性記憶素子の前記上部電極の上面の幅より広く、前記上部電極と接続される前記導電層は、前記上部電極の上面全体を被覆している、
    請求項１３から１５のいずれか１項に記載の不揮発性記憶装置の製造方法。
17. 前記導電層は、配線およびビアのうちの少なくともいずれか一方である、
    請求項１３から１６のいずれか１項に記載の不揮発性記憶装置の製造方法。
18. 前記複数の不揮発性記憶素子の前記上部電極は、イリジウム、白金、金、銀及びパラジウムからなる群より選択される少なくともいずれか一種の金属を含む、
    請求項１３から１７のいずれか１項に記載の不揮発性記憶装置の製造方法。
19. 上部電極と、下部電極と、前記下部電極と前記上部電極との間に配置され、与えられる電気的信号に応じて可逆的に抵抗値が変化する抵抗変化層と、を有する複数の不揮発性記憶素子を形成し、
    前記複数の不揮発性記憶素子の側壁のうち少なくとも前記抵抗変化層の側面を被覆する複数の側壁保護層を形成し、
    前記複数の不揮発性記憶素子を包含した層であって、前記複数の不揮発性記憶素子の前記下部電極の最下部から前記上部電極の最上部より高い位置までの層として第１の絶縁膜を形成し、
    前記第１の絶縁膜より大きい平均空孔を有する、または、前記第１の絶縁膜の平均炭素濃度より高い平均炭素濃度を有する第２の絶縁膜を前記第１の絶縁膜上に形成し、
    前記第２の絶縁膜及び前記第１の絶縁膜を部分的に貫通し、前記複数の不揮発性記憶素子の前記上部電極のうち少なくとも一つと接続する導電層を形成する、
    不揮発性記憶装置の製造方法。
20. 前記上部電極の側壁の前記側壁保護層に被覆されていない部分は、前記第１の絶縁膜および前記導電層のうちの少なくともいずれか一方で被覆されている、
    請求項１９に記載の不揮発性記憶装置の製造方法。
21. 前記導電層の最下部は、前記不揮発性記憶素子の前記上部電極の最上部と最下部との間の位置にあって前記側壁保護層と接している、
    請求項１９または２０に記載の不揮発性記憶装置の製造方法。
22. 前記導電層の最下部は、前記不揮発性記憶素子の前記上部電極の最下部より前記抵抗変化層側の位置にあって前記側壁保護層と接している、
    請求項１９または２０に記載の不揮発性記憶装置の製造方法。
23. 前記導電層の幅は、前記導電層が接続する前記複数の不揮発性記憶素子の前記上部電極の上面の幅より広く、前記上部電極と接続される前記導電層は、前記上部電極の前記上面全体を被覆している、
    請求項１９から２２のいずれか１項に記載の不揮発性記憶装置の製造方法。
24. 前記複数の不揮発性記憶素子の前記上部電極は、イリジウム、白金、金、銀及びパラジウムからなる群より選択される少なくともいずれか一種の金属を含む、
    請求項１９から２３のいずれか１項に記載の不揮発性記憶装置の製造方法。

Images