[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014103382A - Solder ball, printed circuit board using the same, and semiconductor package - Google Patents

Solder ball, printed circuit board using the same, and semiconductor package Download PDF

Info

Publication number
JP2014103382A
JP2014103382A JP2013178508A JP2013178508A JP2014103382A JP 2014103382 A JP2014103382 A JP 2014103382A JP 2013178508 A JP2013178508 A JP 2013178508A JP 2013178508 A JP2013178508 A JP 2013178508A JP 2014103382 A JP2014103382 A JP 2014103382A
Authority
JP
Japan
Prior art keywords
metal layer
solder ball
printed circuit
core
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013178508A
Other languages
Japanese (ja)
Inventor
Jae Young Lee
オン リ，ジェ
Jae Yong Hur
ヨン ホ，ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014103382A publication Critical patent/JP2014103382A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide: a solder ball which does not generate intermetallic compounds and can prevent cracks or the like due to the intermetallic compounds in advance, thereby enhancing reliability of a semiconductor package; a printed circuit board using the same; and a semiconductor package.SOLUTION: A solder ball 130 comprises: a first metal layer 131 for the core, made of aluminum (Al) material; and a second metal layer 133 made of tin (Sn) material formed on the first metal layer 131 for the core.

Description

本発明は、半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージに関する。   The present invention relates to a solder ball, a printed circuit board using the solder ball, and a semiconductor package.

図１をはじめ様々な形態の半導体パッケージが、次第に超高密度化および小型化するにつれて、バンプ形成工程においてもまた、新パラダイムの技術が要求されてきた。   As various types of semiconductor packages including FIG. 1 gradually become ultra-dense and miniaturized, a new paradigm technique has been required also in the bump forming process.

従来の半導体用フリップチップ基板のバンプ形成工程には、半田ペーストを用いた印刷法が主に使用された。既存の印刷法には、小さい金属粉末と有機物を含むフラックスが混合したペースト形態を有する材質を適用した。   A printing method using a solder paste is mainly used in a bump forming process of a conventional flip chip substrate for a semiconductor. In the existing printing method, a material having a paste form in which a small metal powder and a flux containing an organic substance are mixed is applied.

一方、微細なバンプピッチが要求されるに伴い既存の技術は、印刷時にフラックス滲みによってバンプブリッジ（Ｂｕｍｐ Ｂｒｉｄｇｅ）が発生する技術的限界により、顧客が要求する仕様を満たすことができず、廃棄されることがますます増加している。   On the other hand, as a fine bump pitch is required, the existing technology cannot meet the specifications required by customers due to the technical limitation that bump bridging occurs due to flux bleeding during printing and is discarded. Is increasing more and more.

このような問題点を改善するために開発された新規の方法が、マイクロボール搭載法（Ｍｉｃｒｏ−ｂａｌｌ Ｍｏｕｎｔｉｎｇ Ｍｅｔｈｏｄ）である。   A new method developed to improve such a problem is a micro-ball mounting method.

基本的に、ボール搭載前に行われるフラックスプリンティング（Ｆｌｕｘ Ｐｒｉｎｔｉｎｇ）工程を追加することで、従来より工程リードタイムは増加するが、微細なバンプピッチに対応し、且つ均一なサイズのマイクロボールを使用することにより、均一な高さのバンプを生産できるという利点を有している。   Basically, by adding a flux printing process that is performed before mounting the ball, the process lead time will increase, but it will be compatible with fine bump pitch and use a micro ball of uniform size. This has the advantage that bumps with a uniform height can be produced.

しかし、上述のマイクロボールは、様々な材料が結合した合金からなることで各金属の間に反応が起こり、金属間化合物（ＩＭＣ：Ｉｎｔｅｒｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）が形成される。   However, the above-described microball is made of an alloy in which various materials are bonded, so that a reaction occurs between each metal, and an intermetallic compound (IMC: Intermetallic Compound) is formed.

上述の金属間化合物により、半導体パッケージ内で熱的ストレスまたは機械的ストレスが生じうる。   The above-described intermetallic compound can cause thermal stress or mechanical stress in the semiconductor package.

米国特許出願公開第２００８／０２１６３１４号明細書US Patent Application Publication No. 2008/0216314

本発明の目的は、金属間化合物が発生しない材質からなる多層半田ボールにより熱的ストレスまたは機械的ストレスを除去できる半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージを提供することにある。   An object of the present invention is to provide a solder ball, a printed circuit board using the same, and a semiconductor package that can remove thermal stress or mechanical stress by a multilayer solder ball made of a material that does not generate an intermetallic compound.

本発明の実施例による半田ボールは、アルミニウム（Ａｌ）材質からなるコア用第１金属層と、前記コア用第１金属層上に形成されたスズ（Ｓｎ）材質からなる第２金属層と、を含むものである。   A solder ball according to an embodiment of the present invention includes a first metal layer for a core made of an aluminum (Al) material, a second metal layer made of a tin (Sn) material formed on the first metal layer for the core, Is included.

本発明の実施例による半田ボールのコア用第１金属層は、アトマイジング法により形成されることができる。   The first metal layer for the core of the solder ball according to the embodiment of the present invention may be formed by an atomizing method.

本発明の実施例による半田ボールの第２金属層は、めっき法により形成されることができる。   The second metal layer of the solder ball according to the embodiment of the present invention may be formed by a plating method.

本発明の他の実施例による印刷回路基板は、ベース基板と、前記ベース基板上に形成された半田ボールパッドと、前記半田ボールパッドを露出させる開口部を備えるソルダレジスト層と、前記開口部に形成され、アルミニウム（Ａｌ）材質からなるコア用第１金属層および前記コア用第１金属層上に形成されたスズ（Ｓｎ）材質からなる第２金属層を備える半田ボールと、を含むものである。   A printed circuit board according to another embodiment of the present invention includes a base substrate, a solder ball pad formed on the base substrate, a solder resist layer having an opening exposing the solder ball pad, and the opening. And a solder ball having a first metal layer for core made of aluminum (Al) material and a second metal layer made of tin (Sn) material formed on the first metal layer for core.

本発明の他の実施例による印刷回路基板のコア用第１金属層は、アトマイジング法により形成されることができる。   The first metal layer for the core of the printed circuit board according to another embodiment of the present invention may be formed by an atomizing method.

本発明の他の実施例による印刷回路基板の第２金属層は、めっき法により形成されることができる。   The second metal layer of the printed circuit board according to another embodiment of the present invention may be formed by a plating method.

本発明のさらに他の実施例による半導体パッケージは、印刷回路基板と、前記印刷回路基板の上部に離隔して形成された半導体素子と、前記印刷回路基板と前記半導体素子との間に形成され、アルミニウム（Ａｌ）材質からなるコア用第１金属層および前記コア用第１金属層上に形成されたスズ（Ｓｎ）材質からなる第２金属層を備える半田ボールと、を含むものである。   A semiconductor package according to another embodiment of the present invention is formed between a printed circuit board, a semiconductor element formed on an upper portion of the printed circuit board, and the printed circuit board and the semiconductor element. And a solder ball including a first metal layer for core made of aluminum (Al) material and a second metal layer made of tin (Sn) material formed on the first metal layer for core.

本発明のさらに他の実施例による半導体パッケージの印刷回路基板は、ベース基板と、前記ベース基板上に形成された半田ボールパッドと、前記半田ボールパッドを露出させる開口部を備えるソルダレジスト層と、を含むことができる。   A printed circuit board of a semiconductor package according to still another embodiment of the present invention includes a base substrate, a solder ball pad formed on the base substrate, a solder resist layer including an opening exposing the solder ball pad, Can be included.

本発明のさらに他の実施例による半導体パッケージの半導体素子は、ベース基板と、前記ベース基板上に形成されたバンプ下地金属パッド（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ Ｐａｄ）と、前記ベース基板上に形成され、前記バンプ下地金属パッドを露出させる開口部を備える不活性化層（Ｐａｓｓｉｖａｔｉｏｎ Ｌａｙｅｒ）と、を含むことができる。   A semiconductor device of a semiconductor package according to another embodiment of the present invention includes a base substrate, a bump base metal pad formed on the base substrate, the bump substrate metal pad formed on the base substrate, and the bumps. A passivation layer having an opening exposing the underlying metal pad.

本発明のさらに他の実施例による半導体パッケージのコア用第１金属層は、アトマイジング法により形成されることができる。   The first metal layer for the core of the semiconductor package according to another embodiment of the present invention may be formed by an atomizing method.

本発明のさらに他の実施例による半導体パッケージの第２金属層は、めっき法により形成されることができる。   The second metal layer of the semiconductor package according to another embodiment of the present invention may be formed by a plating method.

本発明の実施例による半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージによれば、アルミニウム材質のコア層と、コア層上に形成されたスズ材質のメタル層とで半田ボールを形成することにより、半田ボールで金属間化合物が発生せず、金属間化合物によるクラックなどを予め防止することができ、これにより、半導体パッケージの信頼性を向上することができる。   According to the solder ball according to the embodiment of the present invention, the printed circuit board using the solder ball, and the semiconductor package, the solder ball is formed by the aluminum core layer and the tin metal layer formed on the core layer. As a result, no intermetallic compound is generated in the solder balls, and cracks or the like due to the intermetallic compound can be prevented in advance, thereby improving the reliability of the semiconductor package.

本発明の実施例による半田ボールの構成を示す断面図である。It is sectional drawing which shows the structure of the solder ball by the Example of this invention. 図１の半田ボールが適用された印刷回路基板の断面図である。It is sectional drawing of the printed circuit board to which the solder ball of FIG. 1 was applied. 図１の半田ボールが適用された半導体パッケージの断面図である。It is sectional drawing of the semiconductor package to which the solder ball of FIG. 1 was applied.

本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。   Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments with reference to the accompanying drawings. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must. The terms “one side”, “other side”, “first”, “second” and the like are used to distinguish one component from another component, and the component is the term It is not limited by. Hereinafter, in describing the present invention, detailed descriptions of known techniques that may obscure the subject matter of the present invention are omitted.

以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

（半田ボール）
図１は、本発明の実施例による半田ボールの構成を示す断面図である。 (Solder ball)
FIG. 1 is a cross-sectional view showing the structure of a solder ball according to an embodiment of the present invention.

図１に示したように、半田ボール１３０は、アルミニウム（Ａｌ）材質からなるコア用第１金属層１３１と、コア用第１金属層１３１上に形成されたスズ（Ｓｎ）材質からなる第２金属層１３３と、を含むものである。   As shown in FIG. 1, the solder ball 130 includes a core first metal layer 131 made of an aluminum (Al) material and a second tin (Sn) material formed on the core first metal layer 131. A metal layer 133.

前記半田ボール１３０は、外部接続端子として接続パッド上に形成され、半導体素子または外部部品と内層回路とを電気的に接続させる役割を行う。   The solder ball 130 is formed on the connection pad as an external connection terminal, and serves to electrically connect the semiconductor element or external component and the inner layer circuit.

この際、コア用第１金属層１３１は、アトマイジング法により形成されてもよく、これに限定されない。   At this time, the core first metal layer 131 may be formed by an atomizing method, but is not limited thereto.

また、第２金属層１３３は、めっき法により形成されてもよく、これに限定されない。   The second metal layer 133 may be formed by a plating method, but is not limited to this.

前記第２金属層１３３は、リフロー温度で溶解される低融点金属であるスズ（Ｓｎ）材質からなってもよい。   The second metal layer 133 may be made of a tin (Sn) material that is a low melting point metal that is melted at a reflow temperature.

また、コア用第１金属層１３１は、リフロー温度でも溶解しない高融点の軟性を有するアルミニウム材質からなってもよい。   The first metal layer 131 for core may be made of an aluminum material having a high melting point that does not melt even at the reflow temperature.

この際、アルミニウム（Ａｌ）の電気伝導度特性は、０．３７７μｓ／ｃｍで、亜鉛（Ｚｎ）の電気伝導度特性である０．１６６μｓ／ｃｍより優れており、アルミニウム（Ａｌ）の熱的特性は、６６０℃で、亜鉛（Ｚｎ）の熱的特性である４２０℃より優れている。   At this time, the electrical conductivity characteristic of aluminum (Al) is 0.377 μs / cm, which is superior to the electrical conductivity characteristic of zinc (Zn), 0.166 μs / cm, and the thermal characteristics of aluminum (Al). Is better at 660 ° C. than 420 ° C., which is the thermal property of zinc (Zn).

すなわち、アルミニウム材質のコア用第１金属層１３１は、リフロー温度で変形することなく保持され、且つ電気伝導度にもまた優れている。   That is, the core first metal layer 131 made of aluminum is held without being deformed at the reflow temperature, and is excellent in electrical conductivity.

また、軟性のアルミニウムとスズとの間に金属間化合物（ＩＭＣ:Ｉｎｔｅｒｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）が発生しないため、これにより形成された半田ボール１３０は、薄板製品に適用されても基板の歪みによるパッケージ変位を有効に制御できるという効果を期待することができる。   In addition, since no intermetallic compound (IMC) is generated between soft aluminum and tin, the solder balls 130 formed thereby are effective in package displacement due to substrate distortion even when applied to thin plate products. The effect of being able to be controlled can be expected.

（印刷回路基板）
図２は、図１の半田ボールが適用された印刷回路基板の断面図である。 (Printed circuit board)
FIG. 2 is a cross-sectional view of a printed circuit board to which the solder ball of FIG. 1 is applied.

図２に示したように、印刷回路基板１１０は、ベース基板１１１と、ベース基板１１１上に形成された半田ボールパッド１１５と、前記半田ボールパッド１１５を露出させる開口部を備えるソルダレジスト層１１３と、開口部に形成され、アルミニウム（Ａｌ）材質からなるコア用第１金属層１３１および前記コア用第１金属層１３１上に形成されたスズ（Ｓｎ）材質からなる第２金属層１３３を備える半田ボール１３０と、を含むものである。   As shown in FIG. 2, the printed circuit board 110 includes a base substrate 111, a solder ball pad 115 formed on the base substrate 111, and a solder resist layer 113 having an opening for exposing the solder ball pad 115. And a solder including a first metal layer 131 for core made of aluminum (Al) and a second metal layer 133 made of tin (Sn) formed on the first metal layer 131 for core formed in the opening. And a ball 130.

前記ベース基板１１１は、印刷回路基板の分野において、コア基板として適用される通常の絶縁層であるか、または絶縁層に１層以上の接続パッドを含む回路が形成された印刷回路基板であってもよい。   The base substrate 111 is a normal insulating layer applied as a core substrate in the field of printed circuit boards, or a printed circuit board in which a circuit including one or more connection pads is formed on the insulating layer. Also good.

前記絶縁層としては、樹脂絶縁層が使用されてもよい。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸した樹脂、例えば、プリプレグが使用されてもよく、また、熱硬化性樹脂および／または光硬化性樹脂などが使用されてもよく、特にこれに限定されるものではない。   As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, a prepreg is used. In addition, a thermosetting resin and / or a photocurable resin may be used, and the present invention is not particularly limited thereto.

前記半田ボールパッド１１５を含む回路は、回路基板の分野において、回路用伝導性金属として使用されるものであれば制限なく適用可能であり、印刷回路基板では銅を使用することが一般的である。   The circuit including the solder ball pad 115 can be applied without limitation as long as it is used as a conductive metal for circuits in the field of circuit boards, and copper is generally used for printed circuit boards. .

また、ソルダレジスト層１１３は、最外層回路を保護する保護層の機能を果たし、電気的絶縁のために形成されるものであって、最外層の半田ボールパッド１１５を露出させるために開口部が形成される。   The solder resist layer 113 functions as a protective layer for protecting the outermost layer circuit, and is formed for electrical insulation. The solder resist layer 113 has an opening for exposing the outermost solder ball pad 115. It is formed.

前記ソルダレジスト層１１３は、当業界に公知の通り、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などからなってもよく、特にこれに限定されるものではない。   The solder resist layer 113 may be composed of, for example, a solder resist ink, a solder resist film, an encapsulating agent, or the like as is known in the art, and is not particularly limited thereto.

前記露出した半田ボールパッドには、必要に応じて、表面処理層（図示せず）がさらに形成されてもよい。
前記表面処理層は、当業界において公知のものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）などによって形成されてもよい。 If necessary, a surface treatment layer (not shown) may be further formed on the exposed solder ball pad.
The surface treatment layer is not particularly limited as long as it is known in the art, and for example, electro gold plating, electroless gold plating, OSP (Organic Solderability Preservative), or electroless. Tin plating (Immersion Tin Plating), electroless silver plating (Immersion Silver Plating), ENIG (Electroless Nickel and Immersion Gold), DIG plating (Direct Immersion GoldPlatHolding) Leveling) etc. Good.

前記半田ボール１３０のコア用第１金属層１３１は、アトマイジング法により形成されてもよく、これに限定されない。   The first metal layer 131 for the core of the solder ball 130 may be formed by an atomizing method, but is not limited thereto.

また、半田ボール１３０の第２金属層１３３は、めっき法により形成されてもよく、これに限定されない。   In addition, the second metal layer 133 of the solder ball 130 may be formed by a plating method, but is not limited thereto.

（半導体パッケージ）
図３は、図１の半田ボールが適用された半導体パッケージの断面図である。 (Semiconductor package)
FIG. 3 is a cross-sectional view of a semiconductor package to which the solder ball of FIG. 1 is applied.

図３に示したように、半導体パッケージ１００は、印刷回路基板１１０と、印刷回路基板１１０の上部に離隔して形成された半導体素子１２０と、印刷回路基板１１０と半導体素子１２０との間に形成され、アルミニウム（Ａｌ）材質からなるコア用第１金属層１３１およびコア用第１金属層１３１上に形成されたスズ（Ｓｎ）材質からなる第２金属層１３３を備える半田ボール１３０と、を含むものである。   As shown in FIG. 3, the semiconductor package 100 is formed between the printed circuit board 110, the semiconductor element 120 formed on the upper side of the printed circuit board 110, and the printed circuit board 110 and the semiconductor element 120. And a solder ball 130 including a first metal layer 131 made of aluminum (Al) and a second metal layer 133 made of tin (Sn) formed on the first metal layer 131 for core. It is a waste.

前記印刷回路基板１１０は、ベース基板１１１と、ベース基板１１１上に形成された半田ボールパッド１１５と、半田ボールパッド１１５を露出させる開口部を備えるソルダレジスト層１１３と、を含むものである。   The printed circuit board 110 includes a base substrate 111, a solder ball pad 115 formed on the base substrate 111, and a solder resist layer 113 having an opening exposing the solder ball pad 115.

前記ベース基板１１１は、印刷回路基板の分野において、コア基板として適用される通常の絶縁層であるか、または絶縁層に１層以上の接続パッドを含む回路が形成された印刷回路基板であってもよい。   The base substrate 111 is a normal insulating layer applied as a core substrate in the field of printed circuit boards, or a printed circuit board in which a circuit including one or more connection pads is formed on the insulating layer. Also good.

前記絶縁層としては、樹脂絶縁層が使用されてもよい。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸した樹脂、例えば、プリプレグが使用されてもよく、また、熱硬化性樹脂および／または光硬化性樹脂などが使用されてもよく、特にこれに限定されるものではない。   As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, a prepreg is used. In addition, a thermosetting resin and / or a photocurable resin may be used, and the present invention is not particularly limited thereto.

前記半田ボールパッド１１５を含む回路は、回路基板の分野において、回路用伝導性金属として使用されるものであれば制限なく適用可能であり、印刷回路基板では銅を使用することが一般的である。   The circuit including the solder ball pad 115 can be applied without limitation as long as it is used as a conductive metal for circuits in the field of circuit boards, and copper is generally used for printed circuit boards. .

また、ソルダレジスト層１１３は、最外層回路を保護する保護層の機能を果たし、電気的絶縁のために形成されるものであって、最外層の半田ボールパッド１１５を露出させるために開口部が形成される。   The solder resist layer 113 functions as a protective layer for protecting the outermost layer circuit, and is formed for electrical insulation. The solder resist layer 113 has an opening for exposing the outermost solder ball pad 115. It is formed.

前記ソルダレジスト層１１３は、当業界に公知の通り、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などからなってもよく、特にこれに限定されるものではない。   The solder resist layer 113 may be composed of, for example, a solder resist ink, a solder resist film, an encapsulating agent, or the like as is known in the art, and is not particularly limited thereto.

前記露出した接続パッドには、必要に応じて、表面処理層（図示せず）がさらに形成されてもよい。   A surface treatment layer (not shown) may be further formed on the exposed connection pad as necessary.

前記表面処理層は、当業界において公知のものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）などによって形成されてもよい。   The surface treatment layer is not particularly limited as long as it is known in the art. For example, electro gold plating, electroless gold plating, OSP (Organic Solderability Preservative), or electroless Tin plating (Immersion Tin Plating), electroless silver plating (Immersion Silver Plating), ENIG (Electroless Nickel and Immersion Gold), DIG plating (Direct Immersion GoldPlatHolding) Leveling) May be formed.

前記半導体素子１２０は、ベース基板１２１と、ベース基板１２１上に形成されたバンプ下地金属パッド（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ Ｐａｄ）１２５と、ベース基板１２１上に形成され、バンプ下地金属パッド１２５を露出させる開口部を備える不活性化層（Ｐａｓｓｉｖａｔｉｏｎ Ｌａｙｅｒ）１２３と、を含むものである。   The semiconductor device 120 includes a base substrate 121, a bump base metal pad 125 formed on the base substrate 121, and an opening formed on the base substrate 121 to expose the bump base metal pad 125. And a passivation layer 123 provided with.

この際、参照番号１２１は、半導体素子側のベース基板を指し、参照番号１１１は、印刷回路基板側のベース基板を指すものと定義する。   At this time, the reference number 121 indicates the base substrate on the semiconductor element side, and the reference number 111 is defined as the base substrate on the printed circuit board side.

前記半田ボール１３０のコア用第１金属層１３１は、アトマイジング法により形成されてもよく、これに限定されない。   The first metal layer 131 for the core of the solder ball 130 may be formed by an atomizing method, but is not limited thereto.

また、半田ボール１３０の第２金属層１３３は、めっき法により形成されてもよく、これに限定されない。   In addition, the second metal layer 133 of the solder ball 130 may be formed by a plating method, but is not limited thereto.

半導体素子（例えば、Ｓｉ Ｄｉｅ）１２０は、誘電率損失を低減するためにローＫ（Ｌｏｗ Ｋ）を使用し、Ｓｉ層間誘電率を高めるために、多孔性Ｓｉまたはエア（Ａｉｒ）を充填する構造を有するが、半導体素子と基板とを組み立てる際または素子作動の際、相対的にストレスに脆い半導体素子側にクラックが生じる場合がしばしばある。   A semiconductor device (eg, Si Die) 120 uses a low K to reduce dielectric loss, and is filled with porous Si or air to increase the Si interlayer dielectric constant. However, when assembling the semiconductor element and the substrate or operating the element, cracks often occur on the side of the semiconductor element that is relatively vulnerable to stress.

しかし、本発明の実施例による半田ボール１３０は、軟性のアルミニウム材質のコア用第１金属層１３１と、コア用第１金属層１３１上に形成されたスズ材質の第２金属層１３３とで形成されるため、半田ボール１３０の内部で金属間化学物が発生せず、且つコア用第１金属層１３１の軟性特性およびリフロー温度に耐える特性を有し、これにより、半導体素子１２０側に生じる熱的ストレスまたは機械的ストレスを緩和することができる。   However, the solder ball 130 according to the embodiment of the present invention is formed of the core first metal layer 131 made of soft aluminum and the second metal layer 133 made of tin formed on the first metal layer 131 for core. Therefore, no intermetallic chemicals are generated inside the solder ball 130, and the first metal layer 131 for core has a softness characteristic and a characteristic that can withstand the reflow temperature, and thereby heat generated on the semiconductor element 120 side. Mechanical stress or mechanical stress can be relieved.

以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。   As described above, the present invention has been described in detail based on the specific embodiments. However, the present invention is only for explaining the present invention, and the present invention is not limited thereto. It will be apparent to those skilled in the art that modifications and improvements within the technical idea of the present invention are possible.

本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。   All simple variations and modifications of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

本発明は、半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージに適用可能である。   The present invention is applicable to solder balls, printed circuit boards using the solder balls, and semiconductor packages.

１００ 半導体パッケージ
１１０ 印刷回路基板
１１１、１２１ ベース基板
１１３ ソルダレジスト層
１１５ 半田ボールパッド
１２０ 半導体素子
１２３ 不活性化層
１２５ バンプ下地金属パッド
１３０ 半田ボール
１３１ コア用第１金属層
１３３ 第２金属層 DESCRIPTION OF SYMBOLS 100 Semiconductor package 110 Printed circuit board 111, 121 Base board 113 Solder resist layer 115 Solder ball pad 120 Semiconductor element 123 Inactivation layer 125 Bump base metal pad 130 Solder ball 131 Core 1st metal layer 133 2nd metal layer

Claims (11)

アルミニウム（Ａｌ）材質からなるコア用第１金属層と、
前記コア用第１金属層上に形成されたスズ（Ｓｎ）材質からなる第２金属層と、を含むはんだボール。 A first metal layer for a core made of an aluminum (Al) material;
And a second metal layer made of a tin (Sn) material formed on the first metal layer for the core. 前記コア用第１金属層は、アトマイジング法により形成される請求項１に記載のはんだボール。   The solder ball according to claim 1, wherein the first metal layer for core is formed by an atomizing method. 前記第２金属層は、めっき法により形成される請求項１に記載のはんだボール。   The solder ball according to claim 1, wherein the second metal layer is formed by a plating method. ベース基板と、
前記ベース基板上に形成された半田ボールパッドと、
前記半田ボールパッドを露出させる開口部を備えるソルダレジスト層と、
前記開口部に形成され、アルミニウム（Ａｌ）材質からなるコア用第１金属層および前記コア用第１金属層上に形成されたスズ（Ｓｎ）材質からなる第２金属層を備える半田ボールと、を含む印刷回路基板。 A base substrate;
A solder ball pad formed on the base substrate;
A solder resist layer having an opening exposing the solder ball pad;
A solder ball comprising a first metal layer for a core made of aluminum (Al) material and a second metal layer made of a tin (Sn) material formed on the first metal layer for core formed in the opening; Including printed circuit board. 前記コア用第１金属層は、アトマイジング法により形成される請求項４に記載の印刷回路基板。   The printed circuit board according to claim 4, wherein the first metal layer for core is formed by an atomizing method. 前記第２金属層は、めっき法により形成される請求項４に記載の印刷回路基板。   The printed circuit board according to claim 4, wherein the second metal layer is formed by a plating method. 印刷回路基板と、
前記印刷回路基板の上部に離隔して形成された半導体素子と、
前記印刷回路基板と前記半導体素子との間に形成され、アルミニウム（Ａｌ）材質からなるコア用第１金属層および前記コア用第１金属層上に形成されたスズ（Ｓｎ）材質からなる第２金属層を備える半田ボールと、を含む半導体パッケージ。 A printed circuit board;
A semiconductor element spaced apart on the printed circuit board;
A first metal layer for a core made of an aluminum (Al) material and a second material made of a tin (Sn) material formed on the first metal layer for the core formed between the printed circuit board and the semiconductor element. A semiconductor package including a solder ball having a metal layer. 前記印刷回路基板は、
ベース基板と、
前記ベース基板上に形成された半田ボールパッドと、
前記半田ボールパッドを露出させる開口部を備えるソルダレジスト層と、を含む請求項７に記載の半導体パッケージ。 The printed circuit board is:
A base substrate;
A solder ball pad formed on the base substrate;
A semiconductor package according to claim 7, further comprising: a solder resist layer having an opening for exposing the solder ball pad. 前記半導体素子は、
ベース基板と、
前記ベース基板上に形成されたバンプ下地金属パッド（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ Ｐａｄ）と、
前記ベース基板上に形成され、前記バンプ下地金属パッドを露出させる開口部を備える不活性化層（Ｐａｓｓｉｖａｔｉｏｎ Ｌａｙｅｒ）と、を含む請求項７に記載の半導体パッケージ。 The semiconductor element is
A base substrate;
A bump base metal pad (Under Bump Metal Pad) formed on the base substrate;
The semiconductor package according to claim 7, further comprising: a passivation layer formed on the base substrate and having an opening exposing the bump base metal pad. 前記コア用第１金属層は、アトマイジング法により形成される請求項７に記載の半導体パッケージ。   The semiconductor package according to claim 7, wherein the first metal layer for core is formed by an atomizing method. 前記第２金属層は、めっき法により形成される請求項７に記載の半導体パッケージ。   The semiconductor package according to claim 7, wherein the second metal layer is formed by a plating method.
JP2013178508A 2012-11-16 2013-08-29 Solder ball, printed circuit board using the same, and semiconductor package Pending JP2014103382A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120130243 2012-11-16
KR10-2012-0130243 2012-11-16

Publications (1)

Publication Number Publication Date
JP2014103382A true JP2014103382A (en) 2014-06-05

Family

ID=51025595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013178508A Pending JP2014103382A (en) 2012-11-16 2013-08-29 Solder ball, printed circuit board using the same, and semiconductor package

Country Status (2)

Country Link
JP (1) JP2014103382A (en)
TW (1) TW201422083A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111319A (en) * 2014-12-08 2016-06-20 旭徳科技股▲ふん▼有限公司 Package structure and manufacturing method of the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288289A (en) * 1995-04-13 1996-11-01 Sumitomo Special Metals Co Ltd Metallic grain for forming bump
JP2004128262A (en) * 2002-10-03 2004-04-22 Sumitomo Special Metals Co Ltd Solder coat ball and method for manufacturingthe the same
JP2009277777A (en) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd Solder ball loading method and member for mounting electronic component
JP2010087456A (en) * 2008-10-02 2010-04-15 Samsung Electro-Mechanics Co Ltd Semiconductor package having bump ball
JP2011091423A (en) * 2007-07-04 2011-05-06 Samsung Electro-Mechanics Co Ltd Multilayered printed circuit board and fabricating method thereof
JP2012060185A (en) * 2011-12-22 2012-03-22 Fujitsu Semiconductor Ltd Method for mounting semiconductor element and method for manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288289A (en) * 1995-04-13 1996-11-01 Sumitomo Special Metals Co Ltd Metallic grain for forming bump
JP2004128262A (en) * 2002-10-03 2004-04-22 Sumitomo Special Metals Co Ltd Solder coat ball and method for manufacturingthe the same
JP2011091423A (en) * 2007-07-04 2011-05-06 Samsung Electro-Mechanics Co Ltd Multilayered printed circuit board and fabricating method thereof
JP2009277777A (en) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd Solder ball loading method and member for mounting electronic component
JP2010087456A (en) * 2008-10-02 2010-04-15 Samsung Electro-Mechanics Co Ltd Semiconductor package having bump ball
JP2012060185A (en) * 2011-12-22 2012-03-22 Fujitsu Semiconductor Ltd Method for mounting semiconductor element and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111319A (en) * 2014-12-08 2016-06-20 旭徳科技股▲ふん▼有限公司 Package structure and manufacturing method of the same
US9589942B2 (en) 2014-12-08 2017-03-07 Subtron Technology Co., Ltd. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201422083A (en) 2014-06-01

Similar Documents

Publication Publication Date Title
US8581403B2 (en) Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
JP5649805B2 (en) Manufacturing method of semiconductor device
US8039307B2 (en) Mounted body and method for manufacturing the same
KR20080014004A (en) Interposer and semiconductor device
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2008085089A (en) Resin wiring board and semiconductor device
JP2015082576A (en) Electronic device, electronic equipment, and manufacturing method of electronic device
JP2008218643A (en) Semiconductor device and its manufacturing method
JP2017504189A (en) Flip-chip type electronic device and method for manufacturing flip-chip type electronic device
TWI770405B (en) Package device and method of manufacturing the same
JPWO2007138771A1 (en) Semiconductor device, electronic component module, and method of manufacturing semiconductor device
TWI406342B (en) Semiconductor package with nsmd type solder mask and method for manufacturing the same
JP2005340448A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2013065811A (en) Printed circuit board and method for manufacturing the same
JP2012089898A (en) Solder ball and semiconductor package
JP2014103382A (en) Solder ball, printed circuit board using the same, and semiconductor package
JP2008098285A (en) Semiconductor device
JP2013211497A (en) Component joint structure
JP6985599B2 (en) Electronic device and manufacturing method of electronic device
JP2006351950A (en) Semiconductor device and method for manufacturing the same
KR20110013902A (en) Package and manufacturing method thereof
JP2013102020A (en) Semiconductor package substrate
JP2007266640A (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JP6009844B2 (en) Relay board and manufacturing method thereof
JP2010171367A (en) Wiring substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303