[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014103376A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014103376A
JP2014103376A JP2013110412A JP2013110412A JP2014103376A JP 2014103376 A JP2014103376 A JP 2014103376A JP 2013110412 A JP2013110412 A JP 2013110412A JP 2013110412 A JP2013110412 A JP 2013110412A JP 2014103376 A JP2014103376 A JP 2014103376A
Authority
JP
Japan
Prior art keywords
region
diode
layer
electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013110412A
Other languages
English (en)
Inventor
Tomoko Matsudai
知子 末代
Yuichi Oshino
雄一 押野
Tsuneo Ogura
常雄 小倉
Kazutoshi Nakamura
和敏 中村
Hideaki Ninomiya
英彰 二宮
Yoshiko Ikeda
佳子 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013110412A priority Critical patent/JP2014103376A/ja
Priority to CN201310375874.0A priority patent/CN103681665B/zh
Priority to US14/023,357 priority patent/US9214535B2/en
Publication of JP2014103376A publication Critical patent/JP2014103376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】信頼性を向上させた半導体装置を提供する。
【解決手段】ＩＧＢＴ領域は、第１電極上に設けられＩＧＢＴとして機能する。ダイオード領域は、第１電極上に設けられダイオードとして機能する。境界領域は、ＩＧＢＴ領域とダイオード領域との間に設けられ、ＩＧＢＴ領域とダイオード領域に隣接する。第１導電型のコレクタ層は、ＩＧＢＴ領域及び境界領域に設けられ、ＩＧＢＴ領域にてＩＧＢＴのコレクタとして機能する。第２導電型のカソード層は、コレクタ層と離れてダイオード領域に設けられ、ダイオードのカソードとして機能する。第２導電型のドリフト層は、ＩＧＢＴ領域、境界領域及びダイオード領域にてコレクタ層及びカソード層の第１電極と逆の側に設けられる。第１導電型の拡散層は、境界領域にてドリフト層の第１電極と逆の側に設けられる。
【選択図】図２

Description

本実施の形態は、半導体装置に関する。
近年、ＲＣ−ＩＧＢＴ（Reverse-conducting IGBT）の開発が盛んに行われている。ＲＣ−ＩＧＢＴは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）とダイオードとが同一の基板上に形成されたものであり、その両方の特性を有する。しかしながら、このようなＲＣ−ＩＧＢＴのダイオードとＩＧＢＴとが隣接した領域において、ダイオードとＩＧＢＴとが隣接したがためにダイオード領域に意図しない寄生ＰＮＰトランジスタが生じ、これにより誤動作が発生したり、また特性不良が生じる等の問題が起こり得る。
またＲＣ−ＩＧＢＴ化を視野にいれた場合に、ＩＧＢＴの特性改善のみならず、一体化させるためのダイオードの特性改善も重要となってくる。
特開２００７−１８４４８６号公報
本実施の形態は、信頼性を向上させた半導体装置を提供する。
以下に記載の実施の形態に係る半導体装置は、ＩＧＢＴ領域、ダイオード領域、及び境界領域を有する。ＩＧＢＴ領域は、第１電極上に設けられＩＧＢＴとして機能する。ダイオード領域は、第１電極上に設けられダイオードとして機能する。境界領域は、ＩＧＢＴ領域とダイオード領域との間に設けられ、ＩＧＢＴ領域とダイオード領域に隣接する。更に、半導体装置は、第１導電型のコレクタ層、第２導電型のカソード層、第２導電型のドリフト層、及び第１導電型の拡散層を有する。コレクタ層は、ＩＧＢＴ領域及び境界領域にて第１電極の第１の面側に設けられ、ＩＧＢＴ領域にてＩＧＢＴのコレクタとして機能する。カソード層は、コレクタ層と離れてダイオード領域にて第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する。ドリフト層は、ＩＧＢＴ領域、境界領域及びダイオード領域にてコレクタ層及びカソード層の第１電極側と逆の側に設けられる。拡散層は、境界領域にてドリフト層の第１電極側と逆の側に設けられる。
第１の実施の形態に係る半導体装置の概略を示す上面図である。 第１の実施の形態に係る半導体装置を示す図１のＡ−Ａ’断面図である。 第２の実施の形態に係る半導体装置を示す図１のＡ−Ａ’断面図である。 第３の実施の形態に係る半導体装置を示す図１のＡ−Ａ’断面図である。 第４の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第８の実施の形態の効果を示すグラフである。 第５の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第６の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第７の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第８の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第９の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１０の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１１の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１２の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１３の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１４の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１５の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１６の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１７の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１８の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第１９の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第２０の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第２１の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第２２の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第２３の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。 第２３の実施の形態に係る半導体装置の不純物プロファイルを示すグラフである。
以下、図面を参照して、実施の形態に係る半導体装置について説明する。
［第１の実施の形態］
先ず、図１を参照して第１の実施の形態に係る半導体装置の概略構成について説明する。図１は、第１の実施の形態に係る半導体装置の概略を示す上面図である。第１の実施の形態に係る半導体装置は、図１に示すように、半導体基板１１上にＩＧＢＴ領域Ｒ１、境界領域Ｒ２、ダイオード領域Ｒ３、及び終端領域Ｒ４を有する。ＩＧＢＴ領域Ｒ１は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）として機能する。ダイオード領域Ｒ３はダイオードとして機能する。境界領域Ｒ２は、ＩＧＢＴ領域Ｒ１とダイオード領域Ｒ３との間に設けられ、Ｘ方向においてＩＧＢＴ領域Ｒ１とダイオード領域Ｒ３に隣接する。終端領域Ｒ４は、Ｘ方向においてダイオード領域Ｒ３に隣接して半導体基板１１の終端に位置する。なお、Ｘ方向は、半導体基板１１に平行な方向である。また、Ｘ方向において終端領域Ｒ４とＩＧＢＴ領域Ｒ１とが隣接していてもよい。
次に、図２を参照して半導体装置の具体的構造について説明する。図２は、図１のＡ−Ａ’の断面図である。第１の実施の形態に係る半導体装置は、図２に示すように、半導体基板１１の裏面に接する共通電極１２、半導体基板１１内に設けられたコレクタ層１３、カソード層１４、バッファ層１５、及びドリフト層１６を有する。
共通電極１２は、ＩＧＢＴ領域Ｒ１にてＩＧＢＴのコレクタ電極として機能し、ダイオード領域Ｒ３にてダイオードのカソード電極として機能する。共通電極１２は、ＩＧＢＴ領域Ｒ１、境界領域Ｒ２、及びダイオード領域Ｒ３に延びる。
コレクタ層１３はＩＧＢＴのコレクタとして機能する。コレクタ層１３は、ＩＧＢＴ領域Ｒ１及び境界領域Ｒ２にて共通電極１２の上面に接する。コレクタ層１３はＰ＋型半導体にて構成される。なお、以下、本実施の形態においてＰ−型半導体はＰ型半導体よりも不純物濃度が低く、Ｐ＋型半導体はＰ型半導体よりも不純物濃度が高いものとする。同様に、Ｎ−型半導体はＮ型半導体よりも不純物濃度が低く、Ｎ＋型半導体はＮ型半導体よりも不純物濃度が高いものとする。
カソード層１４はダイオードのカソードとして機能する。カソード層１４は、ダイオード領域Ｒ３に設けられる。カソード層１４は、境界領域Ｒ２とダイオード領域Ｒ３との境界Ｂｒよりダイオード領域Ｒ３側に形成される。一方、コレクタ層１３はＩＧＢＴ領域Ｒ１、および境界領域Ｒ２の一部に形成される（境界領域Ｒ２とダイオード領域Ｒ３の境界Ｂｒには、コレクタ層１３は形成されない）。よってカソード層１４とコレクタ層１３とは所定距離Ｄ１だけ離れて、共通電極１２の上面に接する。カソード層１４はＮ＋型半導体にて構成される。境界Ｂｒよりダイオード領域Ｒ３側にカソード層１４を形成することで、拡散層１８、ドリフト層１６、バッファ層１５、カソード層１４によって構成されるアノード高注入ダイオードの動作を抑制する。また、コレクタ層１３の端を境界領域Ｒ２内に収めることで、アノード層１９、ドリフト層１６、バッファ層１５、コレクタ層１３による寄生ＰＮＰトランジスタの動作を抑制して、半導体装置全体としての誤動作を生じさせない。
バッファ層１５は、ＩＧＢＴ領域Ｒ１及び境界領域Ｒ２にてコレクタ層１３の上面に接し、且つダイオード領域Ｒ３にてカソード層１４及び共通電極１２の上面に接する。バッファ層１５はＮ型半導体にて構成される。
ドリフト層１６は、ＩＧＢＴ領域Ｒ１、境界領域Ｒ２及びダイオード領域Ｒ３にてバッファ層１５の上面に接する。ドリフト層１６はＮ−型半導体にて構成される。
また、半導体装置は、図２に示すように、半導体基板１１内に設けられたボディ層１７、拡散層１８、アノード層１９、及びエミッタ層２０を有する。
ボディ層１７は、ＩＧＢＴ領域Ｒ１にてドリフト層１６の上面に接する。ボディ層１７は、低濃度ボディ層１７ａ及び高濃度ボディ層１７ｂを有する。低濃度ボディ層１７ａは、ドリフト層１６の上面に接し、Ｐ−型半導体にて構成される。高濃度ボディ層１７ｂは、低濃度ボディ層１７ａの上面に接しＸ方向に所定ピッチをもって繰り返し設けられる。高濃度ボディ層１７ｂはＰ＋型半導体にて構成される。
拡散層１８は、境界領域Ｒ２での耐圧劣化を防ぐために設けられる。拡散層１８は、境界領域Ｒ２にてドリフト層１６の上面に接する。拡散層１８は、拡散層１８ａ及び高濃度拡散層１８ｂを有する。拡散層１８ａは、ドリフト層１６の上面に接し、Ｐ型半導体にて構成される。また、拡散層１８ａは、ボディ層１７よりも深い位置に形成される。高濃度拡散層１８ｂは、拡散層１８ａの上面に接しＸ方向に所定ピッチをもって繰り返し設けられる。高濃度拡散層１８ｂはＰ＋型半導体にて構成される。
アノード層１９は、ダイオードのアノードとして機能する。アノード層１９は、ダイオード領域Ｒ３にてドリフト層１６の上面に接する。アノード層１９は、低濃度アノード層１９ａ及び高濃度アノード層１９ｂを有する。低濃度アノード層１９ａは、ドリフト層１６の上面に接し、Ｐ−型半導体にて構成される。高濃度アノード層１９ｂは、低濃度アノード層１９ａの上面に接しＸ方向に所定ピッチをもって繰り返し設けられる。高濃度アノード層１９ｂはＰ＋型半導体にて構成される。なお、図２では、高濃度アノード層１９ｂは、低濃度アノード層１９ａよりも浅い接合深さを有しているが、逆に高濃度アノード層１９ｂが低濃度アノード層１９ａよりも深い接合深さを有しているように構成することも可能である。さらにアノード層１９に接するようにアノード電極（図示せず）が形成される。
エミッタ層２０は、ＩＧＢＴのエミッタとして機能する。エミッタ層２０は、ＩＧＢＴ領域Ｒ１にて低濃度ボディ層１７ａの上面、及び高濃度ボディ層１７ｂの側面に接する。エミッタ層２０はＮ＋型半導体にて構成される。エミッタ層２０と高濃度ボディ層１７ｂとに接するようにエミッタ電極（図示せず）が形成される。
また、本実施の形態においては、図２に示すように、半導体基板１１の表面にトレンチＴ１〜Ｔ３が形成され、そのトレンチＴ１〜Ｔ３内に絶縁層２１ａ〜２１ｂ、及び導電層２２ａ〜２２ｃが設けられる。
トレンチＴ１〜Ｔ３は、Ｘ方向に所定ピッチをもって繰り返し設けられる。トレンチＴ１は、ＩＧＢＴ領域Ｒ１においてエミッタ層２０及びボディ層１７を貫通し且つドリフト層１６を掘り込むように形成される。トレンチＴ２は、境界領域Ｒ２において高濃度拡散層１８ｂを貫通し且つ拡散層１８ａを掘り込むように形成される。トレンチＴ３は、ダイオード領域Ｒ３において低濃度アノード層１９ａを貫通し且つドリフト層１６を掘り込むように形成される。
絶縁層２１ａ〜２１ｃは、それぞれトレンチＴ１〜Ｔ３の表面に所定の厚みをもって形成される。絶縁層２１ａ〜２１ｃは例えば酸化シリコンにて構成される。導電層２２ａはＩＧＢＴのゲートとして機能し、導電層２２ｃはダイオードのアノード電極と接続される。導電層２２ａ〜２２ｃは、それぞれ絶縁層２１ａ〜２１ｃを介してトレンチＴ１〜Ｔ３を埋める。導電層２２ａ〜２２ｃは例えばポリシリコンにて構成される。
次に、上記の第１の実施の形態の構成による効果を説明する。ここで、図２とは異なって、カソード層１４が境界領域Ｒ２にまで突き出して形成されている場合を考える。この場合、拡散層１８、ドリフト層１６、バッファ層１５、カソード層１４によってアノード高注入ダイオードが構成される。また、図２とは異なって、コレクタ層１３がダイオード領域Ｒ３にまで突き出して形成されている場合を考える。この場合、アノード層１９、ドリフト層１６、バッファ層１５、コレクタ層１３による寄生ＰＮＰトランジスタが生じ、これにより誤動作等が生じ得る。そこで第１の実施の形態において、上記の理由から、カソード層１４は、境界Ｂｒよりダイオード領域Ｒ３側に形成される。一方、コレクタ層１３はＩＧＢＴ領域Ｒ１、および境界領域Ｒ２の一部に形成される。よってカソード層１４とコレクタ層１３とは所定距離Ｄ１だけ離れて、共通電極１２の上面に接する。したがって、第１の実施の形態は、上記のアノード高注入ダイオード、および寄生ＰＮＰトランジスタの発生を抑制し、誤動作等を抑えることができる。
［第２の実施の形態］
次に、図３を参照して、第２の実施の形態に係る半導体装置を説明する。図３は、第２の実施の形態に係る半導体装置を示す図１のＡ−Ａ’断面図である。第２の実施の形態は、図３に示すように、第１の実施の形態と同様のＩＧＢＴ領域Ｒ１及び境界領域Ｒ２を有する。また、第２の実施の形態は、図３に示すように、第１の実施の形態と同様に、コレクタ層１３と離れてダイオード領域Ｒ３にカソード層１４Ａを有する。但し、カソード層１４Ａは、Ｘ方向に所定ピッチをもって繰り返し設けられる。この点、カソード層１４Ａは、第１の実施の形態のカソード層１４と異なる。第２の実施の形態において、その他の構成は第１の実施の形態と同様であるため、それら構成については同一符号を付し、その説明を省略する。
第２の実施の形態においても、第１の実施の形態と同様に、カソード層１４Ａは境界領域Ｒ２とダイオード領域Ｒ３との境界Ｂｒよりダイオード領域Ｒ３側に形成される。コレクタ層１３はＩＧＢＴ領域Ｒ１、および境界領域Ｒ２の一部に形成される。したがって、第２の実施の形態は、アノード高注入ダイオード、および寄生ＰＮＰトランジスタの発生を抑制し、誤動作等を抑えることができる。また、第２の実施の形態において、カソード層１４ＡはＸ方向に所定ピッチをもって繰り返し設けられているため、ダイオードのカソードの不純物総量は低く抑えることができる。これにより、カソードからのキャリアの注入を抑えることが出来、低注入カソードを構成することによりダイオードのリカバリ特性にて高速化および低損失化が実現できる。更に、高濃度アノード層１９ｂおよびカソード層１４Ａの各々の繰り返しピッチ幅、占有率等を調整してアノード・カソード共に低注入化することにより、第２の実施の形態は、ライフタイム制御を不要にして良好なリカバリ特性を得ることも可能である。
［第３の実施の形態］
次に、図４を参照して、第３の実施の形態に係る半導体装置を説明する。図４は、第３の実施の形態に係る半導体装置を示す図１のＡ−Ａ’断面図である。第３の実施の形態は、図４に示すように、第１の実施の形態と同様のＩＧＢＴ領域Ｒ１及び境界領域Ｒ２を有する。また、第３の実施の形態は、図４に示すように、第２の実施の形態と同様に、コレクタ層１３と離れてダイオード領域Ｒ３にカソード層１４Ａを有する。一方、第３の実施の形態に係るダイオード領域Ｒ３は、トレンチＴ３、絶縁層２１ｃ及び導電層２２ｃを有しておらず、この点で第１及び第２の実施の形態と異なる。なお、第３の実施の形態においては、アノード層１９の上面にアノード電極が設けられる（図示略）。
第３の実施の形態においても、第２の実施の形態と同様に、カソード層１４Ａをダイオード領域Ｒ３内に、コレクタ層１３を境界領域Ｒ２よりＩＧＢＴ領域Ｒ１側形成することで、アノード高注入ダイオード、および寄生ＰＮＰトランジスタの発生を抑制し、誤動作等を抑えることができる。また、第３の実施の形態においては、トレンチＴ３が設けられていないため、第２の実施の形態と比較して、ダイオード領域Ｒ３にてアノードとして機能する領域を増やすことができる。
［第４の実施の形態］
次に、図５を参照して、第４の実施の形態に係る半導体装置を説明する。図５は、第４の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。先ず、ダイオード領域Ｒ３について説明する。図５に示すように、ダイオード領域Ｒ３において、カソード層１４は、ダイオード領域Ｒ３と終端領域Ｒ４との境界Ｂまで形成されている。その他、ダイオード領域Ｒ３は、トレンチＴ３、絶縁層２１ｃ及び導電層２２ｃを有していない点を除いて、第４の実施の形態は第１の実施の形態と同様の構成を有する。もちろん、ダイオード領域Ｒ３は、トレンチＴ３、絶縁層２１ｃ及び導電層２２ｃを有していてもよい。なお、低濃度アノード層１９ａ、及び高濃度アノード層１９ｂに接するようにアノード電極（図示せず）が形成される。
次に、終端領域Ｒ４について説明する。図５は終端領域Ｒ４とダイオード領域Ｒ４とが接する場合の図である。終端領域Ｒ４は、ダイオード領域Ｒ３から延びる共通電極１２、バッファ層１５、及びドリフト層１６を有する。更に、終端領域Ｒ４は、半導体領域３１、拡散層３２を有する。
半導体領域３１は、カソード層１４と同層に位置する。半導体領域３１は、共通電極１２の上面に接し、Ｘ方向に所定ピッチをもって繰り返し設けられる。半導体領域３１はＰ＋型半導体にて構成される。なお、終端領域Ｒ４においてバッファ層１５は、半導体領域３１の上面及び側面に接する。
拡散層３２は、終端領域Ｒ４の耐圧劣化を防ぐために設けられる。拡散層３２は、ドリフト層１６の上面に接し、境界Ｂまで延びる。拡散層３２は高不純物濃度のＰ型半導体にて構成される。
次に、上記の第４の実施の形態の構成による効果を説明する。ここで、図５とは異なって、カソード層１４が終端領域Ｒ４まで連続して形成されている場合を考える。高不純物濃度の、ガードリング層として機能するＰ型拡散層３２が終端領域Ｒ４に存在する状況において、その直下の領域にＮ型のカソード層１４が存在すると、拡散層３２とドリフト層１６、バッファ層１５、カソード層１４にて、終端領域Ｒ４に高注入のアノードをもつダイオードが生じ、ダイオード全体としての特性を悪化させる原因となる。そこで、第４の実施の形態においてカソード層１４は終端領域Ｒ４に設けられず、これにより第４の実施の形態は終端領域Ｒ４におけるアノード高注入ダイオードの動作を抑制している。
また、終端領域Ｒ４においてバッファ層１５と共通電極１２との接触面積が大きければ、バッファ層１５と共通電極１２とのショットキ接合によるリーク電流が増加する懸念がある。そこで、第４の実施の形態において半導体領域３１（Ｐ＋型）が終端領域Ｒ４における共通電極１２の上面に設けられ、これによりバッファ層１５と共通電極１２とのショットキ接合の面積が減少し、第４の実施の形態はリーク電流の増大を抑制している。
しかし、終端領域Ｒ４において半導体領域３１の幅Ｄ３が大きくなると、ダイオード領域Ｒ３のダイオードに逆バイアスが印加された場合において、半導体領域３１からホールが注入され、寄生ＰＮＰトランジスタが動作してしまう。そこで、第４の実施の形態において半導体領域３１は寄生ＰＮＰトランジスタが動作しないよう半導体領域３１の幅Ｄ３を３０μｍ以下とするのが好適である。これにより第４の実施の形態は寄生ＰＮＰトランジスタの動作を抑え、素子としての誤動作等を抑制している。
図６は、半導体領域３１の幅Ｄ３の大きさによるホール注入量の違いを表したグラフ（シミュレーション結果）である。
図６の左側のグラフは、幅Ｄ３が３０μｍ以下の場合において、ダイオード領域Ｒ３のダイオードのアノードからの距離と、ホール密度との関係を示している。左側のグラフにおいて、実線の曲線はダイオード領域Ｒ３のダイオードが順バイアスから逆バイアスに切り替えられた時刻ｔｏにおけるホール密度の分布を示しており、破線、一点鎖線の曲線は、時刻ｔｏよりも後の時刻ｔ１、ｔ２におけるホール密度の分布を示している。距離Ｄ３が３０μｍ以下の場合、半導体領域３１からのホール注入は生じない。
一方、図６の右側のグラフは、幅Ｄ３が３０μｍより大きい場合において、ダイオード領域Ｒ３のダイオードのアノードからの距離と、ホール密度との関係を示している。
右側のグラフにおいて、実線の曲線はダイオード領域Ｒ３のダイオードが順バイアスから逆バイアスに切り替えられた時刻ｔｏにおけるホール密度の分布を示しており、破線、一点鎖線及び二点鎖線の曲線は、時刻ｔｏよりも後の時刻ｔ１、ｔ２、ｔ３におけるホール密度の分布を示している。幅Ｄ３が３０μｍよりも大きい場合、半導体領域３１付近においてホールの注入が生じていることがわかる。これにより寄生ＰＮＰトランジスタが動作し、素子全体として誤動作等を招く原因となる。したがって、本実施の形態では、半導体領域３１の幅Ｄ３を３０μｍ以下に設定している。
［第５の実施の形態］
次に、図７を参照して、第５の実施の形態に係る半導体装置を説明する。図７は、第５の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。第５の実施の形態に係る半導体装置は、図７に示すように、ダイオード領域Ｒ３及び終端領域Ｒ４において第４の実施の形態のバッファ層１５を有しておらず、カソード層１４及び半導体領域３１に接するようにドリフト層１６が設けられる。
一方、第５の実施の形態は、図７に示すように、終端領域Ｒ４のドリフト層１６中にバッファ層３４を有する。バッファ層３４は、半導体領域３１、３２と離れて位置し、境界ＢまでＸ方向に延びる。バッファ層３４の端部は境界Ｂよりも終端領域Ｒ４側に後退していてもよいし、ダイオード領域Ｒ３側に突き出していてもよい。バッファ層３４は、水素イオンを含み、イオン注入などにより形成される。これにより逆バイアス印加時に、空乏層が半導体領域３１にパンチスルーしてしまうのを防ぐ。なお、第５の実施の形態において、その他の構成は第４の実施の形態と同様であるため、それら構成については同一符号を付し、その説明を省略する。
第５の実施の形態は、第４の実施の形態と同様の構成を有し、同様の効果を奏する。また、バッファ層３４により終端領域Ｒ４の耐圧は保たれる。
［第６の実施の形態］
次に、図８を参照して、第６の実施の形態に係る半導体装置を説明する。図８は、第６の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。第６の実施の形態に係るダイオード領域Ｒ３においては、図８に示すように、カソード層１４は境界Ｂから所定距離Ｄ２だけ離れて形成される。このカソード層１４の形状において第６の実施の形態は第４の実施の形態と異なる。第５の実施の形態において、その他の構成は第４の実施の形態と同様であるため、それら構成については同一符号を付し、その説明を省略する。
上記のように第６の実施の形態においては、カソード層１４は境界Ｂから所定距離Ｄ２だけ離れている。よって、第６の実施の形態は、第４の実施の形態よりも終端領域Ｒ４における高注入のダイオードの発生を抑制できる。
［第７の実施の形態］
次に、図９を参照して、第７の実施の形態に係る半導体装置を説明する。図９は、第７の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。第７の実施の形態に係るダイオード領域Ｒ３においては、図９に示すように、半導体領域３１と同様の半導体領域３１’が、終端領域Ｒ４だけでなく、ダイオード領域３１’にも形成されている。第７の実施の形態において、その他の構成は第４の実施の形態と同様であるため、それら構成については同一符号を付し、その説明を省略する。
上記のように第７の実施の形態においては、第６の実施の形態と同様に、カソード層１４は境界Ｂから所定距離Ｄ２だけ離れている。よって、第７の実施の形態は、第４の実施の形態よりも終端領域Ｒ４において高注入のダイオードが形成されることを抑制できる。また、半導体領域３１’がダイオード領域Ｒ３にも形成されているが、寄生ＰＮＰトランジスタが動作しないようＸ方向に所定の幅Ｄ３をもって設けられているので誤動作は抑えられる。
［第８の実施の形態］
次に、図１０を参照して、第８の実施の形態に係る半導体装置を説明する。図９において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。図１０は、第８の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。
この第８の実施の形態では、カソード層１４が、ダイオード領域Ｒ３だけでなく終端領域Ｒ４にも形成されており、そしてこの終端領域Ｒ４中のカソード層１４の中に、半導体領域３１がＸ方向において所定ピッチで形成されている。前述の通り、終端領域Ｒ４にカソード層１４が存在すると、終端領域Ｒ４に高注入のアノードをもつダイオードが形成される虞がある。しかし、本実施の形態では、終端領域Ｒ４内のカソード層１４にＰ＋型の半導体領域３１が所定ピッチで形成される。２つの半導体領域３１に挟まれたカソード層１４の幅は極狭く形成し例えば１０μｍ以下とすることで、終端領域Ｒ４には高注入のアノードを持つダイオードが形成されることを抑制する。
半導体領域３１の幅Ｄ３は前述のように３０μｍ以下とするのが好適である。
［第９の実施の形態］
次に、図１１を参照して、第９の実施の形態に係る半導体装置を説明する。図１１において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。図１１は、第９の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。
第９の実施の形態に係るダイオード領域Ｒ３においては、図１１に示すように、半導体領域３１と同様の半導体領域３１’が、終端領域Ｒ４だけでなく、ダイオード領域Ｒ３にも跨るように形成されている。第９の実施の形態において、その他の構成は第８の実施の形態と同様であるため、それら構成については同一符号を付し、その説明を省略する。半導体領域３１’がダイオード領域Ｒ３にも設けられているため、第９の実施の形態は、第８の実施の形態よりも終端領域Ｒ４における高注入のダイオードの発生を抑制することができる。
［第１０の実施の形態］
次に、図１２を参照して、第１０の実施の形態に係る半導体装置を説明する。図１２は、第１０の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。第１０の実施の形態では、第６の実施の形態（図７）と同様に、カソード層１４はダイオード領域Ｒ３にのみ設けられ、しかも、カソード層１４の端部は、ダイオード領域Ｒ３に位置し、境界Ｂから所定距離Ｄ２だけ離れて形成される。
ただし、この第１０の実施の形態では、ダイオード領域Ｒ３内のカソード層１４にもＰ＋型の半導体領域４１が形成されている。このＰ＋型の半導体領域４１の幅Ｄ４は、Ｐ＋型の半導体領域３１の幅Ｄ３に比べて大きくホール注入が生じるように３０ｕｍ以上とする。このような半導体領域４１が設けられているのは、ダイオード領域Ｒ３において、低電流からリカバリの際に生じる電圧および電流の振動の抑制のためであり、逆バイアスの印加時にホールを再注入させるためである。ただし、幅Ｄ４は、ダイオードの逆回復時間が不要に長時間にならないような幅に設定するのが好ましい。
［第１１の実施の形態］
次に、図１３を参照して、第１１の実施の形態に係る半導体装置を説明する。図１３は、第１１の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。第１１の実施の形態では、第８の実施の形態（図９）と同様に、カソード層１４はダイオード領域Ｒ３だけでなく終端領域Ｒ４にも形成されている。そして、終端領域Ｒ４内のカソード層１４にＰ＋型の半導体領域３１が所定ピッチで形成されている。
ただし、この第１１の実施の形態では、ダイオード領域Ｒ３内のカソード層１４にＰ＋型の半導体領域４１が形成されている。このＰ＋型の半導体領域４１の幅Ｄ４は、Ｐ＋型の半導体領域３１の幅Ｄ３に比べて大きい。Ｄ４＞Ｄ３とする理由は、第１０の実施の形態と同じである。
［第１２の実施の形態］
次に、図１４を参照して、第１２の実施の形態に係る半導体装置を説明する。図１４において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。図１４は、第１２の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。この第１４の実施の形態では、カソード層１４はダイオード領域Ｒ３にのみ形成され、その端部はダイオード領域Ｒ３内に存在する。そして、Ｐ型半導体領域３５は、終端領域Ｒ４に形成されるだけでなく、境界Ｂを超えてダイオード領域Ｒ３にも形成されている。ただし、このＰ型の半導体領域３５は、界面での不純物濃度が低く、Ｐ型の半導体領域３５と共通電極１２との間でショットキ接合が形成されるような濃度（例えば、３×１０１７ｃｍ−３程度）とされている。ショットキ接合のため、終端領域Ｒ３において寄生ＰＮＰトランジスタの動作は抑制される。これにより、寄生ＰＮＰトランジスタが終端領域Ｒ４において動作し、素子破壊や誤動作が生ずるのを防止することができる。なお、Ｎ＋型のカソード層１４と共通電極１２との間にはオーミック接触が形成されるため、ダイオード領域Ｒ３のダイオードは正常に動作する。また、Ｐ型半導体領域３５と共通電極１２とはショットキ接合、Ｎ＋型のカソード層１４と共通電極１２とはオーミック接合となるように、それぞれＰ型拡散層３５、Ｎ＋型カソード層１４の界面濃度と、共通電極１２の材料との組み合わせを適切に選択する必要がある。
［第１３の実施の形態］
次に、図１５を参照して、第１３の実施の形態に係る半導体装置を説明する。図１５において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。図１５は、第１３の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。この実施の形態では、ダイオード領域Ｒ３が、ダイオードが形成されるメイン領域Ｒ３１と、そのメイン領域Ｒ３１の周囲に存在し終端領域Ｒ４と接する境界領域Ｒ３２を有するものとして説明を行う。すなわち、境界領域Ｒ３２は、ダイオード領域Ｒ３と終端領域Ｒ４との境界Ｂに接するダイオード領域Ｒ３中の領域である。
この第１３の実施の形態では、カソード層１４はメイン領域Ｒ３１だけでなく、境界領域Ｒ３２にも存在する。ただし、境界領域Ｒ３２のカソード層１４は水平方向の複数の領域に分割される形で設けられ、個々の分割領域のＢ−Ｂ’方向における幅Ｗ（面積）は、終端領域Ｒ４に近づくにつれて小さくなる（Ｗｍａｉｎ＞Ｗｔ１＞Ｗｔ２＞・・・＞ＷｔＮ）。分割されたカソード領域１４の間には、Ｐ＋型半導体領域３１’が形成されている。
この構成によれば、境界領域Ｒ３２も、ダイオード領域として有効に活用され得る。換言すれば、境界領域Ｒ３２のカソード層１４、バッファ層１５、ドリフト層１６、及びアノード層１９も、ダイオードとして機能し得る。ただし、カソード層１４の幅Ｗは、終端領域Ｒ４に近づくにつれて小さくなるので、境界領域Ｒ３２中のダイオードの特性は、終端領域Ｒ４に近づくほど悪くなる（図１５の白矢印参照）。このようにすることで、境界領域Ｒ３２をダイオードとして有効に利用しつつ、終端領域Ｒ４のＰ＋型拡散層３２からのホールの注入によりダイオードの逆回復特性が悪化することを防止している。
［第１４の実施の形態］
次に、図１６を参照して、第１４の実施の形態に係る半導体装置を説明する。図１６において、第１３の実施の形態と同一の構成については同一符号を付し、その説明を省略する。図１６は、第１４の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。この実施の形態では、境界領域Ｒ３２における分割されたカソード層１４の間にＰ＋型半導体領域３１’が存在せず、カソード層１４の間にはＮ型のバッファ層１５が形成されている。その他は第１３の実施の形態と同一である。この第１４の実施の形態の構成によっても、第１３の実施の形態と同一の効果を得ることができる。
［第１５の実施の形態］
次に、図１７を参照して、第１５の実施の形態に係る半導体装置を説明する。図１７において、第１３の実施の形態と同一の構成については同一符号を付し、その説明を省略する。この第１５の実施の形態では、カソード層１４は、境界領域Ｒ３２においても分割されず、境界Ｂまで伸びている。この点、第１３及び第１４の実施の形態とは異なっている。ただし、この第１５の実施の形態では、高濃度アノード層１９ｂの配列ピッチが、終端領域Ｒ４に近づくにつれ大きくなるように設定されている（Ｗｐ＿ｍａｉｎ＜Ｗｐ＿ｔ１＜Ｗｐ＿ｔ２）。このため、この実施の形態においても、境界領域Ｒ３２に形成されるダイオードの特性は、終端領域Ｒ４に近づくほど悪くなる（図１５の白矢印参照）。このようにすることで、境界領域Ｒ３２をダイオードとして有効に利用しつつ、終端領域Ｒ４のＰ＋型拡散層３２からのホールの注入によりダイオードの逆回復特性が悪化することを防止している。
［第１６の実施の形態］
次に、図１８を参照して、第１６の実施の形態に係る半導体装置を説明する。図１８において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。この第１６の実施の形態は、第１３の実施の形態の特徴と第１５の実施の形態の特徴とを結合したものである。すなわち、境界領域Ｒ３２のカソード層１４は複数に分割され、そのＢ−Ｂ’方向における幅Ｗは、終端領域Ｒ４に近づくにつれて徐々に小さくなる（Ｗｍａｉｎ＞Ｗｔ１＞Ｗｔ２＞ＷｔＮ）。加えて、高濃度アノード層１９ｂの配列ピッチが、終端領域Ｒ４に近づくにつれ大きくなるように設定されている（Ｗｐ＿ｍａｉｎ＜Ｗｐ＿ｔ１＜Ｗｐ＿ｔ２）。この構成によっても、第１３〜第１５の実施の形態と同一の効果を得ることができる。なお、図１８において、カソード層１４及びバッファ層１５の構成を、第１４の実施の形態と同一にすることも可能である。
［第１７の実施の形態］
次に、図１９を参照して、第１７の実施の形態に係る半導体装置を説明する。図１９において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。この第１７の実施の形態では、ダイオード領域Ｒ３においてＮ＋型のカソード層１４がバッファ層１５中に分割して設けられ、これによりバッファ層１５と共通電極１２がショットキダイオードを形成している。これにより、ダイオード領域Ｒ３に形成されるダイオードは、全体として低注入カソードのダイオードとされる。
この実施の形態では、拡散層３２とドリフト層１６、バッファ層１５、カソード層１４にて、終端領域Ｒ４に高注入のアノードをもつダイオードが生じないように、ダイオード領域Ｒ３において最も外側の（境界Ｂに最も近い）カソード層１４は、境界Ｂの直下には存在せず、この境界Ｂからダイオード領域Ｒ３の内部の側に所定距離移動した位置にその端部を有する。その代りに、境界Ｂの直下には、Ｐ＋型半導体領域３１が設けられている。このため、境界Ｂ付近の構造はＰＮＰ構造となり、境界Ｂ付近に寄生ダイオードは形成されない。ここでＰ＋型半導体領域３１はＰ−型半導体領域で置き換えても同様の効果がある。
さらに、この最外周のカソード層１４の幅Ｗ１が、他のカソード層１４の幅Ｗ２よりも大きくされている。このように、最外周のカソード層１４の端部が境界Ｂよりも内側にあり、さらにカソード層１４の幅Ｗ１がＷ２よりも大きく設定されている。これにより、境界Ｂ付近で集中的に発生したキャリアが、この幅広（Ｗ１）のカソード層１４に吸収されるので、素子破壊の発生確率を低下させることができる。本実施の形態に従い、幅Ｗ１のカソード層１４をダイオード領域Ｒ３の最外周に設けることにより、ダイオードのスイッチング速度が低下することを防止することができる。
なお、幅Ｗ１が大きすぎると、境界付近に高注入特性のダイオードが形成され、ダイオードの損失が大きくなる。このため、幅Ｗ１は、リカバリ時における素子破壊を防止しつつ、且つ適切なダイオードの損失特性が得られるような値に設定され得る。
［第１８の実施の形態］
次に、図２０を参照して、第１８の実施の形態に係る半導体装置を説明する。図２０において、第１７の実施の形態と同一の構成については同一符号を付し、その説明を省略する。この実施の形態は、ダイオード領域Ｒ３において、分割された複数のＮ＋型のカソード層１４の間にＰ＋型半導体領域３１’が形成されていて、これにより、定電流時の発振が抑制されている。この実施の形態でも、最も境界Ｂに近いカソード層１４の幅Ｗ１が、他のカソード層１４の幅Ｗ２よりも大きくされている。これにより、境界Ｂ付近で集中的に発生したキャリアが、この幅広（Ｗ１）のカソード層１４に吸収されるので、素子破壊の発生確率を低下させることができる。なお、幅Ｗ１は、リカバリ時における素子破壊を防止しつつ、且つ適切なダイオードの損失特性が得られるような値に設定され得る点は、第１７の実施の形態と同様である。
［第１９の実施の形態］
次に、図２１を参照して、第１９の実施の形態に係る半導体装置を説明する。図２１において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。この実施の形態では、第１８の実施の形態と同様に、ダイオード領域Ｒ３において、分割された複数のＮ＋型のカソード層１４の間にＰ＋型半導体領域３１’が形成されていて、これにより、定電流時の発振が抑制されている。
ただし、この実施の形態では、境界Ｂに近接するカソード層１４が、多数の小領域１４’に分割されると共に、それらの小領域１４’の間にＰ型半導体領域３１’が交互に形成されている。そして、この多数の小領域１４’が設けられる部分の幅Ｗ１’が、幅Ｗ２よりも大きくされている。この構成によっても、第１７乃至第１８の実施の形態と同様の効果を得ることができる。なお、１個の小領域１４’の幅は微細（例えば１〜２μｍ程度）に設定し、一方で幅Ｗ１’は、少なくとも幅Ｗ２よりも大きくすることが好ましい。
［第２０の実施の形態］
次に、図２２を参照して、第２０の実施の形態に係る半導体装置を説明する。図２２において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。
この実施の形態では、ダイオード領域Ｒ３のＮ＋型のカソード層１４は、ダイオード領域Ｒ３と終端領域Ｒ４との境界Ｂまで伸びている。また、Ｎ型のバッファ層１５は、ダイオード領域Ｒ３だけでなく、終端領域Ｒ４にまで伸びている。更に、終端領域Ｒ４の表面には、ガードリング層として機能するＰ型拡散層３２が設けられている。ただし、アノード電極２０は、アノード層１９にのみ電気的に接続され、Ｐ型拡散層３２には接続されていない（切断されている）。このため、境界Ｂ付近には、高注入の寄生ダイオードは形成されず、低注入の寄生ダイオードのみが形成される。これにより、ターンオフ時における安全動作領域（リカバリ電流が流れている状態で電圧が印加されても素子破壊が生じない領域）の面積を削減することなく、オン電圧の低減を図ることが出来ると共に、スイッチング時間の短縮を実現することができる。
この図２２において、境界Ｂに位置するＰ型拡散層３２がアノード電極２０に接続されていると仮定した場合、境界Ｂに高注入の寄生ダイオードが形成され、これによりダイオード領域Ｒ３中のダイオードのスイッチング特性が低下する。本実施の形態の構成によれば、この問題を解消することができる。
［第２１の実施の形態］
次に、図２３を参照して、第２１の実施の形態に係る半導体装置を説明する。図２３において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。
この実施の形態では、ダイオード領域Ｒ３のＮ＋型のカソード層１４は、ダイオード領域Ｒ３と終端領域Ｒ４との境界Ｂまで伸びている。また、終端領域のアノード電極２０の側には、ガードリング層として機能するＰ型拡散層３２が形成されている。この点は、第１９の実施の形態と同様である。
ただし、この実施の形態では、境界Ｂに形成されるＰ型拡散層３２は、その境界Ｂ側において低濃度領域３２ｌを有している。そして、アノード電極２０は、この低濃度領域３２lのみに電気的に接続され、高濃度領域３２ｈには接続されていない（アノード電極２０の端部は、低濃度領域３２ｌ上に存する）。このため、境界Ｂ付近には、高注入の寄生ダイオードは形成されず、低注入の寄生ダイオードのみが形成される。これにより、ターンオフ時における安全動作領域（リカバリ電流が流れている状態で電圧が印加されても素子破壊が生じない領域）の面積を削減することなく、オン電圧の低減を図ることが出来ると共に、スイッチング時間の短縮を実現することができる。
この図２３において、境界Ｂに位置するＰ型拡散層３２が、全体として高濃度領域３２ｈのみからなり、且つアノード電極２０とも接続されていると仮定した場合、境界Ｂに高注入の寄生ダイオードが形成され、これによりダイオード領域Ｒ３中のダイオードのスイッチング特性が低下する。本実施の形態の構成によれば、この問題を解消することができる。
［第２２の実施の形態］
次に、図２４を参照して、第２２の実施の形態に係る半導体装置を説明する。図２４において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。
この実施の形態では、ダイオード領域Ｒ３のＮ＋型のカソード層１４は、ダイオード領域Ｒ３と終端領域Ｒ４との境界Ｂまでは伸びず、境界Ｂから所定の距離だけダイオード領域Ｒ３側に移動した位置にその端部を有している。
また、終端領域のアノード電極２０の側には、ガードリング層として機能するＰ型拡散層３２が形成されている。ただし、境界Ｂに形成されるＰ型拡散層３２には、アノード電極２０は接続されていない。アノード電極２０は、アノード層１９にのみ接続されている。このため、境界Ｂ付近には、高注入の寄生ダイオードは形成されず、低注入の寄生ダイオードのみが形成される。これにより、前述の実施の形態と同一の効果を得ることができる。
［第２３の実施の形態］
次に、図２５及び図２６を参照して、第２３の実施の形態に係る半導体装置を説明する。図２５において、前述の実施の形態と同一の構成については同一符号を付し、その説明を省略する。
この実施の形態では、ダイオード領域Ｒ３のＮ＋型のカソード層１４は、ダイオード領域Ｒ３と終端領域Ｒ４との境界Ｂまで伸びている。また、終端領域のアノード電極２０の側には、ガードリング層として機能するＰ型拡散層３２が形成されている。また、アノード電極２０も、このＰ型拡散層３２にも電気的に接触している。
ただし、この実施の形態では、Ｎ型バッファ層１５の不純物濃度プロファイルが、基板垂直方向において均一ではなく、図２６に示すような分布曲線（Ｘ−Ｘ’方向）を有している。すなわち、このＮ型バッファ層１５は、ドリフト層１６側の表面においては低い不純物濃度（ｃｍ−３）を有している一方、その内部において不純物濃度のピーク値を有している。裏面側の不純物濃度も、共通電極１２との間でショットキ接合が形成される程度の低い濃度とする。ショットキ接合を形成することにより高い障壁を形成し、正孔（ホール）の排出を促し電子の注入を抑制し、終端領域Ｒ４が高注入ダイオードとして働くことを抑制する。これにより、ダイオード領域Ｒ３の特性を維持することが可能となる。なお、このような不純物濃度プロファイルは、イオン注入装置の加速電圧を調整することで実現することができる。注入後はレーザアニール等により不純物を活性化させる必要がある。
ドリフト層１６側の表面において、Ｎ型バッファ層１５の不純物ドーズ量が小さい値に設定されていることにより、境界Ｂ付近において高注入の寄生ダイオードが形成されることが防止され、これにより、ターンオフ時における安全動作領域の面積を削減することなく、オン電圧の低減を図ることが出来ると共に、スイッチング時間の短縮を実現することができる。
Ｎ型バッファ層１５の全体として不純物ドーズ量が小さいと、逆バイアス印加時にパンチスルーが発生する可能性が高くなる。このため、本実施の形態では、不純物濃度のピーク位置を、その内部に有することで、共通電極１２との間でショットキ接合が形成される程度の低い表面濃度を保ちつつ、高い不純物ドーズ量を実現することが可能となる。一例として、そのピークの位置は、共通電極１２の表面からみてＮ＋型カソード層１４の表面よりも近い側に位置するのが好適である。
［その他］
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。例えば、上記の全ての実施の形態において、ｐ型とｎ型を全て入れ替えた半導体装置にも本発明が適用可能である。
また、上記の第４〜第２３の実施の形態では、ＲＣ−ＩＧＢＴにおけるダイオード領域Ｒ３と終端領域Ｒ４の構造を例示的に図示しているが、本発明はこれに限定されるものではなく、ダイオード単体を有する半導体装置の、ダイオード領域と終端領域の構造にも適用可能であることは、言うまでもない。
また、第４〜第２３の実施の形態において、ダイオード領域Ｒ３のアノード構造を例示的に図示したが、本発明はこれに限定されるものではなく、例えばトレンチ内にアノード領域を有する構成など、発明の趣旨を逸脱しない範囲での置換、追加、削除等が可能であることは言うまでもない。
１１…半導体基板、 １２…共通電極、 １３…コレクタ層、 １４、１４Ａ…カソード層、 １５…バッファ層、 １６…ドリフト層、 １７…ボディ層、 １８…拡散層、 １９…アノード層、 ２０…エミッタ層、 ２１ａ〜２１ｃ…絶縁層、 ２２ａ〜２２ｃ…導電層、 ３１〜３２…拡散層、 ３４…バッファ層、 Ｒ１…ＩＧＢＴ領域、 Ｒ２…境界領域、 Ｒ３…ダイオード領域、 Ｒ４…終端領域、 Ｔ１〜Ｔ３…トレンチ。

Claims (19)

  1. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記ダイオード領域及び前記終端領域にて前記第１電極の前記第１の面側に設けられた第１導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記ダイオード領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型のアノード層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    前記アノード層及び前記第２拡散層に電気的に接続するアノード電極と
    を備え、
    前記第１半導体領域は、前記ドリフト層側の表面においては第１の不純物濃度量を有している一方、その内部において不純物濃度のピーク値を有し、更に第１電極側の裏面においては前記第１の不純物濃度と同等以上の第２の不純物濃度量を有している。
    ことを特徴とする半導体装置。
  2. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記終端領域にて前記第１電極の前記第１の面側に設けられ、前記第１電極と平行な方向に所定ピッチをもって繰り返し配置された第２導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記カソード層及び前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    を備えることを特徴とする半導体装置。
  3. 前記ダイオード領域において前記カソード層と前記ドリフト層の間に設けられ、前記終端領域において前記第１半導体領域と前記ドリフト層の間に設けられた第１導電型の第１バッファ層を更に備える
    ことを特徴とする請求項２記載の半導体装置。
  4. 前記終端領域において前記第１半導体領域と離れて前記ドリフト層中に設けられた第２バッファ層を更に備え、
    前記第２バッファ層は水素イオンを含む
    ことを特徴とする請求項２記載の半導体装置。
  5. 前記第２拡散層は、前記ダイオード領域と前記終端領域との境界まで延び、
    前記カソード層は、前記境界から離れて設けられる
    ことを特徴とする請求項２記載の半導体装置。
  6. 前記ダイオード領域において、前記第１導電型のカソード層内に設けられる第２導電型の第３拡散層を更に備えた請求項２記載の半導体装置。
  7. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域及び前記終端領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記終端領域にて前記第１導電型のカソード層内に設けられ、前記第１電極と平行な方向に所定ピッチをもって繰り返し配置された第２導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記カソード層及び前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    を備えることを特徴とする半導体装置。
  8. 前記ダイオード領域において、前記第１導電型のカソード層内に設けられる第２導電型の第３拡散層を更に備えた請求項７記載の半導体装置。
  9. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記終端領域にて前記第１電極の前記第１の面側に設けられ前記第１電極とショットキ接合を形成する第２導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記カソード層及び前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    を備えることを特徴とする半導体装置。
  10. 第１電極上に設けられＩＧＢＴとして機能するＩＧＢＴ領域と、
    前記第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ＩＧＢＴ領域と前記ダイオード領域との間に設けられ、前記ＩＧＢＴ領域と前記ダイオード領域に隣接する境界領域とを備え、
    前記ＩＧＢＴ領域及び前記境界領域にて前記第１電極の第１の面側に設けられ、前記ＩＧＢＴ領域にてＩＧＢＴのコレクタとして機能する第１導電型のコレクタ層と、
    前記コレクタ層と離れて前記ダイオード領域にて前記第１電極の前記第１の面側に設けられ、ダイオードのカソードとして機能する第２導電型のカソード層と、
    前記ＩＧＢＴ領域、前記境界領域及び前記ダイオード領域にて前記コレクタ層及び前記カソード層の前記第１電極側と逆の側に設けられた第２導電型のドリフト層と、
    前記境界領域にて前記ドリフト層の前記第１電極側と逆の側に設けられた第１導電型の拡散層と
    を備えることを特徴とする半導体装置。
  11. 前記カソード層は、前記第１電極と平行な第１方向に所定ピッチをもって配置されている
    ことを特徴とする請求項１０記載の半導体装置。
  12. 前記ダイオード領域にて前記ドリフト層の前記第１電極側と逆の側に設けられ、前記ダイオードのアノードとして機能するアノード層と、
    前記アノード層を貫通するトレンチと、
    前記トレンチの側面に形成された絶縁層と、
    前記絶縁層を介して前記トレンチを埋め、前記ダイオードのアノード電極として機能する導電層とを更に備える
    ことを特徴とする請求項１０又は請求項１１記載の半導体装置。
  13. 前記カソード層は、前記境界領域と前記ダイオード領域の境界から離れて形成され、
    前記コレクタ層は、その端部が前記ＩＧＢＴ領域又は前記境界領域内に存在する
    ことを特徴とする請求項１０記載の半導体装置。
  14. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記終端領域にて前記第１電極の前記第１の面側に設けられた第２導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記カソード層及び前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    を備え、
    前記ダイオード領域と前記終端領域との境界に接する前記ダイオード領域中の領域である境界領域において、前記カソード層は複数の層に分割される形で設けられ、その分割された複数のカソード層の幅は、前記終端領域に近づくにつれ小さくなることを特徴とする半導体装置。
  15. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記終端領域にて前記第１電極の前記第１の面側に設けられた第２導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記カソード層及び前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と、
    前記ダイオード領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第１アノード層と
    前記第２導電型の第１アノード層に設けられ前記第１アノード層よりも高い不純物濃度を有する複数の第２導電型の第２アノード層と
    を備え、
    前記ダイオード領域と前記終端領域との境界に接する前記気ダイオード領域中の領域である境界領域において、複数の第２導電型の第２アノード層は、その配列ピッチが前記終端領域に近づくにつれ小さくなるように配列された
    ことを特徴とする半導体装置。
  16. 前記ダイオード領域において前記カソード層と前記ドリフト層の間に設けられ、前記終端領域において前記第１半導体領域と前記ドリフト層の間に設けられた第１導電型の第１バッファ層を更に備える
    ことを特徴とする請求項１４又は１５に記載の半導体装置。
  17. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記終端領域にて前記第１電極の前記第１の面側に設けられた第２導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記カソード層及び前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    を備え、
    前記前記カソード層は複数の層に分割される形で設けられ、その分割された複数のカソード層のうち、前記ダイオード領域と前記終端領域との間の境界に近接して配置された第１のカソード層の幅は、第２のカソード層の幅よりも大きくされていることを特徴とする半導体装置。
  18. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記終端領域にて前記第１電極の前記第１の面側に設けられた第２導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記カソード層及び前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    を備え、
    前記前記カソード層は複数の層に分割される形で設けられ、その分割された複数のカソード層のうち、前記ダイオード領域と前記終端領域との間の境界に近接して配置された複数の第３のカソード層は、その他の第４のカソード層の幅よりも小さい幅を有し、且つ、複数の第３のカソード層が配置される領域全体の幅は、前記第４のカソード層の幅よりも大きいことを特徴とする半導体装置。
  19. 第１電極上に設けられダイオードとして機能するダイオード領域と、
    前記ダイオード領域に隣接し、前記第１電極上に設けられる終端領域とを備え、
    前記ダイオード領域にて前記第１電極の第１の面側に設けられ、ダイオードのカソードとして機能する第１導電型のカソード層と、
    前記ダイオード領域及び前記終端領域にて前記第１電極の前記第１の面側に設けられた第１導電型の第１半導体領域と、
    前記ダイオード領域及び前記終端領域にて前記第１半導体領域の前記第１電極側と逆の側に設けられた第１導電型のドリフト層と、
    前記ダイオード領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型のアノード層と、
    前記終端領域において前記ドリフト層の前記第１電極側と逆の側に設けられた第２導電型の第２拡散層と
    前記アノード層に電気的に接続するアノード電極と
    を備え、
    前記アノード電極は、前記第２拡散層とは電気的に切断されている
    ことを特徴とする半導体装置。
JP2013110412A 2012-09-24 2013-05-24 半導体装置 Pending JP2014103376A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013110412A JP2014103376A (ja) 2012-09-24 2013-05-24 半導体装置
CN201310375874.0A CN103681665B (zh) 2012-09-24 2013-08-26 半导体装置
US14/023,357 US9214535B2 (en) 2012-09-24 2013-09-10 Semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012210232 2012-09-24
JP2012210232 2012-09-24
JP2012235176 2012-10-24
JP2012235176 2012-10-24
JP2013110412A JP2014103376A (ja) 2012-09-24 2013-05-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2014103376A true JP2014103376A (ja) 2014-06-05

Family

ID=50318705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013110412A Pending JP2014103376A (ja) 2012-09-24 2013-05-24 半導体装置

Country Status (3)

Country Link
US (1) US9214535B2 (ja)
JP (1) JP2014103376A (ja)
CN (1) CN103681665B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016030966A1 (ja) * 2014-08-26 2016-03-03 三菱電機株式会社 半導体素子
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP2016058636A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
WO2016129041A1 (ja) * 2015-02-09 2016-08-18 三菱電機株式会社 半導体装置
JP2017045949A (ja) * 2015-08-28 2017-03-02 株式会社デンソー 半導体装置
JP2017079234A (ja) * 2015-10-19 2017-04-27 株式会社東芝 半導体装置
JPWO2016098199A1 (ja) * 2014-12-17 2017-05-25 三菱電機株式会社 半導体装置
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
WO2017199679A1 (ja) * 2016-05-17 2017-11-23 株式会社デンソー 半導体装置
WO2017217198A1 (ja) * 2016-06-14 2017-12-21 株式会社デンソー 半導体装置
WO2018079417A1 (ja) * 2016-10-26 2018-05-03 株式会社デンソー 半導体装置
US10439038B2 (en) 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
JP2020039001A (ja) * 2019-12-02 2020-03-12 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2020129186A1 (ja) * 2018-12-19 2020-06-25 三菱電機株式会社 半導体装置
JP2020202250A (ja) * 2019-06-07 2020-12-17 三菱電機株式会社 半導体装置
JP2021077813A (ja) * 2019-11-12 2021-05-20 株式会社デンソー 半導体装置
WO2021145080A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置
US11222891B2 (en) 2019-09-20 2022-01-11 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
US11398563B2 (en) 2018-06-27 2022-07-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US11610882B2 (en) 2017-04-24 2023-03-21 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716151B2 (en) * 2013-09-24 2017-07-25 Semiconductor Components Industries, Llc Schottky device having conductive trenches and a multi-concentration doping profile therebetween
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6392133B2 (ja) 2015-01-28 2018-09-19 株式会社東芝 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
CN109417093B (zh) * 2017-01-17 2021-08-31 富士电机株式会社 半导体装置
US11069769B2 (en) * 2017-09-07 2021-07-20 Mitsubishi Electric Corporation Semiconductor device
JP6935731B2 (ja) 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
WO2019176810A1 (ja) 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP6935373B2 (ja) * 2018-08-21 2021-09-15 株式会社東芝 半導体装置
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
JP7354897B2 (ja) * 2020-03-26 2023-10-03 三菱電機株式会社 半導体装置
JP7403401B2 (ja) * 2020-07-10 2023-12-22 三菱電機株式会社 半導体装置
CN113571577B (zh) * 2021-06-04 2023-07-04 西安电子科技大学 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法
CN114709253B (zh) * 2022-03-28 2024-06-18 重庆大学 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管
DE102022127527A1 (de) 2022-10-19 2024-04-25 Infineon Technologies Austria Ag Rc-igbt und herstellungsverfahren für einen rc-igbt
CN116387357B (zh) * 2023-06-07 2023-08-29 广东巨风半导体有限公司 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件
CN116825835B (zh) * 2023-07-25 2024-05-14 四川奥库科技有限公司 一种逆导型igbt器件的背面结构及制造方法
CN117650163B (zh) * 2023-10-31 2024-09-06 海信家电集团股份有限公司 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260687A (ja) * 1996-03-19 1997-10-03 Toyo Electric Mfg Co Ltd 高耐圧化構造を有する大容量低損失高速ダイオード
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2012081664A1 (ja) * 2010-12-17 2012-06-21 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4573490B2 (ja) 2002-01-18 2010-11-04 富士電機システムズ株式会社 逆阻止型ｉｇｂｔおよびその製造方法
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
US8154073B2 (en) * 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP2008042073A (ja) 2006-08-09 2008-02-21 Sanken Electric Co Ltd 半導体装置
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2008192737A (ja) 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009111188A (ja) 2007-10-30 2009-05-21 Denso Corp 半導体装置
JP5267036B2 (ja) 2007-12-05 2013-08-21 株式会社デンソー 半導体装置の製造方法
CN102007584B (zh) * 2008-02-14 2013-01-16 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
IT1396561B1 (it) * 2009-03-13 2012-12-14 St Microelectronics Srl Metodo per realizzare un dispositivo di potenza con struttura trench-gate e relativo dispositivo
JP5680299B2 (ja) 2009-12-25 2015-03-04 トヨタ自動車株式会社 半導体装置
JP5526811B2 (ja) 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
JP2011187693A (ja) 2010-03-09 2011-09-22 Toshiba Corp 半導体装置
JP5678469B2 (ja) 2010-05-07 2015-03-04 株式会社デンソー 半導体装置
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP2013080796A (ja) 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260687A (ja) * 1996-03-19 1997-10-03 Toyo Electric Mfg Co Ltd 高耐圧化構造を有する大容量低損失高速ダイオード
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2012081664A1 (ja) * 2010-12-17 2012-06-21 富士電機株式会社 半導体装置およびその製造方法

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361191B2 (en) 2014-08-26 2019-07-23 Mitsubishi Electric Corporation Semiconductor device
JPWO2016030966A1 (ja) * 2014-08-26 2017-04-27 三菱電機株式会社 半導体素子
KR101921844B1 (ko) * 2014-08-26 2019-02-13 미쓰비시덴키 가부시키가이샤 반도체 소자
WO2016030966A1 (ja) * 2014-08-26 2016-03-03 三菱電機株式会社 半導体素子
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP2016058636A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JPWO2016098199A1 (ja) * 2014-12-17 2017-05-25 三菱電機株式会社 半導体装置
US9972618B2 (en) 2014-12-17 2018-05-15 Mitsubishi Electric Corporation Semiconductor device
US10510904B2 (en) 2015-02-09 2019-12-17 Mitsubishi Electric Corporation Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region
WO2016129041A1 (ja) * 2015-02-09 2016-08-18 三菱電機株式会社 半導体装置
JPWO2016129041A1 (ja) * 2015-02-09 2017-06-29 三菱電機株式会社 半導体装置
JP2017045949A (ja) * 2015-08-28 2017-03-02 株式会社デンソー 半導体装置
JP2017079234A (ja) * 2015-10-19 2017-04-27 株式会社東芝 半導体装置
US11430784B2 (en) 2016-03-10 2022-08-30 Fuji Electric Co., Ltd. Semiconductor device
CN107924951A (zh) * 2016-03-10 2018-04-17 富士电机株式会社 半导体装置
US10930647B2 (en) 2016-03-10 2021-02-23 Fuji Electric Co., Ltd. Semiconductor device including trenches formed in transistor or diode portions
US11735584B2 (en) 2016-03-10 2023-08-22 Fuji Electric Co., Ltd. Semiconductor device
US12080707B2 (en) 2016-03-10 2024-09-03 Fuji Electric Co., Ltd. Semiconductor device
JPWO2017155122A1 (ja) * 2016-03-10 2018-07-12 富士電機株式会社 半導体装置
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
WO2017199679A1 (ja) * 2016-05-17 2017-11-23 株式会社デンソー 半導体装置
JP2017208413A (ja) * 2016-05-17 2017-11-24 株式会社デンソー 半導体装置
JP2017224685A (ja) * 2016-06-14 2017-12-21 株式会社デンソー 半導体装置
WO2017217198A1 (ja) * 2016-06-14 2017-12-21 株式会社デンソー 半導体装置
JP2018073911A (ja) * 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
WO2018079417A1 (ja) * 2016-10-26 2018-05-03 株式会社デンソー 半導体装置
US10439038B2 (en) 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
US11610882B2 (en) 2017-04-24 2023-03-21 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US11901444B2 (en) 2018-06-27 2024-02-13 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
US11398563B2 (en) 2018-06-27 2022-07-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
WO2020129186A1 (ja) * 2018-12-19 2020-06-25 三菱電機株式会社 半導体装置
JPWO2020129186A1 (ja) * 2018-12-19 2021-10-28 三菱電機株式会社 半導体装置
JP7131632B2 (ja) 2018-12-19 2022-09-06 三菱電機株式会社 半導体装置
US11538802B2 (en) 2019-06-07 2022-12-27 Mitsubishi Electric Corporation Semiconductor device including a switching element in a first element region and a diode element in a second element region
JP7149899B2 (ja) 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
JP2020202250A (ja) * 2019-06-07 2020-12-17 三菱電機株式会社 半導体装置
US11222891B2 (en) 2019-09-20 2022-01-11 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP2021077813A (ja) * 2019-11-12 2021-05-20 株式会社デンソー 半導体装置
JP7439465B2 (ja) 2019-11-12 2024-02-28 株式会社デンソー 半導体装置
JP2020039001A (ja) * 2019-12-02 2020-03-12 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2021145080A1 (ja) * 2020-01-17 2021-07-22
JP7231065B2 (ja) 2020-01-17 2023-03-01 富士電機株式会社 半導体装置
WO2021145080A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US9214535B2 (en) 2015-12-15
CN103681665A (zh) 2014-03-26
US20140084337A1 (en) 2014-03-27
CN103681665B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
JP2014103376A (ja) 半導体装置
CN109964317B (zh) 半导体装置
US9159722B2 (en) Semiconductor device
CN109891595B (zh) 半导体装置
JP5383009B2 (ja) 半導体装置の設計方法
JP5787853B2 (ja) 電力用半導体装置
US11195941B2 (en) Semiconductor device
JP6082314B2 (ja) 半導体装置
JP2023160970A (ja) 半導体装置
WO2015145929A1 (ja) 半導体装置
WO2017038389A1 (ja) 半導体装置
JP2019169597A (ja) 半導体装置
JP2007184486A (ja) 半導体装置
JP2013152996A (ja) 半導体装置
JP6139312B2 (ja) 半導体装置
JP2019169575A (ja) 半導体装置
US20160079369A1 (en) Semiconductor device
JP6441192B2 (ja) 半導体装置
US20220157809A1 (en) Semiconductor device
JP6733829B2 (ja) 半導体装置
JP2020074371A (ja) 半導体装置
WO2015107614A1 (ja) 電力用半導体装置
US20220246606A1 (en) Semiconductor device
WO2024224770A1 (ja) 半導体装置
JP2024157085A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170310