[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014178411A - Electro-optic device and electronic equipment - Google Patents

Electro-optic device and electronic equipment Download PDF

Info

Publication number
JP2014178411A
JP2014178411A JP2013051372A JP2013051372A JP2014178411A JP 2014178411 A JP2014178411 A JP 2014178411A JP 2013051372 A JP2013051372 A JP 2013051372A JP 2013051372 A JP2013051372 A JP 2013051372A JP 2014178411 A JP2014178411 A JP 2014178411A
Authority
JP
Japan
Prior art keywords
conductive film
pixel electrode
film
light
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013051372A
Other languages
Japanese (ja)
Inventor
Atsushi Sato
佐藤  淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013051372A priority Critical patent/JP2014178411A/en
Publication of JP2014178411A publication Critical patent/JP2014178411A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device and electronic equipment, in which favorable transmission characteristics can be obtained even when a light-transmitting conductive film having a larger width dimension than that of a data line is disposed between the data line and a pixel electrode.SOLUTION: In an electro-optic device 100 as an embodiment, a light-transmitting conductive film 7a is disposed between a data line 6a and a pixel electrode 9a, and the conductive film has a larger width than that of the data line 6a so as to cover the data line 6a in a plan view. A constant potential is applied to the conductive film 7a. The thickness of the conductive film 7a is smaller than the film thickness of the pixel electrode 9a. Thereby, the conductive film 7a has a higher transmittance than the transmittance of the pixel electrode 9a in at least a wavelength region from 400 nm to 500 nm (a wavelength region of a blue color), a wavelength region from 500 nm to 600 nm (a wavelength region of a green color), and a wavelength region from 600 nm to 700 nm (a wavelength region of a red color).

Description

本発明は、データ線、画素スイッチング素子および透光性の画素電極を有する電気光学装置、および当該電気光学装置を備えた電子機器に関するものである。   The present invention relates to an electro-optical device having a data line, a pixel switching element, and a light-transmissive pixel electrode, and an electronic apparatus including the electro-optical device.

液晶装置等の電気光学装置では、素子基板の一方面側に画素トランジスター、データ線および画素電極が設けられており、画素トランジスターが選択期間にオン状態になることにより、データ線から画素トランジスターを介して画素電極に画像信号を供給する。また、非選択期間では、画素トランジスターがオフ状態になるため、次の選択期間までの間、画素電極は先に供給された画像信号を保持する。かかる非選択期間では、データ線の電位と画素電極の電位とが相違することになるので、画素電極とデータ線との間の寄生容量が大きいと、データ線の電位の影響を受けて、画素電極の電位が変動し、いわゆる縦クロストークが発生してしまう。   In an electro-optical device such as a liquid crystal device, a pixel transistor, a data line, and a pixel electrode are provided on one side of an element substrate. When the pixel transistor is turned on during a selection period, the data transistor passes through the pixel transistor. The image signal is supplied to the pixel electrode. In the non-selection period, the pixel transistor is turned off, so that the pixel electrode holds the previously supplied image signal until the next selection period. In such a non-selection period, the potential of the data line and the potential of the pixel electrode are different. Therefore, if the parasitic capacitance between the pixel electrode and the data line is large, the pixel is affected by the potential of the data line. The potential of the electrode fluctuates and so-called vertical crosstalk occurs.

そこで、データ線と画素電極との間にデータ線より幅寸法が広いシールド層を設けた構成が提案されている。また、シールド層として、透光性の導電膜を用いることも提案されている(特許文献1、2、3参照)。   Therefore, a configuration has been proposed in which a shield layer having a wider width than the data line is provided between the data line and the pixel electrode. It has also been proposed to use a light-transmitting conductive film as the shield layer (see Patent Documents 1, 2, and 3).

特開昭63−97919号公報JP 63-97919 A 特開平5−127195号公報JP-A-5-127195 特許第4102925号公報Japanese Patent No. 4102925

しかしながら、データ線と画素電極との間にデータ線より幅寸法が広いシールド層を設けると、シールド層を設けた領域での透過率が低下する等、透過特性が低下する。   However, if a shield layer having a width larger than that of the data line is provided between the data line and the pixel electrode, the transmission characteristics deteriorate, for example, the transmittance in the region where the shield layer is provided is lowered.

以上の問題点に鑑みて、本発明の課題は、データ線と画素電極との間にデータ線より幅寸法が広い透光性の導電膜を設けた場合でも、良好な透過特性を得ることのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。   In view of the above problems, an object of the present invention is to obtain good transmission characteristics even when a light-transmitting conductive film having a wider width than the data line is provided between the data line and the pixel electrode. An electro-optical device that can be used, and an electronic apparatus including the electro-optical device.

上記課題を解決するために、本発明に係る電気光学装置は、データ線と、該データ線と電気的に接続された画素スイッチング素子と、該スイッチング素子と電気的に接続された透光性の画素電極と、前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、を有し、少なくとも400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域において、前記導電膜の透過率が前記画素電極の透過率より高いことを特徴とする。   In order to solve the above problems, an electro-optical device according to the present invention includes a data line, a pixel switching element electrically connected to the data line, and a translucent electrode electrically connected to the switching element. A pixel electrode; and a light-transmitting conductive film that is formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode and to which a constant potential is applied. The transmittance of the conductive film is higher than the transmittance of the pixel electrode in at least a wavelength range of 400 nm to 500 nm, a wavelength range of 500 nm to 600 nm, and a wavelength range of 600 nm to 700 nm.

本発明では、データ線と画素電極との間には、平面視でデータ線を覆うようにデータ線より幅広の透光性の導電膜が設けられ、かかる導電膜には定電位が印加される。このため、データ線と画素電極との間の寄生容量を低減することができるので、データ線の電位の影響が画素電極に及びにくい。また、導電膜は、少なくとも400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域において、透過率が画素電極の透過率より高いため、データ線と画素電極との間にデータ線より幅寸法が広い導電膜を設けても、導電膜に起因する表示光量の損失を抑制することができる。それ故、良好な透過特性を得ることができる。   In the present invention, a light-transmitting conductive film wider than the data line is provided between the data line and the pixel electrode so as to cover the data line in plan view, and a constant potential is applied to the conductive film. . For this reason, since the parasitic capacitance between the data line and the pixel electrode can be reduced, the influence of the potential of the data line hardly affects the pixel electrode. Further, since the transmittance of the conductive film is higher than the transmittance of the pixel electrode in at least the wavelength range of 400 nm to 500 nm, the wavelength range of 500 nm to 600 nm, and the wavelength range of 600 nm to 700 nm, Even if a conductive film having a width larger than that of the data line is provided, loss of display light amount due to the conductive film can be suppressed. Therefore, good transmission characteristics can be obtained.

本発明において、前記導電膜の膜厚は、前記画素電極の膜厚より薄い構成を採用することができる。かかる構成によれば、導電膜の透過率を画素電極の透過率より高くすることができるので、導電膜に起因する表示光量の損失を抑制することができる。   In the present invention, a configuration in which the conductive film is thinner than the pixel electrode can be employed. According to such a configuration, the transmittance of the conductive film can be made higher than the transmittance of the pixel electrode, so that it is possible to suppress the loss of display light amount caused by the conductive film.

本発明において、前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、前記画素電極は、膜厚が140nm±10%のITO膜であり、前記導電膜は、膜厚が140nm±10%のITO膜であり、前記絶縁層は、膜厚が175nm±10%のシリコン酸化膜である構成を採用することができる。かかる構成によれば、画素電極、絶縁層、および導電膜が平面視で重なった領域における透過光の分光特性は、400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域にピークを有する。このため、カラー画像の表示に必要な赤色光、緑色光および青色光の透過率が高い。それ故、カラー画像の表示に適した良好な透過特性を得ることができる。   In the present invention, a light-transmitting insulating layer is provided between the pixel electrode and the conductive film, the pixel electrode is an ITO film having a thickness of 140 nm ± 10%, and the conductive film has a thickness of Is an ITO film having a thickness of 140 nm ± 10%, and the insulating layer may be a silicon oxide film having a thickness of 175 nm ± 10%. According to such a configuration, the spectral characteristics of the transmitted light in the region where the pixel electrode, the insulating layer, and the conductive film overlap in plan view are 400 nm to 500 nm, 500 nm to 600 nm, and 600 nm to 700 nm. Has a peak in the region. For this reason, the transmittance | permeability of red light, green light, and blue light required for the display of a color image is high. Therefore, good transmission characteristics suitable for displaying color images can be obtained.

本発明において、前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、前記画素電極は、膜厚が140nm±10%のITO膜であり、前記導電膜は、膜厚が140nm±10%のITO膜であることが好ましい。かかる構成によれば、導電膜、絶縁層、および画素電極が重なった領域における透過光の分光特性は、530nmから590nmの波長域にピークを有することになる。従って、人間の視感度特性において感度が高い波長域の透過率が高い。それ故、カラー画像の表示に適した良好な透過特性を得ることができる。   In the present invention, a light-transmitting insulating layer is provided between the pixel electrode and the conductive film, the pixel electrode is an ITO film having a thickness of 140 nm ± 10%, and the conductive film has a thickness of Is preferably an ITO film of 140 nm ± 10%. According to such a configuration, the spectral characteristic of the transmitted light in the region where the conductive film, the insulating layer, and the pixel electrode overlap has a peak in the wavelength range of 530 nm to 590 nm. Therefore, the transmittance in the wavelength region where the sensitivity is high in human visibility characteristics is high. Therefore, good transmission characteristics suitable for displaying color images can be obtained.

本発明において、前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、前記画素電極の膜厚をd1とし、当該画素電極の波長λの光に対する屈折率をn1とし、前記絶縁層の前記導電膜と重なる部分の膜厚をd2とし、当該絶縁層の波長λの光に対する屈折率をn2とし、前記導電膜の膜厚をd3とし、当該導電膜の波長λの光に対する屈折率をn3としたとき、
1、d2、d3、n1、n2およびn3は、以下の条件(1)、(2)
1×d1+n2×d2=λ(1/4+m/2)・・・・(1)
2×d2+n3×d4=λ(1/4+n/2)・・・・・(2)
但し、λは入射光の波長
m、nは0以上の整数
1>n2
3>n2
1>(前記画素電極に対して前記導電膜と反対側で接する透光膜の屈折率)
3>(前記導電膜に対して前記画素電極と反対側で接する透光膜の屈折率)
を満たしている構成を採用することができる。かかる構成によれば、画素電極、絶縁層、および導電膜が平面視で重なった領域を光が透過する際、界面で反射した光の位相が互いに打ち消すように光路長が設定されるので、反射光量を低減することができる。それ故、透過光量が高い等、良好な透過特性を得ることができる。
In the present invention, a light-transmitting insulating layer is provided between the pixel electrode and the conductive film, the film thickness of the pixel electrode is d 1, and the refractive index of the pixel electrode with respect to light of wavelength λ is n 1. Where d 2 is the thickness of the insulating layer overlapping the conductive film, n 2 is the refractive index of the insulating layer with respect to light of wavelength λ, and d 3 is the thickness of the conductive film. When the refractive index for light of wavelength λ is n 3 ,
d 1 , d 2 , d 3 , n 1 , n 2 and n 3 are the following conditions (1), (2)
n 1 × d 1 + n 2 × d 2 = λ (1/4 + m / 2) (1)
n 2 × d 2 + n 3 × d 4 = λ (1/4 + n / 2) (2)
Where λ is the wavelength of the incident light
m and n are integers of 0 or more
n 1 > n 2
n 3 > n 2
n 1 > (refractive index of the transparent film in contact with the pixel electrode on the side opposite to the conductive film)
n 3 > (refractive index of the light-transmitting film contacting the conductive film on the side opposite to the pixel electrode)
A configuration satisfying the above can be adopted. According to such a configuration, when light passes through a region where the pixel electrode, the insulating layer, and the conductive film overlap in a plan view, the optical path length is set so that the phases of the light reflected at the interface cancel each other. The amount of light can be reduced. Therefore, good transmission characteristics such as a high amount of transmitted light can be obtained.

本発明において、前記導電膜は、前記画素電極より、少なくとも400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域において、単位厚さにおける透過率が高い構成を採用してもよい。かかる構成によれば、導電膜の透過率を画素電極の透過率より高くすることができるので、導電膜に起因する表示光量の損失を抑制することができる。   In the present invention, the conductive film adopts a configuration in which the transmittance at a unit thickness is higher than that of the pixel electrode in at least a wavelength range of 400 nm to 500 nm, a wavelength range of 500 nm to 600 nm, and a wavelength range of 600 nm to 700 nm. May be. According to such a configuration, the transmittance of the conductive film can be made higher than the transmittance of the pixel electrode, so that it is possible to suppress the loss of display light amount caused by the conductive film.

本発明において、前記画素電極に対向する対向電極と、該対向電極と前記画素電極との間に配置された電気光学層と、を有し、前記対向電極と前記導電膜は、同一の定電位が印加される構成を採用することができる。   In the present invention, a counter electrode opposed to the pixel electrode, and an electro-optic layer disposed between the counter electrode and the pixel electrode, wherein the counter electrode and the conductive film have the same constant potential A configuration in which is applied can be employed.

本発明において、前記導電膜と前記データ線との間に設けられ、前記画素電極と電気的に接続された第1容量電極層と、該第1容量電極層と前記データ線との間に当該第1容量電極層と少なくとも一部が重なるように設けられ、定電位が印加された第2容量電極層と、前記第1容量電極層と前記第2容量電極層との間に設けられた誘電体膜と、を有し、前記導電膜は、前記第1容量電極層および前記第2容量電極層より、前記データ線に沿って延在している部分が幅広である構成を採用してもよい。かかる構成によれば、第2容量電極層を幅広に形成しなくても、画素電極とデータ線との間のシールドを導電膜によって行うことができる。従って、第2容量電極層については遮光性の導電膜を用いても、画素開口率が低下することがない。それ故、良好な透過特性を得ることができる。   In the present invention, a first capacitor electrode layer provided between the conductive film and the data line and electrically connected to the pixel electrode, and between the first capacitor electrode layer and the data line A dielectric layer provided between the first capacitor electrode layer and the second capacitor electrode layer; and a second capacitor electrode layer provided at least partially overlapping the first capacitor electrode layer, to which a constant potential is applied. The conductive film may adopt a configuration in which a portion extending along the data line is wider than the first capacitor electrode layer and the second capacitor electrode layer. Good. According to such a configuration, the shield between the pixel electrode and the data line can be performed by the conductive film without forming the second capacitor electrode layer wide. Therefore, even if a light-shielding conductive film is used for the second capacitor electrode layer, the pixel aperture ratio does not decrease. Therefore, good transmission characteristics can be obtained.

本発明において、前記導電膜と前記データ線との間に平面視で前記導電膜と少なくとも一部が重なるように設けられ、前記画素電極と電気的に接続された容量電極層と、前記導電膜と前記容量電極層との間に配置された誘電体膜と、を有する構成を採用してもよい。かかる構成によれば、シールドに用いた導電膜を用いて保持容量を構成することができる。   In the present invention, a capacitive electrode layer provided between the conductive film and the data line so as to at least partially overlap the conductive film in plan view and electrically connected to the pixel electrode, and the conductive film And a dielectric film disposed between the capacitor electrode layer and the capacitor electrode layer. According to such a configuration, the storage capacitor can be configured using the conductive film used for the shield.

本発明において、前記画素電極に対して前記導電膜とは反対側で対向するマイクロレンズを有し、前記導電膜の側面は、前記マイクロレンズが位置する側に向かって斜めに傾いている構成を採用することができる。かかる構成によれば、導電膜の側面に光が入射しにくいので、導電膜の側面に入射した光に起因する迷光の発生を抑制することができる。   In the present invention, the pixel electrode has a microlens opposite to the conductive film, and a side surface of the conductive film is inclined obliquely toward a side where the microlens is located. Can be adopted. According to such a configuration, it is difficult for light to be incident on the side surface of the conductive film, so that the generation of stray light due to the light incident on the side surface of the conductive film can be suppressed.

本発明の別の形態に係る電気光学装置は、データ線と、該データ線と電気的に接続された画素スイッチング素子と、該スイッチング素子と電気的に接続された透光性の画素電極と、前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、を有し、前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、前記画素電極は、膜厚が140nm±10%のITO膜であり、前記導電膜は、膜厚が140nm±10%のITO膜であり、前記絶縁層は、膜厚が175nm±10%のシリコン酸化膜であることを特徴とする。   An electro-optical device according to another aspect of the invention includes a data line, a pixel switching element electrically connected to the data line, a translucent pixel electrode electrically connected to the switching element, A transparent conductive film that is formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode, and to which a constant potential is applied, and A translucent insulating layer is provided between the electrode and the conductive film, the pixel electrode is an ITO film having a thickness of 140 nm ± 10%, and the conductive film has a thickness of 140 nm ± 10% It is an ITO film, and the insulating layer is a silicon oxide film having a film thickness of 175 nm ± 10%.

本発明では、データ線と画素電極との間には、平面視でデータ線を覆うようにデータ線より幅広の透光性の導電膜が設けられ、かかる導電膜には定電位が印加される。このため、データ線と画素電極との間の寄生容量を低減することができるので、データ線の電位の影響が画素電極に及びにくい。また、画素電極、絶縁膜および導電膜の膜厚を最適化したため、画素電極、絶縁層、および導電膜が平面視で重なった領域における透過光の分光特性は、400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域にピークを有する。このため、色再現性よくカラー画像を表示するのに必要な赤色光、緑色光および青色光の透過率が高い。それ故、カラー画像の表示に適した良好な透過特性を得ることができる。   In the present invention, a light-transmitting conductive film wider than the data line is provided between the data line and the pixel electrode so as to cover the data line in plan view, and a constant potential is applied to the conductive film. . For this reason, since the parasitic capacitance between the data line and the pixel electrode can be reduced, the influence of the potential of the data line hardly affects the pixel electrode. In addition, since the pixel electrode, the insulating film, and the conductive film are optimized in film thickness, the spectral characteristics of the transmitted light in the region where the pixel electrode, the insulating layer, and the conductive film overlap in plan view are in the wavelength range of 400 nm to 500 nm, 500 nm. To 600 nm and 600 nm to 700 nm. For this reason, the transmittance of red light, green light and blue light necessary for displaying a color image with high color reproducibility is high. Therefore, good transmission characteristics suitable for displaying color images can be obtained.

本発明の別の形態に係る電気光学装置は、データ線と、該データ線と電気的に接続された画素スイッチング素子と、該スイッチング素子と電気的に接続された透光性の画素電極と、前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、を有し、前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、前記画素電極は、膜厚が140nm±10%のITO膜であり、前記導電膜は、膜厚が140nm±10%のITO膜であることを特徴とする。   An electro-optical device according to another aspect of the invention includes a data line, a pixel switching element electrically connected to the data line, a translucent pixel electrode electrically connected to the switching element, A transparent conductive film that is formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode, and to which a constant potential is applied, and A translucent insulating layer is provided between the electrode and the conductive film, the pixel electrode is an ITO film having a thickness of 140 nm ± 10%, and the conductive film has a thickness of 140 nm ± 10% It is an ITO film.

本発明では、データ線と画素電極との間には、平面視でデータ線を覆うようにデータ線より幅広の透光性の導電膜が設けられ、かかる導電膜には定電位が印加される。このため、データ線と画素電極との間の寄生容量を低減することができるので、データ線の電位の影響が画素電極に及びにくい。また、画素電極は、膜厚が140nm±10%のITO膜であり、導電膜は、膜厚が140nm±10%のITO膜であるため、導電膜、絶縁層、および画素電極が重なった領域における透過光の分光特性は、530nmから590nmの波長域にピークを有することになる。従って、人間の視感度特性において感度が高い波長域の透過率が高い。それ故、カラー画像の表示に適した良好な透過特性を得ることができる。   In the present invention, a light-transmitting conductive film wider than the data line is provided between the data line and the pixel electrode so as to cover the data line in plan view, and a constant potential is applied to the conductive film. . For this reason, since the parasitic capacitance between the data line and the pixel electrode can be reduced, the influence of the potential of the data line hardly affects the pixel electrode. In addition, since the pixel electrode is an ITO film having a thickness of 140 nm ± 10% and the conductive film is an ITO film having a thickness of 140 nm ± 10%, the conductive film, the insulating layer, and the pixel electrode overlap with each other. The spectral characteristics of the transmitted light at the peak have a peak in the wavelength range from 530 nm to 590 nm. Therefore, the transmittance in the wavelength region where the sensitivity is high in human visibility characteristics is high. Therefore, good transmission characteristics suitable for displaying color images can be obtained.

本発明のさらに別の形態に係る電気光学装置は、データ線と、該データ線と電気的に接続された画素スイッチング素子と、該スイッチング素子と電気的に接続された透光性の画素電極と、前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、を有し、前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、前記画素電極の膜厚をd1とし、当該画素電極の波長λの光に対する屈折率をn1とし、前記絶縁層の前記導電膜と重なる部分の膜厚をd2とし、当該絶縁層の波長λの光に対する屈折率をn2とし、前記導電膜の膜厚をd3とし、当該導電膜の波長λの光に対する屈折率をn3としたとき、
1、d2、d3、n1、n2およびn3は、以下の条件(1)、(2)
1×d1+n2×d2=λ(1/4+m/2)・・・・(1)
2×d2+n3×d4=λ(1/4+n/2)・・・・・(2)
但し、λは入射光の波長
m、nは0以上の整数
1>n2
3>n2
1>(前記画素電極に対して前記導電膜と反対側で接する透光膜の屈折率)
3>(前記導電膜に対して前記画素電極と反対側で接する透光膜の屈折率)
を満たしていることを特徴とする。
An electro-optical device according to still another aspect of the invention includes a data line, a pixel switching element electrically connected to the data line, and a translucent pixel electrode electrically connected to the switching element. A transparent conductive film that is formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode, and to which a constant potential is applied, A translucent insulating layer is provided between the pixel electrode and the conductive film, the film thickness of the pixel electrode is d 1 , the refractive index of the pixel electrode with respect to light of wavelength λ is n 1 , and the insulating layer The thickness of the portion overlapping the conductive film is d 2 , the refractive index of the insulating layer with respect to light with wavelength λ is n 2 , the thickness of the conductive film is d 3, and the light with wavelength λ of the conductive film is When the refractive index for n is n 3 ,
d 1 , d 2 , d 3 , n 1 , n 2 and n 3 are the following conditions (1), (2)
n 1 × d 1 + n 2 × d 2 = λ (1/4 + m / 2) (1)
n 2 × d 2 + n 3 × d 4 = λ (1/4 + n / 2) (2)
Where λ is the wavelength of the incident light
m and n are integers of 0 or more
n 1 > n 2
n 3 > n 2
n 1 > (refractive index of the transparent film in contact with the pixel electrode on the side opposite to the conductive film)
n 3 > (refractive index of the light-transmitting film contacting the conductive film on the side opposite to the pixel electrode)
It is characterized by satisfying.

本発明では、データ線と画素電極との間には、平面視でデータ線を覆うようにデータ線より幅広の透光性の導電膜が設けられ、かかる導電膜には定電位が印加される。このため、データ線と画素電極との間の寄生容量を低減することができるので、データ線の電位の影響が画素電極に及びにくい。また、画素電極、絶縁層、および導電膜が平面視で重なった領域を光が透過する際、界面で反射した光の位相が互いに打ち消すように光路長が設定されるので、反射光量を低減することができる。それ故、透過光量が高い等、良好な透過特性を得ることができる。   In the present invention, a light-transmitting conductive film wider than the data line is provided between the data line and the pixel electrode so as to cover the data line in plan view, and a constant potential is applied to the conductive film. . For this reason, since the parasitic capacitance between the data line and the pixel electrode can be reduced, the influence of the potential of the data line hardly affects the pixel electrode. In addition, when light passes through a region where the pixel electrode, insulating layer, and conductive film overlap in plan view, the optical path length is set so that the phases of the light reflected at the interface cancel each other, thus reducing the amount of reflected light. be able to. Therefore, good transmission characteristics such as a high amount of transmitted light can be obtained.

本発明に係る電気光学装置は、携帯電話機やモバイルコンピューター、投射型表示装置等の電子機器に用いることができる。これらの電子機器のうち、投射型表示装置は、電気光学装置に光を供給するための光源部と、前記電気光学装置によって光変調された光を投射する投射光学系とを備えている。   The electro-optical device according to the present invention can be used in electronic devices such as a mobile phone, a mobile computer, and a projection display device. Among these electronic apparatuses, the projection display device includes a light source unit for supplying light to the electro-optical device and a projection optical system that projects light modulated by the electro-optical device.

本発明の実施の形態1に係る電気光学装置の液晶パネルの説明図である。FIG. 3 is an explanatory diagram of a liquid crystal panel of the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態1に係る電気光学装置の素子基板の電気的構成を示す説明図である。FIG. 3 is an explanatory diagram showing an electrical configuration of an element substrate of the electro-optical device according to Embodiment 1 of the invention. 本発明の実施の形態1に係る電気光学装置の画素の説明図である。FIG. 3 is an explanatory diagram of a pixel of the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態1に係る電気光学装置の素子基板において画素スイッチング素子を構成する薄膜等の説明図である。FIG. 3 is an explanatory diagram of a thin film and the like constituting a pixel switching element in the element substrate of the electro-optical device according to Embodiment 1 of the invention. 本発明の実施の形態1に係る電気光学装置の素子基板において保持容量を構成する薄膜等の説明図である。FIG. 6 is an explanatory diagram of a thin film or the like constituting a storage capacitor in the element substrate of the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態1に係る電気光学装置の素子基板に形成した画素電極等の説明図である。FIG. 3 is an explanatory diagram of pixel electrodes and the like formed on the element substrate of the electro-optical device according to Embodiment 1 of the invention. 導電膜、絶縁層および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film, an insulating layer, and a pixel electrode. 導電膜、絶縁層および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film, an insulating layer, and a pixel electrode. 導電膜、絶縁層および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film, an insulating layer, and a pixel electrode. 導電膜、絶縁層および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film, an insulating layer, and a pixel electrode. 導電膜および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film and a pixel electrode. 導電膜および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film and a pixel electrode. 導電膜および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film and a pixel electrode. 導電膜および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film and a pixel electrode. 導電膜および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film and a pixel electrode. 導電膜および画素電極の膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the spectral characteristic of the transmitted light at the time of changing the film thickness of an electrically conductive film and a pixel electrode. 本発明の改良例に係る電気光学装置に形成した導電層の側面形状を示す説明図である。It is explanatory drawing which shows the side surface shape of the conductive layer formed in the electro-optical apparatus which concerns on the example of improvement of this invention. 本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図である。It is a schematic block diagram of the projection type display apparatus (electronic device) and optical unit to which this invention is applied.

以下、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明で参照する図においては、走査線、データ線、信号線等の配線等については、それらの数を少なく表してある。   Embodiments of the present invention will be described below. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. In the drawings referred to in the following description, the number of wirings such as scanning lines, data lines, and signal lines is reduced.

[実施の形態1]
図1は、本発明の実施の形態1に係る電気光学装置の液晶パネルの説明図であり、図1(a)には、液晶パネルを各構成要素と共に対向基板の側から見た平面構成が示され、図1(b)には、そのH−H′断面が示されている。
[Embodiment 1]
FIG. 1 is an explanatory diagram of a liquid crystal panel of an electro-optical device according to Embodiment 1 of the present invention. FIG. 1A shows a planar configuration of the liquid crystal panel viewed from the side of the counter substrate together with each component. FIG. 1 (b) shows the HH ′ cross section.

図1(a)、(b)に示すように、本形態の電気光学装置100(液晶装置)に用いた液晶パネル100pでは、素子基板10(電気光学装置用基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化性樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材107aが配合されている。液晶パネル100pにおいて、素子基板10と対向基板20との間のうち、シール材107によって囲まれた領域内には電気光学層50(液晶層)が設けられている。シール材107には、液晶注入口107cとして利用される途切れ部分が形成されており、かかる液晶注入口107cは、液晶材料の注入後、封止材107dによって封止されている。   As shown in FIGS. 1A and 1B, in the liquid crystal panel 100p used in the electro-optical device 100 (liquid crystal device) of the present embodiment, the element substrate 10 (electro-optical device substrate) and the counter substrate 20 are predetermined. The sealing material 107 is attached in a frame shape so as to be along the outer edge of the counter substrate 20. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material 107a such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value. In the liquid crystal panel 100p, an electro-optical layer 50 (liquid crystal layer) is provided in a region surrounded by the sealing material 107 between the element substrate 10 and the counter substrate 20. The sealing material 107 is formed with a discontinuous portion used as the liquid crystal injection port 107c. The liquid crystal injection port 107c is sealed with a sealing material 107d after the liquid crystal material is injected.

かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、素子基板10は、Y方向(第2方向)で対向する2つの辺10e、10f(端部)と、X方向(第1方向)で対向する2つの辺10g、10h(端部)とを備えている。液晶パネル100pの略中央には、表示領域10aが四角形の領域として設けられており、かかる形状に対応して、シール材107も略四角形に設けられている。表示領域10aの外側は、四角枠状の外周領域10cになっている。   In the liquid crystal panel 100p having such a configuration, the element substrate 10 and the counter substrate 20 are both square, and the element substrate 10 includes two sides 10e and 10f (end portions) facing each other in the Y direction (second direction), and X Two sides 10g and 10h (end portions) that face each other in the direction (first direction) are provided. The display area 10a is provided as a square area at the approximate center of the liquid crystal panel 100p, and the sealing material 107 is also provided in a substantially square shape corresponding to the shape. The outer side of the display area 10a is a square frame-shaped outer peripheral area 10c.

素子基板10において、外周領域10cでは、素子基板10においてY軸方向の一方側に位置する辺10eに沿ってデータ線駆動回路101および複数の端子102が形成されており、この辺10eに隣接する他の辺10g、10hの各々に沿って走査線駆動回路104が形成されている。端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して外部制御回路から各種電位や各種信号が入力される。   In the element substrate 10, in the outer peripheral region 10c, a data line driving circuit 101 and a plurality of terminals 102 are formed along a side 10e located on one side of the element substrate 10 in the Y-axis direction. A scanning line driving circuit 104 is formed along each of the sides 10g and 10h. A flexible wiring board (not shown) is connected to the terminal 102, and various potentials and various signals are input to the element substrate 10 from an external control circuit via the flexible wiring board.

図3等を参照して詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、対向基板20と対向する一方面10sの側には、表示領域10aに画素電極9aや、図2等を参照して後述する画素スイッチング素子30等がマトリクス状に配列されている。従って、表示領域10aは、画素電極9aがマトリクス状に配列された画素電極配列領域10pとして構成されている。かかる構成の素子基板10において、画素電極9aの電気光学層50側には配向膜16が形成されている。   As will be described in detail later with reference to FIG. 3 and the like, on one side 10s and the other side 10t of the element substrate 10 on the side of the one surface 10s facing the counter substrate 20, the display region 10a has a pixel electrode 9a, Pixel switching elements 30 and the like described later with reference to FIG. 2 and the like are arranged in a matrix. Therefore, the display area 10a is configured as a pixel electrode arrangement area 10p in which the pixel electrodes 9a are arranged in a matrix. In the element substrate 10 having such a configuration, an alignment film 16 is formed on the electro-optic layer 50 side of the pixel electrode 9a.

素子基板10の一方面10sの側において、表示領域10aより外側の外周領域10cのうち、表示領域10aとシール材107とに挟まれた四角枠状の周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9bが形成されている。ダミー画素電極9bは、隣り合うダミー画素電極9b同士が細幅の連結部(図示せず)で繋がっている。また、ダミー画素電極9bは、共通電位Vcomが印加されており、表示領域10aの外周側端部での液晶分子の配向の乱れを防止する。   Of the outer peripheral area 10c outside the display area 10a on the one surface 10s side of the element substrate 10, a rectangular frame-shaped peripheral area 10b sandwiched between the display area 10a and the sealant 107 is provided simultaneously with the pixel electrode 9a. The formed dummy pixel electrode 9b is formed. In the dummy pixel electrode 9b, adjacent dummy pixel electrodes 9b are connected to each other by a narrow connecting portion (not shown). The dummy pixel electrode 9b is applied with the common potential Vcom, and prevents the disorder of the alignment of the liquid crystal molecules at the outer peripheral side end of the display region 10a.

対向基板20の一方面20sおよび他方面20tのうち、素子基板10と対向する一方面20sの側には共通電極21が形成されている。共通電極21は、対向基板20の全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。本形態において、共通電極21は、対向基板20の全面に形成されている。   A common electrode 21 is formed on the side of the one surface 20 s facing the element substrate 10 out of the one surface 20 s and the other surface 20 t of the counter substrate 20. The common electrode 21 is formed across the plurality of pixels 100a as the entire surface of the counter substrate 20 or a plurality of strip electrodes. In this embodiment, the common electrode 21 is formed on the entire surface of the counter substrate 20.

対向基板20の一方面20sの側には、共通電極21に対して電気光学層50とは反対側に遮光層29が形成され、共通電極21に対して電気光学層50の側には配向膜26が形成されている。遮光層29は、表示領域10aの外周縁に沿って延在する額縁部分29aとして形成されており、遮光層29の内周縁によって表示領域10aが規定されている。また、遮光層29は、隣り合う画素電極9aにより挟まれた画素間領域に重なるブラックマトリクス部29bとしても形成されている。額縁部分29aはダミー画素電極9bと重なる位置に形成されており、額縁部分29aの外周縁は、シール材107の内周縁との間に隙間を隔てた位置にある。従って、額縁部分29aとシール材107とは重なっていない。   A light-shielding layer 29 is formed on the opposite surface 20 of the counter substrate 20 on the side opposite to the electro-optic layer 50 with respect to the common electrode 21, and an alignment film on the side of the electro-optic layer 50 with respect to the common electrode 21. 26 is formed. The light shielding layer 29 is formed as a frame portion 29 a extending along the outer peripheral edge of the display area 10 a, and the display area 10 a is defined by the inner peripheral edge of the light shielding layer 29. The light shielding layer 29 is also formed as a black matrix portion 29b that overlaps an inter-pixel region sandwiched between adjacent pixel electrodes 9a. The frame portion 29 a is formed at a position overlapping the dummy pixel electrode 9 b, and the outer peripheral edge of the frame portion 29 a is at a position with a gap between the inner peripheral edge of the sealing material 107. Therefore, the frame portion 29a and the sealing material 107 do not overlap.

また、対向基板20の一方面20sの側には、共通電極21に対して電気光学層50とは反対側に画素電極9aと平面視で重なるマイクロレンズ27が形成されている。かかるマイクロレンズ27は、対向基板20の一方面20sに形成した半球状の凹部内に透光性材料270を充填することにより形成される。なお、対向基板20においてマイクロレンズ27と共通電極21との間に保護層(図示せず)が形成されることもある。   Further, on the side of one surface 20 s of the counter substrate 20, a microlens 27 that overlaps the pixel electrode 9 a in a plan view is formed on the side opposite to the electro-optical layer 50 with respect to the common electrode 21. The microlens 27 is formed by filling a translucent material 270 into a hemispherical recess formed on the one surface 20 s of the counter substrate 20. In the counter substrate 20, a protective layer (not shown) may be formed between the microlens 27 and the common electrode 21.

液晶パネル100pにおいて、シール材107より外側には、対向基板20の一方面20sの側の4つの角部分に基板間導通用電極25が形成されており、素子基板10の一方面10sの側には、対向基板20の4つの角部分(基板間導通用電極25)と対向する位置に基板間導通用電極19が形成されている。本形態において、基板間導通用電極25は、共通電極21の一部からなる。基板間導通用電極19には、共通電位Vcomが印加されている。基板間導通用電極19と基板間導通用電極25との間には、導電粒子を含んだ基板間導通材19aが配置されており、対向基板20の共通電極21は、基板間導通用電極19、基板間導通材19aおよび基板間導通用電極25を介して、素子基板10側と電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられているが、対向基板20の角部分と重なる領域では基板間導通用電極19、25を避けて内側を通るように設けられている。   In the liquid crystal panel 100p, inter-substrate conduction electrodes 25 are formed on the four corners on the one surface 20s side of the counter substrate 20 outside the sealing material 107, and on the one surface 10s side of the element substrate 10. The inter-substrate conduction electrodes 19 are formed at positions facing the four corners of the counter substrate 20 (inter-substrate conduction electrodes 25). In this embodiment, the inter-substrate conduction electrode 25 is composed of a part of the common electrode 21. A common potential Vcom is applied to the inter-substrate conduction electrode 19. An inter-substrate conducting material 19 a containing conductive particles is disposed between the inter-substrate conducting electrode 19 and the inter-substrate conducting electrode 25, and the common electrode 21 of the counter substrate 20 is the inter-substrate conducting electrode 19. The element substrate 10 is electrically connected through the inter-substrate conductive material 19a and the inter-substrate conductive electrode 25. Therefore, the common potential Vcom is applied to the common electrode 21 from the element substrate 10 side. The sealing material 107 is provided along the outer peripheral edge of the counter substrate 20 with substantially the same width dimension, but passes through the inside avoiding the inter-substrate conduction electrodes 19 and 25 in a region overlapping the corner portion of the counter substrate 20. It is provided as follows.

本形態において、電気光学装置100は透過型の液晶装置であり、画素電極9aおよび共通電極21は、ITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜等の透光性導電膜により形成されている。かかる透過型の液晶装置(電気光学装置100)では、例えば、対向基板20の側から入射した光が素子基板10の側から出射される間に変調されて画像を表示する。   In this embodiment, the electro-optical device 100 is a transmissive liquid crystal device, and the pixel electrode 9a and the common electrode 21 are formed of a light-transmitting conductive film such as an ITO (Indium Tin Oxide) film or an IZO (Indium Zinc Oxide) film. Has been. In such a transmissive liquid crystal device (electro-optical device 100), for example, light incident from the counter substrate 20 side is modulated while being emitted from the element substrate 10 side, and an image is displayed.

電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)が形成される。また、電気光学装置100は、電子ペーパーとして用いることもできる。また、電気光学装置100では、使用する電気光学層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The electro-optical device 100 can be used as a color display device of an electronic device such as a mobile computer or a mobile phone. In this case, a color filter (not shown) is formed on the counter substrate 20. The electro-optical device 100 can also be used as electronic paper. In the electro-optical device 100, a polarizing film, a retardation film, a polarizing plate, and the like are predetermined with respect to the liquid crystal panel 100p depending on the type of the electro-optical layer 50 to be used and the normally white mode / normally black mode. It is arranged in the direction. Furthermore, the electro-optical device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector) described later. In this case, each of the RGB electro-optical devices 100 receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed. .

(素子基板10の電気的構成)
図2は、本発明の実施の形態1に係る電気光学装置100の素子基板10の電気的構成を示す説明図であり、図2(a)には、素子基板10の回路や配線の平面的なレイアウトが示され、図2(b)には、画素100aの電気的構成が示されている。なお、以下の説明において、端子102を介して素子基板10に入力される信号名称と信号用の配線とは、同一のアルファベット記号を信号および配線Lの後に各々付与する。例えば、信号名称である「クロック信号CLX」に対して、対応する信号用の配線について「クロック信号線LCLX」とする。また、以下の説明において、端子102を介して素子基板10に入力される信号名称と信号用の端子とは、同一のアルファベット記号を信号および端子Tの後に各々付与する。例えば、信号名称である「クロック信号CLX」に対して、対応する端子102については「端子TCLX」とする。
(Electrical configuration of the element substrate 10)
FIG. 2 is an explanatory diagram showing an electrical configuration of the element substrate 10 of the electro-optical device 100 according to the first embodiment of the present invention. FIG. 2A is a plan view of the circuit and wiring of the element substrate 10. FIG. 2B shows an electrical configuration of the pixel 100a. In the following description, the same alphabet symbol is given to the signal name and signal wiring input to the element substrate 10 via the terminal 102 after the signal and the wiring L, respectively. For example, for the signal name “clock signal CLX”, the corresponding signal wiring is “clock signal line LCLX”. In the following description, the same alphabetical symbol is given to the signal name and the signal terminal input to the element substrate 10 via the terminal 102 after the signal and the terminal T, respectively. For example, the terminal 102 corresponding to the signal name “clock signal CLX” is “terminal TCLX”.

図2(a)、(b)に示すように、電気光学装置100において、素子基板10の中央領域には複数の画素100aがマトリクス状に配列された画素電極配列領域10pが設けられており、かかる画素電極配列領域10pのうち、図1(b)に示す額縁部分29aの内縁で囲まれた領域が表示領域10aである。素子基板10では、画素電極配列領域10pの内側に、X方向に延在する複数本の走査線3aと、Y方向に延在する複数本のデータ線6aとが形成されており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、TFT等からなる画素スイッチング素子30(画素トランジスター)、および画素電極9aが形成されている。画素スイッチング素子30のソースにはデータ線6aが電気的に接続され、画素スイッチング素子30のゲートには走査線3aが電気的に接続され、画素スイッチング素子30のドレインには、画素電極9aが電気的に接続されている。   As shown in FIGS. 2A and 2B, in the electro-optical device 100, a pixel electrode array region 10p in which a plurality of pixels 100a are arrayed in a matrix is provided in the central region of the element substrate 10. Of the pixel electrode array region 10p, the region surrounded by the inner edge of the frame portion 29a shown in FIG. 1B is the display region 10a. In the element substrate 10, a plurality of scanning lines 3a extending in the X direction and a plurality of data lines 6a extending in the Y direction are formed inside the pixel electrode array region 10p, and their intersections. A pixel 100a is configured at a position corresponding to. In each of the plurality of pixels 100a, a pixel switching element 30 (pixel transistor) made of a TFT or the like and a pixel electrode 9a are formed. The data line 6 a is electrically connected to the source of the pixel switching element 30, the scanning line 3 a is electrically connected to the gate of the pixel switching element 30, and the pixel electrode 9 a is electrically connected to the drain of the pixel switching element 30. Connected.

素子基板10において、画素電極配列領域10pより外側の外周領域10cには、走査線駆動回路104、データ線駆動回路101、サンプリング回路103、基板間導通用電極19、端子102等が構成されており、端子102から走査線駆動回路104、データ線駆動回路101、サンプリング回路103、および基板間導通用電極19に向けて複数の配線105が延在している。サンプリング回路103は複数本のデータ線6aと電気的に接続しており、走査線駆動回路104は、複数本の走査線3aと電気的に接続している。   In the element substrate 10, a scanning line driving circuit 104, a data line driving circuit 101, a sampling circuit 103, an inter-substrate conduction electrode 19, a terminal 102, and the like are configured in the outer peripheral region 10 c outside the pixel electrode arrangement region 10 p. A plurality of wirings 105 extend from the terminal 102 toward the scanning line driving circuit 104, the data line driving circuit 101, the sampling circuit 103, and the inter-substrate conduction electrode 19. The sampling circuit 103 is electrically connected to the plurality of data lines 6a, and the scanning line driving circuit 104 is electrically connected to the plurality of scanning lines 3a.

各画素100aにおいて、画素電極9aは、図1を参照して説明した対向基板20に形成された共通電極21と電気光学層50を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量55が付加されている。本形態では、保持容量55を構成するために、複数の画素100aに跨って延びた容量線8aが形成され、かかる容量線8aには共通電位Vcomが印加されている。   In each pixel 100a, the pixel electrode 9a is opposed to the common electrode 21 formed on the counter substrate 20 described with reference to FIG. 1 via the electro-optic layer 50, and constitutes a liquid crystal capacitor 50a. Each pixel 100a is provided with a holding capacitor 55 in parallel with the liquid crystal capacitor 50a in order to prevent fluctuations in the image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to form the storage capacitor 55, a capacitor line 8a extending across the plurality of pixels 100a is formed, and a common potential Vcom is applied to the capacitor line 8a.

なお、図2(b)においては、容量線8aが走査線3aと並列して延在しているものとして表されているが、容量線8aがデータ線6aと並列して延在していてもよい。本形態では、容量線8aがデータ線6aと並列して延在する構成が採用されている。   In FIG. 2B, the capacitor line 8a is shown as extending in parallel with the scanning line 3a. However, the capacitor line 8a extends in parallel with the data line 6a. Also good. In this embodiment, a configuration in which the capacitor line 8a extends in parallel with the data line 6a is employed.

素子基板10の辺10eに沿って設けられた端子102は、共通電位線用、走査線駆動回路用、画像信号用、およびデータ線駆動回路用の4つの用途に大きく分類される複数の端子群により構成されている。具体的には、端子102は、共通電位線LVcom用として端子TVcomを備え、走査線駆動回路104用として端子TSPY、端子TVSSY、端子TVDDY、端子TCLYおよび端子TCLYINVを備えている。また、端子102は、画像信号VID1〜VID6用として端子TVID1〜TVID6を備え、データ線駆動回路101用として、端子TVSSX、端子TSPX、端子TVDDX、端子TCLX、端子TCLXINV、端子TENB1〜TENB4、および端子TVSSXを備えている。   The terminals 102 provided along the side 10e of the element substrate 10 are a plurality of terminal groups that are broadly classified into four uses for common potential lines, scanning line driving circuits, image signals, and data line driving circuits. It is comprised by. Specifically, the terminal 102 includes a terminal TVcom for the common potential line LVcom, and includes a terminal TSSPY, a terminal TVSSY, a terminal TVDDY, a terminal TCLY, and a terminal TCLYINV for the scanning line driving circuit 104. The terminal 102 includes terminals TVID1 to TVID6 for the image signals VID1 to VID6. For the data line driving circuit 101, the terminal TVSSX, the terminal TSPX, the terminal TVDDX, the terminal TCLX, the terminal TCLXINV, the terminals TENB1 to TENB4, and the terminal TVSSX is provided.

データ線駆動回路101は、シフトレジスタ回路101c、波形選択回路101b、およびバッファー回路101aを備えている。データ線駆動回路101において、シフトレジスタ回路101cは、外部制御回路から端子102(端子TVSSX、TVDDX)および配線105(配線LVSSX、LVDDX)を介して供給される負電源VSSXおよび正電源VDDXを電源として用い、外部制御回路から端子102(端子TSPX)および配線105(配線LSPX)を介して供給されるスタート信号SPXに基づいて転送動作を開始する。シフトレジスタ回路101cは、端子102(端子TCLX、TCLXINV)、および配線105(配線LCLX、LCLXINV)を介して供給されるクロック信号CLXおよび逆位相クロック信号CLXINVに基づき、転送信号を順次、所定タイミングで波形選択回路101bへ出力する。波形選択回路101bは、「イネーブル回路」とも称され、シフトレジスタ回路101cから順次出力される転送信号のパルス幅を、外部制御回路から端子102(端子TENB1〜TENB4)および配線105(配線LENB1〜LENB4)を介して供給されるイネーブル信号ENB1〜ENB4のパルス幅に制限することにより、後述のサンプリング回路103における各サンプリング期間を規定する。より具体的には、波形選択回路101bは、シフトレジスタ回路101cの各段に対応して設けられたNAND回路およびインバーター等により構成されており、シフトレジスタ回路101cより順次出力される転送信号がハイレベルとされており、かつ、イネーブル信号ENB1〜ENB4のいずれかがハイレベルとされているときにのみデータ線6aが駆動されるように時間軸上における波形の選択制御を行う。バッファー回路101aは、このように波形の選択が行われた転送信号をバッファリングした後、サンプリング回路駆動信号として、選択信号線109を介してサンプリング回路103に供給する。   The data line driving circuit 101 includes a shift register circuit 101c, a waveform selection circuit 101b, and a buffer circuit 101a. In the data line driver circuit 101, the shift register circuit 101c uses the negative power supply VSSX and the positive power supply VDDX supplied from the external control circuit via the terminal 102 (terminals TVSSX, TVDDX) and the wiring 105 (wiring LVSSX, LVDDX) as power supplies. The transfer operation is started based on the start signal SPX supplied from the external control circuit via the terminal 102 (terminal TSPX) and the wiring 105 (wiring LSPX). The shift register circuit 101c sequentially transfers transfer signals at predetermined timing based on the clock signal CLX and the antiphase clock signal CLXINV supplied via the terminal 102 (terminals TCLX, TCLXINV) and the wiring 105 (wiring LCLX, LCLXINV). Output to the waveform selection circuit 101b. The waveform selection circuit 101b is also referred to as an “enable circuit”, and the pulse width of the transfer signal sequentially output from the shift register circuit 101c is set to the terminal 102 (terminals TENB1 to TENB4) and the wiring 105 (wiring LENB1 to LENB4) from the external control circuit. Each sampling period in the sampling circuit 103 to be described later is defined by limiting the pulse width of the enable signals ENB <b> 1 to ENB <b> 4 supplied via). More specifically, the waveform selection circuit 101b includes a NAND circuit and an inverter provided corresponding to each stage of the shift register circuit 101c, and the transfer signals sequentially output from the shift register circuit 101c are high. The waveform selection control on the time axis is performed so that the data line 6a is driven only when the level is set and the enable signal ENB1 to ENB4 is at the high level. The buffer circuit 101a buffers the transfer signal on which the waveform has been selected in this way, and then supplies it to the sampling circuit 103 via the selection signal line 109 as a sampling circuit drive signal.

サンプリング回路103は、画像信号をサンプリングするためのスイッチング素子108を複数備えて構成されている。本形態において、スイッチング素子108は、TFT等の電界効果型トランジスターからなる。スイッチング素子108のドレインには、データ線6aが電気的に接続され、スイッチング素子108のソースには、配線106を介して配線105(画像信号線LVID1〜LVID6)が接続されるとともに、スイッチング素子108のゲートには、データ線駆動回路101に接続された選択信号線109が接続されている。そして、端子102(端子TVID1〜VID6)を介して配線105(画像信号線LVID1〜LVID6)に供給された画像信号VID1〜VID6は、データ線駆動回路101から選択信号線109を通じて選択信号(サンプリング回路駆動信号)が供給されるのに応じ、サンプリング回路103によりサンプリングされ、各データ線6aに画像信号S1、S2、S3、・・Snとして供給される。本形態において、画像信号S1、S2、S3、・・Snは、6相にシリアル−パラレル展開された画像信号VID1〜VID6の各々に対応して、6本のデータ線6aの組に対してグループ毎に供給される。なお、画像信号の相展開数に関しては、6相に限られるものでなく、例えば、9相、12相、24相、48相等、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線6aの組に対して供給される。   The sampling circuit 103 includes a plurality of switching elements 108 for sampling an image signal. In this embodiment, the switching element 108 is composed of a field effect transistor such as a TFT. The data line 6 a is electrically connected to the drain of the switching element 108. The wiring 105 (image signal lines LVID 1 to LVID 6) is connected to the source of the switching element 108 via the wiring 106, and the switching element 108. The selection signal line 109 connected to the data line driving circuit 101 is connected to the gate of the first and second gates. Then, the image signals VID1 to VID6 supplied to the wiring 105 (image signal lines LVID1 to LVID6) via the terminal 102 (terminals TVID1 to VID6) are selected from the data line driving circuit 101 through the selection signal line 109 through the selection signal (sampling circuit). Is supplied by the sampling circuit 103 and supplied to the data lines 6a as image signals S1, S2, S3,... Sn. In this embodiment, the image signals S1, S2, S3,... Sn are grouped with respect to a set of six data lines 6a corresponding to each of the image signals VID1 to VID6 that are serial-parallel expanded into six phases. Supplied every time. Note that the number of phase expansions of the image signal is not limited to six phases. For example, image signals expanded in a plurality of phases such as 9 phases, 12 phases, 24 phases, and 48 phases correspond to the number of expansions. Supplied to a set of data lines 6a whose number is one set.

走査線駆動回路104は、構成要素としてシフトレジスタ回路およびバッファー回路を備えている。走査線駆動回路104は、外部制御回路から端子102(端子TVSSY、TVDDY)および配線105(配線LVSSY、LVDDY)を介して供給される負電源VSSYおよび正電源VDDYを電源として用い、同じく外部制御回路から端子102(端子TSPY)および配線105(端子TSPY)を介して供給されるスタート信号SPYに応じて、その内蔵シフトレジスタ回路の転送動作を開始する。また、走査線駆動回路104は、端子102(端子TCLY、TCLYINV)および配線105(配線LCLY、LCLYINV)を介して供給されるクロック信号CLYおよび逆位相クロック信号CLYINVに基づいて、所定のタイミングで走査線3aに走査信号をパルス的に線順次で印加する。   The scanning line driver circuit 104 includes a shift register circuit and a buffer circuit as components. The scanning line driving circuit 104 uses a negative power supply VSSY and a positive power supply VDDY supplied from the external control circuit via the terminal 102 (terminals TVSSY, TVDDY) and the wiring 105 (wirings LVSSY, LVDDY) as power supplies, and is also an external control circuit. In response to the start signal SPY supplied from the terminal 102 (terminal TSPY) and the wiring 105 (terminal TSPY), the transfer operation of the built-in shift register circuit is started. The scanning line driving circuit 104 scans at a predetermined timing based on the clock signal CLY and the antiphase clock signal CLYINV supplied via the terminal 102 (terminals TCLY, TCLYINV) and the wiring 105 (wiring LCLY, LCLYINV). A scanning signal is applied to the line 3a in a pulse-sequential manner.

素子基板10には、4つの基板間導通用電極19を通過するように配線105(共通電位線LVcom)が形成されており、基板間導通用電極19には、端子102(端子TVcom)および配線105(共通電位線LVcom)を介して共通電位Vcomが供給される。   A wiring 105 (common potential line LVcom) is formed on the element substrate 10 so as to pass through the four inter-substrate conduction electrodes 19. The inter-substrate conduction electrode 19 includes a terminal 102 (terminal TVcom) and a wiring. The common potential Vcom is supplied via 105 (common potential line LVcom).

(画素100aの具体的構成)
図3は、本発明の実施の形態1に係る電気光学装置100の画素100aの説明図であり、図3(a)には、素子基板10において隣り合う複数の画素の平面構成が示され、図3(b)には、電気光学装置100を図3(a)に示す点(a)−(b)−(c)−(d)−(e)−(f)−(g)−(h)−(i)に沿って切断したときの断面が示されている。なお、図3(a)では、走査線3aやデータ線6a等、主要な構成要素のみを図示し、容量線8a、容量電極層4a(第1容量電極層)、容量電極層5a(第2容量電極層)等の図示を省略してある。また、図3(b)において一体に繋がった薄膜同士は、黒丸を結ぶ実線で繋いである。また、図3(b)では、対向基板20側の構成として共通電極21や配向膜26のみを示してあり、遮光層29やマイクロレンズ27の図示を省略してある。
(Specific Configuration of Pixel 100a)
FIG. 3 is an explanatory diagram of the pixel 100a of the electro-optical device 100 according to the first embodiment of the present invention. FIG. 3A illustrates a planar configuration of a plurality of adjacent pixels in the element substrate 10. FIG. 3B shows the electro-optical device 100 at points (a)-(b)-(c)-(d)-(e)-(f)-(g)-() shown in FIG. The cross section when cut along h)-(i) is shown. In FIG. 3A, only main components such as the scanning line 3a and the data line 6a are shown, and the capacitor line 8a, the capacitor electrode layer 4a (first capacitor electrode layer), and the capacitor electrode layer 5a (second electrode) are shown. The illustration of the capacitor electrode layer and the like is omitted. Further, the thin films connected together in FIG. 3B are connected by a solid line connecting black circles. In FIG. 3B, only the common electrode 21 and the alignment film 26 are shown as the configuration on the counter substrate 20 side, and the illustration of the light shielding layer 29 and the microlens 27 is omitted.

図4は、本発明の実施の形態1に係る電気光学装置100の素子基板10において画素スイッチング素子30を構成する薄膜等の説明図であり、図4(a)には、ゲート電極3b、半導体層1a、走査線3aの平面構成が示され、図4(b)には、データ線6等の平面構成が示されている。図5は、本発明の実施の形態1に係る電気光学装置100の素子基板10において保持容量55を構成する薄膜等の説明図であり、図5(a)には、容量線等の平面構成が示され、図5(b)には、容量電極層4a、5aの平面構成が示されている。図6は、本発明の実施の形態1に係る電気光学装置100の素子基板10に形成した画素電極9a等の説明図であり、図6(a)には、画素電極9aおよびシールド用の導電膜の平面構成が示され、図6(b)には、画素電極9a、シールド用の導電膜7aおよびデータ線6aの平面的なレイアウトが示されている。   FIG. 4 is an explanatory diagram of a thin film and the like constituting the pixel switching element 30 in the element substrate 10 of the electro-optical device 100 according to Embodiment 1 of the present invention. FIG. The planar configuration of the layer 1a and the scanning line 3a is shown, and FIG. 4B shows the planar configuration of the data line 6 and the like. FIG. 5 is an explanatory diagram of a thin film or the like constituting the storage capacitor 55 in the element substrate 10 of the electro-optical device 100 according to Embodiment 1 of the present invention. FIG. FIG. 5B shows a planar configuration of the capacitive electrode layers 4a and 5a. FIG. 6 is an explanatory diagram of the pixel electrode 9a and the like formed on the element substrate 10 of the electro-optical device 100 according to Embodiment 1 of the present invention. FIG. 6 (a) shows the pixel electrode 9a and the conductive for shielding. The planar configuration of the film is shown, and FIG. 6B shows a planar layout of the pixel electrode 9a, the shielding conductive film 7a, and the data line 6a.

なお、図3(b)、図4、図5および図6では、各層を以下の線
走査線3a=細い実線
半導体層1a=細くて短い点線
ゲート電極3b=太くて短い点線
データ線6aおよび中継電極6b=太い一点鎖線
容量線8aおよび中継電極8b=細くて長い破線
容量電極層4a(第2容量電極層)=細い二点鎖線
容量電極層5a(第1容量電極層)=細い一点鎖線
シールド用の導電膜7a=太い実線
画素電極9a=太くて長い破線
で示してある。
In FIG. 3B, FIG. 4, FIG. 5 and FIG. 6, each layer is represented by the following lines: Scan line 3a = thin solid line Semiconductor layer 1a = thin and short dotted line Gate electrode 3b = thick and short dotted line Data line 6a and relay Electrode 6b = Thick one-dot chain line Capacitance line 8a and relay electrode 8b = Thin and long broken line Capacitance electrode layer 4a (second capacitor electrode layer) = Thin two-dot chain line Capacitance electrode layer 5a (first capacitor electrode layer) = Thin one-dot chain line Shield Conductive film 7a = thick solid line Pixel electrode 9a = thick and long broken line.

図3(a)に示すように、素子基板10において対向基板20と対向する一方面10sには、複数の画素100aの各々に画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた画素間領域に沿ってデータ線6aおよび走査線3aが形成されている。本形態において、画素間領域は縦横に延在しており、走査線3aは画素間領域のうち、X方向に延在する第1画素間領域に沿って直線的に延在し、データ線6aは、Y方向に延在する第2画素間領域に沿って直線的に延在している。すなわち、走査線3aは、一つの画素100aと、この一つの画素100aとY方向で隣り合う画素100aとの境界に沿って延在している。また、データ線6aは、一つの画素100aと、この一つの画素100aにX方向で隣り合う画素100aとの境界に沿って延在している。また、データ線6aと走査線3aとの交差に対応して画素スイッチング素子30が形成されており、本形態において、画素スイッチング素子30は、データ線6aと走査線3aとの交差領域およびその付近を利用して形成されている。このように構成した画素100aにおいて、データ線6aと走査線3aとによって囲まれた透光領域が画素開口部として表示光が透過する。   As shown in FIG. 3A, a pixel electrode 9a is formed on each of the plurality of pixels 100a on one surface 10s of the element substrate 10 facing the counter substrate 20, and is sandwiched between adjacent pixel electrodes 9a. A data line 6a and a scanning line 3a are formed along the inter-pixel region. In this embodiment, the inter-pixel region extends vertically and horizontally, and the scanning line 3a extends linearly along the first inter-pixel region extending in the X direction among the inter-pixel regions, and the data line 6a. Are linearly extended along the second inter-pixel region extending in the Y direction. That is, the scanning line 3a extends along the boundary between one pixel 100a and the pixel 100a adjacent to the one pixel 100a in the Y direction. The data line 6a extends along a boundary between one pixel 100a and the pixel 100a adjacent to the one pixel 100a in the X direction. In addition, a pixel switching element 30 is formed corresponding to the intersection of the data line 6a and the scanning line 3a. In this embodiment, the pixel switching element 30 is an intersection region between the data line 6a and the scanning line 3a and its vicinity. It is formed using. In the pixel 100a configured as described above, display light is transmitted through a light-transmitting region surrounded by the data line 6a and the scanning line 3a as a pixel opening.

以下、図3(b)、図4、図5および図6を参照して、各層を説明する。図3(b)に示すように、素子基板10では、石英基板やガラス基板等の透光性の基板本体10wの電気光学層50側の基板面(対向基板20と対向する一方面10s側)に画素電極9a、画素スイッチング素子30、および配向膜16等が形成されている。対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの電気光学層50側の基板面(素子基板10と対向する一方面20s)に共通電極21、および配向膜26等が形成されている。   Hereinafter, each layer will be described with reference to FIGS. 3B, 4, 5, and 6. As shown in FIG. 3B, in the element substrate 10, the substrate surface on the electro-optic layer 50 side of the translucent substrate body 10w such as a quartz substrate or a glass substrate (on the one surface 10s side facing the counter substrate 20). A pixel electrode 9a, a pixel switching element 30, an alignment film 16 and the like are formed. In the counter substrate 20, the common electrode 21, the alignment film 26, and the like are provided on the substrate surface (one surface 20 s facing the element substrate 10) of the translucent substrate body 20 w such as a quartz substrate or a glass substrate. Is formed.

また、素子基板10において、基板本体10wの一方面10s側(基板本体10wと電気光学層50との間)には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる走査線3aが形成されている。本形態において、走査線3aは、タングステンシリサイド(WSi)からなり、遮光膜としても機能する。このため、電気光学装置100を透過した後の光が他の部材で反射した際、走査線3aは、かかる反射光が半導体層1aに入射して画素スイッチング素子30で光電流に起因する誤動作が発生することを防止する。   Further, in the element substrate 10, a conductive polysilicon film, a metal silicide film, a metal film, a metal compound film, or the like is provided on one surface 10 s side of the substrate body 10 w (between the substrate body 10 w and the electro-optic layer 50). A scanning line 3a made of a conductive film is formed. In this embodiment, the scanning line 3a is made of tungsten silicide (WSi) and also functions as a light shielding film. For this reason, when the light that has passed through the electro-optical device 100 is reflected by another member, the scanning line 3a causes the reflected light to enter the semiconductor layer 1a and cause malfunction due to the photocurrent in the pixel switching element 30. Prevent it from occurring.

走査線3aの上層側(走査線3aと電気光学層50との間)には、シリコン酸化膜等の透光性の層間絶縁膜12が形成されており、かかる層間絶縁膜12の表面側(層間絶縁膜12と電気光学層50との間)に半導体層1aを備えた画素スイッチング素子30が形成されている。画素スイッチング素子30は、薄膜トランジスターであり、半導体層1aと、半導体層1aと直交する方向に延在して半導体層1aに重なるゲート電極3bとを備えている。ゲート電極3bと走査線3aとは、層間絶縁膜12を貫通するコンタクトホール12aを介して電気的に接続している。   A translucent interlayer insulating film 12 such as a silicon oxide film is formed on the upper layer side of the scanning line 3a (between the scanning line 3a and the electro-optic layer 50), and the surface side of the interlayer insulating film 12 ( A pixel switching element 30 including a semiconductor layer 1a is formed between the interlayer insulating film 12 and the electro-optic layer 50). The pixel switching element 30 is a thin film transistor, and includes a semiconductor layer 1a and a gate electrode 3b that extends in a direction orthogonal to the semiconductor layer 1a and overlaps the semiconductor layer 1a. The gate electrode 3b and the scanning line 3a are electrically connected via a contact hole 12a penetrating the interlayer insulating film 12.

画素スイッチング素子30は、半導体層1aとゲート電極3bとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3bに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの一方の側にソース領域1bおよびチャネル領域1gの他方の側にドレイン領域1cを備えている。本形態において、画素スイッチング素子30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gに隣接して低濃度領域を備え、低濃度領域に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域を備えている。   The pixel switching element 30 includes a translucent gate insulating layer 2 between the semiconductor layer 1a and the gate electrode 3b. The semiconductor layer 1a includes a channel region 1g facing the gate electrode 3b through the gate insulating layer 2, and a source region 1b on one side of the channel region 1g and a drain on the other side of the channel region 1g. A region 1c is provided. In this embodiment, the pixel switching element 30 has an LDD structure. Accordingly, each of the source region 1b and the drain region 1c has a low concentration region adjacent to the channel region 1g, and a high concentration region in a region adjacent to the low concentration region on the opposite side to the channel region 1g. .

半導体層1aは、ポリシリコン膜(多結晶シリコン膜)によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層と、温度が700〜900℃の高温条件での減圧CVD法により形成されたシリコン酸化膜からなる第2ゲート絶縁層との2層構造からなる。ゲート電極3bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、ゲート電極3bは、導電性のポリシリコン膜からなる。   The semiconductor layer 1a is composed of a polysilicon film (polycrystalline silicon film). The gate insulating layer 2 includes a first gate insulating layer made of a silicon oxide film obtained by thermally oxidizing the semiconductor layer 1a and a second silicon oxide film formed by a low pressure CVD method under a high temperature condition of 700 to 900 ° C. It has a two-layer structure with a gate insulating layer. The gate electrode 3b is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the gate electrode 3b is made of a conductive polysilicon film.

図4(a)に示すように、走査線3aは、X方向に直線的に延在する本線部分3rと、後述するデータ線6aとの交差部分およびその周辺と平面視で重なる矩形部分3sと、矩形部分3sからデータ線6aの延在方向の一方側に向かってデータ線6aに沿って延在する凸部3tと、矩形部分3sからデータ線6aの延在方向の他方側に向かってデータ線6aに沿って延在する凸部3uとを備えている。矩形部分3sは、本線部分3rより幅が広く、凸部3tの長さは、凸部3uの長さより大きい。   As shown in FIG. 4A, the scanning line 3a includes a main line portion 3r that linearly extends in the X direction, and a rectangular portion 3s that overlaps with a crossing portion of the data line 6a described later and its periphery in plan view. The convex portion 3t extending along the data line 6a from the rectangular portion 3s toward the one side in the extending direction of the data line 6a, and the data from the rectangular portion 3s toward the other side in the extending direction of the data line 6a. And a convex portion 3u extending along the line 6a. The rectangular portion 3s is wider than the main line portion 3r, and the length of the convex portion 3t is larger than the length of the convex portion 3u.

半導体層1aは、走査線3aの矩形部分3sと平面視で重なる位置から走査線3aの延在方向の一方側および他方側に延在している。   The semiconductor layer 1a extends from the position overlapping the rectangular portion 3s of the scanning line 3a in plan view to one side and the other side in the extending direction of the scanning line 3a.

ゲート電極3bは、半導体層1aをデータ線6aの延在方向の両側に形成された矩形部分3e、3fと、矩形部分3e、3fの端部を連結する連結部3gとを備えている。連結部3gが半導体層1aと交差する方向に延在しており、連結部3gの一部が半導体層1aと平面視で重なっている。   The gate electrode 3b includes rectangular portions 3e and 3f formed on both sides of the semiconductor layer 1a in the extending direction of the data line 6a, and a connecting portion 3g for connecting the end portions of the rectangular portions 3e and 3f. The connecting part 3g extends in a direction intersecting the semiconductor layer 1a, and a part of the connecting part 3g overlaps the semiconductor layer 1a in plan view.

再び図3(b)において、ゲート電極3bの上層側(ゲート電極3bと電気光学層50との間)には、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなる透光性の層間絶縁膜41が形成され、層間絶縁膜41の上層側(層間絶縁膜41と電気光学層50との間)にはデータ線6a、および中継電極6bが同層に形成されている。データ線6aおよび中継電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、データ線6aおよび中継電極6bは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。データ線6aは、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41aを介してソース領域1bに電気的に接続し、中継電極6bは、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41bを介してドレイン領域1cに電気的に接続している。   In FIG. 3B again, on the upper layer side of the gate electrode 3b (between the gate electrode 3b and the electro-optic layer 50), a light-transmitting interlayer insulation made of a silicon oxide film such as NSG, PSG, BSG, or BPSG. A film 41 is formed, and the data line 6 a and the relay electrode 6 b are formed in the same layer on the upper layer side of the interlayer insulating film 41 (between the interlayer insulating film 41 and the electro-optic layer 50). The data line 6a and the relay electrode 6b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the data line 6a and the relay electrode 6b are made of a single layer film or a laminated film of a metal film such as an aluminum film. The data line 6a is electrically connected to the source region 1b through a contact hole 41a that penetrates the interlayer insulating film 41 and the gate insulating layer 2, and the relay electrode 6b penetrates the interlayer insulating film 41 and the gate insulating layer 2. It is electrically connected to the drain region 1c through the contact hole 41b.

図4(b)に示すように、データ線6aは、Y方向に直線的に延在する本線部分6rと、走査線3aの矩形部分3sに平面視で重なる矩形部分6sと、矩形部分6sから走査線3aの延在方向の一方側に向かって走査線3aに沿って延在する凸部6tとを有しており、凸部6tがソース領域1bにコンタクトホール41aを介して電気的に接続している。中継電極6bは、データ線6aに対して凸部6tの突出方向と反対側にデータ線6aと分離して形成されおり、走査線3aの本線部分3rと平面視で重なっている。   As shown in FIG. 4B, the data line 6a includes a main line portion 6r linearly extending in the Y direction, a rectangular portion 6s overlapping the rectangular portion 3s of the scanning line 3a in plan view, and the rectangular portion 6s. And a convex portion 6t extending along the scanning line 3a toward one side in the extending direction of the scanning line 3a, and the convex portion 6t is electrically connected to the source region 1b via the contact hole 41a. doing. The relay electrode 6b is formed separately from the data line 6a on the opposite side of the protruding direction of the projection 6t with respect to the data line 6a, and overlaps the main line portion 3r of the scanning line 3a in plan view.

再び図3(b)において、データ線6aおよび中継電極6bの上層側(データ線6aと電気光学層50との間)には、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなる透光性の層間絶縁膜42が形成され、層間絶縁膜42の上層側(層間絶縁膜42と電気光学層50との間)には、容量線8aおよび中継電極8bが同層に形成されている。容量線8aおよび中継電極8bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量線8aおよび中継電極8bは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。中継電極8bは、層間絶縁膜42を貫通するコンタクトホール42bを介して中継電極6bに電気的に接続している。   In FIG. 3B again, on the upper side of the data line 6a and the relay electrode 6b (between the data line 6a and the electro-optic layer 50), a light transmission made of a silicon oxide film such as NSG, PSG, BSG, or BPSG. An insulating interlayer 42 is formed. On the upper layer side of the interlayer insulating film 42 (between the interlayer insulating film 42 and the electro-optic layer 50), the capacitor line 8a and the relay electrode 8b are formed in the same layer. The capacitor line 8a and the relay electrode 8b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the capacitor line 8a and the relay electrode 8b are made of a single layer film or a laminated film of a metal film such as an aluminum film. The relay electrode 8 b is electrically connected to the relay electrode 6 b through a contact hole 42 b that penetrates the interlayer insulating film 42.

図5(a)に示すように、容量線8aは、Y方向に直線的に延在してデータ線6aの本線部分6rと重なる本線部分8rと、データ線6aの矩形部分6sに平面視で重なる矩形部分8sと、矩形部分8sから走査線3aの延在方向の一方側に向かって走査線3aに沿って延在する凸部8t、矩形部分8sから走査線3aの延在方向の他方側に向かって走査線3aに沿って延在する凸部8uとを有している。凸部8t、8uのうち、凸部8tは、データ線6aの凸部6tと平面視で重なっているのに対して、凸部8uは、データ線6aと平面視で重なっていない。本形態において、データ線6aと容量線8aとでは、本線部分6r、8rの幅寸法が等しく、凸部6t、8tの幅寸法も等しい。中継電極8bは、凸部8uに対して矩形部分8sとは反対側に容量線8aと分離して形成されている。中継電極8bは、中継電極6bと平面視で重なっており、コンタクトホール42bを介して中継電極6bに電気的に接続している。   As shown in FIG. 5A, the capacitor line 8a extends in a plan view into a main line portion 8r that extends linearly in the Y direction and overlaps the main line portion 6r of the data line 6a, and a rectangular portion 6s of the data line 6a. The overlapping rectangular portion 8s, the convex portion 8t extending along the scanning line 3a from the rectangular portion 8s toward one side in the extending direction of the scanning line 3a, and the other side in the extending direction of the scanning line 3a from the rectangular portion 8s And a convex portion 8u extending along the scanning line 3a. Of the protrusions 8t and 8u, the protrusion 8t overlaps the protrusion 6t of the data line 6a in plan view, whereas the protrusion 8u does not overlap the data line 6a in plan view. In the present embodiment, the data line 6a and the capacitor line 8a have the same width dimension of the main line portions 6r and 8r, and the width dimensions of the protrusions 6t and 8t. The relay electrode 8b is formed separately from the capacitor line 8a on the opposite side of the convex portion 8u from the rectangular portion 8s. The relay electrode 8b overlaps the relay electrode 6b in plan view, and is electrically connected to the relay electrode 6b through the contact hole 42b.

再び図3(b)において、容量線8aおよび中継電極8bの上層側(容量線8aと電気光学層50との間)には、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなる透光性の層間絶縁膜43が形成され、層間絶縁膜43の上層側(層間絶縁膜43と電気光学層50との間)には容量電極層4a(本発明における「第2容量電極層」)が形成されている。容量電極層4aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量電極層4aは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。容量電極層4aは、層間絶縁膜43を貫通するコンタクトホール43cを介して容量線8aに電気的に接続している。   Referring to FIG. 3B again, a light transmission made of a silicon oxide film such as NSG, PSG, BSG, or BPSG is formed on the upper side of the capacitance line 8a and the relay electrode 8b (between the capacitance line 8a and the electro-optic layer 50). An interlayer insulating film 43 is formed, and a capacitor electrode layer 4a (“second capacitor electrode layer” in the present invention) is formed on the upper layer side (between the interlayer insulating film 43 and the electro-optical layer 50) of the interlayer insulating film 43. Is formed. The capacitive electrode layer 4a is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In the present embodiment, the capacitor electrode layer 4a is made of a single layer film or a laminated film of a metal film such as an aluminum film. The capacitor electrode layer 4 a is electrically connected to the capacitor line 8 a through a contact hole 43 c that penetrates the interlayer insulating film 43.

容量電極層4aの上層側(容量電極層4aと電気光学層50との間)には透光性の誘電体層40が形成されており、かかる誘電体層40の上層側(誘電体層40と電気光学層50との間)には容量電極層5a(本発明における「第1容量電極層」)が形成されている。容量電極層5aは、層間絶縁膜43を貫通するコンタクトホール43bを介して中継電極8bに電気的に接続している。誘電体層40としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量電極層5aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量電極層5aは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。このようにして、容量電極層5aは、誘電体層40を介して容量電極層4aと平面視で重なる領域において保持容量55を構成している。   A translucent dielectric layer 40 is formed on the upper layer side of the capacitive electrode layer 4a (between the capacitive electrode layer 4a and the electro-optic layer 50), and the upper layer side of the dielectric layer 40 (dielectric layer 40). And between the electro-optic layer 50) and the capacitive electrode layer 5a ("first capacitive electrode layer" in the present invention) is formed. The capacitive electrode layer 5 a is electrically connected to the relay electrode 8 b through a contact hole 43 b that penetrates the interlayer insulating film 43. As the dielectric layer 40, a silicon compound such as a silicon oxide film or a silicon nitride film can be used, and an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a niobium oxide film, a hafnium oxide film, a lanthanum oxide film, zirconium A dielectric layer having a high dielectric constant such as an oxide film can be used. The capacitive electrode layer 5a is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the capacitor electrode layer 5a is made of a single layer film or a laminated film of a metal film such as an aluminum film. In this way, the capacitive electrode layer 5a constitutes the storage capacitor 55 in a region overlapping the capacitive electrode layer 4a in plan view with the dielectric layer 40 interposed therebetween.

図5(b)に示すように、容量電極層4aは、容量線8aの矩形部分8sと重なる矩形部分4sと、矩形部分4sからデータ線6aの延在方向の一方側に突出した凸部4rと、矩形部分4sから走査線3aの延在方向の一方側に突出した凸部4tと、矩形部分4sから走査線3aの延在方向の他方側に突出した凸部4uとを有している。ここで、容量電極層4aの矩形部分4sは、層間絶縁膜43のコンタクトホール43cを介して容量線8aに電気的に接続している。   As shown in FIG. 5B, the capacitive electrode layer 4a includes a rectangular portion 4s that overlaps the rectangular portion 8s of the capacitive line 8a, and a convex portion 4r that protrudes from the rectangular portion 4s to one side in the extending direction of the data line 6a. A convex portion 4t protruding from the rectangular portion 4s to one side in the extending direction of the scanning line 3a, and a protruding portion 4u protruding from the rectangular portion 4s to the other side in the extending direction of the scanning line 3a. . Here, the rectangular portion 4 s of the capacitor electrode layer 4 a is electrically connected to the capacitor line 8 a via the contact hole 43 c of the interlayer insulating film 43.

容量電極層5aは、容量電極層4aの矩形部分4sと重なる矩形部分5sと、矩形部分5sからデータ線6aの延在方向の一方側に突出した凸部5rと、矩形部分4sから走査線3aの延在方向の一方側に突出した凸部5tと、矩形部分5sから走査線3aの延在方向の他方側に突出した凸部5uとを有している。ここで、凸部5uは、平面視において凸部4uより走査線3aの延在方向の他方側に張り出しており、かかる張り出し部分が、層間絶縁膜43のコンタクトホール43bを介して中継電極8bに電気的に接続している。本形態において、容量電極層5aの凸部5r,5t、5uは、容量電極層4aの凸部4r,4t、4uより幅寸法が大であり、容量電極層5aの矩形部分5sは、容量電極層4aの矩形部分4sよりサイズが大である。このため、容量電極層5aは、平面視で容量電極層4aを完全に覆っている。   The capacitive electrode layer 5a includes a rectangular portion 5s that overlaps the rectangular portion 4s of the capacitive electrode layer 4a, a convex portion 5r that protrudes from the rectangular portion 5s to one side in the extending direction of the data line 6a, and a scanning line 3a from the rectangular portion 4s. The protrusion 5t protrudes to one side in the extending direction of the first and second protrusions 5u protruding from the rectangular portion 5s to the other side in the extending direction of the scanning line 3a. Here, the protrusion 5u protrudes from the protrusion 4u to the other side in the extending direction of the scanning line 3a in plan view, and the protrusion extends to the relay electrode 8b via the contact hole 43b of the interlayer insulating film 43. Electrically connected. In this embodiment, the convex portions 5r, 5t, and 5u of the capacitive electrode layer 5a are larger in width than the convex portions 4r, 4t, and 4u of the capacitive electrode layer 4a, and the rectangular portion 5s of the capacitive electrode layer 5a The size is larger than the rectangular portion 4s of the layer 4a. Therefore, the capacitive electrode layer 5a completely covers the capacitive electrode layer 4a in plan view.

再び図3(b)において、容量電極層5aの上層側(容量電極層5aと電気光学層50との間)には層間絶縁膜44および絶縁層45が形成されており、かかる絶縁層45の上層側(絶縁層45と電気光学層50との間)には、ITO膜等の透光性導電膜からなる画素電極9aが形成されている。画素電極9aは、層間絶縁膜44および絶縁層45を貫通するコンタクトホール45bを介して容量電極層5aと電気的に接続している。その結果、画素電極9aは、容量電極層5a、中継電極8b、中継電極6bを介してドレイン領域1cと電気的に接続している。層間絶縁膜44および絶縁層45は、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなり、層間絶縁膜44の表面、および絶縁層45の表面はいずれも平坦化されている。   In FIG. 3B again, an interlayer insulating film 44 and an insulating layer 45 are formed on the upper side of the capacitive electrode layer 5a (between the capacitive electrode layer 5a and the electro-optic layer 50). On the upper layer side (between the insulating layer 45 and the electro-optic layer 50), a pixel electrode 9a made of a light-transmitting conductive film such as an ITO film is formed. The pixel electrode 9 a is electrically connected to the capacitor electrode layer 5 a through a contact hole 45 b that penetrates the interlayer insulating film 44 and the insulating layer 45. As a result, the pixel electrode 9a is electrically connected to the drain region 1c through the capacitive electrode layer 5a, the relay electrode 8b, and the relay electrode 6b. The interlayer insulating film 44 and the insulating layer 45 are made of a silicon oxide film such as NSG, PSG, BSG, or BPSG, and the surface of the interlayer insulating film 44 and the surface of the insulating layer 45 are all flattened.

図6(a)、(b)に示すように、画素電極9aは、矩形の平面形状を有しており、画素電極9aの4つの角部分のうち、容量電極層5aの矩形部分5sと重なる部分で、層間絶縁膜44および絶縁層45を貫通するコンタクトホール45bを介して容量電極層5aと電気的に接続している。ここで、画素電極9aは、X方向の両側の端部9r、9sがデータ線6aと平面視で重なっており、X方向の両側の端部9t、9uは走査線3aと平面視で重なっている。本形態では、層間絶縁膜44と絶縁層45との間(データ線6aと画素電極9aとの間)には、後述するシールド用の導電膜7aが形成されている。   As shown in FIGS. 6A and 6B, the pixel electrode 9a has a rectangular planar shape, and overlaps the rectangular portion 5s of the capacitive electrode layer 5a among the four corner portions of the pixel electrode 9a. This portion is electrically connected to the capacitor electrode layer 5 a through a contact hole 45 b that penetrates the interlayer insulating film 44 and the insulating layer 45. Here, in the pixel electrode 9a, end portions 9r and 9s on both sides in the X direction overlap with the data line 6a in plan view, and end portions 9t and 9u on both sides in the X direction overlap with the scanning line 3a in plan view. Yes. In this embodiment, a shield conductive film 7a described later is formed between the interlayer insulating film 44 and the insulating layer 45 (between the data line 6a and the pixel electrode 9a).

再び図3(b)において、画素電極9aの上層側(画素電極9aと電気光学層50との間)には、ポリイミドや無機配向膜からなる配向膜16が形成されている。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜(無機配向膜)からなる。なお、本形態においては、対向基板20の側に形成された配向膜26も、配向膜16と同様、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜(無機配向膜)である。かかる配向膜16、26は、電気光学層50に用いた誘電異方性が負のネマチック液晶化合物を傾斜垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。本形態では、配向膜16、26として、各種無機配向膜のうち、シリコン酸化膜(SiOX)の斜方蒸着膜が用いられている。 In FIG. 3B again, an alignment film 16 made of polyimide or an inorganic alignment film is formed on the upper side of the pixel electrode 9a (between the pixel electrode 9a and the electro-optical layer 50). In this embodiment, the alignment film 16 is an obliquely deposited film of SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. (Inorganic alignment film). In the present embodiment, the alignment film 26 formed on the counter substrate 20 side is also SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 , as with the alignment film 16. An oblique deposition film (inorganic alignment film) of O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. The alignment films 16 and 26 tilt and vertically align the nematic liquid crystal compound having negative dielectric anisotropy used for the electro-optic layer 50, and the liquid crystal panel 100p operates as a normally black VA mode. In this embodiment, as the alignment films 16 and 26, an oblique vapor deposition film of a silicon oxide film (SiO x ) is used among various inorganic alignment films.

(シールド用の導電膜7a)
図3(b)に示すように、層間絶縁膜44と絶縁層45との間(絶縁層45の上層/データ線6aと画素電極9aとの間)には、透光性の導電膜によってシールド用の導電膜7aが形成されており、導電膜7aには、定電位が印加されている。導電膜7aに印加される電位は定電位であればよいが、本形態では、導電膜7aには共通電位Vcomが印加されている。このため、極性反転駆動を行った場合、導電膜7aの電位が正極性駆動時の画素電極9aおよびデータ線6aの電位と、負極性駆動時の画素電極9aおよびデータ線6aの電位との間であるため、データ線6aや画素電極9aの電位への影響が小さくて済む。なお、導電膜7aに対する電位の供給は、表示領域10aの外側で行われている。このため、画素100a内に導電膜7aに対するコンタクトホールを設ける必要がない等、画素100aの構成を簡素化することができる。
(Conductive conductive film 7a)
As shown in FIG. 3B, a light-transmitting conductive film shields between the interlayer insulating film 44 and the insulating layer 45 (between the upper layer of the insulating layer 45 / the data line 6a and the pixel electrode 9a). The conductive film 7a is formed, and a constant potential is applied to the conductive film 7a. The potential applied to the conductive film 7a may be a constant potential, but in this embodiment, the common potential Vcom is applied to the conductive film 7a. Therefore, when polarity inversion driving is performed, the potential of the conductive film 7a is between the potential of the pixel electrode 9a and the data line 6a during positive polarity driving and the potential of the pixel electrode 9a and the data line 6a during negative polarity driving. Therefore, the influence on the potential of the data line 6a and the pixel electrode 9a can be reduced. Note that the potential is supplied to the conductive film 7a outside the display region 10a. Therefore, the configuration of the pixel 100a can be simplified, for example, it is not necessary to provide a contact hole for the conductive film 7a in the pixel 100a.

図6(a)、(b)に示すように、導電膜7aは、Y方向に直線的に延在してデータ線6aの本線部分6rと重なる本線部分7rと、データ線6aの矩形部分6sに平面視で重なる矩形部分7sとを有している。なお、矩形部分7sには、画素電極9aと容量電極層5aとを電気的に接続するコンタクトホール45bが形成されている部分に切り欠き7tが形成されている。   As shown in FIGS. 6A and 6B, the conductive film 7a includes a main line portion 7r linearly extending in the Y direction and overlapping the main line portion 6r of the data line 6a, and a rectangular portion 6s of the data line 6a. And a rectangular portion 7s overlapping in plan view. In the rectangular portion 7s, a notch 7t is formed in a portion where a contact hole 45b that electrically connects the pixel electrode 9a and the capacitor electrode layer 5a is formed.

ここで、導電膜7aの本線部分7rは、データ線6aの本線部分6rより幅広である。また、導電膜7aの本線部分7rは、容量電極層5aの凸部5rより幅広である。従って、導電膜7aの本線部分7rは、平面視においてデータ線6aの本線部分6rおよび容量電極層5aの凸部5rを完全に覆っている。また、導電膜7aの矩形部分7sは、データ線6aの矩形部分6sや容量電極層5aの矩形部分5sよりもサイズが大である。従って、導電膜7aの本線部分7rは、平面視において、切り欠き7tが形成されている部分を除いて、データ線6aの矩形部分6sおよび容量電極層5aの矩形部分5sを完全に覆っている。   Here, the main line portion 7r of the conductive film 7a is wider than the main line portion 6r of the data line 6a. Further, the main line portion 7r of the conductive film 7a is wider than the convex portion 5r of the capacitive electrode layer 5a. Therefore, the main line portion 7r of the conductive film 7a completely covers the main line portion 6r of the data line 6a and the convex portion 5r of the capacitor electrode layer 5a in plan view. The rectangular portion 7s of the conductive film 7a is larger in size than the rectangular portion 6s of the data line 6a and the rectangular portion 5s of the capacitive electrode layer 5a. Accordingly, the main line portion 7r of the conductive film 7a completely covers the rectangular portion 6s of the data line 6a and the rectangular portion 5s of the capacitive electrode layer 5a except for the portion where the notch 7t is formed in plan view. .

このように構成した電気光学装置100において、本形態では、少なくとも400nmから500nmの波長域(青色の波長域)、500nmから600nmの波長域(緑色の波長域)、および600nmから700nmの波長域(赤色の波長域)において、導電膜7aの透過率が画素電極9aの透過率より高い。   In the electro-optical device 100 configured as described above, in this embodiment, at least a wavelength range of 400 nm to 500 nm (blue wavelength range), a wavelength range of 500 nm to 600 nm (green wavelength range), and a wavelength range of 600 nm to 700 nm ( In the red wavelength region), the transmittance of the conductive film 7a is higher than the transmittance of the pixel electrode 9a.

より具体的には、本形態において、導電膜7aおよび画素電極9aはいずれもITO膜(例えば、同じ組成比、製造方法で形成されたITO膜)からなるため、単位厚さにおける透過率(吸収率)は等しい。但し、本形態では、導電膜7aの膜厚は、画素電極9aの膜厚より薄い。このため、可視領域の全体にわたって、導電膜7aの透過率が画素電極9aの透過率より高い。   More specifically, in this embodiment, since the conductive film 7a and the pixel electrode 9a are both made of an ITO film (for example, an ITO film formed by the same composition ratio and manufacturing method), the transmittance (absorption) at the unit thickness. Rate) is equal. However, in this embodiment, the conductive film 7a is thinner than the pixel electrode 9a. For this reason, the transmittance of the conductive film 7a is higher than the transmittance of the pixel electrode 9a over the entire visible region.

(本形態の主な効果)
以上説明したように、本形態の電気光学装置100において、データ線6aと画素電極9aとの間には、平面視でデータ線6aを覆うようにデータ線6aより幅広の透光性の導電膜7aが設けられ、かかる導電膜7aには定電位が印加される。このため、データ線6aと画素電極9aとの間の寄生容量を低減することができるので、データ線6aの電位の影響が画素電極9aに及びにくい。
(Main effects of this form)
As described above, in the electro-optical device 100 according to this embodiment, a light-transmitting conductive film wider than the data line 6a is provided between the data line 6a and the pixel electrode 9a so as to cover the data line 6a in plan view. 7a is provided, and a constant potential is applied to the conductive film 7a. For this reason, since the parasitic capacitance between the data line 6a and the pixel electrode 9a can be reduced, the influence of the potential of the data line 6a hardly reaches the pixel electrode 9a.

また、導電膜7aは、少なくとも400nmから500nmの波長域(青色の波長域)、500nmから600nmの波長域(緑色の波長域)、および600nmから700nmの波長域(赤色の波長域)において、透過率が画素電極9aの透過率より高い。このため、データ線6aと画素電極9aとの間にデータ線6aより幅寸法が広い導電膜7aを設けても、導電膜7aに起因する表示光量の損失を抑制することができ、良好な透過特性を有している。   The conductive film 7a transmits at least in the wavelength range of 400 nm to 500 nm (blue wavelength range), the wavelength range of 500 nm to 600 nm (green wavelength range), and the wavelength range of 600 nm to 700 nm (red wavelength range). The rate is higher than the transmittance of the pixel electrode 9a. For this reason, even if the conductive film 7a having a width larger than that of the data line 6a is provided between the data line 6a and the pixel electrode 9a, the loss of the display light amount due to the conductive film 7a can be suppressed, and good transmission can be achieved. It has characteristics.

また、本形態では、導電膜7aの膜厚を画素電極9aの膜厚より薄くすることにより、導電膜7aの透過率を画素電極9aの透過率より高くしている。このため、比較的簡素な構成で、導電膜7aの透過率を画素電極9aの透過率より高くすることができる。   In this embodiment, the transmittance of the conductive film 7a is made higher than the transmittance of the pixel electrode 9a by making the thickness of the conductive film 7a smaller than the thickness of the pixel electrode 9a. Therefore, the transmittance of the conductive film 7a can be made higher than the transmittance of the pixel electrode 9a with a relatively simple configuration.

また、本形態では、保持容量55を構成するにあたって、導電膜7aとデータ線6aとの間に、画素電極9aと電気的に接続された容量電極層5a(第1容量電極層)を設け、容量電極層5aとデータ線6aとの間に定電位(共通電位Vcom)が印加された容量電極層4a(第2容量電極層)が設けられている。かかる構造であっても、本形態では、導電膜7aは、切り欠き7tが形成されている部分を除いて、容量電極層5aを完全に覆っている。このため、容量電極層4aによって、画素電極9aとデータ線6aとの間のシールドを行う必要がない。従って、容量電極層4aを幅広に形成しなくてもよいので、容量電極層4aに遮光性の導電膜を用いても画素開口率が低下することがない。   In this embodiment, when the storage capacitor 55 is configured, a capacitor electrode layer 5a (first capacitor electrode layer) electrically connected to the pixel electrode 9a is provided between the conductive film 7a and the data line 6a. A capacitive electrode layer 4a (second capacitive electrode layer) to which a constant potential (common potential Vcom) is applied is provided between the capacitive electrode layer 5a and the data line 6a. Even in such a structure, in this embodiment, the conductive film 7a completely covers the capacitive electrode layer 5a except for a portion where the notch 7t is formed. For this reason, it is not necessary to perform shielding between the pixel electrode 9a and the data line 6a by the capacitive electrode layer 4a. Therefore, since the capacitor electrode layer 4a does not have to be formed wide, even if a light-shielding conductive film is used for the capacitor electrode layer 4a, the pixel aperture ratio does not decrease.

[実施の形態1の改良例1]
本形態では、導電膜7aの膜厚を画素電極9aの膜厚より薄くし、かつ、導電膜7a、絶縁層45および画素電極9aの膜厚を各々、最適化することにより、画素電極9a、絶縁層45、および導電膜7aを透過する光の分光特性を最適化する。すなわち、本形態では、透光性の導電膜7a、透光性の絶縁層45、および透光性の画素電極9aが積層されており、これらの膜を透過する際、界面での反射や界面での屈折により、光強度が減衰するおそれがある。そこで、本形態では、以下に説明する検討結果に基づいて、画素電極9aを膜厚が140nm±10%のITO膜(屈折率が1.5〜1.9)とし、導電膜7aを膜厚が140nm±10%のITO膜(屈折率が1.5〜1.9)とし、絶縁層45を膜厚が175nm±10%のシリコン酸化膜とする(屈折率が1.4〜1.5)。
[Modification 1 of Embodiment 1]
In this embodiment, the film thickness of the conductive film 7a is made smaller than the film thickness of the pixel electrode 9a, and the film thickness of the conductive film 7a, the insulating layer 45, and the pixel electrode 9a is optimized, respectively. The spectral characteristics of light transmitted through the insulating layer 45 and the conductive film 7a are optimized. That is, in this embodiment, the light-transmitting conductive film 7a, the light-transmitting insulating layer 45, and the light-transmitting pixel electrode 9a are stacked. When these films are transmitted, reflection at the interface and the interface The light intensity may be attenuated due to refraction at. Therefore, in this embodiment, based on the examination results described below, the pixel electrode 9a is an ITO film having a film thickness of 140 nm ± 10% (refractive index is 1.5 to 1.9), and the conductive film 7a is formed with a film thickness. Is a 140 nm ± 10% ITO film (refractive index is 1.5 to 1.9), and the insulating layer 45 is a silicon oxide film having a film thickness of 175 nm ± 10% (refractive index is 1.4 to 1.5). ).

より具体的には、表1に条件1〜16を示すように、画素電極9a、絶縁層45、および導電膜7aの膜厚を変えて、画素電極9a、絶縁層45、および導電膜7aが積層している部分の透過分光特性をシミュレーションした。その結果を図7〜図10に示す。   More specifically, as shown in Conditions 1 to 16 in Table 1, the pixel electrode 9a, the insulating layer 45, and the conductive film 7a are formed by changing the film thickness of the pixel electrode 9a, the insulating layer 45, and the conductive film 7a. The transmission spectral characteristics of the laminated part were simulated. The results are shown in FIGS.

Figure 2014178411
Figure 2014178411

図7〜図10は、導電膜7a、絶縁層45および画素電極9aの膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。なお、図7には、条件1、11、12、13の結果を示し、図8には、条件1、2、3、4、14、15の結果を示し、図9には、条件1、5、6、7、8の結果を示し、図10には、条件1、9、10、16の結果を示してある。なお、図7〜図10に示す分光特性においては、条件1での赤の波長範囲(600nm〜700nm)における透過率のピーク値を「1」として指標化してある。また、本シミュレーション結果は、各条件に対応するサンプルを作成して評価した結果と対応しており、本シミュレーションでの評価が妥当であることが確認されている。   7 to 10 are graphs showing the results of simulating the spectral characteristics of transmitted light when the film thicknesses of the conductive film 7a, the insulating layer 45, and the pixel electrode 9a are changed. 7 shows the results of conditions 1, 11, 12, and 13, FIG. 8 shows the results of conditions 1, 2, 3, 4, 14, and 15, and FIG. The results of 5, 6, 7, and 8 are shown, and FIG. 10 shows the results of conditions 1, 9, 10, and 16. In the spectral characteristics shown in FIGS. 7 to 10, the peak value of the transmittance in the red wavelength range (600 nm to 700 nm) under the condition 1 is indexed as “1”. Moreover, this simulation result corresponds to the result of creating and evaluating a sample corresponding to each condition, and it has been confirmed that the evaluation in this simulation is appropriate.

図7から図10から分かるように、画素電極9aを膜厚が140nm±10%のITO膜とし、導電膜7aを膜厚が140nm±10%のITO膜とし、絶縁層45を膜厚が175nm±10%のシリコン酸化膜とした条件1〜10では、400nmから500nmの波長域(青色の波長域)、500nmから600nmの波長域(緑色の波長域)、および600nmから700nmの波長域(赤色の波長域)の各々にピークが出現している。すなわち、光の三原色に相当する代表波長付近(460nm付近、550nm付近、および660nm付近)に透過率のピークが出現しており、色再現性の点で理想的である。   As can be seen from FIGS. 7 to 10, the pixel electrode 9a is an ITO film having a thickness of 140 nm ± 10%, the conductive film 7a is an ITO film having a thickness of 140 nm ± 10%, and the insulating layer 45 has a thickness of 175 nm. In conditions 1 to 10 where the silicon oxide film is ± 10%, the wavelength range from 400 nm to 500 nm (blue wavelength range), the wavelength range from 500 nm to 600 nm (green wavelength range), and the wavelength range from 600 nm to 700 nm (red color) The peak appears in each of the wavelength regions. That is, transmittance peaks appear in the vicinity of representative wavelengths corresponding to the three primary colors of light (near 460 nm, 550 nm, and 660 nm), which is ideal in terms of color reproducibility.

これに対して、条件11、12では、600nmから700nmの波長域にピークが出現しない。条件13では、600nmから700nmの波長域にピークが出現せず、かつ、500nmから600nmの波長域でのピークが低い。条件14では、400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域の各々にピークが出現しているが、400nmから500nmの波長域でのピークが490nmであり、かつ、490nmより短波長域での透過率が低い。条件14では、430nm付近にピークが出現しているが、430nm以下の短波長域の光は、カットして使用されることが多いので、400nmから500nmの波長域の光については十分な透過率を有しているとはいえない。条件15では、400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域の各々にピークが出現しているが、条件1〜10に比してピークが短波長側にシフトしすぎている。条件16では、400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域の各々にピークが出現しているが、条件1〜10に比してピークが長波長側にシフトしすぎている。   On the other hand, in conditions 11 and 12, no peak appears in the wavelength range of 600 nm to 700 nm. Under condition 13, no peak appears in the wavelength region from 600 nm to 700 nm, and the peak in the wavelength region from 500 nm to 600 nm is low. In condition 14, a peak appears in each of the wavelength range from 400 nm to 500 nm, the wavelength range from 500 nm to 600 nm, and the wavelength range from 600 nm to 700 nm, but the peak in the wavelength range from 400 nm to 500 nm is 490 nm, And the transmittance | permeability in a wavelength range shorter than 490 nm is low. Under condition 14, a peak appears at around 430 nm, but light in the short wavelength region of 430 nm or less is often used after being cut, so that sufficient transmittance is obtained for light in the wavelength region of 400 to 500 nm. It cannot be said that it has. In condition 15, peaks appear in each of the wavelength range from 400 nm to 500 nm, the wavelength range from 500 nm to 600 nm, and the wavelength range from 600 nm to 700 nm, but the peak is on the short wavelength side as compared with conditions 1 to 10. Too much shift. In condition 16, peaks appear in each of the wavelength range from 400 nm to 500 nm, the wavelength range from 500 nm to 600 nm, and the wavelength range from 600 nm to 700 nm. Too much shift.

それ故、表示の色再現性という面では、画素電極9aを膜厚が140nm±10%のITO膜とし、導電膜7aを膜厚が140nm±10%のITO膜とし、絶縁層45を膜厚が175nm±10%のシリコン酸化膜とした条件1〜10が好ましい。また、導電膜7aの膜厚を画素電極9aの膜厚より薄くすることにより、導電膜7aに起因する光量損失を低減するという観点からすれば、条件4のように、画素電極9aを膜厚が140nm±10%のITO膜とし、導電膜7aを膜厚が140nm±10%のITO膜とし、絶縁層45を膜厚が175nm±10%のシリコン酸化膜としたうえで、導電膜7aの膜厚を画素電極9aの膜厚より薄くすることが好ましい。   Therefore, in terms of display color reproducibility, the pixel electrode 9a is an ITO film with a film thickness of 140 nm ± 10%, the conductive film 7a is an ITO film with a film thickness of 140 nm ± 10%, and the insulating layer 45 is formed with a film thickness. The conditions 1 to 10 in which a silicon oxide film having a thickness of 175 nm ± 10% is preferable. Further, from the viewpoint of reducing the light loss caused by the conductive film 7a by making the film thickness of the conductive film 7a smaller than the film thickness of the pixel electrode 9a, the pixel electrode 9a is formed to have a film thickness as in Condition 4. Is an ITO film having a thickness of 140 nm ± 10%, the conductive film 7a is an ITO film having a thickness of 140 nm ± 10%, and the insulating layer 45 is a silicon oxide film having a thickness of 175 nm ± 10%. It is preferable to make the film thickness thinner than the film thickness of the pixel electrode 9a.

[実施の形態1の改良例2]
本形態では、導電膜7aの膜厚を画素電極9aの膜厚より薄くし、かつ、導電膜7aおよび画素電極9aの膜厚を各々、最適化することにより、人間の視感度特性において感度が高い波長域(530nm〜590nm)の透過率がシールド用の導電膜7aによって損失することを抑制する。
[Improvement 2 of Embodiment 1]
In this embodiment, the film thickness of the conductive film 7a is made smaller than the film thickness of the pixel electrode 9a, and the film thickness of the conductive film 7a and the pixel electrode 9a is optimized, so that the sensitivity in human visibility characteristics is improved. The loss of the transmittance in the high wavelength region (530 nm to 590 nm) by the conductive film 7a for shielding is suppressed.

より具体的には、表2に条件21〜27および条件31〜42を示すように、画素電極9a、および導電膜7aの膜厚を変えて、画素電極9a、および導電膜7aが積層している部分の分光特性をシミュレーションした。その結果を図11〜図16に示す。   More specifically, as shown in conditions 2 to 27 and conditions 31 to 42 in Table 2, the pixel electrode 9a and the conductive film 7a are stacked by changing the film thickness of the pixel electrode 9a and the conductive film 7a. The spectral characteristics of the part are simulated. The results are shown in FIGS.

Figure 2014178411
Figure 2014178411

図11〜図16は、導電膜7a、および画素電極9aの膜厚を変化させた場合の透過光の分光特性をシミュレーションした結果を示すグラフである。なお、図11には、条件21、31、32、33、34の結果を示し、図12には、条件21、22、35、36の結果を示し、図13には、条件21、23、37、38の結果を示し、図14には、条件21、24、39、40の結果を示し、図15には、条件21、25、41、42の結果を示してある。なお、図11〜図16に示す分光特性においては、透過率の最大値を「1」として指数化してある。また、本シミュレーション結果は、各条件に対応するサンプルを作成して評価した結果と対応しており、本シミュレーションでの評価が妥当であることが確認されている。   11 to 16 are graphs showing the results of simulating the spectral characteristics of transmitted light when the film thicknesses of the conductive film 7a and the pixel electrode 9a are changed. 11 shows the results of conditions 21, 31, 32, 33, and 34, FIG. 12 shows the results of conditions 21, 22, 35, and 36, and FIG. The results of 37 and 38 are shown, FIG. 14 shows the results of conditions 21, 24, 39, and 40, and FIG. 15 shows the results of conditions 21, 25, 41, and 42. In the spectral characteristics shown in FIGS. 11 to 16, the maximum value of the transmittance is indexed as “1”. Moreover, this simulation result corresponds to the result of creating and evaluating a sample corresponding to each condition, and it has been confirmed that the evaluation in this simulation is appropriate.

図11から図16からわかるように、画素電極9aを膜厚が140nm±10%のITO膜とし、導電膜7aを膜厚が140nm±10%のITO膜とした条件21〜27では、導電膜7a、絶縁層45、および画素電極9aが重なった領域における透過光の分光特性は、530nmから590nmの波長域にピークを有している。従って、人間の視感度特性において感度が高い波長域の透過率が高い。   As can be seen from FIG. 11 to FIG. 16, in the conditions 21 to 27, the pixel electrode 9a is an ITO film having a film thickness of 140 nm ± 10% and the conductive film 7a is an ITO film having a film thickness of 140 nm ± 10%. The spectral characteristic of the transmitted light in the region where 7a, the insulating layer 45, and the pixel electrode 9a overlap has a peak in the wavelength range of 530 nm to 590 nm. Therefore, the transmittance in the wavelength region where the sensitivity is high in human visibility characteristics is high.

これに対して、条件31、32、33、34では、ピーク波長が440nm、500nm、470nmと620nm、および500nmと680nmであり、530nmから590nmの波長域にピークを有していない。条件35、36では、ピーク波長が450nmと600nm、および460nmと630nmであり、530nmから590nmの波長域にピークを有していない。条件37、38では、ピーク波長が400nmと520nm、および500nmであり、530nmから590nmの波長域にピークを有していない。条件39、40では、ピーク波長が450nmと600nm、および460nmと620nmであり、530nmから590nmの波長域にピークを有していない。条件41、42では、ピーク波長が520nm、および500nmであり、530nmから590nmの波長域にピークを有していない。   On the other hand, in conditions 31, 32, 33, and 34, the peak wavelengths are 440 nm, 500 nm, 470 nm and 620 nm, and 500 nm and 680 nm, and there is no peak in the wavelength range of 530 nm to 590 nm. Under conditions 35 and 36, the peak wavelengths are 450 nm and 600 nm, and 460 nm and 630 nm, and there is no peak in the wavelength range of 530 nm to 590 nm. Under conditions 37 and 38, the peak wavelengths are 400 nm, 520 nm, and 500 nm, and no peaks are present in the wavelength range of 530 nm to 590 nm. Under conditions 39 and 40, the peak wavelengths are 450 nm and 600 nm, and 460 nm and 620 nm, and there is no peak in the wavelength range of 530 nm to 590 nm. In the conditions 41 and 42, the peak wavelengths are 520 nm and 500 nm, and there is no peak in the wavelength range from 530 nm to 590 nm.

それ故、人間の視感度特性において感度が高い波長域(530nm〜590nm)の透過率を高くして明るくみえる画像を表示するという観点面では、画素電極9aを膜厚が140nm±10%のITO膜とし、導電膜7aを膜厚が140nm±10%のITO膜とした条件21〜27が好ましい。また、導電膜7aの膜厚を画素電極9aの膜厚より薄くすることにより、導電膜7aに起因する光量損失を低減するという観点からすれば、条件23や条件27のように、画素電極9aを膜厚が140nm±10%のITO膜とし、導電膜7aを膜厚が140nm±10%のITO膜としたうえで、導電膜7aの膜厚を画素電極9aの膜厚より薄くすることが好ましい。   Therefore, from the viewpoint of displaying an image that looks bright by increasing the transmittance in a wavelength range (530 nm to 590 nm) with high sensitivity in human visibility characteristics, the pixel electrode 9a is made of ITO having a film thickness of 140 nm ± 10%. It is preferable that the conditions 21 to 27 be a film, and the conductive film 7a is an ITO film having a thickness of 140 nm ± 10%. Further, from the viewpoint of reducing the loss of light amount caused by the conductive film 7a by making the film thickness of the conductive film 7a smaller than the film thickness of the pixel electrode 9a, the pixel electrode 9a as in the condition 23 and the condition 27 is achieved. Is an ITO film having a film thickness of 140 nm ± 10%, and the conductive film 7a is an ITO film having a film thickness of 140 nm ± 10%, and the film thickness of the conductive film 7a is made smaller than the film thickness of the pixel electrode 9a. preferable.

[実施の形態1の改良例3]
本形態では、導電膜7aの膜厚を画素電極9aの膜厚より薄くし、かつ、各界面での反射を抑制することにより、表示光量の損失を低減する。
[Modification 3 of Embodiment 1]
In this embodiment, the film thickness of the conductive film 7a is made smaller than the film thickness of the pixel electrode 9a, and the reflection at each interface is suppressed, thereby reducing the display light amount loss.

より具体的には、画素電極9aの膜厚をd1とし、画素電極9aの波長λの光に対する屈折率をn1とし、絶縁層45の導電膜7aと重なる部分の膜厚をd2とし、絶縁層45の波長λの光に対する屈折率をn2とし、導電膜7aの膜厚をd3とし、導電膜7aの波長λの光に対する屈折率をn3としたとき、
1、d2、d3、n1、n2およびn3は、以下の条件(1)、(2)
1×d1+n2×d2=λ(1/4+m/2)・・・・(1)
2×d2+n3×d4=λ(1/4+n/2)・・・・・(2)
但し、λは入射光の波長
m、nは0以上の整数
1>n2
3>n2、n1>(配向膜16の屈折率)
3>(層間絶縁膜44の屈折率)
を満たしている構成を採用する。ここで、λは入射光の波長であり、例えば、530nmから590nmの所定の波長を設定する。なお、配向膜16は、画素電極9aに対して導電膜7aと反対側で接する透光膜に相当し、層間絶縁膜44は、導電膜7aに対して画素電極9aと反対側で接する透光膜に相当する。
More specifically, the film thickness of the pixel electrode 9a and d 1, the refractive index with respect to light having a wavelength λ of the pixel electrode 9a and n 1, the film thickness of the portion overlapping with the conductive film 7a of the insulating layer 45 and d 2 When the refractive index of the insulating layer 45 with respect to light of wavelength λ is n 2 , the thickness of the conductive film 7 a is d 3, and the refractive index of the conductive film 7 a with respect to light of wavelength λ is n 3 ,
d 1 , d 2 , d 3 , n 1 , n 2 and n 3 are the following conditions (1), (2)
n 1 × d 1 + n 2 × d 2 = λ (1/4 + m / 2) (1)
n 2 × d 2 + n 3 × d 4 = λ (1/4 + n / 2) (2)
Where λ is the wavelength of the incident light
m and n are integers of 0 or more
n 1 > n 2
n 3 > n 2 , n 1 > (refractive index of alignment film 16)
n 3 > (refractive index of interlayer insulating film 44)
Use a configuration that meets the requirements. Here, λ is the wavelength of incident light, for example, a predetermined wavelength from 530 nm to 590 nm is set. The alignment film 16 corresponds to a light-transmitting film that is in contact with the pixel electrode 9a on the side opposite to the conductive film 7a, and the interlayer insulating film 44 is a light-transmitting film that is in contact with the conductive film 7a on the side opposite to the pixel electrode 9a. Corresponds to the membrane.

かかる構成によれば、画素電極9a、絶縁層45、および導電膜7aが平面視で重なった領域を光が透過する際、波長がλの光に対して、配向膜16と画素電極9aの界面で反射した光と絶縁層45と導電膜7aの界面で反射した光の位相が互いに打ち消しあうように光路長が設定され、画素電極9aと絶縁層45の界面で反射した光と導電膜7aと層間絶縁膜44の界面で反射した光の位相が互いに打ち消すように光路長が設定されるので、反射光量を低減することができる。それ故、導電膜7aに起因する表示光量の損失を抑制することができる。   According to such a configuration, when light passes through a region where the pixel electrode 9a, the insulating layer 45, and the conductive film 7a overlap in plan view, the interface between the alignment film 16 and the pixel electrode 9a with respect to light having a wavelength of λ. The optical path length is set so that the phases of the light reflected at the interface and the light reflected at the interface between the insulating layer 45 and the conductive film 7a cancel each other, and the light reflected at the interface between the pixel electrode 9a and the insulating layer 45 and the conductive film 7a. Since the optical path length is set so that the phases of the light reflected at the interface of the interlayer insulating film 44 cancel each other, the amount of reflected light can be reduced. Therefore, it is possible to suppress a loss of display light amount due to the conductive film 7a.

[実施の形態2]
本形態では、導電膜7aと画素電極9aとの膜厚の大小にかかわらず、導電膜7a、絶縁層45および画素電極9aの膜厚を各々、最適化することにより、画素電極9a、絶縁層45、および導電膜7aを透過する光の分光特性を最適化する。すなわち、本形態では、透光性の導電膜7a、透光性の絶縁層45、および透光性の画素電極9aが積層されており、これらの膜を透過する際、界面での反射や界面での屈折により、光強度が減衰するおそれがある。そこで、本形態では、表1および図7〜図10を参照して説明した検討結果に基づいて、条件1〜10のように、画素電極9aを膜厚が140nm±10%のITO膜(屈折率が1.5〜1.9)とし、導電膜7aを膜厚が140nm±10%のITO膜(屈折率が1.5〜1.9)とし、絶縁層45を膜厚が175nm±10%のシリコン酸化膜とする(屈折率が1.4〜1.5)。その他の構成は実施の形態1と同様である。
[Embodiment 2]
In this embodiment, regardless of the thickness of the conductive film 7a and the pixel electrode 9a, the pixel electrode 9a and the insulating layer are optimized by optimizing the thickness of the conductive film 7a, the insulating layer 45, and the pixel electrode 9a. 45 and the spectral characteristics of light transmitted through the conductive film 7a are optimized. That is, in this embodiment, the light-transmitting conductive film 7a, the light-transmitting insulating layer 45, and the light-transmitting pixel electrode 9a are stacked. When these films are transmitted, reflection at the interface and the interface The light intensity may be attenuated due to refraction at. Therefore, in the present embodiment, based on the examination results described with reference to Table 1 and FIGS. 7 to 10, the pixel electrode 9 a is formed of an ITO film (refracted 140 nm ± 10%) as in Conditions 1 to 10. The film thickness is 140 nm ± 10% ITO film (refractive index is 1.5 to 1.9), and the insulating layer 45 is 175 nm ± 10. % Silicon oxide film (refractive index of 1.4 to 1.5). Other configurations are the same as those of the first embodiment.

かかる構成によれば、400nmから500nmの波長域(青色の波長域)、500nmから600nmの波長域(緑色の波長域)、および600nmから700nmの波長域(赤色の波長域)の各々にピークが出現する等、カラー画像の表示に適した良好な透過特性を有している。従って、色再現性の点で理想的である。   According to such a configuration, there is a peak in each of the wavelength range from 400 nm to 500 nm (blue wavelength range), the wavelength range from 500 nm to 600 nm (green wavelength range), and the wavelength range from 600 nm to 700 nm (red wavelength range). It has good transmission characteristics suitable for displaying a color image, such as appearing. Therefore, it is ideal in terms of color reproducibility.

[実施の形態3]
本形態では、導電膜7aと画素電極9aとの膜厚の大小にかかわらず、導電膜7aおよび画素電極9aの膜厚を各々、最適化することにより、人間の視感度特性において感度が高い波長域(530nm〜590nm)の透過率がシールド用の導電膜7aによって損失することを抑制する。
[Embodiment 3]
In this embodiment, regardless of the thicknesses of the conductive film 7a and the pixel electrode 9a, the film thickness of the conductive film 7a and the pixel electrode 9a is optimized, so that the wavelength with high sensitivity in human visibility characteristics is obtained. The loss of the transmittance in the region (530 nm to 590 nm) by the conductive film 7a for shielding is suppressed.

より具体的には、表2および図11〜図16を参照して説明した検討結果に基づいて、条件21〜27に示すように、画素電極9aを膜厚が140nm±10%のITO膜とし、導電膜7aを膜厚が140nm±10%のITO膜とする。その他の構成は実施の形態1と同様である。   More specifically, based on the examination results described with reference to Table 2 and FIGS. 11 to 16, as shown in Conditions 21 to 27, the pixel electrode 9a is an ITO film having a thickness of 140 nm ± 10%. The conductive film 7a is an ITO film having a thickness of 140 nm ± 10%. Other configurations are the same as those of the first embodiment.

かかる構成によれば、導電膜7a、絶縁層45、および画素電極9aが重なった領域における透過光の分光特性は、530nmから590nmの波長域にピークを有している。従って、人間の視感度特性において感度が高い波長域の透過率が高い。それ故、カラー画像の表示に適した良好な透過特性を有している。   According to such a configuration, the spectral characteristic of transmitted light in the region where the conductive film 7a, the insulating layer 45, and the pixel electrode 9a overlap has a peak in the wavelength range of 530 nm to 590 nm. Therefore, the transmittance in the wavelength region where the sensitivity is high in human visibility characteristics is high. Therefore, it has good transmission characteristics suitable for displaying color images.

[実施の形態4]
本形態では、導電膜7aと画素電極9aとの膜厚の大小にかかわらず、各界面での反射を抑制することにより、表示光量の損失を低減する。
[Embodiment 4]
In this embodiment, regardless of the film thickness of the conductive film 7a and the pixel electrode 9a, the loss of the display light amount is reduced by suppressing the reflection at each interface.

より具体的には、画素電極9aの膜厚をd1とし、画素電極9aの波長λの光に対する屈折率をn1とし、絶縁層45の導電膜7aと重なる部分の膜厚をd2とし、絶縁層45の波長λの光に対する屈折率をn2とし、導電膜7aの膜厚をd3とし、導電膜7aの波長λの光に対する屈折率をn3としたとき、
1、d2、d3、n1、n2およびn3は、以下の条件(1)、(2)
1×d1+n2×d2=λ(1/4+m/2)・・・・(1)
2×d2+n3×d4=λ(1/4+n/2)・・・・・(2)
但し、λは入射光の波長
m、nは0以上の整数
1>n2
3>n2、n1>(配向膜16の屈折率)
3>(層間絶縁膜44の屈折率)
を満たしている構成を採用する。ここで、λは入射光の波長であり、例えば、530nmから590nmの所定の波長を設定する。なお、配向膜16は、画素電極9aに対して導電膜7aと反対側で接する透光膜に相当し、層間絶縁膜44は、導電膜7aに対して画素電極9aと反対側で接する透光膜に相当する。その他の構成は実施の形態1と同様である。
More specifically, the film thickness of the pixel electrode 9a and d 1, the refractive index with respect to light having a wavelength λ of the pixel electrode 9a and n 1, the film thickness of the portion overlapping with the conductive film 7a of insulating layer 45 and d 2 When the refractive index of the insulating layer 45 with respect to light of wavelength λ is n 2 , the thickness of the conductive film 7 a is d 3, and the refractive index of the conductive film 7 a with respect to light of wavelength λ is n 3 ,
d 1 , d 2 , d 3 , n 1 , n 2 and n 3 are the following conditions (1), (2)
n 1 × d 1 + n 2 × d 2 = λ (1/4 + m / 2) (1)
n 2 × d 2 + n 3 × d 4 = λ (1/4 + n / 2) (2)
Where λ is the wavelength of the incident light
m and n are integers of 0 or more
n 1 > n 2
n 3 > n 2 , n 1 > (refractive index of alignment film 16)
n 3 > (refractive index of interlayer insulating film 44)
Use a configuration that meets the requirements. Here, λ is the wavelength of incident light, for example, a predetermined wavelength from 530 nm to 590 nm is set. The alignment film 16 corresponds to a light-transmitting film that is in contact with the pixel electrode 9a on the side opposite to the conductive film 7a, and the interlayer insulating film 44 is a light-transmitting film that is in contact with the conductive film 7a on the side opposite to the pixel electrode 9a. Corresponds to the membrane. Other configurations are the same as those of the first embodiment.

かかる構成によれば、画素電極9a、絶縁層45、および導電膜7aが平面視で重なった領域を光が透過する際、波長がλの光に対して、配向膜16と画素電極9aの界面で反射した光と絶縁層45と導電膜7aの界面で反射した光の位相が互いに打ち消しあうように光路長が設定され、画素電極9aと絶縁層45の界面で反射した光と導電膜7aと層間絶縁膜44の界面で反射した光の位相が互いに打ち消すように光路長が設定されるので、反射光量を低減することができる。それ故、導電膜7aに起因する表示光量の損失を抑制することができる。   According to such a configuration, when light passes through a region where the pixel electrode 9a, the insulating layer 45, and the conductive film 7a overlap in plan view, the interface between the alignment film 16 and the pixel electrode 9a with respect to light having a wavelength of λ. The optical path length is set so that the phases of the light reflected at the interface and the light reflected at the interface between the insulating layer 45 and the conductive film 7a cancel each other, and the light reflected at the interface between the pixel electrode 9a and the insulating layer 45 and the conductive film 7a. Since the optical path length is set so that the phases of the light reflected at the interface of the interlayer insulating film 44 cancel each other, the amount of reflected light can be reduced. Therefore, it is possible to suppress a loss of display light amount due to the conductive film 7a.

[実施の形態1の変形例]
実施の形態1では、導電膜7aおよび画素電極9aとして同一種類の透光性導電膜を用い、導電膜7aの膜厚を画素電極9aの膜厚より薄くして、可視領域の全体にわたって、導電膜7aの透過率が画素電極9aの透過率より高い構成としたが、導電膜7aおよび画素電極9aに異なる透光性導電膜を用いて、導電膜7aの透過率を画素電極9aの透過率より高くしてもよい。すなわち、導電膜7aの光吸収率を画素電極9aの光吸収率より低くしてもよい。
[Modification of Embodiment 1]
In the first embodiment, the same kind of light-transmitting conductive film is used as the conductive film 7a and the pixel electrode 9a, and the conductive film 7a is made thinner than the pixel electrode 9a so that the conductive film can be conductive over the entire visible region. Although the transmittance of the film 7a is higher than the transmittance of the pixel electrode 9a, different translucent conductive films are used for the conductive film 7a and the pixel electrode 9a, and the transmittance of the conductive film 7a is changed to the transmittance of the pixel electrode 9a. It may be higher. That is, the light absorption rate of the conductive film 7a may be lower than the light absorption rate of the pixel electrode 9a.

例えば、高温アニールしたITO膜を導電膜7aとして用い、室温成膜したIZO膜を画素電極9aに用いて、導電膜7aの透過率を画素電極9aの透過率より高くしてもよい。   For example, a high-temperature annealed ITO film may be used as the conductive film 7a, an IZO film formed at room temperature may be used for the pixel electrode 9a, and the transmittance of the conductive film 7a may be higher than the transmittance of the pixel electrode 9a.

[実施の形態1〜4の改良例]
図17は、本発明の改良例に係る電気光学装置100に形成した導電膜7aの側面形状を示す説明図である。
[Improvements of Embodiments 1 to 4]
FIG. 17 is an explanatory diagram showing a side shape of the conductive film 7a formed in the electro-optical device 100 according to the improved example of the invention.

図1を参照して説明したように、対向基板20にマイクロレンズ27が形成されている場合、図17に示すように、マイクロレンズ27から出射された光Lは、収束光として画素電極9aに到達する。この場合、導電膜7aの側面が導電膜7aの上面や下面に直交している構成(マイクロレンズ27に入射する略平行光と、導電膜7aの側面が平行に形成されている構成)の場合、導電膜7aの上面から所定の角度で入射した光Lが導電膜7aの側面から絶縁層45へ出射する。この際、導電膜7aの側面と光Lのなす角度により、光Lは屈折などの影響を受ける。その結果、迷光が発生することになる。そこで、本形態では、図17に示すように、導電膜7aの側面7wは、マイクロレンズ27が位置する側に向かって斜めに傾いている構成にしてある。言い換えると、導電膜7aの側面7wは、マイクロレンズ27の周辺部に平行光が入射したときの出射光の傾斜方向に沿って傾斜している。このため、導電膜7aの側面7wに光Lが入射しにくいので、導電膜7aの側面7wに入射した光に起因する迷光の発生を抑制することができる。   As described with reference to FIG. 1, when the microlens 27 is formed on the counter substrate 20, the light L emitted from the microlens 27 is focused on the pixel electrode 9a as convergent light as shown in FIG. To reach. In this case, the side surface of the conductive film 7a is orthogonal to the upper and lower surfaces of the conductive film 7a (the configuration in which the substantially parallel light incident on the microlens 27 and the side surface of the conductive film 7a are formed in parallel). The light L incident at a predetermined angle from the upper surface of the conductive film 7a is emitted to the insulating layer 45 from the side surface of the conductive film 7a. At this time, the light L is affected by refraction and the like depending on the angle formed between the side surface of the conductive film 7a and the light L. As a result, stray light is generated. Therefore, in this embodiment, as shown in FIG. 17, the side surface 7w of the conductive film 7a is inclined obliquely toward the side where the microlens 27 is located. In other words, the side surface 7w of the conductive film 7a is inclined along the inclination direction of the emitted light when parallel light enters the peripheral portion of the microlens 27. For this reason, since the light L does not easily enter the side surface 7w of the conductive film 7a, generation of stray light due to the light incident on the side surface 7w of the conductive film 7a can be suppressed.

[他の実施の形態]
上記実施の形態では、導電膜7aとは別に容量電極層4a、5aを設けて保持容量を形成したが、導電膜7aに共通電位Vcomが印加されていることを利用して、導電膜7aとデータ線6aとの間に平面視で導電膜7aと少なくとも一部が重なるように、画素電極9aと電気的に接続された容量電極層を設けるとともに、導電膜7aと容量電極層との間に誘電体膜を設けてもよい。かかる構成によれば、シールドに用いた導電膜7aを用いて保持容量55を構成することができるので、画素100aを構成する膜の種類を減らすことができる。
[Other embodiments]
In the above embodiment, the storage electrode is formed by providing the capacitor electrode layers 4a and 5a separately from the conductive film 7a. However, by utilizing the common potential Vcom applied to the conductive film 7a, A capacitive electrode layer electrically connected to the pixel electrode 9a is provided so as to at least partially overlap the conductive film 7a in plan view between the data line 6a and between the conductive film 7a and the capacitive electrode layer. A dielectric film may be provided. According to such a configuration, the storage capacitor 55 can be configured using the conductive film 7a used for the shield, so that the types of films forming the pixel 100a can be reduced.

上記実施の形態では、画素電極9aとゲート電極3bや走査線3aとの間に厚い絶縁膜が介在しているため、導電膜7aをデータ線6aと重なる領域のみに設けたが、走査線3aと重なる領域にも導電膜7aを設けてもよい。   In the above embodiment, since the thick insulating film is interposed between the pixel electrode 9a and the gate electrode 3b or the scanning line 3a, the conductive film 7a is provided only in the region overlapping the data line 6a. The conductive film 7a may be provided in a region overlapping with the conductive film 7a.

上記実施の形態では、半導体層1aが走査線3aに沿って延在している構成であったが、半導体層1aがデータ線6aに沿って延在している構成を採用してもよい。   In the above embodiment, the semiconductor layer 1a extends along the scanning line 3a. However, a configuration in which the semiconductor layer 1a extends along the data line 6a may be adopted.

上記実施の形態では、容量線8aがデータ線6aに沿って延在している構成であったが、容量線8aが走査線3aに沿って延在している構成を採用してもよい。   In the above embodiment, the capacitor line 8a extends along the data line 6a. However, a configuration in which the capacitor line 8a extends along the scanning line 3a may be employed.

[他の電気光学装置]
上記実施の形態では、電気光学装置として液晶装置を例に挙げて説明したが、本発明はこれに限定されず、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ、FED(Field Emission Display)、SED(Surface-Conduction Electron-Emitter Display)、LED(発光ダイオード)表示装置、電気泳動表示装置等の電気光学装置に本発明を適用してもよい。
[Other electro-optical devices]
In the above-described embodiment, the liquid crystal device has been described as an example of the electro-optical device, but the present invention is not limited to this, and an organic electroluminescence display device, a plasma display, an FED (Field Emission Display), an SED (Surface-) The present invention may be applied to electro-optical devices such as a Conduction Electron-Emitter Display (LED), an LED (light emitting diode) display device, and an electrophoretic display device.

[電子機器への搭載例]
(投射型表示装置および光学ユニットの構成例)
図18は、本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図である。
[Example of mounting on electronic devices]
(Configuration example of projection display device and optical unit)
FIG. 18 is a schematic configuration diagram of a projection display device (electronic device) and an optical unit to which the present invention is applied.

図18に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117と、投射光学系118と、クロスダイクロイックプリズム119(合成光学系)と、リレー系120とを備えており、電気光学装置100およびクロスダイクロイックプリズム119は、光学ユニット200を構成している。   A projection display device 110 shown in FIG. 18 is a so-called projection type projection display device that irradiates light onto a screen 111 provided on the viewer side and observes light reflected by the screen 111. The projection display device 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117, a projection optical system 118, a cross dichroic prism 119 (combining optical system), and a relay. The electro-optical device 100 and the cross dichroic prism 119 constitute an optical unit 200.

光源112は、赤色光R、緑色光G、および青色光Bを含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光Rを透過させるとともに、緑色光G、および青色光Bを反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光Gおよび青色光Bのうち青色光Bを透過させるとともに緑色光Gを反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光Rと緑色光Gと青色光Bとに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light R, green light G, and blue light B. The dichroic mirror 113 is configured to transmit the red light R from the light source 112 and reflect the green light G and the blue light B. The dichroic mirror 114 is configured to transmit the blue light B and reflect the green light G out of the green light G and the blue light B reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light R, green light G, and blue light B.

ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121および偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を、例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are arranged in order from the light source 112. The integrator 121 is configured to uniformize the illuminance distribution of the light emitted from the light source 112. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、電気光学装置100(赤色用液晶パネル100R)、および第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光Rは、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。   The liquid crystal light valve 115 is a transmissive liquid crystal device that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflection mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, an electro-optical device 100 (red liquid crystal panel 100R), and a second polarizing plate 115d. Here, the red light R incident on the liquid crystal light valve 115 remains as s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(赤色用液晶パネル100R)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光Rを変調し、変調した赤色光Rをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (the red liquid crystal panel 100R) is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light R according to the image signal and emit the modulated red light R toward the cross dichroic prism 119.

なお、λ/2位相差板115a、および第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a、および第1偏光板115bが発熱によって歪むのを回避することができる。   Note that the λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert the polarization, and the λ / 2 phase difference plate 115a and the first polarization plate 115b are arranged in contact with each other. It is possible to avoid the polarizing plate 115b from being distorted by heat generation.

液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光Gを画像信号に応じて変調する透過型の液晶装置である。かかる液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、電気光学装置100(緑色用液晶パネル100G)、および第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光Gは、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、電気光学装置100(緑色用液晶パネル100G)は、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光Gを変調し、変調した緑色光Gをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The liquid crystal light valve 116 is a transmissive liquid crystal device that modulates green light G reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similar to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, an electro-optical device 100 (green liquid crystal panel 100G), and a second polarizing plate 116d. Green light G incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The electro-optical device 100 (green liquid crystal panel 100G) is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Therefore, the liquid crystal light valve 116 is configured to modulate the green light G in accordance with the image signal and emit the modulated green light G toward the cross dichroic prism 119.

液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光Bを画像信号に応じて変調する透過型の液晶装置である。かかる液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、電気光学装置100(青色用液晶パネル100B)、および第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光Bは、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。   The liquid crystal light valve 117 is a transmissive liquid crystal device that modulates the blue light B reflected by the dichroic mirror 113, transmitted through the dichroic mirror 114, and then passed through the relay system 120 in accordance with an image signal. Like the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 phase difference plate 117a, a first polarizing plate 117b, an electro-optical device 100 (blue liquid crystal panel 100B), and a second polarizing plate 117d. I have. Here, the blue light B incident on the liquid crystal light valve 117 is reflected by two reflecting mirrors 125a and 125b (to be described later) of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114. It has become.

λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(青色用液晶パネル100B)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光Bを変調し、変調した青色光Bをクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a、および第1偏光板117bは、ガラス板117eに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (blue liquid crystal panel 100B) is configured to convert p-polarized light to s-polarized light (circularly polarized light or elliptically polarized light if it is a halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 117 is configured to modulate the blue light B according to the image signal and emit the modulated blue light B toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are arranged in contact with the glass plate 117e.

リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光Bの光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光Bをリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光Bを液晶ライトバルブ117に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to the long optical path of the blue light B. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light B transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is disposed so as to reflect the blue light B emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光Bを反射して緑色光Gを透過する膜であり、ダイクロイック膜119bは赤色光Rを反射して緑色光Gを透過する膜である。従って、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117の各々で変調された赤色光Rと緑色光Gと青色光Bとを合成し、投射光学系118に向けて出射するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light B and transmits green light G, and the dichroic film 119b is a film that reflects red light R and transmits green light G. Therefore, the cross dichroic prism 119 is configured to combine the red light R, the green light G, and the blue light B modulated by each of the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118. Yes.

なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光R、および青色光Bをs偏光とし、ダイクロイック膜119a、119bを透過する緑色光Gをp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 into different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be synthesized. Here, in general, the dichroic films 119a and 119b are excellent in s-polarized reflection transistor characteristics. For this reason, red light R and blue light B reflected by the dichroic films 119a and 119b are s-polarized light, and green light G transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

(他の投射型表示装置)
投射型表示装置においては、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In the projection display device, an LED light source that emits light of each color may be used as the light source unit, and the color light emitted from the LED light source may be supplied to another liquid crystal device.

(他の電子機器)
本発明を適用した電気光学装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the electro-optical device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals In addition, it may be used as a direct-view display device in an electronic device such as a device provided with a touch panel.

3a・・走査線、4a・・容量電極層(第2容量電極層)、5a・・容量電極層(第1容量電極層)、6a・・データ線、7a・・シールド用の導電層、7w・・シールド用の導電層の側面、8a・・容量線、9a・・画素電極、10・・素子基板(電気光学装置用基板)、20・・対向基板、21・・共通電極、27・・マイクロレンズ、30・・画素スイッチング素子、45・・絶縁層、100・・電気光学装置 3a..scanning line, 4a..capacitance electrode layer (second capacitance electrode layer), 5a..capacitance electrode layer (first capacitance electrode layer), 6a..data line, 7a..conductive layer for shielding, 7w ..Side conductive layer side surface, 8a..Capacitance line, 9a..Pixel electrode, 10..Element substrate (electro-optical device substrate), 20..Counter substrate, 21..Common electrode, 27 .. Micro lens, 30 ... Pixel switching element, 45 ... Insulating layer, 100 ... Electro-optical device

Claims (14)

データ線と、
該データ線と電気的に接続された画素スイッチング素子と、
該スイッチング素子と電気的に接続された透光性の画素電極と、
前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、
を有し、
少なくとも400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域において、前記導電膜の透過率が前記画素電極の透過率より高いことを特徴とする電気光学装置。
Data lines,
A pixel switching element electrically connected to the data line;
A translucent pixel electrode electrically connected to the switching element;
A light-transmitting conductive film formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode;
Have
An electro-optical device, wherein the transmittance of the conductive film is higher than the transmittance of the pixel electrode in at least a wavelength range of 400 nm to 500 nm, a wavelength range of 500 nm to 600 nm, and a wavelength range of 600 nm to 700 nm.
前記導電膜の膜厚は、前記画素電極の膜厚より薄いことを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein a thickness of the conductive film is smaller than a thickness of the pixel electrode. 前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、
前記画素電極は、膜厚が140nm±10%のITO膜であり、
前記導電膜は、膜厚が140nm±10%のITO膜であり、
前記絶縁層は、膜厚が175nm±10%のシリコン酸化膜であることを特徴とする請求項1または2に記載の電気光学装置。
A translucent insulating layer is provided between the pixel electrode and the conductive film;
The pixel electrode is an ITO film having a thickness of 140 nm ± 10%,
The conductive film is an ITO film having a thickness of 140 nm ± 10%,
The electro-optical device according to claim 1, wherein the insulating layer is a silicon oxide film having a thickness of 175 nm ± 10%.
前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、
前記画素電極は、膜厚が140nm±10%のITO膜であり、
前記導電膜は、膜厚が140nm±10%のITO膜であることを特徴とする請求項1または2に記載の電気光学装置。
A translucent insulating layer is provided between the pixel electrode and the conductive film;
The pixel electrode is an ITO film having a thickness of 140 nm ± 10%,
The electro-optical device according to claim 1, wherein the conductive film is an ITO film having a thickness of 140 nm ± 10%.
前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、
前記画素電極の膜厚をd1とし、当該画素電極の波長λの光に対する屈折率をn1とし、
前記絶縁層の前記導電膜と重なる部分の膜厚をd2とし、当該絶縁層の波長λの光に対する屈折率をn2とし、
前記導電膜の膜厚をd3とし、当該導電膜の波長λの光に対する屈折率をn3としたとき、
1、d2、d3、n1、n2およびn3は、以下の条件(1)、(2)
1×d1+n2×d2=λ(1/4+m/2)・・・・(1)
2×d2+n3×d4=λ(1/4+n/2)・・・・・(2)
但し、λは入射光の波長
m、nは0以上の整数
1>n2
3>n2
1>(前記画素電極に対して前記導電膜と反対側で接する透光膜の屈折率)
3>(前記導電膜に対して前記画素電極と反対側で接する透光膜の屈折率)
を満たしていることを特徴とする請求項1または2に記載の電気光学装置。
A translucent insulating layer is provided between the pixel electrode and the conductive film;
The film thickness of the pixel electrode is d 1, and the refractive index of the pixel electrode with respect to light of wavelength λ is n 1 ,
The thickness of the portion of the insulating layer that overlaps the conductive film is d 2, and the refractive index of the insulating layer with respect to light of wavelength λ is n 2 ,
When the film thickness of the conductive film is d 3 and the refractive index of the conductive film with respect to light of wavelength λ is n 3 ,
d 1 , d 2 , d 3 , n 1 , n 2 and n 3 are the following conditions (1), (2)
n 1 × d 1 + n 2 × d 2 = λ (1/4 + m / 2) (1)
n 2 × d 2 + n 3 × d 4 = λ (1/4 + n / 2) (2)
Where λ is the wavelength of the incident light
m and n are integers of 0 or more
n 1 > n 2
n 3 > n 2
n 1 > (refractive index of the transparent film in contact with the pixel electrode on the side opposite to the conductive film)
n 3 > (refractive index of the light-transmitting film contacting the conductive film on the side opposite to the pixel electrode)
The electro-optical device according to claim 1, wherein:
前記導電膜は、前記画素電極より、少なくとも400nmから500nmの波長域、500nmから600nmの波長域、および600nmから700nmの波長域において、単位厚さにおける透過率が高いことを特徴とする請求項1、2または5に記載の電気光学装置。   2. The conductive film has a higher transmittance in unit thickness than the pixel electrode in at least a wavelength range of 400 nm to 500 nm, a wavelength range of 500 nm to 600 nm, and a wavelength range of 600 nm to 700 nm. The electro-optical device according to 2 or 5. 前記画素電極に対向する対向電極と、
該対向電極と前記画素電極との間に配置された電気光学層と、
を有し、
前記対向電極と前記導電膜は、同一の定電位が印加されることを特徴とする請求項1乃至6の何れか一項に記載の電気光学装置。
A counter electrode facing the pixel electrode;
An electro-optic layer disposed between the counter electrode and the pixel electrode;
Have
The electro-optical device according to claim 1, wherein the same constant potential is applied to the counter electrode and the conductive film.
前記導電膜と前記データ線との間に設けられ、前記画素電極と電気的に接続された第1容量電極層と、
該第1容量電極層と前記データ線との間に当該第1容量電極層と少なくとも一部が重なるように設けられ、定電位が印加された第2容量電極層と、
前記第1容量電極層と前記第2容量電極層との間に設けられた誘電体膜と、
を有し、
前記導電膜は、前記第1容量電極層および前記第2容量電極層より、前記データ線に沿って延在している部分が幅広であることを特徴とする請求項1乃至7の何れか一項に記載の電気光学装置。
A first capacitor electrode layer provided between the conductive film and the data line and electrically connected to the pixel electrode;
A second capacitive electrode layer provided between the first capacitive electrode layer and the data line so as to at least partially overlap with the first capacitive electrode layer, to which a constant potential is applied;
A dielectric film provided between the first capacitor electrode layer and the second capacitor electrode layer;
Have
8. The conductive film according to claim 1, wherein a portion extending along the data line is wider than the first capacitor electrode layer and the second capacitor electrode layer. The electro-optical device according to Item.
前記導電膜と前記データ線との間に平面視で前記導電膜と少なくとも一部が重なるように設けられ、前記画素電極と電気的に接続された容量電極層と、
前記導電膜と前記容量電極層との間に配置された誘電体膜と、
を有することを特徴とする請求項1乃至7の何れか一項に記載の電気光学装置。
A capacitive electrode layer provided between the conductive film and the data line so as to at least partially overlap the conductive film in a plan view, and electrically connected to the pixel electrode;
A dielectric film disposed between the conductive film and the capacitive electrode layer;
The electro-optical device according to claim 1, wherein the electro-optical device is provided.
前記画素電極に対して前記導電膜とは反対側で対向するマイクロレンズを有し、前記導電膜の側面は、前記マイクロレンズが位置する側に向かって斜めに傾いていることを特徴とする請求項1乃至9の何れか一項に記載の電気光学装置。   The microlens is opposed to the pixel electrode on the side opposite to the conductive film, and a side surface of the conductive film is inclined obliquely toward a side where the microlens is located. Item 10. The electro-optical device according to any one of Items 1 to 9. データ線と、
該データ線と電気的に接続された画素スイッチング素子と、
該スイッチング素子と電気的に接続された透光性の画素電極と、
前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、
を有し、
前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、
前記画素電極は、膜厚が140nm±10%のITO膜であり、
前記導電膜は、膜厚が140nm±10%のITO膜であり、
前記絶縁層は、膜厚が175nm±10%のシリコン酸化膜であることを特徴とする電気光学装置。
Data lines,
A pixel switching element electrically connected to the data line;
A translucent pixel electrode electrically connected to the switching element;
A light-transmitting conductive film formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode;
Have
A translucent insulating layer is provided between the pixel electrode and the conductive film;
The pixel electrode is an ITO film having a thickness of 140 nm ± 10%,
The conductive film is an ITO film having a thickness of 140 nm ± 10%,
The electro-optical device, wherein the insulating layer is a silicon oxide film having a thickness of 175 nm ± 10%.
データ線と、
該データ線と電気的に接続された画素スイッチング素子と、
該スイッチング素子と電気的に接続された透光性の画素電極と、
前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、
を有し、
前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、
前記画素電極は、膜厚が140nm±10%のITO膜であり、
前記導電膜は、膜厚が140nm±10%のITO膜であることを特徴とする電気光学装置。
Data lines,
A pixel switching element electrically connected to the data line;
A translucent pixel electrode electrically connected to the switching element;
A light-transmitting conductive film formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode;
Have
A translucent insulating layer is provided between the pixel electrode and the conductive film;
The pixel electrode is an ITO film having a thickness of 140 nm ± 10%,
The electro-optical device, wherein the conductive film is an ITO film having a thickness of 140 nm ± 10%.
データ線と、
該データ線と電気的に接続された画素スイッチング素子と、
該スイッチング素子と電気的に接続された透光性の画素電極と、
前記データ線と前記画素電極との間に平面視で前記データ線を覆うように当該データ線より幅広に形成され、定電位が印加される透光性の導電膜と、
を有し、
前記画素電極と前記導電膜との間に透光性の絶縁層が設けられ、
前記画素電極の膜厚をd1とし、当該画素電極の波長λの光に対する屈折率をn1とし、
前記絶縁層の前記導電膜と重なる部分の膜厚をd2とし、当該絶縁層の波長λの光に対する屈折率をn2とし、
前記導電膜の膜厚をd3とし、当該導電膜の波長λの光に対する屈折率をn3としたとき、
1、d2、d3、n1、n2およびn3は、以下の条件(1)、(2)
1×d1+n2×d2=λ(1/4+m/2)・・・・(1)
2×d2+n3×d4=λ(1/4+n/2)・・・・・(2)
但し、λは入射光の波長
m、nは0以上の整数
1>n2
3>n2
1>(前記画素電極に対して前記導電膜と反対側で接する透光膜の屈折率)
3>(前記導電膜に対して前記画素電極と反対側で接する透光膜の屈折率)
を満たしていることを特徴とする電気光学装置。
Data lines,
A pixel switching element electrically connected to the data line;
A translucent pixel electrode electrically connected to the switching element;
A light-transmitting conductive film formed wider than the data line so as to cover the data line in plan view between the data line and the pixel electrode;
Have
A translucent insulating layer is provided between the pixel electrode and the conductive film;
The film thickness of the pixel electrode is d 1, and the refractive index of the pixel electrode with respect to light of wavelength λ is n 1 ,
The thickness of the portion of the insulating layer that overlaps the conductive film is d 2, and the refractive index of the insulating layer with respect to light of wavelength λ is n 2 ,
When the film thickness of the conductive film is d 3 and the refractive index of the conductive film with respect to light of wavelength λ is n 3 ,
d 1 , d 2 , d 3 , n 1 , n 2 and n 3 are the following conditions (1), (2)
n 1 × d 1 + n 2 × d 2 = λ (1/4 + m / 2) (1)
n 2 × d 2 + n 3 × d 4 = λ (1/4 + n / 2) (2)
Where λ is the wavelength of the incident light
m and n are integers of 0 or more
n 1 > n 2
n 3 > n 2
n 1 > (refractive index of the transparent film in contact with the pixel electrode on the side opposite to the conductive film)
n 3 > (refractive index of the light-transmitting film contacting the conductive film on the side opposite to the pixel electrode)
An electro-optical device characterized by satisfying
請求項1乃至13の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2013051372A 2013-03-14 2013-03-14 Electro-optic device and electronic equipment Pending JP2014178411A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013051372A JP2014178411A (en) 2013-03-14 2013-03-14 Electro-optic device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013051372A JP2014178411A (en) 2013-03-14 2013-03-14 Electro-optic device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2014178411A true JP2014178411A (en) 2014-09-25

Family

ID=51698439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013051372A Pending JP2014178411A (en) 2013-03-14 2013-03-14 Electro-optic device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2014178411A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021166241A (en) * 2020-04-07 2021-10-14 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021166241A (en) * 2020-04-07 2021-10-14 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP7424175B2 (en) 2020-04-07 2024-01-30 セイコーエプソン株式会社 Electro-optical devices and electronic equipment

Similar Documents

Publication Publication Date Title
JP6244802B2 (en) Electro-optical device and electronic apparatus
US9575371B2 (en) Liquid crystal device and electronic apparatus
JP6364891B2 (en) Electro-optical device, electronic device, and semiconductor device
JP2007212815A (en) Electro-optical device, substrate for electro-optical device, manufacturing method of the electro-optical device, and electronic equipment
US11573448B2 (en) Electro-optical device and electronic apparatus
JP2019148683A (en) Electro-optic device and electronic device
US9664967B2 (en) Electro-optical device and electronic apparatus
JP2018084724A (en) Electro-optical device and electronic apparatus
JP6252090B2 (en) Electro-optical device and electronic apparatus
JP2014178411A (en) Electro-optic device and electronic equipment
JP6155618B2 (en) Electro-optical device substrate and electronic equipment
JP6065683B2 (en) Electro-optical device and electronic apparatus
JP2016099493A (en) Electro-optical device and electronic apparatus
JP2013178435A (en) Electro-optical device and electronic apparatus
US10216044B2 (en) Liquid crystal device and electronic apparatus
JP2013109258A (en) Electro-optic device and electronic apparatus
JP2013101200A (en) Electrooptic device and electronic apparatus
WO2023197262A1 (en) Display device and driving method therefor
US10871681B2 (en) Electro-optical device and electronic apparatus
JP5929097B2 (en) Liquid crystal device and electronic device
JP2015215536A (en) Electro-optic device and electronic equipment
JP2022007339A (en) Electro-optic device and electronic apparatus
JP2022015457A (en) Electro-optic device, electronic apparatus, electro-optic device manufacturing method
JP2012078680A (en) Electro-optical device, method for manufacturing electro-optical device and electronic equipment
JP2022007338A (en) Electro-optic device and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109