[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014145919A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2014145919A
JP2014145919A JP2013014500A JP2013014500A JP2014145919A JP 2014145919 A JP2014145919 A JP 2014145919A JP 2013014500 A JP2013014500 A JP 2013014500A JP 2013014500 A JP2013014500 A JP 2013014500A JP 2014145919 A JP2014145919 A JP 2014145919A
Authority
JP
Japan
Prior art keywords
substrate
electrode
main surface
region
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013014500A
Other languages
Japanese (ja)
Inventor
Ryoichi Yokoyama
良一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013014500A priority Critical patent/JP2014145919A/en
Publication of JP2014145919A publication Critical patent/JP2014145919A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display device for suppressing the deterioration of reliability by reducing the occurrence of a noise in a detection signal of a detection electrode.SOLUTION: A display device 1 includes: a first substrate 21 and a second substrate 22 arranged so as to face each other; a detection electrode 211 arranged on a first main surface of the first substrate 21; a liquid crystal layer 23 arranged between the first substrate 21 and the second substrate 22; a plurality of gate wiring and a plurality of source wiring 224 arranged so as to cross each other on a main surface 22a of the second substrate 22; a second flattening layer 225 arranged on the first main surface 22a of the second substrate so as to cover the plurality of gate wiring and the plurality of source wiring 224 ; and a signal electrode 227 and a common electrode 226 arranged on the second flattening layer 225 so as to correspond to pixels. A shield electrode S surrounding the pixels is arranged on a second main surface 21b of the first substrate 21 so as to be overlapped with the gate wiring and the source wiring 224 .

Description

本発明は、携帯電話、デジタルカメラ、携帯ゲーム機または携帯情報端末などの様々な用途に用いられる表示装置に関する。   The present invention relates to a display device used for various applications such as a mobile phone, a digital camera, a portable game machine, or a portable information terminal.

表示装置の中でも、例えば液晶表示装置は、外側主面上に表示領域を有する第1基板と、第1基板に対して互いに内側主面同士を対向させて配置された第2基板と、第1基板および第2基板の間に配置された液晶層と、第2基板の内側主面上に一定方向に沿って配列された複数のゲート配線と、第2基板の内側主面上に複数のゲート配線と交差するように配列された複数のソース配線と、第2基板の内側主面上に複数のゲート配線および複数のソース配線を覆うように配置された絶縁膜と、画素に対応する絶縁膜上に配置された信号電極および共通電極とを備える。   Among the display devices, for example, a liquid crystal display device includes a first substrate having a display region on an outer main surface, a second substrate disposed with the inner main surfaces facing each other with respect to the first substrate, and a first substrate A liquid crystal layer disposed between the substrate and the second substrate, a plurality of gate wirings arranged along a certain direction on the inner main surface of the second substrate, and a plurality of gates on the inner main surface of the second substrate A plurality of source lines arranged to intersect the lines, an insulating film disposed on the inner main surface of the second substrate so as to cover the plurality of gate lines and the plurality of source lines, and an insulating film corresponding to the pixel A signal electrode and a common electrode disposed on the top;

また、このような液晶表示装置の中には、第1基板の外側主面上に配置されるとともに、指などの入力手段との間で容量の変化を検出する検出電極をさらに備える入力機能付きの液晶表示装置が知られている(例えば、特許文献1参照)。   In addition, in such a liquid crystal display device, an input function is provided that is disposed on the outer main surface of the first substrate and further includes a detection electrode that detects a change in capacitance with an input means such as a finger. A liquid crystal display device is known (for example, see Patent Document 1).

特開2008−134522号公報JP 2008-134522 A

このような入力機能付きの表示装置では、ゲート配線およびソース配線に印加される電圧から生じた電界が検出電極へ到達する場合がある。しかしながら、ゲート配線およびソース配線に印加される電圧は変動するので、この電圧から生じる電界が変動することから、ゲート配線およびソース配線に印加される電圧の変動によって検出電極の検出信号電圧が変動してしまい、検出信号にノイズが発生する可能性があった。検出信号にノイズが発生してしまうと、検出感度が低下したり、誤動作する場合があり、表示装置の信頼性が低下する可能性があるという問題点があった。   In such a display device with an input function, an electric field generated from a voltage applied to the gate wiring and the source wiring may reach the detection electrode. However, since the voltage applied to the gate wiring and the source wiring fluctuates, the electric field generated from this voltage fluctuates, so that the detection signal voltage of the detection electrode fluctuates due to the fluctuation of the voltage applied to the gate wiring and the source wiring. As a result, noise may occur in the detection signal. If noise occurs in the detection signal, there is a problem that the detection sensitivity may be lowered or malfunction may occur, and the reliability of the display device may be lowered.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、検出電極の検出信号にノイズが発生することを低減し、信頼性の低下を抑制した表示装置を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a display device that reduces the occurrence of noise in the detection signal of the detection electrode and suppresses the decrease in reliability. is there.

本発明に係る表示装置は、外側主面上に表示領域および該表示領域に重なる入力領域を有する第1基板と、該第1基板に対して互いに内側主面同士を対向させて配置された第2基板と、前記第1基板の前記外側主面上の前記入力領域に配置された、該入力領域に近接する入力手段との間で生じる容量の変化を検出する検出電極と、前記第1基板および前記第2基板の間の前記表示領域に重なる領域に配置された表示層と、前記第2基板の前記内側主面上の前記表示領域と重なる領域に一定方向に沿って配列された複数のゲート配線と、前記第2基板の前記内側主面上に複数の前記ゲート配線に交差するように配列された複数のソース配線と、前記第2基板の前記内側主面上に複数の前記ゲート配線および複数の前記ソース配線を覆うように配置された絶縁膜と、該絶縁膜上に複数の前記ゲート配線および複数の前記ソース配線によって囲まれた画素に対応して配置された第1表示電極と、前記第2基板の前記内側主面上に前記画素に対応して配置された第2表示電極とを備え、前記第1基板の前記内側主面上に、前記画素を取り囲んでいるシールド電極が前記ゲート配線および前記ソース配線と重なるように配置されていることを特徴とする。   A display device according to the present invention includes a first substrate having a display region and an input region overlapping the display region on an outer main surface, and a first substrate disposed with the inner main surfaces facing each other with respect to the first substrate. A detection electrode configured to detect a change in capacitance between the two substrates and the input unit disposed in the input region on the outer main surface of the first substrate and adjacent to the input region; and the first substrate And a plurality of display layers arranged along a certain direction in a display layer disposed in a region overlapping the display region between the second substrates and a region overlapping the display region on the inner main surface of the second substrate. A plurality of source wirings arranged on the inner main surface of the second substrate so as to intersect the plurality of gate wirings; and a plurality of gate wirings on the inner main surface of the second substrate. And arranged so as to cover the plurality of source wirings. A first display electrode disposed on the insulating film so as to correspond to a pixel surrounded by the plurality of gate lines and the plurality of source lines; and on the inner main surface of the second substrate. And a second display electrode disposed corresponding to the pixel, and a shield electrode surrounding the pixel overlaps the gate line and the source line on the inner main surface of the first substrate. It is arranged.

本発明に係る表示装置によれば、検出電極の検出信号にノイズが発生することを低減し、信頼性の低下を抑制できる。   According to the display device of the present invention, it is possible to reduce the occurrence of noise in the detection signal of the detection electrode, and to suppress the decrease in reliability.

本発明の第1の実施形態における表示装置を表す平面図である。It is a top view showing the display apparatus in the 1st Embodiment of this invention. 図1のI−I線に沿った断面図である。It is sectional drawing along the II line | wire of FIG. 図1の表示装置における第1基板の第1主面上に配置された検出電極、検出用配線および第1回路基板を表す平面図である。FIG. 2 is a plan view illustrating a detection electrode, a detection wiring, and a first circuit board arranged on a first main surface of a first substrate in the display device of FIG. 1. 図3のII−II線に沿った断面図である。It is sectional drawing along the II-II line of FIG. 図3の表示装置にシールド電極を示した平面図である。It is the top view which showed the shield electrode in the display apparatus of FIG. 表示領域において、第2基板の第1主面上に配置された電極、配線および薄膜トランジスタと第1基板の第2主面上に配置されたシールド電極との関係を表した平面図である。It is a top view showing the relationship between the electrode arrange | positioned on the 1st main surface of a 2nd board | substrate, the wiring, and the thin-film transistor, and the shield electrode arrange | positioned on the 2nd main surface of a 1st board | substrate in a display area. 図6のIII−III線に沿った表示装置の断面図である。It is sectional drawing of the display apparatus along the III-III line | wire of FIG. 本発明の第2の実施形態における表示装置の要部を示す断面図である。It is sectional drawing which shows the principal part of the display apparatus in the 2nd Embodiment of this invention. 本発明の第3の実施形態における表示装置の要部を示す断面図である。It is sectional drawing which shows the principal part of the display apparatus in the 3rd Embodiment of this invention. 本発明の第4の実施形態における表示装置の要部を示す平面図である。It is a top view which shows the principal part of the display apparatus in the 4th Embodiment of this invention.

[第1の実施形態]
本発明の第1の実施形態における表示装置1について、図1〜図7を参照しながら説明する。
[First Embodiment]
A display device 1 according to a first embodiment of the present invention will be described with reference to FIGS.

表示装置1は、表示パネル2と、表示パネル2に向けて光を出射する光源装置3と、表示パネル2上に配置される第1偏光板4と、表示パネル2と光源装置3との間に配置される第2偏光板5と、表示パネル2に接続されている第1回路基板6、第2回路基板7およびドライバIC8とを備えている。   The display device 1 includes a display panel 2, a light source device 3 that emits light toward the display panel 2, a first polarizing plate 4 disposed on the display panel 2, and between the display panel 2 and the light source device 3. And a first circuit board 6, a second circuit board 7, and a driver IC 8 connected to the display panel 2.

表示パネル2は、第1基板21と第2基板22とが対向配置され、第1基板21と第2基板22との間に液晶層23が配置されているとともに、この液晶層23を取り囲むように第1基板21と第2基板22とを接合するシール材24が配置されている。   In the display panel 2, a first substrate 21 and a second substrate 22 are arranged to face each other, a liquid crystal layer 23 is disposed between the first substrate 21 and the second substrate 22, and the liquid crystal layer 23 is surrounded. In addition, a sealing material 24 for joining the first substrate 21 and the second substrate 22 is disposed.

なお、本実施形態における表示パネル2は、表示領域Eに像情報を表示するための表示層として液晶層23を採用しているが、これには限定されず、有機EL(Electro-Luminescence)層などを採用してもよい。 The display panel 2 in the present embodiment adopts the liquid crystal layer 23 as a display layer for displaying image information in the display area E D, not limited thereto, organic EL (Electro-Luminescence) A layer or the like may be employed.

第1基板21は、複数の画素Pからなる表示領域Eおよび表示領域Eに重なる入力領域Eを有する第1主面21aと、第1主面21aとは反対側に位置する第2主面21bとを有している。第1基板21の材料は、透光性を有するものが挙げられ、例えばガラスなどである。なお、画素Pは、複数のゲート配線221および複数のソース配線224によって囲まれた領域である。 The first substrate 21, first a first main surface 21a having an input region E I overlapping the display area E D and the display area E D composed of a plurality of pixels P, the first major surface 21a positioned on the opposite side 2 And a main surface 21b. Examples of the material of the first substrate 21 include a material having translucency, such as glass. Note that the pixel P is a region surrounded by a plurality of gate lines 221 and a plurality of source lines 224.

第1基板21の第1主面21a上には、X方向およびY方向に沿って配列された複数の検出電極211と、検出電極211に接続された複数の検出用配線212と、Y方向に配列する検出電
極211の接続部211bおよび複数の検出用配線212を覆うように配置された第1絶縁膜213と、Y方向に配列する検出電極211の検出部211aおよびX方向に配列する検出電極211を覆うように第1絶縁膜213に配置された第2絶縁膜214とが位置している。
On the first main surface 21a of the first substrate 21, a plurality of detection electrodes 211 arranged along the X direction and the Y direction, a plurality of detection wires 212 connected to the detection electrodes 211, and a Y direction The first insulating film 213 arranged to cover the connecting portions 211b of the detection electrodes 211 arranged and the plurality of detection wirings 212, the detection portions 211a of the detection electrodes 211 arranged in the Y direction, and the detection electrodes arranged in the X direction A second insulating film 214 disposed on the first insulating film 213 is located so as to cover 211.

複数の検出電極211は、入力領域Eに近接する指などの入力手段との間での容量の変
化を検出する機能を有する。複数の検出電極211は入力領域Eに重なるように配置され
ている。検出電極211は、複数のひし形状の検出部211aおよび隣り合う検出部211aを接
続する接続部211bを有する。なお、検出部211aおよび接続部211bの形状および大きさ
は特に限定されない。複数の検出部211aが接続部211bによってY方向に接続されてなる検出電極211はX方向に配列されている。また、複数の検出部211aが接続部211bによっ
てX方向に接続されてなる検出電極211はY方向に配列されている。なお、本実施形態で
は、X方向に配列された検出電極211の接続部211bとY方向に配列された検出電極211の
接続部211bとが交差している。
A plurality of detecting electrodes 211 has a function of detecting a change in capacitance between the input means such as a finger close to the input region E I. Plural detection electrodes 211 are arranged so as to overlap the input region E I. The detection electrode 211 has a plurality of diamond-shaped detection parts 211a and a connection part 211b for connecting adjacent detection parts 211a. The shapes and sizes of the detection unit 211a and the connection unit 211b are not particularly limited. A detection electrode 211 in which a plurality of detection units 211a are connected in the Y direction by a connection unit 211b is arranged in the X direction. A detection electrode 211 in which a plurality of detection units 211a are connected in the X direction by a connection unit 211b is arranged in the Y direction. In this embodiment, the connection part 211b of the detection electrode 211 arranged in the X direction and the connection part 211b of the detection electrode 211 arranged in the Y direction intersect.

図4および図5に示すように、X方向に配列する検出電極211では、検出部211aおよび接続部211bが第1絶縁膜213に配置されている。また、図4および図5に示すように、Y方向に配列する検出電極211では、検出部211aが第1絶縁膜213に配置されているととも
に、接続部211bは第1基板21の第1主面21aに配置されている。なお、第1基板21の第
1主面21aに位置する接続部211bと第1絶縁膜213に位置する検出部211aとは、第1絶
縁膜213を貫通するコンタクトホールを介して接続されている。X方向に配列する検出電
極211とY方向に配列する検出電極211とは第1絶縁膜213を介して立体交差することで、
電気的に絶縁されている。
As shown in FIGS. 4 and 5, in the detection electrodes 211 arranged in the X direction, the detection part 211 a and the connection part 211 b are arranged on the first insulating film 213. As shown in FIGS. 4 and 5, in the detection electrodes 211 arranged in the Y direction, the detection unit 211 a is disposed on the first insulating film 213, and the connection unit 211 b is the first main body of the first substrate 21. Arranged on the surface 21a. The connecting portion 211b located on the first main surface 21a of the first substrate 21 and the detecting portion 211a located on the first insulating film 213 are connected via a contact hole penetrating the first insulating film 213. . The detection electrode 211 arranged in the X direction and the detection electrode 211 arranged in the Y direction cross three-dimensionally through the first insulating film 213,
It is electrically insulated.

検出電極211の材料としては、透光性および導電性を有するものが挙げられ、例えばI
TO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、ATO(Antimony Tin Oxide)、AZO(Al-Doped Zinc Oxide)、酸化錫、酸化亜鉛または導電性高分子によって形成される。
Examples of the material of the detection electrode 211 include those having translucency and conductivity.
It is formed of TO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ATO (Antimony Tin Oxide), AZO (Al-Doped Zinc Oxide), tin oxide, zinc oxide or a conductive polymer.

検出用配線212は第1基板21の第1主面21aに配置されている。検出用配線212の一端は検出電極211に電気的に接続されている。また、検出用配線212の他端は第1回路基板6の電極端子に電気的に接続されている。検出用配線212は、表示領域Eおよび入力領域E
の外側に位置する外側領域に配置されている。検出用配線212の材料としては、導電性
を有するものが挙げられ、例えば、ITO、酸化錫、アルミニウム、アルミニウム合金、銀または銀合金などである。
The detection wiring 212 is disposed on the first main surface 21 a of the first substrate 21. One end of the detection wiring 212 is electrically connected to the detection electrode 211. The other end of the detection wiring 212 is electrically connected to the electrode terminal of the first circuit board 6. The detection wiring 212 includes a display area E D and an input area E.
It is arranged in an outer region located outside I. Examples of the material of the detection wiring 212 include a conductive material, such as ITO, tin oxide, aluminum, aluminum alloy, silver, or silver alloy.

第1絶縁膜213は交差する検出電極211同士を電気的に絶縁する機能を有する。第1絶縁膜213は、表示領域E、入力領域Eおよび外側領域に重なるように配置されている。
第1絶縁膜213は、Y方向に配列する検出電極211の接続部211bおよび複数の検出用配線212を覆うように第1基板21の第1主面21aに配置されている。第1絶縁膜213の材料とし
ては、透光性および絶縁性を有するものが挙げられ、例えば、アクリル樹脂などである。
The first insulating film 213 has a function of electrically insulating the intersecting detection electrodes 211 from each other. The first insulating film 213 is disposed so as to overlap the display area E D , the input area E I and the outer area.
The first insulating film 213 is disposed on the first main surface 21a of the first substrate 21 so as to cover the connection portions 211b of the detection electrodes 211 and the plurality of detection wirings 212 arranged in the Y direction. Examples of the material of the first insulating film 213 include materials having translucency and insulating properties, such as acrylic resin.

第2絶縁膜214は、第1絶縁膜213に、Y方向に配列する検出電極211の検出部211aおよびX方向に配列する検出電極211を覆うように配置されている。第2絶縁膜214は、表示領域E、入力領域Eおよび外側領域に重なるように配置されている。 The second insulating film 214 is disposed on the first insulating film 213 so as to cover the detection portions 211a of the detection electrodes 211 arranged in the Y direction and the detection electrodes 211 arranged in the X direction. The second insulating film 214 is disposed so as to overlap the display area E D , the input area E I and the outer area.

次に、入力位置の検出原理について説明する。   Next, the detection principle of the input position will be described.

入力領域Eには、複数の検出電極211がX方向およびY方向に配列されている。例え
ば、X方向に配列する複数の検出電極211をグランドなどの一定電位に設定し、Y方向に
配列する複数の検出電極に電圧を印加すると、隣接する検出電極211間で電界が発生する
。この状態で、入力手段が入力領域Eへ近づくと、入力手段が近接した領域に位置する複数の検出電極211の間で電界の大きさが変化する。電界の変化によって電圧が変化し、
この電圧変化が検出信号として検出手段であるコントローラ(不図示)によって読み取られる。コントローラは所定値を超えた電圧変化をした複数の検出電極211を認識し、認識
した複数の検出電極211が配置された領域が入力位置として特定される。
In the input area E I , a plurality of detection electrodes 211 are arranged in the X direction and the Y direction. For example, when a plurality of detection electrodes 211 arranged in the X direction are set to a constant potential such as a ground and a voltage is applied to the plurality of detection electrodes arranged in the Y direction, an electric field is generated between the adjacent detection electrodes 211. In this state, when the input means approaches the input region E I, a change in the magnitude of the electric field between the plurality of detection electrodes 211 located in the region where the input means close. The voltage changes as the electric field changes,
This voltage change is read as a detection signal by a controller (not shown) as detection means. The controller recognizes a plurality of detection electrodes 211 having a voltage change exceeding a predetermined value, and an area where the recognized plurality of detection electrodes 211 are arranged is specified as an input position.

第1基板21の第2主面21b上には、シールド電極S、遮光膜216、カラーフィルタ217および第1平坦化膜218が配置されている。   On the second main surface 21b of the first substrate 21, a shield electrode S, a light shielding film 216, a color filter 217, and a first planarization film 218 are disposed.

シールド電極Sは、第2基板22の第1主面22a上に位置するゲート配線221およびソー
ス配線224に印加される電圧から生じる電界を遮蔽する機能を有する。図5に示すように
、シールド電極Sは表示領域Eおよび入力領域Eに重なる領域に配置されているとともに、表示領域Eおよび入力領域Eの外側に位置する外側領域に重なる領域に配置されている。なお、本実施形態では、表示領域E、入力領域Eおよび外側領域に重なるシールド電極Sが第1基板21の第2主面21bに配置されている。
The shield electrode S has a function of shielding an electric field generated from a voltage applied to the gate wiring 221 and the source wiring 224 located on the first main surface 22 a of the second substrate 22. As shown in FIG. 5, with the shield electrode S is disposed in a region overlapping the display region E D and an input region E I, a region that overlaps the outer region located outside the display region E D and an input region E I Has been placed. In the present embodiment, the shield electrode S that overlaps the display region E D , the input region E I, and the outer region is disposed on the second main surface 21 b of the first substrate 21.

図5において、表示領域Eおよび入力領域Eに重なるシールド電極Sの形成領域は、格子線で示された領域である。また、図5において、外側領域に重なるシールド電極Sの形成領域は斜線で示された領域である。 In FIG. 5, the formation region of the shield electrode S that overlaps the display region E D and the input region E I is a region indicated by lattice lines. In FIG. 5, the formation region of the shield electrode S that overlaps the outer region is a region indicated by hatching.

図6に示すように、表示領域Eおよび入力領域Eに重なるシールド電極Sは、ゲート配線221およびソース配線224に重なるように配置されている。また、シールド電極Sは画素Pを取り囲んで配置されている。すなわち、シールド電極Sは一つの画素P全部に重なって配置されていない。シールド電極Sは平面視して格子状に形成されている。また、シールド電極Sは、平面視して第1基板21の第1主面21aに配置された検出電極211に重
なっている。なお、図6において、シールド電極Sの形成領域は斜線(破線)に示された領域である。
As shown in FIG. 6, the shield electrode S that overlaps the display area E D and the input area E I is disposed so as to overlap the gate line 221 and the source line 224. The shield electrode S is disposed so as to surround the pixel P. That is, the shield electrode S is not disposed so as to overlap all the pixels P. The shield electrode S is formed in a lattice shape in plan view. Further, the shield electrode S overlaps the detection electrode 211 disposed on the first main surface 21a of the first substrate 21 in plan view. In FIG. 6, the formation region of the shield electrode S is a region indicated by oblique lines (broken lines).

また、表示領域Eおよび入力領域Eに重なるシールド電極Sは、その一部が画素P内に配置されていてもよい。また、シールド電極Sの全体がゲート配線211およびソース
配線224の形成領域内に配置されていてもよく、これによって、シールド電極Sが画素P
内に配置されないので、シールド電極Sが光源装置3からの光を遮ることを低減でき、画素Pの透過率の低下を抑制できる。
A part of the shield electrode S overlapping the display area E D and the input area E I may be disposed in the pixel P. Further, the entire shield electrode S may be disposed in the formation region of the gate wiring 211 and the source wiring 224, whereby the shield electrode S is connected to the pixel P.
Since the shield electrode S is not disposed within the light source device 3, the shielding electrode S can be prevented from blocking light from the light source device 3, and a decrease in the transmittance of the pixel P can be suppressed.

外側領域に重なるシールド電極Sは複数の検出用配線212に重なっている。すなわち、
シールド電極Sは外側領域に重なる領域まで延在して複数の検出用配線212と重なってい
る。また、シールド電極Sは第1回路基板6の電極端子にも重なっている。また、図5に示すように、本実施形態では、外側領域に重なるシールド電極Sが表示領域Eおよび入力領域Eを取り囲むように環状に形成されている。
The shield electrode S that overlaps the outer region overlaps the plurality of detection wires 212. That is,
The shield electrode S extends to a region that overlaps the outer region and overlaps the plurality of detection wirings 212. The shield electrode S also overlaps the electrode terminal of the first circuit board 6. Further, as shown in FIG. 5, in this embodiment, it is formed into an annular shape so as to shield electrode S overlaps the outer region surrounds the display region E D and an input region E I.

本実施形態のシールド電極Sは共通電極226と電気的に接続されている。なお、シール
ド電極Sはグランド電位など一定電位に接続されていてもよい。また、シールド電極Sはフローティングであってもよい。
The shield electrode S of this embodiment is electrically connected to the common electrode 226. The shield electrode S may be connected to a constant potential such as a ground potential. The shield electrode S may be floating.

シールド電極Sの材料は、導電性を有する材料によって形成される。シールド電極Sの材料は、例えばITO、IZO、ATO、AZO、酸化錫、酸化亜鉛等の透光性材料、またはアルミニウム、モリブデン、チタン、ネオジム、クロム、銅等またはこれらを含む合金の不透光性材料が挙げられるが、導電性を有する材料であれば、これらに限定されない。シールド電極Sの材料に不透光性材料を採用すると、シールド電極Sを遮光膜216として兼用できるので、部品点数を削減できる。   The material of the shield electrode S is formed of a conductive material. The material of the shield electrode S is, for example, a light-transmitting material such as ITO, IZO, ATO, AZO, tin oxide, zinc oxide, or aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing these. However, the material is not limited to these as long as the material has conductivity. When an opaque material is used as the material of the shield electrode S, the shield electrode S can be used as the light shielding film 216, so that the number of parts can be reduced.

遮光膜216は光を遮る機能を有する。遮光膜216は第1基板21の第2主面21b上に配置さ
れている。また、本実施形態の遮光膜216はシールド電極Sを覆うように配置されている
。すなわち、遮光膜216はシールド電極Sと重なっている。遮光膜216はゲート配線221お
よびソース配線224に平面視して重なるように配置されており、すなわち、画素Pを取り
囲むように配置されている。また、本実施形態の遮光膜216は補助容量配線222にも重なっている。なお、本実施形態における遮光膜216は、シールド電極Sに重なるように格子状
に形成されているが、これには限られない。
The light shielding film 216 has a function of shielding light. The light shielding film 216 is disposed on the second main surface 21 b of the first substrate 21. Further, the light shielding film 216 of the present embodiment is disposed so as to cover the shield electrode S. That is, the light shielding film 216 overlaps the shield electrode S. The light shielding film 216 is disposed so as to overlap the gate wiring 221 and the source wiring 224 in plan view, that is, disposed so as to surround the pixel P. Further, the light shielding film 216 of the present embodiment also overlaps the auxiliary capacitance wiring 222. Note that the light shielding film 216 in the present embodiment is formed in a lattice shape so as to overlap the shield electrode S, but is not limited thereto.

また、シールド電極Sの全部が遮光膜216の形成領域内に配置されていてもよく、これ
によって、シールド電極Sによる画素Pの透過率の低下を低減できる。また、本実施形態のシールド電極Sは遮光膜216に接触している。
In addition, the entire shield electrode S may be disposed in the formation region of the light shielding film 216, whereby the decrease in the transmittance of the pixel P due to the shield electrode S can be reduced. Further, the shield electrode S of the present embodiment is in contact with the light shielding film 216.

遮光膜216の材料は、例えば、遮光性の高い色(例えば黒色)の染料もしくは顔料が添
加された樹脂またはクロムなどの金属が挙げられる。
Examples of the material of the light shielding film 216 include a resin to which a dye or pigment having a high light shielding property (for example, black) is added, or a metal such as chromium.

カラーフィルタ217は、可視光のうち特定の波長光のみを透過させる機能を有する。複
数のカラーフィルタ217は、第1基板21の第2主面21b上に位置しており、画素P毎に設
けられている。各カラーフィルタ217は、赤(R)、緑(G)および青(B)のいずれか
の色を有している。また、カラーフィルタ217は、上記の色に限られず、例えば、黄色(
Y)、白(W)などの色を有してもよい。カラーフィルタ217の材料としては、例えば染
料または顔料を添加した樹脂が挙げられる。
The color filter 217 has a function of transmitting only a specific wavelength of visible light. The plurality of color filters 217 are located on the second main surface 21 b of the first substrate 21 and are provided for each pixel P. Each color filter 217 has one of red (R), green (G), and blue (B). In addition, the color filter 217 is not limited to the above color, and for example, yellow (
Y), white (W) and the like. Examples of the material of the color filter 217 include a resin to which a dye or a pigment is added.

第1平坦化膜218は、第1基板21の第2主面21bに、シールド電極S、遮光膜216およびカラーフィルタ217を覆うように配置されている。第1平坦化膜218は、表示領域E、入力領域Eおよび外側領域に重なるように配置されている。第1平坦化膜218は、有機材
料によって形成され、アクリル系樹脂、エポキシ系樹脂もしくはポリイミド系樹脂などが挙げられる。
The first planarizing film 218 is disposed on the second main surface 21b of the first substrate 21 so as to cover the shield electrode S, the light shielding film 216, and the color filter 217. The first planarization film 218 is disposed so as to overlap the display area E D , the input area E I and the outer area. The first planarization film 218 is formed of an organic material, and examples thereof include an acrylic resin, an epoxy resin, and a polyimide resin.

第2基板22は、第1基板21の第2主面21bに対向する第1主面22aと、第1主面22aの反対側に位置する第2主面22bとを有している。第2基板22は第1基板21と同様の材料で形成できる。   The second substrate 22 has a first main surface 22a facing the second main surface 21b of the first substrate 21, and a second main surface 22b located on the opposite side of the first main surface 22a. The second substrate 22 can be formed of the same material as the first substrate 21.

第2基板22の第1主面22a上には、複数のゲート配線221および補助容量配線222が配置されており、複数のゲート配線221および補助容量配線222を覆うようにゲート絶縁膜223
が配置されている。ゲート絶縁膜223上にはソース配線224が配置されており、ゲート絶縁膜223上にソース配線224を覆うように第2平坦化膜225が配置されている。この第2平坦
化膜225には共通電極226および信号電極227が配置されている。
On the first main surface 22 a of the second substrate 22, a plurality of gate wirings 221 and auxiliary capacitance wirings 222 are arranged, and the gate insulating film 223 covers the plurality of gate wirings 221 and auxiliary capacitance wirings 222.
Is arranged. A source wiring 224 is disposed on the gate insulating film 223, and a second planarization film 225 is disposed on the gate insulating film 223 so as to cover the source wiring 224. A common electrode 226 and a signal electrode 227 are disposed on the second planarizing film 225.

ゲート配線221は、ドライバIC8から供給される電圧を薄膜トランジスタTFTに印加する機能を有する。図6に示すように、ゲート配線221は、第2基板22の第1主面22aにX
方向に延在している。また、複数のゲート配線221はY方向に沿って配列されている。ゲ
ート配線221は、導電性を有する材料によって形成され、例えば、アルミニウム、モリブ
デン、チタン、ネオジム、クロム、銅またはこれらを含む合金によって形成される。
The gate wiring 221 has a function of applying a voltage supplied from the driver IC 8 to the thin film transistor TFT. As shown in FIG. 6, the gate wiring 221 is formed on the first main surface 22 a of the second substrate 22 with X.
Extends in the direction. The plurality of gate wirings 221 are arranged along the Y direction. The gate wiring 221 is formed of a conductive material, for example, aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing these.

なお、ゲート配線221は例えば下記方法によって形成される。   The gate wiring 221 is formed by the following method, for example.

まず、スパッタリング法、蒸着法または化学気相成長法によって、金属材料を第2基板22の第1主面22aに金属膜として形成する。この金属膜の表面に対して感光性樹脂を塗布し、塗布した感光性樹脂に対して露光処理および現像処理を行なうことで、感光性樹脂に所望の形状のパターンを形成する。次いで、金属膜を薬液でエッチングして、金属膜を所望の形状にした後、塗布した感光性樹脂を剥離する。このように、金属材料を成膜および
パターニングすることでゲート配線221を形成できる。
First, a metal material is formed as a metal film on the first main surface 22a of the second substrate 22 by sputtering, vapor deposition, or chemical vapor deposition. A photosensitive resin is applied to the surface of the metal film, and a pattern having a desired shape is formed on the photosensitive resin by performing exposure processing and development processing on the applied photosensitive resin. Next, the metal film is etched with a chemical solution to make the metal film into a desired shape, and then the applied photosensitive resin is peeled off. Thus, the gate wiring 221 can be formed by forming and patterning a metal material.

補助容量配線222は第2基板22の第1主面22aに配置されている。また、図6に示すよ
うに、補助容量配線222は第2基板22の第1主面22a上にX方向に延在している。また、
本実施形態における補助容量配線222は共通電極226と電気的に接続されており、すなわち、補助容量配線222は一定電位に設定されている。補助容量配線222はゲート配線221と同じ面上に位置している。補助容量配線222はゲート配線221と同様の材料で形成してもよい。なお、補助容量配線222はゲート配線221とは別の層に配置されてもよい。
The auxiliary capacitance line 222 is disposed on the first main surface 22 a of the second substrate 22. Further, as shown in FIG. 6, the auxiliary capacitance line 222 extends in the X direction on the first main surface 22 a of the second substrate 22. Also,
In this embodiment, the auxiliary capacitance line 222 is electrically connected to the common electrode 226, that is, the auxiliary capacitance line 222 is set to a constant potential. The auxiliary capacitance line 222 is located on the same plane as the gate line 221. The auxiliary capacitance line 222 may be formed of the same material as the gate line 221. Note that the auxiliary capacitance line 222 may be arranged in a layer different from the gate line 221.

ゲート絶縁膜223は第2基板22の第1主面22a上にゲート配線221を覆うように配置されている。ゲート絶縁膜223は、窒化珪素、酸化珪素などの絶縁性を有する材料によって形
成される。なお、ゲート絶縁膜223は、上記のスパッタリング法、蒸着法、または化学気
相成長法などによって第2基板22の第1主面22a上に形成できる。
The gate insulating film 223 is disposed on the first main surface 22 a of the second substrate 22 so as to cover the gate wiring 221. The gate insulating film 223 is formed using an insulating material such as silicon nitride or silicon oxide. The gate insulating film 223 can be formed on the first main surface 22a of the second substrate 22 by the above-described sputtering method, vapor deposition method, chemical vapor deposition method, or the like.

ソース配線224は、ドライバIC8から供給される信号電圧を薄膜トランジスタTFTを介して信号電極227に印加する機能を有する。図6に示すように、複数のソース配線224はY方向に延在している。また、複数のソース線224は、ゲート絶縁膜223にX方向に沿って配列されている。ソース配線224はゲート配線221と同様の材料で形成してもよい。ソース配線224はゲート配線221と同様の方法によって形成できる。   The source wiring 224 has a function of applying a signal voltage supplied from the driver IC 8 to the signal electrode 227 via the thin film transistor TFT. As shown in FIG. 6, the plurality of source lines 224 extend in the Y direction. The plurality of source lines 224 are arranged along the X direction on the gate insulating film 223. The source wiring 224 may be formed using the same material as the gate wiring 221. The source wiring 224 can be formed by a method similar to that for the gate wiring 221.

薄膜トランジスタTFTは、アモルファスシリコン、ポリシリコンまたは酸化物半導体な
どの半導体層と、この半導体層上に設けられるとともに、ソース配線224に接続されたソ
ース電極と、ドレイン電極とを有する。薄膜トランジスタTFTでは、ゲート配線221を介して半導体層に印加される電圧に応じてソース電極およびドレイン電極間の半導体層の抵抗が変化することで、信号電極227への画像信号の書き込みまたは非書き込みが制御される
The thin film transistor TFT includes a semiconductor layer such as amorphous silicon, polysilicon, or an oxide semiconductor, a source electrode provided on the semiconductor layer, connected to the source wiring 224, and a drain electrode. In the thin film transistor TFT, the resistance of the semiconductor layer between the source electrode and the drain electrode changes according to the voltage applied to the semiconductor layer via the gate wiring 221, whereby writing or non-writing of the image signal to the signal electrode 227 is performed. Be controlled.

第2平坦化膜225は、第2基板22の第1主面22a上を平坦化させる機能を有する。第1
平坦化膜218と同様の材料で形成してもよい。なお、第2平坦化膜225の膜厚は例えば1μm〜5μmの範囲で設定されているが、2μm以下に設定すると好ましい。
The second planarizing film 225 has a function of planarizing the first main surface 22a of the second substrate 22. First
A material similar to that of the planarization film 218 may be used. The film thickness of the second planarizing film 225 is set in the range of 1 μm to 5 μm, for example, but is preferably set to 2 μm or less.

共通電極226は、ドライバIC8から印加された電圧によって信号電極227との間で電界を発生させる機能を有する。共通電極226は、第2平坦化膜225に配置されており、複数の画素Pに渡って配置されている。本実施形態における共通電極226は一定電位に設定され
ている。共通電極226もシールド電極Sと同様、透光性および導電性を有する材料によっ
て形成され、例えばITO、IZO、ATO、AZO、酸化錫、酸化亜鉛、または導電性高分子によって形成される。
The common electrode 226 has a function of generating an electric field with the signal electrode 227 by a voltage applied from the driver IC 8. The common electrode 226 is disposed on the second planarization film 225 and is disposed across the plurality of pixels P. In the present embodiment, the common electrode 226 is set to a constant potential. Similarly to the shield electrode S, the common electrode 226 is formed of a light-transmitting and conductive material, and is formed of, for example, ITO, IZO, ATO, AZO, tin oxide, zinc oxide, or a conductive polymer.

信号電極227は、ドライバIC8から印加された電圧によって共通電極226との間で電界を発生させる機能を有する。複数の信号電極227は第2平坦化膜225に配置されており、画素Pごとに位置している。また、X方向における信号電極227の両側には共通電極226が位置している。すなわち、信号電極227と共通電極226とはX方向に交互に位置している。また、信号電極227の幅は例えば2μm〜5μmの範囲に設定されている。共通電極226との間隔は例えば5μm〜20μmの範囲に設定されている。信号電極227は共通電極226と同様の材料で形成してもよい。   The signal electrode 227 has a function of generating an electric field with the common electrode 226 by a voltage applied from the driver IC 8. The plurality of signal electrodes 227 are disposed on the second planarization film 225 and are located for each pixel P. Further, common electrodes 226 are located on both sides of the signal electrode 227 in the X direction. That is, the signal electrodes 227 and the common electrodes 226 are alternately positioned in the X direction. The width of the signal electrode 227 is set in the range of 2 μm to 5 μm, for example. The distance from the common electrode 226 is set in the range of 5 μm to 20 μm, for example. The signal electrode 227 may be formed of the same material as the common electrode 226.

なお、本実施形態では、信号電極227と共通電極226とは同じ面上に位置しているが、これには限られない。すなわち、信号電極227と共通電極226との間に絶縁膜を介在させることで、信号電極227および共通電極226のそれぞれが第2基板22上の別の層に配置されていてもよい。   In the present embodiment, the signal electrode 227 and the common electrode 226 are located on the same plane, but the present invention is not limited to this. In other words, each of the signal electrode 227 and the common electrode 226 may be disposed on a different layer on the second substrate 22 by interposing an insulating film between the signal electrode 227 and the common electrode 226.

液晶層23は、第1基板21と第2基板22との間に設けられている。液晶層23は、ネマティック液晶などを含んでいる。   The liquid crystal layer 23 is provided between the first substrate 21 and the second substrate 22. The liquid crystal layer 23 includes nematic liquid crystal or the like.

シール材24は第1基板21と第2基板22とを貼り合わせる機能を有する。シール材24は第1基板21と第2基板22との間に配置されている。シール材24は表示領域Eと重なる領域を取り囲むように設けられている。シール材24はエポキシ樹脂などによって形成される。 The sealing material 24 has a function of bonding the first substrate 21 and the second substrate 22 together. The sealing material 24 is disposed between the first substrate 21 and the second substrate 22. Sealing material 24 is provided so as to surround the region overlapping the display area E D. The sealing material 24 is formed of an epoxy resin or the like.

表示装置1では、シールド電極Sが第1基板21の第2主面21b上にゲート配線221およ
びソース配線224と重なるように配置されている。これによって、画像表示の際にゲート
配線221およびソース配線224に印加される電圧が変動しても、この電圧から発生する電界がシールド電極Sによって遮蔽されるので、この電界が第1基板21の第1主面21a上に配置された検出電極211に到達することを低減できる。したがって、検出電極211の検出信号にノイズが発生することを低減し、検出感度が低下および誤動作の発生を抑制でき、表示装置の信頼性の低下を抑制できる。
In the display device 1, the shield electrode S is disposed on the second main surface 21 b of the first substrate 21 so as to overlap the gate wiring 221 and the source wiring 224. As a result, even if the voltage applied to the gate wiring 221 and the source wiring 224 fluctuates during image display, the electric field generated from this voltage is shielded by the shield electrode S. Reaching the detection electrode 211 arranged on the first main surface 21a can be reduced. Therefore, the generation of noise in the detection signal of the detection electrode 211 can be reduced, the detection sensitivity can be reduced and the occurrence of malfunction can be suppressed, and the deterioration of the reliability of the display device can be suppressed.

また、表示装置1では、シールド電極Sが画素Pを取り囲んでいる。すなわち、画素Pはシールド電極Sが形成されていない領域を有している。これによって、シールド電極Sを一つの画素P全体に重なるように配置した場合に比べて、シールド電極Sによって光源装置3からの光が遮られることを低減できるので、画素Pの透過率が向上し、表示品位が向上する。   In the display device 1, the shield electrode S surrounds the pixel P. That is, the pixel P has a region where the shield electrode S is not formed. As a result, it is possible to reduce the shielding of the light from the light source device 3 by the shield electrode S as compared with the case where the shield electrode S is disposed so as to overlap the entire pixel P, so that the transmittance of the pixel P is improved. , Display quality is improved.

また、表示装置1では、共通電極226と電気的に接続されているシールド電極Sが第1
基板21の第2主面21bに配置されている。ここで、共通電極226と電気的に接続されてい
るシールド電極Sを信号電極227に近づけて配置すると、シールド電極Sと信号電極227との間で電界が発生し、この電界が液晶層23の液晶分子の配向に影響を与える可能性がある。そのため、共通電極226に接続されたシールド電極Sを第1基板21の第2主面21bに配置することで、シールド電極Sを信号電極227から離すことで、シールド電極Sと信号電極227との間での電界が液晶層23に与える影響を低減できる。
Further, in the display device 1, the shield electrode S electrically connected to the common electrode 226 is the first.
Arranged on the second main surface 21 b of the substrate 21. Here, when the shield electrode S electrically connected to the common electrode 226 is disposed close to the signal electrode 227, an electric field is generated between the shield electrode S and the signal electrode 227, and this electric field is generated in the liquid crystal layer 23. It may affect the alignment of liquid crystal molecules. Therefore, by arranging the shield electrode S connected to the common electrode 226 on the second main surface 21b of the first substrate 21 and separating the shield electrode S from the signal electrode 227, the shield electrode S and the signal electrode 227 are separated. The influence of the electric field on the liquid crystal layer 23 can be reduced.

第1回路基板6は、導電性接合部材を介して複数の検出用配線212に接続されている。
第1回路基板6の一部は第1基板21と対向している。第1回路基板6は、基体、配線パターンおよび電極端子を有する。電極端子は、導電性接合部材を介して電極端子に接続されている。この電極端子はシールド電極Sと重なっている。電極端子は導電性を有する材料で形成され、例えば銅などで形成される。
The first circuit board 6 is connected to a plurality of detection wirings 212 through a conductive bonding member.
A part of the first circuit board 6 faces the first board 21. The first circuit board 6 has a base, a wiring pattern, and electrode terminals. The electrode terminal is connected to the electrode terminal via a conductive bonding member. This electrode terminal overlaps the shield electrode S. The electrode terminal is made of a conductive material, such as copper.

第2回路基板7は、導電性接合部材を介して第2基板22に接続されている。第2回路基板7の一部は第2基板22と対向している。   The second circuit board 7 is connected to the second board 22 via a conductive bonding member. A part of the second circuit board 7 faces the second board 22.

光源装置3は、表示パネル2に向けて光を出射する機能を有する。光源装置3は、光源31と、導光板32とを有している。なお、本実施形態における光源装置3では、光源31にLEDなどの点光源を採用しているが、冷陰極管などの線光源を採用してもよい。   The light source device 3 has a function of emitting light toward the display panel 2. The light source device 3 includes a light source 31 and a light guide plate 32. In the light source device 3 according to the present embodiment, a point light source such as an LED is employed as the light source 31, but a linear light source such as a cold cathode tube may be employed.

第1偏光板4は、所定の振動方向の光を選択的に透過させる機能を有する。この第1偏光板4は、表示パネル2の第1基板21の第1主面21aに対向するように配置されている。   The first polarizing plate 4 has a function of selectively transmitting light in a predetermined vibration direction. The first polarizing plate 4 is disposed so as to face the first main surface 21 a of the first substrate 21 of the display panel 2.

第2偏光板5は、所定の振動方向の光を選択的に透過させる機能を有する。この第2偏光板5は、第2基板22の第2主面22bに対向するように配置されている。   The second polarizing plate 5 has a function of selectively transmitting light in a predetermined vibration direction. The second polarizing plate 5 is disposed so as to face the second main surface 22 b of the second substrate 22.

ドライバIC8は、ゲート配線221、ソース配線224などの駆動を制御する機能を有する
。ドライバIC8は第2基板22の第1主面21a上に設けられている。
The driver IC 8 has a function of controlling driving of the gate wiring 221 and the source wiring 224. The driver IC 8 is provided on the first main surface 21 a of the second substrate 22.

[第2の実施形態]
図8は、第2の実施形態における表示装置1Aの要部を示す断面図である。
[Second Embodiment]
FIG. 8 is a cross-sectional view illustrating a main part of the display device 1A according to the second embodiment.

表示装置1Aは、表示装置1に比べて、遮光膜216が第1基板21の第2主面21bとシー
ルド電極Sとの間に介在している点で異なる。
The display device 1A differs from the display device 1 in that a light shielding film 216 is interposed between the second main surface 21b of the first substrate 21 and the shield electrode S.

表示装置1Aでは、シールド電極Sが遮光膜216上に配置されていることで、シールド
電極Sおよびゲート配線221の距離とシールド電極Sおよびソース配線224の距離が小さくなるので、ゲート配線221およびソース配線224に印加される電圧から発生する電界をシールド電極Sによって遮蔽しやすくなる。したがって、検出電極211の検出信号にノイズが
発生することを低減できる。
In the display device 1A, since the shield electrode S is disposed on the light shielding film 216, the distance between the shield electrode S and the gate wiring 221 and the distance between the shield electrode S and the source wiring 224 are reduced. The electric field generated from the voltage applied to the wiring 224 is easily shielded by the shield electrode S. Therefore, generation of noise in the detection signal of the detection electrode 211 can be reduced.

なお、本実施形態におけるシールド電極Sはフローティングであることが好ましい。シールド電極Sおよびゲート配線221の距離とシールド電極Sおよびソース配線224の距離が小さくなることで、シールド電極Sに一定電位を与えると、シールド電極Sと信号電極227との間で電界が発生し、この電界が液晶層23に影響を与える可能性がある。そのため、シールド電極Sをフローティングとすることで、シールド電極Sと信号電極227との間で電界が発生することを低減でき、液晶層23に与える影響を低減できる。   Note that the shield electrode S in the present embodiment is preferably floating. When the distance between the shield electrode S and the gate wiring 221 and the distance between the shield electrode S and the source wiring 224 are reduced, an electric field is generated between the shield electrode S and the signal electrode 227 when a constant potential is applied to the shield electrode S. This electric field may affect the liquid crystal layer 23. Therefore, by making the shield electrode S floating, it is possible to reduce the occurrence of an electric field between the shield electrode S and the signal electrode 227, and to reduce the influence on the liquid crystal layer 23.

[第3の実施形態]
図9は、第3の実施形態における表示装置1Bの要部を示す断面図である。
[Third Embodiment]
FIG. 9 is a cross-sectional view illustrating a main part of the display device 1B according to the third embodiment.

表示装置1Bは、表示装置1に比べて、シールド電極Sが第1平坦化膜218に配置され
ている点で異なる。
The display device 1 </ b> B is different from the display device 1 in that the shield electrode S is disposed on the first planarization film 218.

表示装置1Bでは、シールド電極Sが第1平坦化膜218上に配置されていることで、シ
ールド電極Sおよびゲート配線221の距離とシールド電極Sおよびソース配線224の距離が小さくなるので、ゲート配線221およびソース配線224に印加される電圧から発生する電界をシールド電極Sによって遮蔽しやすくなる。したがって、検出電極211の検出信号にノ
イズが発生することを低減できる。
In the display device 1B, since the shield electrode S is disposed on the first planarization film 218, the distance between the shield electrode S and the gate wiring 221 and the distance between the shield electrode S and the source wiring 224 are reduced. The electric field generated from the voltage applied to 221 and the source wiring 224 is easily shielded by the shield electrode S. Therefore, generation of noise in the detection signal of the detection electrode 211 can be reduced.

なお、本実施形態におけるシールド電極Sはフローティングであることが好ましい。シールド電極Sおよびゲート配線221の距離とシールド電極Sおよびソース配線224の距離が小さくなることで、シールド電極Sに一定電位を与えると、シールド電極Sと信号電極227との間で電界が発生し、この電界が液晶層23に影響を与える可能性がある。そのため、シールド電極Sをフローティングとすることで、シールド電極Sと信号電極227との間で電界が発生することを低減でき、液晶層23に与える影響を低減できる。   Note that the shield electrode S in the present embodiment is preferably floating. When the distance between the shield electrode S and the gate wiring 221 and the distance between the shield electrode S and the source wiring 224 are reduced, an electric field is generated between the shield electrode S and the signal electrode 227 when a constant potential is applied to the shield electrode S. This electric field may affect the liquid crystal layer 23. Therefore, by making the shield electrode S floating, it is possible to reduce the occurrence of an electric field between the shield electrode S and the signal electrode 227, and to reduce the influence on the liquid crystal layer 23.

[第4の実施形態]
図10は、第4の実施形態における表示装置1Cの要部を示す断面図である。
[Fourth Embodiment]
FIG. 10 is a cross-sectional view showing a main part of a display device 1C according to the fourth embodiment.

表示装置1Cは、表示装置1に比べて、補助容量配線222に交流電位が印加されている
とともに、シールド電極Sが補助容量配線222に重なっている点で異なる。
The display device 1 </ b> C is different from the display device 1 in that an AC potential is applied to the auxiliary capacitance line 222 and the shield electrode S overlaps the auxiliary capacitance line 222.

本実施形態では、補助容量配線222には交流電位が印加されているので、補助容量配線222に印加される電圧が変動する。   In the present embodiment, since the AC potential is applied to the auxiliary capacitance wiring 222, the voltage applied to the auxiliary capacitance wiring 222 varies.

これに対して、表示装置1Cでは、シールド電極Sが補助容量配線222に重なって配置
されている。これによって、補助容量配線222に印加される電圧が変動した場合でも、こ
の電圧から発生する電界をシールド電極Sによって遮蔽できるので、この電界が第1基板21の第1主面21a上に配置された検出電極211に到達することを低減できる。
On the other hand, in the display device 1 </ b> C, the shield electrode S is disposed so as to overlap the auxiliary capacitance line 222. As a result, even when the voltage applied to the auxiliary capacitance line 222 fluctuates, the electric field generated from this voltage can be shielded by the shield electrode S, so that the electric field is arranged on the first main surface 21a of the first substrate 21. Reaching the detection electrode 211 can be reduced.

本発明は第1〜第4の実施形態に特に限定されるものではなく、本発明の要旨の範囲内で種々の変更および改良が可能である。   The present invention is not particularly limited to the first to fourth embodiments, and various modifications and improvements can be made within the scope of the gist of the present invention.

1、1A、1B、1C 表示装置
2 表示パネル
表示領域
P 画素
入力領域
21 第1基板
21a 第1主面(外側主面)
21b 第2主面(外側主面)
211 検出電極
211a 検出部
211b 接続部
212 検出用配線
213 第1絶縁膜
214 第2絶縁膜
S シールド電極
216 遮光膜
217 カラーフィルタ
218 第1平坦化膜
22 第2基板
22a 第1主面(内側主面)
22b 第2主面(外側主面)
221 ゲート配線
222 補助容量配線
223 ゲート絶縁膜
224 ソース配線
225 第2平坦化膜(絶縁膜)
226 共通電極(第2表示電極)
227 信号電極(第1表示電極)
TFT 薄膜トランジスタ
23 液晶層(表示層)
24 シール材
3 光源装置
31 光源
32 導光板
4 第1偏光板
5 第2偏光板
6 第1回路基板
7 第2回路基板
8 ドライバIC
1, 1A, 1B, 1C display device 2 display panel E D display region P pixel E I input region
21 First board
21a First main surface (outer main surface)
21b Second main surface (outer main surface)
211 Sensing electrode
211a detector
211b connection
212 Detection wiring
213 First insulating film
214 2nd insulating film S Shield electrode
216 Shading film
217 color filter
218 First planarization film
22 Second board
22a First main surface (inner main surface)
22b Second main surface (outer main surface)
221 Gate wiring
222 Auxiliary capacitance wiring
223 Gate insulation film
224 source wiring
225 Second planarization film (insulating film)
226 Common electrode (second display electrode)
227 Signal electrode (first display electrode)
TFT thin film transistor
23 Liquid crystal layer (display layer)
24 Sealing material 3 Light source device
31 Light source
32 Light guide plate 4 First polarizing plate 5 Second polarizing plate 6 First circuit board 7 Second circuit board 8 Driver IC

Claims (4)

外側主面上に表示領域および該表示領域に重なる入力領域を有する第1基板と、該第1基板に対して互いに内側主面同士を対向させて配置された第2基板と、前記第1基板の前記外側主面上の前記入力領域に配置された、該入力領域に近接する入力手段との間で生じる容量の変化を検出する検出電極と、前記第1基板および前記第2基板の間の前記表示領域に重なる領域に配置された表示層と、前記第2基板の前記内側主面上の前記表示領域と重なる領域に一定方向に沿って配列された複数のゲート配線と、前記第2基板の前記内側主面上に複数の前記ゲート配線に交差するように配列された複数のソース配線と、前記第2基板の前記内側主面上に複数の前記ゲート配線および複数の前記ソース配線を覆うように配置された絶縁膜と、該絶縁膜上に複数の前記ゲート配線および複数の前記ソース配線によって囲まれた画素に対応して配置された第1表示電極と、前記第2基板の前記内側主面上に前記画素に対応して配置された第2表示電極とを備え、
前記第1基板の前記内側主面上に、前記画素を取り囲んでいるシールド電極が前記ゲート配線および前記ソース配線と重なるように配置されていることを特徴とする表示装置。
A first substrate having a display region and an input region overlapping the display region on an outer main surface; a second substrate disposed with the inner main surfaces facing each other with respect to the first substrate; and the first substrate Between the first substrate and the second substrate, and a detection electrode that is disposed in the input region on the outer main surface of the first electrode and detects a change in capacitance between the input means adjacent to the input region A display layer disposed in a region overlapping the display region, a plurality of gate lines arranged along a certain direction in a region overlapping the display region on the inner main surface of the second substrate, and the second substrate A plurality of source wirings arranged on the inner main surface of the second substrate so as to intersect with the plurality of gate wirings, and a plurality of the gate wirings and the plurality of source wirings on the inner main surface of the second substrate. Insulating film arranged so that the insulation A first display electrode disposed corresponding to the pixel surrounded by the plurality of gate lines and the plurality of source lines; and disposed on the inner main surface of the second substrate corresponding to the pixel. A second display electrode,
A display device, wherein a shield electrode surrounding the pixel is arranged on the inner main surface of the first substrate so as to overlap the gate wiring and the source wiring.
前記第1基板の前記外側主面上の前記表示領域および前記入力領域の外側に位置した外側領域に配置された、前記検出電極に接続された検出用配線をさらに備え、
前記シールド電極は前記外側領域に重なる領域まで延在して検出用配線と重なっている請求項1に記載の表示装置。
A wiring for detection connected to the detection electrode, disposed in the outer region located outside the display region and the input region on the outer main surface of the first substrate;
The display device according to claim 1, wherein the shield electrode extends to a region overlapping the outer region and overlaps with the detection wiring.
前記第1基板の前記内側主面と前記シールド電極との間に、前記表示領域に重なるように遮光膜が介在している請求項1または2に記載の表示装置。   The display device according to claim 1, wherein a light shielding film is interposed between the inner main surface of the first substrate and the shield electrode so as to overlap the display region. 前記シールド電極上に、前記表示領域に重なるように遮光膜が配置されている請求項1または2に記載の表示装置。   The display device according to claim 1, wherein a light shielding film is disposed on the shield electrode so as to overlap the display region.
JP2013014500A 2013-01-29 2013-01-29 Display device Pending JP2014145919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013014500A JP2014145919A (en) 2013-01-29 2013-01-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013014500A JP2014145919A (en) 2013-01-29 2013-01-29 Display device

Publications (1)

Publication Number Publication Date
JP2014145919A true JP2014145919A (en) 2014-08-14

Family

ID=51426222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013014500A Pending JP2014145919A (en) 2013-01-29 2013-01-29 Display device

Country Status (1)

Country Link
JP (1) JP2014145919A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016057592A (en) * 2014-09-12 2016-04-21 株式会社ジャパンディスプレイ Liquid crystal display device
JP2018010026A (en) * 2016-07-11 2018-01-18 三菱電機株式会社 Liquid crystal display with touch sensor
CN111033556A (en) * 2017-09-29 2020-04-17 株式会社日本显示器 Fingerprint detection device and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016057592A (en) * 2014-09-12 2016-04-21 株式会社ジャパンディスプレイ Liquid crystal display device
JP2018010026A (en) * 2016-07-11 2018-01-18 三菱電機株式会社 Liquid crystal display with touch sensor
JP6991447B2 (en) 2016-07-11 2022-01-12 トライベイル テクノロジーズ, エルエルシー Liquid crystal display with touch sensor
CN111033556A (en) * 2017-09-29 2020-04-17 株式会社日本显示器 Fingerprint detection device and display device
CN111033556B (en) * 2017-09-29 2024-06-11 株式会社日本显示器 Fingerprint detection device and display device

Similar Documents

Publication Publication Date Title
KR102725829B1 (en) Touch sensor and display device having the same
CN106206654B (en) Display device
CN105573560B (en) Display device
KR102320514B1 (en) Touch type liquid crsytal display device
JP5627768B2 (en) Display device
KR102018740B1 (en) Display having touch sensing function
US10203537B2 (en) Electronic component and electronic device using the same
US10034374B2 (en) Display device
CN106886107B (en) Display panel
JP5806383B2 (en) Liquid crystal display
CN204883640U (en) Sensor device and display device
CN104597678A (en) Display panel and manufacturing method thereof
JP5627774B2 (en) Liquid crystal display device and manufacturing method thereof
JP5934382B2 (en) Display device
JP2014145919A (en) Display device
CN103440061B (en) Touch panel and touch display panel using same
JP2013134317A (en) Liquid crystal display device
JP2014106322A (en) Liquid crystal display device
JP2014123171A (en) Input device and display device including the input device
KR102172898B1 (en) Display Device With Integrated Touch Screen and Method for Manufacturing The Same
JP2014123273A (en) Input device, and display device including the same
JP5918046B2 (en) Liquid crystal display
JP2013246410A (en) Liquid crystal display device
JP2014026061A (en) Liquid crystal display device
JP2014106321A (en) Liquid crystal display device