[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014017417A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014017417A
JP2014017417A JP2012154886A JP2012154886A JP2014017417A JP 2014017417 A JP2014017417 A JP 2014017417A JP 2012154886 A JP2012154886 A JP 2012154886A JP 2012154886 A JP2012154886 A JP 2012154886A JP 2014017417 A JP2014017417 A JP 2014017417A
Authority
JP
Japan
Prior art keywords
solder
lead frame
metal
alloy
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012154886A
Other languages
English (en)
Inventor
Eiji Hayashi
英二 林
Zenji Sakamoto
善次 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012154886A priority Critical patent/JP2014017417A/ja
Publication of JP2014017417A publication Critical patent/JP2014017417A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】リードフレームと半導体素子とをはんだ接合してなる半導体装置において、半導体チップに加わる熱応力を緩和しつつ、高温環境下におけるはんだ接合性を確保する。
【解決手段】リードフレーム１０と半導体素子２０との間にアルミニウムよりなるアルミ部材３０が介在する。このアルミ部材３０における第１の対向面３１、第２の対向面３２には、それぞれアルミニウム以外の金属よりなる金属層４１、４２が設けられ、さらに、第１の対向面３１の金属層４１とリードフレーム１０との間には、当該金属層４１を構成する金属とはんだ成分との合金よりなる第１の合金層５１が介在し、第２の対向面３２の金属層４２と半導体素子２０との間には、当該金属層４２を構成する金属とはんだ成分との合金よりなる第２の合金層５２が介在し、第１の合金層５１、第２の合金層５２は、それぞれ含有されるはんだ成分の融点よりも高い融点を持つ合金よりなる。
【選択図】図１

Description

本発明は、リードフレーム上に、半導体素子をはんだ接合してなる半導体装置に関する。
従来より、この種の半導体装置としては、リードフレームと、リードフレーム上に搭載された半導体よりなる半導体素子と、リードフレームと半導体素子との間に介在し、当該両者を接合するはんだと、を備えた半導体装置が提案されている（たとえば、特許文献１参照）。
このような半導体装置は、たとえば自動車に搭載される電子装置に適用されるが、高電圧での電流制御や高速動作等の観点から、高温環境下（たとえば２５０℃以上）における使用が求められている。
国際公開第２００９／０９０７７６号パンフレット
ここで、従来では、ＰｂＳｎはんだが用いられてきたが、Ｐｂの環境汚染の問題から、近年、ＳｎＡｇＣｕ等のＰｂフリーはんだへの置き換えが進んでいる。しかし、このＰｂフリーはんだは、一般に融点が低く（たとえばＳｎＡｇＣｕはんだの融点は２２３℃付近）、たとえば２５０℃の高温環境下では用いることができない。
また、はんだに代わる高融点の接合材としては、Ａｇ等が挙げられるが、このような接合材は、はんだに比べて弾性率が高い。そのため、温度サイクル時にリードフレームと半導体素子との線膨張係数差に起因する熱応力が、半導体素子に加わり、問題となる。
本発明は、上記問題に鑑みてなされたものであり、リードフレームと半導体素子とをはんだ接合してなる半導体装置において、半導体チップに加わる熱応力を緩和しつつ、高温環境下におけるはんだ接合性を確保できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、リードフレーム（１０）と、リードフレーム上に搭載された半導体よりなる半導体素子（２０）と、リードフレームと半導体素子との間に介在するアルミニウムよりなるアルミ部材（３０）と、を備え、
アルミ部材におけるリードフレームに対向する第１の対向面（３１）、および、半導体素子に対向する第２の対向面（３２）には、それぞれアルミニウム以外の金属よりなる金属層（４１、４２）が設けられ、さらに、第１の対向面の金属層とリードフレームとの間には、当該金属層を構成する金属とはんだ成分との合金よりなる第１の合金層（５１）が介在し、第２の対向面の金属層と半導体素子との間には、当該金属層を構成する金属とはんだ成分との合金よりなる第２の合金層（５２）が介在しており、アルミ部材とリードフレーム、および、アルミ部材と半導体素子とは、それぞれ第１の合金層、第２の合金層を介して接合されており、第１の合金層、第２の合金層は、それぞれ含有されるはんだ成分の融点よりも高い融点を持つ合金よりなることを特徴とする。
それによれば、各合金層は、両対向面に金属層が施されたアルミ部材を、リードフレームおよび半導体素子に対して、はんだを介して用いてはんだ接合するときに形成されるが、これら合金層は、当該はんだ接合に用いられるはんだ単独の融点よりも高い融点を持つものとなる。そのため、高温環境下でもはんだ接合の信頼性を確保できる。
また、アルミ部材は、典型的なリードフレーム材料および半導体素子よりも軟らかいので、このアルミ部材により、リードフレームと半導体素子との線膨張係数差に起因する熱応力が緩和される。よって、本発明によれば、半導体素子に加わる熱応力を緩和しつつ、高温環境下におけるはんだ接合性を確保することができる。
また、請求項３に記載の発明では、リードフレーム（１０）と、リードフレーム上に搭載された半導体よりなる半導体素子（２０）と、リードフレームと半導体素子との間に介在し、当該両者を接合する第１のはんだ（７０）と、を備え、第１のはんだ中には、当該第１のはんだよりも低融点である第２のはんだ（８１）を樹脂膜（８２）で包含してなる複合部材（８０）が分散して含有されていることを特徴とする。
それによれば、高融点である第１のはんだによって、高温環境下でのはんだ接合を確保できる。また、高温環境下では、複合部材内の低融点の第２のはんだが、溶融、軟化するので、複合部材を含有する第１のはんだ全体では、第１のはんだ単独よりも、見かけ上、軟らかい材料となり、上記した熱応力の緩和がなされる。
よって、本発明によっても、半導体素子に加わる熱応力を緩和しつつ、高温環境下におけるはんだ接合性を確保することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
（ａ）は、本発明の第１実施形態にかかる半導体装置を示す概略断面図であり、（ｂ）は、（ａ）中の丸で囲まれたＡ部の拡大図である。 第１実施形態にかかる半導体装置におけるアルミ部材とそれに付随する部分概略断面図であり、（ａ）は接合前の状態を示す図、（ｂ）は接合後の状態を示す図である。 （ａ）は、本発明の第２実施形態にかかる半導体装置を示す概略断面図であり、（ｂ）は、（ａ）中の丸で囲まれたＢ部の拡大図であり、（ｃ）は、（ｂ）中の複合部材の拡大図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態にかかる半導体装置について、図１を参照して述べる。この半導体装置は、たとえば自動車に搭載されるＥＣＵ（電子制御ユニット）等の構成要素として適用される。
本半導体装置は、大きくは、リードフレーム１０と、リードフレーム１０上に搭載された半導体素子２０と、リードフレーム１０と半導体素子２０との間に介在するアルミ部材３０と、を備えて構成されている。
リードフレーム１０は、一方の板面を一面１１、他方の板面を他面１２とする板状のものであり、Ｃｕ、Ｃｕ合金、Ｆｅ、４２アロイ等の典型的な金属リードフレーム材料よりなる。そして、リードフレーム１０の一面１１上に半導体素子２０が搭載されている。
半導体素子２０は、ＳｉやＳｉＣ等の半導体よりなるものであり、リードフレーム１０にはんだ付けできる素子であればよい。典型的な半導体素子２０としては、ＩＣチップやＭＯＳトランジスタ等のパワー素子、コンデンサ等の受動素子等が挙げられる。
アルミ部材３０は、アルミニウムよりなる板状のものである。ここで、アルミ部材３０を構成するアルミニウムとは、市販されている純アルミニウムであり、１００％のアルミニウム以外にも、市販品のレベルで純アルミニウムとされたものであればよい。たとえば、アルミニウムが９９％程度あるいはそれ以上の濃度のものであればよい。
ここで、アルミ部材３０におけるリードフレーム１０に対向する板面３１を第１の対向面３１、半導体素子２０に対向する板面３２を第２の対向面３２とする。そして、本半導体装置では、図１（ｂ）に示されるように、これら両対向面３１、３２に、アルミニウム以外の金属よりなる金属層４１、４２が設けられている。
さらに、図１（ｂ）に示されるように、第１の対向面３１の金属層４１とリードフレーム１０との間には、当該金属層４１を構成する金属とはんだ成分との合金よりなる第１の合金層５１が介在している。一方、第２の対向面３２の金属層４２と半導体素子２０との間には、当該金属層４２を構成する金属とはんだ成分との合金よりなる第２の合金層５２が介在している。
そして、アルミ部材３０とリードフレーム１０、および、アルミ部材３０と半導体素子２０とは、それぞれ第１の合金層５１、第２の合金層５２を介して接合されている。また、第１の合金層５１、第２の合金層５２は、それぞれ含有されているはんだ成分の融点よりも高い融点を持つ合金よりなる。
つまり、第１の合金層５１は、第１の合金層５１を構成するはんだ成分単独の融点よりも高融点の合金よりなり、第２の合金層５２は、第２の合金層５２を構成するはんだ成分単独の融点よりも高融点の合金よりなる。
さらに言えば、後述するように、アルミ部材３０は、各金属層４１、４２にて、リードフレーム１０、半導体素子２０にはんだ付けされたものである。そして、各合金層５１、５２は、このはんだ付けにより形成されるものである。
つまり、各合金層５１、５２は、当該はんだ付けにおけるはんだ成分と金属層４１、４２中の金属との合金よりなり、この合金が、各合金層５１、５２に含有される当該はんだ成分よりも高い融点を持つものとされている。
そのため、各金属層４１、４２を構成する金属としては、当該はんだ成分との合金形成により、当該合金の融点が、当該はんだ成分の融点よりも高くなるものが採用される。たとえば、金属層４１、４２を構成する金属としては、Ｃｕ、Ｎｉ、Ａｇ等の中から選択されたものが挙げられ、当該金属とともに合金層５１、５２を構成するはんだ成分としては、たとえば融点が２５０℃未満のものが望ましく、Ｓｎを含有するＰｂフリーはんだ等が挙げられる。
そして、合金層５１、５２としては、たとえばＣｕ３Ｓｎ、Ｎｉ３Ｓｎ、Ａｇ３Ｓｎ等が挙げられ、これらは融点が２５０℃超の合金である。なお、上記金属および上記はんだ成分は、両金属層４１、４２同士、両合金層５１、５２同士で、互いに同一材料であってもよいし、異種材料であってもよい。つまり、両合金５１、５２は異なる組成の合金とされていてもよい。
このような金属層４１、４２は、典型的には、アルミ部材３０の各対向面３１、３２に対して、当該金属をめっきした層よりなるが、その他、蒸着、スパッタ、クラッド等により形成された層であってもよい。
また、ここでは、図示しないが、リードフレーム１０の一面１１および半導体素子２０におけるアルミ部材３０との対向面には、はんだ濡れ性を向上させるためのめっきが施されていることが望ましい。たとえば、リードフレーム１０には、ＮｉめっきやＡｇめっき等を施し、半導体素子２０には、Ｔｉ−Ｎｉ−Ａｕ等のめっきを施す。もちろん、このめっきは省略されたものであってもよい。
次に、図２を参照して、本半導体装置の製造方法について述べる。本半導体装置は、大きくは、リードフレーム１０と半導体素子２０との間に、アルミ部材３０を介在させて、はんだ付けを行うことにより製造される。
まず、本製造方法では、図２（ａ）に示されるように、アルミ部材３０を用意する（アルミ部材用意工程）。ここで、アルミ部材３０の第１の対向面３１、第２の対向面３２に、それぞれ金属層４１、４２が設けられ、さらに、当該金属層４１、４２の各外面に、はんだ成分よりなる第１のはんだ層６１、６２が設けられている。
これらはんだ層６１、６２を構成するはんだ成分は、上記合金層５１、５２を構成するはんだ成分であり、たとえば融点が２５０℃未満であってＳｎを含有するＰｂフリーはんだ等よりなるものである。このようなはんだ層６１、６２は、金属層４１、４２の外面に対して、めっきや印刷等により形成される。
こうして、用意されたアルミ部材３０を、リードフレーム１０の一面１１上に搭載し、さらに、その上に半導体素子２０を搭載することにより、アルミ部材３０を、リードフレーム１０と半導体素子２０との間に挟み込んだ状態とする（搭載工程）。
この状態で、リードフレーム１０、アルミ部材３０、半導体素子２０の積層体に加圧を行いながら、加熱して、はんだ層６１、６２を溶融させる（接合工程）。たとえば、加熱は、リードフレーム１０側、または半導体素子２０側のいずれかを、はんだ層６１、６２の融点以上に加熱することにより行う。
この加圧、加熱により、はんだ層６１、６２は、すべて隣接する金属層４１、４２と反応し、図２（ｂ）に示されるように、Ｃｕ３Ｓｎ、Ｎｉ３Ｓｎ、Ａｇ３Ｓｎ等よりなる上記合金層５１、５２が形成される。こうして、接合が完了し、本実施形態の半導体装置ができあがる。
このように、本実施形態によれば、各合金層５１、５２は、両対向面３１、３２に金属層４１、４２が施されたアルミ部材３０を、リードフレーム１０および半導体素子２０に対して、はんだ層６１、６２を介して用いてはんだ接合するときに形成される。そして、これら合金層５１、５２は、当該はんだ接合に用いられるはんだ単独の融点よりも高い融点を持つものとなるため、高温環境下でもはんだ接合の信頼性が確保される。
また、アルミ部材３０を構成するアルミニウムは、典型的なＣｕ等のリードフレーム材料および半導体素子よりも軟らかいので、このアルミ部材３０により、リードフレーム１０と半導体素子２０との線膨張係数差に起因する熱応力が緩和される。よって、本実施形態によれば、半導体素子２０に加わる熱応力を緩和しつつ、高温環境下におけるはんだ接合性を確保することができる。
なお、本実施形態におけるはんだ層６１、６２は、たとえばＳｎＣｕ、ＳｎＡｇＣｕ，ＳｎＰｂ等であるが、その他、接合後に金属層４１、４２と合金化して、融点が上がる金属であればよい。
（第２実施形態）
本発明の第２実施形態にかかる半導体装置について、図３を参照して述べる。この半導体装置は、たとえば自動車に搭載されるＥＣＵ（電子制御ユニット）等の構成要素として適用される。
この半導体装置は、図３（ａ）に示されるように、リードフレーム１０と、リードフレーム１０の一面１１上に搭載された半導体素子２０と、リードフレーム１０と半導体素子２０との間に介在し、当該両者１０、２０を接合する第１のはんだ７０と、を備えて構成されている。
ここで、図３（ｂ）に示されるように、第１のはんだ７０中には、複合部材８０が分散して含有されている。この複合部材８０は、たとえばビーズ状のもので直径が１０μｍ〜数十μｍ程度のものであるが、それ以外にも柱状や不定形のものでもよい。なお、図３（ｂ）では、リードフレーム１０の一面１１、半導体素子２０におけるアルミ部材３０との対向面に、はんだ濡れ性を向上させるためのめっき１３、２２が施されている。
そして、この複合部材８０は、図３（ｃ）に示されるように、第１のはんだ７０よりも低融点である第２のはんだ８１を樹脂膜８２で包含してなる。限定するものではないが、たとえば、第１のはんだ７０は、融点が２６０℃以上のものであり、第２のはんだ８１は、融点が２００℃以下のものである。
具体的に、第１のはんだ７０としては、Ｚｎ系はんだ（融点４００℃以上）、Ａｕ系はんだ（融点２８０℃以上）、Ｂｉ系はんだ（融点２６０℃以上）等が挙げられる。複合部材８０の第２のはんだ８１としては、第１のはんだ７０よりも融点が低いものであればよいが、たとえば、ＳｎＢｉ、ＳｎＩｎ、ＩｎＧｅ等の融点が２００℃以下であるはんだが挙げられる。
また、複合部材８０の樹脂膜８２は、第１のはんだ７０によるはんだ付けの際に溶融しない樹脂材料よりなるもので、たとえばジビニルベンゼン架橋重合体等の樹脂よりなる。また、樹脂膜８２の厚さは、たとえば１μｍ以上である。
このような、複合部材８０は、たとえば固化した第２のはんだ８１に樹脂膜８２となる樹脂をコーティングする等の方法により作製できる。
本実施形態の半導体装置は、複合部材８０を分散させたペースト状態の第１のはんだ７０を用意し、これを塗布等によってリードフレーム１０の一面１１上に設け、その上に、半導体素子２０を搭載した後、第１のはんだ７０をリフロー、固化させることにより、製造される。
本実施形態によれば、高融点である第１のはんだ７０によって、高温環境下でのはんだ接合を確保することができる。また、高温環境下では、複合部材８０内の低融点の第２のはんだ８１が、溶融または軟化するので、複合部材８０を含有する第１のはんだ７０全体では、第１のはんだ７０単独よりも、見かけ上、軟らかい材料となる。
そのため、この複合部材８０を含有する第１のはんだ７０によって、リードフレーム１０と半導体素子２０との線膨張係数差に起因する熱応力が緩和される。よって、本実施形態によっても、半導体素子２０に加わる熱応力を緩和しつつ、高温環境下におけるはんだ接合性を確保することができる。
また、第２のはんだ８１をコアとする複合部材８０は、実質的に第１のはんだ７０と比重が同程度であるため、第１のはんだ７０中に複合部材８０を分散させて、はんだ付けするときに、第１のはんだ７０中にて複合部材８０が浮いたり、沈降したりすることは抑制される。そのため、第１のはんだ７０中において複合部材８０の均一な分散状態が確保される。
（他の実施形態）
なお、リードフレーム１０の一面１１上に複数個の半導体素子２０をはんだ付けする構成においては、ある半導体素子２０については上記第１実施形態を適用し、他の半導体素子２０については上記第２実施形態を適用してもよい。
また、上記した各実施形態同士の組み合わせ以外にも、上記各実施形態は、可能な範囲で適宜組み合わせてもよく、また、上記各実施形態は、上記の図示例に限定されるものではない。
１０ リードフレーム
２０ 半導体素子
３０ アルミ部材
３１ アルミ部材の第１の対向面
３２ アルミ部材の第２の対向面
４１、４２ 金属層
５１ 第１の合金層
５２ 第２の合金層

Claims (4)

  1. リードフレーム（１０）と、
    前記リードフレーム上に搭載された半導体よりなる半導体素子（２０）と、
    前記リードフレームと前記半導体素子との間に介在するアルミニウムよりなるアルミ部材（３０）と、を備え、
    前記アルミ部材における前記リードフレームに対向する第１の対向面（３１）、および、前記半導体素子に対向する第２の対向面（３２）には、それぞれアルミニウム以外の金属よりなる金属層（４１、４２）が設けられ、
    さらに、前記第１の対向面の前記金属層と前記リードフレームとの間には、当該金属層を構成する金属とはんだ成分との合金よりなる第１の合金層（５１）が介在し、
    前記第２の対向面の前記金属層と前記半導体素子との間には、当該金属層を構成する金属とはんだ成分との合金よりなる第２の合金層（５２）が介在しており、
    前記アルミ部材と前記リードフレーム、および、前記アルミ部材と前記半導体素子とは、それぞれ前記第１の合金層、前記第２の合金層を介して接合されており、
    前記第１の合金層、前記第２の合金層は、それぞれ含有されるはんだ成分の融点よりも高い融点を持つ合金よりなることを特徴とする半導体装置。
  2. 前記金属層を構成する金属は、Ｃｕ、Ｎｉ、Ａｇの中から選択されたものであり、
    前記はんだ成分は、Ｓｎを含むＰｂフリーはんだであることを特徴とする請求項１に記載の半導体装置。
  3. リードフレーム（１０）と、
    前記リードフレーム上に搭載された半導体よりなる半導体素子（２０）と、
    前記リードフレームと前記半導体素子との間に介在し、当該両者を接合する第１のはんだ（７０）と、を備え、
    前記第１のはんだ中には、当該第１のはんだよりも低融点である第２のはんだ（８１）を樹脂膜（８２）で包含してなる複合部材（８０）が分散して含有されていることを特徴とする半導体装置。
  4. 前記第１のはんだは、融点が２６０℃以上のものであり、前記第２のはんだは、融点が２００℃以下のものであることを特徴とする請求項３に記載の半導体装置。
JP2012154886A 2012-07-10 2012-07-10 半導体装置 Pending JP2014017417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012154886A JP2014017417A (ja) 2012-07-10 2012-07-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012154886A JP2014017417A (ja) 2012-07-10 2012-07-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2014017417A true JP2014017417A (ja) 2014-01-30

Family

ID=50111846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012154886A Pending JP2014017417A (ja) 2012-07-10 2012-07-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2014017417A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241346A1 (ja) * 2019-05-24 2020-12-03 ローム株式会社 半導体装置
WO2022113617A1 (ja) * 2020-11-27 2022-06-02 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299445A (ja) * 1992-04-20 1993-11-12 Nec Corp 樹脂封止型半導体装置
JP2006032888A (ja) * 2004-06-17 2006-02-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2006179735A (ja) * 2004-12-24 2006-07-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2011129779A (ja) * 2009-12-18 2011-06-30 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299445A (ja) * 1992-04-20 1993-11-12 Nec Corp 樹脂封止型半導体装置
JP2006032888A (ja) * 2004-06-17 2006-02-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2006179735A (ja) * 2004-12-24 2006-07-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2011129779A (ja) * 2009-12-18 2011-06-30 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241346A1 (ja) * 2019-05-24 2020-12-03 ローム株式会社 半導体装置
JPWO2020241346A1 (ja) * 2019-05-24 2020-12-03
CN113874991A (zh) * 2019-05-24 2021-12-31 罗姆股份有限公司 半导体装置
JP7443359B2 (ja) 2019-05-24 2024-03-05 ローム株式会社 半導体装置
WO2022113617A1 (ja) * 2020-11-27 2022-06-02 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4145287B2 (ja) 半導体装置および半導体装置の製造方法
JP5672324B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
KR101193212B1 (ko) 반도체 칩 내장 배선 기판 및 그 제조 방법
JP4262672B2 (ja) 半導体装置およびその製造方法
CN100484686C (zh) 无铅焊料分层结构的产生方法
TWI627686B (zh) 半導體裝置及半導體裝置的製造方法
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
WO2002007219A1 (en) Semiconductor device and its manufacturing method
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
JP5943065B2 (ja) 接合方法、電子装置の製造方法、および電子部品
JP5546067B2 (ja) 半導体接合構造体および半導体接合構造体の製造方法
JP6287759B2 (ja) 半導体装置とその製造方法
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP2013080844A (ja) 基板モジュールの製造方法、基板モジュール及び基板モジュール組立体
CN115362272A (zh) 层叠接合材料、半导体封装体和功率组件
JP2012119609A (ja) 半導体素子の接合構造体および半導体素子の接合構造体の製造方法
JP2014017417A (ja) 半導体装置
JP5723225B2 (ja) 接合構造体
JP5904257B2 (ja) パワーモジュール用基板の製造方法
JP2015005571A (ja) 半導体装置
US11842974B2 (en) Solder material and method for die attachment
JP5168110B2 (ja) 電子装置の製造方法
TWI436465B (zh) 銲線接合結構、銲線接合方法及半導體封裝構造的製造方法
US20070228111A1 (en) Microelectronic package and method of forming same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160628