[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014086598A - Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition - Google Patents

Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition Download PDF

Info

Publication number
JP2014086598A
JP2014086598A JP2012235060A JP2012235060A JP2014086598A JP 2014086598 A JP2014086598 A JP 2014086598A JP 2012235060 A JP2012235060 A JP 2012235060A JP 2012235060 A JP2012235060 A JP 2012235060A JP 2014086598 A JP2014086598 A JP 2014086598A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
semiconductor element
photosensitive resin
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012235060A
Other languages
Japanese (ja)
Inventor
Masaya Toba
正也 鳥羽
Kazuhiko Kurabuchi
和彦 蔵渕
Toshimasa Nagoshi
俊昌 名越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2012235060A priority Critical patent/JP2014086598A/en
Publication of JP2014086598A publication Critical patent/JP2014086598A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009Pre-treatment of the connector or the bonding area
    • H01L2224/8203Reshaping, e.g. forming vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device capable of manufacturing efficiently a semiconductor device subjected to rewiring formation while thinning.SOLUTION: In the method of manufacturing a semiconductor device, while performing the sealing of a semiconductor element 3 and the formation of a first insulating layer 4 collectively in a sealing step, the opposite surface S2 of the semiconductor element 3 can be exposed easily in a peeling step. Consequently, when compared with a conventional method of manufacturing a semiconductor device, a semiconductor device 100 subjected to rewiring formation can be manufactured efficiently while thinning.

Description

本発明は、半導体装置の製造方法、その製造方法により得られる半導体装置、及び、その方法において使用される感光性樹脂組成物に関する。   The present invention relates to a method for manufacturing a semiconductor device, a semiconductor device obtained by the manufacturing method, and a photosensitive resin composition used in the method.

電子機器の高機能化に伴って、半導体装置の小型化及び薄型化が進んでいる。近年、半導体装置の軽薄短小化は留まるところを知らず、半導体素子とほぼ同じ大きさのウェハレベルの半導体装置や、半導体装置の上に半導体装置を積むパッケージ・オン・パッケージといった実装形態も盛んに行われており、今後、半導体装置の小型化及び薄型化が一段と進むと予想される。   As electronic devices become more sophisticated, semiconductor devices are becoming smaller and thinner. In recent years, semiconductor devices have become lighter, thinner, and smaller, and there are prominent mounting forms such as wafer-level semiconductor devices that are almost the same size as semiconductor elements, and package-on-packages in which semiconductor devices are stacked on top of semiconductor devices. In the future, it is expected that semiconductor devices will be further reduced in size and thickness.

ところで、ウェハレベルの半導体装置は、半導体ウェハの回路を外部に引き出すための配線パターンを形成する際に用いる再配線層を設け、はんだボールなどの外部接続用の端子を設けた後、ダイシングによって個片化することで得られる。端子数が数10ピンから100ピン程度の場合は、半導体ウェハ上にはんだボールなどの外部接続用の端子を設けることが可能である。   By the way, a wafer level semiconductor device is provided with a rewiring layer used when forming a wiring pattern for drawing a circuit of a semiconductor wafer to the outside, and after providing a terminal for external connection such as a solder ball, it is separated by dicing. It can be obtained by separating. When the number of terminals is about several tens to 100 pins, external connection terminals such as solder balls can be provided on the semiconductor wafer.

しかしながら、半導体素子の微細化が進展し、端子数が100ピン以上に増加してくると、半導体ウェハ上のみに再配線層を形成し、外部接続用の端子を設けることが難しくなる。無理に外部接続用の端子を設けた場合、端子間のピッチが狭くなるとともに、端子高さが低くなり、半導体装置を実装した後の接続信頼性の確保が難しくなる。このため、半導体素子の微細化、つまりは外部接続用端子数の増加への対応が求められている。最近では、半導体ウェハを所定サイズに個片化し、再配置することで、半導体素子の外側にも外部接続用の端子を設けることができる半導体装置の開発が進められている(例えば特許文献1〜4参照)。   However, if miniaturization of semiconductor elements progresses and the number of terminals increases to 100 pins or more, it becomes difficult to form a redistribution layer only on a semiconductor wafer and provide terminals for external connection. When the terminals for external connection are forcibly provided, the pitch between the terminals is reduced and the height of the terminals is reduced, so that it is difficult to ensure connection reliability after mounting the semiconductor device. For this reason, it is required to cope with miniaturization of semiconductor elements, that is, increase in the number of external connection terminals. Recently, development of a semiconductor device in which a semiconductor wafer can be provided on the outside of a semiconductor element by separating the semiconductor wafer into a predetermined size and rearranging the semiconductor wafer (for example, Patent Documents 1 to 3) is underway. 4).

特許第3616615号公報Japanese Patent No. 3616615 特開2001−244372号公報JP 2001-244372 A 特開2001−127095号公報Japanese Patent Laid-Open No. 2001-127095 米国特許出願公開第2007/205513号明細書US Patent Application Publication No. 2007/205513

特許文献1〜4に記載されている半導体装置は、半導体ウェハを所定サイズに個片化し、個片化した半導体素子を再配置するため、半導体ウェハ上に配線パターンを形成して再配線するよりも再配線領域を広く確保することができ、半導体素子の多ピン化に対応することが可能となる。   In the semiconductor devices described in Patent Documents 1 to 4, the semiconductor wafer is separated into a predetermined size, and the separated semiconductor elements are rearranged, so that a wiring pattern is formed on the semiconductor wafer and rewiring is performed. In addition, a wide rewiring area can be secured, and it becomes possible to cope with the increase in the number of pins of the semiconductor element.

図6〜11は、従来の半導体装置の製造方法を示す図である。図11(b)に示す半導体装置200は、再配線層である絶縁層パターン15aに設けられた開口に再配線(配線パターン18)を有しており、個片化された半導体素子13の再配置、封止(封止材14による半導体素子13の封止)、再配線層形成(絶縁層パターン15aの形成)、再配線形成(配線パターン18の形成)、外部接続用端子の形成(はんだボール21の形成)、個片化などの工程を経て得られる。   6 to 11 are views showing a conventional method for manufacturing a semiconductor device. A semiconductor device 200 shown in FIG. 11B has a rewiring (wiring pattern 18) in an opening provided in an insulating layer pattern 15a that is a rewiring layer. Arrangement, sealing (sealing of the semiconductor element 13 with the sealing material 14), rewiring layer formation (formation of the insulating layer pattern 15a), rewiring formation (formation of the wiring pattern 18), formation of external connection terminals (solder) Ball 21) and singulation.

半導体装置200は、以下の手順を経て作製される。まず、支持体11の片側に仮固定用フィルム12を貼り合せた後(図6(a)参照)、半導体素子13を所定の間隔で、半導体素子13の回路面S1と仮固定用フィルム12とが貼り合わさるように再配置する(図6(b)参照)。次いで、半導体素子13の回路面S1とは裏側の反対面S2を覆うように半導体素子13を封止材14で封止する(図6(c)参照)。封止後、所定の温度及び時間で後硬化を行う。   The semiconductor device 200 is manufactured through the following procedure. First, after the temporary fixing film 12 is bonded to one side of the support 11 (see FIG. 6A), the semiconductor element 13 is placed at a predetermined interval between the circuit surface S1 of the semiconductor element 13 and the temporary fixing film 12. Are rearranged so as to be attached (see FIG. 6B). Next, the semiconductor element 13 is sealed with a sealing material 14 so as to cover a surface S2 opposite to the circuit surface S1 of the semiconductor element 13 (see FIG. 6C). After sealing, post-curing is performed at a predetermined temperature and time.

次いで、所定温度に設定されたホットプレート上に載せ、支持体11を仮固定用フィルム12から剥離した後(図7(a)参照)、仮固定用フィルム12を半導体素子13から剥離し、半導体素子13の回路面S1を露出させる(図7(b)参照)。次いで、半導体素子13の回路面S1に塗布型の感光性樹脂組成物をスピンコートにより塗布した後、ホットプレート上で乾燥させて絶縁層15を形成する(図8(a)参照)。次いで、絶縁層15の所定の箇所を露光・現像処理し、絶縁層パターン15aを形成し、オーブンで後硬化する(図8(b)参照)。   Next, after placing on a hot plate set at a predetermined temperature and peeling the support 11 from the temporary fixing film 12 (see FIG. 7A), the temporary fixing film 12 is peeled off from the semiconductor element 13 and the semiconductor. The circuit surface S1 of the element 13 is exposed (see FIG. 7B). Next, a coating type photosensitive resin composition is applied onto the circuit surface S1 of the semiconductor element 13 by spin coating, and then dried on a hot plate to form the insulating layer 15 (see FIG. 8A). Next, a predetermined portion of the insulating layer 15 is exposed and developed to form an insulating layer pattern 15a and post-cured in an oven (see FIG. 8B).

次いで、スパッタにより絶縁層パターン15aの表面にシード層16を形成する(図9(a)参照)。シード層16上に回路形成用レジストをラミネートし、所定の箇所を露光、現像処理してレジストパターン17を形成する(図9(b)参照)。次いで、露出しているシード層16上に電気めっき法により配線パターン18を形成する(図9(c)参照)。次いで、剥離液によりレジストパターン17を除去する(図10(a)参照)。次いで、露出しているシード層16をエッチングにより除去する(図10(b)参照)。次いで、感光性樹脂組成物を再度スピンコートにより塗布し、80℃程度のホットプレート上で乾燥させ、所定の箇所を露光・現像処理し感光性樹脂組成物からなる絶縁層パターン19を形成した後、オーブンで後硬化する(図11(a)参照)。次いで、はんだボール21をリフロー搭載する。最後に、ダイシング個片化することで、再配線形成された半導体装置200を作製することができる(図11(b)参照)。   Next, the seed layer 16 is formed on the surface of the insulating layer pattern 15a by sputtering (see FIG. 9A). A circuit forming resist is laminated on the seed layer 16, and a predetermined portion is exposed and developed to form a resist pattern 17 (see FIG. 9B). Next, a wiring pattern 18 is formed on the exposed seed layer 16 by electroplating (see FIG. 9C). Next, the resist pattern 17 is removed with a stripping solution (see FIG. 10A). Next, the exposed seed layer 16 is removed by etching (see FIG. 10B). Next, the photosensitive resin composition is applied again by spin coating, dried on a hot plate at about 80 ° C., and a predetermined portion is exposed and developed to form an insulating layer pattern 19 made of the photosensitive resin composition. Then, it is post-cured in an oven (see FIG. 11A). Next, the solder balls 21 are mounted by reflow. Finally, by dicing into individual pieces, the semiconductor device 200 on which rewiring is formed can be manufactured (see FIG. 11B).

このようにして得られた半導体装置200は、小型化及び薄型化が可能であるため、高機能化・多機能化が進むスマートフォンやタブレット端末等の電子機器に好適である。しかしながら、このような方法で製造された半導体装置200は、製造工程が複雑であること、更なる薄型化への対応が困難であること等の問題があった。   Since the semiconductor device 200 obtained in this manner can be reduced in size and thickness, it is suitable for electronic devices such as smartphones and tablet terminals that are becoming increasingly functional and multifunctional. However, the semiconductor device 200 manufactured by such a method has problems such as a complicated manufacturing process and difficulty in dealing with further thinning.

本発明は、上記課題に鑑みてなされたものであり、再配線形成された半導体装置を薄型化させながら効率よく製造することが可能な半導体装置の製造方法を提供することを目的とする。また、本発明は上記方法により製造された半導体装置、並びに、半導体装置を製造するのに適した感光性樹脂組成物を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can be efficiently manufactured while reducing the thickness of the rewiring-formed semiconductor device. Another object of the present invention is to provide a semiconductor device manufactured by the above method and a photosensitive resin composition suitable for manufacturing the semiconductor device.

上記課題の解決のため、本発明に係る半導体装置の製造方法は、半導体素子を封止材により封止すると共に、当該半導体素子の回路面上に絶縁層を形成し、当該絶縁層に設けた開口に配線パターンを形成してなる半導体装置の製造方法であって、支持体上に、少なくとも一つ以上の半導体素子を、半導体素子における回路面の反対面側と当該支持体とが対向するように配置する配置工程と、半導体素子の回路面上に、封止材となる絶縁性の感光性樹脂組成物により絶縁層を形成することで、当該半導体素子の当該回路面を封止する封止工程と、絶縁層に露光処理及び現像処理を施すことにより、当該絶縁層の表面から半導体素子の回路面にまで至る開口を設ける開口形成工程と、支持体を半導体素子から剥離し、当該半導体素子の反対面を露出させる剥離工程と、を備えたことを特徴とする。   In order to solve the above-described problems, a method for manufacturing a semiconductor device according to the present invention includes sealing a semiconductor element with a sealing material, forming an insulating layer on a circuit surface of the semiconductor element, and providing the insulating layer on the insulating layer. A method of manufacturing a semiconductor device comprising a wiring pattern formed in an opening, wherein at least one semiconductor element is placed on a support so that the opposite side of the circuit surface of the semiconductor element faces the support. A sealing step for sealing the circuit surface of the semiconductor element by forming an insulating layer with an insulating photosensitive resin composition serving as a sealing material on the circuit surface of the semiconductor element. A step of forming an opening from the surface of the insulating layer to the circuit surface of the semiconductor element by performing an exposure process and a developing process on the insulating layer; and peeling the support from the semiconductor element; On the other side A peeling step of, characterized by comprising a.

上記半導体装置の製造方法は、支持体上に、少なくとも一つ以上の半導体素子を、半導体素子における回路面の反対面側と当該支持体とが対向するように配置する配置工程と、半導体素子の回路面上に、封止材となる絶縁性の感光性樹脂組成物により絶縁層を形成することで、当該半導体素子の当該回路面を封止する封止工程と、支持体を半導体素子から剥離し、当該半導体素子の反対面を露出させる剥離工程と、を備えている。これにより、封止工程において半導体素子の封止及び絶縁層の形成を一括で行いながら、剥離工程において半導体素子の反対面を容易に露出することができる。よって、図6〜11に示される従来の半導体装置の製造方法と比較して、再配線形成された半導体装置を薄型化させながら効率よく製造できる。また、上記製造方法によれば、図11(b)に示される半導体装置と比べて、半導体素子の反対面が封止されていないため、反りを抑えながら、放熱性を高めた半導体装置を製造することができる。   The method for manufacturing a semiconductor device includes an arrangement step of disposing at least one or more semiconductor elements on a support so that the opposite side of the circuit surface of the semiconductor element faces the support, A sealing step for sealing the circuit surface of the semiconductor element and a support are peeled from the semiconductor element by forming an insulating layer with an insulating photosensitive resin composition serving as a sealing material on the circuit surface. And a peeling step for exposing the opposite surface of the semiconductor element. Accordingly, the opposite surface of the semiconductor element can be easily exposed in the peeling process while performing the sealing of the semiconductor element and the formation of the insulating layer all together in the sealing process. Therefore, as compared with the conventional method for manufacturing a semiconductor device shown in FIGS. 6 to 11, the rewiring formed semiconductor device can be efficiently manufactured while reducing the thickness. Further, according to the above manufacturing method, compared with the semiconductor device shown in FIG. 11B, since the opposite surface of the semiconductor element is not sealed, a semiconductor device with improved heat dissipation while suppressing warpage is manufactured. can do.

また、配置工程の前工程として、上記支持体の表面に、半導体素子と当該支持体を仮固定するための仮固定層を形成する工程を更に備えることが好ましい。これにより、半導体素子と支持体とが仮固定されるため、半導体装置を製造する際の信頼性を高めることができる。   Moreover, it is preferable to further include a step of forming a temporary fixing layer for temporarily fixing the semiconductor element and the support on the surface of the support as a pre-process of the arrangement step. Thereby, since a semiconductor element and a support body are temporarily fixed, the reliability at the time of manufacturing a semiconductor device can be improved.

開口形成工程の後工程として、絶縁層上に、配線パターンの下地となるシード層を形成する工程を更に備えることが好ましい。これにより、シード層の表面に金属膜を成長させることにより、ある程度厚みのある配線パターンを形成することができる。   As a subsequent process of the opening forming process, it is preferable to further include a process of forming a seed layer serving as a base of the wiring pattern on the insulating layer. Thus, a wiring film having a certain thickness can be formed by growing a metal film on the surface of the seed layer.

封止工程において、感光性樹脂組成物の温度を50〜120℃とし、且つ封止時間を10〜300秒とすることが好ましい。温度を50℃以上とすると半導体素子の回路面に感光性樹脂組成物を充填し易くなり、温度を120℃以下とすると、封止後に感光性樹脂フィルムの支持層(PET)を剥離し易くなる。また、封止時間を10秒以上とすると、半導体素子の回路面に感光性樹脂組成物を充填し易くなり、封止時間を300秒以下とすると、生産性が向上するため、コスト低減が図れる。   In the sealing step, it is preferable that the temperature of the photosensitive resin composition is 50 to 120 ° C. and the sealing time is 10 to 300 seconds. When the temperature is 50 ° C. or higher, it becomes easy to fill the circuit surface of the semiconductor element with the photosensitive resin composition, and when the temperature is 120 ° C. or lower, the support layer (PET) of the photosensitive resin film is easily peeled after sealing. . Further, when the sealing time is 10 seconds or more, it becomes easy to fill the circuit surface of the semiconductor element with the photosensitive resin composition, and when the sealing time is 300 seconds or less, the productivity is improved, so that the cost can be reduced. .

封止工程において、絶縁層の厚みTを50〜750μmとすることが好ましい。絶縁層の厚みTを50μm以上とすると、感光性樹脂組成物を成膜し易くなるため、半導体装置の製造に用いるフィルム状の感光性樹脂組成物を容易に作製することができる。絶縁層の厚みTを750μm以下とすると、得られる半導体装置の厚みを薄くできる。 In the sealing step, it is preferable to 50~750μm the thickness T 2 of the insulating layer. When the thickness T 2 of the insulating layer and above 50 [mu] m, it becomes easy to forming the photosensitive resin composition can be easily produced a film of the photosensitive resin composition used for the manufacture of semiconductor devices. When the thickness T 2 of the insulating layer and less 750 [mu] m, can reduce the thickness of the semiconductor device obtained.

封止工程において、絶縁層の厚みTと半導体素子の厚みTとの差(T−T)が5〜50μmであることが好ましい。(T−T)が5μm以上であると、半導体素子上に均一な厚みの絶縁層を形成することができ、(T−T)が50μm以下であると、露光処理及び現像処理により微細な開口を設け易くなる。 In the sealing step, a difference (T 2 −T 1 ) between the thickness T 2 of the insulating layer and the thickness T 1 of the semiconductor element is preferably 5 to 50 μm. When (T 2 -T 1 ) is 5 μm or more, an insulating layer having a uniform thickness can be formed on the semiconductor element, and when (T 2 -T 1 ) is 50 μm or less, exposure processing and development processing are performed. This makes it easier to provide fine openings.

また、本発明に係る半導体装置は、上述した方法により得られること特徴としている。このような半導体装置によれば、図11(b)に示される従来の再配線形成された半導体装置とは異なり、反対面が封止されていないため、薄型化が可能であり、反りを抑えながら、放熱性を高めることができる。   Further, the semiconductor device according to the present invention is obtained by the method described above. According to such a semiconductor device, unlike the conventional semiconductor device formed with rewiring shown in FIG. 11B, the opposite surface is not sealed, so that the thickness can be reduced and the warpage can be suppressed. However, heat dissipation can be improved.

また、本発明に係る感光性樹脂組成物は、上記方法において使用され、(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光重合開始剤、(c)熱硬化剤、及び(d)最大粒径が5μm以下であり且つ平均粒径が1μm以下である無機フィラーを含有する感光性樹脂組成物であることを特徴としている。このような感光性樹脂組成物を用いて絶縁層を形成することにより、絶縁層に対して現像及び露光処理を施して形成した開口の表面が平滑となり、開口上にシード層を形成し易くなる。また、本発明に係る感光性樹脂フィルムは、上記感光性樹脂組成物を支持体上に塗布後、乾燥して得られることを特徴としている。   In addition, the photosensitive resin composition according to the present invention is used in the above method, and (a) a resin containing a carboxyl group and an ethylenically unsaturated group, (b) a photopolymerization initiator, and (c) a thermosetting agent. And (d) a photosensitive resin composition containing an inorganic filler having a maximum particle size of 5 μm or less and an average particle size of 1 μm or less. By forming an insulating layer using such a photosensitive resin composition, the surface of the opening formed by developing and exposing the insulating layer becomes smooth, and a seed layer can be easily formed on the opening. . Moreover, the photosensitive resin film which concerns on this invention is obtained by drying, after apply | coating the said photosensitive resin composition on a support body.

本発明によれば、再配線形成された半導体装置を薄型化させながら効率よく製造することが可能である。また、本発明によれば、上記方法により製造された半導体装置、並びに、半導体装置を製造するのに適した感光性樹脂組成物を提供することができる。   According to the present invention, it is possible to efficiently manufacture a semiconductor device formed with rewiring while reducing the thickness. Moreover, according to this invention, the photosensitive resin composition suitable for manufacturing the semiconductor device manufactured by the said method and a semiconductor device can be provided.

本発明の一実施形態に係る半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 図1の後続の工程を示す図である。FIG. 2 is a diagram showing a step subsequent to FIG. 1. 図2の後続の工程を示す図である。FIG. 3 is a diagram showing a step subsequent to FIG. 2. 図3の後続の工程を示す図である。FIG. 4 is a diagram showing a step subsequent to FIG. 3. 本発明の他の実施形態に係る半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the semiconductor device which concerns on other embodiment of this invention. 従来の半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the conventional semiconductor device. 図6の後続の工程を示す図である。FIG. 7 is a diagram showing a step subsequent to FIG. 6. 図7の後続の工程を示す図である。FIG. 8 is a diagram showing a step subsequent to FIG. 7. 図8の後続の工程を示す図である。FIG. 9 is a diagram showing a step subsequent to that in FIG. 8. 図9の後続の工程を示す図である。FIG. 10 is a diagram showing a step subsequent to FIG. 9. 図10の後続の工程を示す図である。FIG. 11 is a diagram showing a step subsequent to FIG. 10.

以下、図面を参照しながら、本発明に係る半導体装置の製造方法の好適な実施形態について詳細に説明する。   Hereinafter, preferred embodiments of a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the drawings.

以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。   In the following description, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.

本実施形態に係る半導体装置の製造方法は、半導体素子を封止材により封止すると共に、当該半導体素子の回路面上に絶縁層を形成し、当該絶縁層に設けた開口に配線パターンを形成してなる半導体装置の製造方法であって、小型化及び薄型化が進むウェハレベル型半導体装置の形態において特に好適である。   In the method for manufacturing a semiconductor device according to this embodiment, a semiconductor element is sealed with a sealing material, an insulating layer is formed on a circuit surface of the semiconductor element, and a wiring pattern is formed in an opening provided in the insulating layer. The method of manufacturing a semiconductor device is particularly suitable in the form of a wafer level semiconductor device that is becoming smaller and thinner.

まず、支持体1の表面に、半導体素子と支持体1とを仮固定するための仮固定層を形成する。すなわち、図1(a)に示すように、支持体1の片側表面に、仮固定層として接着性を有する仮固定用フィルム2をラミネートにより貼り付ける。支持体1の材質は特に限定されないが、熱による寸法変化が小さい点で、SUS(ステンレス)板やシリコンウェハなどを好適に用いることができる。支持体1の厚みも特に限定するものではないが、反り抑制が可能な0.5mm以上の厚みが好適である。仮固定用フィルム2についても特に限定するものでなく、市販されており一般に入手可能な材料で構わない。仮固定用フィルムに耐熱性が必要な場合には、例えば、特開2010−254808号公報に記載のジアミン化合物と、芳香族多価カルボン酸化合物との重縮合反応によって得られる、アミド結合又はイミド結合を有する特定の構造を有する重合体フィルムを用いることができる。   First, a temporary fixing layer for temporarily fixing the semiconductor element and the support 1 is formed on the surface of the support 1. That is, as shown in FIG. 1A, a temporary fixing film 2 having adhesiveness as a temporary fixing layer is attached to one surface of the support 1 by lamination. The material of the support 1 is not particularly limited, but a SUS (stainless steel) plate, a silicon wafer, or the like can be suitably used in that the dimensional change due to heat is small. The thickness of the support 1 is not particularly limited, but a thickness of 0.5 mm or more capable of suppressing warpage is preferable. The temporary fixing film 2 is not particularly limited, and any commercially available material may be used. When heat resistance is required for the temporarily fixing film, for example, an amide bond or an imide obtained by a polycondensation reaction between a diamine compound described in JP 2010-254808 A and an aromatic polycarboxylic acid compound A polymer film having a specific structure having a bond can be used.

次いで、図1(b)に示すように、支持体1上に、半導体ウェハを個片化して得られた複数の半導体素子3を、半導体素子3における回路面S1の反対面S2側と支持体1とが対向するように所定の間隔(5mm〜20mm)でそれぞれ再配置する(配置工程)。配置工程においては、支持体1と半導体素子3とが仮固定用フィルム2を介して接着される。半導体素子3のサイズは、例えば、3mm〜15mm角であり、高さは、0.03mm〜0.7mmである。   Next, as shown in FIG. 1B, a plurality of semiconductor elements 3 obtained by separating a semiconductor wafer on the support 1 are placed on the opposite surface S2 side of the circuit surface S1 in the semiconductor element 3 and the support. 1 are rearranged at predetermined intervals (5 mm to 20 mm) so as to face each other (arrangement step). In the arranging step, the support 1 and the semiconductor element 3 are bonded via the temporary fixing film 2. The size of the semiconductor element 3 is, for example, 3 mm to 15 mm square, and the height is 0.03 mm to 0.7 mm.

次いで、図1(c)に示すように、複数の半導体素子3の回路面S1上に、封止材となる絶縁性の感光性樹脂組成物により第1の絶縁層4を形成することで、半導体素子3の回路面S1を封止する(封止工程)。   Next, as shown in FIG. 1C, the first insulating layer 4 is formed on the circuit surface S <b> 1 of the plurality of semiconductor elements 3 with an insulating photosensitive resin composition serving as a sealing material, The circuit surface S1 of the semiconductor element 3 is sealed (sealing process).

封止工程において、感光性樹脂組成物の温度は、50〜120℃とすることが好ましく、70〜100℃とすることがより好ましい。温度を50℃以上にすることで、半導体素子3の回路面S1に感光性樹脂組成物を充填し易くなり、温度を120℃以下とすることで、封止後に感光性樹脂フィルムの支持層(PET)を剥離し易くなる。封止工程において、感光性樹脂組成物の封止時間は、10〜300秒とすることが好ましく、30〜120秒とすることが好ましい。封止時間を10秒以上とすると、半導体素子3の回路面S1に感光性樹脂組成物を充填し易くなり、封止時間が300秒以下とすると、生産性が向上するため、コスト低減が図れる。   In the sealing step, the temperature of the photosensitive resin composition is preferably 50 to 120 ° C, more preferably 70 to 100 ° C. By making the temperature 50 ° C. or higher, it becomes easy to fill the circuit surface S1 of the semiconductor element 3 with the photosensitive resin composition, and by setting the temperature to 120 ° C. or lower, the support layer ( PET) is easily peeled off. In the sealing step, the sealing time of the photosensitive resin composition is preferably 10 to 300 seconds, and preferably 30 to 120 seconds. If the sealing time is 10 seconds or more, it becomes easy to fill the circuit surface S1 of the semiconductor element 3 with the photosensitive resin composition, and if the sealing time is 300 seconds or less, the productivity is improved and the cost can be reduced. .

感光性樹脂組成物は、液状、フィルム状のいずれでも構わないが、第1の絶縁層4の厚みを精度良く制御するには、予め厚みを管理しているフィルム状のものを好適に用いることができる。感光性樹脂組成物がフィルム状の場合は、公知の真空ラミネータ、ロールラミネータ又はプレス機などにより半導体素子3の回路面S1に貼り合わせることにより第1の絶縁層4を形成する。感光性樹脂組成物が液状の場合はスクリーン印刷又はスピンコータで塗布した後、ホットプレートにより乾燥させることにより、半導体素子3の回路面S1上に第1の絶縁層4を形成する。   The photosensitive resin composition may be liquid or film-like, but in order to control the thickness of the first insulating layer 4 with high accuracy, a film-like one whose thickness is controlled in advance is preferably used. Can do. When the photosensitive resin composition is in the form of a film, the first insulating layer 4 is formed by bonding to the circuit surface S1 of the semiconductor element 3 with a known vacuum laminator, roll laminator, press, or the like. When the photosensitive resin composition is in a liquid state, the first insulating layer 4 is formed on the circuit surface S <b> 1 of the semiconductor element 3 by applying it with screen printing or a spin coater and then drying it with a hot plate.

感光性樹脂組成物がフィルム状である場合、封止工程において、感光性樹脂組成物の封止圧力を0.2〜2.0MPaとすることが好ましく、0.2〜1.0MPaとすることが好ましい。封止圧力を0.2MPa以上とすると、半導体素子3の回路面S1に感光性樹脂組成物を充填し易くなり、封止圧力を2.0MPa以下とすると、半導体素子3の回路面S1上に、充分な厚みを持った第1の絶縁層4を形成することができる。感光性樹脂組成物が液状である場合、封止工程におけるスクリーン印刷条件、スピンコータの回転数及びホットプレートの温度は、特に限定するものではないが、半導体素子3の回路面S1に感光性樹脂組成物が均一に塗布される条件を選択することが好適である。   When the photosensitive resin composition is in the form of a film, the sealing pressure of the photosensitive resin composition is preferably 0.2 to 2.0 MPa, and preferably 0.2 to 1.0 MPa in the sealing step. Is preferred. When the sealing pressure is 0.2 MPa or more, it becomes easy to fill the circuit surface S1 of the semiconductor element 3 with the photosensitive resin composition, and when the sealing pressure is 2.0 MPa or less, the circuit surface S1 of the semiconductor element 3 is placed on the circuit surface S1. The first insulating layer 4 having a sufficient thickness can be formed. When the photosensitive resin composition is in a liquid state, the screen printing conditions in the sealing process, the rotation speed of the spin coater, and the temperature of the hot plate are not particularly limited, but the photosensitive resin composition is formed on the circuit surface S1 of the semiconductor element 3. It is preferable to select the conditions under which the product is uniformly applied.

封止工程において、第1の絶縁層4の厚みTを、50〜750μmとすることが好ましく、100〜500μmとすることがより好ましい(図1(c)参照)。第1の絶縁層4の厚みTを50μm以上とすると、感光性樹脂組成物を成膜し易くなるため、半導体装置の製造に用いるフィルム状の感光性樹脂組成物を容易に作製することができる。第1の絶縁層4の厚みTを750μm以下とすると、得られる半導体装置の厚みを薄くできる。 In the sealing step, the thickness T 2 of the first insulating layer 4 is preferably 50 to 750 μm, and more preferably 100 to 500 μm (see FIG. 1C). When the thickness T 2 of the first insulating layer 4 and above 50 [mu] m, it becomes easy to forming a photosensitive resin composition, it can be easily produced a film of the photosensitive resin composition used for the manufacture of a semiconductor device it can. When the thickness T 2 of the first insulating layer 4 or less 750 [mu] m, can reduce the thickness of the semiconductor device obtained.

第1の絶縁層4の厚みTと半導体素子の厚みTの差(T−T)を5〜50μmとすることが好ましく、10〜30μmとすることがより好ましい(図1(b)及び(c)参照)。(T−T)を5μm以上とすると、半導体素子3上に均一な厚みの絶縁層を形成することができ、(T−T)を50μm以下とすると、露光処理及び現像処理により微細な開口を設け易くなる。 The difference (T 2 −T 1 ) between the thickness T 2 of the first insulating layer 4 and the thickness T 1 of the semiconductor element is preferably 5 to 50 μm, more preferably 10 to 30 μm (FIG. 1B). ) And (c)). When (T 2 -T 1 ) is 5 μm or more, an insulating layer having a uniform thickness can be formed on the semiconductor element 3. When (T 2 -T 1 ) is 50 μm or less, exposure processing and development processing are performed. It becomes easy to provide a fine opening.

半導体素子3の回路面S1に感光性樹脂組成物を塗布した後、所定の温度及び時間で後硬化を行う。硬化温度は特に限定するものではないが、120〜200℃とすることが好ましく、150〜180℃とすることがより好ましい。後硬化を行う時間は、特に限定するものではないが、15〜180分とすることが好ましく、30〜120分とすることがより好ましい。   After the photosensitive resin composition is applied to the circuit surface S1 of the semiconductor element 3, post-curing is performed at a predetermined temperature and time. The curing temperature is not particularly limited, but is preferably 120 to 200 ° C, and more preferably 150 to 180 ° C. The time for post-curing is not particularly limited, but is preferably 15 to 180 minutes, and more preferably 30 to 120 minutes.

次いで、第1の絶縁層4に対し、マスクパターンを通して活性光線を照射することにより、第1の絶縁層4のうち、後に開口を形成しない部分を露光し、第1の絶縁層4の一部を光硬化させる(開口形成工程の露光処理)。活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、好ましくは10〜600mJ/cmであり、より好ましくは20〜400mJ/cmである。露光量が10mJ/cm以上であると充分に光硬化することができ、露光量が600mJ/cm以下であると光硬化が過剰とならずに、第1の絶縁層4に形成する開口4hの形状を安定させることができる。 Next, the first insulating layer 4 is irradiated with actinic rays through a mask pattern to expose a portion of the first insulating layer 4 where no opening is to be formed later, and a part of the first insulating layer 4 is exposed. Is photocured (exposure process in the opening forming step). A known light source can be used as the actinic ray light source. For example, a light source that effectively emits ultraviolet rays, such as a carbon arc lamp, a mercury vapor arc lamp, an ultrahigh pressure mercury lamp, a high pressure mercury lamp, and a xenon lamp can be used. Further, direct drawing direct laser exposure may be used. Although an exposure amount changes with compositions of the apparatus to be used and the photosensitive resin composition, Preferably it is 10-600 mJ / cm < 2 >, More preferably, it is 20-400 mJ / cm < 2 >. When the exposure amount is 10 mJ / cm 2 or more, it can be sufficiently photocured, and when the exposure amount is 600 mJ / cm 2 or less, the photocuring does not become excessive, and the opening formed in the first insulating layer 4 The shape of 4h can be stabilized.

次いで、現像により露光部分以外の第1の絶縁層4を除去することで、図2(a)に示すように、第1の絶縁層4の表面4sから半導体素子3の回路面S1に至る開口4hを設け、第1の絶縁層パターン4aを形成する(開口形成工程の現像処理)。第1の絶縁層4に設けた開口4hの径Rは、例えば、10μm〜100μmであり、深さDは、5μm〜100μmである。ただし、開口4hの形状は、円形でなくてもよい。このときに用いる現像液としては、例えば、20℃〜50℃の炭酸ナトリウムの希薄溶液(1〜5質量%水溶液)等のアルカリ現像液を用いて、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の方法により現像することができる。 Next, by removing the first insulating layer 4 other than the exposed portion by development, an opening from the surface 4s of the first insulating layer 4 to the circuit surface S1 of the semiconductor element 3 as shown in FIG. 4h is provided to form the first insulating layer pattern 4a (development process in the opening forming step). Diameter R 4 of the opening 4h provided on the first insulating layer 4 is, for example, 10 m - 100 m, the depth D 4 is 5 m to 100 m. However, the shape of the opening 4h may not be circular. As a developer used at this time, for example, an alkali developer such as a dilute solution (1 to 5% by mass aqueous solution) of sodium carbonate at 20 ° C. to 50 ° C. is used for spraying, rocking immersion, brushing, scraping, etc. It can develop by the method of this.

第1の絶縁層4に開口4hを設けた後、所定温度に設定されたホットプレート上に載せ、図2(b)に示すように、仮固定用フィルム2から支持体1を剥離する。次いで、図2(c)に示すように、半導体素子3から仮固定用フィルム2を剥離し、半導体素子3の反対面S2を露出させる(剥離工程)。ホットプレートの温度は特に限定するものではなく、支持体1及び仮固定用フィルム2を剥離し易い温度を選択することができる。   After the opening 4h is provided in the first insulating layer 4, it is placed on a hot plate set at a predetermined temperature, and the support 1 is peeled from the temporary fixing film 2 as shown in FIG. Next, as shown in FIG. 2C, the temporary fixing film 2 is peeled from the semiconductor element 3 to expose the opposite surface S2 of the semiconductor element 3 (peeling step). The temperature of the hot plate is not particularly limited, and a temperature at which the support 1 and the temporary fixing film 2 can be easily peeled can be selected.

次いで、図2(d)に示すように、開口4hが設けられていない部分の表面4sと、開口4hが設けられた部分における第1の絶縁層パターン4aの壁面4w及び半導体素子3の回路面S1とに、シード層5を設ける(シード層形成工程)。シード層5は、配線パターン7の下地となる層であり、銅からなる層である。シード層5の厚みは特に制限はないが、0.1〜1.0μmであることが好ましい。また、シード層5の形成は、無電解銅めっき法、スパッタ法を用いることができる。銅を蒸着する前にチタン(Ti)を蒸着するなど、形成層を種々選択することができる。   Next, as shown in FIG. 2D, the surface 4s of the portion where the opening 4h is not provided, the wall surface 4w of the first insulating layer pattern 4a and the circuit surface of the semiconductor element 3 in the portion where the opening 4h is provided. A seed layer 5 is provided at S1 (seed layer forming step). The seed layer 5 is a layer that becomes a base of the wiring pattern 7 and is a layer made of copper. The thickness of the seed layer 5 is not particularly limited, but is preferably 0.1 to 1.0 μm. The seed layer 5 can be formed by electroless copper plating or sputtering. Various formation layers can be selected, for example, titanium (Ti) is vapor-deposited before copper is vapor-deposited.

シード層5を形成した後、シード層5を覆うように回路形成用レジストをラミネートし、マスクパターンを通して活性光線を照射することにより、後に開口を形成しない部分の回路形成用レジストを露光して回路形成用レジストの一部を光硬化させる(レジストパターン形成工程の露光処理)。   After forming the seed layer 5, a circuit forming resist is laminated so as to cover the seed layer 5, and actinic rays are irradiated through the mask pattern, thereby exposing a portion of the circuit forming resist where openings are not formed later to expose the circuit. A part of the forming resist is photocured (exposure processing in a resist pattern forming step).

活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や回路形成用レジストの組成によって異なるが、好ましくは10〜600mJ/cmであり、より好ましくは20〜400mJ/cmである。露光量が10mJ/cm以上であると充分に光硬化を行うことができ、露光量が600mJ/cm以下であると光硬化が過剰とならずに、回路形成用レジストの開口の形状を安定させることができる。回路形成用レジストは液状、フィルム状のいずれも用いることができる。液状の場合は、印刷機を用いて塗布することができ、フィルム状の場合はロールラミネータや真空ラミネータを用いて貼り付けることができる。 A known light source can be used as the actinic ray light source. For example, a light source that effectively emits ultraviolet rays, such as a carbon arc lamp, a mercury vapor arc lamp, an ultrahigh pressure mercury lamp, a high pressure mercury lamp, and a xenon lamp can be used. Further, direct drawing direct laser exposure may be used. The amount of exposure varies depending on the apparatus used and the composition of the resist for circuit formation, but is preferably 10 to 600 mJ / cm 2 , more preferably 20 to 400 mJ / cm 2 . When the exposure amount is 10 mJ / cm 2 or more, sufficient photocuring can be performed, and when the exposure amount is 600 mJ / cm 2 or less, the photocuring does not become excessive, and the shape of the opening of the resist for circuit formation is reduced. It can be stabilized. The resist for circuit formation can be either liquid or film. In the case of a liquid, it can be applied using a printing machine, and in the case of a film, it can be attached using a roll laminator or a vacuum laminator.

次いで、現像により露光部以外の回路形成用レジストを除去することで、図3(a)に示すように、シード層5の表面にレジストパターン6(6a,6b,6c,6d,6e)を形成する(レジストパターン形成工程の現像処理)。このときに用いる現像液としては、例えば、20〜50℃の炭酸ナトリウムの希薄溶液(1〜5質量%水溶液)等のアルカリ現像液が用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により現像する。   Next, the resist for circuit formation other than the exposed portion is removed by development to form a resist pattern 6 (6a, 6b, 6c, 6d, 6e) on the surface of the seed layer 5 as shown in FIG. (Development process in resist pattern forming step). As the developer used at this time, for example, an alkaline developer such as a dilute solution of sodium carbonate (1 to 5% by mass aqueous solution) at 20 to 50 ° C. is used, and spraying, rocking immersion, brushing, scraping, etc. Development is performed by a known method.

次いで、図3(b)に示すように、露出しているシード層5を覆うように、電気めっき法により銅の配線パターン7を形成する。本実施形態においては、隣り合うレジストパターン6の間に配線パターン7を形成する。すなわち、レジストパターン6aとレジストパターン6bとの間、レジストパターン6bとレジストパターン6cとの間、レジストパターン6cとレジストパターン6dとの間にそれぞれ配線パターン7を形成する。配線パターン7を形成する際、開口4hが設けられている部分については、銅により開口4hを埋める。配線パターン7の厚みは1〜20μmであることが好ましい。配線パターン7を形成した後、図3(c)に示すように、剥離液により、レジストパターン6を剥離して除去する(レジストパターン除去工程)。   Next, as shown in FIG. 3B, a copper wiring pattern 7 is formed by electroplating so as to cover the exposed seed layer 5. In the present embodiment, the wiring pattern 7 is formed between the adjacent resist patterns 6. That is, the wiring pattern 7 is formed between the resist pattern 6a and the resist pattern 6b, between the resist pattern 6b and the resist pattern 6c, and between the resist pattern 6c and the resist pattern 6d. When the wiring pattern 7 is formed, the opening 4h is filled with copper in a portion where the opening 4h is provided. The thickness of the wiring pattern 7 is preferably 1 to 20 μm. After forming the wiring pattern 7, as shown in FIG. 3C, the resist pattern 6 is stripped and removed by a stripping solution (resist pattern removing step).

レジストパターン6を除去した後、図3(d)に示すように、表面に露出しているシード層5をエッチング液に除去する(シード層除去工程)。   After removing the resist pattern 6, as shown in FIG. 3D, the seed layer 5 exposed on the surface is removed with an etching solution (seed layer removing step).

シード層5を除去した後、図4(a)に示すように、配線パターン7を覆うように、感光性樹脂組成物からなる第2の絶縁層を形成し、露光処理及び現像処理を施すことにより、第2の絶縁層の表面8sから配線パターン7にまで至る開口8hを設け、第2の絶縁層パターン8を形成する(第2の開口形成工程)。第2の絶縁層に設けた開口8hの径Rは、例えば、100μm〜500μmであり、深さDは、5μm〜50μmである。ただし、開口8hの形状は、円形でなくてもよい。 After removing the seed layer 5, as shown in FIG. 4A, a second insulating layer made of a photosensitive resin composition is formed so as to cover the wiring pattern 7, and an exposure process and a development process are performed. Thus, an opening 8h extending from the surface 8s of the second insulating layer to the wiring pattern 7 is provided to form the second insulating layer pattern 8 (second opening forming step). Diameter R 8 of the opening 8h provided in the second insulating layer is, for example, 100Myuemu~500myuemu, the depth D 8 is 5 m to 50 m. However, the shape of the opening 8h may not be circular.

次いで、図4(b)に示すように、開口8hから露出した配線パターン7上に無電解ニッケルめっき/金めっき液を用いてめっき処理を行い、ニッケル/金層9を形成する。ニッケル/金層9の厚みは特に限定するものではないが、ニッケル層の厚みは1〜10μm、金層の厚みは0.1μm程度であることが好ましい。   Next, as shown in FIG. 4B, a plating process is performed on the wiring pattern 7 exposed from the opening 8h using an electroless nickel plating / gold plating solution to form a nickel / gold layer 9. The thickness of the nickel / gold layer 9 is not particularly limited, but it is preferable that the nickel layer has a thickness of 1 to 10 μm and the gold layer has a thickness of about 0.1 μm.

次いで、図4(c)に示すように、ニッケル/金層9上に、外部接続用端子10としての導電材料を形成する(端子形成工程)。導電材料は、特に限定されるものではないが、環境保全の観点から、Sn−Ag系やSn−Ag−Cu系のはんだを使用することが好ましい。導電材料は、回路形成用レジストを用いて、Cuポストを形成しても構わない。このような工程を経て、個片化する前の半導体装置20を形成する。   Next, as shown in FIG. 4C, a conductive material as the external connection terminal 10 is formed on the nickel / gold layer 9 (terminal formation step). The conductive material is not particularly limited, but it is preferable to use Sn-Ag or Sn-Ag-Cu solder from the viewpoint of environmental protection. As the conductive material, a Cu post may be formed using a circuit forming resist. Through these steps, the semiconductor device 20 before being separated is formed.

次いで、半導体素子3のサイズに合わせ、個片化する前の半導体装置20をダイサーにより個片化し、図4(d)に示すような半導体装置100装置を形成する。   Next, according to the size of the semiconductor element 3, the semiconductor device 20 before being separated into pieces is separated into pieces by a dicer to form a semiconductor device 100 device as shown in FIG.

(感光性樹脂組成物)
次に、上述の半導体装置の製造に用いられる感光性樹脂組成物について詳細に説明するが、本発明はこれらの樹脂組成に限定されるものではない。
(Photosensitive resin composition)
Next, although the photosensitive resin composition used for manufacture of the above-mentioned semiconductor device is explained in detail, the present invention is not limited to these resin compositions.

本実施形態に係る感光性樹脂組成物は、(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光重合開始剤、(c)熱硬化剤、及び(d)無機フィラーの最大粒径が5μm以下であり且つ平均粒径が1μm以下である無機フィラーを含むことが好ましい。(d)無機フィラーの最大粒径が小さいほど、このような感光性樹脂組成物を用いて第1の絶縁層4を形成することにより、第1の絶縁層4に対して現像及び露光処理を施して形成した開口4hの壁面4wが平滑となり、開口4h上にシード層5を形成し易くなる。   The photosensitive resin composition according to this embodiment includes (a) a resin containing a carboxyl group and an ethylenically unsaturated group, (b) a photopolymerization initiator, (c) a thermosetting agent, and (d) an inorganic filler. It is preferable to include an inorganic filler having a maximum particle size of 5 μm or less and an average particle size of 1 μm or less. (D) As the maximum particle size of the inorganic filler is smaller, the first insulating layer 4 is formed using such a photosensitive resin composition, whereby the first insulating layer 4 is developed and exposed. The wall surface 4w of the opening 4h formed is smooth, and the seed layer 5 is easily formed on the opening 4h.

また、(d)無機フィラーの最大粒径は、1μm以下であることがより好ましい。平均粒径は、解像度の観点から400nm以下であることがより好ましく、100nm以下であることが更に好ましい。   Further, (d) the maximum particle size of the inorganic filler is more preferably 1 μm or less. The average particle diameter is more preferably 400 nm or less from the viewpoint of resolution, and still more preferably 100 nm or less.

(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂としては、例えば、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)のエステル化物に飽和又は不飽和多塩基酸無水物(a3)を付加した付加反応物等を用いることができる。   (A) As a resin containing a carboxyl group and an ethylenically unsaturated group, for example, an esterified product of an epoxy compound (a1) and an unsaturated monocarboxylic acid (a2) is saturated or unsaturated polybasic acid anhydride (a3 An addition reaction product to which is added) can be used.

これらは、次の二段階の反応によって得ることができる。最初の反応(以下、便宜的に「第1の反応」という。)では、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)とが反応する。次の反応(以下、便宜的に「第2の反応」という。)では、第1の反応で生成したエステル化物と、飽和又は不飽和多塩基酸無水物(a3)とが反応する。   These can be obtained by the following two-step reaction. In the first reaction (hereinafter referred to as “first reaction” for convenience), the epoxy compound (a1) and the unsaturated monocarboxylic acid (a2) react. In the next reaction (hereinafter referred to as “second reaction” for convenience), the esterified product produced in the first reaction reacts with the saturated or unsaturated polybasic acid anhydride (a3).

上記エポキシ化合物(a1)としては、特に制限はないが、例えば、ビスフェノール型エポキシ化合物、ノボラック型エポキシ化合物、ビフェニル型エポキシ化合物、多官能エポキシ化合物等が挙げられる。ビスフェノール型エポキシ化合物としては、ビスフェノールA型又はビスフェノールF型とエピクロルヒドリンを反応させて得られるものが適しており、チバガイギー社製GY−260、GY−255、XB−2615、ジャパンエポキシレジン株式会社製エピコート828、1007、807等のビスフェノールA型、ビスフェノールF型、水添ビスフェノールA型、アミノ基含有、脂環式あるいはポリブタジエン変性等のエポキシ化合物が好適である。   Although there is no restriction | limiting in particular as said epoxy compound (a1), For example, a bisphenol type epoxy compound, a novolak type epoxy compound, a biphenyl type epoxy compound, a polyfunctional epoxy compound etc. are mentioned. As the bisphenol type epoxy compound, those obtained by reacting bisphenol A type or bisphenol F type with epichlorohydrin are suitable. GY-260, GY-255, XB-2615 manufactured by Ciba Geigy Corp., Epicoat manufactured by Japan Epoxy Resin Co., Ltd. Suitable are bisphenol A type such as 828, 1007, and 807, bisphenol F type, hydrogenated bisphenol A type, amino group-containing, alicyclic or polybutadiene-modified epoxy compounds.

ノボラック型エポキシ化合物としては、フェノール、クレゾール、ハロゲン化フェノール及びアルキルフェノール等のフェノール類から選ばれる少なくとも一種とホルムアルデヒドとを、酸性触媒下で反応して得られるノボラック類と、エピクロルヒドリンを反応させて得られるものが適しており、東都化成株式会社製YDCN−701、704、YDPN−638、602、ダウ・ケミカル社製DEN−431、439、チバガイギー社製EPN−1299、大日本インキ化学工業株式会社製N−730、770、865、665、673、VH−4150、4240、日本化薬株式会社製EOCN−120、BREN等が挙げられる。   As a novolak type epoxy compound, it can be obtained by reacting at least one kind selected from phenols such as phenol, cresol, halogenated phenol and alkylphenol with formaldehyde and an novolak and epichlorohydrin. Are suitable, YDCN-701, 704, YDPN-638, 602 manufactured by Tohto Kasei Co., Ltd., DEN-431, 439 manufactured by Dow Chemical Company, EPN-1299 manufactured by Ciba Geigy Co., Ltd., N manufactured by Dainippon Ink & Chemicals, Inc. -730, 770, 865, 665, 673, VH-4150, 4240, Nippon Kayaku Co., Ltd. EOCN-120, BREN, etc. are mentioned.

その他の構造のエポキシ化合物としては、例えば、サリチルアルデヒド−フェノール又はサリチルアルデヒド−クレゾール型エポキシ化合物(日本化薬株式会社製EPPN502H、FAE2500等)、ダウ・ケミカル社製DER−330、337、361、ダイセル化学工業株式会社製セロキサイド2021、三菱ガス化学株式会社製TETRAD−X、C、日本曹達株式会社製EPB−13、27等も使用することができる。これらは単独で又は二種類以上を組み合わせて使用され、混合物あるいはブロック共重合物を用いてもよい。   Examples of epoxy compounds having other structures include salicylaldehyde-phenol or salicylaldehyde-cresol type epoxy compounds (EPPN502H, FAE2500, etc., manufactured by Nippon Kayaku Co., Ltd.), DER-330, 337, 361, manufactured by Dow Chemical Co., Ltd. Chemical Industry Co., Ltd. Celoxide 2021, Mitsubishi Gas Chemical Co., Ltd. TETRAD-X, C, Nippon Soda Co., Ltd. EPB-13, 27, etc. can also be used. These may be used alone or in combination of two or more, and a mixture or a block copolymer may be used.

上記不飽和モノカルボン酸(a2)としては、(メタ)アクリル酸、クロトン酸、桂皮酸や、飽和若しくは不飽和多塩基酸無水物と1分子中に1個の水酸基を有する(メタ)アクリレート類又は飽和若しくは不飽和二塩基酸と不飽和モノグリシジル化合物との半エステル化合物類との反応物が挙げられる。この反応物としては、例えば、フタル酸、テトラヒドロフタル酸、へキサヒドロフタル酸、マレイン酸、コハク酸等と、ヒドロキシエチル(メタ)アクリレート、ヒドロキシプロピル(メタ)アクリレート、トリス(ヒドロキシエチル)イソシアヌレートジ(メタ)アクリレート、グリシジル(メタ)アクリレート等とを、常法により等モル比で反応させて得られる反応物などが挙げられる。これらの不飽和モノカルボン酸は単独又は混合して用いることができる。これらの中でも、アクリル酸が好ましい。   Examples of the unsaturated monocarboxylic acid (a2) include (meth) acrylic acid, crotonic acid, cinnamic acid, and saturated or unsaturated polybasic acid anhydrides and (meth) acrylates having one hydroxyl group in one molecule. Or the reaction material of the half-ester compound of a saturated or unsaturated dibasic acid and an unsaturated monoglycidyl compound is mentioned. Examples of the reactant include phthalic acid, tetrahydrophthalic acid, hexahydrophthalic acid, maleic acid, succinic acid, hydroxyethyl (meth) acrylate, hydroxypropyl (meth) acrylate, and tris (hydroxyethyl) isocyanurate. Examples thereof include reactants obtained by reacting di (meth) acrylate, glycidyl (meth) acrylate and the like in an equimolar ratio by a conventional method. These unsaturated monocarboxylic acids can be used alone or in combination. Among these, acrylic acid is preferable.

飽和又は不飽和多塩基酸無水物としては、例えば、無水コハク酸、無水マレイン酸、テトラヒドロ無水フタル酸、無水フタル酸、メチルテトラヒドロ無水フタル酸、エチルテトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、エチルヘキサヒドロ無水フタル酸、無水イタコン酸及び無水トリメリット酸が挙げられる。   Examples of the saturated or unsaturated polybasic acid anhydride include succinic anhydride, maleic anhydride, tetrahydrophthalic anhydride, phthalic anhydride, methyltetrahydrophthalic anhydride, ethyltetrahydrophthalic anhydride, hexahydrophthalic anhydride, methylhexa Examples include hydrophthalic anhydride, ethylhexahydrophthalic anhydride, itaconic anhydride, and trimellitic anhydride.

第1の反応では、エポキシ化合物(a1)のエポキシ基と不飽和モノカルボン酸(a2)のカルボキシル基との付加反応により水酸基が生成する。第1の反応における、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)との比率は、エポキシ化合物(a1)のエポキシ基1当量に対して、不飽和モノカルボン酸(a2)が0.7〜1.05当量となる比率であることが好ましく、0.8〜1.0当量となる比率であることがより好ましい。   In the first reaction, a hydroxyl group is generated by an addition reaction between the epoxy group of the epoxy compound (a1) and the carboxyl group of the unsaturated monocarboxylic acid (a2). In the first reaction, the ratio of the epoxy compound (a1) to the unsaturated monocarboxylic acid (a2) is such that the unsaturated monocarboxylic acid (a2) is 0.1% with respect to 1 equivalent of the epoxy group of the epoxy compound (a1). The ratio is preferably 7 to 1.05 equivalent, and more preferably 0.8 to 1.0 equivalent.

エポキシ化合物(a1)と不飽和モノカルボン酸(a2)とは有機溶剤に溶解させて反応させることができる。有機溶剤としては、例えば、エチルメチルケトン、シクロヘキサノン等のケトン類、トルエン、キシレン、テトラメチルベンゼン等の芳香族炭化水素類、メチルセロソルブ、ブチルセロソルブ、メチルカルビトール、ブチルカルビトール、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、ジプロピレングリコールジエチルエーテル、トリエチレングリコールモノエチルエーテル等のグリコールエーテル類、酢酸エチル、酢酸ブチル、ブチルセロソルブアセテート、カルビトールアセテート等のエステル類、オクタン、デカンなどの脂肪族炭化水素類、及び石油エーテル、石油ナフサ、水添石油ナフサ、ソルベントナフサ等の石油系溶剤を用いることができる。   The epoxy compound (a1) and the unsaturated monocarboxylic acid (a2) can be reacted by dissolving in an organic solvent. Examples of the organic solvent include ketones such as ethyl methyl ketone and cyclohexanone, aromatic hydrocarbons such as toluene, xylene, and tetramethylbenzene, methyl cellosolve, butyl cellosolve, methyl carbitol, butyl carbitol, propylene glycol monomethyl ether, Glycol ethers such as dipropylene glycol monoethyl ether, dipropylene glycol diethyl ether and triethylene glycol monoethyl ether, esters such as ethyl acetate, butyl acetate, butyl cellosolve acetate and carbitol acetate, aliphatic carbonization such as octane and decane Hydrogen and petroleum solvents such as petroleum ether, petroleum naphtha, hydrogenated petroleum naphtha, and solvent naphtha can be used.

第1の反応では、反応を促進させるために触媒を用いることが好ましい。触媒としては、例えば、トリエチルアミン、ベンジルメチルアミン、メチルトリエチルアンモニウムクロライド、ベンジルトリメチルアンモニウムクロライド、ベンジルトリメチルアンモニウムブロマイド、ベンジルトリメチルアンモニウムアイオダイド、トリフェニルホスフィン等を用いることができる。触媒の使用量は、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)の合計100質量部に対して、0.1〜10質量部とすることが好ましい。   In the first reaction, it is preferable to use a catalyst in order to accelerate the reaction. As the catalyst, for example, triethylamine, benzylmethylamine, methyltriethylammonium chloride, benzyltrimethylammonium chloride, benzyltrimethylammonium bromide, benzyltrimethylammonium iodide, triphenylphosphine, and the like can be used. It is preferable that the usage-amount of a catalyst shall be 0.1-10 mass parts with respect to a total of 100 mass parts of an epoxy compound (a1) and unsaturated monocarboxylic acid (a2).

第1の反応において、エポキシ化合物(a1)同士又は不飽和モノカルボン酸(a2)同士、あるいはエポキシ化合物(a1)と不飽和モノカルボン酸(a2)との重合を防止するため、重合防止剤を使用することが好ましい。重合防止剤としては、例えば、ハイドロキノン、メチルハイドロキノン、ハイドロキノンモノメチルエーテル、カテコール、及びピロガロールを用いることができる。重合防止剤の使用量は、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)の合計100質量部に対して、0.01〜1質量部とすることが好ましい。第1の反応の反応温度は、60〜150℃が好ましく、80〜120℃がより好ましい。   In the first reaction, in order to prevent polymerization between the epoxy compounds (a1) or between the unsaturated monocarboxylic acids (a2) or between the epoxy compound (a1) and the unsaturated monocarboxylic acid (a2), a polymerization inhibitor is used. It is preferable to use it. As the polymerization inhibitor, for example, hydroquinone, methyl hydroquinone, hydroquinone monomethyl ether, catechol, and pyrogallol can be used. It is preferable that the usage-amount of a polymerization inhibitor shall be 0.01-1 mass part with respect to a total of 100 mass parts of an epoxy compound (a1) and unsaturated monocarboxylic acid (a2). 60-150 degreeC is preferable and, as for the reaction temperature of a 1st reaction, 80-120 degreeC is more preferable.

第1の反応では、必要に応じて不飽和モノカルボン酸(a2)と、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、ビフェニルテトラカルボン酸無水物等の多塩基酸無水物とを併用することができる。   In the first reaction, an unsaturated monocarboxylic acid (a2) and a polybasic acid anhydride such as trimellitic anhydride, pyromellitic anhydride, benzophenonetetracarboxylic anhydride, biphenyltetracarboxylic anhydride, etc., if necessary Can be used in combination.

第2の反応では、第1の反応で生成した水酸基及びエポキシ化合物(a1)中に元来ある水酸基が、飽和若しくは不飽和多塩基酸無水物(a3)の酸無水物基と半エステル反応すると推察される。ここでは、第1の反応によって得られる樹脂中の水酸基1当量に対して、0.1〜1.0当量の多塩基酸無水物(a3)を反応させることができる。多塩基酸無水物(a3)の量をこの範囲内で調製することによって、(a)成分の酸価を調整することができる。   In the second reaction, when the hydroxyl group formed in the first reaction and the hydroxyl group originally present in the epoxy compound (a1) undergo a half-ester reaction with the acid anhydride group of the saturated or unsaturated polybasic acid anhydride (a3). Inferred. Here, 0.1-1.0 equivalent of polybasic acid anhydride (a3) can be reacted with 1 equivalent of hydroxyl group in the resin obtained by the first reaction. By adjusting the amount of the polybasic acid anhydride (a3) within this range, the acid value of the component (a) can be adjusted.

(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂としては、CCR−1219H、CCR−1218H、CCR−1159H、CCR−1222H、PCR−1050、TCR−1335H、ZAR−1035、ZAR−2001H、ZFR−1185及びZCR−1569H(以上、日本化薬株式会社製、商品名)等が商業的に入手可能である。   (A) As resin containing a carboxyl group and an ethylenically unsaturated group, CCR-1219H, CCR-1218H, CCR-1159H, CCR-1222H, PCR-1050, TCR-1335H, ZAR-1035, ZAR-2001H ZFR-1185 and ZCR-1569H (Nippon Kayaku Co., Ltd., trade name) are commercially available.

(b)光重合開始剤としては、使用する露光機の光波長にあわせたものであれば特に制限はなく、公知のものを利用することができる。具体的には、ベンゾフェノン、N,N’−テトラアルキル−4,4’−ジアミノベンゾフェノン、2−ベンジル−2−ジメチルアミノ−1−(4−モルホリノフェニル)−ブタノン−1、2−メチル−1−[4−(メチルチオ)フェニル]−2−モルホリノ−プロパノン−1、4,4’−ビス(ジメチルアミノ)ベンゾフェノン(ミヒラーケトン)、4,4’−ビス(ジエチルアミノ)ベンゾフェノン、4−メトキシ−4’−ジメチルアミノベンゾフェノン等の芳香族ケトン類、アルキルアントラキノン、フェナントレンキノン等のキノン類、ベンゾイン、アルキルベンゾイン等のベンゾイン化合物、ベンゾインアルキルエーテル、ベンゾインフェニルエーテル等のベンゾインエーテル化合物、ベンジルジメチルケタール等のベンジル誘導体、2−(o−クロロフェニル)−4,5−ジフェニルイミダゾール二量体、2−(o−クロロフェニル)−4,5−ジ(m−メトキシフェニル)イミダゾール二量体、2−(o−フルオロフェニル)−4,5−ジフェニルイミダゾール二量体、2−(o−メトキシフェニル)−4,5−ジフェニルイミダゾール二量体、2,4−ジ(p−メトキシフェニル)−5−フェニルイミダゾール二量体、2−(2,4−ジメトキシフェニル)−4,5−ジフェニルイミダゾール二量体等の2,4,5−トリアリールイミダゾール二量体、N−フェニルグリシン、N−フェニルグリシン誘導体、9−フェニルアクリジン等のアクリジン誘導体、1,2−オクタンジオン,1−[4−(フェニルチオ)−,2−(o−ベンゾイルオキシム)]等のオキシムエステル類、7−ジエチルアミノ−4−メチルクマリン等のクマリン系化合物、2,4−ジエチルチオキサントン等のチオキサントン系化合物、2,4,6−トリメチルベンゾイル−ジフェニル−ホスフィンオキサイド等のアシルホスフィンオキサイド系化合物、オキシムエステルを有する化合物などが挙げられ、これらは単独で又は二種類以上を組み合わせて用いることができる。   The (b) photopolymerization initiator is not particularly limited as long as it matches the light wavelength of the exposure machine to be used, and known ones can be used. Specifically, benzophenone, N, N′-tetraalkyl-4,4′-diaminobenzophenone, 2-benzyl-2-dimethylamino-1- (4-morpholinophenyl) -butanone-1, 2-methyl-1 -[4- (methylthio) phenyl] -2-morpholino-propanone-1,4,4'-bis (dimethylamino) benzophenone (Michler ketone), 4,4'-bis (diethylamino) benzophenone, 4-methoxy-4 ' -Aromatic ketones such as dimethylaminobenzophenone, quinones such as alkylanthraquinone and phenanthrenequinone, benzoin compounds such as benzoin and alkylbenzoin, benzoin ether compounds such as benzoin alkyl ether and benzoin phenyl ether, and benzyl derivatives such as benzyldimethyl ketal 2- (o-chlorophenyl) -4,5-diphenylimidazole dimer, 2- (o-chlorophenyl) -4,5-di (m-methoxyphenyl) imidazole dimer, 2- (o-fluorophenyl) -4,5-diphenylimidazole dimer, 2- (o-methoxyphenyl) -4,5-diphenylimidazole dimer, 2,4-di (p-methoxyphenyl) -5-phenylimidazole dimer, 2,4,5-triarylimidazole dimer such as 2- (2,4-dimethoxyphenyl) -4,5-diphenylimidazole dimer, N-phenylglycine, N-phenylglycine derivative, 9-phenylacridine Oximes such as acridine derivatives such as 1,2-octanedione, 1- [4- (phenylthio)-, 2- (o-benzoyloxime)] Stearls, coumarin compounds such as 7-diethylamino-4-methylcoumarin, thioxanthone compounds such as 2,4-diethylthioxanthone, acylphosphine oxide compounds such as 2,4,6-trimethylbenzoyl-diphenyl-phosphine oxide, The compound which has oxime ester is mentioned, These can be used individually or in combination of 2 or more types.

レジスト形状をより良好にする観点から、オキシムエステルを有する化合物を用いることが好ましい。オキシムエステルを有する化合物としては、例えば、2−(アセチルオキシイミノメチル)チオキサンテン−9−オン、1,2−オクタンジオン,1−[4−(フェニルチオ)−,2−(O−ベンゾイルオキシム)]及びエタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル],−1−(O−アセチルオキシムが挙げられる。市販品としては、IRGACURE−OXE01、IRGACURE−OXE02(いずれもBASF(株)社製)等が挙げられる。   From the viewpoint of making the resist shape better, it is preferable to use a compound having an oxime ester. Examples of the compound having an oxime ester include 2- (acetyloxyiminomethyl) thioxanthen-9-one, 1,2-octanedione, 1- [4- (phenylthio)-, 2- (O-benzoyloxime). And 1- [9-ethyl-6- (2-methylbenzoyl) -9H-carbazol-3-yl],-1- (O-acetyloxime. Commercially available products include IRGACURE-OXE01, IRGACURE-OXE02 (both manufactured by BASF Corporation) and the like.

(c)熱硬化剤としては、エポキシ化合物、オキセタン化合物、ベンゾオキサジン化合物、オキサゾリン化合物、環状カーボナート化合物、ブロック化イソシアネート、メラミン誘導体等が使用できる。   (C) As a thermosetting agent, an epoxy compound, an oxetane compound, a benzoxazine compound, an oxazoline compound, a cyclic carbonate compound, a blocked isocyanate, a melamine derivative, or the like can be used.

エポキシ化合物としては、例えば、ビスフェノールAジグリシジルエーテル等のビスフェノールA型エポキシ樹脂、ビスフェノールFジグリシジルエーテル等のビスフェノールF型エポキシ樹脂、ビスフェノールSジグリシジルエーテル等のビスフェノールS型エポキシ樹脂、ビフェノールジグリシジルエーテル等のビフェノール型エポキシ樹脂、ビキシレノールジグリシジルエーテル等のビキシレノール型エポキシ樹脂、水添ビスフェノールAグリシジルエーテル等の水添ビスフェノールA型エポキシ樹脂、及び、それらの二塩基酸変性ジグリシジルエーテル型エポキシ樹脂などが挙げられる。これらは単独で又は2種類以上を組み合わせて使用される。これらの化合物としては市販のものを用いることができる。例えば、ビスフェノールAジグリシジルエーテルとしてはエピコート828,エピコート1001及びエピコート1002(いずれもジャパンエポキシレジン社製、商品名)等を挙げることができる。ビスフェノールFジグリシジルエーテルとしてはエピコート807(ジャパンエポキシレジン社製、商品名)等を挙げることができ、ビスフェノールSジグリシジルエーテルとしてはEBPS−200(日本化薬社製、商品名)及びエピクロンEXA−1514(大日本インキ化学工業社製、商品名)等を挙げることができる。また、ビフェノールジグリシジルエーテルとしてはYL−6121(ジャパンエポキシレジン社製、商品名)等を挙げることができ、ビキシレノールジグリシジルエーテルとしてはYX−4000(ジャパンエポキシレジン社製、商品名)等を挙げることができる。さらに、水添ビスフェノールAグリシジルエーテルとしてはST−2004及びST−2007(いずれも東都化成社製、商品名)等を挙げることができ、上述した二塩基酸変性ジグリシジルエーテル型エポキシ樹脂としてはST−5100及びST−5080(いずれも東都化成社製、商品名)等を挙げることができる。   Examples of the epoxy compound include bisphenol A type epoxy resins such as bisphenol A diglycidyl ether, bisphenol F type epoxy resins such as bisphenol F diglycidyl ether, bisphenol S type epoxy resins such as bisphenol S diglycidyl ether, and biphenol diglycidyl ether. Biphenol type epoxy resins such as bixylenol type diglycidyl ether, hydrogenated bisphenol A type epoxy resins such as hydrogenated bisphenol A glycidyl ether, and dibasic acid-modified diglycidyl ether type epoxy resins thereof Etc. These may be used alone or in combination of two or more. Commercially available compounds can be used as these compounds. For example, examples of bisphenol A diglycidyl ether include Epicoat 828, Epicoat 1001, and Epicoat 1002 (all manufactured by Japan Epoxy Resin Co., Ltd.). Examples of bisphenol F diglycidyl ether include Epicoat 807 (trade name, manufactured by Japan Epoxy Resin Co., Ltd.). Examples of bisphenol S diglycidyl ether include EBPS-200 (trade name, manufactured by Nippon Kayaku Co., Ltd.) and Epicron EXA-. 1514 (trade name, manufactured by Dainippon Ink & Chemicals, Inc.). Examples of biphenol diglycidyl ether include YL-6121 (trade name, manufactured by Japan Epoxy Resin Co., Ltd.), and examples of bixylenol diglycidyl ether include YX-4000 (trade name, manufactured by Japan Epoxy Resin Co., Ltd.). Can be mentioned. Furthermore, examples of the hydrogenated bisphenol A glycidyl ether include ST-2004 and ST-2007 (both manufactured by Tohto Kasei Co., Ltd., trade names), and the dibasic acid-modified diglycidyl ether type epoxy resin described above is ST. -5100 and ST-5080 (both manufactured by Tohto Kasei Co., Ltd., trade names).

またオキセタン化合物の例としては、一分子中にオキセタン環を2つ以上有するものは全て含まれ、3−エチル−3−ヒドロキシメチルオキセタン、1,4−ビス{[(3−エチル−3−オキセタニル)メトキシ]メチル}ベンゼン、3−エチル−3−(2−エチルヘキシルメチル)オキセタン、1,4−ベンゼンジカルボン酸 ビス[(3−エチル−3−オキセタニル)メチル]エステル等を挙げることができる。具体的な例としては、東亜合成(株)製のアロンオキセタンシリーズや宇部興産のエタナコールオキセタンシリーズがある。オキセタン化合物を用いる場合には、反応性が低いため、トリフェニルホスフィン等の硬化触媒を用いても良い。   Examples of oxetane compounds include all compounds having two or more oxetane rings in one molecule, such as 3-ethyl-3-hydroxymethyloxetane, 1,4-bis {[(3-ethyl-3-oxetanyl ) Methoxy] methyl} benzene, 3-ethyl-3- (2-ethylhexylmethyl) oxetane, 1,4-benzenedicarboxylic acid bis [(3-ethyl-3-oxetanyl) methyl] ester, and the like. Specific examples include the Aron Oxetane series manufactured by Toa Gosei Co., Ltd. and the Etanacol Oxetane series manufactured by Ube Industries. When an oxetane compound is used, a curing catalyst such as triphenylphosphine may be used because of low reactivity.

ブロック化イソシアネートは、常温では不活性であるが加熱するとブロック剤が可逆的に解離してイソシアネート基を再生するもので、用いられるイソシアネート化合物としては、イソシアヌレート型、ビウレット型、アダクト型が挙げられるが密着性の見地からはイソシアヌレート型が好ましい。これらは、単独で又は2種類以上で使用される。上記ブロック剤としては、ジケトン類、オキシム類、フェノール類、アルカノール類及びカプロラクタム類から選ばれる少なくとも一種の化合物が挙げられる。具体的には、メチルエチルケトンオキシム、ε−カプロラクタム等が挙げられる。ブロック型イソシアネートは市販品として容易に入手可能であり、例えば、スミジュールBL−3175、デスモジュールTPLS−2957、TPLS−2062、TPLS−2957、TPLS−2078、BL4165、TPLS2117、BL1100,BL1265、デスモサーム2170、デスモサーム2265(住友バイエルウレタン社製商品名)、コロネート2512、コロネート2513、コロネート2520(日本ポリウレタン工業社製商品名)、B−830、B−815、B−846、B−870、B−874、B−882(三井武田ケミカル社製商品名)、デュラネートTPA−B80E、デュラネート17B−60PX(旭化成ケミカルズ社製)等が挙げられる。ブロック剤の解離温度は120〜200℃のものが好ましい。   The blocked isocyanate is inactive at room temperature, but when heated, the blocking agent reversibly dissociates and regenerates the isocyanate group. Examples of the isocyanate compound used include isocyanurate type, biuret type, and adduct type. However, the isocyanurate type is preferable from the viewpoint of adhesion. These may be used alone or in combination of two or more. Examples of the blocking agent include at least one compound selected from diketones, oximes, phenols, alkanols, and caprolactams. Specific examples include methyl ethyl ketone oxime and ε-caprolactam. Block type isocyanate is easily available as a commercial product, for example, Sumidur BL-3175, Desmodur TPLS-2957, TPLS-2062, TPLS-2957, TPLS-2078, BL4165, TPLS2117, BL1100, BL1265, Desmotherm 2170. , Desmotherm 2265 (trade name, manufactured by Sumitomo Bayer Urethane Co., Ltd.), Coronate 2512, Coronate 2513, Coronate 2520 (trade name, manufactured by Nippon Polyurethane Industry Co., Ltd.), B-830, B-815, B-846, B-870, B-874 , B-882 (trade name, manufactured by Mitsui Takeda Chemical Co., Ltd.), Duranate TPA-B80E, Duranate 17B-60PX (Asahi Kasei Chemicals Corporation), and the like. The dissociation temperature of the blocking agent is preferably 120 to 200 ° C.

メラミン誘導体としては、メラミン、尿素、ベンゾグアナミン等のアミノ基含有化合物にアルデヒドを反応させて得られる初期縮合物である。例えば、トリメチロールメラミン樹脂、テトラメチロールメラミン樹脂、ヘキサメチロールメラミン樹脂、ヘキサメトキシメチルメラミン樹脂、ヘキサブトキシメチルメラミン樹脂、N,N′−ジメチロール尿素樹脂、サイメル300、サイメル301、サイメル303、サイメル325、サイメル350等のメラミン樹脂(三井東圧サイメル社製メラミン樹脂の商品名)、メラン523、メラン623、メラン2000等のメラミン樹脂(日立化成工業社製メラミン樹脂の商品名)、メラン18等の尿素樹脂(日立化成工業社製尿素樹脂の商品名)、メラン362A等のベンゾグアナミン樹脂(日立化成工業社製ベンゾグアナミン樹脂の商品名)などが挙げられる。特に好ましいアミノ樹脂としては、ヘキサメトキシメチルメラミン樹脂を挙げることができる。   The melamine derivative is an initial condensate obtained by reacting an aldehyde with an amino group-containing compound such as melamine, urea or benzoguanamine. For example, trimethylol melamine resin, tetramethylol melamine resin, hexamethylol melamine resin, hexamethoxymethyl melamine resin, hexabutoxymethyl melamine resin, N, N'-dimethylol urea resin, Cymel 300, Cymel 301, Cymel 303, Cymel 325, Melamine resin such as Cymel 350 (trade name of melamine resin manufactured by Mitsui Toatsu Cymel Co.), Melamine resin such as Melan 523, Melan 623, Melan 2000 (trade name of Melamine resin manufactured by Hitachi Chemical Co., Ltd.), Urea such as Melan 18 Resin (trade name of urea resin manufactured by Hitachi Chemical Co., Ltd.), benzoguanamine resin such as Melan 362A (trade name of benzoguanamine resin manufactured by Hitachi Chemical Co., Ltd.), and the like. A particularly preferred amino resin includes hexamethoxymethyl melamine resin.

(d)無機フィラーとしては、例えば、硫酸バリウム、チタン酸バリウム、粉状酸化珪素、無定形シリカ、タルク、クレー、焼成カオリン、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、雲母粉等の無機充填剤が使用できる。特に望ましくは、シリカフィラーで一次粒径のまま、凝集することなく樹脂中に分散させるために、シランカップリング剤を用いたものが望ましい。最大粒径は更に2μm以下であることが好ましく、更に1μm以下であることが望ましい。また、平均粒径としては、400nm以下であることが解像度の点で好ましく、更に100nm以下であることが望ましい。最大粒径が小さいほど、デスミア処理後の表面が平滑となり、その後のフリップチップ実装時にアンダーフィルムの充填し易くなる傾向にある。   (D) Examples of inorganic fillers include barium sulfate, barium titanate, powdered silicon oxide, amorphous silica, talc, clay, calcined kaolin, magnesium carbonate, calcium carbonate, aluminum oxide, aluminum hydroxide, and mica powder. Inorganic fillers can be used. It is particularly desirable to use a silane coupling agent in order to disperse the silica particle in the resin without agglomeration while maintaining the primary particle size. The maximum particle size is preferably 2 μm or less, more preferably 1 μm or less. The average particle size is preferably 400 nm or less in terms of resolution, and more preferably 100 nm or less. The smaller the maximum particle size, the smoother the surface after desmear treatment, and it tends to be easier to fill the under film during subsequent flip chip mounting.

シランカップリング剤としては、一般的に入手可能なものを用いることができ、例えば、アルキルシラン、アルコキシシラン、ビニルシラン、エポキシシラン、アミノシラン、アクリルシラン、メタクリルシラン、メルカプトシラン、スルフィドシラン、イソシアネートシラン、サルファーシラン、スチリルシラン、アルキルクロロシラン等が使用可能である。具体的な化合物名としては、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリエトキシシラン、メチルトリフェノキシシラン、エチルトリメトキシシラン、n−プロピルトリメトキシシラン、ジイソプロピルジメトキシシラン、イソブチルトリメトキシシラン、ジイソブチルジメトキシシラン、イソブチルトリエトキシシラン、n−ヘキシルトリメトキシシラン、n−ヘキシルトリエトキシシラン、シクロヘキシルメチルジメトキシシラン、n−オクチルトリエトキシシラン、n−ドデシルメトキシシラン、フェニルトリメトキシシラン、ジフェニルジメトキシシラン、トリフェニルシラノール、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、n−オクチルジメチルクロロシラン、テトラエトキシシラン、3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、3−(2−アミノエチル)アミノプロピルトリメトキシシラン、3−(2−アミノエチル)アミノプロピルメチルジメトキシシラン、3−フェニルアミノプロピルトリメトキシシラン、3−グリシドキシプロピルトリメトキシシラン、3−グリシドキシプロピルメチルジメトキシシラン、3−グリシドキシプロピルトリエトキシシラン、3−グリシドキシプロピルメチルジエトキシシラン、ビス(3−(トリエトキシシリル)プロピル)ジスルフィド、ビス(3−(トリエトキシシリル)プロピル)テトラスルフィド、ビニルトリアセトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリイソプロポキシシラン、アリルトリメトキシシラン、ジアリルジメチルシラン、3−メタクリロキシプロピルトリメトキシシラン、3−メタクリロキシプロピルメチルジメトキシシラン、3−メタクリロキシプロピルトリエトキシシラン、3−メルカプトプロピルトリメトキシシラン、3−メルカプトプロピルメチルジメトキシシラン、3−メルカプトプロピルトリエトキシシラン、N−(1,3−ジメチルブチリデン)−3−アミノプロピルトリエトキシシラン、アミノシラン等がある。   As the silane coupling agent, generally available ones can be used, for example, alkyl silane, alkoxy silane, vinyl silane, epoxy silane, amino silane, acrylic silane, methacryl silane, mercapto silane, sulfide silane, isocyanate silane, Sulfur silane, styryl silane, alkylchlorosilane, and the like can be used. Specific compound names include methyltrimethoxysilane, dimethyldimethoxysilane, trimethylmethoxysilane, methyltriethoxysilane, methyltriphenoxysilane, ethyltrimethoxysilane, n-propyltrimethoxysilane, diisopropyldimethoxysilane, isobutyltrimethoxy. Silane, diisobutyldimethoxysilane, isobutyltriethoxysilane, n-hexyltrimethoxysilane, n-hexyltriethoxysilane, cyclohexylmethyldimethoxysilane, n-octyltriethoxysilane, n-dodecylmethoxysilane, phenyltrimethoxysilane, diphenyldimethoxy Silane, triphenylsilanol, methyltrichlorosilane, dimethyldichlorosilane, trimethylchlorosilane, n-octyldi Tylchlorosilane, tetraethoxysilane, 3-aminopropyltrimethoxysilane, 3-aminopropyltriethoxysilane, 3- (2-aminoethyl) aminopropyltrimethoxysilane, 3- (2-aminoethyl) aminopropylmethyldimethoxysilane , 3-phenylaminopropyltrimethoxysilane, 3-glycidoxypropyltrimethoxysilane, 3-glycidoxypropylmethyldimethoxysilane, 3-glycidoxypropyltriethoxysilane, 3-glycidoxypropylmethyldiethoxysilane Bis (3- (triethoxysilyl) propyl) disulfide, bis (3- (triethoxysilyl) propyl) tetrasulfide, vinyltriacetoxysilane, vinyltrimethoxysilane, vinyltriethoxysilane, Lutriisopropoxysilane, allyltrimethoxysilane, diallyldimethylsilane, 3-methacryloxypropyltrimethoxysilane, 3-methacryloxypropylmethyldimethoxysilane, 3-methacryloxypropyltriethoxysilane, 3-mercaptopropyltrimethoxysilane, 3 -Mercaptopropylmethyldimethoxysilane, 3-mercaptopropyltriethoxysilane, N- (1,3-dimethylbutylidene) -3-aminopropyltriethoxysilane, aminosilane and the like.

用いるシランカップリング剤として望ましいものは、感光性樹脂組成物に含まれる(a)エチレン性不飽和基とカルボキシル基を有する光反応性の樹脂のカルボキシル基と反応する種類のものが好ましく、例えば、メタクリルシラン、エポキシシラン、メルカプトシラン、イソシアネートシランが望ましい。これらのシランカップリング剤は、シリカと樹脂の結合を強めるため、永久マスクレジストとした際に膜の強度を強め、また同時に熱膨張係数を大きく低減することが可能である。   What is desirable as the silane coupling agent to be used is preferably a kind that reacts with the carboxyl group of the photoreactive resin having (a) an ethylenically unsaturated group and a carboxyl group contained in the photosensitive resin composition. Methacrylic silane, epoxy silane, mercaptosilane, and isocyanate silane are desirable. Since these silane coupling agents strengthen the bond between silica and the resin, it is possible to increase the strength of the film when used as a permanent mask resist, and at the same time, greatly reduce the thermal expansion coefficient.

以上説明したように、この半導体素子の製造方法では、支持体1上に少なくとも一つ以上の半導体素子3を、半導体素子3の回路面S1の反対面S2側と支持体1とを対向するように配置する配置工程と、半導体素子3の回路面S1上に、封止材となる絶縁性の感光性樹脂組成物により第1の絶縁層4を形成することで、半導体素子3の回路面S1を封止する封止工程と、支持体1を半導体素子3から剥離し、半導体素子3の反対面S2を露出させる剥離工程と、を備えている。これにより、封止工程において半導体素子3の封止及び第1の絶縁層4の形成を一括で行いながら、剥離工程において半導体素子3の反対面S2を容易に露出することができる。よって、図6〜11に示される従来の半導体装置200の製造方法と比較して、再配線形成された半導体装置100を薄型化させながら効率よく製造できる。また、上記製造方法によれば、図11(b)に示される半導体装置200と比べて、半導体素子3の反対面S2が封止されていないため、反りを抑えながら、放熱性を高めた半導体装置を製造することができる。   As described above, in this method of manufacturing a semiconductor element, at least one or more semiconductor elements 3 are placed on the support 1 so that the surface 1 opposite to the circuit surface S1 of the semiconductor element 3 faces the support 1. The first insulating layer 4 is formed of an insulating photosensitive resin composition serving as a sealing material on the circuit surface S1 of the semiconductor element 3 and the circuit surface S1 of the semiconductor element 3. And a peeling step of peeling the support 1 from the semiconductor element 3 to expose the opposite surface S2 of the semiconductor element 3. Thereby, the opposite surface S2 of the semiconductor element 3 can be easily exposed in the peeling process while the semiconductor element 3 is sealed and the first insulating layer 4 is formed in the sealing process. Therefore, as compared with the manufacturing method of the conventional semiconductor device 200 shown in FIGS. 6 to 11, the semiconductor device 100 with the rewiring formed thereon can be efficiently manufactured while reducing the thickness. Further, according to the above manufacturing method, since the opposite surface S2 of the semiconductor element 3 is not sealed as compared with the semiconductor device 200 shown in FIG. 11B, a semiconductor with improved heat dissipation while suppressing warpage. The device can be manufactured.

また、本実施形態では、配置工程の前工程として、支持体1の表面に、半導体素子3と支持体1とを仮固定させるための仮固定用フィルム2を形成する工程を更に備えている。これにより、半導体素子と支持体とが仮固定されるため、半導体装置を製造する際の信頼性を高めることができる。   Moreover, in this embodiment, the process of forming the film 2 for temporary fixing for temporarily fixing the semiconductor element 3 and the support body 1 on the surface of the support body 1 is further provided as a pre-process of an arrangement | positioning process. Thereby, since a semiconductor element and a support body are temporarily fixed, the reliability at the time of manufacturing a semiconductor device can be improved.

また、本実施形態では、開口形成工程の後工程として、第1の絶縁層4上に、配線パターンの下地となるシード層5を形成する工程を更に備えている。これにより、シード層5の表面に金属膜を成長させることで厚みが0.1μm以上の配線パターン7を形成することができる。   Further, in the present embodiment, as a step subsequent to the opening forming step, a step of forming a seed layer 5 serving as a base of the wiring pattern on the first insulating layer 4 is further provided. Thereby, the wiring pattern 7 having a thickness of 0.1 μm or more can be formed by growing a metal film on the surface of the seed layer 5.

また、半導体装置100は、本実施形態に係る方法により得られること特徴としている。このような半導体装置100によれば、図11(b)に示される従来の半導体装置200と比べて、薄型化でき、反りを抑えながら、放熱性を高めることができる。   The semiconductor device 100 is obtained by the method according to the present embodiment. According to such a semiconductor device 100, compared to the conventional semiconductor device 200 shown in FIG. 11B, the thickness can be reduced, and heat dissipation can be enhanced while suppressing warpage.

以上、本発明に係る半導体装置の製造方法及び感光性樹脂組成物の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。   As mentioned above, although the suitable embodiment of the manufacturing method of the semiconductor device and photosensitive resin composition concerning this invention was described, this invention is not necessarily limited to embodiment mentioned above, In the range which does not deviate from the meaning Changes may be made as appropriate.

例えば、上記実施形態では、第1の絶縁層4に開口4hを設けた後、剥離工程を行ったが、剥離工程を行うタイミングはこれに限られず、半導体素子3の回路面S1を封止した後、半導体装置20を個片化する前であればどのタイミングで剥離工程を行っても構わない。例えば、半導体素子3の回路面S1を封止した直後に剥離工程を行う場合、封止工程を行った直後の図1(c)の状態において、まず、図5(a)に示すように、支持体1を仮固定用フィルム2から剥離した後、図5(b)に示すように、仮固定用フィルム2を半導体素子3から剥離し、半導体素子3の反対面S2を露出させる。次いで、図5(c)に示すように、半導体素子3の反対面S2を露出した状態で、第1の絶縁層4に開口4hを形成する   For example, in the above embodiment, the peeling process is performed after providing the opening 4h in the first insulating layer 4, but the timing of performing the peeling process is not limited to this, and the circuit surface S1 of the semiconductor element 3 is sealed. Thereafter, the peeling step may be performed at any timing before the semiconductor device 20 is separated. For example, when the peeling process is performed immediately after sealing the circuit surface S1 of the semiconductor element 3, in the state of FIG. 1C immediately after the sealing process is performed, first, as shown in FIG. After the support 1 is peeled from the temporarily fixing film 2, the temporarily fixing film 2 is peeled from the semiconductor element 3 to expose the opposite surface S <b> 2 of the semiconductor element 3 as shown in FIG. 5B. Next, as shown in FIG. 5C, an opening 4h is formed in the first insulating layer 4 with the opposite surface S2 of the semiconductor element 3 exposed.

続いて、本発明に係る半導体装置の製造方法、半導体装置、及び感光性樹脂組成物の実施例について説明する。   Then, the manufacturing method of the semiconductor device concerning this invention, a semiconductor device, and the Example of the photosensitive resin composition are demonstrated.

<仮固定用フィルム付き支持体の準備>
まず、支持体1として直径220mm、厚み1.5mmのSUS板を準備した。次に、SUS板の片側に仮固定層である仮固定用フィルム2を、ラミネータを用いて貼り付けた(図1(a)参照)。SUS板からはみ出した仮固定用フィルム2については、カッターナイフで切り離した。
<Preparation of support with film for temporary fixing>
First, a SUS plate having a diameter of 220 mm and a thickness of 1.5 mm was prepared as the support 1. Next, a temporary fixing film 2 as a temporary fixing layer was attached to one side of the SUS plate using a laminator (see FIG. 1A). The temporarily fixing film 2 protruding from the SUS plate was cut off with a cutter knife.

<半導体素子の配置>
次いで、図1(b)に示すように、7.3mm×7.3mmの半導体素子3(株式会社ウォルツ製 CC80−0101JY)を半導体素子3の反対面S2側と仮固定用フィルム2とが貼り合わさるように格子状に配置した。半導体素子3の搭載数は293個、ピッチは縦方向、横方向ともに9.6mmとした。半導体素子3の配置にはダイソーター(キヤノンマシナリー株式会社製 CAP3500)を用いた。配置時の荷重は半導体素子1個当り1kgfとした。
<Arrangement of semiconductor elements>
Next, as shown in FIG. 1B, the semiconductor element 3 (CC80-0101JY manufactured by Waltz Co., Ltd.) having a size of 7.3 mm × 7.3 mm is attached to the opposite surface S2 side of the semiconductor element 3 and the temporarily fixing film 2. Arranged in a grid so that they fit together. The number of semiconductor elements 3 mounted was 293, and the pitch was 9.6 mm in both the vertical and horizontal directions. A die sorter (CAP3500 manufactured by Canon Machinery Co., Ltd.) was used for the placement of the semiconductor element 3. The load at the time of arrangement was 1 kgf per semiconductor element.

<フィルム状感光性樹脂組成物の製造>
半導体素子3の回路面S1を覆うように封止し、第1の絶縁層4を形成するために用いる感光性樹脂組成物として、以下に示すものを調製した。
<Manufacture of a film-like photosensitive resin composition>
What was shown below was prepared as a photosensitive resin composition which is sealed so as to cover the circuit surface S1 of the semiconductor element 3 and used to form the first insulating layer 4.

感光性樹脂組成物A:(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート(CCR−1219H、日本化薬株式会社製、商品名)を、(b)光開始剤成分として、2,4,6−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド(ダロキュアTPO、チバ・ジャパン社製、商品名)、エタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル]−,1−(o−アセチルオキシム)(イルガキュアOXE−02、チバ・ジャパン社製、商品名)を、(c)熱硬化剤として、ビフェノール型エポキシ樹脂(YX−4000、ジャパンエポキシレジン株式会社製、商品名)を用いた。(d)無機フィラーとしては、平均粒径が50nm、ビニルシランでシランカップリング処理したシリカフィラーを用いた。なお、(d)無機フィラーは、感光性樹脂組成物100質量%に対し、30重量%になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計「UPA−EX150」(日機装株式会社製)、及びレーザ回折散乱式マイクロトラック粒度分布計「MT−3100」(日機装株式会社製)を用いて測定し、最大粒径が1μm以下となっていることを確認した。 Photosensitive resin composition A: (a) As a resin containing a carboxyl group and an ethylenically unsaturated group, an acid-modified cresol novolac epoxy acrylate (CCR-1219H, manufactured by Nippon Kayaku Co., Ltd., trade name) (B) As a photoinitiator component, 2,4,6-trimethylbenzoyl-diphenyl-phosphine oxide (Darocur TPO, manufactured by Ciba Japan, trade name), ethanone, 1- [9-ethyl-6- (2 -Methylbenzoyl) -9H-carbazol-3-yl]-, 1- (o-acetyloxime) (Irgacure OXE-02, product name, manufactured by Ciba Japan Co., Ltd.) is used as a (c) thermosetting agent, and a biphenol type Epoxy resin (YX-4000, manufactured by Japan Epoxy Resin Co., Ltd., trade name) was used. (D) As the inorganic filler, a silica filler having an average particle diameter of 50 nm and silane coupling treated with vinylsilane was used. In addition, (d) inorganic filler was mix | blended so that it might become 30 weight% with respect to 100 mass% of photosensitive resin compositions. The dispersion state was measured using a dynamic light scattering nanotrack particle size distribution analyzer “UPA-EX150” (manufactured by Nikkiso Co., Ltd.) and a laser diffraction scattering type microtrack particle size distribution meter “MT-3100” (manufactured by Nikkiso Co., Ltd.). Measurement was performed and it was confirmed that the maximum particle size was 1 μm or less.

感光性樹脂組成物B:(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光開始剤成分、(c)熱硬化剤は、感光性樹脂組成物Aと同様のものを用いた。(d)無機フィラーとしては、平均粒径が300nmの硫酸バリウムを、スターミルLMZ(アシザワファインテック株式会社製)で、直径1.0mmのジルコニアビーズを用い、周速12m/sにて3時間分散して調整した。分散状態を、感光性樹脂組成物Aと同様の方法で測定し、最大粒径が2μmであることを確認した。   Photosensitive resin composition B: (a) resin containing carboxyl group and ethylenically unsaturated group, (b) photoinitiator component, (c) thermosetting agent are the same as those of photosensitive resin composition A Was used. (D) As an inorganic filler, barium sulfate having an average particle size of 300 nm is dispersed with Starmill LMZ (manufactured by Ashizawa Finetech Co., Ltd.) using zirconia beads having a diameter of 1.0 mm at a peripheral speed of 12 m / s for 3 hours. And adjusted. The dispersion state was measured by the same method as that for the photosensitive resin composition A, and it was confirmed that the maximum particle size was 2 μm.

感光性樹脂組成物C:(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光開始剤成分、(c)熱硬化剤は、感光性樹脂組成物Aと同様のものを用いた。(d)無機フィラーとしては、平均粒径が1μmの結晶性シリカを、スターミルLMZ(アシザワファインテック株式会社製)で、直径1.0mmのジルコニアビーズを用い、周速12m/sにて3時間分散して調整した。分散状態を、感光性樹脂組成物Aと同様の方法で測定し、最大粒径が10〜15μmであることを確認した。   Photosensitive resin composition C: (a) resin containing carboxyl group and ethylenically unsaturated group, (b) photoinitiator component, (c) thermosetting agent are the same as those of photosensitive resin composition A Was used. (D) As an inorganic filler, crystalline silica having an average particle diameter of 1 μm is used with Starmill LMZ (manufactured by Ashizawa Finetech Co., Ltd.), using zirconia beads having a diameter of 1.0 mm, and a peripheral speed of 12 m / s for 3 hours. Distributed and adjusted. The dispersion state was measured by the same method as that for the photosensitive resin composition A, and it was confirmed that the maximum particle size was 10 to 15 μm.

支持層である16μm厚のポリエチレンテレフタレートフィルム(G2−16、帝人社製、商品名)上に、得られた感光性樹脂組成物A〜Cの溶液をそれぞれ均一に塗布することにより感光性樹脂組成物層を形成し、それを、熱風対流式乾燥機を用いて100℃で約10分間乾燥した。感光性樹脂組成物層の乾燥後の膜厚は、30μmであった。   A photosensitive resin composition is obtained by uniformly coating the obtained solutions of photosensitive resin compositions A to C on a 16 μm-thick polyethylene terephthalate film (G2-16, manufactured by Teijin Ltd., trade name) as a support layer. A material layer was formed and dried for about 10 minutes at 100 ° C. using a hot air convection dryer. The film thickness after drying of the photosensitive resin composition layer was 30 μm.

続いて、感光性樹脂組成物層の支持層と接している側とは反対側の表面上に、ポリエチレンフィルム(NF−15、タマポリ社製、商品名)を保護フィルムとして貼り合わせ、感光性フィルム状の感光性樹脂組成物を得た。   Subsequently, on the surface of the photosensitive resin composition layer opposite to the side in contact with the support layer, a polyethylene film (NF-15, manufactured by Tamapoly Co., Ltd., trade name) is bonded as a protective film, and the photosensitive film A photosensitive resin composition was obtained.

得られたフィルム状の感光性樹脂組成物を用いて、半導体素子3の回路面S1を覆うように封止して、感光性樹脂組成物からなる第1の絶縁層4を形成した(図1(c)参照)。詳細には、まず、感光性樹脂組成物A,B又はCからなるフィルム状の感光性樹脂組成物の保護フィルムのみを剥がし、半導体素子3の回路面S1上にフィルム状の感光性樹脂組成物を載置した。プレス式真空ラミネータ(MVLP−500、名機製作所製、商品名)を用いて半導体素子3の回路面S1上、及び半導体素子3間に感光性樹脂組成物を充填した。プレス条件は、プレス熱板温度50〜80℃、真空引き時間20秒、ラミネートプレス時間5〜30秒、気圧4kPa以下、圧着圧力0.1〜0.4MPaとした。次いで、図2(a)に示すように、第1の絶縁層4に露光処理及び現像処理を施すことによって、第1の絶縁層4の表面4sから半導体素子3の回路面S1にまで至る開口4hを設け、第1の絶縁層パターン4aを形成した。その後、オーク製作所社製紫外線照射装置を使用して1J/cmのエネルギー量で紫外線照射を行った。次いで、図2(b)に示すように、仮固定用フィルム2から支持体1を剥離した。そして、図2(c)に示すように、半導体素子3から仮固定用フィルム2を剥離し、半導体素子3の反対面S2を露出させた。支持体1及び仮固定用フィルム2の剥離は、200℃のホットプレート上で行った。次いで、クリーンオーブンで120〜170℃、30分〜1時間の熱硬化を行った。 Using the obtained film-like photosensitive resin composition, sealing was performed so as to cover the circuit surface S1 of the semiconductor element 3, thereby forming the first insulating layer 4 made of the photosensitive resin composition (FIG. 1). (See (c)). Specifically, first, only the protective film of the film-like photosensitive resin composition comprising the photosensitive resin composition A, B or C is peeled off, and the film-like photosensitive resin composition is formed on the circuit surface S1 of the semiconductor element 3. Was placed. The photosensitive resin composition was filled on the circuit surface S <b> 1 of the semiconductor element 3 and between the semiconductor elements 3 using a press-type vacuum laminator (MVLP-500, trade name, manufactured by Meiki Seisakusho). The pressing conditions were a press hot plate temperature of 50 to 80 ° C., a vacuuming time of 20 seconds, a laminating press time of 5 to 30 seconds, an atmospheric pressure of 4 kPa or less, and a pressing pressure of 0.1 to 0.4 MPa. Next, as shown in FIG. 2A, an opening extending from the surface 4 s of the first insulating layer 4 to the circuit surface S <b> 1 of the semiconductor element 3 by performing exposure processing and development processing on the first insulating layer 4. 4h was provided, and the first insulating layer pattern 4a was formed. Thereafter, ultraviolet irradiation was performed with an energy amount of 1 J / cm 2 using an ultraviolet irradiation device manufactured by Oak Manufacturing Co., Ltd. Next, as shown in FIG. 2 (b), the support 1 was peeled from the temporary fixing film 2. Then, as shown in FIG. 2C, the temporary fixing film 2 was peeled from the semiconductor element 3 to expose the opposite surface S <b> 2 of the semiconductor element 3. Peeling of the support 1 and the temporary fixing film 2 was performed on a hot plate at 200 ° C. Next, thermosetting was performed in a clean oven at 120 to 170 ° C. for 30 minutes to 1 hour.

各実施例における半導体装置の仕様及び製造時における封止条件を表1、2にそれぞれ示す。   The specifications of the semiconductor device in each example and the sealing conditions at the time of manufacture are shown in Tables 1 and 2, respectively.

Figure 2014086598
Figure 2014086598

Figure 2014086598
Figure 2014086598

その後、図2(d)に示すように、スパッタ法により、第1の絶縁層パターン4a上にTi5nm、Cu300nmの厚みのシード層5を形成した。   Thereafter, as shown in FIG. 2D, a seed layer 5 having a thickness of Ti 5 nm and Cu 300 nm was formed on the first insulating layer pattern 4a by sputtering.

次いで、回路形成用レジスト(日立化成工業株式会社 Photec RY−3525)をロールラミネータでシード層5を覆うように貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所社製EXM‐1201型露光機を使用して、100mJ/cmのエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、図3(a)に示すようなレジストパターン6を形成した。 Next, a circuit forming resist (Hitachi Chemical Industry Co., Ltd., Photoc RY-3525) is attached so as to cover the seed layer 5 with a roll laminator, and a photo tool having a pattern formed thereon is brought into close contact, and EXM- manufactured by Oak Manufacturing Co., Ltd. Exposure was performed with an energy amount of 100 mJ / cm 2 using a 1201 type exposure machine. Next, spray development was performed for 90 seconds with a 1 mass% sodium carbonate aqueous solution at 30 ° C. to form a resist pattern 6 as shown in FIG.

次いで、図3(b)に示すように、開口4h上のシード層5を覆うように、電気めっき法により厚み5μmの銅の配線パターン7を形成した。次いで、図3(c)に示すように、剥離液により回路形成用レジストを剥離した後、図3(d)に示すように、表面に露出しているシード層5をエッチング液により除去した。   Next, as shown in FIG. 3B, a copper wiring pattern 7 having a thickness of 5 μm was formed by electroplating so as to cover the seed layer 5 on the opening 4h. Next, as shown in FIG. 3C, the circuit forming resist was stripped with a stripping solution, and then the seed layer 5 exposed on the surface was removed with an etching solution, as shown in FIG. 3D.

次いで、配線パターン7上に、感光性樹脂組成物からなる第2の絶縁層を形成し、露光処理及び現像処理を施すことによって、第2の絶縁層に、第2の絶縁層の表面8sから配線パターン7にまで至る開口8hを設け、第2の絶縁層パターン8を形成した(図4(a)参照)。次いで、絶縁層4と同様に紫外線照射及び熱硬化を行った。感光性樹脂組成物は第1の絶縁層4と同様の感光性樹脂組成物を用い、厚みは20μmのものを用いた。その後、市販の無電解ニッケル/金めっき液を用いて、ニッケルめっき厚3μm、金めっき厚0.1μmとなるようにめっき処理を行い、配線パターン7上にニッケル/金層9を形成した(図4(b)参照)。次いで、ニッケル/金層9上に外部接続用端子10となるSn−Ag−Cu系のはんだボールをリフロー搭載した(図4(c)参照)。次いで、ダイシング(ブレード幅0.3mm)により、9.3mm×9.3mmの大きさに個片化し、図4(d)に示すような半導体装置100を得た。   Next, a second insulating layer made of a photosensitive resin composition is formed on the wiring pattern 7, and an exposure process and a development process are performed, so that the second insulating layer is formed on the surface 8s of the second insulating layer. An opening 8h extending to the wiring pattern 7 was provided to form a second insulating layer pattern 8 (see FIG. 4A). Next, ultraviolet irradiation and thermosetting were performed in the same manner as the insulating layer 4. As the photosensitive resin composition, the same photosensitive resin composition as that of the first insulating layer 4 was used, and the thickness was 20 μm. Thereafter, using a commercially available electroless nickel / gold plating solution, a plating process was performed so that the nickel plating thickness was 3 μm and the gold plating thickness was 0.1 μm, and a nickel / gold layer 9 was formed on the wiring pattern 7 (FIG. 4 (b)). Next, an Sn—Ag—Cu-based solder ball serving as the external connection terminal 10 was reflow mounted on the nickel / gold layer 9 (see FIG. 4C). Next, the semiconductor device 100 as shown in FIG. 4D was obtained by dicing into pieces having a size of 9.3 mm × 9.3 mm by dicing (blade width 0.3 mm).

<第1の絶縁層の反り>
第1の絶縁層4を形成し、表1及び2に示す条件で熱硬化を行った後の成形物の反りについて評価した(図1(c)参照)。詳細には、第1の絶縁層4における直径200mmの範囲を室温下(25℃)で測定し、以下の基準に基づいて評価した。評価結果を表3、4に示す。いずれも、反り量が2mm未満であり、半導体装置100を製造する上で問題がない範囲であった。
A:反り量が1mm未満
B:反り量が1mm以上、2mm未満
<War of first insulating layer>
The first insulating layer 4 was formed, and the warpage of the molded product after thermosetting was performed under the conditions shown in Tables 1 and 2 was evaluated (see FIG. 1C). Specifically, a range of 200 mm in diameter in the first insulating layer 4 was measured at room temperature (25 ° C.) and evaluated based on the following criteria. The evaluation results are shown in Tables 3 and 4. In any case, the warpage amount was less than 2 mm, and there was no problem in manufacturing the semiconductor device 100.
A: Warpage amount is less than 1 mm B: Warpage amount is 1 mm or more and less than 2 mm

<第1の絶縁層の埋込性>
第1の絶縁層4を形成し、表1及び2に示す条件で熱硬化を行った後の感光性樹脂組成物の埋込性について、目視で確認し以下の基準に基づいて評価した。
A:半導体素子間に充分に樹脂が埋め込まれており、未充填部がほとんどないもの。
B:半導体素子間に未充填部が多少確認されるが、半導体装置100を製造する上で問題ないもの。
<Fillability of the first insulating layer>
The embedding property of the photosensitive resin composition after forming the first insulating layer 4 and performing thermosetting under the conditions shown in Tables 1 and 2 was visually confirmed and evaluated based on the following criteria.
A: The resin is sufficiently embedded between the semiconductor elements, and there is almost no unfilled portion.
B: Some unfilled portions are confirmed between the semiconductor elements, but there is no problem in manufacturing the semiconductor device 100.

<第1の絶縁層の平滑性>
第1の絶縁層4を形成し、表1及び2に示す条件で熱硬化を行った後の半導体素子3の回路面S1側の感光性樹脂組成物の平滑性を評価した。平滑性の評価は、表面粗さ計を用いて半導体素子3の回路面S1の段差を測定し、以下の基準に基づいて評価した。いずれも、段差が10μm未満であり、半導体装置100を製造する上で問題ない範囲であった。
A:感光性樹脂組成物の表面の段差が2μm未満
B:感光性樹脂組成物の表面の段差が2μm以上、5μm未満
C:感光性樹脂組成物の表面の段差が10μm未満
<Smoothness of first insulating layer>
The smoothness of the photosensitive resin composition on the circuit surface S1 side of the semiconductor element 3 after the first insulating layer 4 was formed and thermally cured under the conditions shown in Tables 1 and 2 was evaluated. The smoothness was evaluated by measuring the level difference of the circuit surface S1 of the semiconductor element 3 using a surface roughness meter and evaluating it based on the following criteria. In either case, the step was less than 10 μm, and there was no problem in manufacturing the semiconductor device 100.
A: Step difference on the surface of the photosensitive resin composition is less than 2 μm B: Step difference on the surface of the photosensitive resin composition is 2 μm or more and less than 5 μm C: Step difference on the surface of the photosensitive resin composition is less than 10 μm

第1の絶縁層4の表面4sから半導体素子3の回路面S1にまで至る開口4hを形成し、開口4hの壁面4wの平滑性を観察した(図2(a)参照)。壁面4wの平滑性ついては、電子顕微鏡で観察して以下の基準に基づいて評価した(図1(c)参照)。
A:壁面がほぼ平滑なもの。
B:壁面に多少段差が確認されるが、半導体装置100を製造する上で問題ないもの。
An opening 4h extending from the surface 4s of the first insulating layer 4 to the circuit surface S1 of the semiconductor element 3 was formed, and the smoothness of the wall surface 4w of the opening 4h was observed (see FIG. 2A). About the smoothness of the wall surface 4w, it observed with the electron microscope and evaluated based on the following references | standards (refer FIG.1 (c)).
A: The wall surface is almost smooth.
B: Some level difference is confirmed on the wall surface, but there is no problem in manufacturing the semiconductor device 100.

本処理はウェハレベル半導体装置に限定するものでなく、パッケージ・オン・パッケージの再配線プロセス等、小型化及び薄型化が必要な全ての半導体装置、部品内蔵基板に適用することができる。   This process is not limited to a wafer level semiconductor device, but can be applied to all semiconductor devices and component-embedded substrates that need to be reduced in size and thickness, such as a package-on-package rewiring process.

Figure 2014086598
Figure 2014086598

Figure 2014086598
Figure 2014086598

1…支持体、2…仮固定用フィルム(仮固定層)、3…半導体素子、4…第1の絶縁層(絶縁層)、4a…第1の絶縁層パターン、5…シード層、6…レジストパターン、7…配線パターン、8…第2の絶縁層パターン、9…ニッケル/金層、10…外部接続用端子。   DESCRIPTION OF SYMBOLS 1 ... Support body, 2 ... Film for temporary fixing (temporary fixing layer), 3 ... Semiconductor element, 4 ... 1st insulating layer (insulating layer), 4a ... 1st insulating layer pattern, 5 ... Seed layer, 6 ... Resist pattern, 7 ... wiring pattern, 8 ... second insulating layer pattern, 9 ... nickel / gold layer, 10 ... terminal for external connection.

Claims (10)

半導体素子を封止材により封止すると共に、当該半導体素子の回路面上に絶縁層を形成し、当該絶縁層に設けた開口に配線パターンを形成してなる半導体装置の製造方法であって、
支持体上に、少なくとも一つ以上の前記半導体素子を、前記半導体素子における前記回路面の反対面側と当該支持体とが対向するように配置する配置工程と、
前記半導体素子の前記回路面上に、前記封止材となる絶縁性の感光性樹脂組成物により前記絶縁層を形成することで、当該半導体素子の当該回路面を封止する封止工程と、
前記絶縁層に露光処理及び現像処理を施すことにより、当該絶縁層の表面から前記半導体素子の前記回路面にまで至る前記開口を設ける開口形成工程と、
前記支持体を前記半導体素子から剥離し、当該半導体素子の反対面を露出させる剥離工程と、
を備えたことを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising: sealing a semiconductor element with a sealing material; forming an insulating layer on a circuit surface of the semiconductor element; and forming a wiring pattern in an opening provided in the insulating layer.
An arrangement step of disposing at least one or more of the semiconductor elements on the support so that the opposite side of the circuit surface of the semiconductor elements faces the support; and
On the circuit surface of the semiconductor element, a sealing step of sealing the circuit surface of the semiconductor element by forming the insulating layer with an insulating photosensitive resin composition serving as the sealing material;
An opening forming step of providing the opening from the surface of the insulating layer to the circuit surface of the semiconductor element by performing exposure processing and development processing on the insulating layer;
A peeling step of peeling the support from the semiconductor element and exposing an opposite surface of the semiconductor element;
A method for manufacturing a semiconductor device, comprising:
前記配置工程の前工程として、前記支持体の表面に、前記半導体素子と当該支持体とを仮固定させるための仮固定層を形成する工程を更に備えたことを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method according to claim 1, further comprising a step of forming a temporary fixing layer for temporarily fixing the semiconductor element and the support on the surface of the support as a pre-process of the arranging step. Semiconductor device manufacturing method. 前記開口形成工程の後工程として、前記絶縁層上に、前記配線パターンの下地となるシード層を形成する工程を更に備えたことを特徴とする請求項1又は2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a seed layer serving as a base of the wiring pattern on the insulating layer as a subsequent step of the opening forming step. . 前記封止工程において、前記感光性樹脂組成物の温度を50〜120℃とし、且つ封止時間を10〜300秒とすることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。   The said sealing process WHEREIN: The temperature of the said photosensitive resin composition shall be 50-120 degreeC, and sealing time shall be 10-300 seconds, It is characterized by the above-mentioned. A method for manufacturing a semiconductor device. 前記封止工程において、前記感光性樹脂組成物の封止圧力を0.2〜2.0MPaとすることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。   5. The method for manufacturing a semiconductor device according to claim 1, wherein in the sealing step, a sealing pressure of the photosensitive resin composition is set to 0.2 to 2.0 MPa. 前記封止工程において、前記絶縁層の厚みTを50〜750μmとすることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置の製造方法。 6. The method of manufacturing a semiconductor device according to claim 1, wherein, in the sealing step, a thickness T <b> 2 of the insulating layer is set to 50 to 750 μm. 前記封止工程において、前記絶縁層の厚みTと前記半導体素子の厚みTとの差(T−T)を5〜50μmとすることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。 In the sealing step, a difference (T 2 −T 1 ) between a thickness T 2 of the insulating layer and a thickness T 1 of the semiconductor element is set to 5 to 50 μm. A method for manufacturing a semiconductor device according to one item. 請求項1〜7のいずれか一項に記載の方法により得られる半導体装置。   A semiconductor device obtained by the method according to claim 1. 請求項1〜7のいずれか一項に記載の方法において使用される感光性樹脂組成物であって、
(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光重合開始剤、(c)熱硬化剤、及び(d)最大粒径が5μm以下であり且つ平均粒径が1μm以下である無機フィラーを含有する感光性樹脂組成物。
It is the photosensitive resin composition used in the method as described in any one of Claims 1-7,
(A) a resin containing a carboxyl group and an ethylenically unsaturated group, (b) a photopolymerization initiator, (c) a thermosetting agent, and (d) a maximum particle size of 5 μm or less and an average particle size of 1 μm. The photosensitive resin composition containing the inorganic filler which is the following.
請求項9に記載の感光性樹脂組成物を支持体上に塗布後、乾燥して得られる感光性樹脂フィルム。   The photosensitive resin film obtained by apply | coating the photosensitive resin composition of Claim 9 on a support body, and drying.
JP2012235060A 2012-10-24 2012-10-24 Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition Pending JP2014086598A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012235060A JP2014086598A (en) 2012-10-24 2012-10-24 Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012235060A JP2014086598A (en) 2012-10-24 2012-10-24 Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016201654A Division JP2017028316A (en) 2016-10-13 2016-10-13 Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition

Publications (1)

Publication Number Publication Date
JP2014086598A true JP2014086598A (en) 2014-05-12

Family

ID=50789367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012235060A Pending JP2014086598A (en) 2012-10-24 2012-10-24 Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition

Country Status (1)

Country Link
JP (1) JP2014086598A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038587A (en) * 2014-08-08 2016-03-22 太陽インキ製造株式会社 Curable resin composition, dry film, cured product, and printed wiring board
JP2016066726A (en) * 2014-09-25 2016-04-28 日立化成株式会社 Member for sealing semiconductor, semiconductor device manufacturing method and semiconductor device
JP2016134516A (en) * 2015-01-20 2016-07-25 ローム株式会社 Semiconductor device and manufacturing method of the same
JP2016139753A (en) * 2015-01-29 2016-08-04 日立化成株式会社 Method for manufacturing semiconductor device
JP2016178108A (en) * 2015-03-18 2016-10-06 日立化成株式会社 Semiconductor device manufacturing method
JP2016213371A (en) * 2015-05-12 2016-12-15 日立化成株式会社 Semiconductor device and method of manufacturing the same
JP2016213372A (en) * 2015-05-12 2016-12-15 日立化成株式会社 Semiconductor device and method of manufacturing the same
JP2017002279A (en) * 2015-06-08 2017-01-05 信越化学工業株式会社 Semiconductor device, laminate semiconductor device, laminate semiconductor device after encapsulation and manufacturing method therefor
JPWO2016136741A1 (en) * 2015-02-26 2017-09-28 日立化成株式会社 SEALING FILM AND ELECTRONIC COMPONENT DEVICE USING THE SAME
JP2018009138A (en) * 2016-07-05 2018-01-18 日立化成株式会社 Resin composition for temporarily fixing, resin film for temporarily fixing and resin film sheet for temporarily fixing
JP2019029451A (en) * 2017-07-27 2019-02-21 日立化成株式会社 Method of manufacturing semiconductor device manufacturing member
KR20190090838A (en) * 2016-12-08 2019-08-02 히타치가세이가부시끼가이샤 Method for manufacturing semiconductor device
CN111146159A (en) * 2018-11-06 2020-05-12 三星电子株式会社 Semiconductor package
JP2020105276A (en) * 2018-12-26 2020-07-09 東京応化工業株式会社 Adhesive composition, laminate, production method of laminate, and production method of electronic component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103716A (en) * 2005-10-05 2007-04-19 Sony Corp Semiconductor device and manufacturing method thereof
JP2008306071A (en) * 2007-06-08 2008-12-18 Nec Corp Semiconductor device and method for manufacturing the same
JP2011164516A (en) * 2010-02-15 2011-08-25 Hitachi Chem Co Ltd Photosensitive resin composition and photosensitive element using the same
JP2012149264A (en) * 2012-03-08 2012-08-09 Hitachi Chemical Co Ltd Adhesive comprising photosensitive resin composition, and hollow package structure using the same
JP2012156251A (en) * 2011-01-25 2012-08-16 Shinko Electric Ind Co Ltd Semiconductor package and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103716A (en) * 2005-10-05 2007-04-19 Sony Corp Semiconductor device and manufacturing method thereof
JP2008306071A (en) * 2007-06-08 2008-12-18 Nec Corp Semiconductor device and method for manufacturing the same
JP2011164516A (en) * 2010-02-15 2011-08-25 Hitachi Chem Co Ltd Photosensitive resin composition and photosensitive element using the same
JP2012156251A (en) * 2011-01-25 2012-08-16 Shinko Electric Ind Co Ltd Semiconductor package and method for manufacturing the same
JP2012149264A (en) * 2012-03-08 2012-08-09 Hitachi Chemical Co Ltd Adhesive comprising photosensitive resin composition, and hollow package structure using the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038587A (en) * 2014-08-08 2016-03-22 太陽インキ製造株式会社 Curable resin composition, dry film, cured product, and printed wiring board
JP2016066726A (en) * 2014-09-25 2016-04-28 日立化成株式会社 Member for sealing semiconductor, semiconductor device manufacturing method and semiconductor device
JP2016134516A (en) * 2015-01-20 2016-07-25 ローム株式会社 Semiconductor device and manufacturing method of the same
JP2016139753A (en) * 2015-01-29 2016-08-04 日立化成株式会社 Method for manufacturing semiconductor device
JPWO2016136741A1 (en) * 2015-02-26 2017-09-28 日立化成株式会社 SEALING FILM AND ELECTRONIC COMPONENT DEVICE USING THE SAME
JP2016178108A (en) * 2015-03-18 2016-10-06 日立化成株式会社 Semiconductor device manufacturing method
JP2016213372A (en) * 2015-05-12 2016-12-15 日立化成株式会社 Semiconductor device and method of manufacturing the same
JP2016213371A (en) * 2015-05-12 2016-12-15 日立化成株式会社 Semiconductor device and method of manufacturing the same
JP2017002279A (en) * 2015-06-08 2017-01-05 信越化学工業株式会社 Semiconductor device, laminate semiconductor device, laminate semiconductor device after encapsulation and manufacturing method therefor
JP2018009138A (en) * 2016-07-05 2018-01-18 日立化成株式会社 Resin composition for temporarily fixing, resin film for temporarily fixing and resin film sheet for temporarily fixing
KR20190090838A (en) * 2016-12-08 2019-08-02 히타치가세이가부시끼가이샤 Method for manufacturing semiconductor device
KR102479357B1 (en) 2016-12-08 2022-12-19 쇼와덴코머티리얼즈가부시끼가이샤 Manufacturing method of semiconductor device
JP2019029451A (en) * 2017-07-27 2019-02-21 日立化成株式会社 Method of manufacturing semiconductor device manufacturing member
JP7119307B2 (en) 2017-07-27 2022-08-17 昭和電工マテリアルズ株式会社 Manufacturing method for semiconductor device manufacturing member
CN111146159A (en) * 2018-11-06 2020-05-12 三星电子株式会社 Semiconductor package
CN111146159B (en) * 2018-11-06 2024-04-30 三星电子株式会社 Semiconductor package
JP2020105276A (en) * 2018-12-26 2020-07-09 東京応化工業株式会社 Adhesive composition, laminate, production method of laminate, and production method of electronic component
JP7221046B2 (en) 2018-12-26 2023-02-13 東京応化工業株式会社 Adhesive composition, laminate, method for producing laminate, and method for producing electronic component

Similar Documents

Publication Publication Date Title
JP2014086598A (en) Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition
JP6210060B2 (en) Photosensitive resin composition, photosensitive film, permanent mask resist and method for producing permanent mask resist
JP7261253B2 (en) Photosensitive resin composition, dry film using the same, printed wiring board, and method for producing printed wiring board
KR102003575B1 (en) Photosensitive resin composition, photosensitive film, permanent resist and method for producing permanent resist
KR101564179B1 (en) Structure containing conductor circuit, method for manufacturing same, and heat-curable resin composition
TWI769637B (en) Photosensitive element, laminate, permanent resist mask, method for producing the same, and method for producing a semiconductor package
JP5582348B2 (en) Photosensitive resin composition and photosensitive film
JP2013251368A (en) Semiconductor device manufacturing method, thermosetting resin composition used therefor and semiconductor device obtained thereby
JP2017028316A (en) Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition
JP2014056924A (en) Semiconductor device manufacturing method and thermosetting resin composition used therefor, and semiconductor device obtained by those
JP2016213321A (en) Semiconductor device manufacturing method and semiconductor device
CN113614131A (en) Photosensitive resin composition, photosensitive resin film, printed wiring board, semiconductor package, and method for producing printed wiring board
JP5830925B2 (en) Method for manufacturing printed wiring board
JP2013115170A (en) Printed wiring board, manufacturing method thereof, and photosensitive resin composition
JP2013251369A (en) Semiconductor device manufacturing method, thermosetting resin composition used therefor and semiconductor device obtained thereby
KR102559680B1 (en) Photosensitive resin composition
JP5938869B2 (en) Printed wiring board, method for producing the same, and photosensitive resin composition
JP2018169464A (en) Photosensitive resin composition, photosensitive element, semiconductor device and method for forming resist pattern
JP7444192B2 (en) Photosensitive resin composition
JP2014204023A (en) Method for manufacturing structure with conductor wiring, structure with conductor wiring manufactured by the method, thermosetting resin composition, resin film, photosensitive resin composition, and dry film resist
JP2013135143A (en) Method for manufacturing semiconductor device, semiconductor device obtained by the same, and thermosetting resin composition used for the same
JP2018097140A (en) Photosensitive resin composition, photosensitive element and production method of the same, and semiconductor device
JP2016105516A (en) Printed wiring board and manufacturing method thereof, and thermosetting resin composition
JP2016012002A (en) Cured product of photosensitive resin composition, photosensitive resin composition used therefor, method for manufacturing substrate for mounting semiconductor device, and method for manufacturing semiconductor device
CN110955115A (en) Resin composition, photosensitive film with support, printed wiring board, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170214