[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014063919A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2014063919A
JP2014063919A JP2012208732A JP2012208732A JP2014063919A JP 2014063919 A JP2014063919 A JP 2014063919A JP 2012208732 A JP2012208732 A JP 2012208732A JP 2012208732 A JP2012208732 A JP 2012208732A JP 2014063919 A JP2014063919 A JP 2014063919A
Authority
JP
Japan
Prior art keywords
wafer
resin
processing method
back surface
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012208732A
Other languages
English (en)
Inventor
Yasutaka Mizomoto
康隆 溝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2012208732A priority Critical patent/JP2014063919A/ja
Priority to DE102013218805.6A priority patent/DE102013218805B4/de
Publication of JP2014063919A publication Critical patent/JP2014063919A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】ウエーハの外周にはみ出した樹脂を確実に除去できるウエーハの加工方法を提供することである。
【解決手段】ウエーハの加工方法はウエーハＷの面取り部Ｃを全て除去する面取り部除去ステップと表面ＷＳに樹脂を介してキャリアプレートを配設するキャリアプレート配設ステップとウエーハＷの外周からはみ出した樹脂を溶剤で溶かして除去する樹脂除去ステップとＶｉａ電極Ｅが裏面ＷＲに露出しない程度に裏面ＷＲを研削して薄化する裏面研削ステップとを少なくとも含む。
【選択図】図２

Description

本発明は、半導体等のウエーハの加工方法に関する。
近年新たな３次元実装技術として複数の半導体チップを積層し、積層した半導体チップを貫く貫通電極を形成して半導体チップ同士を接続する積層技術が開発されつつある（例えば、特許文献１、２参照）。
特開２００４−２０７６０６号公報 特開２００４−２４１４７９号公報
このような貫通電極を形成する工程において、ウエーハは各工程で搬送・保持しやすいようにキャリアプレートと呼ばれる基板に接着剤である樹脂で固定された状態で加工されている。ウエーハをキャリアプレートに接着する樹脂は、通常、バンプが配されたデバイス面側に樹脂を隙間無く塗布した後、キャリアプレートに押しつけられて接着される。その際、ウエーハのデバイス領域の外周には必ず樹脂がはみ出す。このはみ出した樹脂は、研削や研磨のステップにおいて研削砥石や研磨布に付着して目詰まりを発生させてしまう。そのため、研削や研磨の前に外周の樹脂を溶剤で溶かして除去している。しかしながら、通常ウエーハの面取り部は部分的に円形切削によって除去されるため、除去すべきデバイス領域の外周の樹脂はウエーハの面取り加工によって発生した段差部とキャリアプレートに挟まれており、溶剤によって溶かすのに時間が掛かり確実に除去することが難しい。
本発明は、上記問題に鑑みてなされたもので、その目的は、デバイス領域の外周にはみ出した樹脂を確実に除去できるウエーハの加工方法を提供することである。
上述した課題を解決し目的を達成するために、本発明に係るウエーハの加工方法は、表面に形成されたデバイスから裏面に向かって仕上げ厚さを超えた深さに埋設された埋め込み電極を有し、外周縁に面取り部を備えたウエーハを薄化するウエーハの加工方法であって、ウエーハの外周縁に切削ブレードを位置づけて該ウエーハを円形に切削加工し面取り部を全て除去する面取り部除去ステップと、面取り部除去ステップの後に、該ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設ステップと、該ウエーハの外周からはみ出した該樹脂を溶剤で溶かして除去する樹脂除去ステップと、該埋め込み電極が裏面に露出しない程度に該ウエーハの裏面を研削して薄化する裏面研削ステップと、を少なくとも含むことを特徴とする。
本願発明の加工方法では、面取り部除去ステップにおいて、面取り部を完全に除去してしまうため、デバイス領域の外周にはみ出した樹脂がウエーハとキャリアプレートに挟まれる事が無く、溶剤が容易にはみ出した樹脂に作用する。したがって、デバイス領域の外周にはみ出した樹脂を確実に溶かして除去することができる。
さらには、裏面研削ステップでデバイス領域の外周からはみ出した樹脂を溶かして除去する場合と比較すると、裏面研削ステップ前にはみ出した樹脂を溶かして除去するため、研削中に樹脂が研削砥石に付着し研削砥石に目詰まりを発生させるという問題を解消することもできる。
図１は、実施形態に係るウエーハの加工方法により加工されるウエーハを示す図である。 図２は、実施形態に係るウエーハの加工方法の面取り部除去ステップを示す断面図である。 図３は、実施形態に係るウエーハの加工方法のキャリアプレート配設ステップを示す断面図である。 図４は、実施形態に係るウエーハの加工方法の樹脂除去ステップを示す断面図である。 図５は、実施形態に係るウエーハの加工方法のＶｉａ電極検出ステップを示す断面図である。 図６は、実施形態に係るウエーハの加工方法の裏面研削ステップを示す断面図である。 図７は、実施形態に係るウエーハの加工方法のエッチングステップを示す断面図である。 図８は、実施形態に係るウエーハの加工方法の絶縁膜被覆ステップを示す断面図である。 図９は、実施形態に係るウエーハの加工方法の仕上げステップを示す断面図である。 図１０は、実施形態に係るウエーハの加工方法のバンプ配設ステップを示す断面図である。 図１１は、実施形態に係るウエーハの加工方法の移し替えステップを示す断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
本実施形態に係るウエーハの加工方法（以下、単に加工方法と呼ぶ）を、図１から図１１に基づいて説明する。図１（ａ）は、実施形態に係る加工方法により加工されるウエーハの概要を示す斜視図であり、図１（ｂ）は、図１（ａ）中のＩＢ−ＩＢ線に沿うウエーハの概要を示す断面図であり、図２（ａ）は、図１（ａ）に示されたウエーハの面取り部を除去する面取り部除去ステップの概要を示す断面図であり、図２（ｂ）は、図２（ａ）に示された面取り部除去ステップ後のウエーハの概要を示す断面図であり、図３は、図２に示されたウエーハにキャリアプレートが取り付けられるキャリアプレート配設ステップの概要を示す断面図であり、図４（ａ）は、図３に示されたウエーハの外周からはみ出した樹脂を除去する樹脂除去ステップの概要を示す断面図であり、図４（ｂ）は、図４（ａ）に示された樹脂除去ステップ後のウエーハの概要を示す断面図であり、図５は、図４（ｂ）に示されたウエーハのＶｉａ電極の深さを検出するＶｉａ電極検出ステップの概要を示す断面図であり、図６（ａ）は、図５に示されたキャリアプレートが配設されたウエーハの裏面を研削する裏面研削ステップの概要を示す断面図であり、図６（ｂ）は、図６（ａ）に示された裏面研削ステップ後のウエーハの概要を示す断面図であり、図７は、図６（ｂ）に示されたウエーハの裏面にエッチングを施すエッチングステップの概要を示す断面図であり、図８は、図７に示されたウエーハの裏面に絶縁膜を被覆する絶縁膜被覆ステップの概要を示す断面図であり、図９は、図８に示されたウエーハのＶｉａ電極の頭を露出させる仕上げステップの概要を示す断面図であり、図１０は、図９に示されたウエーハのＶｉａ電極の頭にバンプを配設するバンプ配設ステップの概要を示す断面図であり、図１１は、図１０に示されたウエーハをダイシングテープに移し替える移し替えステップの概要を示す断面図である。
本実施形態に係る加工方法は、例えば５０μｍ以下の仕上げ厚さＴａ（図７などに示す）まで図１に示すウエーハＷを薄化する加工方法である。
なお、本実施形態に係る加工方法により薄化される加工対象としてのウエーハＷは、本実施形態では、シリコン、サファイア、ガリウムなどを母材とする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハＷは、図１（ａ）に示すように、表面ＷＳに形成された複数のデバイスＤが分割予定ラインＳによって区画されている。また、ウエーハＷは、図１（ｂ）に示すように、デバイスＤの電極から裏面ＷＲに向かってウエーハＷの仕上げ厚さＴａを超えた深さに埋設されたＶｉａ電極Ｅ（埋め込み電極に相当）を有するデバイス領域と、外周縁に面取り部Ｃとを備える。Ｖｉａ電極Ｅは、銅などの金属で構成され、ウエーハＷの表面ＷＳに端面が露出し、仕上げ厚さＴａに薄化される前のウエーハＷ（図１（ａ）などに示す）の表面ＷＳから裏面ＷＲに向かって、仕上げ厚さＴａを超えた深さに埋設されている。さらに、デバイスＤの表面には、バンプＶが設けられている。
本実施形態に係る加工方法は、面取り部除去ステップと、キャリアプレート配設ステップと、樹脂除去ステップと、Ｖｉａ電極検出ステップと、裏面研削ステップと、エッチングステップと、絶縁膜被覆ステップと、仕上げステップと、バンプ配設ステップと、移し替えステップと、を少なくとも含んでいる。
本実施形態に係る加工方法は、まず、面取り部除去ステップにおいて、図２（ａ）に示すように、ウエーハＷの裏面ＷＲにダイシングテープＴｂを付着し、ダイシングテープＴｂを介してウエーハＷの裏面ＷＲを切削装置１のチャックテーブル２に載置し、チャックテーブル２にウエーハＷを保持する。そして、切削装置１のチャックテーブル２をウエーハＷとともに軸心回りに回転させ、切削装置１の図示しないスピンドルにより切削ブレード３を回転させる。そして、ウエーハＷの外周縁の面取り部Ｃ上に切削ブレード３を位置づけて、切削ブレード３を所定の深さ降下させて、ウエーハＷを円形に切削加工し、図２（ｂ）に示すように、面取り部Ｃを全て除去する。なお、本実施形態では、ウエーハＷの面取り部Ｃを超えてダイシングテープＴｂの厚みの中央まで切削ブレード３に切削させて、面取り部Ｃを全て除去する。そして、キャリアプレート配設ステップに進む。
キャリアプレート配設ステップでは、面取り部除去ステップの後に、図３に示すように、ウエーハＷの表面ＷＳに粘着性を有する樹脂Ｊを塗布し、さらに樹脂Ｊにガラスやシリコンなどで構成されて高剛性で平坦なキャリアプレートＰを圧着する。さらに、キャリアプレート配設ステップでは、ウエーハＷの裏面ＷＲからダイシングテープＴｂを剥がす。こうして、ウエーハＷの表面ＷＳに樹脂Ｊを介してキャリアプレートＰを配設する。なお、樹脂Ｊを構成する材質としては、例えば、紫外線が照射されると硬化するＵＶ硬化型や加熱されると硬化するエポキシ樹脂やアクリル樹脂が用いられ、キャリアプレートＰは、外径が面取り除去ステップ後のウエーハＷの外径よりも大きい円板状に形成されている。また、ウエーハＷの表面ＷＳに樹脂Ｊを介してキャリアプレートＰが配設された際には、図３に示すように、樹脂Ｊのうちの一部の樹脂Ｊ（はみ出した樹脂を他の樹脂と区別して、以下符号Ｊａで示す）が、面取り部Ｃが全て除去された後のウエーハＷ（即ち、デバイス領域）の外周からはみ出している。ウエーハＷの外周からはみ出した樹脂Ｊａの厚さは、仕上げ厚さＴａよりも厚くなっている。そして、樹脂除去ステップに進む。
樹脂除去ステップでは、図４（ａ）に示すように、キャリアプレートＰなどを介してウエーハＷの裏面ＷＲを樹脂除去装置１０のチャックテーブル１１に載置し、チャックテーブル１１にウエーハＷを保持する。そして、樹脂除去装置１０のチャックテーブル１１をウエーハＷとともに軸心回りに回転させ、樹脂除去装置１０の溶剤噴射ノズル１２からウエーハＷの少なくとも外周からはみ出した樹脂Ｊａに向けて溶剤Ｙを一定時間噴射させる。なお、溶剤噴射ノズル１２が噴射する溶剤Ｙは、樹脂Ｊを溶融させるアルコールなどの溶剤であって、例えば、テトラヒドロフラン、ジメチルホルムアミド等の溶剤が用いられる。すると、樹脂Ｊａ，Ｊが、外周面側から徐々に溶融され、溶融した樹脂Ｊａ，Ｊは、樹脂除去装置１０の図示しない排出口などを通して樹脂除去装置１０外に排出される。
また、溶剤噴射ノズル１２の噴射口から一定時間溶剤Ｙを噴射することで、図４（ｂ）に示すように、樹脂Ｊのうちの少なくともウエーハＷの外周からはみ出した一部の樹脂Ｊａを溶剤Ｙで溶かして除去する。本発明では、溶剤噴射ノズル１２が樹脂Ｊａに向けて溶剤Ｙを噴射することで、樹脂ＪのうちのウエーハＷの外周からはみ出した樹脂Ｊａを溶剤Ｙで溶かして除去することができれば、ウエーハＷとキャリアプレートＰとが位置ずれしない範囲において樹脂ＪのうちのウエーハＷの外周からはみ出すことなくウエーハＷとキャリアプレートＰとで挟まれた樹脂Ｊの外周部を溶剤Ｙで溶かして除去しても良い。要するに、本発明では、少なくともウエーハＷの外周からはみ出した樹脂Ｊａを溶剤Ｙにより溶かして除去すれば良い。そして、Ｖｉａ電極検出ステップに進む。
Ｖｉａ電極検出ステップでは、図５に示すように、ウエーハＷに樹脂Ｊを介して配設されたキャリアプレートＰを電極検出装置２０のチャックテーブル２１に載置し、チャックテーブル２１にウエーハＷを保持する。そして、電極検出装置２０のスキャナ部２２からウエーハＷを透過する近赤外光又は赤外光などをウエーハＷの裏面ＷＲに向けて照射し、ウエーハＷの表面ＷＳ、Ｖｉａ電極Ｅの裏面ＷＲ側の端面Ｅａ、ウエーハＷの裏面ＷＲから反射された光を受光しつつ、スキャナ部２２を裏面ＷＲに沿って移動させる。そして、ウエーハＷの屈折率等に基づいて、ウエーハＷの裏面ＷＲからのＶｉａ電極Ｅの裏面ＷＲ側の端面Ｅａの深さＨを検出する。そして、裏面研削ステップに進む。
裏面研削ステップでは、図６（ａ）に示すように、ウエーハＷに樹脂Ｊを介して配設されたキャリアプレートＰを、研削装置３０のチャックテーブル３１に載置し、チャックテーブル３１にウエーハＷを保持する。そして、研削装置３０のチャックテーブル３１をウエーハＷとともに軸心回りに回転させ、研削装置３０の研削砥石３２をチャックテーブル３１と同方向に軸心回りに回転させながらウエーハＷの裏面ＷＲに接触させる。そして、Ｖｉａ電極検出ステップにおいて検出したＶｉａ電極Ｅの裏面ＷＲ側の端面Ｅａの深さＨに基づいて、Ｖｉａ電極Ｅの端面Ｅａが裏面ＷＲに露出しない程度に、研削砥石３２を所定の送り速度で下方に所定量研削送りして、ウエーハＷの裏面ＷＲを研削砥石３２により研削し、ウエーハＷを薄化する。そして、図６（ｂ）に示すように、ウエーハＷの厚みを半分程除去して、エッチングステップに進む。
エッチングステップでは、裏面研削ステップにより研削加工が施されたウエーハＷの裏面ＷＲ側をプラズマエッチングなどのエッチングを行い、図７に示すように、Ｖｉａ電極Ｅの端面ＥａをウエーハＷの裏面ＷＲよりも突出させる。そして、絶縁膜被覆ステップに進む。
絶縁膜被覆ステップでは、図８に示すように、ウエーハＷの裏面ＷＲに、該裏面ＷＲ及びＶｉａ電極Ｅの端面Ｅａを被覆する絶縁膜Ｚを被覆する。なお、絶縁膜Ｚの厚みは、一様である。そして、仕上げステップに進む。
仕上げステップでは、ウエーハＷに樹脂Ｊを介して配設されたキャリアプレートＰを、研磨装置のチャックテーブルに載置し、チャックテーブルにウエーハＷを保持する。そして、研磨装置の研磨布等により、Ｖｉａ電極Ｅの端面Ｅａ上の絶縁膜Ｚ及び裏面ＷＲから突出したＶｉａ電極Ｅを研磨して、図９に示すように、絶縁膜ＺからＶｉａ電極Ｅを露出させると共にＶｉａ電極Ｅの頭Ｅｂを絶縁膜Ｚと同一面に仕上げる。そして、バンプ配設ステップに進む。
バンプ配設ステップでは、図１０に示すように、各Ｖｉａ電極Ｅの頭ＥｂにバンプＶを配設する。そして、移し替えステップに進む。移し替えステップでは、ウエーハＷをキャリアプレートＰ毎反転させ、ウエーハＷの裏面ＷＲに、外縁部に環状フレームＦが貼着されたダイシングテープＴを、バンプＶを介して貼着する。そして、樹脂Ｊを硬化させるなどして、図１１に示すように、ウエーハＷの表面ＷＳからキャリアプレートＰを樹脂Ｊとともに取り外し、ウエーハＷをキャリアプレートＰからダイシングテープＴに移し替える。その後、切削加工やレーザー加工等によりウエーハＷを個々のデバイスＤに分割する。
以上のように、本実施形態に係る加工方法は、面取り部除去ステップにおいて、面取り部Ｃを完全に除去してしまうため、ウエーハＷ（即ち、デバイス領域）の外周にはみ出した樹脂ＪａがウエーハＷとキャリアプレートＰに挟まれる事が無く、溶剤Ｙが容易に樹脂Ｊａに作用する。したがって、ウエーハＷ（即ち、デバイス領域）の外周にはみ出した樹脂Ｊａを確実に溶かして除去することができる。
さらには、裏面研削ステップで樹脂Ｊａを溶剤Ｙで溶かして除去する場合と比較すると、裏面研削ステップ前に樹脂Ｊａを溶剤Ｙで溶かして除去するため、研削中に樹脂Ｊａが研削砥石３２に付着し研削砥石３２に目詰まりを発生させるという問題を解消することもできる。
本実施形態に係る加工方法では、面取り部除去ステップにおいて面取りされたウエーハＷの外周からはみ出した樹脂Ｊａを除去しているが、ウエーハＷとキャリアプレートＰとが位置ずれしない範囲において樹脂ＪのうちのウエーハＷの外周からはみ出すことなくウエーハＷとキャリアプレートＰとで挟まれた樹脂Ｊの外周部を除去しても良い。要するに、本発明では、洗浄ステップにおいて、少なくともウエーハＷの外周からはみ出した樹脂Ｊａを除去すれば良い。
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
３ 切削ブレード
Ｗ ウエーハ
ＷＳ 表面
ＷＲ 裏面
Ｊ，Ｊａ 樹脂
Ｐ キャリアプレート
Ｄ デバイス
Ｅ Ｖｉａ電極（埋め込み電極）
Ｃ 面取り部
Ｙ 溶剤
Ｔａ 仕上げ厚さ

Claims (1)

  1. 表面に形成されたデバイスから裏面に向かって仕上げ厚さを超えた深さに埋設された埋め込み電極を有し、外周縁に面取り部を備えたウエーハを薄化するウエーハの加工方法であって、
    ウエーハの外周縁に切削ブレードを位置づけて該ウエーハを円形に切削加工し面取り部を全て除去する面取り部除去ステップと、
    面取り部除去ステップの後に、該ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設ステップと、
    該ウエーハの外周からはみ出した該樹脂を溶剤で溶かして除去する樹脂除去ステップと、
    該埋め込み電極が裏面に露出しない程度に該ウエーハの裏面を研削して薄化する裏面研削ステップと、を少なくとも含むウエーハの加工方法。
JP2012208732A 2012-09-21 2012-09-21 ウエーハの加工方法 Pending JP2014063919A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012208732A JP2014063919A (ja) 2012-09-21 2012-09-21 ウエーハの加工方法
DE102013218805.6A DE102013218805B4 (de) 2012-09-21 2013-09-19 Waferbearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208732A JP2014063919A (ja) 2012-09-21 2012-09-21 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2014063919A true JP2014063919A (ja) 2014-04-10

Family

ID=50235559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208732A Pending JP2014063919A (ja) 2012-09-21 2012-09-21 ウエーハの加工方法

Country Status (2)

Country Link
JP (1) JP2014063919A (ja)
DE (1) DE102013218805B4 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法
JP2005019435A (ja) * 2003-06-23 2005-01-20 Sharp Corp ウェハ研磨方法
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP2005109155A (ja) * 2003-09-30 2005-04-21 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法
JP2011155209A (ja) * 2010-01-28 2011-08-11 Hitachi Chem Co Ltd 接着剤付半導体チップの製造方法及び半導体装置の製造方法
JP2012009564A (ja) * 2010-06-23 2012-01-12 Dowa Electronics Materials Co Ltd ウェハの薄厚化加工方法および半導体デバイスの製造方法
JP2012182299A (ja) * 2011-03-01 2012-09-20 Hitachi Chem Co Ltd 半導体基板用研磨液及び半導体基板の研磨方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207606A (ja) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd ウェーハサポートプレート
JP4035066B2 (ja) 2003-02-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2008129564A (ja) 2006-11-21 2008-06-05 Hideaki Ishizuki 電子カメラ取付け超高倍率非球面レンズ
JP5296386B2 (ja) 2008-01-11 2013-09-25 株式会社ディスコ 積層デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法
JP2005019435A (ja) * 2003-06-23 2005-01-20 Sharp Corp ウェハ研磨方法
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP2005109155A (ja) * 2003-09-30 2005-04-21 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法
JP2011155209A (ja) * 2010-01-28 2011-08-11 Hitachi Chem Co Ltd 接着剤付半導体チップの製造方法及び半導体装置の製造方法
JP2012009564A (ja) * 2010-06-23 2012-01-12 Dowa Electronics Materials Co Ltd ウェハの薄厚化加工方法および半導体デバイスの製造方法
JP2012182299A (ja) * 2011-03-01 2012-09-20 Hitachi Chem Co Ltd 半導体基板用研磨液及び半導体基板の研磨方法

Also Published As

Publication number Publication date
DE102013218805B4 (de) 2024-07-11
DE102013218805A1 (de) 2014-03-27

Similar Documents

Publication Publication Date Title
US9685377B2 (en) Wafer processing method
US9640420B2 (en) Wafer processing method
US8513096B2 (en) Wafer dividing method
US9362174B2 (en) Device wafer processing method
KR20170046584A (ko) 웨이퍼의 가공 방법
US20150357224A1 (en) Wafer processing method
JP2017092125A (ja) ウエーハの加工方法
JP2017041574A (ja) ウエーハの加工方法
US20200111658A1 (en) Wafer processing method
JP2017028160A (ja) ウエーハの加工方法
TWI505346B (zh) Manufacturing method of semiconductor device
US10199253B2 (en) Method for manufacturing semiconductor devices through peeling using UV-ray
US20150170969A1 (en) Device wafer processing method
JP5995599B2 (ja) ウエーハの加工方法
JP6042662B2 (ja) ウェーハの加工方法
JP6013831B2 (ja) ウエーハの加工方法
JP5570298B2 (ja) ウエーハの加工方法
JP2014063919A (ja) ウエーハの加工方法
JP6057592B2 (ja) ウエーハの加工方法
JP2014033161A (ja) ウエーハの加工方法
JP2018067646A (ja) ウエーハの加工方法
JP5995597B2 (ja) ウエーハの加工方法
JP6105872B2 (ja) ウエーハの加工方法
JP6042654B2 (ja) ウエーハの加工方法
JP5995598B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170214