JP2014049573A - 半導体装置の評価方法および半導体装置の評価装置 - Google Patents
半導体装置の評価方法および半導体装置の評価装置 Download PDFInfo
- Publication number
- JP2014049573A JP2014049573A JP2012190539A JP2012190539A JP2014049573A JP 2014049573 A JP2014049573 A JP 2014049573A JP 2012190539 A JP2012190539 A JP 2012190539A JP 2012190539 A JP2012190539 A JP 2012190539A JP 2014049573 A JP2014049573 A JP 2014049573A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor device
- contour
- evaluation
- allowable range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
Abstract
【課題】半導体装置の評価精度を向上させることができる半導体装置の評価方法および半導体装置の評価装置を提供すること。
【解決手段】本発明の実施形態に係る半導体装置の評価方法は、輪郭抽出工程と、輪郭分割工程と、ズレ量取得工程と、許容範囲設定工程と、評価工程とを含む。輪郭抽出工程は、半導体装置のパターンの輪郭を抽出する。輪郭分割工程は、輪郭抽出工程によって抽出される輪郭を予め定められる重要度に応じて複数の領域へ分割する。ズレ量取得工程は、予め設定される基準パターンの輪郭に対する半導体装置のパターンの輪郭のズレ量を取得する。許容範囲設定工程は、領域毎にズレ量の許容範囲を設定する。評価工程は、許容範囲設定工程によって設定される許容範囲とズレ量取得工程によって取得されるズレ量とを領域毎に比較して半導体装置の評価を行う。
【選択図】図1
【解決手段】本発明の実施形態に係る半導体装置の評価方法は、輪郭抽出工程と、輪郭分割工程と、ズレ量取得工程と、許容範囲設定工程と、評価工程とを含む。輪郭抽出工程は、半導体装置のパターンの輪郭を抽出する。輪郭分割工程は、輪郭抽出工程によって抽出される輪郭を予め定められる重要度に応じて複数の領域へ分割する。ズレ量取得工程は、予め設定される基準パターンの輪郭に対する半導体装置のパターンの輪郭のズレ量を取得する。許容範囲設定工程は、領域毎にズレ量の許容範囲を設定する。評価工程は、許容範囲設定工程によって設定される許容範囲とズレ量取得工程によって取得されるズレ量とを領域毎に比較して半導体装置の評価を行う。
【選択図】図1
Description
本発明の実施形態は、半導体装置の評価方法および半導体装置の評価装置に関する。
従来、半導体装置における集積回路のパターンに欠陥があるか否かを検査することによって半導体装置の良否を評価する評価方法がある。
かかる評価方法として、例えば、半導体装置を撮像した画像からパターンの輪郭を抽出してパターン内の特定の場所に評価領域を設定し、評価領域内に形成されているパターンと設計上のパターンとの形状の誤差に基づいて半導体装置の評価を行う方法がある。
しかしながら、従来の評価方法では、パターンの微細化が進むにつれて評価精度が十分でなくなるおそれがあるという問題がある。
本発明の一つの実施形態は、半導体装置の評価精度を向上させることができる半導体装置の評価方法および半導体装置の評価装置を提供することを目的とする。
本発明の一つの実施形態によれば、半導体装置の評価方法が提供される。半導体装置の評価方法は、輪郭抽出工程と、輪郭分割工程と、ズレ量取得工程と、許容範囲設定工程と、評価工程とを含む。輪郭抽出工程は、半導体装置のパターンの輪郭を抽出する。輪郭分割工程は、前記輪郭抽出工程によって抽出される前記輪郭を予め定められる重要度に応じて複数の領域へ分割する。ズレ量取得工程は、予め設定される基準パターンの輪郭に対する前記半導体装置のパターンの輪郭のズレ量を取得する。許容範囲設定工程は、前記領域毎に前記ズレ量の許容範囲を設定する。評価工程は、前記許容範囲設定工程によって設定される前記許容範囲と前記ズレ量取得工程によって取得される前記ズレ量とを前記領域毎に比較して前記半導体装置の評価を行う。
以下に添付図面を参照して、実施形態に係る半導体装置の評価方法および半導体装置の評価装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
図1は、実施形態に係る半導体装置の評価システム(以下、「評価システム1」と記載する)を示す機能ブロック図である。評価システム1は、例えば、半導体装置が製造される過程で、半導体基板上へフォトリソグラフィ−によって転写されるレジストのパターンや、レジストをマスクとしたエッチングによって半導体基板上に形成される集積回路のパターン等の評価を行うものである。
具体的には、図1に示すように、評価システム1は、画像取得装置2と、評価結果出力部3と、シミュレータ4と、データベース5と、製造装置6と、評価装置7とを含む。画像取得装置2は、半導体基板に形成されるパターンを撮像する撮像装置であり、例えば、SEM(Scanning Electron Microscope)である。なお、画像取得装置2は、SEMに限定されるものではなく、任意の撮像装置であってもよい。かかる画像取得装置2は、撮像したパターンの画像を評価装置7が備える後述の輪郭抽出部81へ出力する。
評価結果出力部3は、例えば、画像表示装置であり、評価装置7によって評価された半導体装置の良否等を示す評価結果の情報を表示出力する。
シミュレータ4は、半導体装置の製造装置6によるパターン形成のシミュレーションを行う装置である。かかるシミュレータ4は、製造装置6へ設定される各種パラメータが入力され、入力されるパラメータに基づいて製造装置6を動作させた場合に半導体基板上へ形成されるパターンの画像を仮想的に生成する。そして、シミュレータ4は、生成したパターンの画像を評価装置7の後述する許容範囲設定部85および基準パターン設定部86へ出力する。
なお、ここでのパラメータは、例えば、製造装置6が露光装置の場合、露光対象に対して露光光が照射される単位面積当たりの照射時間(以下、「ドーズ量」と記載する)や、露光時における焦点の調節量(以下、「フォーカス」と記載する)である。
また、例えば、製造装置6がドライエッチング装置の場合、パラメータは、エッチングに使用される反応性ガスの種類やエッチング対象へ衝突させるイオンへ印加するエネルギー量等となる。また、例えば、製造装置6がウェットエッチング装置の場合、パラメータは、エッチャント(薬液)の濃度やエッチングの時間、温度等となる。
データベース5は、パターン欠陥事例情報51を記憶する情報記憶装置である。ここでのパターン欠陥事例情報51は、製造装置6によって過去に形成されたパターンについて、どの箇所で、どのようなパターン欠陥が、どのような頻度および程度で発生したかを示す履歴である。
製造装置6は、半導体基板上へ集積回路のパターンを形成する装置であり、例えば、回路パターンが形成されたマスク(レクチル)越しに露光光を照射することで、半導体基板へ塗布されたレジストへパターンを転写する露光装置である。なお、製造装置6は、パターニングされたレジストをマスクとして半導体基板をエッチングすることにより、半導体基板表面の形状を加工してパターンを形成するドライエッチング装置やウェットエッチング装置等であってもよい。
評価装置7は、半導体装置におけるパターン欠陥の有無を判別することによって半導体装置の良否を評価する装置である。かかる評価装置7は、制御部8と記憶部9とを備える。制御部8は、例えば、CPU(Central Processing Unit)を備えた情報処理部であり、CPUが図示しない評価プログラムを実行することで機能する複数の処理部を備える。具体的には、制御部8は、複数の処理部として、輪郭抽出部81と、輪郭分割部82と、ズレ量取得部83と、評価部84と、許容範囲設定部85と、基準パターン設定部86とを備える。
また、記憶部9は、例えば、フラッシュメモリ等の不揮発性の記憶デバイスであり、重要度別分割領域情報91、製造装置別基準パターン情報92、領域別許容範囲情報93等を記憶する。かかる記憶部9は、前述の評価プログラム等の情報も記憶する。
製造装置別基準パターン情報92は、製造装置6によって形成されるパターンの基準となる理想的な基準パターンを示す情報である。かかる製造装置別基準パターン情報92には、製造装置6によって形成されるパターンの種類や製造装置6の種類、製造装置6の経年変化による状態毎に異なる複数の基準パターンが含まれる。
また、重要度別分割領域情報91は、基準パターンを重要度に応じて複数の領域へ分割するために使用される情報であり、例えば、基準パターンの画像を分割するグリッド線の配置を示す情報である。また、ここでの重要度とは、パターン欠陥が発生する可能性の高さを示す度合である。これらの製造装置別基準パターン情報92および重要度別分割領域情報91は、基準パターン設定部86によって設定される情報である。
また、領域別許容範囲情報93は、重要度に応じて複数の領域へ分割されるパターンの領域毎に設定される情報であり、各領域における基準パターンの輪郭に対する実際に形成されるパターンの輪郭のズレ量に関する許容範囲を示す情報である。この領域別許容範囲情報93は、許容範囲設定部85によって設定される情報である。
輪郭抽出部81は、画像取得装置2から入力される半導体装置のパターンの画像からパターンの輪郭を抽出して輪郭の画像を生成し、生成した輪郭の画像を輪郭分割部82へ出力する処理部である。
輪郭分割部82は、輪郭抽出部81によって抽出されるパターンの輪郭を予め定められる重要度に応じて複数の領域へ分割する処理部である。かかる輪郭分割部82は、輪郭抽出部81から入力される輪郭の画像を、重要度別分割領域情報91に基づいて分割することにより、パターンの輪郭を重要度に応じて複数の領域へ分割し、分割した画像をズレ量取得部83へ出力する。
具体的には、輪郭分割部82は、重要度別分割領域情報91から読み出したグリッド線の配置を示す情報に基づいて輪郭の画像へグリッド線を重畳し、グリッド線によって輪郭の画像を分割することにより、パターンの輪郭を重要度に応じて複数の領域へ分割する。
ズレ量取得部83は、予め設定される基準パターンの輪郭に対して、実際に形成されたパターンの輪郭がどれほどズレているかを示すズレ量を取得する処理部である。かかるズレ量取得部83は、輪郭分割部82から入力される分割された輪郭の画像と製造装置別基準パターン情報92とに基づき、複数の計測点におけるズレ量を取得する。そして、ズレ量取得部83は、取得したズレ量を評価部84へ出力する。なお、ズレ量取得部83がズレ量を取得する手法の具体的一例については、図8を参照して後述する。
評価部84は、パターンの重要度に応じた領域毎に設定される領域別許容範囲情報93の許容範囲と、ズレ量取得部83によって取得されるズレ量とを比較して半導体装置の評価を行う処理部である。かかる評価部84は、輪郭分割部82によって分割される領域毎に、ズレ量取得部83から入力されるズレ量の分布を生成し、輪郭分割部82によって分割される領域毎に異なる許容範囲と、対応する領域におけるズレ量の分布とを比較する。
そして、評価部84は、ズレ量が許容範囲内であった領域内のパターンを良(OK)と評価する。一方、評価部84は、ズレ量が許容範囲を超えた領域内のパターンを不良(NG)と評価する。その後、評価部84は、評価結果を評価結果出力部3へ出力して表示出力させる。
基準パターン設定部86は、種類や状態の異なる複数の各製造装置6がそれぞれ半導体基板上に形成するパターンの基準となる理想的な基準パターンの画像を生成し、製造装置別基準パターン情報92として記憶部9へ記憶させて設定する処理部である。かかる基準パターン設定部86は、生成した基準パターンの画像を許容範囲設定部85へも出力する。
また、基準パターン設定部86は、生成した基準パターンの画像を重要度に応じて複数の領域へ分割するグリッド線の位置を決定し、決定したグリッド線の位置を示す情報を重要度別分割領域情報91として記憶部9へ記憶させて設定する。このとき、基準パターン設定部86は、決定したグリッド線の位置を許容範囲設定部85へも出力する。
かかる基準パターン設定部86は、シミュレータ4から入力されるシミュレーションの結果に基づいて基準パターンの画像を生成し、生成した基準パターンの画像とシミュレーション結果とパターン欠陥事例情報51とに基づいてグリッド線の位置を決定する。なお、基準パターン設定部86が基準パターンの画像を生成する手順およびグリッド線の配置を決定する手順については、図2〜図4を参照して後述する。
許容範囲設定部85は、パターンの重要度に応じて分割される領域毎に、基準パターンの輪郭と実際に形成されるパターンの輪郭とのズレ量に関する異なる許容範囲を決定し、領域別許容範囲情報93として記憶部9へ記憶させて設定する処理部である。
かかるパターン欠陥事例情報51と、シミュレータ4から入力されるシミュレーションの結果と、基準パターン設定部86から入力される基準パターンおよびグリッド線の配置を示す情報とに基づいて領域別許容範囲情報93を設定する。なお、許容範囲設定部85が許容範囲を決定する手順の一例については、図5を参照して後述する。
次に、図2〜4を参照し、基準パターン設定部86が基準パターンの画像を生成する手順およびグリッド線の配置を決定する手順の一例について説明する。図2は、実施形態に係るシミュレーション結果の一例を示す図であり、図3は、実施形態に係る基準パターンPの画像Pxの一例を示す図であり、図4は、実施形態に係るグリッド線gが重畳された基準パターンPの画像Pxの一例を示す図である。
ここでは、製造装置6が露光装置である場合について説明する。かかる場合、シミュレータ4には、製造装置6から露光時に設定可能なパラメータの範囲として、フォーカスの範囲およびドーズ量の範囲のいずれか一方または双方が入力される。なお、シミュレータ4へ入力されるパラメータの範囲は、製造装置6の種類や製造装置6の経年変化等によって変化する範囲である。
シミュレータ4は、パラメータの範囲が入力されると、入力される範囲内で設定するパラメータを変更しながら、製造装置6によって形成されるパターンをシミュレーションによって仮想的に生成する。さらに、シミュレータ4は、生成したパターン内でパターン欠陥が発生する可能性のある箇所を特定するシミュレーションを行う。
そして、シミュレータ4は、仮想的に生成したパターンを半導体装置へ採用した場合における半導体装置の歩留まりをシミュレーションによって算出する。かかるシミュレーションでは、図2に示すように、ドーズ量またはフォーカス等のパラメータを下限値から増大させると歩留まりが徐々に上昇し、例えば、パラメータをd1まで増大させた時点で歩留まりが定常状態となる。
そして、さらにパラメータを増大させると、例えば、パラメータがd2まで増大させた時点から徐々に歩留まりが低下する。そこで、基準パターン設定部86は、シミュレータ4がパラメータをd1からd2までの間で順次変更して生成した製造装置6による仮想的な複数のパターンをシミュレータ4から取得する。そして、基準パターン設定部86は、シミュレータ4から取得した複数のパターンの形状を平均化して、例えば、図3に示す基準パターンPの画像Pxを生成する。
かかる基準パターン設定部86は、製造装置6の種類および製造装置6の状態に応じて異なる基準パターンPを生成し、製造装置別基準パターン情報92として記憶部9へ記憶させて設定する。
続いて、基準パターン設定部86は、シミュレータ4から基準パターンPの中でパターン欠陥が発生する可能性のある箇所に関する情報を取得する。さらに、基準パターン設定部86は、パターン欠陥事例情報51から基準パターンPを基に過去に形成されたパターンの中で発生したパターン欠陥の箇所、欠陥の程度、欠陥の発生頻度を取得する。
そして、基準パターン設定部86は、シミュレータ4およびパターン欠陥事例情報51から取得したこれらの情報に基づいてグリッド線gの配置を決定する。例えば、基準パターン設定部86は、基準パターンPの画像Pxの各ピクセルについて、重要度の高さを示すスコアを算出する。
このとき、基準パターン設定部86は、シミュレーションによってパターン欠陥が発生する可能性ありと判定され、且つ、過去に発生したパターン欠陥の程度および発生頻度が高い領域のピクセルほど重要度が高くなるような関数を使用してスコアを算出する。
続いて、基準パターン設定部86は、基準パターンPの画像Pxの中でスコアの境界となる位置にグリッド線gが位置するようにグリッド線gの配置を決定する。かかるグリッド線gを基準パターンPの画像Pxへ重畳することにより、例えば、図4に示すように、基準パターンPの画像Pxは、重要度が高レベルの領域Paと、重要度が中レベルの領域Pbと、重要度が低レベルの領域Pcとにグリッド線gによって分割される。
次に、図5を参照し、許容範囲設定部85が許容範囲を決定する手順の一例について説明する。図5は、実施形態に係るシミュレーションの結果の一例を示す図である。なお、図5には、シミュレータ4が製造装置6へ設定されるパラメータ(ここでは、ドーズ量またはフォーカス)を順次変更して仮想的なパターンを生成するシミュレーションを行った結果を示している。
より具体的には、図5に示すグラフGaは、設定されるパラメータと図4に示す領域Paに形成される仮想的なパターンの寸法との関係を示している。また、図5に示すグラフGbは、設定されるパラメータと図4に示す領域Pbに形成される仮想的なパターンの寸法との関係を示している。
ここで、図5に示すパラメータd1、d2は、図2に示すパラメータd1、d2と同じ値である。つまり、d1からd2までのパラメータが設定される場合には、半導体装置の歩留まりが定常状態に保たれる。
したがって、領域Paに形成されるパターンの寸法が図5に示す範囲ra内であれば、領域Paに形成されるパターンの欠陥によって半導体装置の歩留まりが定常状態から低下する可能性は低い。同様に、領域Pbに形成されるパターンの寸法が図5に示す範囲rb内であれば、領域Pbに形成されるパターンの欠陥によって半導体装置の歩留まりが定常状態から低下する可能性は低い。
そこで、許容範囲設定部85は、例えば、図5に示すシミュレーションの結果がシミュレータ4から入力される場合、図5に示す範囲ra、rbからシミュレーション結果に基づくズレ量の許容範囲を算出する。
具体的には、許容範囲設定部85は、基準パターンPの輪郭を中心線とし、実際に形成されるパターンの輪郭が中心線を挟んで中心線から両側にra/2ズレるまでのズレ量を領域Paにおけるシミュレーション結果に基づく許容範囲として算出する。
また、許容範囲設定部85は、領域Pbについても、基準パターンPの輪郭を中心線とし、実際に形成されるパターンの輪郭が中心線を挟んで中心線から両側にrb/2ズレるまでのズレ量を領域Pbにおけるシミュレーション結果に基づく許容範囲として算出する。なお、許容範囲設定部85は、他の領域についても同様に、各領域のシミュレーション結果に基づく許容範囲を算出する。
さらに、許容範囲設定部85は、パターン欠陥の発生する領域を特定するシミュレーションの結果とパターン欠陥事例情報51とを使用し、シミュレーション結果に基づく各許容範囲を補正することで、各領域の重要度に応じて異なるズレ量の許容範囲を決定する。
具体的には、シミュレーションによってパターン欠陥が発生する可能性ありと判定され、且つ、過去に発生したパターン欠陥の程度および発生頻度が高い領域ほど許容範囲が狭くなるような係数をシミュレーション結果に基づく各許容範囲へ乗算する。これにより、各領域の重要度に応じて異なるズレ量の最終的な許容範囲が決定される。
次に、図6〜図10を参照し、評価装置7が半導体装置のパターンを評価する手順の一例について説明する。図6は、実施形態に係る画像取得装置2によって取得されたSEM画像Iの一例を示す図であり、図7は、実施形態に係る抽出されたパターンの輪郭Lを示す画像ILの一例を示す図である。
また、図8は、実施形態に係る抽出されたパターンの輪郭を示す画像ILへ基準パターンPが重畳された状態を示す図であり、図9は、実施形態に係るズレ量の取得手順を示す図であり、図10は、実施形態に係る各領域におけるズレ量の分布を示す図である。
評価装置7によって半導体装置のパターンの評価を行う場合、画像取得装置2から輪郭抽出部81へ、例えば、図6に示すように、半導体装置のパターンが撮像されたSEM画像Iが入力される。輪郭抽出部81は、入力されるSEM画像Iから、例えば、図7に示すように、パターンの輪郭Lを抽出した画像ILを生成して輪郭分割部82へ出力する。
輪郭分割部82は、輪郭抽出部81から入力される画像ILに対して、重要度別分割領域情報91に含まれるグリッド線gの配置位置を示す情報に基づき、グリッド線gを重畳させることによって画像ILを重要度に応じた複数の領域La、Lb、Lcへ分割する。そして、輪郭分割部82は、重要度に応じて複数の領域La、Lb、Lcへ分割した画像ILをズレ量取得部83へ出力する。
ここで、領域Laは、図4に示す重要度が高レベルの領域Paに対応する領域であり、領域Lbは、図4に示す重要度が中レベルの領域Pbに対応する領域であり、領域Lcは、図4に示す重要度が低レベルの領域Pcに対応する領域である。
ズレ量取得部83は、図8に示すように、輪郭分割部82によって分割された画像ILへ製造装置別基準パターン情報92に含まれる基準パターンPを重畳させる。このとき、ズレ量取得部83は、パターンを形成した製造装置6の種類および状態に応じた基準パターンPを選択して画像ILへ重畳させる。そして、ズレ量取得部83は、基準パターンPの輪郭に対するSEM画像Iから抽出された輪郭Lのズレ量を領域La、Lb、Lc毎に取得する。
このとき、ズレ量取得部83は、例えば、図9に示すように、基準パターンPの輪郭に規定した複数の計測点から基準パターンPの輪郭と直交する垂線を延伸させ、垂線と抽出された輪郭Lとの距離をズレ量として取得する。ここでは、例えば、抽出された輪郭Lが基準パターンPの輪郭よりも基準パターンPの外側に位置する場合のズレ量を正(+)、内側に位置する場合のズレ量を負(-)とする。そして、ズレ量取得部83は、複数の計測点で計測されたズレ量を領域La、Lb、Lc毎に評価部84へ出力する。
評価部84は、例えば、図10に示すように、各領域La、Lb、Lcで計測されたズレ量の出現頻度の分布を領域La、Lb、Lc毎に生成する。ここで、図10の上段に示す分布は、領域Laにおけるズレ量の分布を示しており、中段には、領域Lbにおけるズレ量の分布を示しており、下段には、領域Lcにおけるズレ量の分布を示している。
そして、評価部84は、領域La、Lb、Lc毎に生成した分布と、領域別許容範囲情報93に含まれる各領域La、Lb、Lcのズレ量に関する許容範囲Ra、Rb、Rcとを比較する。図10に示す例では、領域Lbにおけるズレ量の分布が許容範囲Rb内に収まっており、領域Laにおけるズレ量の分布が許容範囲Raをズレ量の負(-)方向に超過しており、領域Lcにおけるズレ量の分布が許容範囲Rcをズレ量の正(+)方向に超過している。したがって、評価部84は、領域Lb内のパターンを良と評価し、領域La、Lc内のパターンを不良と評価する。
上述してきたように、実施形態に係る半導体装置の評価方法は、輪郭抽出工程と、輪郭分割工程と、ズレ量取得工程と、許容範囲設定工程と、評価工程とを含む。輪郭抽出工程は、半導体装置のパターンの輪郭を抽出する。輪郭分割工程は、輪郭抽出工程によって抽出される輪郭を予め定められる重要度に応じて複数の領域へ分割する。
ズレ量取得工程は、予め設定される基準パターンの輪郭に対する半導体装置のパターンの輪郭のズレ量を取得する。許容範囲設定工程は、領域毎にズレ量の許容範囲を設定する。評価工程は、許容範囲設定工程によって設定される許容範囲とズレ量取得工程によって取得されるズレ量とを領域毎に比較して半導体装置の評価を行う。
このように、実施形態に係る半導体装置の評価方法は、パターンが形成される領域をパターン欠陥が発生する可能性の高さを示す重要度に応じて複数の領域へ分割し、分割した領域毎に異なるズレ量の許容範囲を用いてパターンの評価を行う。これにより、実施形態に係る半導体装置の評価方法では、重要度の高いパターンが見逃されることを防止することができるので、半導体装置の評価精度を向上させることができる。
また、実施形態に係る許容範囲設定工程は、重要度に応じて領域毎に異なるズレ量の許容範囲を設定する。これにより、実施形態に係る半導体装置の評価方法では、各領域の重要度に応じた評価基準によってパターンの評価を行うことができるので、半導体装置の評価精度をさらに向上させることができる。
実施形態に係る許容範囲設定工程は、半導体装置のパターンを形成する製造装置に応じて、異なる基準パターンを設定する基準パターン設定工程をさらに含む。これにより、製造装置の種類や製造装置の状態に応じた適切な基準パターンと実際に形成されるパターンとを比較することができるので、製造装置の機種変更や製造装置の経年変化による状態変化が生じた場合に、評価精度が低下することを防止することができる。
また、実施形態に係る半導体装置の評価方法において予め定められる重要度は、半導体装置の過去に発生したパターン欠陥の事例に基づいて定められる。これにより、実施形態に係る半導体装置の評価方法では、例えば、シミュレーションによって重要度の高い領域として特定されず、過去にパターン欠陥が生じた領域を評価対象の領域として分割し、パターンの評価を行うことができる。したがって、実施形態に係る半導体装置の評価方法によれば、重要度の高いパターンが見逃されることをより確実に防止することができる。
なお、上述した実施形態では、半導体装置の歩留まりが低下しない理想的な複数のパターンを平均化したパターンを基準パターンとしたが、基準パターンは、これに限定されるものではない。
例えば、基準パターンとしては、デザインルールに準拠した設計上のパターンや、リソグラフィー工程におけるシミュレーション上のパターン、加工変換差シミュレーション上のパターン、GDSやOasis等の設計データを用いてもよい。
また、上述したズレ量の計測方法は、一例であり、他の方法を用いることもできる。例えば、形成するパターンが円形のパターンや円形の孔を形成するパターンの場合、基準パターンにおける円の中心から円周へ向けて垂線を延伸させ、垂線と円周との交点から垂線と実際に形成されたパターンの輪郭との交点までの距離をズレ量として計測してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 評価システム、 2 画像取得装置、 3 評価結果出力部、 4 シミュレータ、 5 データベース、 6 製造装置、 7 評価装置、 8 制御部、 9 記憶部、 51 パターン欠陥事例情報、 81 輪郭抽出部、 82 輪郭分割部、 83 ズレ量取得部、 84 評価部、 85 許容範囲設定部、 86 基準パターン設定部、 91 重要度別分割領域情報、 92 製造装置別基準パターン情報、 93 領域別許容範囲情報、 P 基準パターン、 L 輪郭、 Ra、Rb、Rc 許容範囲
Claims (5)
- 半導体装置のパターンの輪郭を抽出する輪郭抽出工程と、
前記輪郭抽出工程によって抽出される前記輪郭を予め定められる重要度に応じて複数の領域へ分割する輪郭分割工程と、
予め設定される基準パターンの輪郭に対する前記半導体装置のパターンの輪郭のズレ量を取得するズレ量取得工程と、
前記領域毎に前記ズレ量の許容範囲を設定する許容範囲設定工程と、
前記許容範囲設定工程によって設定される前記許容範囲と前記ズレ量取得工程によって取得される前記ズレ量とを前記領域毎に比較して前記半導体装置の評価を行う評価工程と
を含むことを特徴とする半導体装置の評価方法。 - 前記許容範囲設定工程は、
前記重要度に応じて前記領域毎に異なる前記許容範囲を設定する
ことを特徴とする請求項1に記載の半導体装置の評価方法。 - 前記半導体装置のパターンを形成する製造装置に応じて、異なる前記基準パターンを設定する基準パターン設定工程
をさらに含むことを特徴とする請求項1または請求項2に記載の半導体装置の評価方法。 - 前記重要度は、
前記半導体装置の過去に発生したパターン欠陥の事例に基づいて定められる
ことを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の評価方法。 - 半導体装置のパターンの輪郭を抽出する輪郭抽出部と、
前記輪郭抽出部によって抽出される前記輪郭を予め定められる重要度に応じて複数の領域へ分割する輪郭分割部と、
予め設定される基準パターンの輪郭に対する前記半導体装置のパターンの輪郭のズレ量を取得するズレ量取得部と、
前記領域毎に前記ズレ量の許容範囲を設定する許容範囲設定部と、
前記許容範囲設定部によって設定される前記許容範囲と前記ズレ量取得部によって取得される前記ズレ量とを前記領域毎に比較して前記半導体装置の評価を行う評価部と
を備えることを特徴とする半導体装置の評価装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012190539A JP2014049573A (ja) | 2012-08-30 | 2012-08-30 | 半導体装置の評価方法および半導体装置の評価装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012190539A JP2014049573A (ja) | 2012-08-30 | 2012-08-30 | 半導体装置の評価方法および半導体装置の評価装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014049573A true JP2014049573A (ja) | 2014-03-17 |
Family
ID=50608949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012190539A Pending JP2014049573A (ja) | 2012-08-30 | 2012-08-30 | 半導体装置の評価方法および半導体装置の評価装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014049573A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020535479A (ja) * | 2017-09-27 | 2020-12-03 | エーエスエムエル ネザーランズ ビー.ブイ. | デバイス製造方法の制御パラメータを決定する方法、本方法を実行するよう構成される非一時的コンピュータ可読媒体およびシステム |
-
2012
- 2012-08-30 JP JP2012190539A patent/JP2014049573A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020535479A (ja) * | 2017-09-27 | 2020-12-03 | エーエスエムエル ネザーランズ ビー.ブイ. | デバイス製造方法の制御パラメータを決定する方法、本方法を実行するよう構成される非一時的コンピュータ可読媒体およびシステム |
US11513442B2 (en) | 2017-09-27 | 2022-11-29 | Asml Netherlands B.V. | Method of determining control parameters of a device manufacturing process |
US11768442B2 (en) | 2017-09-27 | 2023-09-26 | Asml Netherlands B.V. | Method of determining control parameters of a device manufacturing process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI735747B (zh) | 度量方法及模組,分段疊對目標,及電腦程式產品 | |
US7587704B2 (en) | System and method for mask verification using an individual mask error model | |
TWI604545B (zh) | 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統,方法及度量 | |
JP4846635B2 (ja) | パターン情報生成方法 | |
KR100832660B1 (ko) | 포토마스크의 평가 방법, 평가 장치, 및 반도체 장치의제조 방법 | |
US8661373B2 (en) | Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in OPC model space | |
JP2008026821A (ja) | パターン評価方法と評価装置及びパターン評価プログラム | |
KR20160096118A (ko) | 요건에 대한 타겟 및 프로세스 감도 분석 | |
JP2011146606A (ja) | 露光量決定方法、半導体装置の製造方法、露光量決定プログラムおよび露光量決定装置 | |
JP2009222454A (ja) | パターン測定方法及びパターン測定装置 | |
KR101204667B1 (ko) | 위상반전마스크의 시디 보정방법 및 그 제조방법 | |
KR20120046471A (ko) | 패턴의 선폭 측정 방법 및 이를 수행하기 위한 선폭 측정 장치 | |
JP2009122199A (ja) | マスクパターン寸法検査方法およびマスクパターン寸法検査装置 | |
US20150213172A1 (en) | Method for measuring and analyzing surface structure of chip or wafer | |
JP2005286095A (ja) | 露光プロセスモニタ方法及びその装置 | |
WO2014208202A1 (ja) | パターン形状評価装置及び方法 | |
EP3133553B1 (en) | Method for verifying a pattern of features printed by a lithography process | |
JP2011233744A (ja) | 露光方法および半導体デバイスの製造方法 | |
JP2008242112A (ja) | マスクパターン評価装置及びフォトマスクの製造方法 | |
TWI502287B (zh) | 產生方法、儲存媒體及資訊處理設備 | |
JP2012252055A (ja) | マスク検査方法、マスク作製方法および半導体装置の製造方法 | |
JP2016021008A (ja) | マルチパターニング用マスクのパターン評価方法およびパターン評価装置 | |
JP2014049573A (ja) | 半導体装置の評価方法および半導体装置の評価装置 | |
Fuchimoto et al. | Measurement technology to quantify 2D pattern shape in sub-2x nm advanced lithography | |
JP2010050148A (ja) | 合わせずれ測定方法および合わせずれ検査マーク |