[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013120824A - 発光デバイス - Google Patents

発光デバイス Download PDF

Info

Publication number
JP2013120824A
JP2013120824A JP2011267666A JP2011267666A JP2013120824A JP 2013120824 A JP2013120824 A JP 2013120824A JP 2011267666 A JP2011267666 A JP 2011267666A JP 2011267666 A JP2011267666 A JP 2011267666A JP 2013120824 A JP2013120824 A JP 2013120824A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
light
emitting element
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011267666A
Other languages
English (en)
Inventor
Juri Takatsuka
珠里 高塚
Sachiko Kawada
祥子 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Electronics Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2011267666A priority Critical patent/JP2013120824A/ja
Publication of JP2013120824A publication Critical patent/JP2013120824A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光素子の目的の実装位置からずれて実装されたとしても、目的の放熱性を常に発揮することができる発光デバイスを提供すること。
【解決手段】基板の一方の面に半導体層を有する発光素子と、この基板の他方の面を、絶縁性接着剤を介して表面に固定する実装基板とを備え、基板の他方の面に凹凸部を有し、凹凸部における複数の凹部に絶縁性接着剤が充填され、複数の凸部が実装基板に接触した状態で、発光素子が実装基板に実装した構成とした。
【選択図】図１

Description

本発明は、発光デバイスに関する。
絶縁性接着剤を用いて、実装基板に発光素子が実装された発光デバイスが知られている（例えば、特許文献１参照のこと）。
図９に示す、従来の発光デバイス１０１は、実装面に凹凸部１０５（凹部１０５ａ、凸部１０５ｂ）を有する実装基板（リードフレーム）１１１ａに、発光素子１０２を実装して構成される。
発光素子１０２は、平板状のサファイア基板１０３の一方の面に半導体層１０４を有した構成となっており、実装基板１１１ａの凸部１０５ｂが、基板１０３の他方の面と接触した状態で、絶縁性接着剤１１３によって実装基板１１１ａに固定される。このとき絶縁性接着剤１１３は、凹部１０５ａ内部だけでなく、基板１０３の外周部にまで回り込んで、発光素子１０２を実装基板１１１ａに固定する。
また、半導体層１０４と実装基板１１１ａ、１１１ｂとは、２本のボンディングワイヤー１２１で電気的に接続されており、実装基板１１１ａ、１１１ｂ、ボンディングワイヤー１２１を介して半導体層１０４に電流を供給したときに、その半導体層１０４を発光させて、図中矢印方向に向けて、光を出射する。
特開平１１−２６８１１号公報（第３−４頁、図１）
しかしながら、発光素子１０２の外形サイズが、例えば２００μｍ×２００μｍ程度の小型の素子を用いて、従来構成を実現しようとしたときに、下記の問題が発生する。その問題について、図１０を用いて説明する。
この従来の発光デバイス１０１は、図１０（ａ）に示すように、発光素子１０２を実装する実装基板１１１ａの表面エリア（実装位置Ａ）のみに、例えばピッチ４０μｍの凹凸部１０５を形成し、ポッティングにより絶縁性接着剤１１３を、その実装位置Ａを覆って基板表面に塗布した後、チップマウンター装置を用いて目的の実装位置Ａに発光素子１０２をフェイスアップ実装する。
ところが、一般的なチップマウンター装置を用いたときに実装される位置は、図１０（ｂ）に示すように、目的の位置（実装位置Ａ）から、図面のずれ量Ｂ（数１０μｍ程度）だけ左側にずれて実装されてしまう場合がある。この様に、目的の位置からずれて発光素子１０２が実装されると、サファイア基板１０３と接触しない凸部（図中右端の凸部１０５ｂ）が存在することになる。つまり、本図面に示す場合、正常に実装されたときに比べ、凸部１０５ｂと実装基板１１１ａとの接触面積が約３／４程度となり、発光素子１０２で発生した熱の、実装基板１１１ａへの熱伝導性を低下させる。この熱伝導性の低下により、発光素子１０２のジャンクション温度を増加させ、発光素子１０２の放熱特性の低下を引き起こすという問題を有していた。
そこで本発明の目的は上記課題を解決し、例え、発光素子の目的の実装位置からずれて実装されたとしても、目的の放熱性を常に発揮することができる発光デバイスを提供することにある。
本発明の発光デバイスは、基本的には下記構成を採用する。
本発明の発光デバイスは、基板の一方の面に半導体層を有する発光素子と、この基板の他方の面を、絶縁性接着剤を介して表面に固定する実装基板とを備え、基板の他方の面に凹凸部を有し、凹凸部における複数の凹部に絶縁性接着剤が充填され、複数の凸部が実装基板に接触した状態で、発光素子が実装基板に実装されたことを特徴とするものである。
また、本発明の発光デバイスにおける、上記複数の凹部が、基板の他方の面の中心から外周に向けて放射状に配列した溝、所定の間隔で配列された複数本の線状溝、または複数個の突起を残して形成された溝とするのが望ましい。
また、本発明の発光デバイスにおける、複数の線状溝または複数個の突起を、不等間隔で配列しても良い。
また、本発明の発光デバイスにおける、凹部の深さを、基板中央部で浅く、基板外周部で深く形成しても良い。
上述した本発明の発光デバイスの構成とすることで、実装基板に発光素子をチップマウンター装置で実装する際に、実装位置が目的の位置から大きくずれてしまったとしても、当初目的の放熱性能を常に発揮することができる発光デバイスを提供することができる。
本発明の実施形態１における発光デバイスの構成例を示す図面であり、図（ａ）に断面図、図（ｂ）に発光素子の下部平面図を示す。 本発明の実施形態１における発光デバイスを発光させたときの、熱伝導性を説明するための図面である。 本発明の実施形態１における発光デバイスの特徴を説明するための図面である。 本発明の実施形態１における発光デバイスの製造方法を示す工程断面図である。 図４Ａの続きの製造方法を示す工程断面図である。 図４Ｂの続きの製造方法を示す工程断面図である。 本発明の実施形態１における、発光素子の変形例１の（ａ）正面図、（ｂ）左側面図、（ｃ）下面図である。 本発明の実施形態１における変形例２および変形例３を示す断面図である。 本発明の実施形態２における構成例を示す断面図である。 本発明の実施形態３における構成例を示す、発光素子の下面図である。 従来の発光デバイスの構成を示す断面図である。 従来の発光デバイスの問題点を示す断面である。
[実施形態１の構成例の説明]
本発明の実施形態１における構成例について、図１を用いて説明する。
図１（ａ）に示すように、発光デバイス１は、平板状の実装基板１１の表面の実装位置に、絶縁性接着剤１３を塗布した後、発光素子２をフェイスアップ実装して構成される。
上記発光素子２は、サファイアやＧａＮからなる基板３の一方の面に、例えばＧａＮ系半導体材料の、ｎ型半導体層、発光層、ｐ型半導体層を順次積層した半導体層４を配した、青色発光ダイオードまたは近紫外発光ダイオードである。
また、この発光素子２は、図１（ａ）（ｂ）に示すように、基板３の他方の面に、所定の間隔（本図では、等間隔）で複数本の、凹部５ａ（溝）と凸部５ｂからなる凹凸部５を有している。この凹凸部５における複数本の凹部５ａには、発光素子２を実装基板１１に固着するための絶縁性接着剤１３が充填されて、複数個の凸部５ｂが実装基板１１の表面に直に接触した状態で、発光素子２の基板３と実装基板１１とが接着固定される。なおこのとき、絶縁性接着剤１３は、凹部５ａ内部への充填だけでなく、素子外周部に回り込んで接触面積を増やしている。この様に、凹凸部５の凹部５ａと凸部５ｂは、本図では等間隔で繰り返し形成され、基板両側の縁部で凹部５ａとなるようにしている。この凹部５ａに充填された絶縁性接着剤１３と、凹凸部５の作用と配列形態については、後述する。
ここで用いられる絶縁性接着剤１３には、シリコーン系熱硬化型樹脂である、フォトデバイス用ダイボンド材（信越化学工業製：商品名ＫＥＲ−３０００−Ｍ２）を用いる。なおここでは、発光素子２の実装基板１１への実装時に、高い流動性の絶縁性接着剤１３として、例えば接着剤の粘度を１０［Ｐａ・ｓ］に低下させたものを用いている。
実装基板１１は、銅、アルミニウムなどの金属板の表面に、部分的にアルマイトやシリコン酸化物などの絶縁層を形成し、その上層に配線パターン１２を配した基板や、窒化アルミニウムやアルミナからなるセラミックスや、ガラスエポキシ基板などの絶縁基板に、銅からなる配線パターン１２を形成した基板を用いることができる。さらに、この実装基板１１の表面の発光素子２と電気的接続を取る配線パターン１２表面を除く全域には、図示しない白色の有機または無機絶縁物などが設けても良い。
また、発光素子２の半導体層４の表面の、図示しないｐ電極とｎ電極と、実装基板１１表面に形成された配線パターン１２とは、金または銀からなるボンディングワイヤー２１で電気的に接続され、さらにその全体が、蛍光体２２を含む、熱硬化性シリコーン樹脂からなる封止樹脂２３で被覆される。ここで使用される蛍光体２２は、例えばイットリウムアルミニウムガーネット（ＹＡＧ）蛍光体であり、青色発光ダイオードから出射される青色光（一次光）と励起光（二次光）の混色でもって、発光デバイス１から白色光が出射する。
[実施形態１の作用の説明]
次に、基板３の他方の面に形成された凹凸部５の作用について、図２を用いて説明する。
図２に示すように、発光素子２は、配線パターン１２、ボンディングワイヤー２１を介して半導体層４に電流を供給することで、半導体層４が発光して主に矢印の方向に光を出射する。
このとき半導体層４で発生する熱は、主に基板３の他方の面に形成された凸部５ｂを経由して、その凸部５ｂと直に接する実装基板１１に熱伝導し、外部に放熱される。ここで、基板３に「サファイア」、実装基板１１に「銅板」、絶縁性接着剤に上記「（商品名）ＫＥＲ−３０００−Ｍ２」を用いた場合、サファイアの熱伝導率が２５［Ｗ／ｍ・Ｋ］、
実装基板の銅の熱伝導率が３９８［Ｗ／ｍ・Ｋ］、絶縁性接着剤の熱伝導率が０．２６［Ｗ／ｍ・Ｋ］である。つまり、接着剤に比べ、サファイアは約１０００倍も熱伝導率が高いので、本実施形態の構成によれば、半導体層４で発生した熱の殆どは、絶縁性接着剤１３のルートＬよりも、サファイアからなる凸部５ｂのルートＨを介して、実装基板１１に伝わり、外部に放熱される。
この様に、高い放熱性能を有する本実施形態１の発光デバイス１は、発光素子２の温度が過度に高くなるのを防止して、発光素子２への投入電力を大きくして、高出力化を図ることができる。また、本手段を用いて、発光素子２と実装基板１１間の熱抵抗を下げることにより、発光素子２のジャンクション温度を下げることができる。その結果として、封止樹脂２３の熱劣化を極力抑え、発光デバイス１の寿命を延ばすという効果を得る。
ここで、従来構成で発生していた問題が、本実施形態１の発光デバイス１では解消している理由について、図３を用いて説明する。なお、図３（ａ）は、目的の実装位置Ａに正常に発光素子２が実装された状態を示し、図３（ｂ）は、目的の実装位置Ａからずれ量Ｂだけずれて発光素子２が実装された状態を示している。また、下記説明では、発光素子２は、外形サイズを２００μｍ×２００μｍ程度の小型の素子で、凹凸ピッチを４０μｍ（凹部幅２０μｍ、凸部幅２０μｍ）とした場合を示している。
図３（ａ）に示すように、実装位置Ａに絶縁性接着剤１３を塗布した実装基板１１に、基板３の他方の面に凹凸部５を有する発光素子２を、チップマウンター装置を用いて、実装位置Ａを狙ってフェイスアップ実装する。このとき、凹凸部５は、基板３両縁部が凹部５ａとなるように、凹部５ａと凸部５ｂとを交互に配列しているので、凹部５ａ内部に絶縁性接着剤１３が充填されて、基板３の外周部にまでその絶縁性接着剤１３が回り込み、確実に発光素子２と実装基板１１を固定することができる。
ここで、図３（ｂ）に示すように、発光素子２が、目的の実装位置Ａから左方向にずれ量Ｂ（数１０μｍ）だけずれてしまったとしても、絶縁性接着剤１３と基板３との接触面積は若干低下するものの、４つの凸部５ｂは全て実装基板１１と直に接するので、上述した図３（ａ）のときと熱伝導性は変わらないことが判る。
この様に、従来の構成では、チップマウンター装置の実装位置ずれに起因して、個々の発光デバイスによって放熱性能にばらつきが出てしまったのに対して、本実施形態１の発光デバイス１によれば、その従来構成で起きていた問題を解消し、常に安定した放熱性能を有する発光デバイス１を提供することができる。
[実施形態１の製造方法の説明]
次に、本実施形態１の発光デバイス１の製造方法について図４Ａ〜図４Ｃを用いて説明する。
まず、図４Ａ（１）に示す大判のサファイア製の基板３ａに、図４Ａ（２）に示すように、基板裏面側に凹凸部５を形成する。ここでの基板加工は、レーザー加工、ブラスト処理、エッチング等の周知の方法を用いて、目的の凹凸ピッチ（４０μｍピッチ）を形成し、基板３ｂを得る。
次に、図４Ａ（３）に示すように、ＭＯＣＶＤ法により、バッファー層、ｎ型半導体層、発光層、ｐ型半導体層からなる半導体層４を、順に基板３ｂの表面に成膜する。続けて、図示していないが、ｐ層の一部を削ってｎ層表面を露出させた後、ｐ電極、ｎ電極、および各電極を露出させた保護膜を形成する。そして、位置６で素子単位で個片化し、図４Ａ（４）に示す単個の発光素子２を得る。
次に、図４Ｂ（５）に示すように、予め用意しておいた、配線パターン１２を有する実装基板１１の中央部に、ポッティング装置のノズル３１から、シリコーン系熱硬化型樹脂（商品名）ＫＥＲ−３０００−Ｍ２（粘度１０［Ｐａ・ｓ］）である絶縁性接着剤１３を塗布する。
次に、図４Ｂ（６）（７）に示すように、チップマウンター装置を用いて、発光素子２を実装基板１１の目的の実装位置に合わせて、フェイスアップ実装する。このとき、発光素子２の位置がずれないように、素子上部から押圧したまま１００℃で１時間、更に１５０℃まで温度を上昇させた後、２時間掛けて絶縁性接着剤１３を硬化させる。そして、発光素子２の実装基板１１への固定が完了してから、素子への押圧を解除する。この素子への押圧により、凹部５ａ内部への絶縁性接着剤１３の充填、基板３の側面にまで絶縁性接着剤１３を回り込ませ、樹脂と基板との接触面積を極力増やした状態で、確実に固着させる。
次に、図４Ｃ（８）に示すように、ボンディング装置を用いて半導体層４の電極と、配線パターン１２とをボンディングワイヤー２１で電気的に接続し、最後に、図４Ｃ（９）に示すように、実装基板１１の全体表面を、蛍光体２２を含む、熱硬化性シリコーン樹脂からなる封止樹脂２３で被覆することで、本実施形態１の発光デバイス１が完成する。
［変形例１の構成と作用の説明］
次に、実施形態１における、発光素子２の変形例１の構成および作用について、図５を用いて説明する。なお、図５（ａ）は発光素子２の正面図を、図（ｂ）図が左側面図を、図（ｃ）が下面図を示している。
図５に示すように、本変形例１の発光素子２は、基板３の他方の面に形成した複数本の凹部５ａの溝深さを、基板中央で浅く、外側に向けて徐々に深くなるようにしている。他の形態は、上述した構成と同じである。
このように、中央よりも外側の溝深さを深い凹部形状とすることで、先に示した図４Ｂ（６）（７）工程（発光素子実装工程）における、絶縁性接着剤１３の素子外側への押し出しを確実に行い、凸部５ｂと実装基板１１間の低い熱抵抗を因り確実に確保する。
[変形例２、変形例３の構成と作用の説明]
次に、変形例２および変形例３における発光素子２の構成と作用について、図６を用いて説明する。図６（ａ）は、変形例２の構成を、図６（ｂ）で変形例３の構成を示している。
図１（ｂ）では、凹部５ａと凸部５ｂの配列を等間隔とした例を示したが、本変形例２（図６（ａ））では、中央部の凹部５ａ−１の間隔を広く、その外側に位置する凹部５ａ−２、更に外側の凹部５ａ−３と徐々に幅が狭くなるようにしている。また、変形例３（図６（ｂ））では、中央部の凹部５ａ−１の深さが最も浅く、凹部５ａ−２、更には凹部５ａ−３の凹部深さを、徐々に深くなるようにしている。
この変形例２、変形例３の構成によれば、上述した放熱性能の本発明の特徴に加え、図４Ｂ（５）工程（実装基板１１への絶縁性接着剤１３のポッティング工程）で、実装基板１１の中央部に多くの絶縁性接着剤１３がポッティングされても、図４Ｂ（６）工程で、発光素子２が実装基板１１に押圧されたときに、より効率よく素子外周に押し出しができる。
［実施形態２の構成例の説明］
次に、実施形態２の発光素子２の構成例と作用について、図７を用いて説明する。
図７に示すように、実施形態２の発光素子２は、基板３の他方の面の凹凸部５の断面形状を楔型としている。他は、先の実施形態で示した構成例と同じである。
本実施形態２の構成とすることで、実施形態１で示した構成例に比べ、発光素子２と実装基板１１との接触面積が低下するが、図４Ｂ（６）（７）工程（発光素子実装工程）における、絶縁性接着剤１３の素子外側への押し出しが、より容易となる。つまり、先の実施形態の構成例では、絶縁性接着剤１３に低い粘度の材料を使う必要があったが、本変形例の場合は、比較的高めの粘度の材料であっても、確実に素子と実装基板１１とのコンタクトを取ることができるという利点を有する。さらに、上記変形例１、変形例２のように凹部５ａの溝深さや幅の工夫を適用することで、より絶縁性接着剤１３の更に押し出しが容易となる。
[実施形態３の構成例１〜構成例４の構成の説明]
次に、実施形態３の発光素子２の構成例１〜４について、図８を用いて説明する。
図８（ａ）に示す構成例１では、等間隔で並べた複数個の凸部５ｂ（突起）を有し、その突起を残すその他の領域を凹部５ａとしている。この複数個の突起は、必ずしも等間隔で配列する必要はなく、必要に応じて配列形態を変えることもできる。
また、図８（ｂ）では、複数本の溝からなる凹部５ａが、基板３の中央から外周に向けて放射状に配置し、図８（ｃ）では、その放射状の溝からなる凹部５ａの幅が、中央から外周に向けて、徐々に広くなるようにしている。さらに、図８（ｄ）では、図８（ｂ）の溝パターンを、複数配置した構成としている。
上記構成とすることで、先に示したと同様に、図４Ｂ（６）（７）工程（発光素子実装工程）における、凹部５ａ内部への絶縁性接着剤１３に充填させるとともに、素子周りへ回り込ませて確実に実装基板１１と発光素子２とを固着させるだけでなく、凸部５ｂと実装基板１１とが直に接触して、発光素子２で発生する熱を効率よく、実装基板１１に伝えることができる。なお、実施形態１の変形例１〜３の構成を更に組み合わせ、図４Ｂ（６）（７）工程における、絶縁性樹脂１３の素子外周への押し出しをより容易とする構成とすることもできる。
１ 発光デバイス
２ 発光素子
３ 基板
４ 半導体層
５ 凹凸部
５ａ、５ａ−１〜５ａ−３ 凹部
５ｂ 凸部
６ 位置
１１ 実装基板
１２ 配線パターン
１３ 絶縁性接着剤
２１ ボンディングワイヤー
２２ 蛍光体
２３ 封止樹脂
３１ ノズル

Claims (5)

  1. 基板の一方の面に、半導体層を有する発光素子と、
    前記基板の他方の面を、絶縁性接着剤を介して表面に固定する実装基板と、を備え、
    前記基板の他方の面は、凹凸部を有し、
    前記凹凸部における複数の凹部に前記絶縁性接着剤が充填され、複数の凸部が前記実装基板に接触した状態で、前記発光素子が前記実装基板に実装される
    ことを特徴とする発光デバイス。
  2. 前記複数の凹部は、前記基板の他方の面の中心から外周に向けて放射状に配列した溝である
    ことを特徴とする請求項１に記載の発光デバイス。
  3. 前記複数の凹部は、所定の間隔で配列された複数本の線状溝、または複数個の突起を残して形成された溝である
    ことを特徴とする請求項１に記載の発光デバイス。
  4. 前記複数の線状溝、または複数個の突起が、不等間隔で配列される
    ことを特徴とする請求項３に記載の発光デバイス。
  5. 前記凹部の深さは、基板中央部で浅く、基板外周部で深く形成される
    ことを特徴とする請求項２から４のいずれか一項に記載の発光デバイス。
JP2011267666A 2011-12-07 2011-12-07 発光デバイス Pending JP2013120824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011267666A JP2013120824A (ja) 2011-12-07 2011-12-07 発光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011267666A JP2013120824A (ja) 2011-12-07 2011-12-07 発光デバイス

Publications (1)

Publication Number Publication Date
JP2013120824A true JP2013120824A (ja) 2013-06-17

Family

ID=48773339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011267666A Pending JP2013120824A (ja) 2011-12-07 2011-12-07 発光デバイス

Country Status (1)

Country Link
JP (1) JP2013120824A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185810A (ja) * 2014-03-26 2015-10-22 豊田合成株式会社 発光装置及びその製造方法
CN108461534A (zh) * 2017-02-20 2018-08-28 株式会社村田制作所 化合物半导体基板以及功率放大模块
CN109642133A (zh) * 2016-09-07 2019-04-16 琳得科株式会社 粘结剂组合物、密封片和密封体
EP4177971A4 (en) * 2020-07-03 2024-10-16 Shinetsu Handotai Kk LINKED SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING LINKED SEMICONDUCTOR ELEMENT

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123441A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体集積回路装置
JPH1126811A (ja) * 1997-07-02 1999-01-29 Toshiba Corp 半導体発光装置
JP2002353507A (ja) * 2001-05-23 2002-12-06 Citizen Electronics Co Ltd 発光ダイオードおよびその製造方法
JP2003174190A (ja) * 2001-11-30 2003-06-20 Osram Opto Semiconductors Gmbh 発光半導体素子
JP2005012155A (ja) * 2003-05-26 2005-01-13 Matsushita Electric Works Ltd 発光装置
JP2006024928A (ja) * 2004-07-07 2006-01-26 Shogen Koden Kofun Yugenkoshi 熱経路が形成された粘着層を有する発光ダイオード
JP2007095855A (ja) * 2005-09-28 2007-04-12 Hitachi Lighting Ltd Ｌｅｄ光源モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123441A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体集積回路装置
JPH1126811A (ja) * 1997-07-02 1999-01-29 Toshiba Corp 半導体発光装置
JP2002353507A (ja) * 2001-05-23 2002-12-06 Citizen Electronics Co Ltd 発光ダイオードおよびその製造方法
JP2003174190A (ja) * 2001-11-30 2003-06-20 Osram Opto Semiconductors Gmbh 発光半導体素子
JP2005012155A (ja) * 2003-05-26 2005-01-13 Matsushita Electric Works Ltd 発光装置
JP2006024928A (ja) * 2004-07-07 2006-01-26 Shogen Koden Kofun Yugenkoshi 熱経路が形成された粘着層を有する発光ダイオード
JP2007095855A (ja) * 2005-09-28 2007-04-12 Hitachi Lighting Ltd Ｌｅｄ光源モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185810A (ja) * 2014-03-26 2015-10-22 豊田合成株式会社 発光装置及びその製造方法
CN109642133A (zh) * 2016-09-07 2019-04-16 琳得科株式会社 粘结剂组合物、密封片和密封体
CN108461534A (zh) * 2017-02-20 2018-08-28 株式会社村田制作所 化合物半导体基板以及功率放大模块
US10163829B2 (en) 2017-02-20 2018-12-25 Murata Manufacturing Co., Ltd. Compound semiconductor substrate and power amplifier module
CN108461534B (zh) * 2017-02-20 2021-06-22 株式会社村田制作所 化合物半导体基板以及功率放大模块
EP4177971A4 (en) * 2020-07-03 2024-10-16 Shinetsu Handotai Kk LINKED SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING LINKED SEMICONDUCTOR ELEMENT

Similar Documents

Publication Publication Date Title
JP5720496B2 (ja) 発光装置及びその製造方法
JP5337105B2 (ja) 半導体発光装置
JP6398222B2 (ja) 発光装置およびその製造方法
TWI502773B (zh) 半導體發光裝置及其製造方法
TWI513065B (zh) Semiconductor light emitting device and light emitting device
JP6074317B2 (ja) 半導体発光装置および光源ユニット
CN107689408B (zh) 发光二极管覆晶晶粒及显示器
JP2007134376A (ja) 発光ダイオード装置及びその製造方法
TW201633571A (zh) 半導體發光裝置
JP2015191910A (ja) 半導体発光装置
JP2015176963A (ja) 半導体発光装置
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
JP2013120824A (ja) 発光デバイス
JP2015115432A (ja) 半導体装置
JP2011159812A (ja) 発光装置
JP2017157593A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
US9429305B2 (en) Light emitting device
JP2010103149A (ja) 発光部材、発光装置、電子機器、機械装置、発光部材の製造方法、および発光装置の製造方法
JP2015185685A (ja) 発光装置の製造方法及び照明装置
US10276766B2 (en) Light-emitting device
JP2015041722A (ja) 半導体発光装置
TWI467808B (zh) 發光二極體元件、其製作方法以及發光裝置
JP6543391B2 (ja) 半導体装置
US9257622B2 (en) Light-emitting structure
JP4830959B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20130603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151104