[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013198222A - Power semiconductor switching device - Google Patents

Power semiconductor switching device Download PDF

Info

Publication number
JP2013198222A
JP2013198222A JP2012060914A JP2012060914A JP2013198222A JP 2013198222 A JP2013198222 A JP 2013198222A JP 2012060914 A JP2012060914 A JP 2012060914A JP 2012060914 A JP2012060914 A JP 2012060914A JP 2013198222 A JP2013198222 A JP 2013198222A
Authority
JP
Japan
Prior art keywords
capacitor
power semiconductor
switching device
semiconductor switching
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012060914A
Other languages
Japanese (ja)
Inventor
Grooming Holst
ホルスト・グルーニング
Kimiyuki Koyanagi
公之 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012060914A priority Critical patent/JP2013198222A/en
Publication of JP2013198222A publication Critical patent/JP2013198222A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an improved power semiconductor switching device, in which a short-circuited capacitor can be separated before a sound capacitor is discharged.SOLUTION: The power semiconductor switching device has a gate driver 2 for turning a thyristor 1 on/off. The gate driver 2 has a plurality of capacitors connected in parallel, and a switching transistor connected in series with the capacitor. A power supply unit 4 is connected with the capacitors, respectively, via a breaker. A plurality of diodes are connected between the switching transistor and each capacitor. The breaker separates a short-circuited capacitor. The diodes block a reverse current flowing into the capacitor from a load.

Description

本発明は、パワー半導体スイッチング装置に関し、更に詳しくは、短絡したコンデンサの分離のため回路を備えたパワー半導体スイッチング装置に関する。   The present invention relates to a power semiconductor switching device, and more particularly to a power semiconductor switching device including a circuit for isolating a shorted capacitor.

パワー半導体スイッチング装置には、ゲート・ドライバが設けられており、サイリスタをオン・オフ制御する。ゲート・ドライバは、並列接続された複数のコンデンサと、各コンデンサに直列接続された複数のスイッチング・トランジスタ(MOSFET)を有する。   The power semiconductor switching device is provided with a gate driver and controls the thyristor on and off. The gate driver has a plurality of capacitors connected in parallel and a plurality of switching transistors (MOSFETs) connected in series to each capacitor.

従来のパワー半導体スイッチング装置は、特許公開公報第2005-333444号明細書の図1に示されている。この従来のパワー半導体スイッチング装置にはサイリスタ101、ドライバ102、並列接続された複数のコンデンサ104、各コンデンサに直列接続されたスイッチング・トランジスタ105、およびコンデンサ充電するための電力供給器106を有する。   A conventional power semiconductor switching device is shown in FIG. 1 of Japanese Patent Publication No. 2005-333444. This conventional power semiconductor switching device includes a thyristor 101, a driver 102, a plurality of capacitors 104 connected in parallel, a switching transistor 105 connected in series to each capacitor, and a power supply 106 for charging the capacitor.

動作は、まず、コンデンサ104が充電器106により電圧VCにまで充電される。ドライバ102がターン・オン信号を生成すると、サイリスタ101のゲートに正方向バイアス電流が流れ、サイリスタ101がオンされる。その後、ドライバ102からそれぞれの抵抗器を介して信号が送られ、スイッチング・トランジスタ105から放電電流を提供して、ゲートへターン・オフ信号を与えることにより、サイリスタ101のゲートに逆方向バイアス電流-IGが流れ、サイリスタ101はオフになる。   In operation, first, the capacitor 104 is charged to the voltage VC by the charger 106. When the driver 102 generates a turn-on signal, a forward bias current flows through the gate of the thyristor 101, and the thyristor 101 is turned on. A signal is then sent from the driver 102 through each resistor to provide a discharge current from the switching transistor 105 and a turn-off signal to the gate, thereby providing a reverse bias current − to the gate of the thyristor 101. IG flows and thyristor 101 is turned off.

動作中に、もし、複数のコンデンサのうちの1つが短絡して欠陥コンデンサになれば、健全なコンデンサにおける充電は、短絡したコンデンサを介して放電される。すなわち、1個の短絡したコンデンサにより、パワー半導体スイッチング装置が遮断されてしまう。   During operation, if one of the capacitors is shorted to become a defective capacitor, the charge on the healthy capacitor is discharged through the shorted capacitor. That is, the power semiconductor switching device is interrupted by one shorted capacitor.

更に、サイリスタ101に接続される負荷のタイプによるが、逆方向の電流がアノードに加わる虞れがある。すると、サイリスタ101のアノード・ゲート間の寄生逆ダイオードが活性化され、ゲートに逆電流を加える。そのようなゲート電流が、ゲートドライバを逆電流Ibとして流れ、コンデンサ104を充電し、サイリスタのゲート・カソード間のなだれダイオードが働き、電圧の増大を制限する。その結果、コンデンサ104が過度の電圧を受け、過充電されることとなる。これらの過充電されたコンデンサにより、なだれ電圧はサイリスタのゲートに印加される。これにより、サイリスタには過剰はストレスが加わるので、それをなくす対抗策が必要とされる。すなわち、別に放電回路を設ける必要がある。   Furthermore, depending on the type of load connected to the thyristor 101, a reverse current may be applied to the anode. Then, the parasitic reverse diode between the anode and the gate of the thyristor 101 is activated, and a reverse current is applied to the gate. Such a gate current flows as a reverse current Ib through the gate driver, charges the capacitor 104, and an avalanche diode between the gate and the cathode of the thyristor works to limit the increase in voltage. As a result, the capacitor 104 receives an excessive voltage and is overcharged. With these overcharged capacitors, an avalanche voltage is applied to the gate of the thyristor. As a result, excessive stress is applied to the thyristor, and a countermeasure to eliminate it is required. That is, it is necessary to provide a separate discharge circuit.

2005年12月2日に公表された特開2005-333444号明細書Japanese Unexamined Patent Publication No. 2005-333444 published on December 2, 2005

従来のパワー半導体スイッチング装置の最初の問題は、コンデンサが一つ短絡されると、健全なコンデンサを放電し、パワー半導体スイッチング装置を遮断してしまう点にある。   The first problem of the conventional power semiconductor switching device is that when one capacitor is short-circuited, the sound capacitor is discharged and the power semiconductor switching device is shut off.

従来のパワー半導体スイッチング装置の第2の問題は、逆流する電流が流れると、コンデンサはそれに耐えるだけの大きいものが必要となると共に、サイリスタのゲート電圧を小さくするための放電回路を別に設ける必要がある点にある。   The second problem with conventional power semiconductor switching devices is that when a reverse current flows, the capacitor needs to be large enough to withstand it, and a separate discharge circuit is required to reduce the gate voltage of the thyristor. There is a point.

本発明の課題は、健全なコンデンサが放電される前に、短絡したコンデンサを分離することができる改善されたパワー半導体スイッチング装置を提供することにある。   It is an object of the present invention to provide an improved power semiconductor switching device that can isolate a shorted capacitor before the healthy capacitor is discharged.

本発明の別の課題は、逆流する電流がコンデンサに流れ込むのを防ぐことができる改善されたパワー半導体スイッチング装置を提供することにある。   Another object of the present invention is to provide an improved power semiconductor switching device capable of preventing reverse current from flowing into a capacitor.

本発明に係るパワー半導体スイッチング装置は、アノード、カソードおよびゲートを有するスイッチング素子と、正電位線および負電位線を有する電力供給器と、スイッチング素子を制御するオン信号とオフ信号を生産するドライバと、前記オフ信号を受ける少なくとも1つのスイッチング・トランジスタ、複数のダイオード、複数のコンデンサ、複数のブレーカを有する逆バイアス・ドライバ手段と、を含み、ここで、一つのダイオードと一つのコンデンサと一つのブレーカは、中心接続点Jを有するY結線で接続され、ここで、前記スイッチング・トランジスタ、前記ダイオード、前記コンデンサは、前記スイッチング素子のゲートとカソードの間に直列接続され、更にここで、前記ブレーカは前記中心接続点Jと正電位線および負電位線のいずれか一方と接続されている、ことを特徴とするパワー半導体スイッチング装置である。   A power semiconductor switching device according to the present invention includes a switching element having an anode, a cathode and a gate, a power supply device having a positive potential line and a negative potential line, a driver for producing an on signal and an off signal for controlling the switching element, At least one switching transistor for receiving the off signal, a plurality of diodes, a plurality of capacitors, a reverse bias driver means having a plurality of breakers, wherein one diode, one capacitor and one breaker Are connected by a Y connection having a central connection point J, wherein the switching transistor, the diode, and the capacitor are connected in series between the gate and cathode of the switching element, and further wherein the breaker is The center connection point J and the positive potential line and negative potential line The power semiconductor switching device is characterized in that it is connected to either one of them.

本発明によれば、各コンデンサに設けたブレーカとダイオードにより、短絡したコンデンサを分離することが可能となる。   According to the present invention, a short-circuited capacitor can be separated by a breaker and a diode provided in each capacitor.

本発明によれば、ダイオードにより、逆流する電流がコンデンサに流れ込むのを防ぐことは可能となる。したがって、コンデンサが過剰充電されることを回避することができる。   According to the present invention, it is possible to prevent the backflowing current from flowing into the capacitor by the diode. Therefore, it is possible to avoid overcharging the capacitor.

本発明を用いることにより、コンデンサは、スイッチング素子をターン・オフするのに必要な電流を供給することができる容量のものであれば十分である。また、負荷から逆流する電流を考慮する必要はない。   By using the present invention, it is sufficient that the capacitor has a capacity capable of supplying a current necessary for turning off the switching element. Moreover, it is not necessary to consider the current flowing backward from the load.

図1は、従来技術によるパワー半導体スイッチング装置の回路図。FIG. 1 is a circuit diagram of a conventional power semiconductor switching device. 図2Aは、本発明の第1の実施の形態によるパワー半導体スイッチング装置の回路図。FIG. 2A is a circuit diagram of the power semiconductor switching device according to the first embodiment of the present invention. 図2Bは、図2Aのパワー半導体スイッチング素子のターン・オンとターン・オフを示すタイミングチャート。 図2Cは、図2Aのパワー半導体スイッチング素子のゲート電流を示すタイミングチャート。 図2Dは、図2Aのパルス用コンデンサの放電および充電を示すタイミングチャート。FIG. 2B is a timing chart showing turn-on and turn-off of the power semiconductor switching element of FIG. 2A. FIG. 2C is a timing chart showing a gate current of the power semiconductor switching element of FIG. 2A. FIG. 2D is a timing chart showing discharging and charging of the pulse capacitor in FIG. 2A. 図3は、ブレーカの第1実施例の回路図。FIG. 3 is a circuit diagram of the first embodiment of the breaker. 図4は、ブレーカの第2実施例の回路図。FIG. 4 is a circuit diagram of a second embodiment of the breaker. 図5は、ブレーカの第3実施例の回路図。FIG. 5 is a circuit diagram of a third embodiment of the breaker. 図6は、ブレーカの第4実施例の回路図。FIG. 6 is a circuit diagram of a fourth embodiment of the breaker. 図7は、ブレーカの第5実施例の回路図。FIG. 7 is a circuit diagram of a fifth embodiment of the breaker. 図8は、ブレーカの第6実施例の回路図。FIG. 8 is a circuit diagram of a sixth embodiment of the breaker. 図9は、ブレーカの第7実施例の回路図。FIG. 9 is a circuit diagram of a seventh embodiment of the breaker. 図10は、図2Aの回路で使用される余剰モニタ回路の回路図。FIG. 10 is a circuit diagram of a surplus monitor circuit used in the circuit of FIG. 2A. 図11は、本発明の第2の実施形態によるパワー半導体スイッチング装置の回路図。FIG. 11 is a circuit diagram of a power semiconductor switching device according to a second embodiment of the present invention. 図12は、図11に示した装置の、第1の変形例を示す回路図。12 is a circuit diagram showing a first modification of the apparatus shown in FIG. 図13は、図11に示した装置の、第2の変形例を示す回路図。FIG. 13 is a circuit diagram showing a second modification of the apparatus shown in FIG. 図14は、図11に示した装置の、第3の変形例を示す回路図。FIG. 14 is a circuit diagram showing a third modification of the apparatus shown in FIG.

図2Aは、本発明の実施形態1によるパワー半導体スイッチング装置を示す。実施形態1に係るパワー半導体スイッチング装置はスイッチング素子1とドライバ2を含み、ドライバ2からは線12を介してターン・オン信号、線13を介してターン・オフ信号が出力される。パワー半導体スイッチング素子1はアノード26およびカソード28があり、その間には負荷(図示せず)が接続される。スイッチング素子1は、サイリスタであり、例えばGCT (ゲート転流ターンオフ)サイリスタ、GTO (ゲートターンオフ)サイリスタ又は静電誘導サイリスタ(SITH)である。線12はスイッチング素子1のゲートに接続され、線13はゲート抵抗器R1、R2、…のそれぞれに接続され、更にスイッチング・トランジスタF1、F2、…のゲートに接続される。スイッチング・トランジスタF1、F2、…のそれぞれは、例えばN-MOSFETで構成される。各スイッチング・トランジスタのドレインは、スイッチング素子1のゲート14に接続される。ドライバ2への電力は、線20を介して電力供給器4から供給される。ドライバ2には、制御信号24が加えられ、出力される制御信号の周波数およびタイミングをコントロールする。   FIG. 2A shows a power semiconductor switching device according to Embodiment 1 of the present invention. The power semiconductor switching device according to the first embodiment includes a switching element 1 and a driver 2, and the driver 2 outputs a turn-on signal via a line 12 and a turn-off signal via a line 13. The power semiconductor switching element 1 has an anode 26 and a cathode 28, and a load (not shown) is connected between them. The switching element 1 is a thyristor, for example, a GCT (gate commutation turn-off) thyristor, a GTO (gate turn-off) thyristor, or an electrostatic induction thyristor (SITH). Line 12 is connected to the gate of switching element 1, line 13 is connected to each of gate resistors R1, R2,..., And further to the gates of switching transistors F1, F2,. Each of the switching transistors F1, F2,... Is composed of, for example, an N-MOSFET. The drain of each switching transistor is connected to the gate 14 of the switching element 1. Power to the driver 2 is supplied from the power supply 4 via the line 20. A control signal 24 is added to the driver 2 to control the frequency and timing of the output control signal.

電力供給器4は、正電位線18と負電位線16の間に所定のDCパワーを生成する。充電用の線16と線18の間にブレーカB1-1およびコンデンサC1-1が直列接続され、ブレーカB1-1を介してコンデンサC1-1が充電される。更に、コンデンサC1-1の一方の側とスイッチング・トランジスタF1のソースの間にダイオードD1-1が接続され、スイッチング・トランジスタF1からコンデンサC1-1の一方向にのみ電流の流れを制限する。   The power supply 4 generates predetermined DC power between the positive potential line 18 and the negative potential line 16. Breaker B1-1 and capacitor C1-1 are connected in series between charging line 16 and line 18, and capacitor C1-1 is charged through breaker B1-1. Further, a diode D1-1 is connected between one side of the capacitor C1-1 and the source of the switching transistor F1, and restricts the flow of current only in one direction from the switching transistor F1 to the capacitor C1-1.

複数のブレーカB1-1、B1-2、...、B1nと複数のコンデンサC1-1、C1-2、...、C1-nがあり、それは上述と同様に充電用の線16と線18の間に直列接続され、コンデンサC1-1、C1-2、...、C1-nが充電される。また、複数のコンデンサC1-1、C1-2、...、C1-nは、上述と同様にダイオードD1-1、D1-2、...、D1-nに接続され、それらは負バス線17-1に接続され、さらにスイッチング・トランジスタF1のソースに接続される。なお、正電位線18は正バス線18として機能し、負バス線17-1と対をなす。さらに、すべての負バス線17-1、...、17-mは互いに接続されていてもよい。   There are a plurality of breakers B1-1, B1-2, ..., B1n and a plurality of capacitors C1-1, C1-2, ..., C1-n, which are the charging lines 16 and lines as described above 18 are connected in series, and capacitors C1-1, C1-2,..., C1-n are charged. In addition, a plurality of capacitors C1-1, C1-2,..., C1-n are connected to diodes D1-1, D1-2,. Connected to line 17-1 and further to the source of switching transistor F1. The positive potential line 18 functions as the positive bus line 18 and is paired with the negative bus line 17-1. Further, all the negative bus lines 17-1,..., 17-m may be connected to each other.

コンデンサC1-1、ブレーカB1-1およびダイオードD1-1の組み合わせは、コンデンサ構造体CA1-1と言う。同様に、コンデンサC1-2、ブレーカB1-2およびダイオードD1-2の組み合わせは、別のコンデンサ構造体CA1-2を構成する。それぞれのコンデンサ構造体CAには一つのコンデンサと一つのブレーカと一つのダイオードがあり、それらがY結線、すなわち星形結線で接続されており、コンデンサ自由端FE1、ブレーカ自由端FE2およびダイオード自由端FE3を有している。コンデンサは、Y結線の中心接続点Jとおよび第1の自由端FE1の間に接続され、ブレーカは中心接続点Jと第2の自由端FE2の間で接続され、またダイオードは、中心接続点Jと3番目の自由端FE3の間であって、3番目の自由端FE3から中心接続点Jへ方向に接続される。   The combination of capacitor C1-1, breaker B1-1, and diode D1-1 is referred to as capacitor structure CA1-1. Similarly, the combination of the capacitor C1-2, the breaker B1-2, and the diode D1-2 constitute another capacitor structure CA1-2. Each capacitor structure CA has one capacitor, one breaker and one diode, which are connected by Y connection, that is, star connection, capacitor free end FE1, breaker free end FE2, and diode free end Has FE3. The capacitor is connected between the center connection point J of the Y connection and the first free end FE1, the breaker is connected between the center connection point J and the second free end FE2, and the diode is connected to the center connection point Between J and the third free end FE3, the third free end FE3 is connected in the direction to the center connection point J.

n個のコンデンサ構造体CA1、...、CAnが1つのスイッチング・トランジスタF1と協働するように設けられている。各コンデンサ構造体CAのコンデンサ自由端FE1が正バス線18に接続され、各コンデンサ構造体CAのブレーカ自由端FE2が負電位線16に接続される、また、各コンデンサ構造体CAのダイオード自由端FE3が負バス線17-1に接続される。   n capacitor structures CA1,..., CAn are provided to cooperate with one switching transistor F1. The capacitor free end FE1 of each capacitor structure CA is connected to the positive bus line 18, the breaker free end FE2 of each capacitor structure CA is connected to the negative potential line 16, and the diode free end of each capacitor structure CA FE3 is connected to the negative bus line 17-1.

1つのスイッチング・トランジスタF1と、それと協働するコンデンサ構造体CA1、...、CAnの組み合わせを、逆バイアス・ドライバRD1と言う。複数の逆バイアス・ドライバRD1、...、RDmが設けられており、それはパワー半導体スイッチング素子1のゲート14とカソード28の間に並列接続されている。   A combination of one switching transistor F1 and the capacitor structures CA1,..., CAn that cooperate with the switching transistor F1 is referred to as a reverse bias driver RD1. A plurality of reverse bias drivers RD1,..., RDm are provided, which are connected in parallel between the gate 14 and the cathode 28 of the power semiconductor switching element 1.

一例においては、逆バイアス・ドライバRDの数mは、4以上、例えば8である。また、コンデンサ構造体CAの数nは、10以上、例えば50である。なお、そのような数は設計によって変更することができる。   In one example, the number m of the reverse bias drivers RD is 4 or more, for example, 8. Further, the number n of the capacitor structures CA is 10 or more, for example, 50. Note that such a number can be changed by design.

コンデンサC1-1や他のコンデンサは、一つに限らず、並列に接続された複数のコンデンサであってもよい。また、コンデンサC1-1や他のコンデンサは、セラミックコンデンサであってもよい。   The number of capacitors C1-1 and other capacitors is not limited to one and may be a plurality of capacitors connected in parallel. Further, the capacitor C1-1 and other capacitors may be ceramic capacitors.

図2B、図2Cおよび図2Dにより、パワー半導体スイッチング装置の動作を説明する。   The operation of the power semiconductor switching device will be described with reference to FIGS. 2B, 2C, and 2D.

時刻t0において、スイッチング素子1(例えばGCT)がオン状態であるとする。そして、すべてのコンデンサC1-1、C1-2、...、C1-n、......、Cm-1、Cm-2、...、Cm-nは、所定の電圧VC1に充電されているものとする。時刻taにおいて、ドライバ2からターン・オフ信号が生成され、線13および抵抗器R1、...、Rm、を介して、MOSFET F1、...、Fmのゲートへ加えられる。したがって、MOSFET F1、...、Fmはすべてオンにされ、すべてのコンデンサC1-1、...、Cm-nからの放電電流IGが、スイッチング素子1のカソード28およびゲート14を通り、更にMOSFET F1、...、Fmに流れる。したがって、時刻taでは、コンデンサC1-1、...、Cm-nは、放電され、ターン・オフ・パルス109(図2C)が、スイッチング素子1のゲート14に現れ、電圧降下110(図2D)が生じる。したがって、時刻taでは、激落線108に示すように、GCTは遮断される。電力供給器4からは継続的に充電電流が提供されているので、コンデンサC1-1、...、Cm-nは、電圧増加線111および飽和線112で示すように、急速に、すなわち時刻taから所定の期間tCmin内で、所定の電圧VC1に充電される。   It is assumed that the switching element 1 (for example, GCT) is on at time t0. And all the capacitors C1-1, C1-2, ..., C1-n, ..., Cm-1, Cm-2, ..., Cm-n are set to a predetermined voltage VC1. It shall be charged. At time ta, a turn-off signal is generated from driver 2 and applied to the gates of MOSFETs F1,..., Fm via line 13 and resistors R1,. Therefore, MOSFETs F1, ..., Fm are all turned on, and the discharge current IG from all capacitors C1-1, ..., Cm-n passes through cathode 28 and gate 14 of switching element 1, and further Flows through MOSFETs F1, ..., Fm. Therefore, at time ta, the capacitors C1-1,..., Cm-n are discharged, and the turn-off pulse 109 (FIG. 2C) appears at the gate 14 of the switching element 1 and the voltage drop 110 (FIG. 2D). ) Occurs. Therefore, at the time ta, the GCT is blocked as indicated by the sharp drop line 108. Since the charging current is continuously provided from the power supply 4, the capacitors C1-1,..., Cm-n rapidly, that is, as shown by the voltage increase line 111 and the saturation line 112. It is charged to a predetermined voltage VC1 within a predetermined period tCmin from ta.

時刻tbにおいて、ドライバ2からターン・オン信号が生成される。MOSFET F1、…、Fmはオフにされており、ターン・オン信号が線12を介してスイッチング素子1のゲートに加えられる。したがって、スイッチング素子1は再びオンされる。   At time tb, the driver 2 generates a turn-on signal. MOSFETs F1,..., Fm are turned off and a turn-on signal is applied to the gate of switching element 1 via line 12. Therefore, the switching element 1 is turned on again.

その後、時刻tcにおいて、2つ目のターン・オフ信号が生成され、上述と同様にしてスイッチング素子1をオフにする。ドライバ2からの2つの連続するターン・オフ信号、具体的には2つのターン・オフ・パルス109と114の間の時間差は、制御信号24によって変わるが、時間tCminと等しいか、それ以上である。例えば、時間tCminは、100μsから200μs程度の時間である。したがって、本発明によれば、電力供給器4がコンデンサC1-1、...、Cm-nを所定の電圧VC1までに充電する時間は、時間tCmin以内、(つまり100μs以内)である。   Thereafter, at time tc, a second turn-off signal is generated, and the switching element 1 is turned off in the same manner as described above. The time difference between two successive turn-off signals from driver 2, specifically the two turn-off pulses 109 and 114, depends on the control signal 24 but is equal to or greater than the time tCmin . For example, the time tCmin is about 100 μs to 200 μs. Therefore, according to the present invention, the time for the power supply 4 to charge the capacitors C1-1,..., Cm-n to the predetermined voltage VC1 is within the time tCmin (that is, within 100 μs).

ここで、コンデンサC1-1、...、Cm-nのうちの1つ、例えばコンデンサC1-1が欠陥コンデンサであったため短絡故障を起こしたとする。電力供給器からの電流と、残りのコンデンサC1-2、...、Cm-nからの放電電流が、線16および線18を介してブレーカB1-1および短絡したコンデンサC1へ流れ込む。ここでブレーカB1は、放電電流を直ちに遮断し、電流が短絡したコンデンサC1に流れ込むのを防止する。したがって、残りのコンデンサC1-2、...、Cm-nにおいては、充電された状態がそのまま維持される。そして、その後の動作であるスイッチング素子1のターン・オンおよびターン・オフは、時間遅れなしで、問題なく実行することができる。   Here, it is assumed that one of the capacitors C1-1,..., Cm-n, for example, the capacitor C1-1 is a defective capacitor and thus a short-circuit failure occurs. The current from the power supply and the discharge current from the remaining capacitors C1-2,..., Cm-n flow into breaker B1-1 and shorted capacitor C1 via lines 16 and 18. Here, the breaker B1 immediately cuts off the discharge current and prevents the current from flowing into the shorted capacitor C1. Therefore, the remaining capacitors C1-2,..., Cm-n are kept charged. Then, the subsequent turn-on and turn-off of the switching element 1 can be executed without any time delay without any problem.

図3は、第1のコンデンサ構造体CAの例を示し、そこにはブレーカBが含まれており、ブレーカBは、MOSFET 30およびコンパレータ32を含む。MOSFET 30は自由端FE2と中心接続点Jの間に接続されている。また、コンパレータ32は、コンデンサCの両端電圧の差をとり、MOSFET 30のオン、オフ制御を行う。コンデンサCが充電されている場合、コンデンサCの両端電圧の差は、所定の電圧となる。この場合、コンパレータ32は、HIGHレベル信号を生成し、MOSFET 30をオン状態に維持する。したがって、コンデンサCは、負電位線16に接続された自由端FE2からの電流で適切に充電される。コンデンサCが短絡事故を起こして欠陥コンデンサになると、異常電流が欠陥コンデンサCを通って流れ始める。このため、欠陥コンデンサCの両端電圧は、0か、ほとんど0に等しくなる。したがって、コンパレータ32は、LOWレベル信号を生成し、MOSFET 30をオフにする。この場合、自由端FE2に通じる電流路がブレーカBで遮断されるので、近隣の健全なコンデンサは短絡した欠陥コンデンサによって放電されることはない。ダイオードDは、健全なコンデンサから、自由端FE3および負バス線17を介して、欠陥コンデンサに放電電流が流れるのを防ぎます。放電電流を防ぐダイオードDの機能は、図4〜図9に基づいて説明する他の場合にも当てはまる。   FIG. 3 shows an example of a first capacitor structure CA, which includes a breaker B, which includes a MOSFET 30 and a comparator 32. The MOSFET 30 is connected between the free end FE2 and the center connection point J. The comparator 32 takes the difference between the voltages at both ends of the capacitor C, and controls the MOSFET 30 on and off. When the capacitor C is charged, the difference between the voltages across the capacitor C is a predetermined voltage. In this case, the comparator 32 generates a HIGH level signal and maintains the MOSFET 30 in the ON state. Therefore, the capacitor C is appropriately charged with the current from the free end FE2 connected to the negative potential line 16. When capacitor C causes a short circuit and becomes a defective capacitor, an abnormal current begins to flow through defective capacitor C. For this reason, the voltage across the defective capacitor C is 0 or almost equal to 0. Therefore, the comparator 32 generates a LOW level signal and turns off the MOSFET 30. In this case, since the current path leading to the free end FE2 is interrupted by the breaker B, nearby healthy capacitors are not discharged by the short-circuited defective capacitor. Diode D prevents discharge current from flowing from a healthy capacitor to the defective capacitor via free end FE3 and negative bus line 17. The function of the diode D for preventing the discharge current also applies to the other cases described with reference to FIGS.

図4は、第2のコンデンサ構造体CAの例を示し、そこにはブレーカBが含まれており、ブレーカBは、MOSFET 30およびコンパレータ33を含む。MOSFET 30は自由端FE2と中心接続点Jの間に接続されている。また、コンパレータ32は、ダイオードDの両端電圧の差をとり、MOSFET 30のオン、オフ制御を行う。コンデンサCが短絡なしで適切に作動している場合、ダイオードDの両端電圧は0か、ほとんど0に等しくなる。したがって、コンパレータ33は、HIGHレベル信号を生成し、MOSFET 30をオン状態に維持する。したがって、コンデンサCは、負電位線16に接続された自由端FE2からの電流で適切に充電される。コンデンサCが短絡事故を起こして欠陥コンデンサになると、異常電流が欠陥コンデンサCを通って流れ始める。このため、ダイオードDの両端電圧はHIGHになる。したがって、コンパレータ33は、LOWレベル信号を生成し、MOSFET 30をオフにする。この場合、自由端FE2に通じる電流路がブレーカBで遮断されるので、近隣の健全なコンデンサは短絡した欠陥コンデンサによって放電されることはない。   FIG. 4 shows an example of a second capacitor structure CA, which includes a breaker B, which includes a MOSFET 30 and a comparator 33. The MOSFET 30 is connected between the free end FE2 and the center connection point J. Further, the comparator 32 takes the difference between the voltages at both ends of the diode D and performs on / off control of the MOSFET 30. If capacitor C is operating properly without a short circuit, the voltage across diode D will be zero or nearly equal to zero. Therefore, the comparator 33 generates a HIGH level signal and maintains the MOSFET 30 in the ON state. Therefore, the capacitor C is appropriately charged with the current from the free end FE2 connected to the negative potential line 16. When capacitor C causes a short circuit and becomes a defective capacitor, an abnormal current begins to flow through defective capacitor C. For this reason, the voltage across the diode D becomes HIGH. Therefore, the comparator 33 generates a LOW level signal and turns off the MOSFET 30. In this case, since the current path leading to the free end FE2 is interrupted by the breaker B, nearby healthy capacitors are not discharged by the short-circuited defective capacitor.

図5は、第3のコンデンサ構造体CAの例を示し、そこにはブレーカBが含まれており、ブレーカBは、電流制限器で構成される。電流制限器は、MOSFET 35、抵抗器37および39、ならびにツェナーダイオード41を含む。抵抗器37とMOSFET 35は、自由端FE2と中心接続点Jの間に直列接続される。ツェナーダイオード41と抵抗器39は、自由端FE2と自由端FE1の間に直列接続される。コンデンサCが充電されると、所定のHIGH電圧が自由端FE1で現われる。このHIGH電圧が抵抗器39を介してMOSFET 35のゲートに加えられ、MOSFET 35がオンにされる。したがって、コンデンサCは、負電位線16に接続された自由端FE2からの電流で適切に充電される。コンデンサCが短絡事故を起こして欠陥コンデンサになると、異常電流が欠陥コンデンサCを通って流れ始める。このため、抵抗器37の電圧は上昇し、MOSFET 35のゲート・ソース間電圧を小さくする。これにより、電流は安全な量に制限される。   FIG. 5 shows an example of a third capacitor structure CA, which includes a breaker B, which is composed of a current limiter. The current limiter includes a MOSFET 35, resistors 37 and 39, and a Zener diode 41. The resistor 37 and the MOSFET 35 are connected in series between the free end FE2 and the center connection point J. Zener diode 41 and resistor 39 are connected in series between free end FE2 and free end FE1. When the capacitor C is charged, a predetermined HIGH voltage appears at the free end FE1. This HIGH voltage is applied to the gate of the MOSFET 35 through the resistor 39, and the MOSFET 35 is turned on. Therefore, the capacitor C is appropriately charged with the current from the free end FE2 connected to the negative potential line 16. When capacitor C causes a short circuit and becomes a defective capacitor, an abnormal current begins to flow through defective capacitor C. For this reason, the voltage of the resistor 37 rises, and the gate-source voltage of the MOSFET 35 is reduced. This limits the current to a safe amount.

図6は、第4のコンデンサ構造体CAの例を示し、そこにはブレーカBが含まれており、ブレーカBは、電流制限器で構成される。電流制限器は、MOSFET 42、抵抗器34, 36, 38, および40、ならびにトランジスタ44を含む。抵抗器34とMOSFET 42は、自由端FE2と中心接続点Jの間に並列接続される。抵抗器36は自由端FE2とMOSFET 42のゲートの間に接続されている。抵抗器38、 40は、コンデンサCの両端間に直列接続されている。トランジスタ44は、MOSFET 42のゲートと自由端FE1との間に接続され、そのベースは抵抗器38 と40の間に接続されている。コンデンサCが充電されている場合は、電流が抵抗器38を介して流れ、トランジスタ44をオンにする。したがって、自由端FE1におけるHIGH電圧は、MOSFET 42のゲートに加えられ、MOSFET 42をオンにする。したがって、コンデンサCは、負電位線16に接続された自由端FE2からの電流で適切に充電される。コンデンサCが短絡事故を起こして欠陥コンデンサになると、異常電流が欠陥コンデンサCを通って流れ始める。このため、抵抗器38に流れていた電流は止められる。その結果、抵抗器40における電圧はLOWになり、トランジスタ44をオフにする。したがって、自由端FE2のLOW電圧は抵抗器36を介してMOSFET 42のゲートに加えられ、MOSFET 42をオフにする。   FIG. 6 shows an example of a fourth capacitor structure CA, which includes a breaker B, which is composed of a current limiter. The current limiter includes MOSFET 42, resistors 34, 36, 38, and 40, and transistor 44. The resistor 34 and the MOSFET 42 are connected in parallel between the free end FE2 and the center connection point J. Resistor 36 is connected between free end FE 2 and the gate of MOSFET 42. The resistors 38 and 40 are connected in series between both ends of the capacitor C. The transistor 44 is connected between the gate of the MOSFET 42 and the free end FE1, and its base is connected between the resistors 38 and 40. When capacitor C is charged, current flows through resistor 38, turning on transistor 44. Accordingly, the HIGH voltage at the free end FE1 is applied to the gate of the MOSFET 42, turning on the MOSFET 42. Therefore, the capacitor C is appropriately charged with the current from the free end FE2 connected to the negative potential line 16. When capacitor C causes a short circuit and becomes a defective capacitor, an abnormal current begins to flow through defective capacitor C. For this reason, the current flowing through the resistor 38 is stopped. As a result, the voltage across resistor 40 goes low, turning off transistor 44. Therefore, the LOW voltage at the free end FE2 is applied to the gate of the MOSFET 42 via the resistor 36, turning off the MOSFET 42.

図7は、第5のブレーカBの例を示し、ブレーカBは、抵抗器46とヒューズ48で構成される。抵抗器46とヒューズ48は、自由端FE2と中心接続点Jの間に直列接続される。通常動作においては、コンデンサCは、抵抗器46とヒューズ48を通る電流で充電される。コンデンサCが短絡事故を起こして欠陥コンデンサになると、電力供給器と健全なコンデンサから異常電流が欠陥コンデンサCに向かって流れ始める。このため、ヒューズ48は、直ちに切れてしまう。   FIG. 7 shows an example of a fifth breaker B, which is composed of a resistor 46 and a fuse 48. The resistor 46 and the fuse 48 are connected in series between the free end FE2 and the center connection point J. In normal operation, capacitor C is charged with current through resistor 46 and fuse 48. When the capacitor C causes a short circuit accident and becomes a defective capacitor, an abnormal current starts to flow toward the defective capacitor C from the power supply and the sound capacitor. For this reason, the fuse 48 is blown immediately.

図8は、第6のコンデンサ構造体CAの例を示し、そこにはブレーカBが含まれており、ブレーカBは、フューズ機能を有する抵抗器50を含み、それは自由端FE2と中心接続点Jの間に接続される。通常動作においては、コンデンサCは、抵抗器50を通る電流で充電される。コンデンサCが短絡事故を起こして欠陥コンデンサになると、電力供給器と健全なコンデンサから異常電流が欠陥コンデンサCに向かって流れ始める。このため、ヒューズ機能を有する抵抗器50は、直ちに切れてしまう。   FIG. 8 shows an example of a sixth capacitor structure CA, which includes a breaker B, which includes a resistor 50 having a fuse function, which includes a free end FE2 and a central connection point J. Connected between. In normal operation, capacitor C is charged with a current through resistor 50. When the capacitor C causes a short circuit accident and becomes a defective capacitor, an abnormal current starts to flow toward the defective capacitor C from the power supply and the sound capacitor. For this reason, the resistor 50 having the fuse function is immediately cut off.

図9は、第7のコンデンサ構造体CAの例を示し、そこにはブレーカBが含まれており、ブレーカBは、PTC(正温度特性)抵抗器52を含み、それは自由端FE2と中心接続点Jの間に接続される。PTC抵抗器52は、温度上昇に伴って抵抗値が増加する特性を有する。通常動作においては、コンデンサCは、PTC抵抗器52を通る電流で充電される。コンデンサCが短絡事故を起こして欠陥コンデンサになると、電力供給器と健全なコンデンサから異常電流が欠陥コンデンサCに向かって流れ始める。このため、温度上昇に従い、PTC抵抗器50の抵抗値が増大し、異常電流が遮断される。   FIG. 9 shows an example of a seventh capacitor structure CA, which includes a breaker B, which includes a PTC (positive temperature characteristic) resistor 52, which is centrally connected to the free end FE2. Connected between points J. The PTC resistor 52 has a characteristic that the resistance value increases as the temperature rises. In normal operation, capacitor C is charged with a current through PTC resistor 52. When the capacitor C causes a short circuit accident and becomes a defective capacitor, an abnormal current starts to flow toward the defective capacitor C from the power supply and the sound capacitor. For this reason, as the temperature rises, the resistance value of the PTC resistor 50 increases and the abnormal current is cut off.

図10は、余剰モニター回路を示す。余剰モニター回路は、所定数以上のコンデンサが短絡故障し、欠陥コンデンサになった場合、警告信号を生成する。更に、警告信号はサービス・チームへメッセージを送り、次のサービスステップにおいて防止対策をとるようにすることも可能である。余剰モニター回路は、コンパレータ54、抵抗器55、56、57および検出抵抗器R1-1、R1-2、...、R1-nを含む。抵抗器55と56は、負電位線16と正電位線18の間に直列接続され、抵抗器55および56の間の接続点において閾値電圧を生成する。閾値電圧は、コンパレータ54の一方の入力に加えられる。抵抗器57の一方の端は、負電位線16に接続され、他方の端は、検出抵抗器R1-1、R1-2、...、R1-nのそれぞれの端に接続される。検出抵抗器R1-1、R1-2、...、R1-nの他方の端は、コンデンサ構造体CAの中心接続点に接続される。コンデンサ57の他方の端もコンパレータ54の他方の入力に接続される。   FIG. 10 shows a surplus monitor circuit. The surplus monitor circuit generates a warning signal when a predetermined number or more of capacitors are short-circuited and become defective. In addition, the warning signal can send a message to the service team to take preventive measures in the next service step. The surplus monitor circuit includes a comparator 54, resistors 55, 56, 57 and detection resistors R1-1, R1-2,..., R1-n. Resistors 55 and 56 are connected in series between the negative potential line 16 and the positive potential line 18, and generate a threshold voltage at the connection point between the resistors 55 and 56. The threshold voltage is applied to one input of the comparator 54. One end of the resistor 57 is connected to the negative potential line 16, and the other end is connected to each end of the detection resistors R1-1, R1-2,..., R1-n. The other ends of the detection resistors R1-1, R1-2,..., R1-n are connected to the center connection point of the capacitor structure CA. The other end of the capacitor 57 is also connected to the other input of the comparator 54.

コンデンサが一つも短絡事故を起こしていない場合、抵抗器57の他方の端における電圧は負電位線16の電圧と等しい。もし、1つのコンデンサが短絡事故を起こした場合、抵抗器57の他方の端における電圧が上がる。短絡事故を起こしたコンデンサの数が増えると、抵抗器57の他方の端における電圧は階段状に増大する。短絡事故したコンデンサの数が所定数に達すると、抵抗器57の他方の端における電圧は閾値電圧より大きくなる。したがって、コンパレータ54は、HIGH信号を生成し、それはドライバ2に送られ、そこからメッセージを送信される。   If no capacitor has caused a short circuit accident, the voltage at the other end of resistor 57 is equal to the voltage on negative potential line 16. If one capacitor causes a short circuit accident, the voltage at the other end of resistor 57 will rise. As the number of capacitors causing the short circuit increases, the voltage at the other end of the resistor 57 increases stepwise. When the number of short-circuited capacitors reaches a predetermined number, the voltage at the other end of the resistor 57 becomes larger than the threshold voltage. Thus, the comparator 54 generates a HIGH signal that is sent to the driver 2 from which the message is sent.

図11は、本発明の実施の形態2に基づくパワー半導体スイッチング装置を示す。図2Aで示した実施の形態1のものと比べた場合、実施の形態2においては、負バス線17-1、...、17-m(それは単線であってもよい)が、負電位線16と統合された構成になっている。他の構成はすべて同じである。言いかえれば、負電位線16は負バス線17-1、...、17-mに組み込まれる。   FIG. 11 shows a power semiconductor switching device according to the second embodiment of the present invention. Compared with the first embodiment shown in FIG. 2A, in the second embodiment, the negative bus lines 17-1,..., 17-m (which may be a single line) are negative potentials. Integrated with line 16. All other configurations are the same. In other words, the negative potential line 16 is incorporated in the negative bus lines 17-1, ..., 17-m.

図3〜図10で示される回路は、実施の形態2においても適用可能である。   The circuits shown in FIGS. 3 to 10 can also be applied to the second embodiment.

本発明によれば、各コンデンサCと協働するブレーカBによって、短絡事故を起こしたコンデンサを効率よく分離することが出来、その結果、パワー半導体スイッチング装置は、短絡したコンデンサによって遮断されることはなくなる。   According to the present invention, the breaker B that cooperates with each capacitor C can efficiently isolate the capacitor that caused the short-circuit accident, and as a result, the power semiconductor switching device is not cut off by the short-circuited capacitor. Disappear.

本発明によれば、ダイオードDによって、負荷から逆流する電流がコンデンサに流れ込むことを阻止することが可能となる。したがって、コンデンサの過剰充電を避けることが出来る。   According to the present invention, the diode D can prevent a current flowing backward from the load from flowing into the capacitor. Accordingly, overcharging of the capacitor can be avoided.

本発明を用いることにより、コンデンサは、スイッチング素子1にターン・オフ電流を供給するのに必要な程度の電圧定格を持つことで十分であり、サイリスタから逆流してくる電流を考慮する必要はない。次に説明する変形例は、実施の形態1、2に適用可能である。   By using the present invention, it is sufficient for the capacitor to have a voltage rating to the extent necessary to supply the turn-off current to the switching element 1, and it is not necessary to consider the current flowing back from the thyristor. . The modification described below is applicable to the first and second embodiments.

図12は、実施の形態2に適用された変形例1を示す。逆バイアス・ドライバRD1、…、RDmにおいて、スイッチング・トランジスタF1、…、Fmとコンデンサ構造体CAの位置が入れ替えられている。したがって、スイッチング・トランジスタのソースSは線28に接続され、ドレインDは正バス線18に接続される。また、負バス線17はサイリスタ1のゲート線14に接続される。   FIG. 12 shows a first modification applied to the second embodiment. In the reverse bias drivers RD1, ..., RDm, the positions of the switching transistors F1, ..., Fm and the capacitor structure CA are interchanged. Thus, the source S of the switching transistor is connected to line 28 and the drain D is connected to the positive bus line 18. The negative bus line 17 is connected to the gate line 14 of the thyristor 1.

図13は、実施の形態2に適用された変形例2を示す。コンデンサ構造体CAの各々では、コンデンサとダイオードの位置が入れ替えられている。また、ブレーカBは、負バス線17と接続点Jの間ではなく、正バス線18と接続点Jの間に接続されている。   FIG. 13 shows a second modification applied to the second embodiment. In each of the capacitor structures CA, the positions of the capacitor and the diode are interchanged. The breaker B is connected not between the negative bus line 17 and the connection point J but between the positive bus line 18 and the connection point J.

図14は、実施の形態2に適用された変形例3を示す。図11に示されるようなNチャネルMOSFETを使用するのではなく、PチャネルMOSFETをスイッチング・トランジスタF1、…、Fmに使用している。   FIG. 14 shows a third modification applied to the second embodiment. Instead of using N-channel MOSFETs as shown in FIG. 11, P-channel MOSFETs are used for the switching transistors F1,..., Fm.

本発明は、添付図面に基づき、好ましい実施の形態にしたがって説明したが、様々な変更や変形例は当業者に明らかである。そのような明らかな変更や変形例は本発明の範囲に含まれるものである。   Although the present invention has been described according to a preferred embodiment with reference to the accompanying drawings, various modifications and variations will be apparent to those skilled in the art. Such obvious modifications and variations are included in the scope of the present invention.

本発明はパワー半導体スイッチング装置において利用することができる。   The present invention can be used in a power semiconductor switching device.

1 ...スイッチング素子、2 ...ドライバ、4 ...電力供給器、RD...逆バイアス・ドライバ、CA...コンデンサ構造体、F...スイッチング・トランジスタ、C...コンデンサ、D...ダイオード、B...ブレーカ 1 ... switching element, 2 ... driver, 4 ... power supply, RD ... reverse bias driver, CA ... capacitor structure, F ... switching transistor, C ... Capacitor, D ... Diode, B ... Breaker

Claims (12)

パワー半導体スイッチング装置であって、
アノード、カソードおよびゲートを有するスイッチング素子、
正電位線および負電位線を有する電力供給器、
前記スイッチング素子を制御するオン信号とオフ信号を生産するドライバ、
前記オフ信号を受ける少なくとも1つのスイッチング・トランジスタ、複数のダイオード、複数のコンデンサ、複数のブレーカを有する逆バイアス・ドライバ手段、
を含み、
ここで、一つのダイオードと一つのコンデンサと一つのブレーカは、中心接続点を有するY結線で接続され、
ここで、前記スイッチング・トランジスタ、前記ダイオード、前記コンデンサは、前記スイッチング素子のゲートとカソードの間に直列接続され、
更にここで、前記ブレーカは前記中心接続点と正電位線および負電位線のいずれか一方と接続されている、
ことを特徴とするパワー半導体スイッチング装置。
A power semiconductor switching device,
A switching element having an anode, a cathode and a gate,
A power supply having a positive potential line and a negative potential line;
A driver for producing an on signal and an off signal for controlling the switching element;
Reverse bias driver means having at least one switching transistor for receiving the off signal, a plurality of diodes, a plurality of capacitors, and a plurality of breakers;
Including
Here, one diode, one capacitor, and one breaker are connected by a Y connection having a central connection point,
Here, the switching transistor, the diode, and the capacitor are connected in series between the gate and the cathode of the switching element,
Further, here, the breaker is connected to the central connection point and one of a positive potential line and a negative potential line.
A power semiconductor switching device.
前記ダイオードと前記コンデンサの直列接続は、前記正電位線と前記負電位線との間に接続されている、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, wherein a series connection of the diode and the capacitor is connected between the positive potential line and the negative potential line. 前記ブレーカはヒューズを含む、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, wherein the breaker includes a fuse. 前記ブレーカはヒューズ機能を有する抵抗器を含む、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, wherein the breaker includes a resistor having a fuse function. 前記ブレーカはPTC抵抗器を含む、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, wherein the breaker includes a PTC resistor. 前記ブレーカは電流制限器を含む、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, wherein the breaker includes a current limiter. 前記ブレーカはMOSFETと、前記MOSFETを制御する比較器を含み、前記比較器は、コンデンサの両端における電位を比較する、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, wherein the breaker includes a MOSFET and a comparator that controls the MOSFET, and the comparator compares potentials at both ends of the capacitor. 前記ブレーカはMOSFETと、前記MOSFETを制御する比較器を含み、前記比較器は、ダイオードの両端における電位を比較する、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, wherein the breaker includes a MOSFET and a comparator that controls the MOSFET, and the comparator compares potentials at both ends of the diode. 前記ブレーカはMOSFETと、ツェナーダイオードと、抵抗器を含み、前記MOSFETは中心接続点と負電位線との間に接続され、前記ツェナーダイオードと前記抵抗器は、コンデンサの自由端と負電位線との間に直列接続され、ツェナーダイオードと抵抗器の間の接続点は、前記MOSFETのゲートに接続される、請求項1に記載のパワー半導体スイッチング装置。 The breaker includes a MOSFET, a Zener diode, and a resistor, and the MOSFET is connected between a central connection point and a negative potential line, and the Zener diode and the resistor are connected to a free end of a capacitor, a negative potential line, The power semiconductor switching device according to claim 1, wherein a connection point between the Zener diode and the resistor is connected to a gate of the MOSFET. 前記ブレーカはMOSFETと、トランジスタと、一対の抵抗器を含み、前記MOSFETは中心接続点と負電位線との間に接続され、前記トランジスタは、コンデンサの自由端と前記MOSFETのゲートの間に接続され、一対の抵抗器は、前記コンデンサの両端間に直列接続され、一対の抵抗器の間の接続点は、前記トランジスタのベースに接続される、請求項1に記載のパワー半導体スイッチング装置。 The breaker includes a MOSFET, a transistor, and a pair of resistors, the MOSFET is connected between a central connection point and a negative potential line, and the transistor is connected between a free end of a capacitor and the gate of the MOSFET. The power semiconductor switching device according to claim 1, wherein the pair of resistors are connected in series between both ends of the capacitor, and a connection point between the pair of resistors is connected to a base of the transistor. 更に、所定数のコンデンサが短絡事故を起こせば警告信号を発する余剰モニター回路を含む、請求項1に記載のパワー半導体スイッチング装置。 The power semiconductor switching device according to claim 1, further comprising a surplus monitor circuit that issues a warning signal when a predetermined number of capacitors cause a short circuit accident. 前記余剰モニター回路は、比較器と、前記比較器の一方の入力に閾値電圧を与える閾値生成器と、複数のコンデンサにそれぞれ接続された複数の抵抗器を含み、前記各抵抗器は、コンデンサが短絡すると電流を受け、前記各抵抗器は、前記比較器の他方の入力に接続される、請求項11に記載のパワー半導体スイッチング装置。 The surplus monitor circuit includes a comparator, a threshold generator for applying a threshold voltage to one input of the comparator, and a plurality of resistors respectively connected to a plurality of capacitors. The power semiconductor switching device according to claim 11, wherein a current is received when short-circuited, and each resistor is connected to the other input of the comparator.
JP2012060914A 2012-03-16 2012-03-16 Power semiconductor switching device Pending JP2013198222A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012060914A JP2013198222A (en) 2012-03-16 2012-03-16 Power semiconductor switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012060914A JP2013198222A (en) 2012-03-16 2012-03-16 Power semiconductor switching device

Publications (1)

Publication Number Publication Date
JP2013198222A true JP2013198222A (en) 2013-09-30

Family

ID=49396548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012060914A Pending JP2013198222A (en) 2012-03-16 2012-03-16 Power semiconductor switching device

Country Status (1)

Country Link
JP (1) JP2013198222A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242652B (en) * 2014-09-17 2017-02-15 大连工业大学 High-voltage direct current vacuum circuit breaker self-supplying power source topological structure based on modules connected in series

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242652B (en) * 2014-09-17 2017-02-15 大连工业大学 High-voltage direct current vacuum circuit breaker self-supplying power source topological structure based on modules connected in series

Similar Documents

Publication Publication Date Title
TWI568179B (en) High-voltage gate driver circuit
CN107980199B (en) Power supply switch device
KR101863014B1 (en) Short-circuit protection circuit for self-arc-extinguishing semiconductor element
JP5315026B2 (en) Semiconductor device
JP5761215B2 (en) Gate drive circuit
KR102108780B1 (en) Charge/discharge control circuit and battery device
US10944392B2 (en) Switch circuit and power supply system
US8933714B2 (en) Level shift circuit using parasitic resistor in semiconductor substrate
JP6237952B2 (en) Internal power supply circuit and semiconductor device
JP2015107039A (en) Battery pack having charge / discharge switch circuit
US20190238123A1 (en) Driver circuit having overcurrent protection function
KR20150032818A (en) Charging and discharging control circuit and battery device
US20150008973A1 (en) Switching control circuit for target switching element
US9318973B2 (en) Driving device
US10608520B2 (en) Switch circuit
US10547194B2 (en) Power supply control apparatus
JP2013198222A (en) Power semiconductor switching device
JP2013027102A (en) Protection circuit of electronic apparatus
EP4120567A1 (en) Cascaded gate driver outputs for power conversion circuits
EP3742568A1 (en) Overvoltage protection circuit, power converter, electric drive device and vehicle
JP5226474B2 (en) Semiconductor output circuit
JP2019047698A (en) Semiconductor device
US20160380557A1 (en) Assembly and method for discharging high-voltage circuit of power inverter
US12322956B2 (en) Protection circuit and semiconductor device
CN119519682A (en) Gate drive device