JP2013143694A

JP2013143694A - コンデンサ放電回路

Info

Publication number: JP2013143694A
Application number: JP2012003302A
Authority: JP
Inventors: Yuuji Takeno; 雄二嶽野
Original assignee: Tamagawa Seiki Co Ltd
Current assignee: Tamagawa Seiki Co Ltd
Priority date: 2012-01-11
Filing date: 2012-01-11
Publication date: 2013-07-22

Abstract

【課題】従来のコンデンサ放電回路は、第１コンデンサ３自身の電圧により閉成信号３ａを生成しているので、第１コンデンサ３に蓄えられた電荷が放電抵抗１１で消費されることで第１コンデンサ３の電圧が低くなった場合に、第２スイッチング素子１２の閉成状態を維持できず、第１コンデンサ３を完全に放電できない。
【解決手段】本発明によるコンデンサ放電回路では、第１節点４とグラウンド２との間に第２コンデンサ１３と整流素子１４とが設けられるとともに、第２節点５と第２スイッチング素子１２の開閉制御端子１２ａとの間に抵抗器１５が設けられる。第２コンデンサ１３の容量値と抵抗器１５の抵抗値とは、第１コンデンサ３の電荷が放電抵抗１１で消費される期間中、第２スイッチング素子１２の閉成状態を維持できる値に設定されている。
【選択図】図１

Description

本発明は、電源ラインとグラウンドとの間に設けられた第１コンデンサの放電を行うためのコンデンサ放電回路に関する。

従来用いられていたこの種のコンデンサ放電回路としては、例えば下記の特許文献１等に示されている構成を挙げることができる。一般に、この種のコンデンサ放電回路は、図２に示すように構成されている。

図２は、従来用いられていたコンデンサ放電回路を示す回路図である。図において、コンデンサ放電回路は、電源ライン１とグラウンド２との間に設けられた第１コンデンサ３の放電を行うためのものである。このコンデンサ放電回路には、第１スイッチング素子１０、放電抵抗１１、第２スイッチング素子１２、及び抵抗器１５が設けられている。

第１スイッチング素子１０は、電源ライン１に設けられており、図示しない電源と第１コンデンサ３との間の接続を制御するためのものである。放電抵抗１１は、第１スイッチング素子１０と第１コンデンサ３との間に設けられた第１節点４とグラウンド２との間に設けられた抵抗器である。第２スイッチング素子１２は、例えばＦＥＴ等により構成されており、放電抵抗１１に直列に接続されている。抵抗器１５は、第１節点４と第２スイッチング素子１２の開閉制御端子１２ａ（ゲート）との間に設けられている。

次に、従来のコンデンサ放電回路の動作について説明する。第１スイッチング素子１０が閉成（ＯＮ）されている場合、電源電圧により第１コンデンサ３が充電される。第１コンデンサ３に蓄えられた電荷は、該第１コンデンサ３に接続された例えばモータ等の負荷（図示せず）により消費される。

その次に、第１スイッチング素子１０が開成（ＯＦＦ）されると、第１コンデンサ３の電圧により第２スイッチング素子１２の開閉制御端子１２ａに閉成信号３ａが入力される。この閉成信号３ａの入力により、第２スイッチング素子１２が閉成されて、第１コンデンサ３に蓄えられた電荷が放電抵抗１１で消費される。

特開２００５−１５１７２９号公報

上記のような従来のコンデンサ放電回路では、第１コンデンサ３自身の電圧により閉成信号３ａを生成しているので、第１コンデンサ３に蓄えられた電荷が放電抵抗１１で消費されることで第１コンデンサ３の電圧が低くなった場合に、第２スイッチング素子１２の閉成状態を維持できず、第１コンデンサ３を完全に放電できない。第１コンデンサ３を完全に放電できないと、第１コンデンサ３の残留電圧により感電及び負荷が誤動作する可能性がある。

本発明は、上記のような課題を解決するためになされたものであり、その目的は、第１コンデンサの電荷を放電抵抗で完全に消費でき、感電及び第１コンデンサに接続された負荷の誤動作を回避できるコンデンサ放電回路を提供することである。

本発明に係るコンデンサ放電回路は、電源ラインとグラウンドとの間に設けられた第１コンデンサの放電を行うためのコンデンサ放電回路であって、電源ラインに設けられた第１スイッチング素子と、第１スイッチング素子と第１コンデンサとの間に設けられた第１節点とグラウンドとの間に設けられた放電抵抗と、放電抵抗に直列に接続された第２スイッチング素子と、放電抵抗及び第２スイッチング素子と並列に第１節点とグラウンドとの間に設けられた第２コンデンサと、第１節点と第２コンデンサとの間に設けられ、第２コンデンサから第１節点に向かう方向の電流を阻止する整流素子と、第２コンデンサと整流素子との間に設けられた第２節点と第２スイッチング素子の開閉制御端子との間に設けられた抵抗器とを備え、第１スイッチング素子が開成された場合に、第２コンデンサの電圧により開閉制御端子に閉成信号が入力され、第２スイッチング素子が閉成されるとともに、第１コンデンサの電荷が放電抵抗で消費されるように構成されており、第２コンデンサの容量値と抵抗器の抵抗値とは、第１コンデンサの電荷が放電抵抗で消費される期間中、第２スイッチング素子の閉成状態を維持できる値に設定されている。

本発明のコンデンサ放電回路によれば、第２コンデンサの容量値と抵抗器の抵抗値とは、第１コンデンサの電荷が放電抵抗で消費される期間中、第２スイッチング素子の閉成状態を維持できる値に設定されているので、第１コンデンサの電荷を放電抵抗で完全に消費でき、第１コンデンサに接続された負荷の誤動作を回避できる。

本発明の実施の形態によるコンデンサ放電回路を示す回路図である。従来のコンデンサ放電回路を示す回路図である。

以下、本発明を実施するための形態について、図面を参照して説明する。
実施の形態
図１は、本発明の実施の形態１によるコンデンサ放電回路を示す回路図である。図において、コンデンサ放電回路は、電源ライン１とグラウンド２との間に設けられた第１コンデンサ３の放電を行うためのものである。このコンデンサ放電回路には、第１スイッチング素子１０、放電抵抗１１、第２スイッチング素子１２、第２コンデンサ１３、整流素子１４、及び抵抗器１５が設けられている。

第１スイッチング素子１０は、電源ライン１に設けられており、図示しない電源と第１コンデンサ３との間の接続を制御するためのものである。第１スイッチング素子１０と第１コンデンサ３との間には、第１節点４が設けられている。放電抵抗１１は、この第１節点４とグラウンド２との間に設けられた抵抗器である。第２スイッチング素子１２は、例えばＦＥＴ等により構成されており、放電抵抗１１に直列に接続されている。第１スイッチング素子１０が開成されるとともに第２スイッチング素子１２が閉成されることで、第１スイッチング素子１０に蓄えられた電荷が放電抵抗１１で消費され得る。

第２コンデンサ１３は、放電抵抗１１及び第２スイッチング素子１２と並列に第１節点４とグラウンド２との間に設けられている。整流素子１４は、第１節点４と第２コンデンサ１３との間に設けられている。この整流素子１４は、ダイオードにより構成されており、第２コンデンサ１３から第１節点４に向かう方向の電流を阻止する。

第２コンデンサ１３と整流素子１４との間には第２節点５が設けられている。抵抗器１５は、この第２節点５と第２スイッチング素子１２の開閉制御端子１２ａ（ゲート）との間に設けられている。第２コンデンサ１３及び抵抗器１５は、第２スイッチング素子１２を閉成するための閉成信号１３ａを開閉制御端子１２ａに入力するためのものである。第２コンデンサ１３の容量値と抵抗器１５の抵抗値とは、第１スイッチング素子１０が開成された場合に、第１スイッチング素子１０に蓄えられた電荷が放電抵抗１１で消費される期間中（第１スイッチング素子１０に蓄えられた電荷が放電抵抗１１で完全に消費されるまで）、第２スイッチング素子１２の閉成状態を維持できる値に設定されている。

次に、本実施の形態のコンデンサ放電回路の動作について説明する。外部からの制御により第１スイッチング素子１０が閉成されている場合、電源電圧により第１コンデンサ３が充電される。第１コンデンサ３に蓄えられた電荷は、該第１コンデンサ３に接続された例えばモータ等の負荷（図示せず）により消費される。このとき、電源電圧により第２コンデンサ１３も充電される。

その次に、外部からの制御により第１スイッチング素子１０が開成されると、第２コンデンサ１３の電圧により第２スイッチング素子１２の開閉制御端子１２ａに閉成信号１３ａが入力される。この閉成信号１３ａの入力により、第２スイッチング素子１２の閉成が維持されて、第１コンデンサ３に蓄えられた電荷が放電抵抗１１で消費される。ここで、上述のように、第２コンデンサ１３の容量値と抵抗器１５の抵抗値とは、第１スイッチング素子１０に蓄えられた電荷が放電抵抗１１で消費される期間中、第２スイッチング素子１２の閉成状態を維持できる値に設定されているので、第１コンデンサ３に蓄えられた電荷は放電抵抗１１で完全に消費される。整流素子１４が設けられていることで、第１コンデンサ３の電位が第２コンデンサ１３の電位よりも小さくなっても、第２コンデンサ１３の電圧は閉成信号１３ａの入力に使用され続ける。

このようなコンデンサ放電回路では、第２コンデンサ１３の容量値と抵抗器１５の抵抗値とは、第１スイッチング素子１０に蓄えられた電荷が放電抵抗１１で消費される期間中、第２スイッチング素子１２の閉成状態を維持でき値に設定されているので、第１コンデンサ３の電荷を放電抵抗１１で完全に消費でき、感電及び第１コンデンサ３に接続された負荷の誤動作を回避できる。

１電源ライン
２グラウンド
３第１コンデンサ
４第１節点
５第２節点
１０第１スイッチング素子
１１放電抵抗
１２第２スイッチング素子
１２ａ開閉制御端子
１３第２コンデンサ
１３ａ閉成信号
１４整流素子
１５抵抗器

Claims

電源ライン（１）とグラウンド（２）との間に設けられた第１コンデンサ（３）の放電を行うためのコンデンサ放電回路であって、
前記電源ライン（１）に設けられた第１スイッチング素子（１０）と、
前記第１スイッチング素子（１０）と前記第１コンデンサ（３）との間に設けられた第１節点（４）と前記グラウンド（２）との間に設けられた放電抵抗（１１）と、
前記放電抵抗（１１）に直列に接続された第２スイッチング素子（１２）と、
前記放電抵抗（１１）及び前記第２スイッチング素子（１２）と並列に前記第１節点（４）と前記グラウンド（２）との間に設けられた第２コンデンサ（１３）と、
前記第１節点（４）と前記第２コンデンサ（１３）との間に設けられ、前記第２コンデンサ（１３）から前記第１節点（４）に向かう方向の電流を阻止する整流素子（１４）と、
前記第２コンデンサ（１３）と前記整流素子（１４）との間に設けられた第２節点（５）と前記第２スイッチング素子（１２）の開閉制御端子（１２ａ）との間に設けられた抵抗器（１５）と
を備え、
前記第１スイッチング素子（１０）が開成された場合に、前記第２コンデンサ（１３）の電圧により前記開閉制御端子（１２ａ）に閉成信号（１３ａ）が入力され、前記第２スイッチング素子（１２）が閉成されるとともに、前記第１コンデンサ（３）の電荷が前記放電抵抗（１１）で消費されるように構成されており、
前記第２コンデンサ（１３）の容量値と前記抵抗器（１５）の抵抗値とは、前記第１コンデンサ（３）の電荷が前記放電抵抗（１１）で消費される期間中、前記第２スイッチング素子（１２）の閉成状態を維持できる値に設定されていることを特徴とするコンデンサ放電回路。