JP2013140974A - パワー素子及びその製造方法 - Google Patents

Abstract

【課題】漏洩電流を減少させることのできるパワー素子及び工程の単純化を図り信頼性を向上させたパワー素子の製造方法を提供する。
【解決手段】本発明のパワー素子の製造方法は、基板上に炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層を形成するステップ（ｘ値は０＜ｘ＜１の範囲を有する）と、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層の一部をエッチングした後、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層のエッチングされた部分からＧａＮを成長させて再成長ＧａＮ層を形成するステップと、を有する。これにより、薄膜結晶が損傷しないために信頼性の確保を図ることができ、別途のイオン注入工程及び熱処理工程を必要としないために工程の単純化及びコストの節減を達成することができる。
【選択図】図１

Description

本発明は、パワー素子及びその製造方法に関し、より詳細には、漏洩電流を減少させることのできるパワー素子及び工程の単純化を図り信頼性を向上させたパワー素子の製造方法に関する。

半導体発光素子は電流が印加されるとｐ型又はｎ型半導体の接合部分で電子と正孔の再結合によって様々な色の光を発生させ得る半導体装置である。このような半導体発光素子は、フィラメントによる発光素子に比べて長寿命、低電源、優れた初期駆動特性、耐振動特性などの多様な長所を有するため、その需要が持続的に増加している。特に、最近では青色系の短波長領域の光を発光することのできる窒化物半導体が脚光を浴びている。

最近、全世界的に情報通信技術の急激な発達に伴って超高速、大容量の信号送信のための通信技術が急速に発達している。特に、無線通信技術において、個人携帯電話、衛星通信、軍事用レーダー、放送通信、通信用中継機などの需要が次第に拡大するにつれて、マイクロ波とミリメートル波帯域の超高速情報通信システムに必要な高速、高電力電子素子に対する要求が増加している。また、高電力で使用されるパワー素子の応用においても省エネルギーのために多くの研究が行われている。

特に、窒化物半導体は、エネルギーギャップが大きく、高い熱的及び化学的安定度、高い電子飽和速度（〜３×１０^７ｃｍ／ｓｅｃ）等の優れた物性を有し、光素子だけではなく高周波、高出力用の電子素子における応用が容易であるため、全世界的に活発に研究されている。特に、窒化物半導体を用いる電子素子は、高い降伏電圧（〜３×１０^６Ｖ／ｃｍ）及び最大電流密度、安定した高温動作、高い熱伝導度などの様々な長所を有する。

化合物半導体のヘテロ接合構造を用いるＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の場合、接合界面におけるバンド不連続（ｂａｎｄ−ｄｉｓｃｏｎｔｉｎｕｉｔｙ）が大きいため、界面に高い濃度の電子が誘起されて電子移動度を更に高める。このような物性的な特徴により高電力素子における応用が可能である。

現在、Ｓｉ系のパワー素子を除いて最も多く用いられている電力素子は、バンドギャップの大きいＳｉＣ素子がショットキーバリアダイオード（ｓｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ：ＳＢＤ）構造で量産化されている。ここで、漏洩電流を減少させるためにｐ型窒化物半導体層にキャリア（ｃａｒｒｉｅｒ）を注入するインプラント（ｉｍｐｌａｎｔ）装置が求められ、キャリアを活性化させるために高温の熱処理などの工程を伴う。

本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、漏洩電流を減少させることのできるパワー素子及び工程の単純化を図り信頼性を向上させたパワー素子の製造方法を提供することにある。

上記目的を達成するためになされた本発明の一態様によるパワー素子は、基板と、前記基板上に形成された炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層（ｘ値は０＜ｘ＜１の範囲を有する）と、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層の一部をエッチングした後、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層のエッチングされた部分から成長して形成された再成長ＧａＮ層と、を有する。

前記基板はｎ型ＳｉＣ基板であり、前記再成長ＧａＮ層はｐ型物質がドーピングされたｐ−ＧａＮ層であり得る。
前記パワー素子は、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上に形成された第１電極と、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層が形成された前記基板の他面に形成された第２電極と、を更に含むことができる。
前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｎ型物質がドーピングされたｎ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であり得る。
前記第１電極は、Ｎｉ、Ａｕ、ＣｕＩｎＯ_２、ＩＴＯ、Ｐｔ、及びこれらの合金からなるグループより選択され、前記第２電極は、Ｃｒ、Ａｌ、Ｔａ、Ｔｌ、及びＡｕからなるグループより選択され得る。
前記ｐ−ＧａＮ層におけるｐ型物質のドーピング濃度は、１．０×１０^１６／ｃｍ^３〜１．０×１０^２０／ｃｍ^３であり得る。
前記基板はｐ型ＳｉＣ基板であり、前記再成長ＧａＮ層はｎ型物質がドーピングされたｎ−ＧａＮ層であり得る。
前記パワー素子は、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上に形成されたゲート電極と、前記ｎ−ＧａＮ層上に形成されたソース電極及びドレイン電極と、を更に含むことができる。
前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｐ型物質がドーピングされたｐ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であり得る。
前記ソース電極及びドレイン電極は、Ｎｉ、Ａｕ、ＣｕＩｎＯ_２、ＩＴＯ、Ｐｔ、及びこれらの合金からなるグループより選択され得る。
前記ソース電極及びドレイン電極は、ＮｉとＡｕの合金、ＣｕＩｎＯ_２とＡｕの合金、ＩＴＯとＡｕの合金、ＮｉとＰｔとＡｕの合金、及びＰｔとＡｕの合金からなるグループより選択され得る。
前記ｎ−ＧａＮ層におけるｎ型物質のドーピング濃度は、１．０×１０^１６／ｃｍ^３〜１．０×１０^２０／ｃｍ^３であり得る。

上記目的を達成するためになされた本発明の一態様によるパワー素子の製造方法は、基板上に炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層を形成するステップ（ｘ値は０＜ｘ＜１の範囲を有する）と、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層の一部をエッチングした後、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層のエッチングされた部分からＧａＮを成長させて再成長ＧａＮ層を形成するステップと、を有する。

前記再成長ＧａＮ層を形成するステップは、１０００℃〜１２００℃の温度範囲で行われ得る。
前記基板はｎ型ＳｉＣ基板であり、前記再成長ＧａＮ層はｐ型物質がドーピングされたｐ−ＧａＮ層であり得る。
前記パワー素子の製造方法は、前記再成長ＧａＮ層とコンタクトするように、前記再成長ＧａＮ層及び前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上に第１電極を形成するステップと、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層が形成された前記基板の他面に第２電極を形成するステップと、を更に含むことができる。
前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｎ型物質がドーピングされたｎ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であり得る。
前記基板はｐ型ＳｉＣ基板であり、前記再成長ＧａＮ層はｎ型物質がドーピングされたｎ−ＧａＮ層であり得る。
前記パワー素子の製造方法は、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上にゲート電極を形成するステップと、前記ｎ−ＧａＮ層上にソース電極及びドレイン電極を形成するステップと、を更に含むことができる。
前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｐ型物質がドーピングされたｐ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であり得る。

本発明のパワー素子は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層に再成長ＧａＮ層を形成することによって、逆方向電圧が印加された場合に空乏層を形成させるため、漏洩電流を減少させることができる。
また、発明のパワー素子の製造方法は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層の一部をエッチングした後、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層のエッチングされた部分から再成長ＧａＮ層を成長させることで、薄膜結晶が損傷しないために信頼性の確保を図ることができ、別途のイオン注入工程及び熱処理工程を必要としないために工程の単純化及びコストの節減を達成することができる。

本発明の一実施形態によるパワー素子を示す図である。 本発明の他の実施形態によるパワー素子を示す図である。 図１に示したパワー素子を製造する過程を示す図である。 図１に示したパワー素子を製造する過程を示す図である。 図１に示したパワー素子を製造する過程を示す図である。 図１に示したパワー素子を製造する過程を示す図である。

本発明の実施形態の説明において、各基板、層又はパターンなどが各基板、層、又はパターンなどの「上（ｏｎ）」に又は「下（ｕｎｄｅｒ）」に形成されるものと記載する場合、「上（ｏｎ）」と「下（ｕｎｄｅｒ）」は「直接（ｄｉｒｅｃｔｌｙ）」又は「他の構成要素を介在して（ｉｎｄｉｒｅｃｔｌｙ）」形成されるものを全て含む。また、各構成要素の上又は下に対する基準は図面を基準にして説明する。

図面における各構成要素の大きさは、説明のために誇張する場合があり、実際に適用される大きさを意味するものではない。

以下、本発明のパワー素子及びその製造方法を実施するための形態の具体例を、図面を参照しながら詳細に説明する。

図１は、本発明の一実施形態によるパワー素子を示す図であり、パワー素子がショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ＳＢＤ）である場合を示す図である。図２は、本発明の他の実施形態によるパワー素子を示す図であり、パワー素子が金属有機酸化物半導体（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、即ちＭＯＳＦＥＴである場合を示す図である。

本実施形態によるパワー素子は、基板１１０、１２０、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０、２２０、及び再成長ＧａＮ層３１０、３２０を含む。

先ず、パワー素子がショットキーバリアダイオードであることを示す図１を参照して説明すると、基板１１０は、ｎ型不純物がドーピングされたｎ型ＳｉＣ基板である。

炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０は基板１１０上に形成される。炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０として、シリコン（Ｓｉ）と炭素（Ｃ）が一定の割合で混合されて、シリコンと炭素の比率が適切に調整される。炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０は電流の流れを円滑にし、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０でｘ値は０＜ｘ＜１の範囲を有する。好ましくは、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０においてｘ値は０．６＜ｘ＜１の範囲を有する。

再成長ＧａＮ層３１０は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０の一部をエッチングした後、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０のエッチングされた部分から成長して形成される。即ち、再成長ＧａＮ３１０は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０の内部から炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０の表面に成長して形成される。

ここで、再成長ＧａＮ層３１０はｐ型不純物にドーピングされたｐ−ＧａＮ層３１０であり得、ｐ型不純物の例としてＭｇ、Ｚｎ、又はＢｅなどがある。再成長ＧａＮ層３１０においてｐ型物質のドーピング濃度は１．０×１０^１６／ｃｍ^３〜１．０×１０^２０／ｃｍ^３である。ｐ型不純物にドーピングされた再成長ＧａＮ層３１０は、下記の第１電極４００とコンタクトし、漏洩電流の抵抗値を減らすことができる。

また、図１に示す基板１１０はｎ型不純物にドーピングされたｎ型ＳｉＣ基板であってもよく、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０もｎ型不純物がドーピングされたｎ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０であってもよい。ｎ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０においてｎ型物質のドーピング濃度は１．０×１０^１６／ｃｍ^３〜１．０×１０^２０／ｃｍ^３である。ｎ型不純物の例としてＳｉ、Ｇｅ、Ｓｅ、Ｔｅ、又はＣなどがある。

従って、再成長ＧａＮ層３１０がｐ型物質にドーピングされた場合、ｐ−ＧａＮ層３１０に沿ってｐ−ｎ接合が形成され、ｐ−ｎ接合時にｐ−ｎ接合面の付近で空乏層（ｄｅｐｌｅｔｉｏｎ ｌａｙｅｒ）が形成されることで高い耐電圧を有し得る。即ち、ｐ−ｎ接合時にｐ−ｎ接合面の付近では自由電子と正孔がそれぞれ相手側に拡散することによって局部的に電位差が発生して平衡状態をなし、このような平衡状態に応じてキャリアのない空乏層を形成することで耐電圧が増加する。

このような空乏層によって、ショットキー接合領域で発生する漏洩電流が下記の第１電極４００側に漏洩することを防止することができる。即ち、逆方向の電圧印加時に空乏層がｐ−ＧａＮ層３１０に沿って形成されるため、第１電極４００側に電流が漏洩することを抑制することができる。

また、ｐ−ＧａＮ層３１０は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０のエッチングされた部分で成長するため、結晶が損傷しないことから信頼性の確保を図ることができ、別途のイオン注入装置などを必要としないために工程の単純化及びコストの節減を達成することができる。

第１電極４００は、ショットキー電極として炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０上に形成される。第１電極４００はショットキーバリアが高く形成される。ショットキー電圧は、ショットキーバリアを高める仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）の差を意味し、ショットキーバリアダイオードの特性を決定する要因となる。仕事関数の差が大きいほどショットキーバリアダイオードの順方向電圧は高まるものの、逆方向電圧が印加されたときの漏洩電流に対する耐性は減少する。

従って、第１電極４００は、ショットキーバリアが高く形成されることによって漏洩電流を減少させ得る。第１電極４００は、Ｎｉ、Ａｕ、ＣｕＩｎＯ_２、ＩＴＯ、Ｐｔ、及びこれらの合金からなるグループより選択される物質で形成される。また、合金の例として、ＮｉとＡｕの合金、ＣｕＩｎＯ_２とＡｕの合金、ＩＴＯとＡｕの合金、Ｎｉ、Ｐｔ及びＡｕの合金、そしてＰｔとＡｕの合金が挙げられるが、これに制限されるものではない。

第２電極５００は、オーミック電極（ｏｈｍｉｃ ｃｏｎｔａｃｔ）として炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０が形成された基板１１０の他面に形成される。第２電極５００はショットキーバリアが低く形成される。従って、第２電極５００は、ショットキーバリアが低く形成されることによって順方向の電流の流れを円滑にすることが可能になる。第２電極５００は、Ｃｒ、Ａｌ、Ｔａ、Ｔｌ、及びＡｕからなるグループより選択される。

次に、パワー素子が電界効果トランジスタを示す図２を参照して説明すると、基板１２０は、ｐ型不純物がドーピングされたｐ型ＳｉＣ基板である。

炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０は基板１２０上に形成される。炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０として、シリコン（Ｓｉ）と炭素（Ｃ）が一定の割合で混合されて、シリコンと炭素の比率が適切に調整される。炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０は電流の流れを円滑にし、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０においてｘ値は０＜ｘ＜１の範囲を有する。好ましくは、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０でｘ値は０．６＜ｘ＜１の範囲を有する。

再成長ＧａＮ層３２０は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０の一部をエッチングした後、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０のエッチングされた部分から成長して形成される。即ち、再成長ＧａＮ３２０は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０の内部から炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０の表面に成長して形成される。

ここで、再成長ＧａＮ層３２０はｎ型不純物にドーピングされたｎ−ＧａＮ層３２０であり得、ｎ型不純物の例としてＳｉ、Ｇｅ、Ｓｅ、Ｔｅ、又はＣなどがある。ｎ型不純物にドーピングされた再成長ＧａＮ層３２０は、ソース電極７１０及びドレイン電極７２０とコンタクトしてオーミック抵抗を低くし、これによって電流密度を増加させることができる。

また、図２に示す基板１２０はｐ型不純物にドーピングされたｐ型ＳｉＣ基板であってもよく、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０もｐ型不純物がドーピングされたｐ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０であってもよい。ｐ型不純物の例として、Ｍｇ、Ｚｎ、又はＢｅなどがある。

従って、再成長ＧａＮ層３２０がｎ型物質にドーピングされた場合、ｎ−ＧａＮ層３２０に沿ってｐ−ｎ接合が形成され、上述したようにｐ−ｎ接合時にｐ−ｎ接合面の付近で空乏層が形成されることで高い耐電圧を有することができる。このような空乏層により電流が漏洩することを防止できる。

ゲート絶縁層８００は、ゲート電極７３０が形成される位置に対応して形成される。ゲート絶縁層８００は、ＳｉＯ_２、ＳｉＮｘ、Ａｌ_２Ｏ_３、ＨｆＯ_２、及びＧａ_２Ｏ_３からなるグループより選択される物質で形成される。

以下、図１に示したショットキーバリアダイオードを製造する方法について説明する。図３〜図６は、図１に示したパワー素子を製造する過程を示す図であり、ショットキーバリアダイオードを製造する過程を示す図である。

図３〜図６を参照すると、本実施形態によるショットキーバリアダイオードの製造方法は、基板１１０上に炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０を形成するステップ、及び炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０の一部をエッチングした後、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０のエッチングされた部分からＧａＮを成長させて再成長ＧａＮ層３１０を形成するステップを含む。

先ず、図３に示すように、基板１１０上に炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０を形成した後、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０上にフォトリソグラフィ工程のエッチングマスクに用いられる絶縁層６１０を形成する。絶縁層６１０は、ＳｉＮｘ、ＳｉＯｘ、及びＡｌ_２Ｏ_３からなるグループより選択される物質で形成される。

図４を参照すると、再成長ＧａＮ層３１０であるｐ−ＧａＮ層３１０が形成される部分の絶縁層６１０を除去する。即ち、ｐ−ＧａＮ層３１０に対応する部分の絶縁層を除去して炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０の一部を露出させる。炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０の露出した部分をドライエッチング（ｄｒｙ ｅｔｃｈｉｎｇ）方法に基づいて一部のみをエッチングする。但し、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０をエッチングする方法はドライエッチングに制限されるものではない。

図５を参照すると、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０のエッチングされた部分からＧａＮを成長させ、ｐ型不純物にドーピングしてｐ−ＧａＮ層３１０を形成する。ｐ−ＧａＮ層３１０は、金属有機化学気相蒸着法（ＭＯＣＶＤ）を用いてＧａＮを成長させることで形成する。

再成長ＧａＮ層３１０であるｐ−ＧａＮ層３１０を形成するステップは、１０００℃〜１２００℃の温度範囲で行われる。ｐ−ＧａＮ層３１０は、このように高温で形成されるため、薄膜結晶が損傷しないことから信頼性の確保を図ることができる。また、別途のイオン注入工程及び熱処理工程を必要としないために工程の単純化及びコストの節減を達成することができる。

更に、ｐ−ＧａＮ層３１０によって、ｐ−ＧａＮ層３１０に沿ってｐ−ｎ接合が形成され、ｐ−ｎ接合時にｐ−ｎ接合面の付近で空乏層が形成されて高い耐電圧を有する。結果、逆方向の電圧を印加したときにこのような空乏層がｐ−ＧａＮ層３１０に沿って形成されるため、ショットキー接合領域で発生する漏洩電流が第１電極側に漏洩することを防止する。

図６を参照すると、ｐ−ＧａＮ層３１０が形成された後、基板１１０の他面に第２電極５００が形成され、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２１０上には絶縁層６００及び第１電極４００が形成される。第１電極４００はｐ−ＧａＮ層３１０とコンタクトするように形成される。第１電極３１０は、Ｎｉ、Ａｕ、ＣｕＩｎＯ_２、ＩＴＯ、Ｐｔ、及びこれらの合金からなるグループより選択される物質で形成される。また、合金の例として、ＮｉとＡｕの合金、ＣｕＩｎＯ_２とＡｕの合金、ＩＴＯとＡｕの合金、Ｎｉ、Ｐｔ及びＡｕの合金、そしてＰｔとＡｕの合金が挙げられるが、これに制限されるものではない。第２電極５００は、Ｃｒ、Ａｌ、Ｔａ、Ｔｌ、及びＡｕからなるグループより選択される。

即ち、本実施形態によるパワー素子の製造方法は、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層の一部をエッチングした後、炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層のエッチングされた部分から再成長ＧａＮ層を成長させることで、薄膜結晶が損傷しないために信頼性の確保を図ることができ、別途のイオン注入工程及び熱処理工程を必要としないために工程の単純化及びコストの節減を達成することができる。

図２に示す電界効果トランジスタは、ｐ型基板１２０を利用し、ｐ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層２２０を形成し、ｎ型再成長ＧａＮ層３２０を形成することを除いて、上記内容と同じ方法で製造することができる。また、ソース電極７１０、ドレイン電極７２０、ゲート絶縁層８００、及びゲート電極７３０が形成される。

窒化物半導体は、エネルギーギャップが大きく、高い熱的・化学的な安定性、高い電子飽和速度（〜３×１０^７ｃｍ／ｓｅｃ）などの優れた物性を有し、光素子だけではなく、高周波、高出力用の電子素子への応用が容易であり、世界的に盛んに研究されている。窒化物半導体を用いた電子素子は、高い降伏電圧（〜３×１０^６Ｖ／ｃｍ）及び最大電流密度、安定した高温動作、高い熱伝導度などの様々な長所を有する。

化合物半導体のヘテロ接合構造を用いるＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の場合、接合界面におけるバンド不連続（ｂａｎｄ−ｄｉｓｃｏｎｔｉｎｕｉｔｙ）が大きいため、界面に高い濃度の電子が誘起されて電子移動度を更に高めることができる。このような物性的な特徴により高電力素子への応用が可能である。

現在、Ｓｉ系のパワー素子を除いて最も多く用いられている電力素子は、バンドギャップの大きいＳｉＣ素子がショットキーバリアダイオード（ｓｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ：ＳＢＤ）構造で量産化されている。ここで、漏洩電流を減少させるためにｐ型窒化物半導体層にキャリア（ｃａｒｒｉｅｒ）を注入するインプラント（ｉｍｐｌａｎｔ）装置が求められ、キャリアを活性化させるために高温の熱処理などの工程を伴う。

これに対し、本発明によるパワー素子は、漏洩電流が減少し、製造工程が簡略化され、信頼性の向上をもたらすことがでる。

以上、本発明の実施形態について図面を参照しながら説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１１０、１２０ 基板
２１０、２２０ 炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層
３１０、３２０ ｐ−ＧａＮ層、ｎ−ＧａＮ層
４００ 第１電極
５００ 第２電極
６００、６１０ 絶縁層
７１０ ソース電極
７２０ ドレイン電極
７３０ ゲート電極
８００ ゲート絶縁層

Claims (20)

1. 基板と、
   前記基板上に形成された炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層（ｘ値は０＜ｘ＜１の範囲を有する）と、
   前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層の一部をエッチングした後、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層のエッチングされた部分から成長して形成された再成長ＧａＮ層と、を有することを特徴とするパワー素子。
2. 前記基板はｎ型ＳｉＣ基板であり、
   前記再成長ＧａＮ層はｐ型物質がドーピングされたｐ−ＧａＮ層であることを特徴とする請求項１に記載のパワー素子。
3. 前記パワー素子は、
   前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上に形成された第１電極と、
   前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層が形成された前記基板の他面に形成された第２電極を更に含むショットキーバリアダイオードであることを特徴とする請求項２に記載のパワー素子。
4. 前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｎ型物質がドーピングされたｎ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であることを特徴とする請求項３に記載のパワー素子。
5. 前記第１電極は、Ｎｉ、Ａｕ、ＣｕＩｎＯ_２、ＩＴＯ、Ｐｔ、及びこれらの合金からなるグループより選択され、
   前記第２電極は、Ｃｒ、Ａｌ、Ｔａ、Ｔｌ、及びＡｕからなるグループより選択されることを特徴とする請求項３に記載のパワー素子。
6. 前記ｐ−ＧａＮ層におけるｐ型物質のドーピング濃度は、１．０×１０^１６／ｃｍ^３〜１．０×１０^２０／ｃｍ^３であることを特徴とする請求項２に記載のパワー素子。
7. 前記基板はｐ型ＳｉＣ基板であり、
   前記再成長ＧａＮ層はｎ型物質がドーピングされたｎ−ＧａＮ層であることを特徴とする請求項１に記載のパワー素子。
8. 前記パワー素子は、
   前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上に形成されたゲート電極と、
   前記ｎ−ＧａＮ層上に形成されたソース電極及びドレイン電極と、を更に含む電界効果トランジスタであることを特徴とする請求項７に記載のパワー素子。
9. 前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｐ型物質がドーピングされたｐ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であることを特徴とする請求項８に記載のパワー素子。
10. 前記ソース電極及びドレイン電極は、Ｎｉ、Ａｕ、ＣｕＩｎＯ_２、ＩＴＯ、Ｐｔ、及びこれらの合金からなるグループより選択されることを特徴とする請求項８に記載のパワー素子。
11. 前記ソース電極及びドレイン電極は、ＮｉとＡｕの合金、ＣｕＩｎＯ_２とＡｕの合金、ＩＴＯとＡｕの合金、ＮｉとＰｔとＡｕの合金、及びＰｔとＡｕの合金からなるグループより選択されることを特徴とする請求項８に記載のパワー素子。
12. 前記ｎ−ＧａＮ層におけるｎ型物質のドーピング濃度は、１．０×１０^１６／ｃｍ^３〜１．０×１０^２０／ｃｍ^３であることを特徴とする請求項７に記載のパワー素子。
13. 基板上に炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層を形成するステップ（ｘ値は０＜ｘ＜１の範囲を有する）と、
    前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層の一部をエッチングした後、前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層のエッチングされた部分からＧａＮを成長させて再成長ＧａＮ層を形成するステップと、を有することを特徴とするパワー素子の製造方法。
14. 前記再成長ＧａＮ層を形成するステップは、１０００℃〜１２００℃の温度範囲で行われることを特徴とする請求項１３に記載のパワー素子の製造方法。
15. 前記基板はｎ型ＳｉＣ基板であり、
    前記再成長ＧａＮ層はｐ型物質がドーピングされたｐ−ＧａＮ層であることを特徴とする請求項１３に記載のパワー素子の製造方法。
16. 前記再成長ＧａＮ層とコンタクトするように、前記再成長ＧａＮ層及び前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上に第１電極を形成するステップと、
    前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層が形成された前記基板の他面に第２電極を形成するステップと、を更に含むことを特徴とする請求項１５に記載のパワー素子の製造方法。
17. 前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｎ型物質がドーピングされたｎ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であることを特徴とする請求項１６に記載のパワー素子の製造方法。
18. 前記基板はｐ型ＳｉＣ基板であり、
    前記再成長ＧａＮ層はｎ型物質がドーピングされたｎ−ＧａＮ層であることを特徴とする請求項１３に記載のパワー素子の製造方法。
19. 前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層上にゲート電極を形成するステップと、
    前記ｎ−ＧａＮ層上にソース電極及びドレイン電極を形成するステップと、を更に含むことを特徴とする請求項１８に記載のパワー素子の製造方法。
20. 前記炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層は、ｐ型物質がドーピングされたｐ型炭化ケイ素（Ｓｉ_ｘＣ_１−ｘ）層であることを特徴とする請求項１９に記載のパワー素子の製造方法。

Images