JP2013026257A - Laminate type electronic component manufacturing method - Google Patents
Laminate type electronic component manufacturing method Download PDFInfo
- Publication number
- JP2013026257A JP2013026257A JP2011156357A JP2011156357A JP2013026257A JP 2013026257 A JP2013026257 A JP 2013026257A JP 2011156357 A JP2011156357 A JP 2011156357A JP 2011156357 A JP2011156357 A JP 2011156357A JP 2013026257 A JP2013026257 A JP 2013026257A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- laminate
- adhesive layer
- electronic component
- rod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層型電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer electronic component.
例えば積層セラミックコンデンサのような積層型電子部品を製造する場合には、セラミックグリーンシートに電極ペーストを所定パターンで印刷した後で、セラミックグリーンシートを積層して積層体を製造し、積層体を所定サイズに切断する工程を必要とする。しかしながら、従来の方法では、電極ペーストの印刷ばらつき、積層ずれ、切断ずれなどが原因で、コンデンサの容量に寄与する内部電極層の対向領域の面積にばらつきが生じやすく、コンデンサの容量のばらつきが生じてしまうという課題を有している。 For example, when manufacturing a multilayer electronic component such as a multilayer ceramic capacitor, an electrode paste is printed in a predetermined pattern on a ceramic green sheet, and then the ceramic green sheet is stacked to manufacture a multilayer body. A process of cutting to size is required. However, in the conventional method, due to variations in electrode paste printing, stacking displacement, cutting displacement, etc., the area of the opposing region of the internal electrode layer that contributes to the capacitance of the capacitor tends to vary, resulting in variation in the capacitance of the capacitor. Have the problem of
そこで、帯状に連続した電極ペースト膜が形成されたグリーンシートを積層して積層体を製造し、その積層体を切断して積層体チップを作製した後で、個々の積層体チップが所定方向を向くように並べて、絶縁性のギャップ領域を形成することにより、容量のばらつきが小さい電子部品を製造する技術が知られている(特許文献1参照)。 Therefore, after a green body having a belt-like electrode paste film formed thereon is laminated to produce a laminated body and the laminated body is cut to produce a laminated body chip, each laminated body chip has a predetermined direction. A technique for manufacturing an electronic component with small variations in capacitance by forming an insulating gap region so as to face each other is known (see Patent Document 1).
しかしながら、特許文献1に示す技術では、切断後にバラバラとなった積層体チップを、一個ずつ方向をそろえて並べる必要があるために手間がかかり、製造コストが高くなるという課題を有している。
However, the technique shown in
本発明は、このような実状に鑑みてなされ、その目的は、特性のばらつきが少なく、小型で高容量の電子部品を、低コストで製造することが可能な積層型電子部品の製造方法を提供することである。 The present invention has been made in view of such a situation, and an object of the present invention is to provide a method for manufacturing a multilayer electronic component capable of manufacturing a small and high-capacity electronic component at low cost with little variation in characteristics. It is to be.
上記目的を達成するために、本発明に係る積層型電子部品の製造方法は、
焼成後にセラミック層となるグリーンシートの表面に、所定パターンで、焼成後に内部電極層となる電極ペースト膜を形成する工程と、
前記電極ペースト膜が形成された前記グリーンシートを積層して積層体を準備する工程と、
前記積層体を、支持基板の粘着層に付着する工程と、
前記セラミック層の積層方向と直交する第1方向に沿って、前記支持基板は切断せずに前記積層体を切断して端子電極接続面を形成し、前記積層方向および前記第1方向と直交する第2方向に沿って、前記積層体および前記支持基板を切断してギャップ面を形成し、前記支持基板と一体化された棒状体を得る工程と、
前記ギャップ面が同一平面に配置されるように複数の前記棒状体を並べ、前記ギャップ面に、セラミックペーストを塗布する工程と、
前記粘着層の粘着力を弱め、前記積層体と前記支持基板とを分離する工程とを有することを特徴とする。
In order to achieve the above object, a method for manufacturing a multilayer electronic component according to the present invention includes:
Forming an electrode paste film that becomes an internal electrode layer after firing in a predetermined pattern on the surface of the green sheet that becomes the ceramic layer after firing;
A step of preparing a laminate by laminating the green sheet on which the electrode paste film is formed;
Attaching the laminate to the adhesive layer of the support substrate;
Along the first direction perpendicular to the laminating direction of the ceramic layers, the support substrate is cut without cutting the laminated body to form a terminal electrode connection surface, and perpendicular to the laminating direction and the first direction. Cutting the laminate and the support substrate along a second direction to form a gap surface, and obtaining a rod-shaped body integrated with the support substrate;
Arranging the plurality of rod-shaped bodies so that the gap surfaces are arranged in the same plane, and applying a ceramic paste to the gap surfaces;
A step of weakening the adhesive force of the adhesive layer and separating the laminate and the support substrate.
本発明では、第2方向に沿って積層体および支持基板を切断することにより、積層体の切断面にギャップ面が形成される。すなわち、ギャップ面において、電極ペースト膜の端部が揃うことになる。また、第1方向に沿って積層体を切断することにより、積層体は個々のチップ(焼成前のグリーンチップ)となるが、支持基板は第1方向に沿って切断しないので、第1方向に長い長方形状の支持基板の表面に、粘着層を介して個々のチップが整列した棒状体を得ることができる。 In the present invention, the gap surface is formed on the cut surface of the laminate by cutting the laminate and the support substrate along the second direction. That is, the end portions of the electrode paste film are aligned on the gap surface. Further, by cutting the laminated body along the first direction, the laminated body becomes individual chips (green chips before firing), but the support substrate is not cut along the first direction. A rod-like body in which individual chips are aligned can be obtained on the surface of a long rectangular support substrate via an adhesive layer.
次に、ギャップ面が同一平面に配置されるように複数の棒状体を並べる。上述したように、棒状体には、支持基板を介して多数のチップが整列している。このため、複数のチップのギャップ面に、セラミックペーストを、一度に均一の厚みで塗布することができる。その後、支持基板の粘着層の粘着力を弱めることにより、ギャップ面にセラミックペースト膜が形成されたチップをバラバラにすること(個片化)ができる。このため、個々のチップを得るまでの工程の手間を、大幅に削減できる。なお、上述したセラミックペーストで塗った部分が、焼成後に、ギャップ領域となる。 Next, a plurality of rod-shaped bodies are arranged so that the gap surfaces are arranged on the same plane. As described above, a large number of chips are arranged in the rod-shaped body via the support substrate. For this reason, the ceramic paste can be applied to the gap surfaces of the plurality of chips at a uniform thickness at a time. Thereafter, by weakening the adhesive force of the adhesive layer of the support substrate, the chip having the ceramic paste film formed on the gap surface can be separated (divided into individual pieces). For this reason, it is possible to greatly reduce the time and effort required to obtain individual chips. The portion coated with the ceramic paste described above becomes a gap region after firing.
また、ギャップ面において、電極ペースト膜の端部が揃っているので、ギャップ領域の厚みを、従来に比べ薄くすることができる。そのため、電子部品をより小型化することができる。また、電子部品のサイズを小さくしても、対向する内部電極層の対向面積を大きくすることができ、静電容量を向上させることができる。 In addition, since the end portions of the electrode paste film are aligned on the gap surface, the thickness of the gap region can be reduced as compared with the conventional case. Therefore, the electronic component can be further downsized. Moreover, even if the size of the electronic component is reduced, the opposing area of the opposing internal electrode layers can be increased, and the capacitance can be improved.
また、本発明では、ギャップ面において、電極ペースト膜を露出させてからギャップ領域を形成するので、ギャップ領域から電極ペースト膜がはみ出すことは無く、ギャップ領域を均一な厚みで形成することができる。そのため、ギャップ領域による内部電極層の保護効果が向上する。たとえば焼成後のチップの端子電極接続面に、端子電極となるメッキを施しても、チップ内部にメッキ液が浸入することがなく、ショート不良を防止することができる。また、電子部品の使用状態において、内部電極を有効に保護することができる。 In the present invention, since the gap region is formed after the electrode paste film is exposed on the gap surface, the electrode paste film does not protrude from the gap region, and the gap region can be formed with a uniform thickness. Therefore, the protection effect of the internal electrode layer by the gap region is improved. For example, even if the terminal electrode connection surface of the chip after firing is plated as a terminal electrode, the plating solution does not enter the chip, and short circuit defects can be prevented. Further, the internal electrode can be effectively protected in the usage state of the electronic component.
好ましくは、前記端子電極接続面には、一対の端子電極とそれぞれ接続されるべき前記電極ペースト膜の接続端がそれぞれ露出し、しかも、前記第2方向に沿って対向する前記ギャップ面には、前記電極ペースト膜の側端が露出するように、前記積層体を切断する。 Preferably, the terminal electrode connection surface exposes connection ends of the electrode paste films to be connected to a pair of terminal electrodes, respectively, and the gap surface facing the second direction includes The laminate is cut so that the side edges of the electrode paste film are exposed.
上記のように積層体を切断することにより、少なくともギャップ面での切断ずれを考慮する必要がなくなる。たとえば、一方の端子電極接続面には、一方の端子電極と接続する電極ペースト膜の接続端のみが露出すべきであり、他方の端子電極接続面には、他方の端子電極と接続する電極ペースト膜の接続端のみが露出すべきであるため、切断ずれが生じないように切断する必要がある。これに対して、ギャップ面では、上記のように電極ペースト膜が露出するように積層体を切断し、その後にギャップ領域を形成するので、切断ずれが生じても問題がない。 By cutting the laminate as described above, it is not necessary to consider cutting deviation at least on the gap surface. For example, only the connection end of the electrode paste film connected to one terminal electrode should be exposed on one terminal electrode connection surface, and the electrode paste connected to the other terminal electrode should be exposed on the other terminal electrode connection surface Since only the connection end of the film should be exposed, it is necessary to cut so as not to cause a cutting shift. On the other hand, on the gap surface, the laminate is cut so that the electrode paste film is exposed as described above, and then the gap region is formed.
好ましくは、整列用基板の表面に、前記棒状体同士を、前記棒状体に付着している前記支持基板を介して互いに密着するように並べる。 Preferably, the rod-shaped bodies are arranged on the surface of the alignment substrate so as to be in close contact with each other via the support substrate attached to the rod-shaped body.
棒状体同士を上記のように並べることで、複数の棒状体に対し、ギャップ面に一度にセラミックペーストを塗布することができ、大量のチップを効率良く製造することができる。しかも、粘着層の粘着力を弱めた後には、隣り合う棒状体同士は、支持基板を介して配列してあるために、チップの個片化を自動的に行うことができる。 By arranging the rod-shaped bodies as described above, the ceramic paste can be applied to the gap surface at a time for the plurality of rod-shaped bodies, and a large number of chips can be manufactured efficiently. In addition, after the adhesive strength of the adhesive layer is weakened, the adjacent rod-like bodies are arranged via the support substrate, so that the chips can be separated into pieces automatically.
好ましくは、前記セラミックペーストは、スクリーン印刷により所定パターンで塗布される。これにより、支持基板の切断面にはセラミックペーストを塗布せずに、積層体のギャップ面にのみセラミックペーストを塗布することができる。そのため、粘着層の粘着力を弱めた後のチップの個片化に際して、外力などを加えることなく、チップの個片化が可能となる。 Preferably, the ceramic paste is applied in a predetermined pattern by screen printing. Accordingly, the ceramic paste can be applied only to the gap surface of the multilayer body without applying the ceramic paste to the cut surface of the support substrate. Therefore, when the chips are separated after the adhesive strength of the adhesive layer is weakened, the chips can be separated without applying an external force or the like.
前記粘着層の粘着力を弱めた後に、前記棒状体に外力を加えて、前記積層体と前記支持基板とを分離しても良い。好ましくは、前記粘着層は、熱により粘着力が低下する粘着層、紫外線により粘着力が低下する粘着層、または水溶性粘着層などで構成してある。 After weakening the adhesive strength of the adhesive layer, an external force may be applied to the rod-shaped body to separate the laminate from the support substrate. Preferably, the adhesive layer is composed of an adhesive layer whose adhesive strength is reduced by heat, an adhesive layer whose adhesive strength is reduced by ultraviolet rays, a water-soluble adhesive layer, or the like.
粘着層が熱により粘着力が低下する粘着層であれば、積層体を加熱するのみで、チップから支持基板を剥離できる。また、粘着層が紫外線により粘着力が低下する粘着層であれば、紫外線を照射するのみで、チップから支持基板を剥離できる。また、粘着層が水溶性粘着層であれば、水処理するのみで、チップから支持基板を剥離できる。また、これらの機能を有する樹脂成分を混合させたものを用いてもよく、この場合は、各種条件の組み合わせを最適化することで簡便に粘着力を低下させることが可能となる。 If the adhesive layer is an adhesive layer whose adhesive strength is reduced by heat, the support substrate can be peeled from the chip only by heating the laminate. Further, if the adhesive layer is an adhesive layer whose adhesive strength is reduced by ultraviolet rays, the support substrate can be peeled from the chip only by irradiating the ultraviolet rays. Further, if the adhesive layer is a water-soluble adhesive layer, the supporting substrate can be peeled from the chip only by water treatment. Moreover, what mixed the resin component which has these functions may be used, In this case, it becomes possible to reduce adhesive force simply by optimizing the combination of various conditions.
好ましくは、前記積層体を前記支持基板から分離して得られた素子本体を、バレル研磨する工程をさらに有する。これにより、チップの角部を研磨して除くことができ、その後の製造工程(脱バインダ、および焼成処理など)、または製品使用時において、チップにクラックが発生することを防止できる。 Preferably, the method further includes a step of barrel polishing an element body obtained by separating the laminate from the support substrate. Thereby, the corner | angular part of a chip | tip can be grind | polished and it can prevent that a crack generate | occur | produces in a chip | tip at the time of a subsequent manufacturing process (binder removal and a baking process etc.) or a product use.
前記支持基板は、前記第2方向に沿って、予め切断してあっても良い。 The support substrate may be cut in advance along the second direction.
第1実施形態
まず、本発明の実施形態に係る方法により製造される積層型電子部品の一実施形態として、セラミック層としての誘電体層を有する積層セラミックコンデンサの全体構成について説明する。
First Embodiment First, an overall configuration of a multilayer ceramic capacitor having a dielectric layer as a ceramic layer will be described as an embodiment of a multilayer electronic component manufactured by a method according to an embodiment of the present invention.
図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、素子本体4と、素子本体4の第1端子電極接続面15aの外側に形成してある第1端子電極6と、素子本体4の第2端子電極接続面15bの外側に形成してある第2端子電極8とを有している。第1端子電極接続面15aと第2端子電極接続面15bとは、X軸方向に相互に対向している。素子本体4は、第1内部電極層12および第2内部電極層13を有し、第1内側誘電体層10および第2内側誘電体層11の間に、これらの内部電極層12,13が交互に積層してある。
As shown in FIG. 1, the multilayer
素子本体4は、その積層方向(Z軸方向)の両端面に、外側誘電体層14を有する。交互に積層される一方の第1内部電極層12の接続端12aは、素子本体4の第1端子電極接続面15aに露出し第1端子電極6に電気的に接続してある。また、交互に積層される他方の第2内部電極層13の接続端13aは、素子本体4の第2端子電極接続面15bに露出し第2端子電極8に電気的に接続してある。
The element body 4 has outer
図2に示すように、第2端子電極接続面15bには、Z軸方向に所定間隔で第2内部電極層13の接続端13aが露出している。第2内部電極層13は、Y軸方向に沿って直線状に形成され、各側端13bは、Y軸に略垂直なギャップ面16に沿って一列に配置してある。各ギャップ面16のY軸方向外側には、それぞれギャップ領域17が形成してある。
As shown in FIG. 2, the
なお、第1端子電極接続面15aに関しても、図2と同様であり、第1端子電極接続面15aには、Z軸方向に所定間隔で第1内部電極層12の接続端12aが露出している。第1内部電極層12は、Y軸方向に沿って直線状に形成され、各側端12bは、Y軸に略垂直なギャップ面16に沿って一列に配置してある。各ギャップ面16のY軸方向外側には、それぞれギャップ領域17が形成してある。
The first terminal
第1および第2内側誘電体層10,11、外側誘電体層14およびギャップ領域17の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。各内側誘電体層10,11の厚みは、特に限定されないが、0.5μm〜数十μmのものが一般的である。また、外側誘電体層14からなる外層部の厚みは、特に限定されないが、好ましくは10〜200μmの範囲である。
The materials of the first and second inner dielectric layers 10 and 11, the
第1および第2端子電極6,8の材質も特に限定されないが、通常、Ni,Pd,Ag,Au,Cu,Pt,Rh,Ru,Ir,Sn,Ti等の少なくとも1種、又はそれらの合金を用いることができる。通常は、Cu,Cu合金、Ni又はNi合金等や、Ag,Ag−Pd合金等が使用される。端子電極6,8の厚みも特に限定されないが、例えば、5〜30μm程度とすることができる。 The material of the first and second terminal electrodes 6 and 8 is not particularly limited, but is usually at least one of Ni, Pd, Ag, Au, Cu, Pt, Rh, Ru, Ir, Sn, Ti, or the like. Alloys can be used. Usually, Cu, Cu alloy, Ni, Ni alloy, etc., Ag, Ag—Pd alloy, etc. are used. Although the thickness of the terminal electrodes 6 and 8 is not particularly limited, for example, it can be about 5 to 30 μm.
積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2は、通常、縦0.2〜5.7mm×横0.1〜5.0mm×厚み0.1〜3.2mm程度である。
The shape and size of the multilayer
次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について説明する。
Next, the manufacturing method of the multilayer
まず、図3に示すシート積層体4aを形成する。このシート積層体4aを形成するために、第1内部電極パターン12cが形成される第1グリーンシート10aと、第2内部電極パターン13cが形成される第2グリーンシート11aを交互に積層し、シート積層体4aを形成する。
First, the
グリーンシート10a,11aを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
The dielectric paste for forming the
なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。 The organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from usual various binders such as ethyl cellulose and polyvinyl butyral.
内部電極パターン12c,13cは、グリーンシート10a,11aの表面に形成される。内部電極パターン12c,13cを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
The
グリーンシート10a,11aは、上記の誘電体用ペーストを用いたドクターブレード法などで形成される。また、グリーンシート10a,11aの各表面に内部電極パターン12c,13cを形成するには、上記の内部電極用ペーストを用いてスクリーン印刷などを行えばよい。
The
シート積層体4aにおける第1グリーンシート10aは、最終的には図1に示す第1内側誘電体層10となる部分であり、第2グリーンシート11aは、最終的には図1に示す第2内側誘電体層11となる部分である。また、第1内部電極パターン12cは、最終的には図1に示す第1内部電極層12となる部分であり、第2内部電極パターン13cは、最終的には図1に示す第2内部電極層13となる部分である。
The first
図3では、図示の容易化のために、シート積層体4aにおける内部電極パターン12cおよび13cの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。
In FIG. 3, for ease of illustration, the number of laminated
なお、シート積層体4aにおける積層方向Zの両端部には、外側誘電体層14となるべきグリーンシート14aが積層してある。シート積層体4aにおける積層方向Zの厚みは、焼成後において、図1に示す素子本体4の厚みに対応する。
Note that
図3に示すように、シート積層体4aにおいて、第1内部電極パターン12cと第2内部電極パターン13cは、パターン12c,13cの電極長手方向X(積層方向Zに垂直な方向)に沿って、半パターンずらしてある長方形の繰り返しパターンである。第1内部電極パターン12cと第2内部電極パターン13cは、X軸およびZ軸に垂直なY軸方向に、連続して形成してある。
As shown in FIG. 3, in the sheet laminated
次に、シート積層体4aを、図4に示すように、シート積層体4aの積層方向片面を、支持基板36の粘着層34の表面に付着させる。支持基板36は、支持フィルム層32と、粘着層34とで構成されている。支持フィルム層32の材質としては、特に限定されないが、PET等を用いることが好ましい。粘着層34は、熱により粘着力が低下する粘着層、紫外線により粘着力が低下する粘着層、または水溶性粘着層などで構成してあることが好ましい。熱により粘着力が低下する粘着層は、熱発泡樹脂で構成されることが好ましい。紫外線により粘着力が低下する粘着層は、UV樹脂で構成されることが好ましい。水溶性粘着層は、水溶性樹脂で構成されることが好ましい。また、粘着層として、上記の熱、紫外線、水溶性等の機能によって粘着力が低下する複数の樹脂成分を混合させたものを用いても良い。その場合は、加熱や紫外線照射、水分の付与等の各種条件の組み合わせを最適化することで、単独の機能を有する粘着層の粘着力を低下させる場合よりも短時間で粘着力を低下させることが可能となる。なお、本実施形態では、粘着層34は、熱により粘着力が低下する粘着層であるとして説明を行う。
Next, as shown in FIG. 4, the
次に、図4に示すように、第1方向(X軸方向)に沿う第1切断線30xに沿って、シート積層体4aの切断を行う。さらに、第2方向(Y軸方向)に沿う第2切断線30yに沿って、シート積層体4aの切断を行う。なお、第2切断線30yに沿って、シート積層体4aの切断を行い、次に、第1切断線30xに沿って、シート積層体4aの切断を行っても良く、切断の順序は、上述した順序に限定されない。第2切断線30yに沿ってシート積層体4aを切断する際には図5に示すように、シート積層体4aから支持フィルム層32に至るまで、完全に切断する。そして、図4に示すように、第1切断線30xに沿って切断する際には、図5に示すように、少なくともシート積層体4aが完全に切断されるようにし、しかも支持フィルム層32が切断されないようにする。
Next, as shown in FIG. 4, the sheet laminated
このような切断を行った結果、図5に示すように、個々のグリーンチップ2aが支持フィルム層32の上に粘着層34を介して接着されたX軸方向に長い直方体の棒状体38を、複数個得ることができる。
As a result of performing such cutting, as shown in FIG. 5, a rectangular parallelepiped rod-
次に、図6に示すように、ギャップ面16が同一平面に配置されるように、印刷保持板40の表面40a上に、複数の棒状体38を、支持基板36を介して密着するように並べ、棒状体群38aを作る。棒状体群38aは、グリーンチップ2aがX軸方向およびZ軸方向にマトリックス状に密に並ぶことで構成されている。なお、棒状体群38aにおけるグリーンチップ2a相互間には、支持基板36が介在される。
Next, as shown in FIG. 6, a plurality of rod-
次に、図7に示すように、焼成後にギャップ領域17となるセラミックスラリー42を、たとえばドクターブレード法によって、ギャップ面16が並んだ面の全体に塗布する。次に、セラミックスラリー42の塗布膜を乾燥させた後に、図8に示すように、棒状体群38aを、図8に矢印で示すように180°回転させて、印刷保持板(図示省略)の上に配置する。この時にも、焼成後にギャップ領域17となるセラミックスラリー42を、たとえばドクターブレード法によって、ギャップ面16が並んだ平面の全体に塗布する。その後、セラミックスラリー42の塗布膜を乾燥させる。両面のギャップ面にセラミックスラリー42を塗布・乾燥させた状態を、図9(A)に、図8のIXA−IXA断面で示す。
Next, as shown in FIG. 7, the
次に、棒状体群38aを加熱し、図9(B)に示すように、粘着層(熱発泡層)34を除去する。加熱温度は、粘着層34の粘着力が低下する温度であれば特に限定されないが、たとえば90〜150℃であることが好ましい。なお、粘着層34は、必ずしも完全に除去されなくても良く、グリーンチップ2aおよび支持フィルム層32との接触面積を小さくすることで、剥離しやすくなればよい。図9(B)の図示では、粘着層34は、完全に無くなっている状態を示している。この時、乾燥したセラミックスラリー42の塗布膜は、個々のグリーンチップ2a同士を連結している。
Next, the rod-shaped
次に、棒状体群38aに軽く外力を与え、上記連結された部分を破断し、グリーンチップ2aを個片化する(図9(C))。好ましくは、個片化されたグリーンチップ2aに対し、たとえばバレル研磨を施す。これにより、グリーンチップ2aの角部が削れてRが形成され、クラックなどの発生を防止することができる。バレル研磨で、角部にRを形成することにより、グリーンチップ2aの角部を研磨して除くことができ、その後の製造工程(脱バインダ、および焼成処理など)、または製品使用時において、チップにクラックが発生することを防止できる。
Next, a light external force is applied to the rod-shaped
研磨後に脱バインダ処理、続いて、グリーンチップ2aの焼成を行う。脱バインダ処理および焼成は一般的な条件で行う。
After polishing, the binder removal process is performed, and then the
上記のようにして得られたコンデンサ素子本体の端子電極接続面15a,15bに、たとえばバレル研磨やサンドブラストなどにより端面研磨を施し、端子電極用ペーストを塗布して焼き付け、必要に応じ、めっき処理を行い、図1に示す第1端子電極6、第2端子電極8を形成する。 The terminal electrode connection surfaces 15a and 15b of the capacitor element body obtained as described above are subjected to end surface polishing by, for example, barrel polishing or sand blasting, and a terminal electrode paste is applied and baked, and if necessary, plating is performed. Then, the first terminal electrode 6 and the second terminal electrode 8 shown in FIG. 1 are formed.
このようにして製造された本実施形態の積層セラミックコンデンサ2は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
The multilayer
本実施形態では、図4に示すように、第2方向(Y軸方向)に沿ってセラミック積層体4aおよび支持基板36を切断することにより、セラミック積層体4aの切断面にギャップ面16が形成される。すなわち、ギャップ面16において、第1内部電極層12および第2内部電極層13の側端12b,13bが揃うことになる。
In this embodiment, as shown in FIG. 4, the
また、第1方向(X軸方向)に沿ってセラミック積層体4aを切断することにより、セラミック積層体4aは個々のチップ(焼成前のグリーンチップ2a)となるが、支持フィルム層32は第1方向に沿って切断しないので、X軸方向に長い長方形状の支持フィルム層32の表面に、粘着層34を介して個々のグリーンチップ2aが整列した棒状体38を得ることができる。
Further, by cutting the
次に、図6に示すように、ギャップ面16が同一平面に配置されるように複数の棒状体38を並べる。上述したように、棒状体38には、支持基板36を介して多数のグリーンチップ2aが整列している。棒状体38同士を上記のように並べるため、複数のグリーンチップ2aのギャップ面16に、セラミックペースト42を、一度に均一の厚みで塗布することができ、大量のグリーンチップ2aを効率良く製造することができる。
Next, as shown in FIG. 6, a plurality of rod-
その後、支持基板36の粘着層34の粘着力を弱める。熱によって粘着層34の粘着力を弱めた後には、隣り合う棒状体38同士は、支持フィルム層32を介して配列してあるために、グリーンチップ2aの個片化を自動的に行うことができる。このため、個々のグリーンチップ2aを得るまでの工程の手間を、大幅に削減できる。なお、上述したセラミックペースト42で塗った部分が、焼成後に、ギャップ領域17となる。
Thereafter, the adhesive force of the
また、ギャップ面16において、第1内部電極層12および第2内部電極層13の側端部12b,13bが揃っているので、ギャップ領域17のY軸方向厚みWOを、従来(50〜60μm)に比べ薄くすることができる。本実施形態では、ギャップ領域17の厚み(ギャップ面16から素子本体4のY軸方向外表面までの厚み)WOを、WO=1.0〜30μmにすることができる。ただし、電子部品として利用する際の耐湿性や強度等を考慮すると、焼結後の厚みが5.0μm以上となるようにすることが好ましい。本実施形態では、ギャップ領域17のY軸方向厚みWOをZ軸方向に沿って均一にすることができる。そのため、積層セラミックコンデンサ2を、より小型化することができる。また、積層セラミックコンデンサ2のサイズを小さくしても、対向する内部電極層(第1内部電極層12および第2内部電極層13)の対向面積を大きくすることができ、静電容量を向上させることができる。
Further, since the
また、本実施形態では、ギャップ面16において、電極ペースト膜(第1内部電極パターン12cおよび第2内部電極パターン13c)を露出させてからギャップ領域17を形成する。したがって、ギャップ領域17から電極ペースト膜(第1内部電極パターン12cおよび第2内部電極パターン13c)がはみ出すことは無く、ギャップ領域17を均一な厚みで形成することができる。そのため、ギャップ領域17による内部電極層(第1内部電極層12および第2内部電極層13)の保護効果が向上する。たとえば焼成後のチップの第1端子電極接続面15aおよび第2端子電極接続面15bに、第1端子電極6および第2端子電極8となるメッキを施しても、チップ内部にメッキ液が浸入することがなく、ショート不良を防止することができる。また、積層セラミックコンデンサ2の使用状態において、内部電極(第1内部電極層12および第2内部電極層13)を保護する効果もある。
In the present embodiment, the
また、本実施形態のようにシート積層体4aを切断することにより、少なくともギャップ面16での切断ずれを考慮する必要がなくなる。たとえば、第1端子電極接続面15aには、第1端子電極6と接続する第1内部電極パターン12cの接続端12aのみが露出すべきであり、第2端子電極接続面15bには、第2端子電極8と接続する第2内部電極パターン13cの接続端13bのみが露出すべきである。そのため、切断ずれが生じないように切断する必要がある。これに対して、ギャップ面16では、上記のように電極ペースト膜(第1内部電極パターン12cおよび第2内部電極パターン13c)が露出するようにシート積層体4aを切断し、その後にギャップ領域を形成するので、切断ずれが生じても問題がない。
Further, by cutting the
また、粘着層34が熱発泡層なので、シート積層体4aを加熱するのみで、グリーンチップ2aから支持フィルム層32を剥離できる。
Moreover, since the
第2実施形態
以下に述べる以外は、上述した第1実施形態と同様にして、積層セラミックコンデンサ2を製造する。
Second Embodiment A multilayer
本実施形態では、図10に示すように、棒状体群38aのギャップ面16へセラミックスラリー42を塗布する工程において、スクリーン印刷により所定パターンでセラミックペースト42を印刷する。図10に示すように、スクリーン44には、メッシュ46が、矢印で示す印刷方向に長い長方形パターンで、印刷方向に直交する方向に沿って所定間隔で配置されている。このようなメッシュ46が形成されたスクリーン44を、メッシュ46とギャップ面16とが対応するように配置する。
In this embodiment, as shown in FIG. 10, in the step of applying the
次に、スキージ48を、図10の矢印方向へスライドさせながら、セラミックスラリー42を、棒状体群38aのギャップ面16へ印刷する。セラミックスラリー42をギャップ面16へ印刷した状態の棒状体群38aの切断面を、図11(A)に示す。
Next, the
本実施形態では、支持基板36の切断面36aにはセラミックペースト42を塗布せずに、グリーンチップ2aのギャップ面16にのみセラミックペースト42を塗布する。そして、棒状体群38aを加熱し、図11(B)および図11(C)に示すように、粘着層(熱発泡シート)34を除去する。本実施形態では、乾燥したセラミックスラリー42は、個々のグリーンチップ2a同士を連結していない。そのため、粘着層34の粘着力を弱めた後のグリーンチップ2aの個片化に際して、外力などを加えることなく、グリーンチップ2aの個片化が可能となる。
In the present embodiment, the
なお、図5では、第2切断線30yに沿って、シート積層体4aおよび粘着層34が切断された結果を示しているが、粘着層34は、必ずしも切断しなくても良い。また、上述した実施形態では、同一の切断具を用いてシート積層体4aと支持基板36とを切断しているが、第1切断線30xに沿って切断する際には、シート積層体4aと支持フィルム層32とを、別々の切断具を用いて切断しても良い。
5 shows the result of cutting the
また、図12に示すように、支持基板36は、Y軸方向に沿って、予め所定間隔に切断されていても良い(切断線39)。シート積層体4aの積層方向片面を、短冊状の支持基板36の粘着層34の表面に付着させた後に、シート積層体4aのみを、第1切断線30xおよび第2切断線30yに沿って切断しても良い。また、シート積層体4aは、予め個片化されていても良い。
Further, as shown in FIG. 12, the
また、上述した実施形態のように、積層方向にプレスされたシート積層体4aのギャップ面16にセラミックペースト42を塗布すると、焼成後に、シート積層体4aを構成するセラミック層に比べ、ギャップ領域17のセラミック層の密度が低くなり易い。シート積層体4aを構成するセラミック層はプレスされるのに対して、ギャップ領域17のセラミック層(セラミックスラリー42)はプレスされないからである。そこで、層間セラミック層と、ギャップ領域17のセラミック層とで、焼成後の密度が同じになるようにするために、ギャップ面16に塗布するセラミックペースト42の焼結性を、第1グリーンシート10a、第2グリーンシート11a、およびグリーンシート14aの焼結性に比べ、高くしても良い。
Moreover, when the
たとえば、セラミックペースト42を構成するセラミック粒の平均粒径を、グリーンチップ2aを構成する(第1グリーンシート10a、第2グリーンシート11a、および外側グリーンシート14a)セラミック粒の平均粒径に比べ、90%の平均粒径にしても良い。また、たとえば、セラミックペースト42を構成するセラミック粒の組成と、グリーンチップ2aを構成するセラミック粒の組成とを異ならせても良い。また、たとえば、セラミックペースト42におけるセラミック粒の密度と、グリーンチップ2aを構成するグリーンシート用ペーストおけるセラミック粒の密度とを異ならせても良い。
For example, the average particle size of the ceramic particles constituting the
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。 As mentioned above, although embodiment of this invention has been described, this invention is not limited to the embodiment mentioned above at all, and can be variously modified within the range which does not deviate from the summary of this invention.
また、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、積層セラミックコンデンサに限定されず、上記構成を有する電子部品であれば何でも良い。 In the above-described embodiment, the multilayer ceramic capacitor is exemplified as the electronic component according to the present invention. However, the electronic component according to the present invention is not limited to the multilayer ceramic capacitor, and any electronic component having the above configuration can be used. good.
4a…シート積層体
6…第1端子電極
8…第2端子電極
10a…第1グリーンシート
11a…第2グリーンシート
14a…外側グリーンシート
10…第1内側誘電体層
11…および第2内側誘電体層
14…外側誘電体層
12…第1内部電極層
13…第2内部電極層
12a,13a…接続端
12b,13b…側端
12c…第1内部電極パターン
13c…第2内部電極パターン
15a…第1端子電極接続面
15b…第2端子電極接続面
16…ギャップ面
34…粘着層
36…支持基板
38…棒状体
40…整列用基板
42…セラミックペースト
X…第1方向
Y…第2方向
4a ... sheet laminate 6 ... first terminal electrode 8 ... second
Claims (8)
前記電極ペースト膜が形成された前記グリーンシートを積層して積層体を準備する工程と、
前記積層体を、支持基板の粘着層に付着する工程と、
前記セラミック層の積層方向と直交する第1方向に沿って、前記支持基板は切断せずに前記積層体を切断して端子電極接続面を形成し、前記積層方向および前記第1方向と直交する第2方向に沿って、前記積層体および前記支持基板を切断してギャップ面を形成し、前記支持基板と一体化された棒状体を得る工程と、
前記ギャップ面が同一平面に配置されるように複数の前記棒状体を並べ、前記ギャップ面に、セラミックペーストを塗布する工程と、
前記粘着層の粘着力を弱め、前記積層体と前記支持基板とを分離する工程とを有することを特徴とする積層型電子部品の製造方法。 Forming an electrode paste film that becomes an internal electrode layer after firing in a predetermined pattern on the surface of the green sheet that becomes the ceramic layer after firing;
A step of preparing a laminate by laminating the green sheet on which the electrode paste film is formed;
Attaching the laminate to the adhesive layer of the support substrate;
Along the first direction perpendicular to the laminating direction of the ceramic layers, the support substrate is cut without cutting the laminated body to form a terminal electrode connection surface, and perpendicular to the laminating direction and the first direction. Cutting the laminate and the support substrate along a second direction to form a gap surface, and obtaining a rod-shaped body integrated with the support substrate;
Arranging the plurality of rod-shaped bodies so that the gap surfaces are arranged in the same plane, and applying a ceramic paste to the gap surfaces;
A method for producing a multilayer electronic component, comprising: a step of weakening the adhesive force of the adhesive layer and separating the laminate and the support substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156357A JP2013026257A (en) | 2011-07-15 | 2011-07-15 | Laminate type electronic component manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156357A JP2013026257A (en) | 2011-07-15 | 2011-07-15 | Laminate type electronic component manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013026257A true JP2013026257A (en) | 2013-02-04 |
Family
ID=47784298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011156357A Withdrawn JP2013026257A (en) | 2011-07-15 | 2011-07-15 | Laminate type electronic component manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013026257A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154716A (en) * | 2013-02-08 | 2014-08-25 | Murata Mfg Co Ltd | Method of manufacturing electronic component |
KR20150032786A (en) * | 2013-09-20 | 2015-03-30 | 가부시키가이샤 무라타 세이사쿠쇼 | Method and device for manufacturing capacitor element |
CN106206012A (en) * | 2015-05-25 | 2016-12-07 | 株式会社村田制作所 | The manufacture method of monolithic ceramic electronic component |
JP2018133441A (en) * | 2017-02-15 | 2018-08-23 | 株式会社村田製作所 | Production method of multilayer ceramic electronic part |
JP2021048294A (en) * | 2019-09-19 | 2021-03-25 | 株式会社村田製作所 | Laminated ceramic electronic component and manufacturing method therefor |
JP2021182595A (en) * | 2020-05-19 | 2021-11-25 | Tdk株式会社 | Method for manufacturing electronic component |
WO2022181260A1 (en) * | 2021-02-24 | 2022-09-01 | 京セラ株式会社 | Method for producing multilayer ceramic electronic component |
-
2011
- 2011-07-15 JP JP2011156357A patent/JP2013026257A/en not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154716A (en) * | 2013-02-08 | 2014-08-25 | Murata Mfg Co Ltd | Method of manufacturing electronic component |
US9653209B2 (en) | 2013-02-08 | 2017-05-16 | Murata Manufacturing Co., Ltd. | Method for producing electronic component |
KR20150032786A (en) * | 2013-09-20 | 2015-03-30 | 가부시키가이샤 무라타 세이사쿠쇼 | Method and device for manufacturing capacitor element |
KR101598936B1 (en) | 2013-09-20 | 2016-03-02 | 가부시키가이샤 무라타 세이사쿠쇼 | Method and device for manufacturing capacitor element |
CN106206012A (en) * | 2015-05-25 | 2016-12-07 | 株式会社村田制作所 | The manufacture method of monolithic ceramic electronic component |
JP2021170658A (en) * | 2017-02-15 | 2021-10-28 | 株式会社村田製作所 | Manufacturing method for laminated ceramic electronic component |
JP2018133441A (en) * | 2017-02-15 | 2018-08-23 | 株式会社村田製作所 | Production method of multilayer ceramic electronic part |
JP7127720B2 (en) | 2017-02-15 | 2022-08-30 | 株式会社村田製作所 | Manufacturing method for multilayer ceramic electronic component |
JP2021048294A (en) * | 2019-09-19 | 2021-03-25 | 株式会社村田製作所 | Laminated ceramic electronic component and manufacturing method therefor |
KR20210033904A (en) * | 2019-09-19 | 2021-03-29 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer Ceramic Electronic Component and Method for Manufacturing the Same |
JP7172927B2 (en) | 2019-09-19 | 2022-11-16 | 株式会社村田製作所 | Laminated ceramic electronic component and manufacturing method thereof |
US11600445B2 (en) | 2019-09-19 | 2023-03-07 | Murata Manufacturing Co., Ltd. | Method for manufacturing a multilayer ceramic electronic component |
KR102551485B1 (en) * | 2019-09-19 | 2023-07-06 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer Ceramic Electronic Component and Method for Manufacturing the Same |
JP2021182595A (en) * | 2020-05-19 | 2021-11-25 | Tdk株式会社 | Method for manufacturing electronic component |
JP7488691B2 (en) | 2020-05-19 | 2024-05-22 | Tdk株式会社 | Manufacturing method for electronic components |
WO2022181260A1 (en) * | 2021-02-24 | 2022-09-01 | 京セラ株式会社 | Method for producing multilayer ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013026257A (en) | Laminate type electronic component manufacturing method | |
KR101197787B1 (en) | A Multi-Layered Ceramic Capacitor and a manufacturing method thereof | |
JP6904309B2 (en) | Electronic components and manufacturing methods for electronic components | |
JP2014187216A (en) | Method of manufacturing multilayer ceramic capacitor | |
JP5423977B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
KR20140102003A (en) | Conductive paste composition, multilayer ceramic capacitor using the same and method for fabricating the multilayer ceramic capacitor | |
JP5083409B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP6314466B2 (en) | Multilayer ceramic electronic components | |
JP5218219B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
US10304631B2 (en) | Ceramic electronic component and method of producing the same | |
JP4561826B2 (en) | Manufacturing method of multilayer electronic component | |
KR102166588B1 (en) | Method for manufacturing multilayer ceramic electronic component | |
JP2000269074A (en) | Multilayer ceramic capacitor and manufacture thereof | |
JP2023041842A5 (en) | ||
JP3249264B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
WO2023238807A1 (en) | Multilayer ceramic electronic component, and method for producing multilayer ceramic electronic component | |
WO2022270299A1 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
JP2007329262A (en) | Ceramic-laminated manufacturing method | |
JPH11340082A (en) | Multilayer chip component and its manufacture | |
JPH03220711A (en) | Laminated ceramic capacitor | |
JP3437019B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
TW202322161A (en) | Multilayer ceramic electronic component and method for manufacturing same | |
JP2001267176A (en) | Multilayer capacitor and manufacturing method therefor | |
CN116564707A (en) | Method for manufacturing electronic component | |
JP5903913B2 (en) | Laminated electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |