[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013008945A - コアレス基板の製造方法 - Google Patents

コアレス基板の製造方法 Download PDF

Info

Publication number
JP2013008945A
JP2013008945A JP2012092019A JP2012092019A JP2013008945A JP 2013008945 A JP2013008945 A JP 2013008945A JP 2012092019 A JP2012092019 A JP 2012092019A JP 2012092019 A JP2012092019 A JP 2012092019A JP 2013008945 A JP2013008945 A JP 2013008945A
Authority
JP
Japan
Prior art keywords
layer
forming
manufacturing
protective layer
coreless substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012092019A
Other languages
English (en)
Inventor
Myeong Ho Hong
ホ ホン,ミュン
Byung Moon Kim
ムン キム,ビュン
Hyun-Fee Ku
フィ ク,ヒュン
Song Oh Jeong
オ ジョン,ソン
Jae Joon Lee
ジュン リ,ゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013008945A publication Critical patent/JP2013008945A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】開口部を形成するための工程時間を短縮することができるとともに、工程を簡単化し、コストを減少することができるコアレス基板の製造方法を提供する。
【解決手段】(A)キャリア110の一面に開口部形成用ドライフィルム122をパターニングする段階と、(B)開口部形成用ドライフィルム122がパターニングされたキャリア110に、第1の保護層130を形成する段階と、(C)第1の保護層130にパッド142を含む回路層140を形成する段階と、(D)回路層140が形成された前記第1の保護層130にビルドアップ層150を形成する段階と、(E)ビルドアップ層150を形成した後、キャリア110を第1の保護層130から分離する段階と、(F)開口部形成用ドライフィルム122を第1の保護層130から除去してパッド142を露出させる段階と、を含む。
【選択図】図7

Description

本発明は、コアレス基板の製造方法に関する。
通常、印刷回路基板は、各種の熱硬化性合成樹脂からなるボードの一面または両面に、銅箔により配線を形成し、ボード上に集積回路(Integrated Circuit;IC)または電子部品を配置固定し、これらの間の電気的配線を具現した後、絶縁体でコーティングしたものを意味する。
近年、電子産業の発達により、電子部品の高機能化、軽薄短小化に対する要求が増大しており、これに伴って、このような電子部品が搭載される印刷回路基板にも高密度配線化及び薄板化が要求されている。
特に、印刷回路基板の薄板化に対応するために、コア基板を除去して全体の厚さを減らし、信号処理時間を短縮できるコアレス基板が注目されている。コアレス基板の場合、コア基板を使用しないため、製造工程において支持体の機能を有するキャリア部材が必要である。通常の基板製造方法に基づき、キャリア部材の両面に回路層及び絶縁層を含むビルドアップ層を形成した後、キャリア部材を除去することにより、上部基板と下部基板とに分離され、コアレス基板が完成される。
従来のコアレス基板の製造方法は、ソルダーレジストに開口部を形成するために、LDA(Laser Direct Ablation)法を用いた。前記LDA法は、レーザースポットの大きさが制限されるため、開口部の大きさが大きい場合、加工時間の長くなるという問題点があった。また、何回もレーザー加工を行わなければならないため、工程が複雑化しコストが増加するという問題点があった。
本発明は、前記のような問題点を解決するために導き出されたものであって、本発明の目的は、キャリアの一面に開口部形成用ドライフィルムをパターニングし、基板からキャリアを分離した後、開口部形成用ドライフィルムのみを除去することにより、開口部を形成するコアレス基板の製造方法を提供することにある。
本発明の好ましい実施例によるコアレス基板の製造方法は、(A)キャリアの一面に開口部形成用ドライフィルムをパターニングする段階と、(B)前記開口部形成用ドライフィルムがパターニングされた前記キャリアに、第1の保護層を形成する段階と、(C)前記第1の保護層にパッドを含む回路層を形成する段階と、(D)前記回路層が形成された前記第1の保護層にビルドアップ層を形成する段階と、(E)前記ビルドアップ層を形成した後、前記キャリアを前記第1の保護層から分離する段階と、(F)前記開口部形成用ドライフィルムを前記第1の保護層から除去して前記パッドを露出させる段階と、を含むことを特徴とする。
ここで、本発明は、前記(F)段階で、前記開口部形成用ドライフィルムを剥離して除去することを特徴とする。
また、本発明による前記(A)段階は、前記キャリア部材の一面にドライフィルムを形成する段階と、前記ドライフィルムを露光、現像してパターニングする段階と、を含むことを特徴とする。
また、本発明は、前記(F)段階以降に、前記パッドに残っている前記第1の保護層を除去する段階をさらに含むことを特徴とする。
また、本発明は、前記(F)段階以降に、前記パッドに表面処理層を形成する段階をさらに含むことを特徴とする。
また、本発明による前記表面処理層は、有機保護膜(Organic Soldrability Preservative;OSP)処理層または無電解ニッケル/金メッキ(Electroless Nickel Immersion Gold;ENIG)層からなることを特徴とする。
また、本発明は、前記(D)段階以降に、前記ビルドアップ層に第2の保護層を形成する段階をさらに含むことを特徴とする。
また、本発明による前記第1の保護層は、ソルダーレジストまたは味の素ビルドアップフィルム(Ajinomoto build−up film;ABF)からなることを特徴とする。
また、本発明による前記第2の保護層は、ソルダーレジストまたは味の素ビルドアップフィルム(Ajinomoto build−up film;ABF)からなることを特徴とする。
また、本発明による前記キャリアは、絶縁層及び絶縁層の両面に形成された金属箔を含むことを特徴とする。
また、本発明による前記金属箔は、銅箔からなることを特徴とする。
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
本発明によると、キャリア一面に開口部形成用ドライフィルムを形成し、ビルドアップ過程を経て、最終的にキャリアを分離した後、開口部形成用ドライフィルムのみを除去することにより、パッドを露出させることができるため、開口部を形成するための工程時間が短縮される。
また、本発明によると、剥離により、開口部形成用ドライフィルムを一度で除去することができるため、工程が簡単になり、コストを減少することができる。
本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。 本発明の好ましい実施例によるコアレス基板の製造方法を図示した断面図である。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合は、その詳細な説明を省略する。
以下、添付の図面を参照して本発明の好ましい実施例を詳細に説明する。
図1乃至図9に図示されたように、本発明によるコアレス基板の製造方法は、(A)キャリア110の一面に開口部形成用ドライフィルム122をパターニングする段階と、(B)前記開口部形成用ドライフィルム122がパターニングされた前記キャリア110に、第1の保護層130を形成する段階と、(C)前記第1の保護層130にパッド142を含む回路層140を形成する段階と、(D)前記回路層140が形成された前記第1の保護層130にビルドアップ層150を形成する段階と、(E)前記ビルドアップ層150を形成した後、前記キャリア110を前記第1の保護層130から分離する段階と、(F)前記開口部形成用ドライフィルム122を前記第1の保護層130から除去して前記パッド142を露出させる段階と、を含むことを特徴とする。
本発明は、既存のレーザーによるLDA法を代替して、キャリア110に開口部形成用ドライフィルム122をパターニングし、最終的にキャリア110を分離した後、これを除去することにより、第1の保護層130に開口部190を形成するためにかかる工程時間及びコストを減少することができる。
以下、製造方法の順に沿って詳細に説明する。
先ず、キャリア110の一面に開口部形成用ドライフィルム122をパターニングする。
この際、前記開口部形成用ドライフィルム122をパターニングする段階は、キャリア110部材の一面にドライフィルム120を形成した後、前記ドライフィルム120を露光及び現像する工程を含む。
具体的に説明すると、以下の通りである。
先ず、キャリア110の一面に正面処理を施してドライフィルム120の密着性を向上させた後、図1に図示されたように、ラミネーターにより、ドライフィルム120をキャリア110に形成することができる。
次に、光に露出させる露光工程により、ドライフィルム120を選択的に硬化させ、硬化されていない部分のみを現像液により溶解させて、図2に図示されたように、開口部形成用ドライフィルム122をパターニングすることができる。
一方、キャリア110は、絶縁層112の両面に金属箔114が積層されたものであって、製造工程においてコアレス基板を支持する機能を有する。ここで、絶縁層112には、樹脂絶縁層を使用することができる。樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂またはこれらにガラス繊維または無機フィラーのような補強材が含浸されたプリプレグを使用することができる。金属箔114は、特に限定されるものではないが、熱伝導性が高く、剛性に優れた銅箔を使用することが好ましい。
次に、図3に図示されたように、開口部形成用ドライフィルム122がパターニングされたキャリア110に、第1の保護層130を形成する。第1の保護層130は、最終的にソルダリング(soldering)作業を行う際、回路層に、はんだが塗布されないように保護し、回路層の酸化を防止する機能を有する。第1の保護層130は、絶縁性を有する耐熱性被覆材としてソルダーレジストまたは味の素ビルドアップフィルム(Ajinomoto build−up film;ABF)を使用することができる。前記第1の保護層130は、スクリーン印刷法、ローラーコーティング(Roller coating)、カーテンコーティング(Curtain coating)またはスプレーコーティング(Spray coating)などの方法により、キャリア110に形成することができる。
次に、図4に図示されたように、第1の保護層130にパッド142を含む回路層140を形成する。回路層140は、銅箔層を積層した後、腐食レジストを用いて選択的に銅箔層を除去するサブトラクティブ(Subtractive)法と無電解銅メッキ及び電解銅メッキを用いるアディティブ(Additive)法、セミアディティブ法(Semi−Additive Process;SAP)及びモディファイドセミアディティブ法(Modified Semi−Additive Process;MSAP)などの方法により形成することができる。回路層140に含まれたパッド142は、その後、第1の保護層130に形成された開口部190(図8参照)を介して露出される部分であって、はんだボールが形成され、半導体などの外部素子がソルダリングにより、コアレス基板に実装することができる。
次に、図5に図示されたように、回路層140が形成された第1の保護層130にビルドアップ層150を形成する。ビルドアップ層150は、通常用いられる方法に従って、絶縁層160と回路層170を順に積層して形成することができる。ビルドアップ層150を形成する方法を具体的に説明すると、絶縁層160を積層し、YagレーザーまたはCOレーザーを用いてビアホール162を形成する。前記ビアホール162が形成された絶縁層160に、サブトラクティブ(Subtractive)法、アディティブ(Additive)法、セミアディティブ法(Semi−Additive Process;SAP)又はモディファイドセミアディティブ法(Modified Semi−Additive Process;MSAP)などの方法を用いて、ビアを含む回路層170を形成する。前記過程を繰り返すことにより、断層または多層のビルドアップ層150を形成することができる。
この際、図6に図示されたように、ビルドアップ層150に第2の保護層180を形成する段階をさらに含むことができる。第2の保護層180は、内部回路層が損傷することを防止する機能を有し、ソルダーレジストまたは味の素ビルドアップフィルム(Ajinomoto build−up film;ABF)などを使用することができる。前記のように、第2の保護層180は、スクリーン印刷法、ローラーコーティング(Roller coating)、カーテンコーティング(Curtain coating)またはスプレーコーティング(Spray coating)などの方法により形成することができる。
次に、図7に図示されたように、第1の保護層130からキャリア110を分離、除去する。キャリア110をルーティング工程などにより除去することで、上部基板100aと下部基板100bとに分離する。
その後、図8に図示されたように、第1の保護層130から開口部形成用ドライフィルム122を除去してパッド142を露出させる。
従来のコアレス基板の製造方法は、キャリア110を除去した後、ソルダーレジストをレーザーを用いてエッチングすることにより、開口部190を形成するものであった。しかし、レーザーにより開口部190を形成すると、レーザースポットの大きさが制限されるため、開口部190が大きいほど工程時間が長くなり、繰り返し、レーザーで加工する必要があり、コストが増加するという短所があった。
本発明は、キャリア110の一面に形成した開口部形成用ドライフィルム122を分離して除去することにより、第1の保護層130に開口部190を形成することができる。従って、開口部190を形成するためにかかる工程時間を短縮することができ、何回も加工を行う必要がないため、コストを減少することができる。また、形成しようとする開口部190の大きさに関係なく、工程時間が一定であるという長所がある。なお、第1の保護層130から開口部形成用ドライフィルム122を除去することにより、外部素子などに連結されるパッド142が露出する。
ここで、開口部形成用ドライフィルム122は、剥離により、除去することができる。開口部形成用ドライフィルム122を、剥離液に浸漬するか塗布して、コアレス基板から剥離する。剥離液としては、アルカリ金属水酸化物などを使用することができる。
次に、図9に図示されたように、パッド142に残っている第1の保護層130を除去する段階をさらに含むことができる。開口部形成用ドライフィルム122を除去して露出されたパッド142に、第1の保護層130の物質が残る場合、外部素子との電気的連結が不良であるため、表面処理層200(図10参照)を形成することが難しいという短所がある。パッド142に残っている第1の保護層130の物質が少ない場合、高圧洗浄機を用いて除去することができる。パッド142に残っている第1の保護層130の物質が多い場合には、エッチャントやレーザーなどを用いて除去する。
次に、図10に図示されたように、パッド142に表面処理層200を形成する段階をさらに含むことができる。表面処理層200は、第1の保護層130で被覆されていないパッド142部分が酸化されることを防止し、部品のはんだ付け性を向上させる。また、表面処理層200を形成して電気伝導度を高めることにより、外部素子との接続信頼性を向上させることができる。
ここで、表面処理層200は、有機保護膜(Organic Soldrability Preservative;OSP)処理層または無電解ニッケル/金メッキ(Electroless Nickel Immersion Gold;ENIG)層であることが好ましい。
有機保護膜(Organic Soldrability Preservative;OSP)処理層は、有機溶剤型と水溶型とに区分することができる。有機溶剤型は、ローラーコーティング(Roller coating)、スプレーコーティング(Spray coating)などを用いて、パッド142の表面に塗布することができる。水溶性は、ディッピング(Dipping)法を用いて、パッド142に表面処理層200を形成する。
無電解ニッケル/金メッキ(Electroless Nickel Immersion Gold;ENIG)層は、無電解メッキ工程により、ニッケルをメッキした後、置換金(Immersion gold)をメッキして形成することができる。無電解ニッケル/金メッキ層は、耐熱性及びはんだ付け性に優れているという長所がある。表面処理層200は、前記例に限定されるものではなく、ホットエアレベラー(Hot Air Solder Leveling;HASL)またはその他の全てのメッキ層を含む。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明によるコアレス基板の製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、開口部を形成するための工程時間を短縮することができるとともに、工程を簡単化し、コストを減少することができるコアレス基板の製造方法に適用可能である。
100a 上部基板
100b 下部基板
110 キャリア
112、160 絶縁層
114 金属箔
120 ドライフィルム
122 開口部形成用ドライフィルム
130 第1の保護層
140、170 回路層
142 パッド
144 配線回路
150 ビルドアップ層
162 ビアホール
180 第2の保護層
190 開口部
200 表面処理層

Claims (11)

  1. (A)キャリアの一面に開口部形成用ドライフィルムをパターニングする段階と、
    (B)前記開口部形成用ドライフィルムがパターニングされた前記キャリアに、第1の保護層を形成する段階と、
    (C)前記第1の保護層にパッドを含む回路層を形成する段階と、
    (D)前記回路層が形成された前記第1の保護層に、ビルドアップ層を形成する段階と、
    (E)前記ビルドアップ層を形成した後、前記キャリアを前記第1の保護層から分離する段階と、
    (F)前記開口部形成用ドライフィルムを前記第1の保護層から除去して前記パッドを露出させる段階と、を含むことを特徴とするコアレス基板の製造方法。
  2. 前記(F)段階で、前記開口部形成用ドライフィルムを剥離して除去することを特徴とする請求項1に記載のコアレス基板の製造方法。
  3. 前記(A)段階は、
    前記キャリア部材の一面にドライフィルムを形成する段階と、
    前記ドライフィルムを露光、現像してパターニングする段階と、を含むことを特徴とする請求項1に記載のコアレス基板の製造方法。
  4. 前記(F)段階以降に、
    前記パッドに残っている前記第1の保護層を除去する段階をさらに含むことを特徴とする請求項1に記載のコアレス基板の製造方法。
  5. 前記(F)段階以降に、
    前記パッドに表面処理層を形成する段階をさらに含むことを特徴とする請求項1に記載のコアレス基板の製造方法。
  6. 前記表面処理層は、有機保護膜(Organic Soldrability Preservative;OSP)処理層または無電解ニッケル/金メッキ(Electroless Nickel Immersion Gold;ENIG)層からなることを特徴とする請求項5に記載のコアレス基板の製造方法。
  7. 前記(D)段階以降に、
    前記ビルドアップ層に第2の保護層を形成する段階をさらに含むことを特徴とする請求項1に記載のコアレス基板の製造方法。
  8. 前記第1の保護層は、ソルダーレジストまたは味の素ビルドアップフィルム(Ajinomoto build−up film;ABF)からなることを特徴とする請求項1に記載のコアレス基板の製造方法。
  9. 前記第2の保護層は、ソルダーレジストまたは味の素ビルドアップフィルム(Ajinomoto build−up film;ABF)からなることを特徴とする請求項7に記載のコアレス基板の製造方法。
  10. 前記キャリアは、絶縁層及び絶縁層の両面に形成された金属箔を含むことを特徴とする請求項1に記載のコアレス基板の製造方法。
  11. 前記金属箔は、銅箔からなることを特徴とする請求項10に記載のコアレス基板の製造方法。
JP2012092019A 2011-06-24 2012-04-13 コアレス基板の製造方法 Pending JP2013008945A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0061871 2011-06-24
KR1020110061871A KR101222828B1 (ko) 2011-06-24 2011-06-24 코어리스 기판의 제조방법

Publications (1)

Publication Number Publication Date
JP2013008945A true JP2013008945A (ja) 2013-01-10

Family

ID=47360447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012092019A Pending JP2013008945A (ja) 2011-06-24 2012-04-13 コアレス基板の製造方法

Country Status (3)

Country Link
US (1) US20120324723A1 (ja)
JP (1) JP2013008945A (ja)
KR (1) KR101222828B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
CN107241875B (zh) * 2016-03-28 2019-05-07 上海美维科技有限公司 一种双面埋线印制板的制造方法
CN113725148B (zh) * 2021-08-16 2024-05-03 宁波华远电子科技有限公司 一种无芯基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274727A (ja) * 1998-01-19 1999-10-08 Cmk Corp 多層プリント配線板の製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
JP2008021921A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 配線基板、半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US8030138B1 (en) * 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
US7445959B2 (en) * 2006-08-25 2008-11-04 Infineon Technologies Ag Sensor module and method of manufacturing same
MY150055A (en) * 2007-01-16 2013-11-29 Sumitomo Bakelite Co Insulating resin sheet laminate and multi-layer printed circuit board including insulating resin sheet laminate
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101055586B1 (ko) * 2009-07-03 2011-08-08 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
TWI393233B (zh) 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
KR101055570B1 (ko) * 2009-12-02 2011-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274727A (ja) * 1998-01-19 1999-10-08 Cmk Corp 多層プリント配線板の製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
JP2008021921A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 配線基板、半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20130001015A (ko) 2013-01-03
US20120324723A1 (en) 2012-12-27
KR101222828B1 (ko) 2013-01-15

Similar Documents

Publication Publication Date Title
US20140083744A1 (en) Printed circuit board and method for manufacturing same
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
JP2006173554A (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
US20140102767A1 (en) Multi-layer type printed circuit board and method of manufacturing the same
JP2009283671A (ja) プリント配線板の製造方法
KR101222828B1 (ko) 코어리스 기판의 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR20170033191A (ko) 인쇄회로기판 및 그 제조 방법
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
KR20070101459A (ko) 연성인쇄회로기판의 동도금방법
CN110876239B (zh) 电路板及其制作方法
KR20120028566A (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
JP7390846B2 (ja) リジッド・フレックス多層プリント配線板及びその製造方法
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101156924B1 (ko) 인쇄회로기판의 제조방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2013080889A (ja) プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131030

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325