JP2013084266A

JP2013084266A - サーバー及びそのシリアルインタフェース切換回路

Info

Publication number: JP2013084266A
Application number: JP2012220037A
Authority: JP
Inventors: Cheng Fei Weng; 程飛翁; Jie Li; 潔黎
Original assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Current assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Priority date: 2011-10-11
Filing date: 2012-10-02
Publication date: 2013-05-09
Also published as: TW201316172A; US20130089160A1; CN103049410A; US8806086B2

Abstract

【課題】構造が簡単で、コストが低いシリアルインタフェース切換回路及び該シリアルインタフェース切換回路を備えたサーバーを提供すること。
【解決手段】本発明に係るサーバーは、複数の第一データ伝送ピンを含む基板管理コントローラと、複数の第二データ伝送ピンを含む入力／出力チップと、シリアルインタフェースと、シリアルインタフェース切換回路と、を備え、前記基板管理コントローラ及び前記入力／出力チップは、前記シリアルインタフェース切換回路を介して、前記シリアルインタフェースに接続され、前記シリアルインタフェース切換回路によって、前記基板管理コントローラと前記シリアルインタフェースとの接続及び前記入力／出力チップと前記シリアルインタフェースとの接続を切り替える。
【選択図】図２

Description

本発明は、シリアルインタフェース切換回路及び該シリアルインタフェース切換回路を備えたサーバーに関するものである。

シリアルインタフェース（直列接続ポートとも称する）は、現在常用されているインタフェースの１つとして、サーバーに幅広く用いられている。例えば、サーバー内部の基板管理コントローラ（ＢａｓｅｂｏａｒｄＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒ，ＢＭＣ）は、該シリアルインタフェースを介して、外部のデバッグ（ｄｅｂｕｇ）装置に接続されて、データ或いは指令を送受信する。また、サーバー内の入力／出力（Ｉ／Ｏ）チップは、前記シリアルインタフェースを介して、外部のハードウェア装置に接続されて、該ハードウェア装置と通信関係を確立する。

しかし、既存のＢＭＣ及びＩ／Ｏチップは、一般的に、相応するシリアルインタフェースをそれぞれ設置しなければならず、シリアルインタフェースを共用することができない。従って、サーバーのコストを増やし、且つサーバー全体の小型化にも不利である。

本発明は、上記課題を解決するものであり、構造が簡単で、且つコストが低いシリアルインタフェース切換回路及び該シリアルインタフェース切換回路を備えたサーバーを提供することを目的とする。

上記の目的を達成するために、本発明に係るシリアルインタフェース切換回路は、基板管理コントローラと、入力／出力チップ及びシリアルインタフェースと、を備えるサーバーに用いられ、且つ第一データ伝送ユニット〜第四データ伝送ユニットを備える。前記第一〜第四データ伝送ユニットは、複数のデータ入力端、複数の第一データ出力端、複数の第二データ出力端及び第一ストローブ制御端をそれぞれ備え、前記第一データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットの第一データ出力端は、前記基板管理コントローラの第一データ伝送ピンにそれぞれ接続され、前記第二データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットの第二データ出力端は、前記入力／出力チップの第二データ伝送ピンにそれぞれ接続され、前記第一データ伝送ユニットの第一データ出力端と前記第二データ伝送ユニットの第一データ出力端とは、互いに接続され、前記第一データ伝送ユニットの第二データ出力端は、前記第三データ伝送ユニットの第一データ出力端にそれぞれ接続され、前記第二データ伝送ユニットの第二データ出力端は、前記第三データ伝送ユニットの第二データ出力端にそれぞれ接続され、前記第三データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットのデータ入力端は、全て前記シリアルインタフェースに接続され、前記第一ストローブ制御端の電圧を変えることによって、前記基板管理コントローラと前記シリアルインタフェースとの接続及び前記入力／出力チップと前記シリアルインタフェースとの接続を切り替える。

また、本発明に係るサーバーは、複数の第一データ伝送ピンを含む基板管理コントローラと、複数の第二データ伝送ピンを含む入力／出力チップと、シリアルインタフェースと、シリアルインタフェース切換回路と、を備え、前記シリアルインタフェース切換回路は、複数のデータ入力端と、複数の第一データ出力端と、複数の第二データ出力端と、第一ストローブ制御端と、をそれぞれ備える第一データ伝送ユニット〜第四データ伝送ユニットを備え、前記第一データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットの第一データ出力端は、前記基板管理コントローラの第一データ伝送ピンにそれぞれ接続され、前記第二データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットの第二データ出力端は、前記入力／出力チップの第二データ伝送ピンにそれぞれ接続され、前記第一データ伝送ユニットの第一データ出力端と前記第二データ伝送ユニットの第一データ出力端とは、互いに接続され、前記第一データ伝送ユニットの第二データ出力端は、前記第三データ伝送ユニットの第一データ出力端にそれぞれ接続され、前記第二データ伝送ユニットの第二データ出力端は、前記第三データ伝送ユニットの第二データ出力端にそれぞれ接続され、前記第三データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットのデータ入力端は、全て前記シリアルインタフェースに接続され、前記シリアルインタフェース切換回路によって、前記基板管理コントローラと前記シリアルインタフェースとの接続及び前記入力／出力チップと前記シリアルインタフェースとの接続を切り替える。

従来の技術とは異なり、本発明のサーバーは、シリアルインタフェース切換回路を備えているので、第一イネーブルピンＥＮ１及び第二イネーブルピンＥＮ２に入力する電圧を変えることによって、サーバーの基板管理コントローラ或いは入力／出力チップをシリアルインタフェースに切り替えて接続することができる。従って、本発明のサーバーは、構造が簡単で、別途に複数のシリアルコネクターを設ける必要がないため汎用性が高い。また、小型化できるため、コストも削減できる。

本発明の実施形態に係るサーバーの機能モジュールを示す図である。図１に示したサーバーの回路図である。

図１に示したように、本発明の実施形態に係るサーバー１００は、基板管理コントローラ１０（以下ＢＭＣと略称する）と、入力／出力チップ（以下Ｉ／Ｏチップと略称する）２０と、シリアルインタフェース切換回路３０と、シリアルインタフェース４０と、を備える。前記ＢＭＣ１０及び前記Ｉ／Ｏチップ２０は、前記シリアルインタフェース切換回路３０を介して、前記シリアルインタフェース４０にそれぞれ接続される。

前記ＢＭＣ１０は、第一イネーブルピンＥＮ１と、第二イネーブルピンＥＮ２及び第一データ伝送ピンＣ１〜Ｃ８と、を備え、前記Ｉ／Ｏチップ２０は、第二データ伝送ピンＤ１〜Ｄ８を備える。

図２を併せて参照すると、前記シリアルインタフェース切換回路３０は、第一データ伝送ユニットＵ１と、第二データ伝送ユニットＵ２と、第三データ伝送ユニットＵ３と、第四データ伝送ユニットＵ４と、を備える。前記第一データ伝送ユニットＵ１〜前記第四データ伝送ユニットＵ４は、全て２チャンネルストローブ器（ｔｗｏ−ｃｈａｎｎｅｌｓｔｒｏｂｅ）であり、且つデータ入力端１Ａ〜４Ａと、第一データ出力端１Ｂ１〜４Ｂ１と、第二データ出力端１Ｂ２〜４Ｂ２と、第一ストローブ制御端Ｓ及び第二ストローブ制御端ＯＥと、をそれぞれ備える。前記第一データ伝送ユニットＵ１及び前記第二データ伝送ユニットＵ２の第一ストローブ制御端Ｓは、前記第一イネーブルピンＥＮ１に接続される。前記第三データ伝送ユニットＵ３及び前記第四データ伝送ユニットＵ４の第一ストローブ制御端Ｓは、前記第二イネーブルピンＥＮ２に接続される。前記第一データ伝送ユニットＵ１〜前記第四データ伝送ユニットＵ４の第二ストローブ制御端ＯＥは、全て接地されている。

前記第一データ伝送ユニットＵ１のデータ入力端１Ａ〜４Ａは、該データ入力端１Ａ〜４Ａに各々対応する第一データ伝送ピンＣ１〜Ｃ４に、それぞれ接続され、前記第四データ伝送ユニットＵ４の第一データ出力端１Ｂ１〜４Ｂ１は、該第一データ出力端１Ｂ１〜４Ｂ１に各々対応する第一データ伝送ピンＣ５〜Ｃ８に、それぞれ接続される。また、前記第二データ伝送ユニットＵ２のデータ入力端１Ａ〜４Ａは、該データ入力端１Ａ〜４Ａに各々対応する第二データ伝送ピンＤ１〜Ｄ４に、それぞれ接続され、前記第四データ伝送ユニットＵ４の第二データ出力端１Ｂ２〜４Ｂ２は、該第二データ出力端１Ｂ２〜４Ｂ２に各々対応する第二データ伝送ピンＤ５〜Ｄ８に、それぞれ接続される。

また、前記第一データ伝送ユニットＵ１の第一データ出力端１Ｂ１〜４Ｂ１は、前記第二データ伝送ユニットＵ２の第一データ出力端１Ｂ１〜４Ｂ１と互いに接続され、前記第一データ伝送ユニットＵ１の第二データ出力端１Ｂ２〜４Ｂ２は、前記第三データ伝送ユニットＵ３の第一データ出力端１Ｂ１〜４Ｂ１にそれぞれ接続される。また、前記第二データ伝送ユニットＵ２の第二データ出力端１Ｂ２〜４Ｂ２は、前記第三データ伝送ユニットＵ３の第二データ出力端１Ｂ２〜４Ｂ２にそれぞれ接続され、前記第三データ伝送ユニットＵ３のデータ入力端１Ａ〜４Ａ及び前記第四データ伝送ユニットＵ４のデータ入力端１Ａ〜４Ａは、全て前記シリアルインタフェース４０に接続される。

以下、本発明のサーバー１００の動作原理について詳細に説明する。

まず、下記表１を参照する。表１は、前記第一データ伝送ユニットＵ１〜前記第四データ伝送ユニットＵ４の数値を示している。前記第一ストローブ制御端Ｓ及び前記第二ストローブ制御端ＯＥの数値がそれぞれ０の場合、前記第一データ出力端１Ｂ１〜４Ｂ１が選択されて導通される。即ち、データは、前記データ入力端１Ａ〜４Ａから前記第一データ出力端１Ｂ１〜４Ｂ１に伝送される。また、前記第一ストローブ制御端Ｓは１であり、前記第二ストローブ制御端ＯＥの数値が０の場合、前記第二データ出力端１Ｂ２〜４Ｂ２が選択されて導通させる。即ち、データは、前記データ入力端１Ａ〜４Ａから前記第二データ出力端１Ｂ２〜４Ｂ２に伝送される。また、前記第一ストローブ制御端Ｓ及び前記第二ストローブ制御端ＯＥの数値がそれぞれ０、１或いは１、１の場合、対応するデータ伝送ユニットは動作しない。

前記ＢＭＣ１０の前記第一イネーブルピンＥＮ１及び前記第二イネーブルピンＥＮ２が共にハイレベルの電圧信号を受信した場合、前記第一伝送ユニットＵ１〜前記第四データ伝送ユニットＵ４中の第一ストローブ制御端Ｓ及び第二ストローブ制御端ＯＥの数値は、それぞれ１、０である。この際、上記の動作原理によって、前記第一データ伝送ユニットＵ１及び前記第二データ伝送ユニットＵ２は共に起動され、且つそれぞれ前記第二データ出力端１Ｂ２〜４Ｂ２を選択して導通する。即ち、前記ＢＭＣ１０の前記第一データ伝送ピンＣ１〜Ｃ４及び前記Ｉ／Ｏチップ２０の前記第二データ伝送ピンＤ１〜Ｄ４のデータは、前記データ入力端１Ａ〜４Ａから入力され、且つ前記第二データ出力端１Ｂ２〜４Ｂ２を介して、前記第三データ伝送ユニットＵ３に出力する。これと同時に、前記第三データ伝送ユニットＵ３及び前記第四データ伝送ユニットＵ４も、共に第二データ出力端１Ｂ２〜４Ｂ２を選択して導通し、さらに前記第三データ伝送ユニットＵ３及び前記第四データ伝送ユニットＵ４の各々のデータ入力端１Ａ〜４Ａは、前記第二データ出力端１Ｂ２〜４Ｂ２を介して、前記第二データ伝送ピンＤ１〜Ｄ８からの信号を受信し、且つ該信号を前記シリアルインタフェース４０に伝送する。これにより、前記Ｉ／Ｏチップ２０は、前記シリアルインタフェース４０に切り替えられて接続された後、該シリアルインタフェース４０を介して、外部のハードウェア装置に接続される。このハードウェア装置は、マウス、キーボード或いはプリンタなどの直列接続の通信方法を採用した周辺装置である。

前記第一イネーブルピンＥＮ１がハイレベルの電圧信号を受信し、前記第二イネーブルピンＥＮ２がローレベルの電圧信号を受信した場合、前記第一データ伝送ユニットＵ１及び前記第二データ伝送ユニットＵ２中の第一ストローブ制御端Ｓ及び第二ストローブ制御端ＯＥの数値はそれぞれ１、０であり、前記第三データ伝送ユニットＵ３及び前記第四データ伝送ユニットＵ４中の第一ストローブ制御端Ｓ及び第二ストローブ制御端ＯＥの数値はそれぞれ０、０である。この際、前記第一データ伝送ユニットＵ１及び前記第二データ伝送ユニットＵ２は、共に第二データ出力端１Ｂ２〜４Ｂ２を選択して導通し、前記第三データ伝送ユニットＵ３及び前記第四データ伝送ユニットＵ４は、第一データ出力端１Ｂ１〜４Ｂ１を選択して導通する。この際、前記第三データ伝送ユニットＵ３及び前記第四データ伝送ユニットＵ４の各々のデータ入力端１Ａ〜４Ａは、前記第一データ出力端１Ｂ１〜４Ｂ１を介して、前記第一データ伝送ピンＣ１〜Ｃ８からの信号を受信し、且つ該信号を前記シリアルインタフェース４０に伝送する。これにより、前記ＢＭＣ１０は、前記シリアルインタフェース４０に切り替えられて接続され、且つ該シリアルインタフェース４０を介して、外部のデバッグ装置に接続される。

前記第一イネーブルピンＥＮ１がローレベルの電圧信号を受信した場合、前記第一データ伝送ユニットＵ１及び前記第二データ伝送ユニットＵ２は、共に前記第一データ出力端１Ｂ１〜４Ｂ１を選択して導通する。前記第一データ伝送ユニットＵ１の第一データ出力端１Ｂ１〜４Ｂ１と前記第二データ伝送ユニットＵ２の第一データ出力端１Ｂ１〜４Ｂ１とは互いに接続されているため、前記ＢＭＣ１０の第一データ伝送ピンＣ１〜Ｃ４及び前記Ｉ／Ｏチップ２０の第二データ伝送ピンＤ１〜Ｄ４も、互いに接続される。この際、前記ＢＭＣ１０は、前記Ｉ／Ｏチップ２０に切り替えられた後、シリアルＬＡＮ（ＳｅｒｉａｌＯｖｅｒＬＡＮ，ＳＯＬ）の機能を実現する。

前記シリアルインタフェース切換回路３０は、１つの電圧変換ユニット３１を備え、該電圧変換ユニット３１の入力端は、前記第三データ伝送ユニットＵ３のデータ入力端１Ａ〜４Ａ及び前記第四データ伝送ユニットＵ４のデータ入力端１Ａ〜４Ａに接続され、前記電圧変換ユニット３１の出力端は、前記シリアルインタフェース４０に接続される。前記電圧変換ユニット３１は、前記ＢＭＣ１０或いは前記Ｉ／Ｏチップ２０の信号電圧を標準電圧に転換した後、前記シリアルインタフェース４０に伝送する。

本発明のサーバー１００は、前記シリアルインタフェース切換回路３０を設け、前記第一イネーブルピンＥＮ１及び前記第二イネーブルピンＥＮ２に入力する電圧を変えることによって、前記ＢＭＣ１０或いは前記Ｉ／Ｏチップ２０を前記シリアルインタフェース４０に切り替えて接続することができる。従って、本発明のサーバー１００は、構造が簡単で、別途に複数のシリアルコネクターを設ける必要がないため汎用性が高い。また、小型化できるため、コストも削減できる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の範囲内で種々の変形、又は修正が可能であり、該変形、又は修正も本発明の特許請求の範囲内に含まれるものであることは言うまでもない。

１０基板管理コントローラ
２０入力／出力チップ
３０シリアルインタフェース切換回路
３１電圧変換ユニット
４０シリアルインタフェース
１００サーバー

Claims

基板管理コントローラと、入力／出力チップ及びシリアルインタフェースと、を備えるサーバーに用いられるシリアルインタフェース切換回路であって、
前記基板管理コントローラは、複数の第一データ伝送ピンを含み、前記入力／出力チップは、複数の第二データ伝送ピンを含み、
前記シリアルインタフェース切換回路は、複数のデータ入力端と、複数の第一データ出力端と、複数の第二データ出力端と、第一ストローブ制御端と、をそれぞれ備える第一データ伝送ユニット〜第四データ伝送ユニットを備え、
前記第一データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットの第一データ出力端は、前記基板管理コントローラの第一データ伝送ピンにそれぞれ接続され、
前記第二データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットの第二データ出力端は、前記入力／出力チップの第二データ伝送ピンにそれぞれ接続され、
前記第一データ伝送ユニットの第一データ出力端と前記第二データ伝送ユニットの第一データ出力端とは、互いに接続され、
前記第一データ伝送ユニットの第二データ出力端は、前記第三データ伝送ユニットの第一データ出力端にそれぞれ接続され、
前記第二データ伝送ユニットの第二データ出力端は、前記第三データ伝送ユニットの第二データ出力端にそれぞれ接続され、
前記第三データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットのデータ入力端は、全て前記シリアルインタフェースに接続され、
前記第一ストローブ制御端の電圧を変えることによって、前記基板管理コントローラと前記シリアルインタフェースとの接続及び前記入力／出力チップと前記シリアルインタフェースとの接続を切り替えることを特徴とするシリアルインタフェース切換回路。
前記第一データ伝送ユニット〜前記第四データ伝送ユニットは、全て２チャンネルストローブ器であることを特徴とする請求項１に記載のシリアルインタフェース切換回路。
前記第一データ伝送ユニット〜前記第四データ伝送ユニットは、さらに、第二ストローブ制御端をそれぞれ備え、該第二ストローブ制御端は接地されていることを特徴とする請求項１又は２に記載のシリアルインタフェース切換回路。
入力端が前記第三データ伝送ユニットのデータ入力端及び前記第四データ伝送ユニットのデータ入力端に接続され、出力端が前記シリアルインタフェースに接続され、且つ前記基板管理コントローラ或いは前記入力／出力チップの信号電圧を標準電圧に転換した後、前記シリアルインタフェースに伝送する電圧変換ユニットをさらに備えることを特徴とする請求項１〜３のいずれか１項に記載のシリアルインタフェース切換回路。
請求項１〜４の何れか一項に記載のシリアルインタフェース切換回路を備えたサーバー。
前記基板管理コントローラは、第一イネーブルピン及び第二イネーブルピンを備え、
前記第一イネーブルピンは、前記第一データ伝送ユニットＵ１及び前記第二データ伝送ユニットＵ２の第一ストローブ制御端に接続され、
前記第二イネーブルピンは、前記第三データ伝送ユニットＵ３及び前記第四データ伝送ユニットＵ４の第一ストローブ制御端に接続されることを特徴とする請求項１〜５のいずれか１項に記載のサーバー。
前記第一イネーブルピン及び前記第二イネーブルピンが共にハイレベルの電圧信号を受信すると、前記入力／出力チップは、前記シリアルインタフェースに接続され、且つ該シリアルインタフェースを介して、外部のハードウェア装置に接続されることを特徴とする請求項６に記載のサーバー。
前記第一イネーブルピンがハイレベルの電圧信号を受信し、前記第二イネーブルピンがローレベルの電圧信号を受信すると、前記基板管理コントローラは、前記シリアルインタフェースに接続され、且つ該シリアルインタフェースを介して、外部のデバッグ装置に接続されることを特徴とする請求項６に記載のサーバー。
前記第一イネーブルピンがローレベルの電圧信号を受信すると、前記基板管理コントローラは、前記入力／出力チップに接続されることを特徴とする請求項６に記載のサーバー。