[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013077769A - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
JP2013077769A
JP2013077769A JP2011217933A JP2011217933A JP2013077769A JP 2013077769 A JP2013077769 A JP 2013077769A JP 2011217933 A JP2011217933 A JP 2011217933A JP 2011217933 A JP2011217933 A JP 2011217933A JP 2013077769 A JP2013077769 A JP 2013077769A
Authority
JP
Japan
Prior art keywords
circuit board
insulating substrate
wiring
less
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011217933A
Other languages
Japanese (ja)
Inventor
Naomi Shiga
直実 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Zeon Co Ltd filed Critical Nippon Zeon Co Ltd
Priority to JP2011217933A priority Critical patent/JP2013077769A/en
Publication of JP2013077769A publication Critical patent/JP2013077769A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】
高周波信号の伝送損失を低減でき、かつ、クロストークノイズを抑制できる回路基板を提供する
【解決手段】
絶縁基板と、前記絶縁基板の内部又は少なくとも一主面上に形成された配線層とを含む回路基板であって、前記絶縁基板が、25℃で1GHzにおける誘電正接(tanδ)が0.004〜0.01の基板であり、前記配線層が、配線導体幅が40μm以下の部分を有し、かつ、絶縁基板と接する面の表面粗さ(Rz)が、1.5μm以下の層である、回路基板。
【選択図】 図1
【Task】
Provided is a circuit board capable of reducing transmission loss of a high-frequency signal and suppressing crosstalk noise.
A circuit board including an insulating substrate and a wiring layer formed inside or at least on one main surface of the insulating substrate, wherein the insulating substrate has a dielectric loss tangent (tan δ) at 25 ° C. and 1 GHz of 0.004 to 0.004. 0.01 substrate, the wiring layer is a layer having a wiring conductor width of 40 μm or less, and the surface roughness (Rz) of the surface in contact with the insulating substrate is 1.5 μm or less. Circuit board.
[Selection] Figure 1

Description

本発明は、高周波信号の伝送損失を低減でき、かつ、クロストークノイズを抑制できる回路基板に関する。   The present invention relates to a circuit board capable of reducing transmission loss of a high-frequency signal and suppressing crosstalk noise.

近年、高度情報化時代を迎え、情報伝送は高速化・高周波化に動き出し、マイクロ波通信やミリ波通信が現実になってきている。高周波用の回路基板には、出力信号の質を確保するため、伝送損失を低減することが求められている。
伝送損失は、主に、誘電体に起因する誘電損失と、導体に起因する導体損失とからなる。誘電損失に関しては、誘電体の誘電率や誘電正接(tanδ)が小さくなるほど減少することが知られ、導体損失に関しては、周波数が高くなるほど電流が線路の表面に集中して抵抗値が高くなるため、損失量が増加することが知られている。
従来、伝送損失を低減するために、誘電体の誘電率や誘電正接を低くして誘電損失を低減化することが行われてきた。
In recent years, with the advent of advanced information technology, information transmission has begun to increase in speed and frequency, and microwave communication and millimeter wave communication have become a reality. High frequency circuit boards are required to reduce transmission loss in order to ensure the quality of output signals.
The transmission loss mainly includes a dielectric loss due to a dielectric and a conductor loss due to a conductor. Dielectric loss is known to decrease as the dielectric constant and dielectric loss tangent (tan δ) of the dielectric decreases, and with respect to conductor loss, the higher the frequency, the more current concentrates on the surface of the line and the resistance value increases. It is known that the amount of loss increases.
Conventionally, in order to reduce transmission loss, dielectric loss has been reduced by lowering the dielectric constant and dielectric loss tangent of the dielectric.

また、高周波用の回路基板においては、隣接する配線からの信号の影響を受ける、いわゆるクロストークノイズが問題になってきている。特に、近年、上記のような伝送損失の低減化や、回路の高密度化に伴う、隣接する配線の近接化が原因で、クロストークノイズが発生しやすくなっている。   Also, in a high-frequency circuit board, so-called crosstalk noise, which is affected by signals from adjacent wiring, has become a problem. In particular, in recent years, crosstalk noise is likely to occur due to the reduction in transmission loss as described above and the close proximity of adjacent wirings accompanying the increase in circuit density.

クロストークノイズを防止する技術に関しては、特許文献1には、絶縁層と、これらの絶縁層同士間にある配線層とを備えて構成され、配線層となる信号配線の間には、絶縁層よりも誘電損失が大きい配線間絶縁部が設けられている回路基板が記載されている。
しかしながら、特許文献1には、伝送損失の低減化を同時に達成する方法については開示されていない。また、この文献に記載の回路基板を製造する際は、信号配線間に絶縁部を設ける必要があるため、多くの工程が必要になるという問題があった。
Regarding the technology for preventing the crosstalk noise, Patent Document 1 includes an insulating layer and a wiring layer between these insulating layers, and an insulating layer is provided between the signal wirings serving as the wiring layers. There is described a circuit board provided with an inter-wiring insulating portion having a larger dielectric loss than that of the wiring board.
However, Patent Document 1 does not disclose a method for simultaneously reducing transmission loss. Further, when the circuit board described in this document is manufactured, there is a problem that many steps are required because it is necessary to provide an insulating portion between the signal wirings.

特開2010−245573号公報JP 2010-245573 A

本発明は、上記した従来技術に鑑みてなされたものであり、高周波信号の伝送損失を低減でき、かつ、クロストークノイズを抑制できる回路基板を提供することを課題とする。   The present invention has been made in view of the above-described prior art, and an object of the present invention is to provide a circuit board that can reduce transmission loss of high-frequency signals and suppress crosstalk noise.

本発明者らは上記課題を解決すべく、絶縁基板と、前記絶縁基板の内部又は少なくとも一主面上に形成された配線層とを含む回路基板について鋭意検討した。その結果、高周波信号の伝送においては、誘電損失を低減するよりも、導体損失を低減することがより有効であり、特に、回路の高密度化のために、配線幅が小さくなるほど、その傾向が高まることを見出した。そして、配線層の、絶縁基板と接する面を平坦化することで導体損失を低くし、合わせて、絶縁基板の誘電正接をある程度高くすることで、伝送損失を従来の水準に維持するとともに、クロストークノイズを抑制できることを見出し、以下の(1)〜(5)に記載の発明を完成するに至った。   In order to solve the above-mentioned problems, the present inventors diligently studied a circuit board including an insulating substrate and a wiring layer formed inside or on at least one main surface of the insulating substrate. As a result, in high-frequency signal transmission, it is more effective to reduce the conductor loss than to reduce the dielectric loss. In particular, as the wiring width becomes smaller in order to increase the circuit density, the tendency tends to decrease. I found it to increase. Then, by flattening the surface of the wiring layer that contacts the insulating substrate, the conductor loss is reduced, and at the same time, the dielectric loss tangent of the insulating substrate is increased to some extent, thereby maintaining the transmission loss at the conventional level and cross The present inventors have found that talk noise can be suppressed, and have completed the inventions described in (1) to (5) below.

(1)絶縁基板と、前記絶縁基板の内部又は少なくとも一主面上に形成された配線層とを含む回路基板であって、前記絶縁基板が、25℃で1GHzにおける誘電正接(tanδ)が0.004〜0.01の基板であり、前記配線層が、配線幅が40μm以下の部分を有し、かつ、絶縁基板と接する面の表面粗さ(Rz)が、1.5μm以下の層である、回路基板。
(2)前記配線層が、絶縁基板絶と接する面の表面粗さ(Rz)が、1μm以下の層である、(1)に記載の回路基板。
(3)前記配線層が、2以上の配線からなり、該配線間の間隔が25μm以下の部分を有する層である、(1)又は(2)に記載の回路基板。
(4)マイクロストリップライン構造、又はストリップライン構造を有する、(1)〜(3)のいずれかに記載の回路基板。
(5)2GHz以上の周波数の信号が伝送される回路基板である、(1)〜(4)のいずれかに記載の回路基板。
(1) A circuit board including an insulating substrate and a wiring layer formed inside or at least on one main surface of the insulating substrate, wherein the insulating substrate has a dielectric loss tangent (tan δ) of 0 at 25 ° C. and 1 GHz. .004 to 0.01, the wiring layer has a portion with a wiring width of 40 μm or less, and the surface roughness (Rz) of the surface in contact with the insulating substrate is 1.5 μm or less. There is a circuit board.
(2) The circuit board according to (1), wherein the wiring layer is a layer having a surface roughness (Rz) of 1 μm or less on a surface in contact with the insulating substrate.
(3) The circuit board according to (1) or (2), wherein the wiring layer is a layer made of two or more wirings and having a portion having an interval between the wirings of 25 μm or less.
(4) The circuit board according to any one of (1) to (3), which has a microstrip line structure or a strip line structure.
(5) The circuit board according to any one of (1) to (4), wherein the circuit board transmits a signal having a frequency of 2 GHz or more.

本発明によれば、高周波信号の伝送損失を低減でき、かつ、クロストークノイズを抑制できる回路基板が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the circuit board which can reduce the transmission loss of a high frequency signal and can suppress crosstalk noise is provided.

本発明の回路基板の構成を表す断面図である。It is sectional drawing showing the structure of the circuit board of this invention. 本発明の回路基板の構成を表す断面図である。It is sectional drawing showing the structure of the circuit board of this invention. 本発明の回路基板の構成を表す断面図である。It is sectional drawing showing the structure of the circuit board of this invention. 実施例(シミュレーション)で用いたモデルを表す図である。It is a figure showing the model used in the Example (simulation).

本発明の回路基板は、絶縁基板と、前記絶縁基板の内部又は少なくとも一主面上に形成された配線層とを含む回路基板であって、前記絶縁基板が、25℃で1GHzにおける誘電正接(tanδ)が0.004〜0.01の基板であり、前記配線層が、配線幅が40μm以下の部分を有し、かつ、絶縁基板と接する面の表面粗さ(Rz)が、1.5μm以下の層である、回路基板である。   The circuit board of the present invention is a circuit board including an insulating substrate and a wiring layer formed inside or on at least one main surface of the insulating substrate, and the insulating substrate has a dielectric loss tangent at 1 GHz at 25 ° C. tan δ) is a substrate having 0.004 to 0.01, the wiring layer has a portion with a wiring width of 40 μm or less, and the surface roughness (Rz) of the surface in contact with the insulating substrate is 1.5 μm. A circuit board which is the following layer.

本発明に用いる絶縁基板は、25℃で1GHzにおける誘電正接が、0.004〜0.01であり、好ましくは、0.008〜0.01のものである。誘電正接を上記範囲とすることで、本発明の回路基板においては、クロストークノイズが抑制される。
絶縁基板としては、無機材料からなる無機基板、樹脂材料からなる樹脂基板、繊維材料と樹脂材料との複合材からなる基板等が挙げられる。
無機材料としては、シリカ、アルミナ、フォルステライト、及びホウ珪酸ガラスなどが挙げられる。
樹脂材料としては、エポキシ樹脂、アクリル樹脂、ポリアミド樹脂、ポリイミド樹脂、ポリエステル樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、フッ素樹脂、スチレン樹脂、オレフィン樹脂、シクロオレフィン樹脂、ポリエステル樹脂、フェノール樹脂、マレイミド樹脂、及びトリアジン樹脂などが挙げられる。
複合材としては、上記樹脂材料をガラスクロス等の無機又は有機繊維材料に含浸させて得られる複合材が挙げられる。
絶縁基板には、充填剤を含有させることができる。充填剤を含有させることで、誘電正接を調整することができる。充填剤は無機系充填剤、有機系充填剤のいずれであってもよく、2種以上組み合わせて用いてもよい。充填剤の種類や配合量は特に制限されず、所望の誘電正接が得られるように適宜選択することができる。
The dielectric substrate used in the present invention has a dielectric loss tangent at 25 ° C. and 1 GHz of 0.004 to 0.01, preferably 0.008 to 0.01. By setting the dielectric loss tangent within the above range, crosstalk noise is suppressed in the circuit board of the present invention.
Examples of the insulating substrate include an inorganic substrate made of an inorganic material, a resin substrate made of a resin material, and a substrate made of a composite material of a fiber material and a resin material.
Examples of inorganic materials include silica, alumina, forsterite, and borosilicate glass.
Resin materials include epoxy resin, acrylic resin, polyamide resin, polyimide resin, polyester resin, cyanate resin, polyphenylene ether resin, fluororesin, styrene resin, olefin resin, cycloolefin resin, polyester resin, phenol resin, maleimide resin, and And triazine resin.
Examples of the composite material include composite materials obtained by impregnating the resin material with an inorganic or organic fiber material such as glass cloth.
The insulating substrate can contain a filler. The dielectric loss tangent can be adjusted by containing a filler. The filler may be either an inorganic filler or an organic filler, and may be used in combination of two or more. The type and blending amount of the filler are not particularly limited and can be appropriately selected so as to obtain a desired dielectric loss tangent.

配線層は、導体で形成された配線からなる層であって、配線幅が40μm以下、好ましくは25μm以下、より好ましくは20μm以下の部分を有するものである。
配線層は、絶縁基板と接する面の表面粗さ(Rz)が、1.5μm以下、好ましくは1μm以下、より好ましくは0.4μm以下である。表面粗さ(Rz)の下限は、通常、0.03μmである。1.5μm以下であることで、導体損失を十分に低減できる。なお、表面粗さ(Rz)は、JIS B0601−1994に従って得られる十点平均粗さをいう。
The wiring layer is a layer made of wiring formed of a conductor, and has a wiring width of 40 μm or less, preferably 25 μm or less, more preferably 20 μm or less.
The wiring layer has a surface roughness (Rz) of a surface in contact with the insulating substrate of 1.5 μm or less, preferably 1 μm or less, more preferably 0.4 μm or less. The lower limit of the surface roughness (Rz) is usually 0.03 μm. By being 1.5 μm or less, the conductor loss can be sufficiently reduced. The surface roughness (Rz) refers to a ten-point average roughness obtained according to JIS B0601-1994.

本来、配線幅を狭くすると、導体損失の増加に伴い、伝送損失もまた増加するため、好ましくない。しかしながら、本発明においては、配線層の絶縁基板と接する面の表面粗さ(Rz)を小さくすることで、導体損失を大きく低下させることができるため、配線幅が狭いほど、本発明の効果(導体損失低減効果)がより発揮される。また、配線幅が上記範囲であることで、回路の高密度化を達成し易くなる。   Originally, if the wiring width is narrowed, the transmission loss also increases as the conductor loss increases. However, in the present invention, the conductor loss can be greatly reduced by reducing the surface roughness (Rz) of the surface of the wiring layer in contact with the insulating substrate. Therefore, the smaller the wiring width, the more the effect of the present invention ( The effect of reducing the conductor loss is more exhibited. Further, since the wiring width is in the above range, it is easy to achieve high density of the circuit.

配線層が、2以上の配線からなる場合、配線層は、該配線間の間幅が25μm以下、好ましくは20μm以下の部分を有する層であることが、本発明の効果がより顕著に得られる観点から、好ましい。配線間の間幅の下限は、通常、5μmである。本来、2つの配線の間幅を狭くすると、クロストークノイズが発生しやすくなるため、好ましくない。しかしながら、本発明においては、上記のように、絶縁基板の誘電正接を高くすることで、クロストークノイズを抑制することができる。これにより、回路の高密度化を達成することができる。   When the wiring layer is composed of two or more wirings, the effect of the present invention can be obtained more remarkably when the wiring layer is a layer having a portion having a width between the wirings of 25 μm or less, preferably 20 μm or less. From the viewpoint, it is preferable. The lower limit of the width between the wirings is usually 5 μm. Originally, it is not preferable to reduce the width between two wirings because crosstalk noise is likely to occur. However, in the present invention, the crosstalk noise can be suppressed by increasing the dielectric loss tangent of the insulating substrate as described above. Thereby, high density of a circuit can be achieved.

配線層の厚さは、通常、1〜50μm、好ましくは3〜30μm、より好ましくは5〜20μmである。
配線層を構成する導体の材料は特に制限されず、例えば銅を用いることができる。
The thickness of a wiring layer is 1-50 micrometers normally, Preferably it is 3-30 micrometers, More preferably, it is 5-20 micrometers.
The material of the conductor constituting the wiring layer is not particularly limited, and for example, copper can be used.

配線層の形成方法は、特に制限されない。例えば、サブトラクティブ法を採用することで、配線層を形成することができる。具体的には、表面粗さ(Rz)が1.5μm以下の金属箔を絶縁層上に積層させ、次いで、前記金属箔上に、所定の配線パターンを有するエッチングレジスト膜を形成し、エッチング液を用いて不要部分の金属膜を除去し、最後に、エッチングレジスト膜を剥離することで、所定の配線パターンを有する配線層を形成することができる。   The method for forming the wiring layer is not particularly limited. For example, the wiring layer can be formed by employing a subtractive method. Specifically, a metal foil having a surface roughness (Rz) of 1.5 μm or less is laminated on an insulating layer, then an etching resist film having a predetermined wiring pattern is formed on the metal foil, and an etching solution A wiring layer having a predetermined wiring pattern can be formed by removing an unnecessary portion of the metal film using, and finally removing the etching resist film.

表面粗さ(Rz)が1.5μm以下の金属箔は、金属箔の表面を平滑処理することによって得ることができる。平滑処理としては、機械的研磨処理、プラズマ処理、化学的研磨処理、電気化学的溶解処理、めっき処理等が挙げられる。   A metal foil having a surface roughness (Rz) of 1.5 μm or less can be obtained by smoothing the surface of the metal foil. Examples of the smoothing treatment include mechanical polishing treatment, plasma treatment, chemical polishing treatment, electrochemical dissolution treatment, and plating treatment.

機械的研磨処理としては、例えば、バフ研磨、砥石研磨、ブラシ研磨、研磨剤による研磨等が挙げられる。機械的研磨処理は、湿式研磨、乾式研磨のどちらでも良い。
プラズマ処理としては、例えば、グロー放電等が挙げられる。
化学的研磨処理としては、酸処理やアルカリ処理等の公知の方法を利用することができる。酸処理においては、通常、硫酸、塩酸、リン酸、硝酸等の酸を含む酸性処理液が用いられ、アルカリ処理においては、通常、水酸化ナトリウム、水酸化カリウム等の塩基や、シアン塩、ピロリン酸塩等の塩を含むアルカリ性処理液が用いられ、これら処理液を金属箔表面に接触させることで、化学的研磨処理が行われる。処理の効率や処理液の管理の容易性の観点から、処理温度は、10〜70℃が好ましい。
Examples of the mechanical polishing treatment include buff polishing, grindstone polishing, brush polishing, and polishing with an abrasive. The mechanical polishing treatment may be either wet polishing or dry polishing.
Examples of the plasma treatment include glow discharge.
As the chemical polishing treatment, known methods such as acid treatment and alkali treatment can be used. In the acid treatment, an acid treatment liquid containing an acid such as sulfuric acid, hydrochloric acid, phosphoric acid, nitric acid is usually used. In the alkali treatment, a base such as sodium hydroxide or potassium hydroxide, cyanate salt, pyrroline is usually used. An alkaline treatment liquid containing a salt such as an acid salt is used, and chemical polishing treatment is performed by bringing these treatment liquids into contact with the surface of the metal foil. From the viewpoint of processing efficiency and ease of management of the processing liquid, the processing temperature is preferably 10 to 70 ° C.

電気化学的溶解処理は、金属箔を陽極(アノード)として処理液が満たされた電解槽に浸すことで行われる。電解槽内には、通常、金属箔面の対面に、導電性を有する材質の板(カソード)をセットする。カソードの材質としては、電解液に溶解しにくいものが好ましく、白金、チタン、ステンレス等が挙げられる。また、処理液としては、上記の化学研磨処理で挙げたものを用いることができる。電流密度は、1〜100A/dmの範囲が好ましい。 The electrochemical dissolution treatment is performed by immersing a metal foil as an anode (anode) in an electrolytic bath filled with a treatment solution. In the electrolytic cell, a conductive plate (cathode) is usually set on the opposite side of the metal foil surface. The cathode material is preferably one that is not easily dissolved in the electrolytic solution, and examples thereof include platinum, titanium, and stainless steel. Moreover, as a processing liquid, what was mentioned by said chemical polishing process can be used. Current density in the range of 1~100A / dm 2 is preferred.

めっき処理は、金属箔の表面に金属を付着させて平滑性めっき被膜を形成する方法である。例えば、硫酸銅めっき浴、シアン化銅めっき浴、ほうフッ化銅めっき浴、ピロリン酸銅めっき浴、スルファミン酸銅めっき浴を用いてめっき処理を行うことができる。めっき処理においては、0.01μm以上の厚みのめっき被膜を形成することが好ましい。また、表面粗さを小さくするため、表面に付着させる結晶粒の大きさは、20μm以下が好ましい。
なお、表面粗さ(Rz)が1.5μm以下の金属箔は、市販品として入手することも可能である。
The plating treatment is a method for forming a smooth plating film by attaching a metal to the surface of a metal foil. For example, the plating treatment can be performed using a copper sulfate plating bath, a copper cyanide plating bath, a copper fluoride plating bath, a copper pyrophosphate plating bath, or a copper sulfamate plating bath. In the plating treatment, it is preferable to form a plating film having a thickness of 0.01 μm or more. In order to reduce the surface roughness, the size of the crystal grains attached to the surface is preferably 20 μm or less.
A metal foil having a surface roughness (Rz) of 1.5 μm or less can be obtained as a commercial product.

本発明の回路基板は、上記構成を有する限り、その構造は制限されず、例えば、図1に示すマイクロストリップライン構造を有する回路基板、図2に示すストリップライン構造を有する回路基板、図3に示す2以上の配線層を有する多層回路基板が挙げられる。   The structure of the circuit board of the present invention is not limited as long as it has the above configuration. For example, the circuit board having the microstrip line structure shown in FIG. 1, the circuit board having the strip line structure shown in FIG. Examples include a multilayer circuit board having two or more wiring layers shown.

本発明の回路基板は、上記特性を有するため、高周波(例えば、2GHz以上、好ましくは、5〜20GHz)の信号が伝送される回路基板として好適に用いられる。   Since the circuit board of the present invention has the above characteristics, it is suitably used as a circuit board for transmitting a high-frequency signal (for example, 2 GHz or more, preferably 5 to 20 GHz).

以下、本発明を実施例に基づき、より具体的に説明する。
本発明の回路基板の特性を示すため、3次元電磁界シミュレータSonnet12.56(Sonnet Software Inc.製)を用いて以下のように計算を行った。シミュレーション設定は以下の通りに設定した。
Cell Size:X;0.2mm、Y;5.0e−4mm
Box Size:X;10.0mm、Y;0.4mm
絶縁基板厚:上下とも0.0305mm
配線厚:0.009mm
配線厚を考慮した計算を行うために“Thick Metal Model”を選択し、“Num.Sheets”を18とした。
Hereinafter, the present invention will be described more specifically based on examples.
In order to show the characteristics of the circuit board of the present invention, calculation was performed as follows using a three-dimensional electromagnetic field simulator Sonnet 12.56 (manufactured by Sonnet Software Inc.). The simulation settings were set as follows.
Cell Size: X; 0.2 mm, Y; 5.0e-4 mm
Box Size: X; 10.0 mm, Y; 0.4 mm
Insulating substrate thickness: 0.0305mm on both top and bottom
Wiring thickness: 0.009mm
“Thick Metal Model” was selected and “Num. Sheets” was set to 18 in order to perform calculation considering the wiring thickness.

同シミュレーションソフトでは導体表面の粗さを直接入力することはできないため、表面の粗さによって変化する導電率の実効的な値を代用し入力することにした。第1表は、「Allen F. Horn et al., Conductor Profile Effects on the Propagation Constant of Microstrip Transmission Lines, IMS2010 Dig., pp. 868-871, Jun. 2010」、「小林、吉冨、馬、 銅層形成COP基板のμ波特性評価、エレクトロニクス実装学会 Vol. 9, No. 3, pp. 1-4, (Nov. 6, 2009)」、および「日立化成技法No. 46(2006-1)」等の文献資料をもとに、表面の粗さによる各周波数での実効的な導電率の変化を示したものである。第2表は、第1表から導き出した実効導電率であり、かかる値を各周波数での導電率として入力した。   Since the simulation software cannot directly input the roughness of the conductor surface, we decided to substitute the effective value of the conductivity that varies depending on the roughness of the surface. Table 1 shows "Allen F. Horn et al., Conductor Profile Effects on the Propagation Constant of Microstrip Transmission Lines, IMS2010 Dig., Pp. 868-871, Jun. 2010", "Kobayashi, Yoshihiro, Ma Microwave characteristics evaluation of formed COP substrates, Japan Institute of Electronics Packaging Vol. 9, No. 3, pp. 1-4, (Nov. 6, 2009) ”and“ Hitachi Chemical Technique No. 46 (2006-1) ” This shows the change in effective conductivity at each frequency due to surface roughness. Table 2 shows the effective conductivity derived from Table 1, and this value was input as the conductivity at each frequency.

Figure 2013077769
Figure 2013077769

Figure 2013077769
Figure 2013077769

(実施例1)
実施例1のモデルの透視図を図4(a)に、その断面図を図4(b)に、それぞれ示す。
配線(32a)の幅は20μm、厚さは9μm、長さは10mmである。信号は入力ポート1(34)から入力され、出力ポート2(35)から出力される。また、入力ポート1(34)と出力ポート2(35)をつなぐ配線(32a)に平行して、ポート3(36)とポート4(37)をつなぐ配線(32b)が配置されている。配線(32a)と配線(32b)の間隔は20μmである。
また、絶縁基板は、誘電体層(31a)、および誘電体層(31b)から形成され、これらの誘電体層はともに、25℃で1GHzの条件において、比誘電率が4.3、tanδが0.004である。この絶縁基板の上下には、接地層として機能する導体層(33a)、(33b)が配置されている。ここで誘電体層(31a)、(31b)の厚さは、ポート1(34)、ポート2(35)、ポート3(36)、ポート4(37)の特性インピーダンスが全て50Ωとなる厚さである30.5μmに設定した。配線(32a)及び(32b)、並びに導体層(33a)及び(33b)の、誘電体層(31a)、(31b)と接する表面の粗さ(Rz)は0.4μm以下である。
Example 1
A perspective view of the model of Example 1 is shown in FIG. 4A, and a cross-sectional view thereof is shown in FIG. 4B.
The wiring (32a) has a width of 20 μm, a thickness of 9 μm, and a length of 10 mm. The signal is input from input port 1 (34) and output from output port 2 (35). In addition, a wiring (32b) connecting the port 3 (36) and the port 4 (37) is arranged in parallel with the wiring (32a) connecting the input port 1 (34) and the output port 2 (35). The distance between the wiring (32a) and the wiring (32b) is 20 μm.
The insulating substrate is formed of a dielectric layer (31a) and a dielectric layer (31b), both of which have a relative dielectric constant of 4.3 and tan δ at 25 ° C. and 1 GHz. 0.004. Conductor layers (33a) and (33b) functioning as ground layers are arranged above and below the insulating substrate. Here, the thicknesses of the dielectric layers (31a) and (31b) are such that the characteristic impedances of the port 1 (34), the port 2 (35), the port 3 (36), and the port 4 (37) are all 50Ω. Was set to 30.5 μm. The roughness (Rz) of the surfaces in contact with the dielectric layers (31a) and (31b) of the wirings (32a) and (32b) and the conductor layers (33a) and (33b) is 0.4 μm or less.

(実施例2)
実施例1のモデルにおいて、誘電体層(31a)及び(31b)を、それぞれ、比誘電率を4.3、tanδを0.01に変更したこと以外は、実施例1と同様にした。
(実施例3)
実施例1のモデルにおいて、配線(32a)及び(32b)、並びに導体層(33a)及び(33b)の誘電体層(31a)、(31b)と接する表面の粗さ(Rz)を、それぞれ、1.5μmに変更したこと以外は、実施例1と同様にした。
(実施例4)
実施例1のモデルにおいて、誘電体層(31a)及び(31b)を、それぞれ、比誘電率を4.3、tanδを0.01に変更し、配線(32a)及び(32b)、並びに導体層(33a)及び(33b)の、誘電体層(31a)、(31b)と接する表面の粗さ(Rz)を、それぞれ、1.5μmに変更したこと以外は、実施例1と同様にした。
(Example 2)
In the model of Example 1, the dielectric layers (31a) and (31b) were the same as Example 1 except that the relative dielectric constant was changed to 4.3 and tan δ was changed to 0.01, respectively.
(Example 3)
In the model of Example 1, the roughness (Rz) of the surfaces in contact with the wiring layers (32a) and (32b) and the dielectric layers (31a) and (31b) of the conductor layers (33a) and (33b), respectively, Example 1 was repeated except that the thickness was changed to 1.5 μm.
Example 4
In the model of Example 1, the dielectric layers (31a) and (31b) were changed to a relative dielectric constant of 4.3 and tan δ to 0.01, respectively, and the wirings (32a) and (32b) and the conductor layer were changed. Example 33 was the same as Example 1 except that the roughness (Rz) of the surfaces in contact with the dielectric layers (31a) and (31b) of (33a) and (33b) was changed to 1.5 μm.

(比較例1)
実施例1のモデルにおいて、配線(32a)及び(32b)、並びに導体層(33a)及び(33b)の、誘電体層(31a)、(31b)と接する表面の粗さ(Rz)を、それぞれ、3μmに変更したこと以外は、実施例1と同様にした。
(比較例2)
実施例1のモデルにおいて、誘電体層(31a)及び(31b)を、それぞれ、比誘電率を4.3、tanδを0.003に変更し、配線(32a)及び(32b)、並びに導体層(33a)及び(33b)の、誘電体層(31a)、(31b)と接する表面の粗さ(Rz)を、それぞれ、1.5μmに変更したこと以外は、実施例1と同様にした。
(比較例3)
実施例1のモデルにおいて、誘電体層(31a)及び(31b)を、それぞれ、比誘電率を4.3、tanδを0.003に変更し、配線(32a)及び(32b)、並びに導体層(33a)及び(33b)の、誘電体層(31a)、(31b)と接する表面の粗さ(Rz)を、それぞれ、0.4μm以下に変更したこと以外は、実施例1と同様にした。
(Comparative Example 1)
In the model of Example 1, the roughness (Rz) of the surfaces in contact with the dielectric layers (31a) and (31b) of the wirings (32a) and (32b) and the conductor layers (33a) and (33b) are respectively determined. The procedure was the same as in Example 1 except that the thickness was changed to 3 μm.
(Comparative Example 2)
In the model of Example 1, the dielectric layers (31a) and (31b) are changed to a relative dielectric constant of 4.3 and tan δ to 0.003, respectively, and the wirings (32a) and (32b) and the conductor layer are changed. Example 33 was the same as Example 1 except that the roughness (Rz) of the surfaces in contact with the dielectric layers (31a) and (31b) of (33a) and (33b) was changed to 1.5 μm.
(Comparative Example 3)
In the model of Example 1, the dielectric layers (31a) and (31b) are changed to a relative dielectric constant of 4.3 and tan δ to 0.003, respectively, and the wirings (32a) and (32b) and the conductor layer are changed. Except that the roughness (Rz) of the surfaces in contact with the dielectric layers (31a) and (31b) of (33a) and (33b) was changed to 0.4 μm or less, respectively, it was the same as in Example 1. .

第3表に、実施例1〜4と比較例1〜3のシミュレーション結果を示す。周波数は2、5、10、20GHzにて計算を行った。
S11はポート1での反射電力であり、値が小さいほど50Ωに整合が取れていることになる。S21はポート1から2への電力の伝送比であり、値が大きいほど伝送損失が小さく伝送されている。S41は入力ポート1へ入力された電力がポート4へ漏れて出力された電力比であり、値が小さいほど、クロストークノイズが抑えられていることになる。
Table 3 shows the simulation results of Examples 1 to 4 and Comparative Examples 1 to 3. The frequency was calculated at 2, 5, 10, 20 GHz.
S11 is the reflected power at port 1, and the smaller the value, the better the matching is 50Ω. S21 is the transmission ratio of power from port 1 to port 2, and the larger the value, the smaller the transmission loss is transmitted. S41 is a power ratio in which the power input to the input port 1 leaks to the port 4 and is output. The smaller the value, the more the crosstalk noise is suppressed.

Figure 2013077769
Figure 2013077769

第3表より、実施例1〜4においては、従来技術に相当する比較例1に対して、いずれも各周波数において、S21の値が大きく、S41の値が小さい。すなわち、伝送損失が小さくクロストークノイズが抑えられていることがわかる。
また、実施例3においては、比較例2に対して、伝送損失は僅かに大きいが、クロストークノイズが大きく抑えられている。
また、実施例1においては、比較例3に対して、伝送損失は僅かに大きいが、クロストークノイズが大きく抑えられている。
なお、実施例1の条件にて、配線及び導体層を銅箔で形成し、誘電体層をシクロオレフィン樹脂で形成してなる絶縁基板を用い、同様の実験を行ったところ、概して実施例1の結果と同様の結果が得られることを確認した。
From Table 3, in Examples 1-4, the value of S21 is large and the value of S41 is small at each frequency with respect to Comparative Example 1 corresponding to the prior art. That is, it can be seen that transmission loss is small and crosstalk noise is suppressed.
In the third embodiment, the transmission loss is slightly larger than that of the second comparative example, but the crosstalk noise is greatly suppressed.
In the first embodiment, the transmission loss is slightly larger than that of the third comparative example, but the crosstalk noise is greatly suppressed.
The same experiment was conducted using an insulating substrate in which the wiring and conductor layers were formed of copper foil and the dielectric layer was formed of a cycloolefin resin under the conditions of Example 1. In general, Example 1 It was confirmed that a result similar to the result of was obtained.

1,11,21:絶縁基板
2,12,22:配線
3,13,23:接地層
4:配線幅
5:2つの配線の間幅
31a,31b:誘電体層
32a,32b:配線
33a,33b:導体層(接地層)
34:入力ポート1
35:出力ポート2
36:ポート3
37:ポート4
1, 11, 21: Insulating substrates 2, 12, 22: wirings 3, 13, 23: ground layer 4: wiring width 5: width between two wirings 31a, 31b: dielectric layers 32a, 32b: wirings 33a, 33b : Conductor layer (ground layer)
34: Input port 1
35: Output port 2
36: Port 3
37: Port 4

Claims (5)

絶縁基板と、前記絶縁基板の内部又は少なくとも一主面上に形成された配線層とを含む回路基板であって、
前記絶縁基板が、25℃で1GHzにおける誘電正接(tanδ)が0.004〜0.01の基板であり、
前記配線層が、配線幅が40μm以下の部分を有し、かつ、絶縁基板と接する面の表面粗さ(Rz)が、1.5μm以下の層である、回路基板。
A circuit board including an insulating substrate and a wiring layer formed inside or on at least one main surface of the insulating substrate,
The insulating substrate is a substrate having a dielectric loss tangent (tan δ) at 1 GHz at 25 ° C. of 0.004 to 0.01,
The circuit board, wherein the wiring layer has a part having a wiring width of 40 μm or less and a surface roughness (Rz) of a surface in contact with the insulating substrate is 1.5 μm or less.
前記配線層が、絶縁基板と接する面の表面粗さ(Rz)が、1μm以下の層である、請求項1に記載の回路基板。   The circuit board according to claim 1, wherein the wiring layer is a layer having a surface roughness (Rz) of a surface in contact with the insulating substrate of 1 μm or less. 前記配線層が、2以上の配線からなり、該配線間の間隔が25μm以下の部分を有する層である、請求項1又は2に記載の回路基板。   3. The circuit board according to claim 1, wherein the wiring layer is a layer made of two or more wirings and having a portion having an interval between the wirings of 25 μm or less. マイクロストリップライン構造、又はストリップライン構造を有する、請求項1〜3のいずれかに記載の回路基板。   The circuit board according to claim 1, which has a microstrip line structure or a strip line structure. 2GHz以上の周波数の信号が伝送される回路基板である、請求項1〜4のいずれかに記載の回路基板。   The circuit board according to claim 1, which is a circuit board through which a signal having a frequency of 2 GHz or more is transmitted.
JP2011217933A 2011-09-30 2011-09-30 Circuit board Pending JP2013077769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011217933A JP2013077769A (en) 2011-09-30 2011-09-30 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011217933A JP2013077769A (en) 2011-09-30 2011-09-30 Circuit board

Publications (1)

Publication Number Publication Date
JP2013077769A true JP2013077769A (en) 2013-04-25

Family

ID=48481014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011217933A Pending JP2013077769A (en) 2011-09-30 2011-09-30 Circuit board

Country Status (1)

Country Link
JP (1) JP2013077769A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184091A (en) * 2015-03-26 2016-10-20 日本オクラロ株式会社 Optical module
WO2019181707A1 (en) 2018-03-20 2019-09-26 Agc株式会社 Glass substrate, liquid crystal antenna and high-frequency device
US10974987B2 (en) 2016-09-13 2021-04-13 AGC Inc. Glass substrate for high-frequency device and circuit board for high-frequency device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307611A (en) * 2001-04-12 2002-10-23 Chuko Kasei Kogyo Kk Fluoroplastic copper-clad laminated sheet
JP2002344100A (en) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd Dielectric material for substrate and method of manufacturing the same
JP2002361661A (en) * 2001-06-05 2002-12-18 Nitto Denko Corp Method for manufacturing porous film for wiring substrate
JP2006120947A (en) * 2004-10-22 2006-05-11 Hitachi Chem Co Ltd Circuit substrate with adhesive layer, multi-layer printed wiring board and method for manufacturing the same
JP2009177011A (en) * 2008-01-25 2009-08-06 Ferrotec Ceramics Corp Conductive member and parts and apparatus using the same
WO2009147956A1 (en) * 2008-06-06 2009-12-10 国立大学法人東北大学 Multilayer wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307611A (en) * 2001-04-12 2002-10-23 Chuko Kasei Kogyo Kk Fluoroplastic copper-clad laminated sheet
JP2002344100A (en) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd Dielectric material for substrate and method of manufacturing the same
JP2002361661A (en) * 2001-06-05 2002-12-18 Nitto Denko Corp Method for manufacturing porous film for wiring substrate
JP2006120947A (en) * 2004-10-22 2006-05-11 Hitachi Chem Co Ltd Circuit substrate with adhesive layer, multi-layer printed wiring board and method for manufacturing the same
JP2009177011A (en) * 2008-01-25 2009-08-06 Ferrotec Ceramics Corp Conductive member and parts and apparatus using the same
WO2009147956A1 (en) * 2008-06-06 2009-12-10 国立大学法人東北大学 Multilayer wiring board

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184091A (en) * 2015-03-26 2016-10-20 日本オクラロ株式会社 Optical module
US10974987B2 (en) 2016-09-13 2021-04-13 AGC Inc. Glass substrate for high-frequency device and circuit board for high-frequency device
US12037283B2 (en) 2016-09-13 2024-07-16 AGC Inc. Glass substrate for high-frequency device and circuit board for high-frequency device
WO2019181707A1 (en) 2018-03-20 2019-09-26 Agc株式会社 Glass substrate, liquid crystal antenna and high-frequency device
KR20200133340A (en) 2018-03-20 2020-11-27 에이지씨 가부시키가이샤 Glass substrate, liquid crystal antenna and high frequency device
US11239549B2 (en) 2018-03-20 2022-02-01 AGC Inc. Glass substrate, liquid crystal antenna and high-frequency device
US11594811B2 (en) 2018-03-20 2023-02-28 AGC Inc. Glass substrate, liquid crystal antenna and high-frequency device
KR20240148452A (en) 2018-03-20 2024-10-11 에이지씨 가부시키가이샤 Glass substrate, liquid crystal antenna and high-frequency device
US12157698B2 (en) 2018-03-20 2024-12-03 AGC Inc. Glass substrate, liquid crystal antenna and high-frequency device

Similar Documents

Publication Publication Date Title
JP5129642B2 (en) Surface treated copper foil, copper clad laminate obtained using the surface treated copper foil, and printed wiring board obtained using the copper clad laminate
JP6893572B2 (en) Surface-treated copper foil manufacturing method
JP7374298B2 (en) Roughened copper foil, copper clad laminates and printed wiring boards
JP5764700B2 (en) Copper-clad laminate for high-frequency substrates and surface-treated copper foil
JP6110581B2 (en) Surface-treated copper foil, copper-clad laminate and printed wiring board for high-frequency signal transmission circuit formation
KR101912765B1 (en) Copper foil, copper clad laminated plate, and substrate
EP2413674B1 (en) Method of manufacturing a printed circuit board
JP2012182437A (en) Wiring board and method of manufacturing the same
JP2018093203A (en) PCB transmission line with reduced loss
JP7178852B2 (en) Low dielectric substrate material
JP2016086075A (en) Flexible printed wiring board and method for manufacturing the same
JP2014192483A (en) Method of manufacturing multilayer wiring board
JP2013077769A (en) Circuit board
JP2010114137A (en) Multilayer printed wiring board
JP2019083303A (en) Wiring board
JP4689263B2 (en) Multilayer wiring board and manufacturing method thereof
CN110677978A (en) Printed circuit board and manufacturing method thereof
US12063747B2 (en) Surface-treated copper foil, copper-clad laminate and printed wiring board using the surface-treated copper foil
CN105848409A (en) FPC with low-loss high-flexibility high-frequency transmission
JP5226035B2 (en) Manufacturing method of multilayer wiring board
US11186918B2 (en) Micro-roughened electrodeposited copper foil and copper clad laminate using the same
CN210899795U (en) Printed circuit board
CN216804694U (en) Flexible copper-clad plate
JP2005159239A (en) High frequency copper foil and copper clad laminate using the same
JP2005064110A (en) Member for electronic component and electronic component using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150421