[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013065811A - プリント回路基板及びその製造方法 - Google Patents

プリント回路基板及びその製造方法 Download PDF

Info

Publication number
JP2013065811A
JP2013065811A JP2012050161A JP2012050161A JP2013065811A JP 2013065811 A JP2013065811 A JP 2013065811A JP 2012050161 A JP2012050161 A JP 2012050161A JP 2012050161 A JP2012050161 A JP 2012050161A JP 2013065811 A JP2013065811 A JP 2013065811A
Authority
JP
Japan
Prior art keywords
solder resist
circuit board
printed circuit
resist layer
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012050161A
Other languages
English (en)
Inventor
Seung Joo Lee
ジュ リ・スン
Yong Zhi Kim
ジ キム・ヨン
Jin Hyok Zhang
ヒョック ジャン・ジン
Won Choi
チョイ・ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013065811A publication Critical patent/JP2013065811A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】本発明は、プリント回路基板及びその製造方法に関する。
【解決手段】本発明は、ベース基板を準備する段階と、前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、を含むことを特徴とする。
【選択図】図１

Description

本発明は、プリント回路基板及びその製造方法に関する。
最近、電子製品の小型化、軽量化、高機能化の傾向に伴って、半導体パッケージ方式が既存のワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）方式から文献１のようにフリップチップボンディング（Ｆｌｉｐ−ｃｈｉｐ Ｂｏｎｄｉｎｇ）方式へと急速に転換が進みつつある。
［文献１］特開平１１-１６３５２９（１９９９．０６．１８）
半導体高密度化に伴い、フリップチップパッケージ（Ｆｌｉｐ−ｃｈｉｐ Ｐａｃｋａｇｅ）用基板にも高密度が要求されている。
そのため、フリップチップ基板のバンプピッチ（Ｂｕｍｐ Ｐｉｔｃｈ）はファイン化しつつあり、ファインバンプ形成のためにソルダレジストの品質特性が重要視されている。
特に、ファインバンプピッチを具現するにあたって、半導体実装後にはんだバンプと隣接したトレースとの間の絶縁信頼性が最も重要視されている。
本発明は、上記従来技術の問題点を解決するためのものであり、本発明の一側面は、外部接続端子が形成される接続パッドと回路パターンとの間の絶縁信頼性を向上できるようにするためのプリント回路基板及びその製造方法を提供することを目的とする。
本発明の実施例によるプリント回路基板は、ベース基板と、前記ベース基板の一面に形成された回路パターン及び接続パッドを含む回路層と、前記回路層を含んで前記ベース基板上に形成され、前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層と、前記第１ソルダレジスト層を含んで前記ベース基板の上部に形成され、前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層と、を含むことができる。
ここで、前記第１オープン部は、前記接続パッドの上面と両側面を露出させるように形成されることができる。
また、前記第１オープン部は、前記接続パッドの上面と一側面を露出させるように形成されることができる。
また、前記第１オープン部は、前記接続パッドの上面を露出させるように形成されることができる。
また、前記第１オープン部のサイズは、前記第２オープン部のサイズより大きくてもよい。
また、前記第２オープン部に形成された外部接続端子をさらに含むことができる。
本発明の他の実施例によるプリント回路基板の製造方法は、ベース基板を準備する段階と、前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、を含むことができる。
ここで、上記第１ソルダレジスト層を形成する段階は、前記回路層を含んで前記ベース基板上にソルダレジストを塗布する段階と、前記ソルダレジストをパターニングして前記接続パッドを露出させる第１オープン部が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層を形成する段階と、を含むことができる。
また、前記第２ソルダレジスト層を形成する段階は、前記第１ソルダレジスト層を含んで前記ベース基板上にソルダレジストを塗布する段階と、前記ソルダレジストをパターニングして前記接続パッドの上面の一部を露出させる第２オープン部が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層を形成する段階と、を含むことができる。
また、第１ソルダレジスト層を形成する段階において、前記接続パッドの上面と両側面を露出させるように前記第１オープン部を形成することができる。
また、前記第１ソルダレジスト層を形成する段階において、前記接続パッドの上面と一側面を露出させるように前記第１オープン部を形成することができる。
また、前記第１ソルダレジスト層を形成する段階において、前記接続パッドの上面を露出させるように前記第１オープン部を形成することができる。
また、第１ソルダレジスト層を形成する段階において、前記第１オープン部のサイズは、前記第２オープン部のサイズより大きく形成することができる。
また、前記第２ソルダレジスト層を形成する段階以降に、前記第２オープン部に外部接続端子を形成する段階をさらに含むことができる。
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
本発明のプリント回路基板及びその製造方法は、先ず、回路パターンを包む形のソルダレジスト層を形成した後、接続パッドを露出させる第２のソルダレジスト層を形成するため、第２のソルダレジスト層のオープン部を形成する際に生じる過現像を予防することができ、これにより、回路パターンと接続パッドとの間のショート（Ｓｈｏｒｔ）現象を予防して絶縁信頼性を向上できるという効果が期待できる。
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。
以下、添付された図面を参照して本発明の好ましい実施形態を詳細に説明する。
プリント回路基板−第１実施例
図１は、本発明の第１実施例によるプリント回路基板の構成を示す断面図である。
図１に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図６の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０の上部に形成され、接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
ここで、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
ここで、外部接続端子１５０ははんだバンプであってもよいが、これに限定されない。
また、ベース基板１１０は、絶縁層に接続パッドを含む１層以上の回路が形成された回路基板であって、好ましくは、プリント回路基板であってもよい。図１では、説明の便宜上、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板１１０として、絶縁層に１層以上の回路が形成された通常の回路基板が適用されることができることを十分に認識できる。
前記絶縁層としては、樹脂絶縁層が使用されることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用されてもよく、また、光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
また、接続パッド１２２を含む回路層１２０は、回路基板分野において回路用伝導性金属として使用されるものであれば制限なく適用することができ、プリント回路基板には銅を使用することが一般的である。
また、第１オープン部１３１は、接続パッド１２２の上面と両側面を露出させるように形成されることができる。
また、第１オープン部１３１のサイズは、第２オープン部１４１のサイズより大きくてもよい。
また、第１オープン部１３１は、回路パターン１２１と接続パッド１２２との間に形成されることができる。これは、第１オープン部１３１が回路パターン１２１と接続パッド１２２との間に形成され、ベース基板に接する接続パッド１２２の面を除いた全ての面が露出されるように形成することを意味する。
また、ソルダレジスト層１３０、１４０は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成されることができるが、特にこれに限定されるものではない。
また、第１ソルダレジスト層１３０と第２ソルダレジスト層１４０は、それぞれ同一の材質または相違する材質からなることができる。
前記露出された接続パッド１２２には、必要に応じて、表面処理層（不図示）がさらに形成されることができる。
前記表面処理層は、当業界に公知されたものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）などにより形成されることができる。
本発明の実施例によるプリント回路基板１００は、第１ソルダレジスト層１３０を形成するため、第２ソルダレジスト層１４０の第２オープン部１４１を形成する際に生じる過現像を予防することができ、これにより、回路パターン１２１と接続パッド１２２との間のショート（Ｓｈｏｒｔ）現象を防止することができるため、絶縁信頼性を向上できるという効果が期待できる
また、本発明の実施例によるプリント回路基板１００は、ファインバンプピッチ（Ｆｉｎｅ Ｂｕｍｐ Ｐｉｔｃｈ）用基板製造において、微細なオープニングサイズ有するソルダレジスト及び高整合度を有するフォトソルダレジストのような仕様のプリント回路基板の絶縁信頼性を向上させることに卓越な効果が期待できる。
プリント回路基板−第２実施例
図２は、本発明の第２実施例によるプリント回路基板の構成を示す断面図である。
但し、第２実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
図２に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図９の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０上部に形成され、接続パッド１２２上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
ここで、第１オープン部１３１は、接続パッド１２２の上面と一側面を露出させるように形成されることができる。
また、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
ここで、外部接続端子１５０は、はんだバンプであってもよいが、これに限定されない。
プリント回路基板−第３実施例
図３は、本発明の第３実施例によるプリント回路基板の構成を示す断面図である。
但し、第３実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違した部分についてのみ説明する。
図３に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図１２の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０上部に形成され、接続パッド１２２上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
ここで、第１オープン部１３１は、接続パッド１２２の上面を露出させるように形成されることができる。
また、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
ここで、外部接続端子１５０は、はんだバンプであってもよいが、これに限定されない。
プリント回路基板の製造方法−第１実施例
図４〜図８は、本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
先ず、図４に図示したように、ベース基板１１０を準備する。
ここで、ベース基板１１０は、絶縁層に接続パッドを含む１層以上の回路が形成された回路基板であって、好ましくはプリント回路基板であってもよい。図４では、説明の便宜上、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板１１０として、絶縁層に１層以上の回路が形成された通常の回路基板が適用されることができることを十分に認識できる。
前記絶縁層としては、樹脂絶縁層が使用されることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用されてもよく、また、光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
次に、図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
次に、図６に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
より詳細に説明すると、第１ソルダレジスト層１３０を形成する段階は、先ず、回路層１２０を含んでベース基板１１０上にソルダレジストを塗布する。
次に、ソルダレジストをパターニングして接続パッド１２２を露出させる第１オープン部１３１が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層１３０を形成する。
ここで、ソルダレジスト層は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成されることができるが、特にこれに限定されるものではない。
また、ソルダレジストは、露光及び現像工程を経てパターニングされることができるが、これに限定されない。
また、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面と両側面を露出させるように第１オープン部１３１を形成することができる。
即ち、第１オープン部１３１が回路パターン１２１と接続パッド１２２との間に形成され、ベース基板に接する接続パッド１２２の面を除いた全ての面が露出されるように形成することを意味する。
次に、図７に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成することができる。
より詳細に説明すると、第２ソルダレジスト層１４０を形成する段階は、先ず、第１ソルダレジスト層１３０を含んでベース基板１１０上にソルダレジストを塗布する。
次に、ソルダレジストをパターニングして接続パッド１２２上面の一部を露出させる第２オープン部１４１が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層１４０を形成する。
一方、第１ソルダレジスト層１３０を形成する段階において、第１オープン部１３１のサイズは、第２オープン部１４１のサイズより大きく形成することができる。
次に、図８に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
ここで、外部接続端子１５０ははんだバンプであってもよいが、これに限定されない。
本発明の実施例によるプリント回路基板１００は、第１ソルダレジスト層１３０を形成するため、第２ソルダレジスト層１４０の第２オープン部１４１を形成する際に生じる過現像を予防することができ、これにより、回路パターン１２１と接続パッド１２２との間のショート（Ｓｈｏｒｔ）現象を防止することができるため、絶縁信頼性を向上できるという効果が期待できる。
また、本発明の実施例によるプリント回路基板１００は、ファインバンプピッチ（Ｆｉｎｅ Ｂｕｍｐ Ｐｉｔｃｈ）用基板製造において、微細なオープニングサイズ有するソルダレジスト及び高整合度を有するフォトソルダレジストのような仕様のプリント回路基板の絶縁信頼性を向上させることに卓越な効果が期待できる。
プリント回路基板の製造方法−第２実施例
図９〜図１１は、本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図であって、図５を参照して説明する。
但し、第２実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
次に、図９に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
ここで、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面と一側面を露出させるように第１オープン部１３１を形成することができる。
図９では第１オープン部１３１が接続パッド１２２を基準に右側を露出させる場合を例示しているが、これに限定されない。
以下、図１０及び図１１の製造工程は、前記図７及び図８の製造工程と同一であるため、詳細な説明は省略する。
図１０に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成する。
次に、図１１に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
プリント回路基板の製造方法−第３実施例
図１２〜図１４は、本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図であって、図５を参照して説明する。
但し、第３実施例に対する構成のうち、第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
次に、図１２に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
ここで、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面を露出させるように第１オープン部１３１を形成することができる。
図１２では、第１オープン部１３１が接続パッド１２２の上面の一部を露出させる場合を例示しているが、接続パッド１２２の上面全てを露出させる場合も含むことができる。
以下、図１３及び図１４の製造工程は、前記図７及び図８の製造工程と同一であるため、詳細な説明は省略する。
図１３に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成する。
次に、図１４に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
以上、本発明を好ましい実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びその製造方法はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明の第１実施例によるプリント回路基板の構成を示す断面図である。 本発明の第２実施例によるプリント回路基板の構成を示す断面図である。 本発明の第３実施例によるプリント回路基板の構成を示す断面図である。 本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。 本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
１００ プリント回路基板
１１０ ベース基板
１２０ 回路層
１２１ 回路パターン
１２２ 接続パッド
１３０ 第１ソルダレジスト層
１３１ 第１オープン部
１４０ 第２ソルダレジスト層
１４１ 第２オープン部
１５０ 外部接続端子

Claims (14)

  1. ベース基板と、
    前記ベース基板の一面に形成された回路パターン及び接続パッドを含む回路層と、
    前記回路層を含んで前記ベース基板上に形成され、前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層と、
    前記第１ソルダレジスト層を含んで前記ベース基板の上部に形成され、前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層と、
    を含むプリント回路基板。
  2. 前記第１オープン部は、前記接続パッドの上面と両側面を露出させるように形成される請求項１に記載のプリント回路基板。
  3. 前記第１オープン部は、前記接続パッドの上面と一側面を露出させるように形成される請求項１に記載のプリント回路基板。
  4. 前記第１オープン部は、前記接続パッドの上面を露出させるように形成される請求項１に記載のプリント回路基板。
  5. 前記第１オープン部のサイズは、前記第２オープン部のサイズより大きい請求項１に記載のプリント回路基板。
  6. 前記第２オープン部に形成された外部接続端子をさらに含む請求項１に記載のプリント回路基板。
  7. ベース基板を準備する段階と、
    前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、
    前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、
    前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、
    を含むプリント回路基板の製造方法。
  8. 前記第１ソルダレジスト層を形成する段階は、
    前記回路層を含んで前記ベース基板上にソルダレジストを塗布する段階と、
    前記ソルダレジストをパターニングして前記接続パッドを露出させる第１オープン部が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層を形成する段階と、
    を含む請求項７に記載のプリント回路基板の製造方法。
  9. 前記第２ソルダレジスト層を形成する段階は、
    前記第１ソルダレジスト層を含んで前記ベース基板上にソルダレジストを塗布する段階と、
    前記ソルダレジストをパターニングして前記接続パッドの上面の一部を露出させる第２オープン部が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層を形成する段階と、
    を含む請求項７に記載のプリント回路基板の製造方法。
  10. 前記第１ソルダレジスト層を形成する段階において、
    前記接続パッドの上面と両側面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
  11. 前記第１ソルダレジスト層を形成する段階において、
    前記接続パッドの上面と一側面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
  12. 前記第１ソルダレジスト層を形成する段階において、
    前記接続パッドの上面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
  13. 前記第１ソルダレジスト層を形成する段階において、
    前記第１オープン部のサイズは、前記第２オープン部のサイズより大きく形成する請求項７に記載のプリント回路基板の製造方法。
  14. 前記第２ソルダレジスト層を形成する段階以降に、
    前記第２オープン部に外部接続端子を形成する段階をさらに含む請求項７に記載のプリント回路基板の製造方法。
JP2012050161A 2011-09-16 2012-03-07 プリント回路基板及びその製造方法 Pending JP2013065811A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110093562A KR20130030054A (ko) 2011-09-16 2011-09-16 인쇄회로기판 및 그 제조방법
KR10-2011-0093562 2011-09-16

Publications (1)

Publication Number Publication Date
JP2013065811A true JP2013065811A (ja) 2013-04-11

Family

ID=48179765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050161A Pending JP2013065811A (ja) 2011-09-16 2012-03-07 プリント回路基板及びその製造方法

Country Status (3)

Country Link
JP (1) JP2013065811A (ja)
KR (1) KR20130030054A (ja)
TW (1) TW201315304A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023174251A1 (zh) * 2022-03-18 2023-09-21 华为技术有限公司 电路板组件及其加工方法、电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216423A (ja) * 2013-04-24 2014-11-17 日本特殊陶業株式会社 配線基板、配線基板の製造方法
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법
US9263378B1 (en) 2014-08-04 2016-02-16 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
KR102425755B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246047A (ja) * 1990-02-26 1991-11-01 Canon Inc 配線電極基板、該配線電極基板を有するインクジェット記録ヘッドおよびインクジェット記録装置
JPH0946027A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd プリント配線板のレジスト印刷方法
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246047A (ja) * 1990-02-26 1991-11-01 Canon Inc 配線電極基板、該配線電極基板を有するインクジェット記録ヘッドおよびインクジェット記録装置
JPH0946027A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd プリント配線板のレジスト印刷方法
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023174251A1 (zh) * 2022-03-18 2023-09-21 华为技术有限公司 电路板组件及其加工方法、电子设备

Also Published As

Publication number Publication date
KR20130030054A (ko) 2013-03-26
TW201315304A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR101811923B1 (ko) 배선 기판
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
JP2014033169A (ja) プリント回路基板の製造方法
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP2013065811A (ja) プリント回路基板及びその製造方法
JP5762376B2 (ja) 配線基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
JP2010232616A (ja) 半導体装置及び配線基板
JP2016051747A (ja) 配線基板
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP4172238B2 (ja) 電子部品の実装構造
KR20110013902A (ko) 패키지 및 그 제조방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20130030039A (ko) 반도체 패키지

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705