JP2013046360A - 増幅回路ならびにそれを用いた送信装置および通信装置 - Google Patents
増幅回路ならびにそれを用いた送信装置および通信装置 Download PDFInfo
- Publication number
- JP2013046360A JP2013046360A JP2011184913A JP2011184913A JP2013046360A JP 2013046360 A JP2013046360 A JP 2013046360A JP 2011184913 A JP2011184913 A JP 2011184913A JP 2011184913 A JP2011184913 A JP 2011184913A JP 2013046360 A JP2013046360 A JP 2013046360A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transistor
- duty ratio
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 230000003321 amplification Effects 0.000 title claims description 16
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】 広帯域で高効率な増幅回路ならびにそれを用いた送信装置および通信装置を提供する。
【解決手段】 0以上0.5以下の範囲内のデューティ比を有するパルス状の信号である第1信号S1が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第2信号S2を出力するトランジスタ4aと、第1信号S1に対してデューティ比が反転したパルス状の信号である第3信号S3が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第4信号S4を出力するトランジスタ4bと、第2信号S2および第4信号S4が入力されて、第2信号S2および第4信号S4の一方のデューティ比を反転させた後に合成した第5信号S5を出力する第1回路5とを少なくとも有しており、トランジスタ4bのサイズがトランジスタ4aのサイズよりも小さく設定された増幅回路とする。広帯域で高効率な増幅回路が得られる。
【選択図】 図1
【解決手段】 0以上0.5以下の範囲内のデューティ比を有するパルス状の信号である第1信号S1が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第2信号S2を出力するトランジスタ4aと、第1信号S1に対してデューティ比が反転したパルス状の信号である第3信号S3が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第4信号S4を出力するトランジスタ4bと、第2信号S2および第4信号S4が入力されて、第2信号S2および第4信号S4の一方のデューティ比を反転させた後に合成した第5信号S5を出力する第1回路5とを少なくとも有しており、トランジスタ4bのサイズがトランジスタ4aのサイズよりも小さく設定された増幅回路とする。広帯域で高効率な増幅回路が得られる。
【選択図】 図1
Description
本発明は高効率の増幅回路ならびにそれを用いた送信装置および通信装置に関するものである。
従来、パルス状の信号を増幅した後に、その基本波成分を抽出する増幅回路が知られている(例えば、特許文献1を参照。)。
上述した従来の増幅回路は、広帯域で高効率な増幅回路だったが、更なる高効率化および広帯域化の要求があった。
本発明はこのような従来の技術における課題に鑑みて案出されたものであり、その目的は、広帯域で高効率な増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。
本発明の第1の増幅回路は、0以上0.5以下の範囲内のデューティ比を有するパルス状の信号である第1信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第2信号を出力する第1のトランジスタと、前記第1信号に対してデューティ比が反転したパルス状の信号である第3信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第4信号を出力する第2のトランジスタと、前記第2信号および前記第4信号が入力されて、前記第2信号および前記第4信号の一方のデューティ比を反転させた後に合成した第5信号を出力する第1回路とを少なくとも有しており、前記第2のトランジスタのサイズが前記第1のトランジスタのサイズよりも小さく設定されていることを特徴とするものである。
本発明の第2の増幅回路は、前記第1の増幅回路において、前記第2のトランジスタのサイズが、前記第1のトランジスタのサイズに対して、0.2倍以上1倍未満であることを特徴とするものである。
本発明の第3の増幅回路は、前記第1の増幅回路において、第6信号が入力されて、該第6信号の振幅の変化に応じて互いの位相差が変化する2つの定包絡線信号である第7信号および第8信号を出力する第2回路と、前記第7信号および前記第8信号が入力されて、前記第7信号および前記第8信号の位相差に応じて0以上0.5以下の範囲内でデューティ比が変化するパルス状の信号である前記第1信号と、該第1信号に対してデューティ比が反転したパルス状の信号である前記第3信号とを出力する第3回路と、前記第5信号が入力されて、前記第6信号の基本波の周波数の信号を主に出力する第4回路とをさらに備えることを特徴とするものである。
本発明の送信装置は、送信回路と、前記第3の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とするものである。
本発明の通信装置は、送信回路と、前記第3の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とするものである。
本発明の増幅回路によれば、広帯域で高効率な増幅回路を得ることができる。
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
以下、本発明の増幅回路ならびにそれを用いた送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
(実施の形態の第1の例)
図1は本発明の実施の形態の第1の例の増幅回路を示す回路図である。
図1は本発明の実施の形態の第1の例の増幅回路を示す回路図である。
本例の増幅回路は、図1に示すように、端子1〜3と、トランジスタ4a,4bと、第1回路5と、キャパシタ6a,6bと、抵抗11a,11bと、低域通過フィルタ回路17a,17bとを有している。また、第1回路5は、トランス13と、キャパシタ14,15とを有している。
端子1には図示せぬ外部回路から第1信号S1が入力され、端子3には図示せぬ外部回路から第3信号S3が入力される。なお、第1信号S1は、0以上0.5以下の範囲内のデューティ比を有するパルス状の信号であり、第3信号S3は、第1信号S1に対してデューティ比が反転したパルス状の信号である。また、第1信号S1および第3信号S3は、互いに周波数が等しい信号である。なお、デューティ比が反転した信号とは、元の信号に対してHighレベルとLowレベルとが逆になっている信号である。元の信号のデューティ比をxとすると、元の信号に対してデューティ比が反転した信号のデューティ比yは、y=1−xとなる。
トランジスタ4aのゲート端子は、DCカット用のキャパシタ6aを介して端子1に接続されており、キャパシタ6aを介して第1信号S1がゲート端子に入力される。また、トランジスタ4aのゲート端子は、抵抗11aを介してゲート電位Vg1に接続されて、所定のバイアス電圧が加えられる。トランジスタ4aのドレイン端子は、トランス13を構成する一方のコイル13eの一方端に接続された端子13cと、端子2とに接続されている。コイル13eの他方端に接続された端子13dは、DCカット用のキャパシタ15を介して基準電位(グランド電位)に接続されるとともに、低域通過フィルタ回路17a
を介して電源電位Vddに接続される。よって、トランジスタ4aのドレイン端子は、コイル13eおよび低域通過フィルタ回路17aを介して電源電位Vddに接続される。トランジスタ4aのソース端子は基準電位(グランド電位)に接続される。そして、第1信号S1がスイッチング増幅された信号である第2信号S2が、トランジスタ4aのドレイン端子から第1回路5へ出力される。
を介して電源電位Vddに接続される。よって、トランジスタ4aのドレイン端子は、コイル13eおよび低域通過フィルタ回路17aを介して電源電位Vddに接続される。トランジスタ4aのソース端子は基準電位(グランド電位)に接続される。そして、第1信号S1がスイッチング増幅された信号である第2信号S2が、トランジスタ4aのドレイン端子から第1回路5へ出力される。
トランジスタ4bのゲート端子は、DCカット用のキャパシタ6bを介して端子3に接続されており、キャパシタ6bを介して第3信号S3がゲート端子に入力される。また、トランジスタ4bのゲート端子は、抵抗11bを介してゲート電位Vg2に接続されて、所定のバイアス電圧が加えられる。トランジスタ4bのドレイン端子は、トランス13を構成する他方のコイル13fの一方端に接続された端子13aに接続されている。コイル13fの他方端に接続された端子13bは、DCカット用のキャパシタ14を介して基準電位(グランド電位)に接続されるとともに、低域通過フィルタ回路17bを介して電源電位Vddに接続される。よって、トランジスタ4bのドレイン端子は、コイル13fおよび低域通過フィルタ回路17bを介して電源電位Vddに接続される。トランジスタ4bのソース端子は基準電位(グランド電位)に接続される。そして、第3信号S3がスイッチング増幅された信号である第4信号S4が、トランジスタ4bのドレイン端子から第1回路5へ出力される。なお、トランス13において、コイル13e,13fの巻き数比は1:1とされている。
第2信号S2および第4信号S4が第1回路5に入力される。第1回路5は、トランス13によって第4信号S4のデューティ比を反転した後に第2信号S2と合成して第5信号S5を生成して出力する。第5信号S5は端子2から外部へ出力される。
このような構成を備える本例の増幅回路によれば、第1信号S1を増幅した信号である第5信号S5を出力することができるとともに、広帯域で高効率な増幅回路を得ることができる。また、本例の増幅回路によれば、トランジスタ4bのサイズがトランジスタ4aのサイズに対して小さく設定されていることから、デューティ比が小さい信号を高効率で増幅することが可能な増幅回路を得ることができる。この効果が得られるメカニズムは、まだ明確に特定できていないが、相対的にデューティ比が大きい第3信号S3を増幅するトランジスタ4bのサイズを小さくすることにより、全体的な消費電流を小さくできるからではないかと推測できる。なお、第2のトランジスタのサイズは、第1のトランジスタのサイズに対して、0.2倍以上1倍未満であることが望ましく、これにより、広い範囲のデューティ比の信号を高効率で増幅することが可能な増幅回路を得ることができる。
本例の増幅回路において、トランジスタ4a,4bはnチャネルFETである。低域通過フィルタ回路17a,17bは、インダクタおよびキャパシタを用いて構成してもよく、インダクタのみで構成してもよく、分布定数線路を用いて構成しても構わない。抵抗11a,11bの代わりに、低域通過フィルタ回路を用いても構わない。
(実施の形態の第2の例)
図2は本発明の実施の形態の第2の例の増幅回路を示す回路図である。本例の増幅回路は、図2に示すように、図1に示した実施の形態の第1の例の増幅回路30に加えて、第2回路31と、第3回路32と、第4回路33と、端子34,35とを有している。
図2は本発明の実施の形態の第2の例の増幅回路を示す回路図である。本例の増幅回路は、図2に示すように、図1に示した実施の形態の第1の例の増幅回路30に加えて、第2回路31と、第3回路32と、第4回路33と、端子34,35とを有している。
第2回路31は、第6信号S6が入力されて、第6信号S6の振幅の変化に応じて互いの位相差が変化する2つの定包絡線信号である第7信号S7および第8信号S8を出力する。このような第2回路31としては、公知の定包絡線信号生成回路を用いることができる。定包絡線信号生成回路であれば、どのような構成であっても良く、アナログ方式でもデジタル方式でも構わない。
第3回路32は、トランジスタ21,22と、トランス23と、キャパシタ24とを有している。
トランジスタ21は、ソース端子およびゲート端子が第2回路31に接続されており、ドレイン端子が増幅回路30の端子1に接続されている。トランジスタ21のソース端子には第7信号S7が入力され、トランジスタ21のゲート端子には第8信号S8が入力される。そして、トランジスタ21は、第7信号S7および第8信号S8の位相差に応じて0以上0.5以下の範囲内でデューティ比が変化するパルス状の信号である第1信号S1を生成して、増幅回路30の端子1へ出力する。
トランジスタ22は、ソース端子およびゲート端子が第2回路31に接続されており、ドレイン端子がトランス23の端子23aに接続されている。トランジスタ22のソース端子には第8信号S8が入力され、トランジスタ22のゲート端子には第7信号S7が入力される。そして、トランジスタ22は、第7信号S7および第8信号S8の位相差に応じて0以上0.5以下の範囲内でデューティ比が変化するパルス状の信号を生成して、トランス23へ出力する。
トランス23を構成する一方のコイル23eの一方端に接続された端子23aは、トランジスタ22のドレイン端子に接続されている。コイル23eの他方端に接続された端子23bは、DCカット用のキャパシタ24を介して基準電位(グランド電位)に接続される。トランス23を構成する他方のコイル23fの一方端に接続された端子23cは、増幅回路30の端子3に接続されている。コイル23fの他方端に接続された端子23dは、基準電位(グランド電位)に接続される。トランス23は、トランジスタ22から入力された信号のデューティ比を反転させて増幅回路30の端子3へ出力する。なお、トランス23において、コイル23e,23fの巻き数比は1:1とされている。
このようにして、第3回路32は、第7信号S7および第8信号S8が入力されて、第7信号S7および第8信号S8の位相差に応じて0以上0.5以下の範囲内でデューティ比が変化するパルス状の信号である第1信号S1と、第1信号S1に対してデューティ比が反転したパルス状の信号である第3信号S3とを増幅回路30へ出力する。
第4回路33は、LC直列共振回路26と、整合回路27とを有している。LC直列共振回路26は増幅回路30の端子2に接続されており、LC直列共振回路26と端子35とが整合回路27を介して接続されている。LC直列共振回路26は、互いに直列に接続されたインダクタおよびキャパシタによって構成されており、その共振周波数は、第6信号S6の基本波の周波数(第5信号の基本波の周波数と同じ)に略等しい値に設定されている。整合回路27は、インダクタおよびキャパシタによって構成されており、ローパスフィルタ型の整合回路となっている。このような構成を有する第4回路33は、増幅回路30から第5信号S5が入力されて、第6信号S6の基本波の周波数の信号を主に出力する。
このよう構成を有する本例の増幅回路80は、入力される第6信号S6が包絡線変動を有する信号である場合においても、広い周波数範囲において高効率で線形増幅して出力することができる。これにより、広帯域で高効率な増幅回路を得ることができる。
(実施の形態の第3の例)
図3は本発明の実施の形態の第3の例の送信装置を示すブロック図である。
図3は本発明の実施の形態の第3の例の送信装置を示すブロック図である。
本例の送信装置は、図3に示すように、送信回路81と、図2に示した増幅回路80と
、増幅回路80を介して送信回路81に接続されたアンテナ82とを有している。このような構成を有する本例の送信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく広帯域で高効率な本発明の増幅回路80を用いて増幅してアンテナ82に出力することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
、増幅回路80を介して送信回路81に接続されたアンテナ82とを有している。このような構成を有する本例の送信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく広帯域で高効率な本発明の増幅回路80を用いて増幅してアンテナ82に出力することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
(実施の形態の第4の例)
図4は本発明の実施の形態の第4の例の通信装置を示すブロック図である。
図4は本発明の実施の形態の第4の例の通信装置を示すブロック図である。
本例の通信装置は、図4に示すように、送信回路81と、第2の増幅回路80と、増幅回路80を介して送信回路81に接続されたアンテナ82と、アンテナ82に接続された受信回路83とを有している。また、アンテナ82と、増幅回路80および受信回路83との間にはアンテナ共用回路84が挿入されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく広帯域で高効率な本発明の増幅回路80を用いて増幅してアンテナ82に出力することができるので、消費電力が小さく送信時間が長い通信装置を得ることができる。
(変形例)
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良が可能である。
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良が可能である。
例えば、前述した実施形態の第1の例においては、第4信号S4のデューティ比が反転された後に第2信号S2と合成されて第5信号S5が生成される例を示したが、これに限定されるものではない。例えば、第2信号S2のデューティ比が反転された後に第4信号S4と合成されて第5信号S5が生成されるようにしても構わない。
次に、本発明の増幅回路の具体例について説明する。図2に示した増幅回路80から第2回路31および第3回路32を取り除いて、増幅回路30および第4回路33のみで構成した増幅回路の電気特性をシミュレーションによって算出した。なお、トランジスタ4a,4bは、ガリウム砒素FETとし、そのピンチオフ電圧を0.3Vとした。電源電位Vddは4.5Vとし、ゲート電位Vg1は0.2Vとし、ゲート電位Vg2は0.4Vとした。LC直列共振回路26は、25.1nHのインダクタと1.8pFのキャパシタで構成した。整合回路27は、3.7pFのキャパシタと、11.6nHのインダクタと、2.5pFのキャパシタで構成したπ型のローパスフィルタ回路とした。そして、第1信号S1および第3信号S3は、周波数が830MHzで電圧が1Vのパルス信号とし、第1信号S1のデューティ比を0.01〜0.5の範囲内で段階的に変化させ、それに応じて第3信号S3のデューティ比も変化させた。
そして、トランジスタ4aのサイズをx、トランジスタ4bのサイズをyとしたときにα=y/xで表される、トランジスタ4bのサイズのトランジスタ4aのサイズに対する比αを、α=1,0.75,0.5,0.2,0.15と変化させて、α=1である比較例の増幅回路の電気特性とα=0.15〜0.75である本発明の増幅回路の電気特性とを比較した。
その結果を図5,図6のグラフに示す。グラフにおいて、横軸はバックオフであり、第1信号S1のデューティ比が最大の0.5のときにバックオフが0dBとなる。第1信号S1のデューティ比が0.25,0.1,0.05,0.025,0.01のとき、およそのバックオフは、−6dB,−14dB,−20dB,−25dB,−30dBとなる。グラフの縦軸は、ドレイン効率である。
図5のグラフにおいて、点線はα=1の増幅回路の電気特性を示し、細い実線はα=0.75の増幅回路の電気特性を示し、太い実線はα=0.5の増幅回路の電気特性を示す。また、図6のグラフにおいて、点線はα=1の増幅回路の電気特性を示し、細い実線はα=0.2の増幅回路の電気特性を示し、太い実線はα=0.15の増幅回路の電気特性を示す。図5および図6に示すグラフによれば、α=0.15〜0.75である増幅回路は、α=1である比較例の増幅回路と比較して、特に第1信号S1のデューティ比が小さいときに顕著に効率が高くなっていることがわかる。さらに、α=0.2〜0.75の増幅回路においては、第1信号S1のデューティ比が0.01〜0.5の広い範囲の殆どにおいて、α=1である比較例の増幅回路よりも効率が高くなっていることがわかる。これにより本発明の有効性が確認できた。
4a,4b,21,22:トランジスタ
5:第1回路
30,80:増幅回路
31:第2回路
32:第3回路
33:第4回路
81:送信回路
82:アンテナ
83:受信回路
5:第1回路
30,80:増幅回路
31:第2回路
32:第3回路
33:第4回路
81:送信回路
82:アンテナ
83:受信回路
Claims (5)
- 0以上0.5以下の範囲内のデューティ比を有するパルス状の信号である第1信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第2信号を出力する第1のトランジスタと、
前記第1信号に対してデューティ比が反転したパルス状の信号である第3信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第4信号を出力する第2のトランジスタと、
前記第2信号および前記第4信号が入力されて、前記第2信号および前記第4信号の一方のデューティ比を反転させた後に合成した第5信号を出力する第1回路とを少なくとも有しており、
前記第2のトランジスタのサイズが前記第1のトランジスタのサイズよりも小さく設定されていることを特徴とする増幅回路。 - 前記第2のトランジスタのサイズは、前記第1のトランジスタのサイズに対して、0.2倍以上1倍未満であることを特徴とする請求項1に記載の増幅回路。
- 第6信号が入力されて、該第6信号の振幅の変化に応じて互いの位相差が変化する2つの定包絡線信号である第7信号および第8信号を出力する第2回路と、
前記第7信号および前記第8信号が入力されて、前記第7信号および前記第8信号の位相差に応じて0以上0.5以下の範囲内でデューティ比が変化するパルス状の信号である前記第1信号と、該第1信号に対してデューティ比が反転したパルス状の信号である前記第3信号とを出力する第3回路と、
前記第5信号が入力されて、前記第6信号の基本波の周波数の信号を主に出力する第4回路とをさらに備えることを特徴とする請求項1に記載の増幅回路。 - 送信回路と、請求項3に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とする送信装置。
- 送信回路と、請求項3に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011184913A JP2013046360A (ja) | 2011-08-26 | 2011-08-26 | 増幅回路ならびにそれを用いた送信装置および通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011184913A JP2013046360A (ja) | 2011-08-26 | 2011-08-26 | 増幅回路ならびにそれを用いた送信装置および通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013046360A true JP2013046360A (ja) | 2013-03-04 |
Family
ID=48009891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011184913A Withdrawn JP2013046360A (ja) | 2011-08-26 | 2011-08-26 | 増幅回路ならびにそれを用いた送信装置および通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013046360A (ja) |
-
2011
- 2011-08-26 JP JP2011184913A patent/JP2013046360A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8463226B2 (en) | Amplifiers and related receiver systems | |
JP6978714B2 (ja) | 可変利得電力増幅器 | |
JP5239451B2 (ja) | 差動単相変換回路 | |
TWI473419B (zh) | 倍頻器 | |
KR20190079892A (ko) | 발룬을 포함하는 고주파 신호 증폭기 | |
US20080164954A1 (en) | Voltage controlled oscillator for controlling phase noise and method using the same | |
CN107070405B (zh) | 一种振荡器装置 | |
JP5109895B2 (ja) | 増幅回路及び受信装置 | |
TWI645677B (zh) | 注入鎖定除頻器 | |
JP2008042275A (ja) | Lc発振回路 | |
TWI440298B (zh) | 壓控振盪器 | |
KR101552896B1 (ko) | 광대역 증폭기 | |
US20150381116A1 (en) | Power amplifier and class ab power amplifier | |
JP2013046360A (ja) | 増幅回路ならびにそれを用いた送信装置および通信装置 | |
CN114499421B (zh) | 一种功率放大电路以及负载匹配方法 | |
US20150229285A1 (en) | Bandwidth improvement for amplifiers | |
TWI556573B (zh) | 主動式電感器及其相關的放大器電路 | |
TW201429154A (zh) | 倍頻器以及訊號倍頻方法 | |
KR101678738B1 (ko) | 병렬 파워결합 트랜스포머와 rf 부성저항 교차 결합 발진기 구조를 이용한 고출력 신호 발생기 | |
CN114362685A (zh) | 一种基于高q值差分耦合技术的功率放大器 | |
KR101469753B1 (ko) | 단일 입력 신호를 이용한 차동 증폭기 | |
TW201703427A (zh) | 驅動器 | |
US20140347117A1 (en) | Impedance transformer for use with a quadrature passive cmos mixer | |
JP5204902B2 (ja) | トランスファーゲート回路ならびにそれを用いた電力合成回路,電力増幅回路,送信装置および通信装置 | |
WO2012102342A1 (ja) | 電力増幅回路ならびにそれを用いた送信装置および通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |