JP2013045882A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2013045882A JP2013045882A JP2011182497A JP2011182497A JP2013045882A JP 2013045882 A JP2013045882 A JP 2013045882A JP 2011182497 A JP2011182497 A JP 2011182497A JP 2011182497 A JP2011182497 A JP 2011182497A JP 2013045882 A JP2013045882 A JP 2013045882A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- diode
- supply terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、半導体装置に関し、特に、電力用途のインバータ回路等を内蔵したパワーモジュールに関する。 The present invention relates to a semiconductor device, and more particularly to a power module incorporating an inverter circuit for power use.
アンペア単位の大電流が流れる電力用途のインバータ回路においては、スイッチングデバイスのオン、オフ動作が速くなると、配線のインダクタンス成分によりリンギングが発生し、スイッチングノイズが増大することとなる。 In an inverter circuit for power application in which a large current in units of amperes flows, when the switching device is turned on and off quickly, ringing occurs due to the inductance component of the wiring, and switching noise increases.
従来は、このような場合に発生するサージ電圧を低減するため、特許文献１に示されるようにスナバ回路と呼称される抵抗、コンデンサおよびダイオードで構成されるノイズフィルタ回路を電源線間に外付けで接続する構成を採用していた。
Conventionally, in order to reduce the surge voltage generated in such a case, as shown in
リンギングの発生を抑え、スイッチングノイズを抑制するためには、スイッチングデバイスのオン、オフ動作を遅くするか、上述のように、外付けでノイズフィルタ回路を実装することが考えられるが、前者の方法ではスイッチング損失の増大につながり、後者の方法では、部品の増加や、ノイズフィルタ回路の実装エリアを追加することによるコストの増大という問題があった。 In order to suppress the occurrence of ringing and suppress switching noise, it is conceivable to slow down the ON / OFF operation of the switching device or mount an external noise filter circuit as described above. In the latter method, there is a problem that the number of parts is increased and the cost is increased by adding a mounting area of the noise filter circuit.
本発明は上記のような問題点を解消するためになされたのもので、コストの増大を招くことなく、スイッチングデバイスのターンオン、ターンオフ時のリンギングを抑制した半導体装置を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device in which ringing at the time of turning on and turning off of a switching device is suppressed without causing an increase in cost.
本発明に係る半導体装置の態様は、第１の電圧を与える第１の電源端子と第２の電圧を与える第２の電源端子との間に直列に介挿され、相補的に動作する第１および第２のスイッチングデバイスと、前記第１のスイッチングデバイスの前記第１の電圧が与えられる側の主電極に一方の主電極が接続され、他方の主電極が、前記第１の電源端子に近接して設けられた端子に接続されたダイオードとを備え、前記第１および第２のスイッチングデバイスおよび前記ダイオードが、平面視矩形のパッケージに樹脂封止され、前記第１および第２の電源端子と前記端子が前記パッケージの一側面から突出するように配設され、前記パッケージの外部において、前記第１の電源端子と前記第２の電源端子との間に、前記第１の電源端子側から抵抗およびコンデンサを、この順に直列に接続し、前記抵抗と前記コンデンサとの間に前記端子を電気的に接続することで、前記ダイオード、前記抵抗および前記コンデンサによってスナバ回路が形成される。 According to an aspect of the semiconductor device of the present invention, a first power supply terminal that is inserted in series between a first power supply terminal that supplies a first voltage and a second power supply terminal that supplies a second voltage and operates in a complementary manner. One main electrode is connected to the main electrode of the first switching device to which the first voltage is applied, and the other main electrode is close to the first power supply terminal. And the first and second switching devices and the diode are resin-sealed in a rectangular package in plan view, and the first and second power supply terminals. The terminal is disposed so as to protrude from one side surface of the package, and a resistor is provided from the first power supply terminal side between the first power supply terminal and the second power supply terminal outside the package. and The capacitor, connected in series in this order, by electrically connecting the terminal between the resistor and the capacitor, the diode, snubber circuit is formed by the resistor and the capacitor.
本発明に係る半導体装置の態様によれば、第１のスイッチングデバイスの第１の電圧が与えられる側の主電極と第１の電源端子との間の内部配線に存在するインダクタンスに起因するリンギングを、ダイオードを介して除去することができるので、スイッチングノイズを低減することができる。また、スナバ回路のうちダイオードは内蔵されているので、スナバ回路を外付けする場合でも、部品点数を少なくでき、また、実装エリアの追加面積が少なくて済むので、コストの増大を抑制できる。 According to the aspect of the semiconductor device according to the present invention, the ringing caused by the inductance existing in the internal wiring between the main electrode to which the first voltage of the first switching device is applied and the first power supply terminal is reduced. Since it can be removed via a diode, switching noise can be reduced. Further, since the diode is built in the snubber circuit, even when the snubber circuit is externally attached, the number of parts can be reduced and the additional area of the mounting area can be reduced, so that the increase in cost can be suppressed.
＜はじめに＞
図１は、電力用途のインバータ回路を内蔵したパワーモジュール９０の部分構成を示す図である。
<Introduction>
FIG. 1 is a diagram showing a partial configuration of a
図１に示すパワーモジュール９０は、１相分のインバータ回路を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ間に直列に接続されたＩＧＢＴ（insulated gate bipolar transistor：以後、単にトランジスタと呼称する場合もあり）Ｔ１およびＴ２と、トランジスタＴ１およびＴ２にそれぞれに逆並列接続されたフリーホイールダイオードＤ１およびＤ２とを備えている。なお、トランジスタＴ１およびＴ２の接続ノードはＵ相の出力端子（符号Ｕで示す）として示している。また、ＰＮ線間には外付けのコンデンサＣ０が接続されているが、これは図示されない整流回路によって整流されてＰＮ線間に供給される電流を平滑化するためのものである。
The
このような構成において、トランジスタＴ１のコレクタと電源線Ｐが接続される端子（符号Ｐで示す）との間の内部配線にはインダクタンス成分Ｌが存在する。なお、トランジスタＴ２のエミッタと電源線Ｎが接続される端子（符号Ｎで示す）との間の内部配線にもインダクタンス成分が存在するが、便宜的に図１では省略している。 In such a configuration, an inductance component L exists in the internal wiring between the collector of the transistor T1 and a terminal (indicated by reference symbol P) to which the power supply line P is connected. An inductance component also exists in the internal wiring between the emitter of the transistor T2 and a terminal (indicated by reference numeral N) to which the power supply line N is connected, but is omitted in FIG. 1 for convenience.
この内部配線に存在するインダクタンス成分Ｌにより、トランジスタＴ１のオン、オフ動作時にリンギングが発生する。 Due to the inductance component L present in the internal wiring, ringing occurs during the on / off operation of the transistor T1.
＜実施の形態１＞
以下、図２および図３を用いて本発明に係る実施の形態１のパワーモジュール１００の構成について説明する。
<
Hereinafter, the configuration of the
なお、以下の全ての実施の形態においては、パワーモジュールとして、パッケージの対向する２つの側面に、それぞれ１列に端子列が設けられたＤＩＰ（Dual-In-line Package）構造のパワーモジュールを前提として説明する。 In all of the following embodiments, the power module is assumed to be a power module having a DIP (Dual-In-line Package) structure in which one row of terminals is provided on each of two opposing side surfaces of the package. Will be described.
図２はパワーモジュール１００の内部構成を示す回路図である。図２に示すパワーモジュール１００は、１相分のインバータ回路を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ間に直列に接続されたＩＧＢＴトランジスタＴ１およびＴ２と、トランジスタＴ１およびＴ２にそれぞれに逆並列接続されたフリーホイールダイオードＤ１およびＤ２とを備えている。なお、トランジスタＴ１およびＴ２の接続ノードはＵ相の出力端子（符号Ｕで示す）として示している。また、ＰＮ線間には外付けのコンデンサＣ０が接続されているが、これは図示されない整流回路によって整流されてＰＮ線間に供給される電圧を平滑化するためのものである。
FIG. 2 is a circuit diagram showing the internal configuration of the
トランジスタＴ１およびＴ２のゲートには、それぞれ制御回路ＣＳ１およびＣＳ２から、制御信号が与えられる構成となっている。なお、制御回路ＣＳ１およびＣＳ２には、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。 The gates of the transistors T1 and T2 are configured to receive control signals from the control circuits CS1 and CS2, respectively. The control circuits CS1 and CS2 are each configured to receive a control signal or the like from the outside via a plurality of control terminals CT.
図２に示すようにパワーモジュール１００は、スイッチングデバイスの制御回路ＣＳ１およびＣＳ２を有しているので、ＩＰＭ（Intelligent Power Module）と呼称される。
As shown in FIG. 2, the
なお、図２に示した構成は簡略化されたものであり、トランジスタＴ１およびＴ２の過電流を検出して、それぞれ制御回路ＣＳ１およびＣＳ２にフィードバックする構成等を含む場合もあるが、それらについては発明との関連が薄いので、図示等は省略している。 The configuration shown in FIG. 2 is simplified, and may include a configuration that detects the overcurrent of the transistors T1 and T2 and feeds back to the control circuits CS1 and CS2, respectively. Since the relation with the invention is thin, illustration and the like are omitted.
パワーモジュール１００においては、電源線Ｐが接続される端子（符号Ｐで示す）、電源線Ｎが接続される端子（符号Ｎで示す）および出力端子Ｕの他に端子Ｐ’を有している。この端子Ｐ’とトランジスタＴ１のコレクタとの間には、端子Ｐ’にカソードが接続され、コレクタにアノードが接続されたダイオードＤが設けられている。
The
また、端子Ｐと端子Ｎとの間には、端子Ｐ側から抵抗ＲおよびコンデンサＣが、この順に直列に接続されており、コンデンサＣと平滑コンデンサＣ０とはＰＮ線間に並列に接続された構成となっている。なお、端子Ｐ’は、抵抗ＲとコンデンサＣとの間に接続されている。 Further, a resistor R and a capacitor C are connected in series in this order from the terminal P side between the terminal P and the terminal N, and the capacitor C and the smoothing capacitor C0 are connected in parallel between the PN lines. It has a configuration. The terminal P ′ is connected between the resistor R and the capacitor C.
パワーモジュール１００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ１のコレクタと端子Ｐとの間の内部配線に存在するインダクタンスに起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
The diode D incorporated in the
また、スナバ回路のうちダイオードはモジュールに内蔵されているので、スナバ回路を外付けする場合でも、部品点数を少なくでき、また、実装エリアの追加面積が少なくて済むので、コストの増大を抑制できる。 In addition, since the diode of the snubber circuit is built into the module, the number of components can be reduced even when the snubber circuit is externally attached, and the additional area of the mounting area can be reduced, thereby suppressing an increase in cost. .
また、抵抗ＲやコンデンサＣをモジュール外に外付けとすることで、Ｒ、Ｃの定数を変更することが可能となる。このため、モジュールの使用条件（使用環境）によってノイズの周波数が異なるような場合にも、ノイズの周波数に合わせてＲＣＤスナバ回路が効果的に働くようにＲ、Ｃの定数を設定することが可能である。 Further, by providing the resistor R and the capacitor C externally outside the module, the constants of R and C can be changed. Therefore, even when the noise frequency varies depending on the module usage conditions (usage environment), the R and C constants can be set so that the RCD snubber circuit works effectively according to the noise frequency. It is.
図３は、パワーモジュール１００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
FIG. 3 is a plan view showing the arrangement of switching devices and the like in the
図３において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１およびＴ２が搭載され、金属フレームＦ３上にダイオードＤが搭載されている。トランジスタＴ１およびＴ２のそれぞれは、コレクタが裏面に設けられ表面にエミッタとゲートが設けられた構成を有し、裏面のコレクタが金属フレームＦ１およびＦ２の主面に接するように搭載されている。 In FIG. 3, transistors T1 and T2 are mounted on the metal frames F1 and F2, respectively, and a diode D is mounted on the metal frame F3. Each of the transistors T1 and T2 has a configuration in which a collector is provided on the back surface and an emitter and a gate are provided on the front surface, and the back surface collector is mounted so as to be in contact with the main surfaces of the metal frames F1 and F2.
ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ３の主面に接するように搭載されている。 The diode D has a configuration in which a cathode is provided on the back surface and an anode is provided on the front surface, and is mounted so that the cathode on the back surface is in contact with the main surface of the metal frame F3.
また、金属フレームＦ１およびＦ２の主面には、それぞれフリーホイールダイオードＤ１およびＤ２も搭載されている。フリーホイールダイオードＤ１およびＤ２は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがそれぞれ金属フレームＦ１およびＦ２の主面に接している。 Free wheel diodes D1 and D2 are also mounted on the main surfaces of the metal frames F1 and F2, respectively. The freewheel diodes D1 and D2 have a configuration in which the cathode is provided on the back surface and the anode is provided on the front surface, and the cathodes on the back surface are in contact with the main surfaces of the metal frames F1 and F2, respectively.
そして、トランジスタＴ１のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ１のアノードに電気的に接続され、フリーホイールダイオードＤ１のアノードはワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。 The emitter of the transistor T1 is electrically connected to the anode of the freewheel diode D1 via the wire wiring WR, and the anode of the freewheel diode D1 is electrically connected to the lead of the metal frame F2 via the wire wiring WR. The lead becomes the output terminal U.
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１に電気的に接続され、ダイオードＤが搭載された金属フレームＦ３のリードが端子Ｐ’となる。また、トランジスタＴ１およびフリーホイールダイオードＤ１が搭載された金属フレームＦ１のリードが端子Ｐとなる。 The anode of the diode D is electrically connected to the metal frame F1 through the wire wiring WR, and the lead of the metal frame F3 on which the diode D is mounted becomes the terminal P ′. Further, the lead of the metal frame F1 on which the transistor T1 and the freewheel diode D1 are mounted becomes the terminal P.
また、トランジスタＴ２のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ２のアノードに電気的に接続され、フリーホイールダイオードＤ２のアノードはワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。 The emitter of the transistor T2 is electrically connected to the anode of the freewheel diode D2 via the wire wiring WR, and the anode of the freewheel diode D2 is electrically connected to the metal frame F4 via the wire wiring WR. The lead of the metal frame F4 becomes the terminal N.
金属フレームＦ１およびＦ２とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ１１およびＦ１２が設けられ、金属フレームＦ１１およびＦ１２上にはそれぞれ、制御回路ＣＳ１およびＣＳ２が搭載されている。 Metal frames F11 and F12 are provided in the metal frame group extending from the side surface of the resin package opposite to the metal frames F1 and F2, and control circuits CS1 and CS2 are mounted on the metal frames F11 and F12, respectively. ing.
制御回路ＣＳ１およびＣＳ２は、それぞれワイヤ配線ＷＲを介してトランジスタＴ１およびＴ２のゲートに制御信号を与える構成となっている。 The control circuits CS1 and CS2 are configured to supply control signals to the gates of the transistors T1 and T2 via the wire wiring WR, respectively.
また、制御回路ＣＳ１およびＣＳ２は、それぞれ複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。 Further, the control circuits CS1 and CS2 are electrically connected to each other by a wire wiring WR, and these leads serve as a control terminal CT.
端子Ｐ、ＮおよびＰ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図２に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール１００に直接に接続されるのではなく、パワーモジュール１００を搭載する回路基板上に実装される。
Resistors R and capacitors C and C0 are connected to the terminals P, N, and P 'outside the resin package, and the connections are the same as those shown in FIG. The resistor R and the capacitors C and C0 are not directly connected to the
＜実施の形態２＞
以下、図４および図５を用いて本発明に係る実施の形態２のパワーモジュール２００の構成について説明する。
<Embodiment 2>
Hereinafter, the configuration of the
図４はパワーモジュール２００の内部構成を示す回路図である。なお、図２に示したパワーモジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
FIG. 4 is a circuit diagram showing the internal configuration of the
パワーモジュール２００においては、電源線Ｐが接続される端子Ｐ、電源線Ｎが接続される端子Ｎおよび出力端子Ｕの他に端子Ｎ’を有している。この端子Ｎ’とトランジスタＴ２のエミッタとの間には、端子Ｎ’にアノードが接続され、エミッタにカソードが接続されたダイオードＤが設けられている。
In addition to the terminal P to which the power line P is connected, the terminal N to which the power line N is connected, and the output terminal U, the
また、端子Ｎと端子Ｐとの間には、端子Ｎ側から抵抗ＲおよびコンデンサＣが、この順に直列に接続されており、コンデンサＣと平滑コンデンサＣ０とはＰＮ線間に並列に接続された構成となっている。なお、端子Ｎ’は、抵抗ＲとコンデンサＣとの間に接続されている。 Further, a resistor R and a capacitor C are connected in series in this order from the terminal N side between the terminal N and the terminal P, and the capacitor C and the smoothing capacitor C0 are connected in parallel between the PN lines. It has a configuration. The terminal N ′ is connected between the resistor R and the capacitor C.
パワーモジュール２００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ２のエミッタと端子Ｎとの間の内部配線に存在するインダクタンス成分に起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
The diode D incorporated in the
また、抵抗ＲやコンデンサＣをモジュール外に外付けとすることで、Ｒ、Ｃの定数を変更することが可能となる。このため、モジュールの使用条件（使用環境）によってノイズの周波数が異なるような場合にも、ノイズの周波数に合わせてＲＣＤスナバ回路が効果的に働くようにＲ、Ｃの定数を設定することが可能である。 Further, by providing the resistor R and the capacitor C externally outside the module, the constants of R and C can be changed. Therefore, even when the noise frequency varies depending on the module usage conditions (usage environment), the R and C constants can be set so that the RCD snubber circuit works effectively according to the noise frequency. It is.
図５は、パワーモジュール２００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
FIG. 5 is a plan view showing the arrangement of switching devices and the like in the
図５において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１およびＴ２が搭載され、金属フレームＦ３１上にダイオードＤが搭載されている。トランジスタＴ１およびＴ２のそれぞれは、裏面のコレクタが金属フレームＦ１およびＦ２の主面に接するように搭載されている。 In FIG. 5, transistors T1 and T2 are mounted on the metal frames F1 and F2, respectively, and a diode D is mounted on the metal frame F31. Each of the transistors T1 and T2 is mounted such that the collector on the back surface is in contact with the main surfaces of the metal frames F1 and F2.
ダイオードＤは、裏面のカソードが金属フレームＦ３１の主面に接するように搭載されている。 The diode D is mounted such that the cathode on the back surface is in contact with the main surface of the metal frame F31.
また、金属フレームＦ１およびＦ２の主面には、それぞれフリーホイールダイオードＤ１およびＤ２も搭載されている。フリーホイールダイオードＤ１およびＤ２は、裏面のカソードがそれぞれ金属フレームＦ１およびＦ２の主面に接している。 Free wheel diodes D1 and D2 are also mounted on the main surfaces of the metal frames F1 and F2, respectively. The free wheel diodes D1 and D2 have cathodes on the back surface in contact with the main surfaces of the metal frames F1 and F2, respectively.
そして、トランジスタＴ１のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ１のアノードに電気的に接続され、フリーホイールダイオードＤ１のアノードはワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。 The emitter of the transistor T1 is electrically connected to the anode of the freewheel diode D1 via the wire wiring WR, and the anode of the freewheel diode D1 is electrically connected to the lead of the metal frame F2 via the wire wiring WR. The lead becomes the output terminal U.
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ５に電気的に接続され、金属フレームＦ５のリードが端子Ｎ’となる。また、トランジスタＴ１およびフリーホイールダイオードＤ１が搭載された金属フレームＦ１のリードが端子Ｐとなる。 The anode of the diode D is electrically connected to the metal frame F5 via the wire wiring WR, and the lead of the metal frame F5 becomes the terminal N ′. Further, the lead of the metal frame F1 on which the transistor T1 and the freewheel diode D1 are mounted becomes the terminal P.
また、トランジスタＴ２のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ２のアノードに電気的に接続され、フリーホイールダイオードＤ２のアノードはワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。 The emitter of the transistor T2 is electrically connected to the anode of the freewheel diode D2 via the wire wiring WR, and the anode of the freewheel diode D2 is electrically connected to the metal frame F4 via the wire wiring WR. The lead of the metal frame F4 becomes the terminal N.
金属フレームＦ１およびＦ２とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ１１およびＦ１２が設けられ、金属フレームＦ１１およびＦ１２上にはそれぞれ、制御回路ＣＳ１およびＣＳ２が搭載されている。 Metal frames F11 and F12 are provided in the metal frame group extending from the side surface of the resin package opposite to the metal frames F1 and F2, and control circuits CS1 and CS2 are mounted on the metal frames F11 and F12, respectively. ing.
制御回路ＣＳ１およびＣＳ２は、それぞれワイヤ配線ＷＲを介してトランジスタＴ１およびＴ２のゲートに制御信号を与える構成となっている。 The control circuits CS1 and CS2 are configured to supply control signals to the gates of the transistors T1 and T2 via the wire wiring WR, respectively.
また、制御回路ＣＳ１およびＣＳ２は、それぞれ複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。 Further, the control circuits CS1 and CS2 are electrically connected to each other by a wire wiring WR, and these leads serve as a control terminal CT.
端子Ｐ、ＮおよびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図４に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール２００に直接に接続されるのではなく、パワーモジュール２００を搭載する回路基板上に実装される。
Resistors R and capacitors C and C0 are connected to the terminals P, N, and N 'outside the resin package, and the connections are the same as those shown in FIG. The resistor R and the capacitors C and C0 are not directly connected to the
＜実施の形態３＞
次に、図６を用いて本発明に係る実施の形態３のパワーモジュール３００の構成について説明する。なお、パワーモジュール３００の回路構成は、図４を用いて説明したパワーモジュール２００と同じである。
<Embodiment 3>
Next, the configuration of the
図６は、パワーモジュール３００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
FIG. 6 is a plan view showing the arrangement of switching devices and the like in the
図６において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１およびＴ２が搭載されている。トランジスタＴ１およびＴ２のそれぞれは、裏面のコレクタが金属フレームＦ１およびＦ２の主面に接するように搭載されている。 In FIG. 6, transistors T1 and T2 are mounted on metal frames F1 and F2, respectively. Each of the transistors T1 and T2 is mounted such that the collector on the back surface is in contact with the main surfaces of the metal frames F1 and F2.
また、トランジスタＴ２のエミッタ上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ２のエミッタに接するように搭載されている。 A diode D is mounted on the emitter of the transistor T2. The diode D has a configuration in which the cathode is provided on the back surface and the anode is provided on the front surface, and is mounted so that the cathode on the back surface is in contact with the emitter of the transistor T2.
また、金属フレームＦ１およびＦ２の主面には、それぞれフリーホイールダイオードＤ１およびＤ２も搭載されている。フリーホイールダイオードＤ１およびＤ２は、裏面のカソードがそれぞれ金属フレームＦ１およびＦ２の主面に接している。 Free wheel diodes D1 and D2 are also mounted on the main surfaces of the metal frames F1 and F2, respectively. The free wheel diodes D1 and D2 have cathodes on the back surface in contact with the main surfaces of the metal frames F1 and F2, respectively.
そして、トランジスタＴ１のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ１のアノードに電気的に接続され、フリーホイールダイオードＤ１のアノードはワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。 The emitter of the transistor T1 is electrically connected to the anode of the freewheel diode D1 via the wire wiring WR, and the anode of the freewheel diode D1 is electrically connected to the lead of the metal frame F2 via the wire wiring WR. The lead becomes the output terminal U.
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ５に電気的に接続され、金属フレームＦ５のリードが端子Ｎ’となる。また、トランジスタＴ１およびフリーホイールダイオードＤ１が搭載された金属フレームＦ１のリードが端子Ｐとなる。 The anode of the diode D is electrically connected to the metal frame F5 via the wire wiring WR, and the lead of the metal frame F5 becomes the terminal N ′. Further, the lead of the metal frame F1 on which the transistor T1 and the freewheel diode D1 are mounted becomes the terminal P.
また、トランジスタＴ２のエミッタは、ワイヤ配線ＷＲを介してフリーホイールダイオードＤ２のアノードに電気的に接続され、フリーホイールダイオードＤ２のアノードはワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。 The emitter of the transistor T2 is electrically connected to the anode of the freewheel diode D2 via the wire wiring WR, and the anode of the freewheel diode D2 is electrically connected to the metal frame F4 via the wire wiring WR. The lead of the metal frame F4 becomes the terminal N.
端子Ｐ、ＮおよびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図４に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール３００に直接に接続されるのではなく、パワーモジュール３００を搭載する回路基板上に実装される。
Resistors R and capacitors C and C0 are connected to the terminals P, N, and N 'outside the resin package, and the connections are the same as those shown in FIG. The resistor R and the capacitors C and C0 are not directly connected to the
以上説明したように、パワーモジュール３００では、ダイオードＤをトランジスタＴ２のエミッタ上に搭載し、裏面のカソードがトランジスタＴ２のエミッタに接するように構成しているので、ダイオードＤを搭載する専用フレームが不要となり、フレーム構成が簡略化されてモジュールの寸法を小さくできる。
As described above, in the
なお、実施の形態３では、トランジスタＴ２のエミッタと端子Ｎとの間の内部配線のインダクタンス成分に起因するリンギングを除去する構成について説明したが、トランジスタＴ２のコレクタと端子Ｐとの間の内部配線のインダクタンス成分に起因するリンギングを除去する構成に対しても同様に適用可能である。 In the third embodiment, the configuration for removing ringing caused by the inductance component of the internal wiring between the emitter of the transistor T2 and the terminal N is described. However, the internal wiring between the collector of the transistor T2 and the terminal P is described. The present invention can be similarly applied to a configuration that removes ringing caused by the inductance component.
＜実施の形態４＞
以下、図７および図８を用いて本発明に係る実施の形態４のパワーモジュール４００の構成について説明する。
<Embodiment 4>
Hereinafter, the configuration of the
以上説明した実施の形態１〜３においては、スイッチングデバイスとしてＩＧＢＴを用いる構成を示し、当該ＩＧＢＴはシリコン（Ｓｉ）基板に形成されたＳｉデバイスであった。しかし、スイッチングデバイスは、Ｓｉデバイスに限定されるものではない。 In the first to third embodiments described above, a configuration using an IGBT as a switching device is shown, and the IGBT is a Si device formed on a silicon (Si) substrate. However, the switching device is not limited to the Si device.
図７はパワーモジュール４００の内部構成を示す回路図である。図７に示すパワーモジュール４００は、１相分のインバータ回路を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ間に直列に接続されたＭＯＳ（metal oxide semiconductor）トランジスタＴ１１およびＴ１２を備えている。なお、トランジスタＴ１１およびＴ１２の接続ノードはＵ相の出力端子（符号Ｕで示す）として示している。その他、図４に示したパワーモジュール２００と同一の構成については同一の符号を付し、重複する説明は省略する。
FIG. 7 is a circuit diagram showing an internal configuration of the
トランジスタＴ１１およびＴ１２のゲートには、それぞれ制御回路ＣＳ１およびＣＳ２から、制御信号が与えられる構成となっている。なお、制御回路ＣＳ１およびＣＳ２には、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。 The gates of the transistors T11 and T12 are configured to receive control signals from the control circuits CS1 and CS2, respectively. The control circuits CS1 and CS2 are each configured to receive a control signal or the like from the outside via a plurality of control terminals CT.
ここで、トランジスタＴ１１およびＴ１２は、ＳｉＣ（炭化珪素）半導体でドリフト層が形成されるＳｉＣ−ＭＯＳトランジスタである。 Here, the transistors T11 and T12 are SiC-MOS transistors in which a drift layer is formed of a SiC (silicon carbide) semiconductor.
ＳｉＣデバイスは、Ｓｉデバイスよりも破壊電界強度が高いため、ドリフト層の不純物濃度を高くすることができる。例えば、ドリフト層の不純物濃度を１０倍にすることで、出力を１０倍にすることができる。 Since the SiC device has a higher breakdown electric field strength than the Si device, the impurity concentration of the drift layer can be increased. For example, the output can be increased 10 times by increasing the impurity concentration of the drift layer 10 times.
また、ユニポーラデバイスであるＭＯＳトランジスタを用いることで、スイッチング時のホールに起因する損失（テール電流による損失）が発生しないという利点がある。 In addition, by using a MOS transistor that is a unipolar device, there is an advantage that loss due to holes during switching (loss due to tail current) does not occur.
図８は、パワーモジュール４００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
FIG. 8 is a plan view showing the arrangement of switching devices and the like in the
図８において、金属フレームＦ１およびＦ２上に、それぞれトランジスタＴ１１およびＴ１２が搭載されている。トランジスタＴ１１およびＴ１２のそれぞれは、ドレインが裏面に設けられ表面にソースとゲートが設けられた構成を有し、裏面のドレインが金属フレームＦ１およびＦ２の主面に接するように搭載されている。 In FIG. 8, transistors T11 and T12 are mounted on metal frames F1 and F2, respectively. Each of the transistors T11 and T12 has a configuration in which a drain is provided on the back surface and a source and a gate are provided on the front surface, and the drains on the back surface are mounted in contact with the main surfaces of the metal frames F1 and F2.
また、トランジスタＴ１２のソース上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ１２のソースに接するように搭載されている。 A diode D is mounted on the source of the transistor T12. The diode D has a configuration in which the cathode is provided on the back surface and the anode is provided on the front surface, and is mounted so that the cathode on the back surface is in contact with the source of the transistor T12.
そして、トランジスタＴ１１のソースは、ワイヤ配線ＷＲを介して金属フレームＦ２のリードに電気的に接続され、当該リードが出力端子Ｕとなる。 The source of the transistor T11 is electrically connected to the lead of the metal frame F2 through the wire wiring WR, and the lead serves as the output terminal U.
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ５に電気的に接続され、金属フレームＦ５のリードが端子Ｎ’となる。また、トランジスタＴ１１が搭載された金属フレームＦ１のリードが端子Ｐとなる。 The anode of the diode D is electrically connected to the metal frame F5 via the wire wiring WR, and the lead of the metal frame F5 becomes the terminal N ′. The lead of the metal frame F1 on which the transistor T11 is mounted becomes the terminal P.
また、トランジスタＴ１２のソースは、ワイヤ配線ＷＲを介して金属フレームＦ４に電気的に接続され、金属フレームＦ４のリードが端子Ｎとなる。 The source of the transistor T12 is electrically connected to the metal frame F4 via the wire wiring WR, and the lead of the metal frame F4 becomes the terminal N.
端子Ｐ、ＮおよびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図７に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール４００に直接に接続されるのではなく、パワーモジュール４００を搭載する回路基板上に実装される。
Resistors R and capacitors C and C0 are connected to the terminals P, N, and N 'outside the resin package, and the connections are the same as those shown in FIG. The resistor R and the capacitors C and C0 are not directly connected to the
＜実施の形態５＞
以下、図９および図１０を用いて本発明に係る実施の形態５のパワーモジュール５００の構成について説明する。
<Embodiment 5>
Hereinafter, the configuration of the
図９はパワーモジュール５００の内部構成を示す回路図である。図９に示すパワーモジュール５００は、ＰＦＣ（power factor correction）回路のアクティブコンバーター回路の出力制御部分を例示しており、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ１間にダイオードＤ１１およびＩＧＢＴトランジスタＴ１０が直列に接続され、トランジスタＴ１０のコレクタとダイオードＤ１１のアノードとの接続ノードは出力端子（符号ＲＴで示す）として示している。また、トランジスタＴ１０のコレクタにはダイオードＤ１２のカソードが接続され、ダイオードＤ１２のアノードは、端子Ｎ２に接続されている。端子Ｎ２は基準電位に接続される端子であり、ダイオードＤ１２は低電位側のフリーホイールダイオードとして機能する。なお、ダイオードＤ１１は高電位側のフリーホイールダイオードとして機能する。
FIG. 9 is a circuit diagram showing an internal configuration of the
また、ＰＮ線間には外付けのコンデンサＣ０が接続されているが、これは図示されない整流回路によって整流されてＰＮ線間に供給される電圧を平滑化するためのものである。 In addition, an external capacitor C0 is connected between the PN lines, and this is for smoothing the voltage rectified by a rectifier circuit (not shown) and supplied between the PN lines.
トランジスタＴ１０のゲートには、制御回路ＣＳから制御信号が与えられる構成となっている。なお、制御回路ＣＳには、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。 A control signal is supplied from the control circuit CS to the gate of the transistor T10. The control circuit CS is configured to receive a control signal or the like from the outside via a plurality of control terminals CT.
なお、図９に示した構成はＰＦＣ回路の一部だけを示しているが、他の構成については発明との関連が薄いので、図示等は省略している。 The configuration shown in FIG. 9 shows only a part of the PFC circuit, but the other configurations are not shown because they are not related to the invention.
パワーモジュール５００においては、電源線Ｐが接続される端子Ｐ、電源線Ｎ１が接続される端子Ｎ１および出力端子ＲＴ、接地端子Ｎ２の他に端子Ｎ’を有している。この端子Ｎ’とトランジスタＴ１０のエミッタとの間には、端子Ｎ’にアノードが接続され、エミッタにカソードが接続されたダイオードＤが設けられている。
The
また、端子Ｎ１と端子Ｐとの間には、端子Ｎ側から抵抗ＲおよびコンデンサＣが、この順に直列に接続されている。コンデンサＣと平滑コンデンサＣ０とはＰＮ線間に並列に接続された構成となっている。なお、端子Ｎ’は、抵抗ＲとコンデンサＣとの間に接続されている。 Further, between the terminal N1 and the terminal P, a resistor R and a capacitor C are connected in series in this order from the terminal N side. The capacitor C and the smoothing capacitor C0 are connected in parallel between the PN lines. The terminal N ′ is connected between the resistor R and the capacitor C.
パワーモジュール５００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ１０のエミッタと端子Ｎ１との間の内部配線に存在するインダクタンス成分に起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
The diode D built in the
一般にインバータよりもＰＦＣのアクティブコンバーターの方が高周波で動作するため、ＰＦＣの方が高速スイッチングが必要となるので、リンギングも大きくなる。ＲＣＤスナバ回路はＰＦＣのリンギング低減にも有効である。 Since an active converter of a PFC generally operates at a higher frequency than an inverter, the PFC requires high-speed switching, so that ringing also increases. The RCD snubber circuit is also effective in reducing PFC ringing.
また、抵抗ＲやコンデンサＣをモジュール外に外付けとすることで、Ｒ、Ｃの定数を変更することが可能となる。このため、モジュールの使用条件（使用環境）によってノイズの周波数が異なるような場合にも、ノイズの周波数に合わせてＲＣＤスナバ回路が効果的に働くようにＲ、Ｃの定数を設定することが可能である。 Further, by providing the resistor R and the capacitor C externally outside the module, the constants of R and C can be changed. Therefore, even when the noise frequency varies depending on the module usage conditions (usage environment), the R and C constants can be set so that the RCD snubber circuit works effectively according to the noise frequency. It is.
図１０は、パワーモジュール５００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
FIG. 10 is a plan view showing the arrangement of switching devices and the like in the
図１０において、金属フレームＦ１０上に、トランジスタＴ１０およびダイオードＤ１２が搭載されている。トランジスタＴ１０は、コレクタが裏面に設けられ表面にエミッタとゲートが設けられた構成を有し、裏面のコレクタが金属フレームＦ１０の主面に接するように搭載されている。また、ダイオードＤ１２は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１０の主面に接するように搭載されている。 In FIG. 10, a transistor T10 and a diode D12 are mounted on a metal frame F10. The transistor T10 has a configuration in which a collector is provided on the back surface and an emitter and a gate are provided on the front surface, and is mounted so that the collector on the back surface is in contact with the main surface of the metal frame F10. The diode D12 has a configuration in which the cathode is provided on the back surface and the anode is provided on the front surface, and is mounted so that the cathode on the back surface is in contact with the main surface of the metal frame F10.
そして、ダイオードＤ１２のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１２に電気的に接続され、金属フレームＦ１２のリードが端子Ｎ２となる。 The anode of the diode D12 is electrically connected to the metal frame F12 via the wire wiring WR, and the lead of the metal frame F12 becomes the terminal N2.
また、金属フレームＦ１１上に、ダイオードＤ１１が搭載され、ダイオードＤ１１は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１１の主面に接するように搭載されている。そして、金属フレームＦ１１のリードが端子Ｐとなる。 Further, the diode D11 is mounted on the metal frame F11, and the diode D11 has a configuration in which the cathode is provided on the back surface and the anode is provided on the surface, and the cathode on the back surface is in contact with the main surface of the metal frame F11. It is installed. The lead of the metal frame F11 becomes the terminal P.
また、トランジスタＴ１０のエミッタ上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ１０のエミッタに接するように搭載されている。 A diode D is mounted on the emitter of the transistor T10. The diode D has a configuration in which the cathode is provided on the back surface and the anode is provided on the front surface, and is mounted so that the cathode on the back surface is in contact with the emitter of the transistor T10.
そして、トランジスタＴ１０のエミッタは、ワイヤ配線ＷＲを介して金属フレームＦ１３に電気的に接続され、金属フレームＦ１３のリードが端子Ｎ１となる。 The emitter of the transistor T10 is electrically connected to the metal frame F13 via the wire wiring WR, and the lead of the metal frame F13 becomes the terminal N1.
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１４に電気的に接続され、金属フレームＦ１４のリードが端子Ｎ’となる。 The anode of the diode D is electrically connected to the metal frame F14 via the wire wiring WR, and the lead of the metal frame F14 becomes the terminal N ′.
また、ダイオードＤ１１のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１０のリードに電気的に接続され、当該リードが出力端子ＲＴとなる。 The anode of the diode D11 is electrically connected to the lead of the metal frame F10 through the wire wiring WR, and the lead serves as the output terminal RT.
金属フレームＦ１０とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ２０が設けられ、金属フレームＦ２０上には、制御回路ＣＳが搭載されている。 A metal frame group F20 is provided in a metal frame group extending from the side surface of the resin package opposite to the metal frame F10, and a control circuit CS is mounted on the metal frame F20.
制御回路ＣＳは、ワイヤ配線ＷＲを介してトランジスタＴ１０のゲートに制御信号を与える構成となっている。 The control circuit CS is configured to give a control signal to the gate of the transistor T10 via the wire wiring WR.
また、制御回路ＣＳは、複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。 In addition, the control circuit CS is electrically connected to a plurality of leads by a wire wiring WR, and these leads serve as the control terminal CT.
端子Ｐ、Ｎ１およびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図９に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール５００に直接に接続されるのではなく、パワーモジュール５００を搭載する回路基板上に実装される。
Resistors R and capacitors C and C0 are connected to the terminals P, N1, and N 'outside the resin package, and the connections are the same as those shown in FIG. The resistor R and the capacitors C and C0 are not directly connected to the
＜実施の形態６＞
以下、図１１および図１２を用いて本発明に係る実施の形態６のパワーモジュール６００の構成について説明する。
<Embodiment 6>
Hereinafter, the configuration of the
以上説明した実施の形態５においては、スイッチングデバイスとしてＩＧＢＴを用いる構成を示し、当該ＩＧＢＴはＳｉ基板に形成されたＳｉデバイスであった。しかし、スイッチングデバイスは、Ｓｉデバイスに限定されるものではない。 In the fifth embodiment described above, a configuration using an IGBT as a switching device is shown, and the IGBT is a Si device formed on a Si substrate. However, the switching device is not limited to the Si device.
図１１はパワーモジュール６００の内部構成を示す回路図である。なお、図１１においては、図９に示したパワーモジュール５００と同一の構成については同一の符号を付し、重複する説明は省略する。
FIG. 11 is a circuit diagram showing the internal configuration of the
図１１において、電源電圧が与えられる電源線Ｐと、基準電位に接続される電源線Ｎ１間にダイオードＤ１１およびＭＯＳトランジスタＴ２０が直列に接続され、トランジスタＴ２０のソースとダイオードＤ１１のアノードとの接続ノードは出力端子（符号ＲＴで示す）として示している。また、トランジスタＴ２０のソースにはダイオードＤ１２のカソードが接続され、ダイオードＤ１２のアノードは、端子Ｎ２に接続されている。端子Ｎ２は基準電位に接続される端子であり、ダイオードＤ１２は低電位側のフリーホイールダイオードとして機能する。なお、ダイオードＤ１１は高電位側のフリーホイールダイオードとして機能する。 In FIG. 11, a diode D11 and a MOS transistor T20 are connected in series between a power supply line P to which a power supply voltage is applied and a power supply line N1 connected to a reference potential, and a connection node between the source of the transistor T20 and the anode of the diode D11. Is shown as an output terminal (indicated by the symbol RT). The source of the transistor T20 is connected to the cathode of the diode D12, and the anode of the diode D12 is connected to the terminal N2. The terminal N2 is a terminal connected to the reference potential, and the diode D12 functions as a free wheel diode on the low potential side. The diode D11 functions as a free wheel diode on the high potential side.
トランジスタＴ２０のゲートには、制御回路ＣＳから制御信号が与えられる構成となっている。なお、制御回路ＣＳには、それぞれ複数の制御端子ＣＴを介して外部から制御信号等が与えられる構成となっている。 The gate of the transistor T20 is configured to receive a control signal from the control circuit CS. The control circuit CS is configured to receive a control signal or the like from the outside via a plurality of control terminals CT.
パワーモジュール６００に内蔵されたダイオードＤと、抵抗ＲおよびコンデンサＣとでＲＣＤスナバ回路ＳＮが構成され、トランジスタＴ２０のエミッタと端子Ｎ１との間の内部配線に存在するインダクタンス成分に起因するリンギングを、ダイオードＤを介して除去することができるので、スイッチングノイズを低減することができる。
The diode D built in the
ここで、トランジスタＴ２０は、ＳｉＣ基板に形成されたＳｉＣ−ＭＯＳトランジスタである。 Here, the transistor T20 is a SiC-MOS transistor formed on a SiC substrate.
ＳｉＣデバイスは、Ｓｉデバイスよりも破壊電界強度が高いため、ドリフト層の不純物濃度を高くすることができる。例えば、ドリフト層の不純物濃度を１０倍にすることで、出力を１０倍にすることができる。 Since the SiC device has a higher breakdown electric field strength than the Si device, the impurity concentration of the drift layer can be increased. For example, the output can be increased 10 times by increasing the impurity concentration of the drift layer 10 times.
また、ユニポーラデバイスであるＭＯＳトランジスタを用いることで、スイッチング時のホールに起因する損失（テール電流による損失）が発生しないという利点がある。 In addition, by using a MOS transistor that is a unipolar device, there is an advantage that loss due to holes during switching (loss due to tail current) does not occur.
図１２は、パワーモジュール６００内でのスイッチングデバイス等の配置を示す平面図であり、樹脂パッケージ（破線で示す矩形の領域を満たすように設けられる）を省略した状態を示している。
FIG. 12 is a plan view showing the arrangement of switching devices and the like in the
図１２において、金属フレームＦ１０上に、トランジスタＴ２０およびダイオードＤ１２が搭載されている。トランジスタＴ２０は、ドレインが裏面に設けられ表面にソースとゲートが設けられた構成を有し、裏面のドレインが金属フレームＦ１０の主面に接するように搭載されている。また、ダイオードＤ１２は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１０の主面に接するように搭載されている。 In FIG. 12, a transistor T20 and a diode D12 are mounted on a metal frame F10. The transistor T20 has a configuration in which a drain is provided on the back surface and a source and a gate are provided on the front surface, and is mounted so that the drain on the back surface is in contact with the main surface of the metal frame F10. The diode D12 has a configuration in which the cathode is provided on the back surface and the anode is provided on the front surface, and is mounted so that the cathode on the back surface is in contact with the main surface of the metal frame F10.
そして、ダイオードＤ１２のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１２に電気的に接続され、金属フレームＦ１２のリードが端子Ｎ２となる。 The anode of the diode D12 is electrically connected to the metal frame F12 via the wire wiring WR, and the lead of the metal frame F12 becomes the terminal N2.
また、金属フレームＦ１１上に、ダイオードＤ１１が搭載され、ダイオードＤ１１は、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードが金属フレームＦ１１の主面に接するように搭載されている。そして、金属フレームＦ１１のリードが端子Ｐとなる。 Further, the diode D11 is mounted on the metal frame F11, and the diode D11 has a configuration in which the cathode is provided on the back surface and the anode is provided on the surface, and the cathode on the back surface is in contact with the main surface of the metal frame F11. It is installed. The lead of the metal frame F11 becomes the terminal P.
また、トランジスタＴ１０のソース上には、ダイオードＤが搭載されている。ダイオードＤは、カソードが裏面に設けられ表面にアノードが設けられた構成を有し、裏面のカソードがトランジスタＴ１０のソースに接するように搭載されている。 A diode D is mounted on the source of the transistor T10. The diode D has a configuration in which the cathode is provided on the back surface and the anode is provided on the front surface, and is mounted so that the cathode on the back surface is in contact with the source of the transistor T10.
そして、トランジスタＴ１０のソースは、ワイヤ配線ＷＲを介して金属フレームＦ１３に電気的に接続され、金属フレームＦ１３のリードが端子Ｎ１となる。 The source of the transistor T10 is electrically connected to the metal frame F13 via the wire wiring WR, and the lead of the metal frame F13 becomes the terminal N1.
ダイオードＤのアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１４に電気的に接続され、金属フレームＦ１４のリードが端子Ｎ’となる。 The anode of the diode D is electrically connected to the metal frame F14 via the wire wiring WR, and the lead of the metal frame F14 becomes the terminal N ′.
また、ダイオードＤ１１のアノードは、ワイヤ配線ＷＲを介して金属フレームＦ１０のリードに電気的に接続され、当該リードが出力端子ＲＴとなる。 The anode of the diode D11 is electrically connected to the lead of the metal frame F10 through the wire wiring WR, and the lead serves as the output terminal RT.
金属フレームＦ１０とは反対側の樹脂パッケージの側面から延在する金属フレーム群には金属フレームＦ２０が設けられ、金属フレームＦ２０上には、制御回路ＣＳが搭載されている。 A metal frame group F20 is provided in a metal frame group extending from the side surface of the resin package opposite to the metal frame F10, and a control circuit CS is mounted on the metal frame F20.
制御回路ＣＳは、ワイヤ配線ＷＲを介してトランジスタＴ１０のゲートに制御信号を与える構成となっている。 The control circuit CS is configured to give a control signal to the gate of the transistor T10 via the wire wiring WR.
また、制御回路ＣＳは、複数のリードとの間がワイヤ配線ＷＲによって電気的に接続され、これらのリードが制御端子ＣＴとなる。 In addition, the control circuit CS is electrically connected to a plurality of leads by a wire wiring WR, and these leads serve as the control terminal CT.
端子Ｐ、Ｎ１およびＮ’には、樹脂パッケージの外部において抵抗Ｒ、コンデンサＣおよびＣ０が接続されているが、その接続は図９に示したものと同じである。なお、抵抗Ｒ、コンデンサＣおよびＣ０はパワーモジュール６００に直接に接続されるのではなく、パワーモジュール６００を搭載する回路基板上に実装される。
Resistors R and capacitors C and C0 are connected to the terminals P, N1, and N 'outside the resin package, and the connections are the same as those shown in FIG. The resistor R and the capacitors C and C0 are not directly connected to the
ＳＮ スナバ回路。 SN snubber circuit.
Claims (7)
前記第１のスイッチングデバイスの前記第１の電圧が与えられる側の主電極に一方の主電極が接続され、他方の主電極が、前記第１の電源端子に近接して設けられた端子に接続されたダイオードと、を備え、
前記第１および第２のスイッチングデバイスおよび前記ダイオードが、平面視矩形のパッケージに樹脂封止され、
前記第１および第２の電源端子と前記端子が前記パッケージの一側面から突出するように配設され、
前記パッケージの外部において、前記第１の電源端子と前記第２の電源端子との間に、前記第１の電源端子側から抵抗およびコンデンサを、この順に直列に接続し、前記抵抗と前記コンデンサとの間に前記端子を電気的に接続することで、前記ダイオード、前記抵抗および前記コンデンサによってスナバ回路が形成されることを特徴とする、半導体装置。 First and second switching devices which are inserted in series between a first power supply terminal for applying a first voltage and a second power supply terminal for applying a second voltage, and operate in a complementary manner;
One main electrode is connected to the main electrode to which the first voltage of the first switching device is applied, and the other main electrode is connected to a terminal provided close to the first power supply terminal. A diode, and
The first and second switching devices and the diode are resin-sealed in a rectangular package in plan view,
The first and second power supply terminals and the terminals are arranged so as to protrude from one side of the package;
Outside the package, a resistor and a capacitor are connected in series in this order from the first power supply terminal side between the first power supply terminal and the second power supply terminal, and the resistor, the capacitor, The semiconductor device is characterized in that a snubber circuit is formed by the diode, the resistor, and the capacitor by electrically connecting the terminals between them.
前記ダイオードは、前記第１のスイッチングデバイスの前記第２の主電極上に搭載され、前記第２の主電極に接する面が前記一方の主電極である、請求項１記載の半導体装置。 The first and second switching devices are mounted on the first and second metal frames, respectively, in the package, and the surfaces in contact with the main surfaces of the first and second metal frames are the first and second, respectively. Main electrode, opposite side is the second main electrode,
2. The semiconductor device according to claim 1, wherein the diode is mounted on the second main electrode of the first switching device, and a surface in contact with the second main electrode is the one main electrode.
前記スイッチングデバイスの前記第２の電圧が与えられる側の主電極に一方の主電極が接続され、他方の主電極が、前記第２の電源端子に近接して設けられた端子に接続された第２のダイオードと、を備え、
前記スイッチングデバイス、前記第１および第２のダイオードが、平面視矩形のパッケージに樹脂封止され、
前記第１および第２の電源端子と前記端子が前記パッケージの一側面から突出するように配設され、
前記パッケージの外部において、前記第１の電源端子と前記第２の電源端子との間に、前記第２の電源端子側から抵抗およびコンデンサを、この順に直列に接続し、前記抵抗と前記コンデンサとの間に前記端子を電気的に接続することで、前記ダイオード、前記抵抗および前記コンデンサによってスナバ回路が形成されることを特徴とする、半導体装置。 Between the first power supply terminal for applying the first voltage and the second power supply terminal for applying the second voltage, the first diode and the switching device are connected in series in this order from the first power supply terminal side. A series connected body,
One main electrode is connected to the main electrode to which the second voltage of the switching device is applied, and the other main electrode is connected to a terminal provided close to the second power supply terminal. Two diodes,
The switching device, the first and second diodes are resin-sealed in a rectangular package in plan view,
The first and second power supply terminals and the terminals are arranged so as to protrude from one side of the package;
Outside the package, a resistor and a capacitor are connected in series in this order from the second power supply terminal side between the first power supply terminal and the second power supply terminal, and the resistor, the capacitor, The semiconductor device is characterized in that a snubber circuit is formed by the diode, the resistor, and the capacitor by electrically connecting the terminals between them.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011182497A JP2013045882A (en) | 2011-08-24 | 2011-08-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011182497A JP2013045882A (en) | 2011-08-24 | 2011-08-24 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013045882A true JP2013045882A (en) | 2013-03-04 |
Family
ID=48009556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011182497A Pending JP2013045882A (en) | 2011-08-24 | 2011-08-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013045882A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016067835A1 (en) * | 2014-10-30 | 2016-05-06 | ローム株式会社 | Power module and power circuit |
| CN111987091A (en) * | 2019-05-21 | 2020-11-24 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
| US20200395867A1 (en) * | 2018-02-20 | 2020-12-17 | Mitsubishi Electric Corporation | Power semiconductor module and power conversion apparatus including the same |
| WO2023188000A1 (en) * | 2022-03-29 | 2023-10-05 | 三菱電機株式会社 | Semiconductor device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583947A (en) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | Inverter apparatus |
| JPH0722553U (en) * | 1992-07-07 | 1995-04-21 | 神鋼電機株式会社 | Power module |
| JP2000040951A (en) * | 1998-05-18 | 2000-02-08 | Toshiba Corp | Semiconductor device, its drive method and drive device thereof |
| JP2002141464A (en) * | 2000-10-31 | 2002-05-17 | Meidensha Corp | Module |
| JP2002153048A (en) * | 2000-11-09 | 2002-05-24 | Cosel Co Ltd | Voltage-boosting chopper circuit |
| JP2007300783A (en) * | 2007-03-29 | 2007-11-15 | Kansai Electric Power Co Inc:The | Power converter |
| JP2009099663A (en) * | 2007-10-15 | 2009-05-07 | Rohm Co Ltd | Power module |
-
2011
- 2011-08-24 JP JP2011182497A patent/JP2013045882A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583947A (en) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | Inverter apparatus |
| JPH0722553U (en) * | 1992-07-07 | 1995-04-21 | 神鋼電機株式会社 | Power module |
| JP2000040951A (en) * | 1998-05-18 | 2000-02-08 | Toshiba Corp | Semiconductor device, its drive method and drive device thereof |
| JP2002141464A (en) * | 2000-10-31 | 2002-05-17 | Meidensha Corp | Module |
| JP2002153048A (en) * | 2000-11-09 | 2002-05-24 | Cosel Co Ltd | Voltage-boosting chopper circuit |
| JP2007300783A (en) * | 2007-03-29 | 2007-11-15 | Kansai Electric Power Co Inc:The | Power converter |
| JP2009099663A (en) * | 2007-10-15 | 2009-05-07 | Rohm Co Ltd | Power module |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016067835A1 (en) * | 2014-10-30 | 2016-05-06 | ローム株式会社 | Power module and power circuit |
| US20170229953A1 (en) * | 2014-10-30 | 2017-08-10 | Rohm Co., Ltd. | Power module and power circuit |
| JPWO2016067835A1 (en) * | 2014-10-30 | 2017-09-14 | ローム株式会社 | Power module and power circuit |
| US10418895B2 (en) | 2014-10-30 | 2019-09-17 | Rohm Co., Ltd. | Power module and power circuit |
| US20200395867A1 (en) * | 2018-02-20 | 2020-12-17 | Mitsubishi Electric Corporation | Power semiconductor module and power conversion apparatus including the same |
| US11711025B2 (en) * | 2018-02-20 | 2023-07-25 | Mitsubishi Electric Corporation | Power semiconductor module and power conversion apparatus including the same |
| CN111987091A (en) * | 2019-05-21 | 2020-11-24 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
| CN111987091B (en) * | 2019-05-21 | 2024-06-07 | 三菱电机株式会社 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
| WO2023188000A1 (en) * | 2022-03-29 | 2023-10-05 | 三菱電機株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9818686B2 (en) | Semiconductor modules and methods of forming the same | |
| JP6425380B2 (en) | Power circuit and power module | |
| US9680380B2 (en) | Semiconductor device and power conversion device | |
| KR101358465B1 (en) | Semiconductor device and power supply device | |
| WO2016067835A1 (en) | Power module and power circuit | |
| US10134718B2 (en) | Power semiconductor module | |
| US6657874B2 (en) | Semiconductor converter circuit and circuit module | |
| US20200286864A1 (en) | Power semiconductor module and power conversion device | |
| US10305411B2 (en) | Semiconductor module | |
| EP3104412A1 (en) | Power semiconductor module | |
| US10355619B2 (en) | Semiconductor module | |
| US12003188B2 (en) | Modular parallel half-bridge integrated assembly with annular layout | |
| US20180183432A1 (en) | Semiconductor apparatus and inverter system | |
| JP5365035B2 (en) | Power converter | |
| JP2013045882A (en) | Semiconductor device | |
| US10474178B2 (en) | Power module and air conditioner | |
| JP5016965B2 (en) | Power conversion circuit, conductor structure and power switching element | |
| US20170264197A1 (en) | Boost chopper circuit | |
| JP2007181351A (en) | Inverter module of power converter | |
| JP7242487B2 (en) | semiconductor equipment | |
| JP7010036B2 (en) | Semiconductor module | |
| US10256721B2 (en) | Step-down chopper circuit including a switching device circuit and a backflow prevention diode circuit | |
| CN111341749B (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |