[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012507870A - Method and apparatus for producing semiconductor-on-insulator structures utilizing directional debonding - Google Patents

Method and apparatus for producing semiconductor-on-insulator structures utilizing directional debonding Download PDF

Info

Publication number
JP2012507870A
JP2012507870A JP2011534755A JP2011534755A JP2012507870A JP 2012507870 A JP2012507870 A JP 2012507870A JP 2011534755 A JP2011534755 A JP 2011534755A JP 2011534755 A JP2011534755 A JP 2011534755A JP 2012507870 A JP2012507870 A JP 2012507870A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
fragile
density
donor semiconductor
flake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011534755A
Other languages
Japanese (ja)
Other versions
JP2012507870A5 (en
JP5650653B2 (en
Inventor
チェレクジアン,サーコ
エス サイツ,ジェフリー
ジー クイラード,ジェイムズ
オー マシュメイヤー,リチャード
ジェイ ムーア,マイケル
ウセンコ,アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/290,362 external-priority patent/US7816225B2/en
Priority claimed from US12/290,384 external-priority patent/US8003491B2/en
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2012507870A publication Critical patent/JP2012507870A/en
Publication of JP2012507870A5 publication Critical patent/JP2012507870A5/ja
Application granted granted Critical
Publication of JP5650653B2 publication Critical patent/JP5650653B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/011Division of wafers or substrates to produce devices, each consisting of a single electric circuit element
    • H10D89/015Division of wafers or substrates to produce devices, each consisting of a single electric circuit element the wafers or substrates being other than semiconductor bodies, e.g. insulating bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ドナー半導体ウエハの注入面をイオン注入工程に供し、断面に脆弱な薄片を生成してドナー半導体ウエハの剥離層を画成し;脆弱な薄片のパラメータのうち少なくとも1つがXおよびY軸のうち少なくとも一方における脆弱な薄片にわたって空間的に変化するように、イオン注入工程の前、間、または後に、ドナー半導体ウエハを空間的変動工程に供する、各工程を有してなる、半導体・オン・インシュレータ(SOI)構造を形成する方法および装置を提供する。  The implantation surface of the donor semiconductor wafer is subjected to an ion implantation process to produce a fragile flake in cross section to define a release layer of the donor semiconductor wafer; at least one of the parameters of the fragile flake is at least one of the X and Y axes A semiconductor-on-insulator comprising each step of subjecting the donor semiconductor wafer to a spatial variation step before, during or after the ion implantation step so as to vary spatially across the fragile flakes on one side Methods and apparatus for forming SOI) structures are provided.

Description

関連出願の相互参照Cross-reference of related applications

本願は、2008年10月30日に出願の米国特許出願第12/290,362号および2008年10月30日出願の米国特許出願第12/290,384号の優先権の利益を主張し、これら両方の内容は参照することによって本明細書に取り込まれる。   This application claims the benefit of priority of US Patent Application No. 12 / 290,362 filed on October 30, 2008 and US Patent Application No. 12 / 290,384 filed on October 30, 2008; The contents of both are hereby incorporated by reference.

本発明は、非円形の断面のもの、および/または比較的大きい断面積のものなど、半導体・オン・インシュレータ(SOI)構造の製造に関する。   The present invention relates to the manufacture of semiconductor-on-insulator (SOI) structures, such as those with non-circular cross-sections and / or with relatively large cross-sectional areas.

半導体・オン・インシュレータ装置は、市場の需要が増大し続けていることから、さらに魅力的になっている。SOI技術は高性能の薄膜トランジスタ(TFT)、太陽電池、およびディスプレイにとってますます重要になりつつあり、例えば、アクティブ・マトリクス駆動のディスプレイ、有機発光ダイオード(OLED)ディスプレイ、液晶ディスプレイ(LCD)、集積回路、光起電装置などが挙げられる。SOI構造は、絶縁材料上に、シリコンなどの半導体材料の薄層を含みうる。   Semiconductor-on-insulator devices are becoming more attractive as market demand continues to increase. SOI technology is becoming increasingly important for high performance thin film transistors (TFTs), solar cells, and displays such as active matrix driven displays, organic light emitting diode (OLED) displays, liquid crystal displays (LCDs), integrated circuits. And photovoltaic devices. An SOI structure can include a thin layer of a semiconductor material, such as silicon, over an insulating material.

SOI構造を得るさまざまな方法には、格子整合基板上のケイ素(Si)のエピタキシャル成長、および、単結晶のシリコンウエハの別のシリコンウエハへの結合が含まれる。さらなる方法にはイオン注入法が含まれ、ここで、水素または酸素イオンのいずれかが注入され、酸素イオン注入の場合には、Siで覆ったシリコンウエハに埋もれた酸化物層を形成し、または水素イオン注入の場合には、Si薄層を分離(剥離)して酸化物層を有する別のSiウエハに付着させる。   Various methods for obtaining SOI structures include epitaxial growth of silicon (Si) on a lattice-matched substrate and bonding of a single crystal silicon wafer to another silicon wafer. Further methods include ion implantation, where either hydrogen or oxygen ions are implanted, in the case of oxygen ion implantation, forming an oxide layer buried in a silicon wafer covered with Si, or In the case of hydrogen ion implantation, the Si thin layer is separated (peeled) and attached to another Si wafer having an oxide layer.

特許文献1には、剥離技術を用いてSOG(半導体・オン・ガラス)構造を生産する方法が開示されている。その工程は、(i)シリコンウエハ表面を水素イオン注入に曝露して付着面を生じ;(ii)ウエハの付着面をガラス基板と接触させ;(iii)圧力、温度および電圧をウエハおよびガラス基板に印加してそれらの間の付着を促進し;(iv)シリコンのガラス基板および薄層をシリコンウエハから分離する、各ステップを含む。   Patent Document 1 discloses a method for producing an SOG (semiconductor-on-glass) structure using a peeling technique. The process includes (i) exposing the silicon wafer surface to hydrogen ion implantation to produce an attachment surface; (ii) bringing the attachment surface of the wafer into contact with a glass substrate; (iii) applying pressure, temperature and voltage to the wafer and the glass substrate. To promote adhesion between them; (iv) separating the glass substrate and the thin layer of silicon from the silicon wafer.

上記方法は、一部の環境下、および/または、ある特定の用途に用いる場合に、望ましくない影響を受けやすい。図1A〜1Dを参照すると、注入用量が、半導体ウエハ20の密度および深さに関して均一になるように、表面21を通じて、例えば水素イオンなどのイオンを半導体ウエハ20に注入する。   The above methods are susceptible to undesirable effects in some environments and / or when used in certain applications. With reference to FIGS. 1A-1D, ions such as hydrogen ions are implanted into the semiconductor wafer 20 through the surface 21 such that the implantation dose is uniform with respect to the density and depth of the semiconductor wafer 20.

図1Aを参照すると、シリコンなどの半導体材料に、Hイオンなどのイオンを注入する場合、損傷部位が生じる。損傷部位の層は剥離層22を画成する。これら損傷部位の一部は、非常に高い縦横を有する比プレートレットの中に核生成する(それらは、非常に大きい有効径を有し、ほとんど高さがない)。H2などの注入イオンに由来するガスは、プレートレット内に拡散して同等に高い縦横比を有する泡を形成する。これらの泡のガス圧は極めて高い場合があり、約10kbar程度の高さであると推定されている。 Referring to FIG. 1A, when an ion such as H ion is implanted into a semiconductor material such as silicon, a damaged site is generated. The layer at the damaged site defines a release layer 22. Some of these lesions nucleate in specific platelets with very high aspect ratios (they have a very large effective diameter and almost no height). Gas derived from implanted ions such as H 2 diffuses into the platelet to form bubbles with an equally high aspect ratio. The gas pressure of these bubbles may be extremely high and is estimated to be as high as about 10 kbar.

図1Bに双方向の矢印で示すように、プレートレットまたは泡は、残りのケイ素が弱すぎて高いガス圧に耐えられないほど、それらが互いに十分に接近するまで、有効径で成長する。分離フロントには開始するための優先点が存在しないことから、多重分離フロントは無作為的に発生し、多くの亀裂が半導体ウエハ20を通じて伝播する。  As indicated by the double arrows in FIG. 1B, the platelets or bubbles grow at an effective diameter until they are close enough to each other that the remaining silicon is too weak to withstand the high gas pressure. Since there is no priority point to start on the separation front, multiple separation fronts occur randomly and many cracks propagate through the semiconductor wafer 20.

半導体ウエハ20のエッジの近くでは、注入した水素がより大きい割合で、水素が豊富な面から漏出しうる。これは、間近にあるシンク(すなわち、ウエハ20の側壁)を理由とする。さらに具体的には、注入の間に、イオン(例えば、水素イオン(hydrogen protons))は、半導体ウエハ20の格子構造(例えば、ケイ素)を通じて減速し、一部のケイ素原子を格子部位から動かし、欠陥面を生じる。水素イオンが運動エネルギーを失うと、それらは原子状水素となり、さらには、原子状水素面を画成する。欠陥面および原子状水素面は、両方とも、室温では、シリコン格子において安定ではない。よって、欠陥(空孔)および原子状水素は互いの方向に移動し、熱的に安定な空孔−水素種を形成する。複合種は、水素が豊富な面を集合的に生成する。(加熱の際に、シリコン格子は、一般に、水素が豊富な面に沿って分割する)。  Near the edge of the semiconductor wafer 20, a greater percentage of the implanted hydrogen can escape from the hydrogen-rich surface. This is because of the sink that is close (ie, the sidewall of the wafer 20). More specifically, during implantation, ions (eg, hydrogen protons) decelerate through the lattice structure (eg, silicon) of the semiconductor wafer 20 to move some silicon atoms from the lattice site, A defective surface is produced. When hydrogen ions lose kinetic energy, they become atomic hydrogen, and further define an atomic hydrogen surface. Both the defect surface and the atomic hydrogen surface are not stable in the silicon lattice at room temperature. Thus, the defects (vacancies) and atomic hydrogen move in the direction of each other to form a thermally stable vacancy-hydrogen species. Complex species collectively produce hydrogen-rich surfaces. (On heating, the silicon lattice generally splits along a hydrogen-rich surface).

すべての空孔および水素が水素−空孔種へと崩壊するわけではない。一部の原子状水素種は、空孔面から拡散し、最終的にシリコンウエハ20から離れる。よって、一部の原子状水素は、剥離層22の亀裂の原因とはならない。シリコンウエハ20のエッジの近くでは、水素原子は、格子から逃れるさらに別の通り道を有する。したがって、シリコンウエハ20のエッジ領域は、水素濃度が低い場合がある。水素濃度が低くなると、結果的に、分離を支持するのに十分な力を生み出すために、より高い温度またはより長い時間が必要となる。  Not all vacancies and hydrogen decay into hydrogen-vacancy species. Some atomic hydrogen species diffuse from the hole surface and finally leave the silicon wafer 20. Therefore, some atomic hydrogen does not cause cracks in the release layer 22. Near the edge of the silicon wafer 20, the hydrogen atoms have yet another way to escape the lattice. Therefore, the edge region of the silicon wafer 20 may have a low hydrogen concentration. Lowering the hydrogen concentration results in a higher temperature or longer time required to generate sufficient force to support the separation.

したがって、分離工程の間、分離されていないエッジを有する、テントのような形状の構造24が生じる。臨界圧では、残りの半導体材料の破砕が、{111}面(図1C)などの比較的脆弱な面に沿って生じ、半導体ウエハ20からの剥離層22の分離が完了する(図1D)。しかしながら、エッジ22A、22Bは、損傷部位によって画成された主要な亀裂面の外である。この非平面的な亀裂は望ましくない。分離の他の特徴には、剥離層22が「メサ」を有するように記載されるものが含まれ、ここで、プレートレットまたは泡は「谷」によって取り囲まれ、ここで破砕が生じる。これらの詳細は、例証する規模では複製能力を超えてしまうことから、図1Dに示すこれらのメサおよび谷は正確ではないことに留意されたい。  Thus, during the separation process, a tent-like structure 24 is produced having unseparated edges. At critical pressure, crushing of the remaining semiconductor material occurs along a relatively fragile surface such as the {111} surface (FIG. 1C), completing the separation of the release layer 22 from the semiconductor wafer 20 (FIG. 1D). However, the edges 22A, 22B are outside the major crack plane defined by the damaged site. This non-planar crack is undesirable. Other features of separation include those described as the release layer 22 having “mesas”, where the platelets or bubbles are surrounded by “valleys” where fracture occurs. Note that these mesas and valleys shown in FIG. 1D are not accurate as these details exceed the replication capability at the illustrated scale.

本発明を動作についてのいずれかの理論に限定することなく、本願の発明者らは、分離開始から分離完了までの時間は、上述の技術を用いて、およそ数十マイクロ秒であると考えている。言い換えれば、分離の無作為的な開始および伝播は、概して約3000メートル/秒である。この場合も、本発明を動作についてのいずれかの理論に限定するわけではないが、本願の発明者らは、この分離速度が上述の剥離層22の劈開表面の望ましくない特徴の一因になると考えている(図1D)。   Without limiting the present invention to any theory of operation, the inventors of the present application consider that the time from the start of separation to the completion of separation is approximately tens of microseconds using the techniques described above. Yes. In other words, the random initiation and propagation of separation is generally about 3000 meters / second. Again, although the present invention is not limited to any theory of operation, the inventors of the present application believe that this separation rate contributes to the undesirable characteristics of the cleaved surface of the release layer 22 described above. Is thinking (FIG. 1D).

特許文献2には、「制御された分割フロント」を達成するために、ウエハを分離の発生が開始されうる未満の温度にし、エネルギーの多重インパルスを注入深度Z0に近い基板10のエッジに取り込む、各工程を有してなる、半導体基板10への均一な深さZ0に至る均一なイオン注入法が記載されている。特許文献2には、上記方法が、少なくとも表面粗さに関して、いわゆる「無作為的な」亀裂が改善されることが記載されている。本発明は、特許文献2の「制御された分割フロント」法とは著しく異なり、「無作為的な」分割法とも異なる、有向分離法を採用する。   In US Pat. No. 6,057,059, to achieve a “controlled split front”, the wafer is brought to a temperature below that at which separation can be initiated, and multiple impulses of energy are captured at the edge of the substrate 10 near the implantation depth Z0. A uniform ion implantation method is described which includes each step and reaches a uniform depth Z0 into the semiconductor substrate 10. Patent Document 2 describes that the above method improves so-called “random” cracks at least with respect to surface roughness. The present invention employs a directed separation method that is significantly different from the “controlled split front” method of US Pat.

上述の半導体ウエハ20からの剥離層22の分離に関連する課題は、SOI構造の寸法が増大するにつれて、特に半導体ウエハの形状が長方形の場合に、悪化することである。これらの長方形の半導体ウエハは、多重の半導体タイルが絶縁基板に接続されているような用途に使用されうる。タイル化されたSOI構造の製造に関するさらなる詳細は、参照することによってその完全な開示が本明細書に援用される、特許文献3から入手してもよい。   A problem associated with the separation of the release layer 22 from the semiconductor wafer 20 described above is that it gets worse as the size of the SOI structure increases, especially when the shape of the semiconductor wafer is rectangular. These rectangular semiconductor wafers can be used in applications where multiple semiconductor tiles are connected to an insulating substrate. Further details regarding the manufacture of tiled SOI structures may be obtained from U.S. Patent No. 6,053,077, the complete disclosure of which is hereby incorporated by reference.

米国特許第7,176,528号明細書US Pat. No. 7,176,528 米国特許第6,010,579号明細書US Pat. No. 6,010,579 米国特許出願公開第2007/0117354号明細書US Patent Application Publication No. 2007/0117354

説明を簡略化するため、以下の説明は、しばしば、SOI構造に関するであろう。この特定のタイプのSOI構造についての言及は、本発明の説明を容易にするためになされ、本発明の範囲を多少なりとも限定することは意図されておらず、そのように解釈されるべきではない。SOIという略語は、本明細書では、半導体・オン・インシュレータ構造のことを称するのに用いられ、一般に、限定はしないが、シリコン・オン・インシュレータ構造が含まれる。同様に、略語SOGは、半導体・オン・ガラス構造のことを称するのに用いられ、一般に、限定はしないが、シリコン・オン・ガラス構造が含まれる。略語SOIはSOG構造を包含する。   To simplify the description, the following description will often relate to the SOI structure. Reference to this particular type of SOI structure is made to facilitate the description of the invention and is not intended to limit the scope of the invention in any way and should not be construed as such. Absent. The abbreviation SOI is used herein to refer to a semiconductor-on-insulator structure and generally includes, but is not limited to, a silicon-on-insulator structure. Similarly, the abbreviation SOG is used to refer to a semiconductor-on-glass structure and generally includes, but is not limited to, a silicon-on-glass structure. The abbreviation SOI includes the SOG structure.

本発明の1つ以上の実施の形態によれば、半導体・オン・インシュレータ(SOI)構造の形成に用いられる方法および装置は、ドナー半導体ウエハの注入面をイオン注入工程に供し、断面に脆弱な薄片を生成してドナー半導体ウエハの剥離層を画成し;脆弱な薄片の1つ以上のパラメータが、ウエハのXおよびY軸のうち少なくとも一方にわたり空間的に変化するように、イオン注入工程の前、間、または後で、ドナー半導体ウエハを空間的変動工程に供する、各工程を提供する。   In accordance with one or more embodiments of the present invention, a method and apparatus used to form a semiconductor-on-insulator (SOI) structure provides an implantation surface of a donor semiconductor wafer for an ion implantation process and is fragile in cross section. Generating a flake to define a release layer of the donor semiconductor wafer; such that one or more parameters of the fragile flake vary spatially across at least one of the X and Y axes of the wafer Each step is provided to subject the donor semiconductor wafer to a spatial variation step before, during, or after.

空間的変動工程は、これらの分離が、有向的および/または一時的に制御可能になるように、ドナー半導体ウエハからの剥離層の分離の特徴を促進する。   The spatial variation process facilitates the separation feature of the release layer from the donor semiconductor wafer so that these separations can be directed and / or temporarily controlled.

パラメータとして、次のうちの1つ以上を、単独でまたは組み合わせて含みうる:(i)イオン注入工程から得られた核生成部位の密度;(ii)注入面(または基準面)からの脆弱な薄片の深さ;(iii)注入面を通じて少なくとも脆弱な薄片に人工的に作られた損傷位置(例えば、止まり穴);および(iv)欠陥部位の核生成および/または、温度勾配を用いた、脆弱な薄片全体にわたる圧力の上昇。   As parameters, one or more of the following may be included alone or in combination: (i) density of nucleation sites obtained from the ion implantation step; (ii) weakness from the implantation surface (or reference surface). The depth of the flakes; (iii) an artificially created lesion location (e.g., blind hole) through the injection surface; and (iv) nucleation of defect sites and / or using temperature gradients; Increased pressure across a fragile flake.

本方法および装置は、ドナー半導体ウエハの、脆弱な薄片における点、エッジ、および/または領域から脆弱な薄片の分離を開始するのに十分な温度への上昇をさらに提供する。ドナー半導体ウエハは、変動パラメータの関数として、有向的に、脆弱な薄片に実質的に沿って、分離を継続するのに十分なさらなる温度に供されてもよい。   The method and apparatus further provide for raising the donor semiconductor wafer to a temperature sufficient to initiate separation of the fragile flakes from points, edges, and / or regions in the fragile flakes. The donor semiconductor wafer may be subjected to additional temperatures sufficient to continue the separation, substantially along the fragile flakes, as a function of the variation parameter.

他の態様、特性、利点などは、本明細書の本発明の説明を添付の図面と連動して取り入れることで、当業者にとって明白になるであろう。   Other aspects, features, advantages, etc. will become apparent to those skilled in the art from the description of the invention herein taken in conjunction with the accompanying drawings.

本発明のさまざまな態様を例証する目的で、現在の好ましい形態が図面に示されているが、本発明は、図示する正確な配置および手段に限定されないことが理解されよう。   For the purpose of illustrating various aspects of the invention, the presently preferred form is shown in the drawings, but it will be understood that the invention is not limited to the precise arrangements and instrumentalities shown.

先行技術に従った剥離方法を示すブロック図。The block diagram which shows the peeling method according to a prior art. 本発明の1つ以上の態様に従った剥離方法を示すブロック図。1 is a block diagram illustrating a stripping method according to one or more aspects of the present invention. 本発明の1つ以上の態様に従った、脆弱化層またはその中の一片に関連する空間変化パラメータを有するドナー半導体ウエハの上面図。FIG. 4 is a top view of a donor semiconductor wafer having spatially varying parameters associated with a weakened layer or a piece therein according to one or more aspects of the present invention. 図3Aの空間変化パラメータを示すプロット。A plot showing the spatial variation parameters of FIG. 3A. 図3Aの空間変化パラメータが脆弱な薄片の深さであることを示すプロット。FIG. 3B is a plot showing that the spatial variation parameter of FIG. 本発明の1つ以上のさらなる態様に従った、さらなる空間変化パラメータを有する各ドナー半導体ウエハの上面図。FIG. 6 is a top view of each donor semiconductor wafer having additional spatial variation parameters in accordance with one or more further aspects of the present invention. ドナー半導体ウエハの空間変化パラメータを達成するように適合されうる、一部のイオン注入装置の簡易図。FIG. 3 is a simplified diagram of some ion implanters that can be adapted to achieve spatial variation parameters of a donor semiconductor wafer. ドナー半導体ウエハにおいて、核生成部位の空間変化密度を達成するように適合されうる、イオン注入法。An ion implantation method that can be adapted to achieve a spatial variation density of nucleation sites in a donor semiconductor wafer. ドナー半導体ウエハにおいて、空間的に変化する注入深度を達成するように適合されうる、イオン注入法。An ion implantation method that can be adapted to achieve a spatially varying implantation depth in a donor semiconductor wafer. ドナー半導体ウエハにおいて、空間的に変化する注入深度を達成するように適合されうる、イオン注入法。An ion implantation method that can be adapted to achieve a spatially varying implantation depth in a donor semiconductor wafer. イオン注入の傾斜角と注入深度の関係を例証するグラフ。The graph which illustrates the relationship between the inclination angle of ion implantation and the implantation depth. イオン注入の傾斜角と注入深度の関係を例証するグラフ。The graph which illustrates the relationship between the inclination angle of ion implantation and the implantation depth. ドナー半導体ウエハにおいて、空間的に変化するイオン注入分布幅を達成するように適合されうる、イオン注入法。An ion implantation method that can be adapted to achieve a spatially varying ion implantation distribution width in a donor semiconductor wafer. ドナー半導体ウエハにおいて、空間的に変化するイオン注入分布幅を達成するように適合されうる、イオン注入法。An ion implantation method that can be adapted to achieve a spatially varying ion implantation distribution width in a donor semiconductor wafer. イオン注入傾斜角と散らばりの関係を例証するグラフ。The graph which illustrates the relationship between an ion implantation inclination angle and scattering. ドナー半導体ウエハにおいて、空間的に変化するイオン注入深度を達成するように適合されうる、さらなるイオン注入法。Further ion implantation methods that can be adapted to achieve a spatially varying ion implantation depth in the donor semiconductor wafer. ドナー半導体ウエハにおいて、欠陥部位の空間変化分布を達成するように適合されうる、さらなるイオン注入法。Further ion implantation methods that can be adapted to achieve a spatial variation distribution of defect sites in the donor semiconductor wafer. ドナー半導体ウエハにおいて、欠陥部位の空間変化分布を達成するように適合されうる、さらなるイオン注入法。Further ion implantation methods that can be adapted to achieve a spatial variation distribution of defect sites in the donor semiconductor wafer. ドナー半導体ウエハにおいて、空間変化パラメータのプロファイルを達成するように適合されうる、時間−温度プロファイル技術。A time-temperature profile technique that can be adapted to achieve a profile of spatially varying parameters in a donor semiconductor wafer.

同様の数字が同様の要素を示す、これら図面を参照すると、図2A〜2Bには、本発明の1つ以上の実施の形態に従った中間のSOI構造(特にSOG構造)が示されている。中間のSOG構造は、ガラスまたはガラス・セラミック基板102などの絶縁基板、およびドナー半導体ウエハ120を備える。ガラスまたはガラス・セラミック基板102および、ドナー半導体ウエハ120は、結合形成、溶融、粘着など、当技術分野で認識される方法のいずれかを用いて結合されている。   Referring to these figures, wherein like numerals indicate like elements, FIGS. 2A-2B illustrate intermediate SOI structures (especially SOG structures) according to one or more embodiments of the present invention. . The intermediate SOG structure comprises an insulating substrate such as a glass or glass-ceramic substrate 102 and a donor semiconductor wafer 120. The glass or glass-ceramic substrate 102 and the donor semiconductor wafer 120 are bonded using any method recognized in the art, such as bond formation, melting, and adhesion.

ガラスまたはガラス・セラミック基板102およびドナー半導体ウエハ120を結合する前に、ドナー半導体ウエハ120は露出した注入面121を含む。ドナー半導体ウエハ120の注入面121は、イオン注入工程に供されて、剥離層122を画成する断面に脆弱な薄片125を生じる。脆弱な薄片125は、実質的に、X−Yの直交する軸によって画成される基準面(どこでもありうるため、図示せず)に平行に位置する。X軸は図2Aに左から右に示され、Y軸はページ内へとX軸と直交する(よって図示せず)。   Prior to bonding the glass or glass-ceramic substrate 102 and the donor semiconductor wafer 120, the donor semiconductor wafer 120 includes an exposed implant surface 121. The implantation surface 121 of the donor semiconductor wafer 120 is subjected to an ion implantation process to produce a fragile flake 125 in the cross section that defines the release layer 122. The fragile flakes 125 are located substantially parallel to a reference plane (which can be anywhere, not shown) defined by XY orthogonal axes. The X axis is shown from left to right in FIG. 2A, and the Y axis is orthogonal to the X axis into the page (and thus not shown).

ドナー半導体ウエハ120は、ドナー半導体ウエハ120からの剥離層122の分離の特徴が有向的および/または一時的に制御可能になるように、イオン注入工程の前、間、または後に空間的変動工程に供される。本発明を動作のいずれかの理論に限定することは意図しないが、これらの有向的および/または一時的な制御性は、結果的に、剥離層122およびドナー半導体ウエハ120(分離後)におけるより滑らかな露出表面などの分離の特徴を改善しうると考えられる。これらの有向的および/または一時的な制御性は、例えば、脆弱な薄片125によって画成された主要な亀裂面にある、剥離層122およびドナー半導体ウエハ120の露出表面のエッジの生成を改善するなど、結果として、エッジの特徴の改善を生じうると考えられる。   The donor semiconductor wafer 120 is subjected to a spatial variation process before, during or after the ion implantation process so that the separation characteristics of the release layer 122 from the donor semiconductor wafer 120 can be directed and / or temporarily controlled. To be served. While not intending to limit the invention to any theory of operation, these directed and / or temporary controllability results in release layer 122 and donor semiconductor wafer 120 (after separation). It is believed that separation characteristics such as a smoother exposed surface can be improved. These directed and / or temporary controllability improves, for example, the generation of the release layer 122 and the exposed surface edge of the donor semiconductor wafer 120 at the major crack surface defined by the fragile flakes 125. As a result, it may be possible to improve the edge characteristics.

ドナー半導体ウエハ120からの剥離層122の分離についての有向的および/または一時的に制御可能な特徴は、脆弱な薄片125のXおよびY軸のうち少なくとも一方にわたり、1つ以上のパラメータを空間的に変化させるなど、多くの方法で達成されうる。パラメータは、次のうちの1つ以上を、単独でまたは組み合わせて含みうる:(i)前記イオン注入工程から得られた核生成部位の密度;(ii)注入面121(または基準面)からの脆弱な薄片125の深さ;(iii)注入面121を通じて少なくとも脆弱な薄片125に人工的に作られた損傷位置(例えば、止まり穴);および(iv)欠陥部位の核生成および/または、温度勾配を用いた、脆弱な薄片125全体にわたる圧力上昇。   A directed and / or temporarily controllable feature for separation of the release layer 122 from the donor semiconductor wafer 120 is a spatial parameter that spans at least one of the X and Y axes of the fragile flake 125. Can be achieved in many ways, such as changing The parameters may include one or more of the following, alone or in combination: (i) density of nucleation sites obtained from said ion implantation step; (ii) from implantation surface 121 (or reference surface). The depth of the fragile flake 125; (iii) an artificially created damage location (eg, blind hole) through the injection surface 121 to at least the fragile flake 125; and (iv) nucleation and / or temperature of the defect site. Pressure rise across the fragile flake 125 using a gradient.

図2A〜2Bに矢印Aで示すように、ドナー半導体ウエハ120からの剥離層122の分離の有向的および/または一時的に制御可能な特徴は、結果として、時間の関数として、脆弱な薄片125の1つの点、エッジ、および/または領域から他の点、エッジ、および/または領域への分離の伝播を生じる。これは、一般に次のように達成される:最初に、上述のように、脆弱な薄片125にわたり、1つ以上のパラメータを空間的に変化させ、次に、ドナー半導体ウエハ120を、これらの点、エッジ、および/または領域から、脆弱な薄片125における分離を開始するのに十分な温度へと上昇させる。その後、ドナー半導体ウエハ120を、脆弱な薄片125にわたり、空間的変動パラメータの関数として、さらなる分離を継続するのに十分な温度まで、実質的に有向的に脆弱な薄片125に沿って、上昇させる。変動パラメータは、上昇温度の時間−温度プロファイルが約数秒であることが好ましく、脆弱な薄片125に沿った分離の伝播は少なくとも1秒より長く生じる。   As shown by arrows A in FIGS. 2A-2B, the directed and / or temporarily controllable feature of separation of the release layer 122 from the donor semiconductor wafer 120 results in a fragile flake as a function of time. Propagation of separation from one point, edge, and / or region of 125 to another point, edge, and / or region. This is generally achieved as follows: First, as described above, one or more parameters are spatially varied across the fragile flake 125, and then the donor semiconductor wafer 120 is moved to these points. , From the edges and / or regions to a temperature sufficient to initiate separation in the fragile flakes 125. Thereafter, the donor semiconductor wafer 120 is raised along the fragile flake 125 along the substantially directed fragile flake 125 to a temperature sufficient to continue further separation as a function of spatial variation parameters. Let The variation parameter preferably has an elevated temperature time-temperature profile of about a few seconds, and the propagation of separation along the fragile flake 125 occurs for at least longer than one second.

図3A〜3Cについて言及すると、脆弱な薄片125にわたる1つ以上のパラメータの空間的変化に関してさらに詳細に図示されている。図3Aは、注入面121を通過して示されている、ドナー半導体ウエハ120の上面図である。X軸における陰影の変化は、パラメータにおける空間的変動(例えば、核生成部位の密度、部位内の圧力、核生成の程度、人工的に作られた損傷部位(穴)の分布、注入深度など)を表している。図示する例では、1つ以上のパラメータは、X軸の1つのエッジ130Aからドナー半導体ウエハ120の反対側のエッジ130B(およびその脆弱な薄片125)の方向に変化し、またその逆も成り立つ。   Referring to FIGS. 3A-3C, more details regarding the spatial variation of one or more parameters across the fragile flake 125 are illustrated. FIG. 3A is a top view of the donor semiconductor wafer 120 shown through the implantation surface 121. Changes in shading on the X axis are spatial variations in parameters (eg, density of nucleation sites, pressure within the site, degree of nucleation, distribution of artificially created damaged sites (holes), injection depth, etc.) Represents. In the illustrated example, one or more parameters change from one edge 130A of the X axis to the opposite edge 130B of donor semiconductor wafer 120 (and its fragile flake 125), and vice versa.

図3Bを参照すると、分離パラメータのグラフは、X軸の関数として、例えば脆弱な薄片125内の核生成部位の密度などの断面プロファイルを示している。代替として、または加えて、分離パラメータは、それぞれX軸、空間計量の関数として、核生成部位内の圧力、核生成の程度、人工的に作られた損傷部位(穴)の分布などのうち1つ以上を表して差し支えない。図3Cを参照すると、分離パラメータのグラフは、X軸の関数として、例えば脆弱な薄片125の深さ(例えばイオン注入深度に対応する)の断面プロファイルを表している。   Referring to FIG. 3B, the separation parameter graph shows a cross-sectional profile as a function of the X-axis, such as the density of nucleation sites in the fragile flake 125, for example. Alternatively or additionally, the separation parameter can be one of the following: pressure in the nucleation site, degree of nucleation, distribution of artificially created damage sites (holes), etc. It can represent more than one. Referring to FIG. 3C, the separation parameter graph represents, for example, a cross-sectional profile of the fragile flake 125 depth (eg, corresponding to ion implantation depth) as a function of the X-axis.

本発明を動作の理論のいずれかに限定することは意図されていないが、エッジ130Aからエッジ130Bの方向への分離の伝播(破線の矢印で示す)は、核生成部位の密度がエッジ130Aにおいて比較的高い場合に生じ、エッジ130Bの方向への空間的位置での核生成部位の低い密度まで低減すると考えられる。この理論はまた、核生成部位内のガス圧、分離前の核生成部位の結合の程度、および、人工的に作られた損傷部位(穴)の分布など、他のパラメータに関連して適用できると考えられる。しかしながら、脆弱な薄片125の深さに関連するパラメータに関しては、エッジ130Bからエッジ130Aへの分離の伝播(実線の矢印によって示される)は、実質的に低い深さが脆弱な薄片125の最初のエッジ130Bに沿って存在する場合、および、比較的高い深さがエッジ130Aの方向への連続的なさらなる距離で存在する場合に生じると考えられる。   Although it is not intended to limit the invention to any of the theory of operation, the propagation of separation in the direction of edge 130A to edge 130B (shown by the dashed arrows) indicates that the density of nucleation sites is at edge 130A. It occurs when it is relatively high, and is believed to reduce to a low density of nucleation sites at spatial locations in the direction of edge 130B. This theory can also be applied in relation to other parameters such as the gas pressure in the nucleation site, the degree of binding of the nucleation site before separation, and the distribution of artificially created damage sites (holes). it is conceivable that. However, with respect to parameters related to the depth of the fragile flake 125, the propagation of separation from the edge 130B to the edge 130A (shown by the solid arrow) is the first of the flakes 125 where the substantially lower depth is weak. It is believed to occur when present along edge 130B and when a relatively high depth exists at a continuous further distance in the direction of edge 130A.

図4A〜4Cについて言及すると、脆弱な薄片125にわたる、1つ以上のパラメータの空間的変化に関連してさらなる詳細が示されている。図は、注入面121を通して見られるドナー半導体ウエハ120の上面図を示している。XおよびY軸における陰影の変化は、この場合も核生成部位の密度、部位内の圧力、核生成の程度、人工的に作られた損傷部位(穴)の分布、注入深度などのパラメータにおける空間的変動を表している。図示する各事例において、パラメータは、X軸およびY軸の両方において、空間的に変動する。   With reference to FIGS. 4A-4C, further details are shown in connection with the spatial variation of one or more parameters across the fragile flake 125. The figure shows a top view of the donor semiconductor wafer 120 seen through the implantation surface 121. Again, the change in shading in the X and Y axes is a space in parameters such as density of nucleation sites, pressure in the site, degree of nucleation, distribution of artificially created damaged sites (holes), depth of injection, etc. This represents a dynamic fluctuation. In each case shown, the parameters vary spatially on both the X and Y axes.

図4Aを特に参照すると、陰影は、2つのエッジ130A、130Dから開始して他のエッジ130B、130Cの方向に向かい、X軸およびY軸の両方における連続的なさらなる距離において変化する、パラメータの空間的変化を表しうる。上述の議論と一致して、核生成部位の密度のパラメータを考慮するとき、より高密度がエッジ130A、130Dで始まる場合に、分離の伝播(破線の矢印で示す)は、エッジ130A、130Dの隅部からウエハ120の中心に向かって、および他のエッジ130B、130Cに向かって、放射状に広がると考えられる。この理論は、また、核生成部位内のガス圧、分離前の核生成部位の融合の程度、および、人工的に作られた損傷部位(穴)の分布などの他のパラメータに関連して適用できると考えられる。しかしながら、脆弱な薄片125の深さに関連したパラメータに関しては、分離の伝播(実線の矢印で示す)は、より浅い深さがエッジ130B、130Cに沿って開始される場合に、エッジ130B、130Cの隅部からウエハ120の中心に向かって、および他のエッジ130A、130Dに向かって、放射状に広がると考えられる。   With particular reference to FIG. 4A, the shading starts from two edges 130A, 130D and proceeds in the direction of the other edges 130B, 130C and varies over successive further distances in both the X and Y axes. Can represent spatial changes. Consistent with the discussion above, when considering the density parameter of the nucleation site, the propagation of separation (shown by the dashed arrows) is higher for the edges 130A, 130D when the higher density begins at the edges 130A, 130D. It is considered that it spreads radially from the corner toward the center of the wafer 120 and toward the other edges 130B and 130C. This theory is also applied in relation to other parameters such as gas pressure within the nucleation site, degree of fusion of the nucleation site prior to separation, and the distribution of artificially created damage sites (holes). It is considered possible. However, with respect to parameters related to the depth of the fragile flake 125, the propagation of separation (indicated by solid arrows) will cause the edges 130B, 130C when a shallower depth is initiated along the edges 130B, 130C. From the corners of the wafer 120 toward the center of the wafer 120 and toward the other edges 130A and 130D, it is considered that they spread radially.

図4Bおよび4Cを特に参照すると、陰影は、すべてのエッジ130から開始し、ドナー半導体ウエハ120の中心に向かって変化する、パラメータの空間的変化を表していて差し支えなく、逆もまた同様である。   With particular reference to FIGS. 4B and 4C, the shading can represent a spatial change in parameters that starts at all edges 130 and changes toward the center of the donor semiconductor wafer 120, and vice versa. .

X軸およびY軸の一方または両方において、脆弱な薄片125にわたるイオン注入から得られる核生成部位の密度の空間的変化の特定のパラメータについて、さらなる詳細を提供する。これらの空間的変動を達成するためにどんな技術が用いられようとも、核生成部位の最高密度は約5×105部位/cm2の脆弱な薄片125の1つ以上のエッジ、点、または領域に存在し、核生成部位の最小密度は約5×104部位/cm2の脆弱な薄片125において、そこから間隔をあけて存在することが好ましい。別の方法におけるバリエーションから判断すると、核生成部位の最高密度と核生成部位の最低密度の差は約10倍までの間であろう。 Further details are provided on specific parameters of the spatial variation in density of nucleation sites resulting from ion implantation across the fragile flake 125 in one or both of the X and Y axes. Whatever technique is used to achieve these spatial variations, the highest density of nucleation sites is about 5 × 10 5 sites / cm 2 of one or more edges, points, or regions of the fragile flake 125 Preferably, the nucleation sites have a minimum density of about 5 × 10 4 sites / cm 2 of fragile flakes 125 spaced from them. Judging from variations in other methods, the difference between the highest density of nucleation sites and the lowest density of nucleation sites will be up to about 10 times.

本発明の1つ以上の態様によれば、脆弱な薄片125内の核生成部位の密度は、イオン注入工程の用量を変化させることによって空間的に変動しうる。背景の目的で、脆弱な薄片125(したがって剥離層122)は、注入面121を1つ以上のイオン注入工程に供することによって生じる。これに関連して用いられうる多数のイオン注入技術、機械などが存在するが、適切な方法の1つは、ドナー半導体ウエハ120の注入面121が水素イオン注入工程に供され、ドナー半導体ウエハ120における剥離層122の生成が少なくとも開始されることを示している。   According to one or more aspects of the present invention, the density of nucleation sites within the fragile flake 125 can be spatially varied by changing the dose of the ion implantation process. For background purposes, the fragile flake 125 (and thus the release layer 122) is created by subjecting the implantation surface 121 to one or more ion implantation steps. There are a number of ion implantation techniques, machines, etc. that can be used in this context, but one suitable method is that the implantation surface 121 of the donor semiconductor wafer 120 is subjected to a hydrogen ion implantation process and the donor semiconductor wafer 120. It shows that the generation of the release layer 122 at least starts.

図5Aを参照すると、注入したイオンの用量を変化させることによって、脆弱な薄片125の核生成部位の密度の空間的変化に使用するために修正されうる、Axcelis NV−10型のバッチ注入機の簡略図が示されている。   Referring to FIG. 5A, an Axcelis NV-10 type batch implanter that can be modified for use in spatially varying the density of nucleation sites in the fragile flake 125 by changing the dose of implanted ions. A simplified diagram is shown.

この事例では長方形のタイルである多重ドナー半導体ウエハ120は付随的なイオンビーム202(ページの方向に向いた)に対し、プラテン200上に固定半径で方位角的に分散されうる。プラテン200の回転は擬似Xスキャン(pseudo-X-scan)(dX/dt)を提供するが、プラテン200全体の機械的移動はYスキャン(dY/dt)を提供する。擬似X線スキャン(pseudo-X-scan)という用語は、小半径のプラテン200では、Xスキャンは、より大きい半径のプラテン200と比較して、幾らか多く曲がっており、よってこのような回転するプラテン200では完全なストレートスキャンは得られないことから、用いられる。Xスキャン速度および/またはYスキャン速度の調節は、結果的に、用量における空間的変動を生じる。イオンビーム202がプラテン200の中心に向かって半径方向に移動する際のYスキャン速度の増大は、従来、均一な用量を確実にするために用いられてきた。実際、当技術分野における従来の考え方は、空間的に均一な用量を達成することであり、ドナー半導体ウエハ120に対する角速度はプラテン200の中心に近づくにつれて低下することから、Yスキャン速度は、対応して増加させなければならない。しかしながら、本発明によれば、空間的に変化する用量は、従来のスキャンプロトコルを行わずに達成されて、例えば、図3Aおよび4Aのパターンを生じうる。例えば、イオンビーム202がプラテン200の中心に向かって半径方向に移動する際に、Yスキャン速度を均一にしておく。あるいは、イオンビーム202がプラテン200の中心に向かって半径方向に移動する際に、Yスキャン速度を低下させることもできよう。当業者は、本明細書の開示から他の可能性を認識するであろう。別の方法は、スキャン速度および位置の関数として、ビームエネルギーを変化させることである。これらの変化は、ソフトウェアにおける注入機の制御アルゴリズムの修正、制御ソフトウェア間の電子インターフェース、および、エンドステーションドライブ、または他の機械的修正をすることで達成されうる。   The multi-donor semiconductor wafer 120, which in this case is a rectangular tile, can be azimuthally distributed with a fixed radius on the platen 200 relative to the accompanying ion beam 202 (facing the page). The rotation of the platen 200 provides a pseudo-X-scan (dX / dt), while the mechanical movement of the entire platen 200 provides a Y-scan (dY / dt). The term pseudo-X-scan means that in a small radius platen 200, the X scan is somewhat bent compared to a larger radius platen 200 and thus rotates like this. The platen 200 is used because a complete straight scan cannot be obtained. Adjustment of the X scan rate and / or Y scan rate results in spatial variation in dose. Increasing the Y scan speed as the ion beam 202 moves radially toward the center of the platen 200 has traditionally been used to ensure a uniform dose. In fact, the conventional idea in the art is to achieve a spatially uniform dose, and since the angular velocity for the donor semiconductor wafer 120 decreases as it approaches the center of the platen 200, the Y scan rate is corresponding. Must be increased. However, according to the present invention, spatially varying doses can be achieved without a conventional scanning protocol, resulting in, for example, the patterns of FIGS. 3A and 4A. For example, when the ion beam 202 moves in the radial direction toward the center of the platen 200, the Y scan speed is made uniform. Alternatively, the Y scan speed could be reduced as the ion beam 202 moves radially toward the center of the platen 200. Those skilled in the art will recognize other possibilities from the disclosure herein. Another method is to change the beam energy as a function of scan speed and position. These changes can be achieved by modifying the injector control algorithm in software, the electronic interface between the control software, and the end station drive, or other mechanical modifications.

図5Bを参照すると、注入したイオンの用量を変化させることによる、脆弱な薄片125の核生成部位の密度の空間的変化に使用するために修正されうる、単一基板のX−Y注入機の簡略図が示されている。この事例では、電子ビーム202は、機械的な基板スキャン(図5Aのもの)よりもはるかに早くスキャンする。この場合も、当技術分野における従来の考え方は、空間的に均一な用量を達成し、均一な用量が達成されるように、XおよびYのスキャン速度およびビームエネルギーを設定することである。この場合も、空間的に変化する用量は、従来のスキャンプロトコルを行わずに達成されうる。注入用量における顕著な空間的変動は、変数XおよびYのスキャン速度および/またはビームエネルギーの多数の組合せを通じて達成されうる。1変数または2変数の勾配は、例えば、図3A、4A、4Bおよび4Cのパターンを生じるこれらのバリエーションを通じて、垂直または水平に、生じうる。   Referring to FIG. 5B, a single substrate XY implanter that can be modified for use in spatial variation in the density of nucleation sites in the fragile flake 125 by varying the dose of implanted ions. A simplified diagram is shown. In this case, the electron beam 202 scans much faster than a mechanical substrate scan (of FIG. 5A). Again, the conventional idea in the art is to achieve a spatially uniform dose and set the X and Y scan rates and beam energy so that a uniform dose is achieved. Again, spatially varying doses can be achieved without performing conventional scanning protocols. Significant spatial variation in the injected dose can be achieved through multiple combinations of scan rates and / or beam energy of variables X and Y. Univariate or bivariate slopes can occur, for example, vertically or horizontally through these variations resulting in the patterns of FIGS. 3A, 4A, 4B and 4C.

図5Cを参照すると、イオンシャワー技術に従った注入機の簡略図が示されている。リボンビーム204は拡張したイオン源から生じる。従来の技術によれば、単一の均一な速度スキャンは(直交する方向における均一なビームエネルギーに比例して)、従来の理想、すなわち、空間的に均一な用量を達成することができる。しかしながら、本発明のさまざまな態様によれば、1変数の勾配(例えば、図3Aを90度回転させたもの)は、リボンビーム204を通したドナー半導体ウエハ120の機械的スキャン速度におけるバリエーションを通じて生成されうる。リボンビーム204に対するいくらかの角度によるドナー半導体ウエハ120のひねりを、機械的スキャン速度におけるバリエーションと組み合わせて、図4Aのものと同様の方法で用量の空間的変動を生成しうる。代替として、または加えて、ビーム源に沿った空間的に変化するビーム電流は、スキャン方向に直交する勾配を提供し、追加の自由角度を提供して、対象とする空間的に変化する用量を生成するであろう。   Referring to FIG. 5C, a simplified diagram of an implanter according to the ion shower technique is shown. Ribbon beam 204 originates from an expanded ion source. According to the prior art, a single uniform velocity scan (proportional to uniform beam energy in orthogonal directions) can achieve the conventional ideal, i.e. spatially uniform dose. However, according to various aspects of the present invention, a univariate gradient (eg, 90 degrees rotated of FIG. 3A) is generated through variations in the mechanical scan speed of the donor semiconductor wafer 120 through the ribbon beam 204. Can be done. The twist of the donor semiconductor wafer 120 by some angle relative to the ribbon beam 204 can be combined with variations in mechanical scan speed to produce a spatial variation in dose in a manner similar to that of FIG. 4A. Alternatively or additionally, the spatially varying beam current along the beam source provides a gradient orthogonal to the scan direction and provides an additional free angle to provide a spatially varying dose of interest. Will generate.

用量におけるバリエーションを達成するために用いられる特定の注入技術に関係なく、および、最高用量の位置(例えば、1つ以上の初期エッジ、初期点、または初期領域に沿った)に関係なく、実質的に最高の用量は、原子/cm2の単位における一部の望ましい範囲内にあり、XおよびY軸のうち少なくとも一方におけるそこからの最小用量は、原子/cm2の単位における一部の他の望ましい範囲内にある。最高用量と最小用量の差異は、約3倍の最大許容差を伴って、約10〜30%でありうる。一部の用途では、少なくとも約20%の差異が重要であることがわかった。 Substantially independent of the particular infusion technique used to achieve variation in dose and regardless of the location of the highest dose (eg, along one or more initial edges, initial points, or initial regions) The highest dose is within some desirable range in units of atoms / cm 2 , and the minimum dose therefrom in at least one of the X and Y axes is some other in units of atoms / cm 2 . Within the desired range. The difference between the highest dose and the lowest dose can be about 10-30% with a maximum tolerance of about 3 times. In some applications, a difference of at least about 20% has been found to be important.

本発明の1つ以上のさらなる態様によれば、脆弱な薄片125内の核生成部位の密度は、脆弱な薄片125を実質的に均一な分布で達成するために、実質的に均一な方法で第1のイオン種を注入することによって空間的に変化させて差し支えない。その後、ドナー半導体ウエハ120は、実質的に不均一な方法で第2のイオン種を注入されうる。不均一な注入は、第2のイオン種が脆弱な薄片125への原子の移動を生じ、結果的に脆弱な薄片125にわたる核生成部位の空間的密度変化を生じるように、達成される。   According to one or more further aspects of the present invention, the density of nucleation sites within the fragile flake 125 is determined in a substantially uniform manner to achieve the fragile flake 125 in a substantially uniform distribution. The first ionic species may be spatially changed by implantation. Thereafter, the donor semiconductor wafer 120 can be implanted with a second ion species in a substantially non-uniform manner. The non-uniform implantation is accomplished such that the second ionic species results in the transfer of atoms to the fragile flake 125, resulting in a spatial density change of the nucleation sites across the fragile flake 125.

例として、第1のイオン種は水素イオンであって差し支えなく、第2のイオン種はヘリウムイオンでありうる。   As an example, the first ionic species can be hydrogen ions and the second ionic species can be helium ions.

不均一な注入は、本明細書に後述する、または他の供給源から得られる、上述の技術を用いて行って差し支えない。例えば、第2のイオン種の用量は空間的に変化しうる。第2のイオン種(Heイオンなど)の用量の変化は、第2のイオン種の第1のイオン種の位置へのその後の不均一な移動を生じ、それによって核生成部位の不均一な密度を達成する。この変化は、恐らくは、プレートレットの圧力も変化させるが、これは有益でありうる。   Non-uniform implantation can be performed using the techniques described above, as described later herein, or obtained from other sources. For example, the dose of the second ionic species can vary spatially. Changing the dose of a second ionic species (such as He ions) results in a subsequent non-uniform migration of the second ionic species to the location of the first ionic species, thereby causing a non-uniform density of nucleation sites. To achieve. This change probably also changes the platelet pressure, which can be beneficial.

あるいは、第2のイオン種の不均一な注入は、ドナー半導体ウエハ120にわたり、第2のイオン種を空間的に変化する深さまで注入することを含みうる。均一な深さにイオン注入する任意の既知の技術は、不均一な深さプロファイルを達成するために、本明細書の教示にしたがって、当業者によって修正されて差し支えない。背景として、HeイオンはHよりも深く、例えば2倍以上深く注入することができることが知られている。ウエハ温度が上昇すると、Heイオンの大部分は、より浅いHイオン注入部位へと移動し、後の分離のためのガス圧を提供する。本発明の最初の態様によれば、より深く埋まったHeによって生じた損傷は、ドナー半導体ウエハ120の浅いHイオン注入からは離れた深さに位置し、そこに一定時間内に到達するHeイオンの数はどんどん少なくなる。あまり深く注入されていないHeイオンについては逆のことが言え、脆弱な薄片125にわたる核生成部位の空間変化密度を生じる。   Alternatively, the non-uniform implantation of the second ionic species can include implanting the second ionic species across the donor semiconductor wafer 120 to a spatially varying depth. Any known technique for ion implantation to a uniform depth can be modified by those skilled in the art in accordance with the teachings herein to achieve a non-uniform depth profile. As a background, it is known that He ions can be implanted deeper than H, for example, twice or more deeply. As the wafer temperature increases, most of the He ions move to the shallower H ion implantation site, providing a gas pressure for later separation. According to the first aspect of the present invention, the damage caused by the deeper buried He is located at a depth away from the shallow H ion implantation of the donor semiconductor wafer 120 and reaches it within a certain time. The number of will decrease. The opposite is true for He ions that are not implanted too deep, resulting in a spatial variation density of nucleation sites across the fragile flake 125.

理論的には、核生成部位の空間的に変動した密度は、第1および第2のイオン種の順番(例えば、最初にHeを注入するかHを注入するか)に関係なく達成されうるが、多重イオン注入工程の順番は、所望の結果の一因となりうる。実際、密度が空間的に変化すると同時に、注入順も、イオン種に応じて、密度における全般的な影響を有しうる。多くの熟練した技術者にとって直感に反して、かつ、驚くべきことに、最初にHを注入すると、核生成部位がより多く発生することが判明した。所定の用量では、HeはHイオンの約10倍の損傷を生じることが熟練した技術者に認識されている。しかしながら、Heイオンによって発生する損傷(空孔および格子間の半導体原子、またはフレンケル対)は、室温であっても急速に自己焼きなましすることに留意すべきである。よって、He損傷のすべてではないが、ほとんどが、修復される。Hイオンは、他方では、Si原子などの半導体原子と結合し(Si−H結合を形成)、生じた損傷を安定化する。Heの注入前にHが存在する場合には、核生成部位がさらに生じる。  Theoretically, a spatially varied density of nucleation sites can be achieved regardless of the order of the first and second ion species (eg, whether He is implanted first or H is implanted). The order of the multiple ion implantation steps can contribute to the desired result. In fact, at the same time that the density varies spatially, the implantation order can also have a general effect on the density, depending on the ion species. Intuitively and surprisingly for many skilled technicians, it has been found that the initial implantation of H produces more nucleation sites. It is recognized by skilled technicians that at a given dose, He causes about 10 times more damage than H ions. However, it should be noted that damage caused by He ions (vacancies and interstitial semiconductor atoms, or Frenkel pairs) rapidly self-anneal even at room temperature. Thus, most if not all of the He damage is repaired. H ions, on the other hand, bind to semiconductor atoms such as Si atoms (form Si—H bonds) and stabilize the resulting damage. If H is present prior to He injection, additional nucleation sites are generated.

図6A〜6Bを参照すると、核生成部位の密度における空間的変動を達成するのに適しているであろうさらなる例が示されている。この実施例では、図6Aに示すように、核生成部位の密度における空間的変動は、イオン注入工程の間に、イオンビームのビーム角度を調整することによって達成される。ビーム角度は多くの方法で調整されうるが、これらの方法の1つは、図6Aに示すようにイオンビーム(例えば、ドットビーム202)に対してドナー半導体ウエハ120を傾斜させることである。ドナー半導体ウエハ120は、幅(ページの左右)、深さ(ページ内へ)および高さ(ページの上下)を有する。幅および深さはXおよびY軸を規定し、高さは、注入面121に垂直な縦軸Loを規定しうる。ドナー半導体ウエハ120は、イオン注入工程の間、その縦軸Loがイオン注入ビームの方向軸(実線の矢印で示す)に関してある角度Φになるように傾斜している。角度Φは、約1〜45度でありうる。   With reference to FIGS. 6A-6B, there is shown a further example that may be suitable to achieve a spatial variation in the density of nucleation sites. In this example, as shown in FIG. 6A, spatial variation in the density of nucleation sites is achieved by adjusting the beam angle of the ion beam during the ion implantation process. Although the beam angle can be adjusted in many ways, one of these methods is to tilt the donor semiconductor wafer 120 with respect to the ion beam (eg, dot beam 202) as shown in FIG. 6A. The donor semiconductor wafer 120 has a width (left and right of the page), depth (into the page) and height (up and down of the page). The width and depth can define the X and Y axes, and the height can define the longitudinal axis Lo perpendicular to the injection surface 121. During the ion implantation process, the donor semiconductor wafer 120 is inclined such that its longitudinal axis Lo is at an angle Φ with respect to the direction axis of the ion implantation beam (indicated by a solid arrow). The angle Φ can be about 1 to 45 degrees.

傾斜条件下、ビーム源が位置Aから位置Bまでスキャンする際に、ビーム202の幅Wはドナー半導体ウエハ120の注入面121において幅Waから幅Wbへと変化し、逆もまた同様である。幅Wにおける変化は、スキャン方向においてイオン注入から得られる核生成部位の密度変化の一因となる(XおよびY軸のうち少なくとも一方に沿って変化するように設定されうる)。   As the beam source scans from position A to position B under tilt conditions, the width W of the beam 202 changes from width Wa to width Wb at the implantation surface 121 of the donor semiconductor wafer 120, and vice versa. The change in the width W contributes to the density change of the nucleation site obtained from ion implantation in the scan direction (can be set to change along at least one of the X and Y axes).

注入ビーム202は、同一の(正)電荷を有する、水素イオンを含みうる。同一の電荷を有する粒子は互いに反発し合うことから、ビーム202はイオン源からの距離が離れるにつれて(位置A)幅広になり、イオン源からの距離が短ければ狭くなる(位置B)。位置Bにおけるさらに集束した(狭い幅Wb)イオンビームは、位置Aにおける集束の程度が低い(広い幅Wa)イオンビームよりも、ドナー半導体ウエハ120の局部を高度に加熱する。高温下では、水素イオンはこれら局部からさらに拡散し、他の領域と比較して水素イオンの割合が低いままになる。図6Bに示すように、これは、ドナー半導体ウエハ120の脆弱な薄片125において、水素(および核生成部位の密度)の横方向に不均一な分布を生じる結果となる。   The implantation beam 202 can include hydrogen ions having the same (positive) charge. Since particles having the same charge repel each other, the beam 202 becomes wider as the distance from the ion source increases (position A), and becomes narrower when the distance from the ion source is short (position B). The more focused (narrow width Wb) ion beam at position B heats the local area of donor semiconductor wafer 120 more than the less focused (wide width Wa) ion beam at position A. Under high temperatures, hydrogen ions diffuse further from these localities and the proportion of hydrogen ions remains low compared to other regions. As shown in FIG. 6B, this results in a non-uniform distribution of hydrogen (and the density of nucleation sites) in the lateral direction in the fragile flake 125 of the donor semiconductor wafer 120.

核生成部位の密度における同様の空間的変動は、ビーム源の角度の調整または、イオンビーム202の視準を調整するための既知の機構の一部の取り込みによって達成して差し支えない。   Similar spatial variations in nucleation site density may be achieved by adjusting the angle of the beam source or incorporating some of the known mechanisms for adjusting the collimation of the ion beam 202.

核生成部位の密度における空間的変動の達成に適したさらなる技術は、2段階イオン注入工程の採用である。最初のイオン注入は、第2のイオン種を引き付ける効果を有するイオンを注入するために行われる。その後、第2のイオン種が注入される。第1のイオン種は、本明細書で上述のまたは後述する適切な技術のいずれかを用いて、空間的に不均一な方法で注入される。よって、第2のイオン種が注入され、第1の種の方へと移動する際に、得られた脆弱な薄片125は核生成部位の不均一な密度を示す。   A further technique suitable for achieving spatial variation in the density of nucleation sites is the use of a two-step ion implantation process. The first ion implantation is performed to implant ions having an effect of attracting the second ion species. Thereafter, a second ion species is implanted. The first ionic species is implanted in a spatially non-uniform manner using any of the appropriate techniques described herein above or below. Thus, when the second ion species is implanted and moves toward the first species, the resulting fragile flake 125 exhibits a non-uniform density of nucleation sites.

例えば、第1のイオン種は、シリコンのドナー半導体ウエハ120に注入するためのケイ素イオンの使用など、ドナー半導体ウエハ120の材料に基づいていて差し支えない。このようなSiイオンは、水素イオンなどの第2のイオン種を捕捉する性質を有しうる。上述のように、Hイオンは、Si原子などの一部の半導体原子と結合して、Si−H結合を形成する。例として、シリコン・イントゥ・シリコン(silicon-into-silicon)注入は、その開示全体が参照することによって本明細書に援用される、米国特許第7,148,124号明細書に記載されるように当技術分野で既知の用量およびエネルギーで行って差し支えない。しかしながら、先行技術とは異なり、捕捉するイオン種の空間密度分布(この事例ではSi)は、不均一である(例えば、ドナー半導体ウエハ120の一方のエッジで最大であり、反対のエッジでは最小である、または本明細書で論じた他のバリエーション)。次に、均一な分布となりうる、水素などの第2のイオン種が注入される。ドナー半導体ウエハ120の脆弱な薄片125に残る水素の量は、2つの因子に応じて決まるであろう:(1)第2のイオン種である水素を捕捉することができる部位の集中分布、および(2)利用可能な水素(注入された水素で注入用量から残っているもの)。   For example, the first ionic species can be based on the material of the donor semiconductor wafer 120, such as the use of silicon ions to implant the silicon donor semiconductor wafer 120. Such Si ions may have a property of capturing a second ionic species such as hydrogen ions. As described above, H ions are bonded to some semiconductor atoms such as Si atoms to form Si—H bonds. By way of example, silicon-in-silicon implantation is described in US Pat. No. 7,148,124, the entire disclosure of which is hereby incorporated by reference. Can be performed at doses and energies known in the art. However, unlike the prior art, the spatial density distribution of trapped ion species (Si in this case) is non-uniform (eg, maximum at one edge of donor semiconductor wafer 120 and minimum at the opposite edge). Other variations discussed or discussed herein). Next, a second ion species, such as hydrogen, that can be uniformly distributed is implanted. The amount of hydrogen remaining in the fragile flake 125 of the donor semiconductor wafer 120 will depend on two factors: (1) a concentrated distribution of sites capable of capturing the second ion species, hydrogen, and (2) Available hydrogen (injected hydrogen remaining from the injected dose).

イオン種の不均一な空間分布は、同様の結果を達成するために、逆にしてもよいことに留意されたい。例えば、第1のイオン種を均一に注入した後、第2のイオン種を不均一に注入する。あるいは、両方の注入が空間的に不均一であってもよい。脆弱な薄片125内における第2のイオン種(例えば、水素)の不均一な分布は、水素の最高濃度の点、エッジまたは領域を生じ、これは、言い換えれば、亀裂が開始される最低温度の位置である。   Note that the non-uniform spatial distribution of ionic species may be reversed to achieve similar results. For example, after the first ionic species are uniformly implanted, the second ionic species are non-uniformly implanted. Alternatively, both injections may be spatially non-uniform. The non-uniform distribution of the second ionic species (eg, hydrogen) within the fragile flake 125 results in the highest concentration point, edge or region of hydrogen, which in other words is the lowest temperature at which cracking begins. Position.

この場合も、図2A−2Bを参照すると、矢印Aは、ドナー半導体ウエハ120からの剥離層122の分離の有向的および/または一時的に制御可能な特徴を示しており、ここで、脆弱な薄片125の1つの点、エッジ、および/または領域から他の点、エッジ、および/または領域に伝播する分離が、時間の関数として達成される。核生成部位の密度の空間的変動との関連で、ドナー半導体ウエハ120は、最高密度の点、エッジ、および/または領域から脆弱な薄片125における分離を開始するのに十分な温度にまで上昇される。シリコンにおける高濃度の水素は、350℃以下の温度で分離可能にするが、低濃度の水素を含むシリコンは450℃以上などの高温で分離することが分かった。ドナー半導体ウエハ120は、脆弱な薄片125にわたり、密度の空間的変動の関数として、さらなる分離を継続するのに十分な温度まで、実質的に有向的に脆弱な薄片125に沿って、上昇される。   Again, referring to FIGS. 2A-2B, arrow A illustrates a directed and / or temporarily controllable feature of separation of the release layer 122 from the donor semiconductor wafer 120, where fragile Separation propagating from one point, edge, and / or region of a thin flake 125 to another point, edge, and / or region is achieved as a function of time. In the context of spatial variation in the density of nucleation sites, the donor semiconductor wafer 120 is raised to a temperature sufficient to initiate separation in the fragile flakes 125 from the highest density points, edges, and / or regions. The It was found that high-concentration hydrogen in silicon can be separated at a temperature of 350 ° C. or lower, while silicon containing low-concentration hydrogen is separated at a high temperature such as 450 ° C. or higher. The donor semiconductor wafer 120 is raised over the fragile flake 125 along the substantially directed fragile flake 125 to a temperature sufficient to continue further separation as a function of spatial density variation. The

さらなる詳細は、イオン注入X軸およびY軸の一方または両方から得られる脆弱な薄片125の深さの空間的変化の特定のパラメータに関連して提供される。これらの空間的変動を達成するために用いられる技術が何であれ、実質的に浅い深さは約200〜380nmであり、最大深さは約400〜425nmである。別の方法における変化から判断すると、最大深度と最小深度との差異は約5〜200%でありうる。   Further details are provided in relation to specific parameters of the spatial variation in the depth of the fragile flake 125 obtained from one or both of the ion implanted X-axis and Y-axis. Whatever technique is used to achieve these spatial variations, the substantially shallow depth is about 200-380 nm and the maximum depth is about 400-425 nm. Judging from the change in another method, the difference between the maximum depth and the minimum depth can be about 5-200%.

本発明の1つ以上の態様によれば、脆弱な薄片125の深さは、イオン注入工程の間に、イオンビームのビーム角度を調整することによって空間的に変化しうる。実際、図6A〜6Bに関して論じた方法は、脆弱な薄片125の深さの調整に対する適用性を有しうる(ビーム幅の関数としての温度変化の機構は、脆弱な薄片125の深さの変化が達成される理由であるとは考えられていないことに留意されたい)。   According to one or more aspects of the present invention, the depth of the fragile flake 125 can be spatially varied by adjusting the beam angle of the ion beam during the ion implantation process. Indeed, the method discussed with respect to FIGS. 6A-6B may have applicability to the adjustment of the depth of the fragile flake 125 (the mechanism of temperature change as a function of beam width is a function of the change in depth of the fragile flake 125. Note that this is not considered to be the reason for achieving this).

図6Aおよび7A〜7Bを参照すると、脆弱な薄片125の深さにおける空間的変動は、次のうち少なくとも1つを変化させることによって達成されうる:(1)傾斜角度Φ(図6Aに関して図示し、説明した);および(2)イオン注入ビーム202の方向軸に対するドナー半導体ウエハ120の縦軸Loについてのひねり。傾斜および/またはひねりの調整は、ドナー半導体ウエハ120の格子構造を通るチャネリングの度合いを調整することによってなされ、ここで、これらのチャネルは、整列する傾向、および、イオンビーム202が注入面121上をスキャンする際に、イオンビーム202とは位置合わせされない傾向にある。チャネリングの度合いは空間的に変化することから、脆弱な薄片125の深さも変化する。   Referring to FIGS. 6A and 7A-7B, spatial variation in the depth of the fragile flake 125 can be achieved by changing at least one of the following: (1) Tilt angle Φ (shown with respect to FIG. 6A) And (2) a twist about the longitudinal axis Lo of the donor semiconductor wafer 120 with respect to the direction axis of the ion implantation beam 202. Tilt and / or twist adjustments are made by adjusting the degree of channeling through the lattice structure of the donor semiconductor wafer 120, where these channels tend to align and the ion beam 202 is on the implantation surface 121. , The ion beam 202 tends not to be aligned. Since the degree of channeling varies spatially, the depth of the fragile flake 125 also varies.

角度Φは約1〜10度であって差し支えなく、ねじれ角は約1〜45度でありうる。   The angle Φ can be about 1 to 10 degrees, and the twist angle can be about 1 to 45 degrees.

先に推定したように、および、図7Cおよび7Dをさらに参照すると、注入深度は、傾斜が大きくなるにつれて小さくなる。比較的小さい角度(例えば0〜10度)では、注入深度と傾斜の関係は、チャネリングに支配される。比較的より大きい角度では、余弦の効果が支配する。言い換えれば、得られた剥離膜の厚さは、本質的に注入角度の余弦に比例する。   As previously estimated and with further reference to FIGS. 7C and 7D, the injection depth decreases as the slope increases. At relatively small angles (eg, 0-10 degrees), the relationship between implantation depth and tilt is dominated by channeling. At relatively larger angles, the cosine effect dominates. In other words, the thickness of the obtained release film is essentially proportional to the cosine of the implantation angle.

代替として、または加えて、空間的変動工程は、イオンビーム202がドナー半導体ウエハ120の注入面121上をスキャンする際に、注入面121からの脆弱な薄片125の深さがドナー半導体ウエハ120にわたって空間的に変化するように、イオンビーム202のエネルギーレベルを変化させることを含みうる。   Alternatively, or in addition, the spatial variation process may be such that when the ion beam 202 scans over the implantation surface 121 of the donor semiconductor wafer 120, the depth of the fragile flake 125 from the implantation surface 121 extends across the donor semiconductor wafer 120. Changing the energy level of the ion beam 202 to vary spatially may be included.

図7Bに示すように、上記技術は、結果として、ドナー半導体ウエハ120の脆弱な薄片(または注入深度)の横方向に不均一な深さを生じる。   As shown in FIG. 7B, the technique results in a non-uniform depth in the lateral direction of the fragile slice (or implantation depth) of the donor semiconductor wafer 120.

ドナー半導体ウエハ202の傾斜の調整に関連して、空間的変動を達成するために利用されうるさらなるパラメータは、イオン堆積分布(または散らばり)の幅である。図8Aに示すように、脆弱な薄片125を通じたイオン分布の幅(上下)は、ドナー半導体ウエハ120の傾斜角度(またはさらに一般にはビーム角度)の関数として変化する。よって、傾斜角を変化させることによって、空間的に変化する分布幅が脆弱な薄片125において達成されうる(図8Bに示す)。動作のいずれかの理論に限定されることは意図しないが、脆弱な薄片125のより狭い分布幅を有する部分は、脆弱な薄片125のより広い分布幅を有する部分よりも低い温度で分離されると考えられる。よって、ドナー半導体ウエハ120からの剥離層122の分離の有向的および/または一時的に制御可能な特徴は、脆弱な薄片125の1つの点、エッジ、および/または領域から他の点、エッジ、および/または領域へと伝播する分離が時間および温度の関数として達成されうることであると考えられる。   In connection with adjusting the tilt of the donor semiconductor wafer 202, a further parameter that can be utilized to achieve the spatial variation is the width of the ion deposition distribution (or dispersion). As shown in FIG. 8A, the width (up and down) of the ion distribution through the fragile flake 125 varies as a function of the tilt angle (or more generally the beam angle) of the donor semiconductor wafer 120. Thus, by changing the tilt angle, a spatially varying distribution width can be achieved in the fragile flake 125 (shown in FIG. 8B). While not intending to be limited to any theory of operation, the portion of the fragile flake 125 having a narrower distribution width is separated at a lower temperature than the portion of the fragile flake 125 having a wider distribution width. it is conceivable that. Thus, the directed and / or temporarily controllable feature of separation of the release layer 122 from the donor semiconductor wafer 120 is from one point, edge, and / or region of the fragile flake 125 to another point, edge. It is believed that separation that propagates into and / or into the region can be achieved as a function of time and temperature.

図8Cを参照すると、散らばりにおける傾斜の効果に関する追加のデータは、この場合も、注入プロファイルの幅にある影響を与える。図8Cに示す両方の注入に使用する用量は同一である。ピークH濃度は異なるが、両方の注入は剥離する。よって、±0.1度と±3度の傾斜変化の差異は、散らばりについて有意である。   Referring to FIG. 8C, the additional data regarding the effect of tilting in the dispersion again has some influence on the width of the injection profile. The dose used for both infusions shown in FIG. 8C is the same. Although the peak H concentration is different, both implants delaminate. Thus, the difference in slope change between ± 0.1 degrees and ± 3 degrees is significant for dispersion.

図9A〜9Dを参照すると、脆弱な薄片125の深さの空間的変化についての別の技術は、注入面121からの脆弱な薄片125の深さがドナー半導体ウエハ120にわたり空間的に変化するように、ドナー半導体ウエハ120を、注入後の材料除去工程に供することを含む。図9Aに示すように、ドナー半導体ウエハ120は、幾つかの決定性の研磨工程またはプラズマ支援化学エッチング(PACE)に供されうる。これらの技術は、研磨段階で除去される材料の量の現場制御を可能にする。反応性イオン・エッチング(RIE)、化学機械研磨(CMP)、および湿式化学エッチングを含めた他の方法もまた、定期的かつ再現可能な、露出表面からの不均一な材料の除去を有しうる。これらまたは他の技術の1つ以上を用いて、図3A、4A、4B、4C、およびその他に示される任意のものなど、注入面121からの脆弱な薄片125の深さにおけるわずかな変化を取り込んでもよい。材料の除去前のイオン注入工程は、空間的に均一であっても不均一であってもよい。   Referring to FIGS. 9A-9D, another technique for spatial variation in the depth of the fragile flake 125 is such that the depth of the fragile flake 125 from the implantation surface 121 varies spatially across the donor semiconductor wafer 120. The donor semiconductor wafer 120 is subjected to a material removal step after implantation. As shown in FIG. 9A, the donor semiconductor wafer 120 can be subjected to several deterministic polishing steps or plasma-assisted chemical etching (PACE). These techniques allow in-situ control of the amount of material removed during the polishing stage. Other methods including reactive ion etching (RIE), chemical mechanical polishing (CMP), and wet chemical etching may also have regular and reproducible removal of non-uniform material from exposed surfaces. . Using one or more of these or other techniques, capture slight changes in the depth of the fragile flake 125 from the injection surface 121, such as those shown in FIGS. 3A, 4A, 4B, 4C, and others. But you can. The ion implantation step prior to material removal may be spatially uniform or non-uniform.

図9Bおよび9Cを参照すると、空間的変動工程は、イオンビーム202が注入面121上をスキャンする際に、イオンの浸透がさまざまな程度に妨げられるように、空間的に不均一な方法で、ドナー半導体ウエハ120の注入面121上でマスク220Aまたは220Bを使用することを含みうる。マスキングフィルム220としては、二酸化ケイ素、フォトレジストなどの有機ポリマー、および他のものが挙げられる。可能な堆積技術としては、プラズマ化学気相成長法(PECVD)、スピンコーティング、ポリジメチルシロキサン(PDMS)スタンピングなどが挙げられる。マスキングフィルム220の厚さは、対象とする脆弱な薄片125の深さ以下でありうる。イオンが注入される深さは、付随的なイオンのエネルギーによって決定されることから、マスク220の妨害作用は、ドナー半導体ウエハ120において、主として注入したイオン種における深さの空間変調となる。堆積したマスク220の特徴に応じて、所望の特徴は、イオン通路への長さの追加、チャネリングの度合いを変化させるためのイオンの散乱、または他の現象によって達成されうる。   Referring to FIGS. 9B and 9C, the spatial variation process is performed in a spatially non-uniform manner so that ion penetration is prevented to varying degrees as the ion beam 202 scans over the implantation surface 121. It may include using a mask 220A or 220B on the implantation surface 121 of the donor semiconductor wafer 120. Masking film 220 includes silicon dioxide, organic polymers such as photoresist, and others. Possible deposition techniques include plasma enhanced chemical vapor deposition (PECVD), spin coating, polydimethylsiloxane (PDMS) stamping, and the like. The thickness of the masking film 220 can be less than or equal to the depth of the fragile flake 125 of interest. Since the depth at which ions are implanted is determined by the accompanying ion energy, the disturbing effect of the mask 220 is a spatial modulation of the depth in the donor semiconductor wafer 120, primarily in the implanted ion species. Depending on the characteristics of the deposited mask 220, the desired characteristics may be achieved by adding length to the ion path, scattering of ions to change the degree of channeling, or other phenomena.

図9Dに示すように(脆弱な薄片125のすべてのエッジでは深度が浅く、その中心に向かって深度が深くなるように図示されている)、基板102への結合後、または結合の間に、ドナー半導体ウエハ120は、最小深度の点、エッジ、および/または領域から脆弱な薄片125における分離を開始するのに十分な温度に上昇される。ドナー半導体ウエハ120は、最小深度から最大深度までの深さの空間的変動の関数として、さらなる分離を継続するのに十分な温度まで、実質的に有向的に脆弱な薄片125に沿って、上昇される。   As shown in FIG. 9D (illustrated to be shallow at all edges of the fragile flake 125 and deeper towards its center), either after bonding to the substrate 102 or during bonding. The donor semiconductor wafer 120 is raised to a temperature sufficient to initiate separation in the fragile flake 125 from the minimum depth points, edges, and / or regions. The donor semiconductor wafer 120 follows a substantially directed fragile flake 125 to a temperature sufficient to continue further separation as a function of depth spatial variation from minimum to maximum depth. Be raised.

図10A〜10Dおよび11を参照すると、空間的変動工程は、注入面121を通じて、好ましくは脆弱な薄片125を貫通して、少なくとも脆弱な薄片125に1つ以上の止まり穴230を開けることを含みうる(図10B)。本発明を動作のいずれかの理論に限定することは意図しないが、基板102に結合する間または後で(図10C)、ドナー半導体ウエハ120の高温への上昇は、個のような穴のない位置における分離の前に、止まり穴230において分離を開始する(図10D)と考えられる。図11に示すように、注入面121を通って多くの止まり穴230を開けることで、これらの穴の不均一な空間分布を生じうる。よって、実質的に脆弱な薄片125に沿って分離を開始および継続するのに十分な温度へのドナー半導体ウエハ120の上昇は、最高濃度から最小濃度まで、多くの止まり穴230の分布の関数として、有向的に達成されうる。   Referring to FIGS. 10A-10D and 11, the spatial variation process includes drilling one or more blind holes 230 in at least the fragile flake 125 through the injection surface 121, preferably through the fragile flake 125. (FIG. 10B). While not intending to limit the present invention to any theory of operation, during or after bonding to the substrate 102 (FIG. 10C), the elevated temperature of the donor semiconductor wafer 120 is free of such holes. It is believed that separation begins in blind hole 230 (FIG. 10D) prior to separation in position. As shown in FIG. 11, opening many blind holes 230 through the injection surface 121 can result in an uneven spatial distribution of these holes. Thus, the rise of donor semiconductor wafer 120 to a temperature sufficient to initiate and continue separation along substantially fragile flakes 125 is a function of the distribution of many blind holes 230 from the highest concentration to the lowest concentration. Can be achieved directionally.

図12A〜12Bを参照すると、空間的変動工程は、脆弱な薄片125全体にわたる各空間的位置における核生成部位の密度または温度がドナー半導体ウエハ120にわたって空間的に変化するように、ドナー半導体ウエハ120を不均一な時間−温度プロファイルに供することを含みうる。例えば、図12Aに示す温度勾配は、ウエハ120の右側と比べて左側により高い温度を印加する。この温度勾配は、基板102への結合する前に、または結合の間にin-situで適用されうる。経時的に、処理時間が所定の処理温度での分離閾値未満に保たれる場合、欠陥部位の核生成およびそこのガス圧のうち少なくとも1つが、温度勾配の関数として、ウエハ120にわたり空間的に、さまざまな度合いで、脆弱な薄片125全体にわたって増加する(図12B参照)。所定の処理温度についての分離閾値時間は、分離閾値時間が処理温度の逆数に指数関数的に比例する、アレニウスの関係に従って予想される。対象とするパラメータは、処理温度における、処理時間の分離閾値時間に対する比である。本明細書で述べタ、前述の空間変化パラメータプロファイル、または別の望ましいパラメータプロファイルは、処理時間−分離時間比プロファイルを調製することによって達成されうる。よって、ドナー半導体ウエハ120を、最大処理時間−分離時間比の点、エッジ、および/または領域から、脆弱な薄片における分離を開始するのに十分な温度125まで上昇させる。図示する例では、最大処理時間−分離時間比はウエハ120の左側に示されている。次に、ドナー半導体ウエハ120を、最大処理時間−分離時間比から最短処理時間−分離時間比まで、変動時間−温度プロファイルの関数として、実質的に脆弱な薄片125に沿って有向的に、さらに分離を継続するのに十分な温度まで上昇させる。材料の特徴および、イオン種、用量、および注入する深さを含めた他の因子に応じて、実質的に高い処理時間−分離時間比は約0.9〜0.5であり、最小の処理時間−分離時間比は約0〜0.5である。   Referring to FIGS. 12A-12B, the spatial variation process is performed such that the density or temperature of nucleation sites at each spatial location throughout the fragile slice 125 varies spatially across the donor semiconductor wafer 120. Subjecting to a non-uniform time-temperature profile. For example, the temperature gradient shown in FIG. 12A applies a higher temperature on the left side compared to the right side of the wafer 120. This temperature gradient can be applied in-situ before or during bonding to the substrate 102. Over time, if the processing time is kept below the separation threshold at a given processing temperature, at least one of the defect site nucleation and the gas pressure there is spatially across the wafer 120 as a function of the temperature gradient. , Increase to various degrees across the fragile flake 125 (see FIG. 12B). The separation threshold time for a given processing temperature is predicted according to the Arrhenius relationship, where the separation threshold time is exponentially proportional to the inverse of the processing temperature. The target parameter is the ratio of the processing time to the separation threshold time at the processing temperature. The data described herein, the aforementioned spatially varying parameter profile, or another desired parameter profile may be achieved by preparing a processing time-separation time ratio profile. Thus, the donor semiconductor wafer 120 is raised from the maximum processing time-separation time ratio point, edge, and / or region to a temperature 125 sufficient to initiate separation in the fragile flakes. In the illustrated example, the maximum processing time-separation time ratio is shown on the left side of the wafer 120. Next, the donor semiconductor wafer 120 is directed along the substantially fragile flake 125 as a function of the variation time-temperature profile from the maximum processing time-separation time ratio to the shortest processing time-separation time ratio. Further, the temperature is raised to a temperature sufficient to continue the separation. Depending on the material characteristics and other factors including ionic species, dosage, and depth of implantation, the substantially high processing time-separation time ratio is about 0.9-0.5, with minimal processing. The time-separation time ratio is about 0-0.5.

空間的に変化する時間−温度プロファイルを達成するために、結合前に、または結合の間にin-situで、さまざまな機構が用いられうる。例えば、1つ以上の空間的に不均一な伝導性の、対流的な、または放射加熱技術(ホットプレート、レーザー照射、可視/赤外線ランプ、または他のもの)を用いて、ドナー半導体ウエハ120を加熱して差し支えない。制御時間/温度勾配は、望ましいプロファイルのいずれかを達成するために、直接的または間接的な熱的接触(伝導)によって達成されうる。ホットプレート要素のアドレス可能な2次元配列を用いて、コンピューター制御またはプログラミングに基づいたさまざまなプロファイルを達成して差し支えない。例えば、急速な熱焼きなまし(放射)に用いられるようなランプを用いた限局的な赤外線放射を使用して差し支えなく、および/または、可視または近赤外線レーザー照射を、限局的かつ空間的に不均一な加熱(放射)を提供するために使用してもよい。あるいは、直接接触(伝導性)、または気体または流体の噴流(伝導性/対流的)など、空間的に不均一な冷却機構の任意の手段および用途を通じた均一または不均一な温度プロファイルの適用を、所望の時間−温度勾配を達成するために用いてもよい。   Various mechanisms can be used prior to bonding or in-situ during bonding to achieve a spatially varying time-temperature profile. For example, using one or more spatially non-uniform conductive, convective, or radiant heating techniques (hotplate, laser irradiation, visible / infrared lamp, or others), the donor semiconductor wafer 120 may be It can be heated. Control time / temperature gradients can be achieved by direct or indirect thermal contact (conduction) to achieve any desired profile. Various profiles based on computer control or programming can be achieved using an addressable two-dimensional array of hotplate elements. For example, localized infrared radiation using a lamp such as that used for rapid thermal annealing (radiation) can be used and / or visible or near infrared laser radiation is localized and spatially non-uniform May be used to provide free heating (radiation). Alternatively, application of a uniform or non-uniform temperature profile through any means and application of spatially non-uniform cooling mechanisms, such as direct contact (conductive), or gas or fluid jets (conductive / convective) May be used to achieve the desired time-temperature gradient.

この場合も、これらの加熱/冷却技術を結合前またはin-situで使用して差し支えない。in-situの接合技術に関連して、例えば、参照することによってその完全な開示が本明細書に援用される、高温陽極接合装置(HIGH TEMPERATURE ANODIC BONDING APPARATUS)という発明の名称の米国特許出願第11/417,445号明細書に記載される接合装置は、本発明に従って使用するのに適合されうる。接合装置において熱放射損失の管理が制御され、よって、接合装置の周囲の赤外線反射要素の取り込みを通じて時間−温度勾配を達成して、放射損失を最小限に抑え、エッジ温度を最大化するために、利用されうる。反対に、接合装置における熱放射損失の管理は、放射損失を最大化し、エッジ温度を最低限に抑えるために、冷却した赤外吸収体の組み込みを通じて制御されうる。上記テーマにおける多くのバリエーションを使用して、所望の時間−温度勾配を達成して差し支えない。   Again, these heating / cooling techniques can be used prior to bonding or in-situ. In the context of in-situ bonding technology, for example, U.S. patent application entitled HIGH TEMPERATURE ANODIC BONDING APPARATUS, the complete disclosure of which is incorporated herein by reference. The joining device described in 11 / 417,445 can be adapted for use in accordance with the present invention. Management of thermal radiation loss is controlled in the joining device, thus achieving a time-temperature gradient through the incorporation of infrared reflective elements around the joining device to minimize radiation loss and maximize edge temperature Can be used. Conversely, management of thermal radiation loss in the bonding device can be controlled through the incorporation of a cooled infrared absorber to maximize radiation loss and minimize edge temperature. Many variations on the above themes can be used to achieve the desired time-temperature gradient.

本発明を、特定の実施の形態に関連して説明してきたが、これらの実施の形態は、単に、本発明の原理および用途の例証に過ぎないことが理解されるべきである。したがって、例証する実施の形態には多くの変更がなされうること、および、本発明の精神および範囲から逸脱することなく、添付の特許請求の範囲によって定義されるような他の配置が考え出されるであろうことが理解されるべきである。   Although the invention has been described with reference to particular embodiments, it is to be understood that these embodiments are merely illustrative of the principles and applications of the present invention. Accordingly, many modifications may be made to the illustrated embodiments, and other arrangements may be devised as defined by the appended claims without departing from the spirit and scope of the present invention. It should be understood.

Claims (5)

半導体・オン・インシュレータ(SOI)構造の形成方法であって、
ドナー半導体ウエハの注入面をイオン注入工程に供し、断面に脆弱な薄片を生成してドナー半導体ウエハの剥離層を画成し、
前記イオン注入工程から得られた核生成部位の密度が、XおよびY軸のうち少なくとも一方における前記脆弱な薄片にわたって空間的に変化するように、イオン注入工程の前、間、または後で、ドナー半導体ウエハを空間的変動工程に供する、
各工程を有してなる方法。
A method for forming a semiconductor-on-insulator (SOI) structure, comprising:
The implantation surface of the donor semiconductor wafer is subjected to an ion implantation process, a fragile flake is generated in the cross section to define a release layer of the donor semiconductor wafer,
Donor before, during or after the ion implantation step so that the density of nucleation sites obtained from the ion implantation step varies spatially across the fragile flake in at least one of the X and Y axes Subjecting the semiconductor wafer to a spatial variation process;
A method comprising each step.
核生成部位の最高局所密度が約5×105部位/cm2の前記脆弱な薄片の第1の領域に存在し、
核生成部位の最低密度が約5×104部位/cm2の前記脆弱な薄片の第2の領域に存在し、
前記第2の領域が、XおよびY軸のうち少なくとも一方における前記第1の領域から間隔をあけている
ことを特徴とする請求項1記載の方法。
The highest local density of nucleation sites is present in the first region of the fragile flakes of about 5 × 10 5 sites / cm 2 ;
A minimum density of nucleation sites is present in the second region of the fragile flakes of about 5 × 10 4 sites / cm 2 ;
The method of claim 1, wherein the second region is spaced from the first region in at least one of the X and Y axes.
前記脆弱な薄片の第1の領域における核生成部位の最高密度が、前記脆弱な薄片の第2の領域における核生成部位の最低密度の少なくとも10倍であることを特徴とする請求項1または2記載の方法。   3. The highest density of nucleation sites in the first region of the fragile flakes is at least 10 times the lowest density of nucleation sites in the second region of the fragile flakes. The method described. 核生成部位の最高密度の点、エッジ、および/または領域から、前記脆弱な薄片の分離を開始するのに十分な温度まで、前記ドナー半導体ウエハを上昇させる工程をさらに有してなることを特徴とする請求項1〜3いずれか1項記載の方法。   Further comprising raising the donor semiconductor wafer from the highest density point, edge and / or region of the nucleation site to a temperature sufficient to initiate separation of the fragile flakes. The method according to any one of claims 1 to 3. 最高密度から最低密度まで、核生成部位の密度変化の関数として、実質的に、有向的に脆弱な薄片に沿って、分離を継続するのに十分なさらなる温度まで、前記ドナー半導体ウエハを上昇させる工程をさらに有してなることを特徴とする請求項4記載の方法。   Raise the donor semiconductor wafer from the highest density to the lowest density, substantially as a function of density change at the nucleation site, to a further temperature sufficient to continue the separation along the directional fragile flake The method according to claim 4, further comprising the step of:
JP2011534755A 2008-10-30 2009-10-29 Method and apparatus for producing semiconductor-on-insulator structures utilizing directional debonding Expired - Fee Related JP5650653B2 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/290,362 US7816225B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US12/290,362 2008-10-30
US12/290,384 US8003491B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US12/290,384 2008-10-30
PCT/US2009/062531 WO2010059367A2 (en) 2008-10-30 2009-10-29 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation

Publications (3)

Publication Number Publication Date
JP2012507870A true JP2012507870A (en) 2012-03-29
JP2012507870A5 JP2012507870A5 (en) 2012-12-20
JP5650653B2 JP5650653B2 (en) 2015-01-07

Family

ID=41559616

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011534746A Expired - Fee Related JP5650652B2 (en) 2008-10-30 2009-10-29 Method and apparatus for making semiconductor structure on insulator using directed surface peeling
JP2011534755A Expired - Fee Related JP5650653B2 (en) 2008-10-30 2009-10-29 Method and apparatus for producing semiconductor-on-insulator structures utilizing directional debonding

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011534746A Expired - Fee Related JP5650652B2 (en) 2008-10-30 2009-10-29 Method and apparatus for making semiconductor structure on insulator using directed surface peeling

Country Status (6)

Country Link
EP (2) EP2356676A2 (en)
JP (2) JP5650652B2 (en)
KR (2) KR101568898B1 (en)
CN (2) CN102203934B (en)
TW (2) TWI451534B (en)
WO (2) WO2010059367A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186292A (en) * 2011-03-04 2012-09-27 Shin Etsu Handotai Co Ltd Manufacturing method for bonded wafer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3055063B1 (en) * 2016-08-11 2018-08-31 Soitec METHOD OF TRANSFERRING A USEFUL LAYER
CN111834205B (en) * 2020-07-07 2021-12-28 中国科学院上海微系统与信息技术研究所 A kind of hetero semiconductor film and preparation method thereof
CN114975765A (en) * 2022-07-19 2022-08-30 济南晶正电子科技有限公司 Composite single crystal piezoelectric film and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317509A (en) * 1998-02-18 1999-11-16 Canon Inc Compound member, its separating method and manufacturing method of semiconductor substrate using the method
JP2004503111A (en) * 2000-07-12 2004-01-29 コミツサリア タ レネルジー アトミーク Method for cutting material block and method for forming thin film

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714524B1 (en) * 1993-12-23 1996-01-26 Commissariat Energie Atomique PROCESS FOR MAKING A RELIEF STRUCTURE ON A SUPPORT IN SEMICONDUCTOR MATERIAL
US6010579A (en) * 1997-05-12 2000-01-04 Silicon Genesis Corporation Reusable substrate for thin film separation
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US20010007790A1 (en) * 1998-06-23 2001-07-12 Henley Francois J. Pre-semiconductor process implant and post-process film separation
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
JP2002124652A (en) * 2000-10-16 2002-04-26 Seiko Epson Corp Semiconductor substrate manufacturing method, semiconductor substrate, electro-optical device, and electronic equipment
FR2830983B1 (en) * 2001-10-11 2004-05-14 Commissariat Energie Atomique METHOD FOR MANUFACTURING THIN FILMS CONTAINING MICROCOMPONENTS
FR2847077B1 (en) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator SEMICONDUCTOR COMPONENTS, PARTICULARLY OF THE MIXED SOI TYPE, AND METHOD OF MAKING SAME
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
DE10318283A1 (en) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Process for producing a strained layer on a substrate and layer structure
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2006324051A (en) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd Charge particle beam irradiation method and device
JP4977999B2 (en) * 2005-11-21 2012-07-18 株式会社Sumco Manufacturing method of bonded substrate and bonded substrate manufactured by the method
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317509A (en) * 1998-02-18 1999-11-16 Canon Inc Compound member, its separating method and manufacturing method of semiconductor substrate using the method
JP2004503111A (en) * 2000-07-12 2004-01-29 コミツサリア タ レネルジー アトミーク Method for cutting material block and method for forming thin film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186292A (en) * 2011-03-04 2012-09-27 Shin Etsu Handotai Co Ltd Manufacturing method for bonded wafer

Also Published As

Publication number Publication date
EP2356676A2 (en) 2011-08-17
CN102203933A (en) 2011-09-28
WO2010059367A3 (en) 2010-08-05
CN102203934B (en) 2014-02-12
TW201036112A (en) 2010-10-01
KR101568898B1 (en) 2015-11-12
CN102203933B (en) 2015-12-02
TW201030815A (en) 2010-08-16
TWI430338B (en) 2014-03-11
WO2010059367A2 (en) 2010-05-27
JP5650653B2 (en) 2015-01-07
KR20110081318A (en) 2011-07-13
CN102203934A (en) 2011-09-28
TWI451534B (en) 2014-09-01
JP5650652B2 (en) 2015-01-07
EP2359400A2 (en) 2011-08-24
JP2012507868A (en) 2012-03-29
WO2010059361A3 (en) 2010-08-12
WO2010059361A2 (en) 2010-05-27
KR20110081881A (en) 2011-07-14

Similar Documents

Publication Publication Date Title
US8338269B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
KR101134485B1 (en) Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
KR100709689B1 (en) Surface finish method of SOI substrate using epitaxial process
US6103597A (en) Method of obtaining a thin film of semiconductor material
JP5133908B2 (en) Method for fabricating a structure comprising at least one thin layer of amorphous material obtained on a support substrate by epitaxy, and the structure obtained by the method
CN101405847B (en) Method for processing oxygen-containing semiconductor wafer and semiconductor element
CN100440477C (en) Method for producing thin layers containing microcomponents
JP2010219566A (en) Method for transferring thin layers of monocrystalline material onto desirable substrate
US8003491B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP5650653B2 (en) Method and apparatus for producing semiconductor-on-insulator structures utilizing directional debonding
JP2012507870A5 (en)
US7799651B2 (en) Method of treating interface defects in a substrate
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US8258043B2 (en) Manufacturing method of thin film semiconductor substrate
Direction c12) United States Patent
Huang et al. A nano-thick SOI fabrication method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141113

R150 Certificate of patent or registration of utility model

Ref document number: 5650653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees