[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012235163A - 電子部材ならびに電子部品とその製造方法 - Google Patents

電子部材ならびに電子部品とその製造方法 Download PDF

Info

Publication number
JP2012235163A
JP2012235163A JP2012177687A JP2012177687A JP2012235163A JP 2012235163 A JP2012235163 A JP 2012235163A JP 2012177687 A JP2012177687 A JP 2012177687A JP 2012177687 A JP2012177687 A JP 2012177687A JP 2012235163 A JP2012235163 A JP 2012235163A
Authority
JP
Japan
Prior art keywords
layer
silver oxide
bonding
silver
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012177687A
Other languages
English (en)
Other versions
JP5331929B2 (ja
Inventor
Hidekazu Ide
英一 井出
Toshiaki Morita
俊章 守田
Yusuke Yasuda
雄亮 保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012177687A priority Critical patent/JP5331929B2/ja
Publication of JP2012235163A publication Critical patent/JP2012235163A/ja
Application granted granted Critical
Publication of JP5331929B2 publication Critical patent/JP5331929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は、接合材料を微細ピッチで供給し電気的な接続が可能な電子部材を提供することを目的とする。
【解決手段】回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極が接合層を介して電気的に接合され、前記接合層は焼結銀を主体として構成され、前記接合層と接していない電極表面の全面あるいは一部が酸化銀の粗化層であり、当該酸化銀の粗化層の厚さは４００ｎｍ以上５μｍ以下であり、前記酸化銀の層の最表面は１μｍより小さい曲率半径となっていることを特徴とする電子部品。
【選択図】 図２

Description

本発明は、電子部材同士の電気的接合（例えば、半導体素子と回路部材との接合）を行うことを前提とした電子部材に関し、該電子部材を実装した電子部品とその実装方法に関する。以下、半導体素子や回路部材等を総称して電子部材と称す。
近年、モバイル機器などをはじめ、多機能化，高速化，軽薄短小化に対する要求が高まっている。これを実現するために、電気信号を入出力する電極の狭ピッチ化や低背化が重要となっている。
一方で、高密度な実装とともに、単位面積，単位体積あたりの発熱量が増加するため、放熱性の向上が重要となる。また同時に、電極面積の減少に伴い接合部の低抵抗化も重要となる。
複数の電子部材間の電極を電気的に接合する接続技術として、導電性接着剤，はんだを用いた接合，金属の圧接（金バンプなどの接合）などがある。さらに、これら先行する接続技術に対して、酸化銀粒子を用いることによって、はんだや銀ペーストよりも優れた放熱や耐熱特性を有する接合部を実現できる技術が報告されている（例えば、非特許文献１参照）。
酸化銀粒子を用いた接合技術は、酸化銀粒子を低温で還元させ、接合部を低抵抗で高放熱な銀で構成させる技術である。その接合材料として、酸化銀粒子とこれを低温で還元することが可能な還元剤を混合した組成物を用いる。また、バインダを含有する組成物（特許文献１）、あるいはバインダを含有しない組成物（特許文献２）の二つに分けられる。
特に、後者のバインダを含有しない組成物を接合材料として用いた場合、接合させる相手電極に対して金属接合が得られるため（非特許文献１）、放熱性に優れた接合部を提供できる。
酸化銀と還元剤からなる組成物を加熱すると、粒径の小さい銀粒子が生成する。粒径の小さい銀粒子は、低温でも優れた焼結能力を有し、熱処理により組成物中に含まれる有機成分が分解することで、生成した銀粒子と接続する電子部品の電極との接合と銀粒子間の焼結がなされる。最終的に、有機成分が除去されることで、金属銀のネットワークで構成された接合層を有する電子部品が完成する。金属銀で構成されることで放熱特性に優れた接合層となる。接合に要する加熱温度が、エレクトロニクス実装で広く用いられているはんだ材と同程度であるため、高放熱が可能な電子部品用接合材料として注目されている。
ただし、良好な接合状態とするためには、加熱工程とともに加圧付与の工程が必要とされている。
上記に掲げた粒子状の酸化銀接合用材料の供給は、酸化銀を低温で銀に還元するための還元剤を添加して、下記の手法によりなされることが提案されている。
１）粘度調整のための種々の溶剤を添加し、ペースト状態で印刷する手法。
２）ペースト状態で板材に塗布してこれを挿入する手法。
３）室温では液体状態にならない還元剤を選定し、該固体粉末に圧力を付与しシート状 で挿入する手法。
特開２００３−３０９３５２号公報 特開２００７−３３５５１７号公報 特許４０９０７７８号
14th Symposium on Microjoing and Assembly Technology in Electronics予稿集、p.185
酸化銀粒子を用いた接合では、その還元時に粒径が小さい銀粒子が生成することで低温かつ低加圧の接合が可能となる。これは、金属粒子の粒径が減少すると、曲率が大きくなるために焼結能力が向上するためであり、この現象を利用した接合技術が発明されている。金属粒子の焼結は、粒子間のネック部に表面張力が作用し、ネックが成長することでなされる。すなわち、曲率の大きな粒子を接合材料に用いることで、表面張力がバルク状態よりも増大し、低温，低加圧で電気的な接合が可能となる。しかし、本発明者らが粒子状の酸化銀粒子を用いて接合する技術に関して、鋭意実験を行った結果、次に挙げる課題があることが判明した。
粒子状の組成物を微細ピッチで供給するには、ペースト化して印刷する手法が取られる。よって、精度よく印刷するために、流動性を上昇させる必要があった。しかし、組成物中の添加する有機物量が増加する問題が生じた。これにより、酸化銀粒子を緻密に供給することができず接合不良が生じた。また、酸化銀粒子を用いた接合では、はんだを用いた接合とは異なり、材料が溶融しないため、接合前に空隙が存在すると、その空隙が接合後にも空隙として残存しやすいという課題がある。酸化銀を用いた接合では、接合後の接合層となる焼結銀層の緻密度が高いことが、優れた放熱性や機械的特性を実現するために必要である。
また、精度よく印刷するために、酸化銀粒子の粒子径を減少させ、有機溶剤への分散性を向上させる手法を検討した。しかしながら、合成後に有機物で被覆しないと粒子間の凝集が生じる問題が生じた。そこで、たとえば特許文献３にある手法により、酸化銀粒子の表面にその凝集を防止するための有機物を被覆した。しかし、揮発しにくい有機物で被覆することになり、接合材料として用いた際に有機物を除去するための温度が上昇し、接合温度が上昇する課題が生じた。このように、ペースト材の印刷では微細ピッチで供給が困難であること、信頼性のある接合ができない課題があることがわかった。
次に、微細ピッチで配置したＬＳＩチップのＡｕバンプにペースト材をディップ塗布し、接続端子間にソルダレジストを有しているプリント基板に設置した。設置の段階では問題はなかった。しかしながら、接合時に加圧した結果、ペースト材は流動性が良いため、レジストの範囲をこえる接合材料の広がりが生じ、接合後に電極同士の短絡が生じた。
また、接合前に乾燥処理を行い、加圧による接合材料の広がりを防止した。しかし、バンプ側面に塗布された領域の接合層は無加圧での接合となり、Ａｕバンプに対する接合強度が得られず、接合後に接合層の剥離が生じ、剥離した接合層による隣の電極との短絡箇所が現れた。
本発明はこのような問題点に鑑みてなされたものである。接合材料を微細ピッチで供給し電気的な接続が可能な電子部材を提供することを目的とする。
本発明者らは、酸化銀から銀へ還元する挙動を透過型顕微鏡により調査した。その結果、還元前の酸化銀の曲率が小さい層状であっても、還元し生成する銀の曲率は大きくなることを確認した。これは、酸化銀が銀に還元され体積が減少する現象が、図１（ａ）に示すように、相似形で収縮するのではなく、図１（ｂ）に示すように酸化銀内に多数の金属銀の核が形成し、元の外形を維持したまま形骸化して還元するためであることを見出した。
この微粒子化メカニズムを利用することで、酸化銀を粒子状ではなく、緻密な層状で提供しても接合が可能となることを推察した。鋭意実験した結果、層状で形成した酸化銀を用いて接合できることを確認した。このように、層状で形成した酸化銀を用いた接合により、ペースト化することで生じる課題を解決できることを見出した。
このように、本発明は上記目的を達成するため、電気信号を入出力する電極または電気信号を接続するための接続端子の最表面が酸化銀層であることを特徴とする電子部材を提供する。
前記電子部材は、前記電極または前記接続端子の最表面に対して、銀層を形成し、さらに前記銀層を酸化処理により、前記銀層の全部あるいは一部を酸化銀層とすることを特徴とする電子部材の製造方法により作製できる。
また、前記の電子部材の酸化銀層に還元剤を供給し、少なくとも接合面に１００℃〜４００℃の加熱を付与する工程と、少なくとも酸化銀が金属銀に還元する際に接合面に０.１〜２０ＭＰａの加圧を付与することで、電極間を電気的に接合することを特徴とする電子部品の実装方法を提供する。
前記手法により、回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極端子が接合層を介して電気的に接合された電子部品であって、前記接合層は結晶粒径が１０００ｎｍ以下の結晶粒径を有する焼結銀を主体として構成され、前記接合層以外の電極表面の全面あるいは一部が金属銀の粗化層であることを特徴とする電子部品を提供できる。
本発明では、Ａｇメタライズの全部あるいは一部を酸化銀層に酸化させる手法をとる。
そのため、Ａｇメタライズされた電極が形成できるピッチ間隔が、本発明で接合可能なピッチ間隔となる。すなわち、接合材料の供給方法によるピッチ間隔の減少がほとんどない電子部材となる。このように本発明によれば、高放熱，高耐熱な酸化銀を用いた接合部を微細ピッチでかつ薄く供給可能となり、高精度な高密度実装が可能となる。
酸化銀が還元し銀粒子を生成する挙動を示した断面模式図である。 本発明に係る一つの例である電極表面に酸化銀層を有する電子部材とこれを用いた電子部品とその作製法を示した模式図である。 本発明に係る一つの例である陽極酸化条件と酸化銀層の厚さとの関係を示したグラフである。 本発明に係る一つの例である酸化銀層の厚さと規格化せん断強度の関係を示したグラフである。 本発明に係る一つの例である表面を焼結銀層，酸化銀層とした場合の接着剤との強度向上を示すグラフである。 本発明に係る一つの例である接合温度，保持時間と規格化せん断強度との関係を示したグラフである。 本発明に係る一つの例である接合加圧力の大きさと規格化せん断強度との関係を示したグラフである。 本発明に係る一つの例である表面に酸化銀層を有するリードフレームとこれを用いたＱＦＰの構造を示した断面模式図である。 本発明に係る一つの例である表面に酸化銀層を有するリードフレームとこれを用いたＱＦＰの構造を示した断面模式図である。 本発明に係る一つの例である表面に酸化銀層を有するＴＡＢキャリアテープを示した断面模式図である。 本発明に係る一つの例である表面に酸化銀層を有するＲＦＩＤ用アンテナ付き基板とこれを用いたＲＦＩＤタグを示した断面模式図である。 本発明に係る一つの例であるＬＥＤパッケージを示した断面模式図である。 本発明に係る一つの例である表面に酸化銀層を有する電子部材を示した断面模式図である。 本発明に係る一つの例である部品内蔵型の多層配線板示した断面模式図である。 本発明に係る一つの例である部品内蔵型の多層配線板示した断面模式図である。 本発明に係る一つの例である部品内蔵型の多層配線板示した断面模式図である。 本発明に係る一つの例である積層チップを示した断面模式図である。 本発明に係る一つの例である各種電極と規格化せん断強度との関係を示したグラフである。
本発明のひとつの例を図２により説明する。図２（ａ）は、基板絶縁層２０１上に配線２０２が形成され、配線２０２の接続端子（電極）となる部分に電極２０３が形成され、接続端子周辺にレジスト２０４が設けられた回路基板２００である。
（１）前記電子部材の電極２０３をＡｇメタライズとする、あるいはさらにその最表面 にＡｇメタライズを設ける。
（２）次に、そのＡｇメタライズ層の全部あるいは一部残した状態で酸化銀層とする。
（１）と（２）により、図２（ｂ）に示すように、接合材料となる酸化銀層２０５を高密度に提供できることを見出した。これは、Ａｇメタライズから酸化銀層へ酸化する際に、体積膨張が伴う反応機構をとるためである。
図２（ｂ）に示す回路基板に対し、上記で述べた実装方法でＬＳＩチップ２０９（チップ２０６，電極２０７，メタライズ層２０８）を接合することで、図２（ｃ）に示す焼結銀層２０５ａを接合部に有する電子部品が提供できる。また、接合時加圧されていない焼結銀層２０５ｂは粗化層となる。本発明では、接合材料となる酸化銀層が、ペースト材のように流動性がなく、さらに下地メタライズに対して一定の強度を有しており、さらにはんだ材料のように接合時に溶融しないため、接合時の加熱や加圧による接合材料（導電部）の広がりがない。また、接合面当たり０.１〜２０ＭＰａという低加圧で、金属接合が得られるために、圧着法に比較してバンプの接合面平行方向への塑性変形を低減できる。
このように、従来法の課題であった電子部材実装時のピッチ間隔の減少がほとんどない電子部品となる。
以下に、この特性を利用した発明と改良点について説明する。
酸化銀を粒子状ではなく、層状で供給することにより、供給面に対して一定の強度を付与することが可能になる。このように接合前の接合材料と下地との強度を持たせることによって、耐衝撃や接合時の接合材料の飛散などを防止できる。また、Ａｇメタライズ層から酸化銀層への処理後にＡｇメタライズを一部残す、すなわち、酸化銀層の下地をＡｇメタライズとすることによって、酸化銀層と下地との間に５ＭＰａ以上の密着力を付与できる。
さらに、上記の状態で接合すると、無加圧の状態（図２（ｂ）の２０５ｂの領域）でも、下地のＡｇメタライズと一体化（金属接合）するため、Ａｇのバルク状態の強度となる。これにより、粒子状酸化銀を用いた際に課題となる無加圧部分の接合領域（図２（ｂ）の２０５ｂの領域）の除去が不要となる。これは、接合面積よりも材料の供給面積を広くとれることにつながり、より安定した接続が可能となる。
酸化銀を用いた接合では、還元時に生成した銀粒子の焼結により接合がなされる。しかし、酸化銀から金属銀に還元する際、体積減少が生じる。このため、膜厚が厚いほど、接合時に加圧を付与することによって、接合面に垂直方向に圧縮され緻密になる。詳しくは実施例３で述べるが、酸化銀層の厚さが約４００ｎｍを越えると急激な強度上昇が認められた。よって、接合層となる酸化銀層の厚さは４００ｎｍ以上ある方が好ましい。ただし、５μｍより大きくなると、酸化銀を形成するのに長時間要するとともに、接合時に還元する時間も長時間化するため、好ましくない。よって、接合層となる酸化銀層の厚さは５μｍ以下が好ましい。
接合する電子部品の電極表面は、曲率が小さく酸化銀から還元した銀粒子との焼結は、銀粒子同士と比較して困難になる。上記で述べたように、酸化銀から還元し生成する銀粒子は、還元する前の酸化銀の外形を反映するため、還元する前の酸化銀の曲率半径が小さい方が有利である。酸化銀の曲率は、酸化処理条件により制御可能である。また、生成する銀粒子の曲率はナノメートルサイズの粒子となるように、酸化銀層の表面ではその曲率半径が１μｍ以下になるように制御することが好ましい。さらに、二つ以上の電子部材を重ねて加圧し接合する場合、表面の摩擦抵抗があることで、加圧した際の部品の滑りを抑制することが可能となる。
酸化銀層に対して、有機金属（例えばカルボン酸銀塩）は還元剤として機能する。よって、これを酸化銀層に供給することより、酸化銀を還元させる接合が可能である。有機金属の供給は、溶液を塗布してもよいし、酸化銀の一部を改質してもよい。また、有機金属による酸化銀の還元温度は２００℃以下となるため、融点が２００℃以上の有機金属を用いれば接合時に液層ができず、接合層中にサイズが大きなボイドができることを防止することが可能である。
上記と同様に、酸化銀層に対して、還元剤として機能する材料には有機物がある。有機物の種類としては、カルボン酸類，アルコール類，アミン類から選ばれる１種以上の有機物が好ましい。なお、「類」のなかには、有機物が金属と化学的に結合した場合などに由来するイオンや錯体等も含めるものとする。また、粒径がナノメートルサイズの金属粒子を被覆している有機物も含める。ただし、硫黄やハロゲン元素を含有する有機物は、接合後に接合層内に当該元素が残留して腐食の原因となる可能性があるため、避ける方が望ましい。
カルボン酸類の例としては、酢酸，カプロン酸，エナント酸，カプリル酸，ペラルゴン酸，カプリン酸，ウンデカン酸，ラウリン酸，トリデシル酸，ミリスチン酸，ペンタデシル酸，パルミチン酸，マルガリン酸，ステアリン酸，ミリストレイン酸，パルミトレイン酸，オレイン酸，エライジン酸，エルカ酸ネルボン酸，リノール酸，リノレン酸，アラキドン酸，エイコサペンタエン酸，イワシ酸，シュウ酸，マロン酸，マレイン酸，フマル酸，コハク酸，グルタル酸，リンゴ酸，アジピン酸，クエン酸，安息香酸，フタル酸，イソフタル酸，テレフタル酸，サリチル酸，２，４−ヘキサジインカルボン酸，２，４−ヘプタジインカルボン酸，２，４−オクタジインカルボン酸，２，４−デカジインカルボン酸，２，４−ドデカジインカルボン酸，２，４−テトラデカジインカルボン酸，２，４−ペンタデカジインカルボン酸，２，４−ヘキサデカジインカルボン酸，２，４−オクタデカジインカルボン酸，２，４−ノナデカジインカルボン酸，１０，１２−テトラデカジインカルボン酸，１０，１２−ペンタデカジインカルボン酸，１０，１２−ヘキサデカジインカルボン酸，１０，１２−ヘプタデカジインカルボン酸，１０，１２−オクタデカジインカルボン酸，１０，１２−トリコサジインカルボン酸，１０，１２−ペンタコサジインカルボン酸，１０，１２−ヘキサコサジインカルボン酸，１０，１２−ヘプタコサジインカルボン酸，１０，１２−オクタコサジインカルボン酸，１０，１２−ノナコサジインカルボン酸，２，４−ヘキサジインジカルボン酸，３，５−オクタジインジカルボン酸，４，６−デカジインジカルボン酸，８，１０−オクタデカジインジカルボン酸などが挙げられる。
アルコール類の例としては、エチルアルコール，プロピルアルコール，ブチルアルコール，アミルアルコール，ヘキシルアルコール，ヘプチルアルコール，オクチルアルコール，ノニルアルコール，デシルアルコール，ウンデシルアルコール，ドデシルアルコール，ミリスチルアルコール，セチルアルコール，ステアリルアルコール，オエレイルアルコール，リノリルアルコール，エチレングリコール，トリエチレングリコール，グリセリンなどが挙げられる。
アミン類の例としては、メチルアミン，エチルアミン，プロピルアミン，ブチルアミン，ペンチルアミン，ヘキシルアミン，ヘプチルアミン，オクチルアミン，ノニルアミン，デシルアミン，ウンデシルアミン，ドデシルアミン，トリデシルアミン，テトラデシルアミン，ペンタデシルアミン，ヘキサデシルアミン，ヘプタデシルアミン，オクタデシルアミン，オレイルアミン，ジメチルアミン，ジエチルアミン，ジプロピルアミン，ジブチルアミン，ジペンチルアミン，ジヘキシルアミン，ジヘプチルアミン，ジオクチルアミン，ジノニルアミン，ジデシルアミン，イソプロピルアミン，１，５−ジメチルヘキシルアミン，２−エチルヘキシルアミン，ジ（２−エチルヘキシル）アミン，メチレンジアミン，トリメチルアミン，トリエチルアミン，エチレンジアミン，テトラメチルエチレンジアミン，ヘキサメチレンジアミン，Ｎ，Ｎ−ジメチルプロパン−２−アミン，アニリン，Ｎ，Ｎ−ジイソプロピルエチルアミン，２，４−ヘキサジイニルアミン，２，４−ヘプタジイニルアミン，２，４−オクタジイニルアミン，２，４−デカジイニルアミン，２，４−ドデカジイニルアミン，２，４−テトラデカジイニルアミン，２，４−ペンタデカジイニルアミン，２，４−ヘキサデカジイニルアミン，２，４−オクタデカジイニルアミン，２，４−ノナデカジイニルアミン，１０，１２−テトラデカジイニルアミン，１０，１２−ペンタデカジイニルアミン，１０，１２−ヘキサデカジイニルアミン，１０，１２−ヘプタデカジイニルアミン，１０，１２−オクタデカジイニルアミン，１０，１２−トリコサジイニルアミン，１０，１２−ペンタコサジイニルアミン，１０，１２−ヘキサコサジイニルアミン，１０，１２−ヘプタコサジイニルアミン，１０，１２−オクタコサジイニルアミン，１０，１２−ノナコサジイニルアミン，２，４−ヘキサジイニルジアミン，３，５−オクタジイニルジアミン，４，６−デカジイニルジアミン，８，１０−オクタデカジイニルジアミン，ステアリン酸アミド，パルミチン酸アミド，ラウリン酸ラウリルアミド，オレイン酸アミド，オレイン酸ジエタノールアミド，オレイン酸ラウリルアミドなどが挙げられる。
上記に掲げた有機物単体、あるいは混合した組成物を酸化銀層に供給した際、室温で液体の状態であると酸化銀層との還元反応速度が固体状態よりも増加する。また、保管が困難になる。よって、供給後すぐに接合に用いない場合は、室温で固体である方が好ましい。また、これら有機物は酸化銀と反応した際に、副生成物が低温で分解しやすい分子構造であることが好ましい。
詳細は実施例６で述べるが、本発明に係る接合材は接合に要する最低加熱温度が１００℃とはんだ材に比較して非常に低い。このことから、はんだを用いた接合では、耐熱性の観点から使用不可能であったポリエチレンテレフタラートやポリエチレンなどを電子部品内に導入することが可能である。また、蒸着やめっき技術を用いて電極最表面にＡｇメタライズを施し、Ａｇメタライズを酸化処理し、酸化銀層を供給すれば、金属をはじめ有機物やセラミクスなどの無機物に対して酸化銀層を供給可能である。
この特性を利用し、本発明の接合材料となる酸化銀層を電極あるいは接続端子の表面に有する電子部材としては、ＣＳＰ用ＴＡＢ，ＣＯＦキャリアテープ，リードフレーム，セラミック配線基板，有機配線基板，ＬＳＩチップ、又は、半導体パッケージなどがある。
本発明は、フリップ実装用の電子部材に適用することが可能である。本発明は、上記に述べたように、接合面当たり０.１〜２０ＭＰａという低加圧で金属接合が得られるため、フリップチップ実装での低加圧化が可能となり、配線などの変形を低減することができる。
フリップ実装技術では、微細ピッチ接合による接合面積の低減に対して、接合した部材間の隙間に樹脂を充填することによって、接合部全体の強度を補助する手法がとられる場合がある。従来のペースト状の接合材料では流動性があるために、予め樹脂を設置して、フリップチップ実装を行うことができない問題があった。従って、樹脂を充填した構造とする場合には、部材間を接合した後に樹脂を充填する必要があった。これに対して、本発明の接合材料は電極と一体化しているため、予め樹脂を設置した状態でフリップチップ実装を行うことも可能である。これにより、従来の方法よりも工程の省略化が可能となる。
本発明に係るフリップ実装技術において、バンプを突起型とし凹部型の電極に挿入したり、平面状の電極に押し当て接合相手電極の酸化皮膜を破壊させたり、予めバンプ間に樹脂を挿入する手法をとることができる。従来のペースト材塗布層では、挿入時のせん断力で塗布層が剥離し、この手法をとることができなかった。しかし、本発明では酸化銀を高密度な層状とすることによって下地との密着性が向上しており可能となる。また、下地はＡｇメタライズの時、酸化銀層と下地との強度が強固となり好ましい。さらに、接合相手電極の酸化皮膜を破壊する場合、突起型バンプの表面を酸化銀層とすることでバンプの表面硬度が上昇し、表面がＣｕ，Ａｕ，Ａｇ，Ａｌの場合よりも低加圧で接合相手電極の酸化皮膜を破壊させることが可能である。
上記までに述べた接合部材を用いて電子部品を作製することで、たとえば、図２（ｃ）に示すような、回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極端子が接合層を介して電気的に接合された電子部品であって、前記接合層は結晶粒径が１０００ｎｍ以下の結晶粒径を有する焼結銀を主体として構成され、前記接合層以外の電極表面の全面あるいは一部が金属銀の粗化層であることを特徴とする電子部品を提供できる。
熱伝導率が金属の中で最も優れているＡｇを主体として構成されることで、高密度化に伴い必要となる放熱性の確保が可能となる。また、接合層の厚さを薄くできることや電気抵抗率が低いために、信号の高速化が可能である。さらに、接合層以外の電極表面が粗化層とし電極表面の一部として構成されるため、無加圧での場合に接合欠陥となる領域（図２（ｃ）２０５ｂ）を除去する必要がない。また、粗化層の下地はＡｇメタライズである方が強度を上昇できるため好ましい。
接合部材間に樹脂を充填した構造の場合、接合領域に相当しない電極表面も酸化銀とすることによって、樹脂との密着強度を上昇させることが可能である。これにより、接続信頼性を向上することが可能である。また、上記で述べたように、樹脂の充填は加熱前に行うことも可能である。
また、充填された樹脂中には、アルミナ，窒化アルミニウム，窒化珪素などの熱膨張率の異なるフィラーを混合させてもよい。これにより、例えばＳｉチップとＣｕ配線間の熱膨張率の違いから生じる熱応力を緩和することができる。
上記に述べたように、例えばＳｉチップとＣｕ配線間では、素材の熱膨張係数の違いから、電子部品作製時や使用環境の温度上昇に伴って熱応力が発生する。これに対して、接合層である焼結銀の緻密度を低減させて、焼結銀の内部に樹脂を充填することにより、さらに熱ひずみの吸収を向上できＳｉチップにかかる応力を低減することが可能となる。接合層の焼結銀の緻密度は接合時の加圧力の低減などにより制御可能である。樹脂の充填は、上記と同様に接合前後どちらでも可能である。
Ａｇメタライズを施す電極又は接続端子の材質として、Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｎｉ，Ｃｏ，Ｓｉ，Ｆｅ，Ｔｉ，Ｍｏ，Ａｌの単体，合金あるいは混合物から選択することによって、熱膨張率や、耐腐食性などをはじめとして機械的特性や化学的特性などを接合部に付与することが可能である。
また、本発明に係る接合部は、Ａｇを主体として構成されることから、その融点ははんだ材料に比較してはるかに高い。半導体装置の製造プロセスにおける現行の実装方法は、階層はんだを用いることが主流となっており、１次実装で用いられるはんだには、２次実装で主に用いられるＳｎ−Ａｇ−Ｃｕ系はんだの実装温度（２３０〜２６０℃）以上の融点を有していることが求められる。そのため、従来は高温はんだ（鉛含有率：約９６％、融点：約３００℃）がしばしば用いられている。よって、この融点の観点から、下地はＡｇと合金化してもその融点が少なくとも３００℃を超える金属であるＡｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｎｉ，Ｃｏ，Ｓｉ，Ｆｅ，Ｔｉ，Ｍｏ，Ａｌの群から選ばれる単体、またはその合金、あるいはその混合物であることが好ましい。これにより、現状では困難となっている高温はんだの鉛フリー化が可能になる。
たとえば、本発明にかかる半導体接合部を有するパッケージをさらに回路基板に実装する際に、はんだ材料を用いて接合してもその接合部は溶融することがない。また、半導体パッケージと回路基板との接合に用いても良い。さらに一括で接合することも可能である。
上記に述べたように、本発明に係る接合材は接合に要する最低加熱温度が１００℃とはんだ材に比較して非常に低い。よって、耐熱性が問題とならない場合で、特に応力緩和が必要な接合部である場合、焼結銀よりも応力緩和の能力があるＳｎやＳｎ合金、あるいはＩｎやＩｎ合金を電極の構成に含めればよい。また、強度が要求されず、耐熱性が要求される場合は、ＳｎやＳｎ合金、あるいはＩｎやＩｎ合金を溶融させ、酸化銀層から還元し生成した銀粒子と反応させることで、融点の高い金属間化合物とすればよい。この際、酸化銀から生成する銀粒子は表面積が大きいために、金属間化合物になる反応時間が短縮できる効果がある。
電極の構成の中にバンプを含めることによって、電子部品と回路基板間の距離を容易に制御できる。金属バンプの圧着による接合加圧力よりも低加圧で接合可能であるため、配線などの変形を低減することが可能である。また、バンプの水平方向の塑性変形量が低減するため、より微細なピッチ間隔とすることが可能となる。
バンプを硬度が低いＡｌ，Ｓｎ，Ｃｕ，Ａｕ，Ｉｎ，Ａｇの単体や合金などの金属やプラスチックや樹脂などにすれば、接合時の加圧力をさらに低減することが可能であり好ましい。
バンプを硬度の高いＡｌ，Ｃｕ，Ａｕ，Ａｇ，Ｎｉの単体や合金などの金属やセラミクスなど突型のバンプとすれば、相手電極の酸化皮膜を破壊し接合し、金属接合を達成することが低加圧で可能となる。金属の硬度は熱処理やひずみ付与、めっき液の選択により変化させることが可能である。
また、本発明では、様々な材質や形状のバンプに精度よく接合材料を供給できるため、プラスチック，樹脂，セラミクスなどの一部に蒸着やめっきを行うことで、絶縁性を付与した接合も可能となる。
本発明に係る電子部品の１つにＲＦＩＤタグがある。本発明のＲＦＩＤタグは、従来に比較して接合部の厚さを低減できる効果がある。また、はんだを用いた接合では、耐熱性の観点から使用不可能であったポリエチレンテレフタラートやポリエチレンを電子部品内に導入することが可能である。
酸化銀に酸化する前の金属銀を加工や鋳造や溶着することによって様々な形状にすることが可能である。また、接合後に加圧して接合することを考慮して、加工後に焼きなましを施すことで硬度を下げ、接合時の加圧時に塑性変形しやすくすることで、接合面の密着度が向上し接合強度が上昇する。
これまでの電子部品の電極，端子間の狭ピッチ化とともに、さらなる実装面積の高密度を達成するために、部品を内蔵したビルドアップ配線基板、同一パッケージ内でのチップの積層，パッケージ同士の積層といった３次元実装技術が提案されている。この技術では、狭ピッチ化とともに、信号の高速化や垂直方向への実装による高背化の対策として、従来法に比較して特に接合部の低背化が求められる。
本発明に係る接合材料は、ペースト材とは異なり、有機物の供給を必要最低限に抑えることが可能である。よって、接合時発生するガス量を低減できる。これにより、発生ガスによる周囲部品の汚染が少ない接合が可能になる。この特性は、上記の３次元実装に最適な接合材料である。
本発明を適用することにより、一つ以上の電子部品が内蔵された多層配線基板であって、前記電子部品の電極間の接合層は結晶粒径が１０００ｎｍ以下の結晶粒径を有する焼結銀により構成され、前記接合層以外の電極表面と樹脂の全面あるいは一部が金属銀または酸化銀の粗化層を介していることを特徴とする電子部品内蔵の多層配線基板を提供することができる。これにより、接合部の低背化とともに樹脂との密着性を向上できる。
また、複数のＬＳＩチップが積層された積層チップであって、前記チップ間の電極が接合層を介して電気的に接合され、前記接合層は結晶粒径が１０００ｎｍ以下の結晶粒径を有する焼結銀を主体として構成され、前記接合層以外の電極表面の全面あるいは一部が金属銀の粗化層であることを特徴とする積層チップを提供することができる。
本発明に係る電子部材や電子部品の製造方法の一実施形態を以下に記載する。
本発明は、電気信号を入出力あるいは接続する電極の最表面に銀層を形成し、さらに前記銀層に酸化処理を施し、前記銀層の全部あるいは一部を酸化銀層とする電子部材の製造方法を特徴とする。銀層を形成することによって、様々な形状の導電体、半導体、絶縁体に接合材料となる酸化銀を供給でき、それらを低温、低加圧で接合することが可能となる。
上記の製造方法において、銀層を鍛造または溶着により形成することを特徴とする。
上記の製造方法において、銀層を蒸着またはめっきにより形成することを特徴とする。
上記の製造方法において、酸化銀層を陽極酸化またはオゾン酸化により形成することを特徴とする。
銀層を酸化銀層にする手法として陽極酸化法を適用すれば、酸化銀層の表面の曲率や層厚を高精度に制御することが可能である。無電解の陽極酸化法の場合は、作製する溶液，温度を変化させることにより目的の酸化銀層の作製が可能である。電解の陽極酸化法の場合は、作製する溶液，電流密度，電位，温度を変化させることにより目的の酸化銀層の作製が可能である。溶液としては、水酸化ナトリウムや水酸化カリウムなどアルカリ性水溶液で作製すればよい。
液中での処理が困難な場合、オゾンガスにより銀層を酸化銀層にする手法がとれる。オゾン酸化によっても酸化銀層の表面の曲率や層厚を高精度に制御することが可能である。
すなわち、作製する温度，オゾン濃度を変化させることにより目的の酸化銀層の作製が可能である。
本発明は、回路基板に設けられた一つ以上の接続端子と電子部材に設けられた一つ以上の電極端子とを接合層を介して電気的に接合する電子部品の実装方法であって、前記接続端子または前記電極端子の少なくとも一方の表面が酸化銀層で構成されており、前記酸化銀層に還元剤を供給し、少なくとも接合面に１００℃〜４００℃の加熱を付与し、少なくとも酸化銀が金属銀に還元する際に接合面に０.１〜２０ＭＰａの加圧を付与することで、前記接続端子と前記電極端子間を電気的に接合する電子部品の実装方法を特徴とする。
上記の実装方法において、還元剤がアルコール類，カルボン酸類，アミン類であることを特徴とする。
本発明に係る接合部材（酸化銀層）と接合可能な電極としては、電子部品の最表面のメタライズ層がＡｕ，Ａｇ，Ｐｔ，Ｐｄ，Ｃｕ，Ｎｉの単体および合金であれば、還元剤を選定することで金属接合が可能である。また、Ａｌなどをはじめとした酸化皮膜が安定な金属に対してもその酸化皮膜を介して接合することが可能である。また、酸化銀層同士の接合も可能である。
還元剤を電子部材の接合面にのみ供給することで、接合面以外を酸化銀層のまま残存させることができる。大気中や窒素中や真空中など還元雰囲気以外で接合を行う際に、還元剤を塗布しない領域を酸化銀として残存させる手法であり、酸化銀と金属銀の抵抗値の大きな差を利用した電気回路を導入することが可能となる。
一方、還元剤を電子部材の電極全面に供給することで、接合面以外を焼結銀とすることが可能である。接合層以外の焼結銀は下地がＡｇの場合、一体化し強固な接合となる。また、接合面以外は加圧されないため表面は粗化状態であり、例えば接合後に樹脂などにより封止される場合には粗化面に樹脂が入り込んだ状態となり、通常のＡｇ電極の状態よりも接着強度が向上する。
酸化銀の還元する手法としては、還元剤を用いる以外にガスにより行うことも可能である。すなわち、還元ガス雰囲気で少なくとも接合面に１００℃〜４００℃の加熱を付与し、少なくとも酸化銀が金属銀に還元する際に接合面に０.１〜２０ＭＰａの加圧を付与することで、電極間を電気的に接合することができる。還元雰囲気のガスとしては、水素や蟻酸など酸化銀に対して還元効果のある雰囲気で行えばよい。また、電子部品の電極の最表面に存在する酸化皮膜の還元や酸化防止の効果も期待できる。特に、水素雰囲気中で還元することで、発生するガスは水だけとなり、周囲の汚染が著しく低下する。
また、還元剤と還元雰囲気（ガス）を併用して酸化銀の還元を行うことも可能である。
詳細は、実施例１７で述べるが、還元剤の種類によっては、還元した銀粒子が液体状態である還元剤中に分散し、電極上に堆積する無電解めっきの効果が発揮される。この効果は、加圧力の大きさに依存しないため、低加圧で接合する場合は、水素雰囲気でも液相を導入した方が好ましい。
以下、本発明の実施例について図面を用いて説明する。ただし、本発明はここで取り上げた実施例に限定されることはなく、適宜組み合わせてもよい。
実施例１では、回路基板のＣｕ配線に電解めっきによりＡｇメタライズを形成し、Ａｇメタライズの厚さは５μｍである。
次に、Ａｇメタライズを陽極酸化により酸化銀層とした。陽極酸化は、水酸化ナトリウム（ＮａＯＨ）水溶液を用い電流密度（ｍＡ／cm2）を一定にした。対極にはＮｉ電極を用いた。
水酸化ナトリウムのモル濃度を変化させることでｐＨを、電流値を変化させることで電流密度を、それぞれ変化させ、ｐＨと電流密度と酸化銀層の厚さの関係を調べた。酸化銀層の厚さは、サンプル断面を切り出し、走査型電子顕微鏡で観察し、任意視野の５０点を平均することで求めた。図３にｐＨと電流密度と酸化銀層の厚さの関係を示す。
図３に示すように、酸化銀層を作製する際のｐＨと電流密度の値により生成する酸化銀層の厚さを精度よく制御することが可能であることがわかった。低電流とすると酸化銀層の厚さを大きくすることが可能であり、高電流とすると酸化銀層の厚さを薄くできる。
回路基板のＣｕ配線に電解めっきにより厚さ５μｍのＡｇメタライズを形成し、オゾン酸化により酸化銀層を形成した。Ａｇメタライズを１５０℃のオゾン濃度５vol％ガスを吹き付けた。これにより、酸化銀層が生成し、吹き付ける時間の増加に伴い酸化銀層の厚さが増加することを確認した。
実施例３では、実施例１，２で作製した酸化銀層の断面を走査型顕微鏡により観察した。倍率１０万倍で観察を行った結果、数〜数十ｎｍの空隙が数個散見される程度であり、空隙のほとんどない酸化銀層が形成されていることがわかった。これは、Ａｇメタライズ層が酸化銀に酸化される場合に体積が増加する反応となるためであると考えられる。
比較として、大きさ１〜３μｍの酸化銀粒子に対し、１００ＭＰａの圧力を付与した圧粉体を作製した。作製した圧粉体を樹脂埋めして断面を切り出し、断面を走査型顕微鏡により観察した。倍率１万倍で観察を行った結果、数百ｎｍ〜数μｍの空隙が散見された。
このように、粒子状で供給するよりも層状で供給する方が、接合材料となる酸化銀を緻密に供給できることがわかった。
実施例４では、本発明に係る電子部材表面の酸化銀層の厚さと接合体の接合部強度との関係を調べた。回路基板のＣｕ配線にＣｕ側からＮｉめっき、Ａｇめっきを電解めっきにより施した（Ｎｉめっき厚：２μｍ，Ａｇめっき厚：３μｍ）。次に、これを実施例１と同様に陽極酸化し酸化銀層を作製した。モル濃度３mol／Ｌの水酸化ナトリウム水溶液を用いて、電流密度を制御し酸化銀層の厚さを変化させた。
上記、回路基板に表面にＡｕメタライズを施したＳｉチップを大気中で接合した。接合前に回路基板にトリエチレングリコール溶液を噴霧してからＳｉチップを設置し、加熱工程と加圧工程を付与することにより接合した。接合条件は、接合最高加熱温度が２５０℃、接合時間が１５０ｓ、接合加圧力が２.５ＭＰａである。接合時間とは、室温からの接合温度までの昇温と最高加熱温度で保持した時間の総和である。
次に、上記接合条件により作製したＳｉチップ接合体に対して、純粋せん断応力下での接合部強度を測定した。せん断試験には西進商事製ボンドテスターＳＳ−１００ＫＰ（最大荷重１００kg）を用いた。せん断速度は３０mm／minとし、試験片をせん断ツールで破断させ、破断時の最大荷重を測定した。このようにして得られた最大荷重を接合面積で除することにより得られた値を継手のせん断強度とする。また、本実施例における接合材を用いた際のせん断強度の指標として、室温硬化型の導電性ペーストを用い、本発明に係る接合体接合部のせん断強度に対する相対強度比とした。図４にその結果を示す。また、前記導電性ペーストは、主な樹脂成分がエポキシ樹脂であり、導電性フィラーがＡｇフレークである。
図４に示されるように、酸化銀層が形成していないＡｇ電極の場合では接合強度は得られなかった。また、酸化銀層の厚さが増加するほど強度が上昇した。さらに、導電性ペースト以上の強度を発揮するためには、その厚さが４００ｎｍ以上であることが望ましいことがわかった。これは、酸化銀から金属銀に還元する際に体積減少が生じるためであり、接合面に垂直方向に圧縮された際に緻密にネットワークを形成するための厚さが必要であることに起因すると考えられる。
実施例５では、酸化銀層の下地をＡｇメタライズとした場合の酸化銀層とＡｇメタライズとの密着度を調べた。測定に用いた被接合試験片は、上側として直径１０mm，厚さ２５mmである円柱形状の無酸素銅製の試験片であり、Ｃｕ表面にＮｉめっきとＡｇめっきが電解めっきにより、それぞれ２μｍずつ施されている。実施例１の方法により、その片面に酸化銀層を１μｍ付与し、酸化銀層を付与した面同士をエポキシ系接着剤により張り合わせその引張強度を測定した。比較のため、酸化処理していないＡｇめっき同士の強度と、水素中で接合最高加熱温度が２５０℃、接合時間が３００ｓ加熱し酸化銀層を焼結させた表面の場合の焼結銀層との強度も測定した。結果を図５に示す。
また、その破壊箇所を光学顕微鏡で観察することで調べた。その結果、Ａｇめっき同士の接合体では接着剤とＡｇめっきの界面で破壊、焼結銀同士の接合体や酸化銀層同士の接合体では接着剤中で破壊していた。よって、焼結銀や酸化銀層と下地のＡｇとの密着強度は５ＭＰａ以上の引張強度であることがわかる。また、焼結銀や酸化銀層と接着剤との密着強度はＡｇめっきの場合に比較して向上することがわかる。これは、焼結銀や酸化銀層表面が粗化され、接着面積が増加しためであると考えられる。
実施例６では、接合温度と接合部強度との関係を調べた。検討したサンプルは、実施例４と同様にして用意した。酸化銀層の厚さは１μｍとなるように作製した。また、接合雰囲気は水素中である。接合条件は、最高加熱温度が１００，１５０，２００，２５０，３００℃とし、接合加圧力を１.０ＭＰａ、保持時間を１００ｓと一定とすることで最高加熱温度の影響を調べた。また、最高加熱温度が１００℃で保持時間を１８００ｓとし保持時間の影響を調べた。接合部の強度は、実施例４と同様にして測定した。図６にその結果を示す。
図６に示すように、接合温度が上昇するに伴い接合部強度が上昇し、接合温度２００℃で規格化せん断強度１以上を発揮することができた。また、接合温度１００，１５０℃でも保持時間を増加することで、規格化せん断強度１以上を発揮できることがわかった。接合温度が１００℃でも接合部強度が得られることから、耐熱性の観点で使用不可能な有機物を接合体の構成に導入することが可能である。
実施例７では、本発明に係る接合材を用いた場合の接合加圧力と接合部強度との関係を調べた。実施例４と同様に、回路基板のＣｕ配線に電解めっきにより厚さ５μｍのＡｇメタライズを形成し、陽極酸化法により１μｍ厚の酸化銀層を形成した。加圧力が大きくなり接合部強度が上昇すると、せん断強度測定時Ｓｉチップで破壊するため、ここでは、Ａｕめっきを施したＣｕ基板を用いた。
接合前に酸化銀表面に還元剤として作用するセチルアルコールとエチルアルコールの混合溶液を塗布してからＣｕ基板を設置し、加熱工程と加圧工程を付与することにより大気中で接合した。接合条件は、接合最高加熱温度が２５０℃、接合時間が１５０ｓと一定とし、接合加圧力を０.５〜２０ＭＰａと変化させることによって接合加圧力の効果を調べた。図７に結果を示す。
図７に示すように、加圧力が増加するに伴い強度が上昇する傾向が認められた。また、接合温度２５０℃，接合時間１５０ｓの場合は接合加圧力が約１.０ＭＰａ以上で規格化せん断強度１以上となることがわかった。ただし、実施例６で説明したように、同様の加圧力でも接合温度の上昇や保持時間の増加により強度向上が可能であり、０.１ＭＰａ以上の加圧力があれば、接合温度や保持時間の増加により金属接合が可能となる。
実施例８では、実施例７の構成に対して、構成の改良により接合強度が上昇した例について説明する。改良サンプルＡとして、Ｃｕ配線とＡｇメタライズ層間にＡｇバンプを形成した。次に、接合温度２５０℃、接合加圧力０.５ＭＰａ、接合時間１５０ｓで実施例７と同様の手法で接合を行ったところ、規格化せん断強度１.０を得た。改良サンプルＢとして、Ａｇバンプに曲率を与えた。その結果、規格化せん断強度１.２を得た。このように、バンプを付与して加圧が接合面に有効にかかりやすい形状とすることで強度が上昇することがわかった。
次に、バンプをＡｌとした。還元剤を水素ガスとし接合温度１００℃，接合加圧力１.０ＭＰａ，保持時間１８００ｓで実施例６と同様の手法で接合を行ったところ、規格化せん断強度１.３を得た。次にバンプをＳｎ−３.５Ａｇ合金としたところ、規格化せん断強度１.５を得た。このように、変形能の高い硬度の低い金属をバンプとして付与することで強度が上昇することがわかった。
実施例７で述べたように、接合時の加圧力を増加することで、接合部の強度を向上させることが可能である。しかし、付与する加圧の大きさによっては、接合する電子部材（例えば、半導体チップやその上面に形成された配線および電極）が物理的に破損する可能性がある。表１に示すように、１０ＭＰａ以上の加圧を付与すると接合する半導体チップに破損が生じる場合があった。これに対し、実施例７で述べたように、本発明の接合プロセスの温度は１００℃程度でも接合可能となるため、合成樹脂など応力の緩衝効果を有する有機材料を半導体チップの破損の防止に用いることが可能である。この効果を確認するため、ポリプロピレンで保護した半導体チップを１００℃で加圧したところ、２０ＭＰａでも破損はなかった。
本実施例では本発明に係るリードフレームと、これを用いた半導体パッケージ（ＱＦＰ）について説明する。リードフレームの材質としては、Ｆｅ合金，Ｃｕ合金がある。
図８（ａ）は、本発明に係るリードフレーム３００の断面模式図である。リードフレームは、Ｓｉチップなどダイを搭載するダイパッド３０１と、電気信号を入力、出力するリード３０２から構成される。例えば、Ｃｕ−Ｃｕ2Ｏ複合材からなるリードフレーム（厚さ０.３mm）のダイパッド部３０１に対し、Ｃｕ側からＮｉめっき３０３を２μｍ、Ａｇめっき３０４を２μｍの厚さでそれぞれ電解めっきにより施している。次に、Ａｇめっきをさらに陽極酸化することによって、酸化銀層３０５を１μｍの厚さで施している。
図８（ｂ）は、本発明に係るＱＦＰの断面模式図である。図８（ａ）に示した酸化銀層上にデカン酸を酸化銀層に対して塗布し、酸化銀層の最表面をデカン酸銀化合物とした。
デカン酸銀化合物は酸化銀の還元剤として機能する。続いて、半導体素子３０６としての表面にＡｕめっきを施したＳｉ素子（サイズ１mm×１mm×０.３mm）を搭載した。接合処理として、接合温度２８０℃，接合加圧１.５ＭＰａを３０秒間付与し、Ｓｉ素子は焼結銀を主体とした接合層３０７により接合されている。また、この処理によって、ダイパッド表面には、焼結銀からなる粗化層３０８が形成している。
Ｓｉ素子３０６上の電極とリード３０２との電気的接続はＡｕワイヤ３０９の超音波接合により行う。その後、Ｓｉ素子３０６とＡｕワイヤ３０９が施された主要部は、トランスファモールドによってエポキシ樹脂３１０で覆われる。この時、粗化層３０８とエポキシ樹脂の界面密着強度は、上記で述べたように向上している。リードフレーム３００はエポキシ樹脂３１０によるモールドが完了した段階で切り離され、それぞれ独立した端子としての機能が付与される。
本実施例では本発明に係るリードフレームと、これを用いた半導体パッケージ（ＱＦＰ）について説明する。
図９（ａ）は、図８（ａ）のリード部３０２に対しても酸化銀層を付与した構造としたリードフレーム４００の断面模式図である。ダイパッド部４０１，リード４０２の全面にＣｕ側からＮｉめっき４０３を２μｍ、Ａｇめっき４０４を２μｍの厚さでそれぞれ電解めっきにより施している。次に、Ａｇめっきをさらに陽極酸化することによって、酸化銀層４０５を１μｍの厚さで施している。
図９（ｂ）は、本発明に係るＱＦＰの断面模式図である。パッケージング前工程として、酸化銀層表面への還元剤供給は、その後パッケージを実装する領域以外の接合層４０７と粗化層４０８ａと粗化層４０８ｂのみとしている。Ｓｉ素子４０６のダイパッド４０１への接合条件は、接合温度２８０℃，接合加圧１.５ＭＰａ，接合時間３０秒間であり、パッケージを実装する領域は、酸化銀層４１１として還元されない。
Ｓｉ素子４０６上の電極とリード４０２との電気的接続はＡｕワイヤ４０９の超音波接合によって行っている。その後、上記と同様に、トランスファモールドによってエポキシ樹脂４１０で覆われる。この時、リードフレーム全面（粗化層４０８ａと粗化層４０８ｂ）とエポキシ樹脂の界面密着強度は、上記よりもさらに向上している。
リードフレーム４００はエポキシ樹脂４１０によるモールドが完了した段階で切り離され、それぞれ独立した端子としての機能が付与される。次に、酸化銀層４１１を例えばトリエチレングリコールを浸漬し、加熱加圧することにより、ＱＦＰは回路基板上の電極に対して実装される。
本実施例では本発明に係るＴＡＢテープキャリアについて説明する。図１０（ａ）に示すように、ポリエチレンテレフタレートやポリイミドフィルムなどの絶縁性フィルム５０１上に接着剤層５０２を介してＣｕ箔５０３を貼り合わせる。次に、図１０（ｂ）に示すようにＣｕ箔５０３上にフォトレジスト５０４を成膜する。図１０（ｃ）に示すように、露光，現像する。図１０（ｄ）に示すように、銅箔５０３をエッチングし配線パターンを形成する。本実施例では、接着剤層によりＣｕ箔を貼り合わせたが、絶縁フィルムへの導体形成は、例えばＮｉ合金のスパッタリング層を介してめっきを施す手法を用いてもよい。
配線パターンの接続端子領域５０５以外に、絶縁層としてレジスト５０６を塗布形成する。そして、露出領域である接続端子領域５０５にＡｇめっき５０７を施し、Ａｇめっきの一部を酸化銀層５０８とすることでＴＡＢテープが完成する。
完成したＴＡＢテープは、デバイスホール上でＳｉチップのＡｕバンプと酸化銀層５０８を合わせることで用いられる。接合は、上記までの方法により行うことが可能であり、従来の熱圧着に比較して、低温，低加圧で電子部品を作製できる。また、デバイスホールが存在しない形態であるＣＯＦ（Chip on Film）に対しても、同様の手法にて酸化銀層を付与し電子部品実装部材として用いることが可能である。
本実施例では本発明に係るＲＦＩＤについて説明する。図１１（ａ）はＲＦＩＤ用のアンテナ基板の断面模式図である。図１１（ａ）に示すように、例えばポリエチレンテレフタレートやアクリロニトリルブタジエンスチレン共重合体などの絶縁フィルム６０１上に、ＣｕやＡｌなどの金属製のアンテナ６０２が設置されている。アンテナの設置方法は、めっきや蒸着により膜形成してからエッチングする手法，導電性インクにより印刷し焼成させる手法，金属箔を接着剤により接着する手法などがとられる。
次に、ＲＦＩＤチップを搭載するための電極６０３が形成される。電極となるメタライズ層６０３の表面をＡｇメタライズとし、さらにＡｇメタライズの一部あるいは全部を酸化銀層６０４とする。
図１１（ｂ）はＲＦＩＤタグの断面模式図である。図１１（ａ）に示したアンテナ基板の酸化銀層６０４上にＲＦＩＤチップ６０５を搭載する。チップ６０５のバンプ電極６０６を酸化銀層６０４に合わせフリップチップ実装する。上記で述べたように、従来の手法に比較して、低温，低加圧で接合が可能である。焼結銀を主体とした接合層６０７により、アンテナ側電極６０３とバンプ電極６０６は電気的に接続される。また、チップ搭載後、アンダーフィル６０８としてエポキシ樹脂などで封止する。この時、アンテナ基板上電極には粗化層がけいせいされているため、樹脂との密着性が向上する。最後に、ポリエチレンテレフタレートなどでラミネートしている（６０９）。
また、図２に示したようなバンプ無しの接合も可能であり、接合部の低背化が図れる。
Ａｇでアンテナを形成する、あるいはアンテナ全面にＡｇメタライズ層を形成し酸化銀層とすることで、接合と同時に全面が粗化層となる。これにより、樹脂やラミネート材の密着性を向上させる構造にすることが可能である。
本実施例では本発明に係るＬＥＤパッケージについて説明する。図１２は、ＬＥＤパッケージの断面模式図である。有機基板７０１（セラミクス基板、有機フィルム）上には、ＬＥＤチップ７０２，金属線７０３（リード，リボン），リフレクタ７０４を搭載するためのメタライズ層７０５が形成されている。また、７０６は配線である。それぞれの部品の搭載は、焼結銀層を主体とする接合層７０７を介してなされている。
ＬＥＤ実装では、発熱量の増大が問題となっているが、接合部が金属銀により構成されることで放熱性が向上する。また、発光域によっては紫外光が接合部に照射されることで、樹脂を主体とした接合では接合部が劣化する問題があった。しかしながら、接合部が金属銀により構成されることで接続信頼性が向上する。
ＬＥＤパッケージでは、その光照射効率を向上させるために、Ａｇメタライズ７０８を施したリフレクタ７０４が用いられることがあるが、そのＡｇメタライズを図１２のように全面に行い、メタライズ層７０５との接合部を酸化銀層にし搭載することができる。配線と電気的に接合していないメタライズ層７０５や接合部７０７を利用して放熱性を向上することも可能となる。また、必要によって蛍光体７０９が取り付けられる。
本実施例では本発明に係る部品内蔵型の多層配線基板について説明する。図１３（ａ）〜（ｃ）は、部品内蔵型の多層配線基板の内蔵される部品の断面模式図を示している。図１３（ａ）は、インダクタ，コンデンサ，抵抗部品など受動部品８０３の断面模式図であり、電極にメタライズ層８０２、その表面に酸化銀層８０１が形成してある。メタライズ層や酸化銀層はバレルめっきにより作製できる。
図１３（ｂ）は、ＬＳＩチップ８０４の断面模式図であり、電極に設けられたバンプ８０５は突起状となっており、さらに酸化銀層８０６が形成されている。また、図１３（ｃ）は多層配線板の一部コア層と層間の断面模式図を表している。コア８０７の高さ方向の導通はスルーホール８０８表面の配線８０９によりなされる。層間のプリプレグ８１０の導通は、表面に酸化銀層８１１を有するバンプ状の貫通電極８１２によりなされる。また、酸化銀層８１１は配線８０９表面（プリプレグ８１０と配線８０９の界面）に設けてもよい。
図１４に上記部品を用いて作製した部品内蔵型多層配線板の断面模式図を示す。受動部品８０３，ＬＳＩチップ８０４，貫通配線８１２の接合は、上記に述べた手法により、酸化銀が還元し生成した銀粒子によりなされ、焼結銀層８１３を介して電極に搭載される。
また、それぞれの接合箇所以外の酸化銀層は焼結銀粗化層８１４となるため、プリプレグ８１０との密着度を向上できる。また、バンプ８０５および貫通電極８１２のようにバンプ表面に硬度が硬い酸化銀を設けることにより、低い加圧で接合する相手の酸化皮膜を破ることが可能となる。
また、図１５に示すように、電子部品の電極を垂直方向に接続したり、図１６に示すように平行方向に接続したりすることで、電子部品の寸法に合わせ積層基板の厚さを最小にしたり、放熱性を考慮することができ設計の自由度が高い。
三次元実装では、高さ方向の制御が重要である。本発明に係る接合形態では、接合層の高さを小さくできる、傾きが出ない、接合時発生するガスが少ないという効果がある。また、それぞれの接合層は薄いために電気信号の遅延が少ない回路にできる効果がある。
本実施例では本発明に係る積層チップについて説明する。図１７は、積層チップの断面模式図である。半導体素子９０１には、絶縁層９０２を介して貫通電極９０３が形成されている。また、片側にはＡｇメタライズ９０４が貫通電極形成時に設けられ、さらに酸化銀層が形成される。この酸化銀層を用いて、焼結銀を主体とした接合層９０５を介して複数の半導体素子が積層される。
一方、両面にＡｇメタライズが形成された半導体素子９０６は、貫通電極がＡｇではない例えばＣｕの場合、まずＡｇめっきを施してから、ＣｕめっきしてさらにＡｇめっきをすることで作製し、その後に半導体素子をダイシングしている。そうすることでＡｇメタライズ９０７の一部を陽極酸化して、インターポーザ９０８の電極９０９を接合できる。
また、Ａｇメタライズを片面だけ施し、インターポーザとはろう付けや圧着で接合することも可能である。さらに、インターポーザに設けられたバンプ９１０と回路基板との接合に関しても、本発明を用いても良いしその他の接合法が利用可能である。
実施例１７では、接合相手の電極種が接合部強度に及ぼす影響を調べた。検討したサンプルは、実施例４と同様にして用意した。酸化銀層の厚さは１μｍとなるように作製した。接合雰囲気は水素中とした。接合相手の表面電極は、Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｃｕ，Ｎｉと変化させた。接合条件は、最高加熱温度２５０℃，加圧力２.５ＭＰａ，保持時間１００ｓとした。
図１８に還元剤無しで接合した酸化銀シートと、さらにトリエチレングリコールを滴下した酸化銀シートの規格化せん断強度の値を示す。Ｎｉ電極以外はほぼ同等の強度を示したが、Ｎｉ電極との接合の場合はトリエチレングリコールを滴下することで著しい強度上昇が認められた。これは、トリエチレングリコールを滴下することにより、還元した銀粒子がトリエチレングリコール中に分散し、電極上に堆積する無電解めっきの効果が発揮されるためである。この効果は、加圧力の大きさに依存しないため、低加圧で接合する場合は、水素雰囲気でも液相を導入した方が好ましい。
１０１ 酸化銀
１０２ 銀粒子
１０３ 還元前の酸化銀外形
２００ 回路基板
２０１ 基板絶縁層
２０２，７０６，８０９ 配線
２０３ メタライズ層（電極）
２０４，５０６ レジスト
２０５，３０５，４０５，４１１，５０８，６０４，８０１，８０６，８１１ 酸化銀層２０５ａ 焼結銀層（接合層）
２０５ｂ 焼結銀層（粗化層）
２０６ チップ
２０７，６０３，９０９ 電極
２０８，７０５，８０２ メタライズ層
２０９ ＬＳＩチップ
３００ リードフレーム
３０１ ダイパッド
３０２，４０２ リード
３０３，４０３ Ｎｉめっき
３０４，４０４，５０７ Ａｇめっき
３０６，９０１，９０６ 半導体素子
３０７，４０７，６０７，９０５ 接合層
３０８，４０８ａ，４０８ｂ 粗化層
３０９，４０９ Ａｕワイヤ
３１０，４１０ エポキシ樹脂
４００ リードフレーム
４０１ ダイパッド部
４０６ Ｓｉ素子
５０１ 絶縁性フィルム
５０２ 接着剤層
５０３ Ｃｕ箔
５０４ フォトレジスト
５０５ 接続端子領域
６０１ 絶縁フィルム
６０２ アンテナ
６０５ ＲＦＩＤチップ
６０６ バンプ電極
６０８ アンダーフィル
６０９ ラミネート
７０１ 有機基板
７０２ ＬＥＤチップ
７０３ 金属線
７０４ リフレクタ
７０７ 接合部
７０８，９０４，９０７ Ａｇメタライズ
７０９ 蛍光体
８０３ 受動部品
８０４ ＬＳＩチップ
８０５，９１０ バンプ
８０７ コア
８０８ スルーホール
８１０ プリプレグ
８１２，９０３ 貫通電極
８１３ 焼結銀層
８１４ 焼結銀粗化層
９０２ 絶縁層
９０８ インターポーザ

Claims (8)

  1. 回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極が接合層を介して電気的に接合された電子部品であって、
    前記接合層は焼結銀を主体として構成され、
    前記接合層と接していない電極表面の全面あるいは一部が酸化銀の粗化層であり、
    当該酸化銀の粗化層の厚さは４００ｎｍ以上５μｍ以下であり、
    前記酸化銀の層の最表面は１μｍより小さい曲率半径となっていることを特徴とする電子部品。
  2. 請求項１において、前記焼結銀は結晶粒径が１０００ｎｍ以下の結晶粒径を有する焼結銀であることを特徴とする電子部品。
  3. 請求項１において、前記回路基板と電子部材との間に樹脂が充填されており、前記接合層と接していない前記電極の全面あるいは一部が前記酸化銀の粗化層を介して樹脂と接着していることを特徴とする電子部品。
  4. 請求項１において、前記焼結銀が多孔質であり、焼結銀の孔内に樹脂が充填されていることを特徴とする電子部品。
  5. 請求項１において、前記接続端子あるいは前記電極は、Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｎｉ，Ｃｏ，Ｔｉ，Ｍｏ，Ｆｅ，Ａｌ，Ｚｎの単体，合金あるいは混合物から選択される少なくとも１つの材料で構成されることを特徴とする電子部品。
  6. 請求項１において、前記接続端子あるいは電極が、Ｓｎの単体，Ｓｎ合金あるいは混合物から選択される少なくとも１つの材料で構成されることを特徴とする電子部品。
  7. 一つ以上の電子部品が内蔵された多層配線基板であって、
    前記電子部品の電極間の接合層は焼結銀により構成され、前記接合層と接していない前記電極表面の全面あるいは一部が酸化銀の粗化層であり、
    前記酸化銀の粗化層は４００ｎｍ以上５μｍ以下であり、
    前記酸化銀の層の最表面は１μｍより小さい曲率半径となっており、
    前記電子部品の電極間には樹脂が充填されていることを特徴とする電子部品内蔵の多層配線基板。
  8. 複数のＬＳＩチップが積層チップであって、
    前記チップ間の電極が接合層を介して電気的に接合されており、
    前記接合層は焼結銀を主体として構成され、
    前記接合層と接していない電極表面の全面あるいは一部が酸化銀の粗化層であり、
    当該酸化銀の粗化層は４００ｎｍ以上５μｍ以下であり、
    前記酸化銀の層の最表面は１μｍより小さい曲率半径となっていることを特徴とする積層チップ。
JP2012177687A 2012-08-10 2012-08-10 電子部材ならびに電子部品とその製造方法 Expired - Fee Related JP5331929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012177687A JP5331929B2 (ja) 2012-08-10 2012-08-10 電子部材ならびに電子部品とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012177687A JP5331929B2 (ja) 2012-08-10 2012-08-10 電子部材ならびに電子部品とその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009018959A Division JP5156658B2 (ja) 2009-01-30 2009-01-30 Ｌｓｉ用電子部材

Publications (2)

Publication Number Publication Date
JP2012235163A true JP2012235163A (ja) 2012-11-29
JP5331929B2 JP5331929B2 (ja) 2013-10-30

Family

ID=47435108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012177687A Expired - Fee Related JP5331929B2 (ja) 2012-08-10 2012-08-10 電子部材ならびに電子部品とその製造方法

Country Status (1)

Country Link
JP (1) JP5331929B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019019038A (ja) * 2017-07-20 2019-02-07 神島化学工業株式会社 酸化銀及びその製造方法
CN114121694A (zh) * 2021-11-19 2022-03-01 深圳市鼎华芯泰科技有限公司 一种改善ic封装密封性的封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
WO2010084742A1 (ja) * 2009-01-23 2010-07-29 日亜化学工業株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
WO2010084742A1 (ja) * 2009-01-23 2010-07-29 日亜化学工業株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019019038A (ja) * 2017-07-20 2019-02-07 神島化学工業株式会社 酸化銀及びその製造方法
JP7083235B2 (ja) 2017-07-20 2022-06-10 神島化学工業株式会社 酸化銀及びその製造方法
CN114121694A (zh) * 2021-11-19 2022-03-01 深圳市鼎华芯泰科技有限公司 一种改善ic封装密封性的封装方法

Also Published As

Publication number Publication date
JP5331929B2 (ja) 2013-10-30

Similar Documents

Publication Publication Date Title
JP5156658B2 (ja) Ｌｓｉ用電子部材
JP5151150B2 (ja) 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
US12113039B2 (en) Low pressure sintering powder
US8821768B2 (en) Bonding method and bonding material using metal particle
JP4737116B2 (ja) 接合方法
EP3659971B1 (en) Sintering powder
EP3134221B1 (en) Method for manufacturing metal powder
JP5375343B2 (ja) 接合材料及びその製造方法、並びにそれを用いた実装方法
JP2010050189A (ja) 接合材、半導体装置およびその製造方法
JP2011014556A (ja) 半導体装置とその製造方法
JP2012191238A (ja) 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
JP2012038790A (ja) 電子部材ならびに電子部品とその製造方法
JP2019087607A (ja) ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2020020015A (ja) 接合用金属ペースト、接合体及び接合体の製造方法
JP5331929B2 (ja) 電子部材ならびに電子部品とその製造方法
JP2012124497A (ja) 半導体装置
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
JP2017139260A (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
TWI808208B (zh) 用於燒結黏晶及類似應用之奈米銅糊及膜及製造燒結粉末的方法
JP2011029472A (ja) 接合材料及びこれを用いた半導体の実装方法並びに半導体装置
CN114450107A (zh) 接合用铜糊料、接合体的制造方法及接合体
JP2016039223A (ja) 焼結接合用材料、焼結接合用材料を備えた電子部材、及び、半導体モジュール
JP2006120973A (ja) 回路基板および回路基板の製造方法
JP2013197436A (ja) 高熱伝導低熱膨張接合材料及び半導体装置
JP2012112008A (ja) 接続端子用ボールおよびその製造方法ならびに接続構造の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

LAPS Cancellation because of no payment of annual fees