[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012234993A - Semiconductor package and conveyance system - Google Patents

Semiconductor package and conveyance system Download PDF

Info

Publication number
JP2012234993A
JP2012234993A JP2011103143A JP2011103143A JP2012234993A JP 2012234993 A JP2012234993 A JP 2012234993A JP 2011103143 A JP2011103143 A JP 2011103143A JP 2011103143 A JP2011103143 A JP 2011103143A JP 2012234993 A JP2012234993 A JP 2012234993A
Authority
JP
Japan
Prior art keywords
semiconductor package
package
semiconductor
package body
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011103143A
Other languages
Japanese (ja)
Inventor
Takamasa Muramatsu
孝真 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2011103143A priority Critical patent/JP2012234993A/en
Publication of JP2012234993A publication Critical patent/JP2012234993A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To surely lift and convey a semiconductor package in a stable state without damaging it, and moreover, to suppress the manufacturing cost and the maintenance cost of a conveyance device for conveying the semiconductor package to low levels.SOLUTION: A semiconductor package 1 is provided which is equipped with a plate-shaped package body 2 including a semiconductor chip 4, and in which a level difference is formed in a side part of the package body 2 in the plate thickness direction of the package body 2, so that a level difference part 8 for support on which jigs 100 for conveyance abut from one side in the plate thickness direction of the package body 2 is defined, and this level difference part 8 for support is formed at a position, such as sandwiching at least the package body 2 in plain view from the side part.

Description

本発明は、半導体パッケージ及びこれを搬送装置によって搬送する搬送システムに関する。   The present invention relates to a semiconductor package and a transport system for transporting the semiconductor package by a transport device.

従来、半導体パッケージを持ち上げて搬送する搬送装置（ピックアップ装置）には、例えば特許文献１のように、半導体パッケージの上面に吸着させる吸着コレットを備えたものがある。
また、特許文献１には、引っ張りバネの付勢力により複数のピンを半導体パッケージの側部に押し付けることで、複数のピンで挟み込んで半導体パッケージを把持するように構成した搬送装置も記載されている。 2. Description of the Related Art Conventionally, there is a transport device (pickup device) that lifts and transports a semiconductor package, for example, as disclosed in Patent Document 1, which includes a suction collet that is attracted to an upper surface of a semiconductor package.
Patent Document 1 also describes a transport device configured to hold a semiconductor package by being sandwiched between the plurality of pins by pressing the plurality of pins against the side portion of the semiconductor package by an urging force of a tension spring. .

特開平９−１９９５７７号公報JP-A-9-199577

しかしながら、吸着コレットを半導体パッケージに吸着させる上記従来の構成では、吸着コレット内部のエアーを吸引する吸引ポンプ等の吸引装置、及び、これを駆動する電源が必要となる。すなわち、搬送装置の製造コストや維持費が高くなる、という問題がある。なお、吸着コレット内部のエアーを吸引する構成としては、例えばスポイトのように手動でエアー吸引するものも考えられるが、吸引装置と比較して吸着力が弱いため、半導体パッケージの吸着ミスや搬送ミスが発生する虞がある。特に、近年では半導体パッケージの小型化が進められているため、上記吸着ミスや搬送ミスが特に発生し易くなっている。   However, in the above-described conventional configuration in which the suction collet is sucked by the semiconductor package, a suction device such as a suction pump for sucking the air inside the suction collet and a power source for driving the suction device are required. That is, there is a problem that the manufacturing cost and maintenance cost of the transport device are increased. In addition, as a configuration for sucking air inside the suction collet, for example, a device that sucks air manually such as a dropper is conceivable. However, since the suction power is weaker than that of the suction device, a semiconductor package suction error or a transport error is considered. May occur. In particular, since the semiconductor package has been downsized in recent years, the above-mentioned suction error and transport error are particularly likely to occur.

また、複数のピンを側部に押し付けて半導体パッケージを把持する上記従来の構成では、半導体パッケージとピンとの摩擦力のみによって半導体パッケージを把持するため、この把持力の調整が困難である。例えば、半導体パッケージに対するピンの押し付け力が弱すぎると、複数のピンに対する半導体パッケージの位置がずれたり、半導体パッケージが落下する等して搬送ミスが生じる虞がある。逆に、半導体パッケージに対するピンの押し付け力が強すぎると、半導体パッケージの外面に傷がつく虞がある。   Further, in the above-described conventional configuration in which the semiconductor package is gripped by pressing a plurality of pins against the side, the gripping force is difficult to adjust because the semiconductor package is gripped only by the frictional force between the semiconductor package and the pins. For example, if the pressing force of the pins against the semiconductor package is too weak, the position of the semiconductor package with respect to the plurality of pins may be shifted, or the semiconductor package may fall, causing a transport error. Conversely, if the pressing force of the pins against the semiconductor package is too strong, the outer surface of the semiconductor package may be damaged.

本発明は、上述した事情に鑑みてなされたものであって、傷つけることなく安定した状態で確実に持ち上げて搬送できると共に、搬送装置の製造コスト及び維持費も低く抑えることが可能な半導体パッケージを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and a semiconductor package that can be reliably lifted and transported in a stable state without being damaged, and can reduce the manufacturing cost and maintenance cost of the transport device. The purpose is to provide.

上記課題を解決するために、本発明の半導体パッケージは、半導体チップを含む板状のパッケージ本体を備える半導体パッケージであって、前記パッケージ本体の側部に、当該パッケージ本体の板厚方向に段差が形成されることで、搬送用の治具を前記パッケージ本体の板厚方向の一方側から当接させる支持用段差部が画成され、前記支持用段差部は、少なくとも平面視した前記パッケージ本体を側部から挟み込むような位置に形成されていることを特徴とする。   In order to solve the above problems, a semiconductor package of the present invention is a semiconductor package including a plate-shaped package main body including a semiconductor chip, and a step is formed on a side portion of the package main body in the thickness direction of the package main body. As a result, a supporting stepped portion is defined that abuts the conveying jig from one side in the plate thickness direction of the package main body, and the supporting stepped portion has at least the package main body in plan view. It is characterized by being formed at a position sandwiched from the side part.

この半導体パッケージを持ち上げて搬送する場合には、予め支持用段差部が鉛直方向下側に向くように半導体パッケージを配しておく。そして、複数の搬送用の治具によってパッケージ本体をその側部から挟み込むように、各治具を支持用段差部の下側（パッケージ本体の板厚方向の一方側）に入り込ませた後、複数の治具を上方（パッケージ本体の板厚方向の他方側）に移動させればよい。これにより、各治具が支持用段差部に当接して支持用段差部が上方に押し上げられるため、半導体パッケージを安定した状態で確実に持ち上げることができる。したがって、半導体パッケージの搬送ミスを防ぐことができる。   When the semiconductor package is lifted and transported, the semiconductor package is arranged in advance so that the supporting stepped portion is directed downward in the vertical direction. And after inserting each jig into the lower side (one side of the thickness direction of the package main body) of the supporting stepped portion so that the package main body is sandwiched from the side by a plurality of conveying jigs, a plurality of This jig may be moved upward (the other side in the plate thickness direction of the package body). As a result, each jig comes into contact with the supporting stepped portion and the supporting stepped portion is pushed upward, so that the semiconductor package can be reliably lifted in a stable state. Therefore, it is possible to prevent a semiconductor package transport error.

また、半導体パッケージを持ち上げる場合には、上述したように、治具によって支持用段差部を下側から支持するだけでよいため、従来構成のようにバネ等の付勢力によって治具を半導体パッケージの側部に強く押し付ける必要がない。したがって、治具の過度の押し付けによって半導体パッケージの外面に傷がつくことも防止できる。
さらに、上記構成の半導体パッケージを搬送するための搬送装置は、搬送用の治具と、治具を移動させるための駆動源とを備えていればよく、従来の吸着コレットを備える搬送装置と比較して吸引装置やその駆動源が不要となるため、搬送装置の製造コストや維持費を低く抑えることができる。 Further, when lifting the semiconductor package, as described above, it is only necessary to support the supporting stepped portion from the lower side by the jig, so that the jig is attached to the semiconductor package by a biasing force such as a spring as in the conventional configuration. There is no need to press strongly against the sides. Therefore, it is possible to prevent the outer surface of the semiconductor package from being damaged due to excessive pressing of the jig.
Furthermore, the transport apparatus for transporting the semiconductor package having the above-described structure only needs to include a transport jig and a drive source for moving the jig, and is compared with a transport apparatus including a conventional suction collet. Thus, since the suction device and its drive source are not required, the manufacturing cost and maintenance cost of the transport device can be kept low.

そして、前記半導体パッケージを構成する前記パッケージ本体の側部には、前記半導体チップに電気接続されて、前記治具が前記支持用段差部に当接した際に当該治具を接触させる検査用パッドが形成されていることが好ましい。   An inspection pad that is electrically connected to the semiconductor chip and contacts the jig when the jig abuts against the supporting stepped portion is provided on a side of the package body constituting the semiconductor package. Is preferably formed.

この構成では、搬送用の治具に半導体チップの電気的特性を検査するためのプローブの役割を持たせることで、半導体パッケージを持ち上げて搬送すると同時に、治具を検査用パッドに接触させて半導体チップの電気的特性を検査することが可能となる。特に、本発明の構成では半導体パッケージを安定した状態で搬送できるため、半導体パッケージの搬送と検査を同時に行っても検査ミスを防ぐことができる。
さらに、半導体パッケージの搬送と検査を別個に実施する場合と比較して、半導体パッケージを所定の搬送先に短時間で効率よく搬送することもできる。 In this configuration, the transfer jig has a role of a probe for inspecting the electrical characteristics of the semiconductor chip, so that the semiconductor package is lifted and transferred, and at the same time, the jig is brought into contact with the inspection pad to make the semiconductor It becomes possible to inspect the electrical characteristics of the chip. In particular, since the semiconductor package can be transported in a stable state in the configuration of the present invention, an inspection error can be prevented even if the semiconductor package is transported and inspected at the same time.
Furthermore, as compared with the case where the semiconductor package is transported and inspected separately, the semiconductor package can be transported to a predetermined transport destination efficiently in a short time.

また、前記半導体パッケージでは、前記支持用段差部が、平面視した前記パッケージ本体の周方向に延在してリング状に形成されているとよい。
この構成では、パッケージ本体に対する各支持ピンの周方向の位置決めが不要となり、パッケージ本体の周方向の任意の位置において、搬送用の治具を支持用段差部の下側に配することができる。言い換えれば、搬送用の治具の数やこれらの相対的な配置に関わらず、半導体パッケージを搬送することが可能となる。 In the semiconductor package, the supporting stepped portion may be formed in a ring shape extending in a circumferential direction of the package body in plan view.
In this configuration, it is not necessary to position each support pin in the circumferential direction with respect to the package body, and a conveying jig can be arranged below the support step portion at an arbitrary position in the circumferential direction of the package body. In other words, the semiconductor package can be transferred regardless of the number of transfer jigs and their relative arrangement.

さらに、前記半導体パッケージでは、前記パッケージ本体の側部に、当該パッケージ本体の板厚方向に段差が形成されることで、前記治具をパッケージ本体の板厚方向の他方側から当接させる押付用段差部が画成され、当該押付用段差部が、前記支持用段差部に対して前記板厚方向に間隔をあけて対向するように配されていてもよい。   Further, in the semiconductor package, a step is formed in the thickness direction of the package body at a side portion of the package body, so that the jig is brought into contact with the other side in the thickness direction of the package body. A stepped portion may be defined, and the pressing stepped portion may be arranged so as to face the supporting stepped portion with an interval in the plate thickness direction.

この構成では、搬送用の治具によって半導体パッケージを搬送して所定の載置面に載置した後、搬送用の治具を支持用段差部と押付用段差部との間に挿入した状態で、治具を下方に移動させれば、押付用段差部が治具によって下方に押し下げられるため、半導体パッケージを所定の載置面に押し付けることができる。
そして、この押し付けは、例えば、半田によって半導体パッケージを回路基板の搭載面（所定の載置面）に表面実装する場合に、外部端子と回路基板の配線パターンとの密着性向上に有効であり、半導体パッケージと回路基板との電気接続の信頼性向上を図ることができる。また、この押し付けは、搬送用の治具によって半導体パッケージを搬送して回路基板の搭載面に載置した後、搬送用の治具を支持用段差部と押付用段差部との間に挿入したままで実施できるため、回路基板に対する半導体パッケージの確実な搭載を短時間で行うことも可能となる。 In this configuration, after the semiconductor package is transported by a transport jig and placed on a predetermined mounting surface, the transport jig is inserted between the supporting stepped portion and the pressing stepped portion. If the jig is moved downward, the pressing step is pushed downward by the jig, so that the semiconductor package can be pressed against a predetermined mounting surface.
And this pressing is effective for improving the adhesion between the external terminal and the circuit board wiring pattern, for example, when the semiconductor package is surface-mounted on the mounting surface (predetermined mounting surface) of the circuit board by solder, The reliability of electrical connection between the semiconductor package and the circuit board can be improved. In addition, the pressing is performed by transferring the semiconductor package with a transfer jig and placing it on the mounting surface of the circuit board, and then inserting the transfer jig between the supporting stepped portion and the pressing stepped portion. Therefore, the semiconductor package can be reliably mounted on the circuit board in a short time.

また、前記半導体パッケージが、前記半導体チップに電気接続されて前記パッケージ本体の側部から突出する外部端子を備える場合、当該外部端子は、前記支持用段差部及び前記押付用段差部よりも前記板厚方向の一方側に配されているとよい。
この構成では、搬送用の治具をパッケージ本体から突出する外部端子に干渉させることなく、搬送用の治具によって半導体パッケージを持ち上げて搬送したり、半導体パッケージを所定の載置面に押し付けることが可能となる。特に、半導体パッケージを所定の載置面に押し付けるために治具を板厚方向の一方側に移動させても、治具は外部端子に当接しないため、外部端子の変形を防いで外部端子の保護を図ることができる。 When the semiconductor package includes an external terminal that is electrically connected to the semiconductor chip and protrudes from a side portion of the package body, the external terminal is located on the plate more than the supporting stepped portion and the pressing stepped portion. It is good to be arranged on one side in the thickness direction.
In this configuration, the semiconductor package can be lifted and transported by the transport jig or pressed against a predetermined mounting surface without causing the transport jig to interfere with the external terminals protruding from the package body. It becomes possible. In particular, even if the jig is moved to one side in the plate thickness direction in order to press the semiconductor package against a predetermined mounting surface, the jig does not come into contact with the external terminal. Protection can be achieved.

そして、本発明の搬送システムは、搬送装置により半導体パッケージを搬送するものであって、
前記半導体パッケージに備える板状のパッケージ本体の側部には、当該パッケージ本体の板厚方向の段差が形成されることで、前記板厚方向の一方側に向く支持用段差部が画成され、前記搬送装置が、少なくとも前記パッケージ本体をその側部から挟み込むように配される搬送用の治具を備え、前記支持用段差部が鉛直方向下側に向くように前記半導体パッケージを配した状態で、前記治具を前記支持用段差部の下側に入り込ませた後、前記治具を上方に移動して前記支持用段差部に当接させることで、前記半導体パッケージを上方に持ち上げることを特徴とする。 And the conveyance system of this invention conveys a semiconductor package with a conveying apparatus,
On the side of the plate-shaped package body provided in the semiconductor package, a step in the thickness direction of the package body is formed, thereby defining a stepped portion for support that faces one side of the thickness direction of the plate. The transport device includes a transport jig disposed so as to sandwich at least the package main body from the side portion thereof, and the semiconductor package is disposed in such a manner that the supporting stepped portion is directed downward in the vertical direction. The semiconductor package is lifted upward by causing the jig to enter the lower side of the supporting stepped portion and then moving the jig upward to contact the supporting stepped portion. And

本発明によれば、半導体パッケージを傷つけることなく安定した状態で確実に持ち上げて搬送することができる。また、半導体パッケージを搬送するための搬送装置の製造コスト及び維持費も低く抑えることができる。   According to the present invention, the semiconductor package can be reliably lifted and transported in a stable state without damaging the semiconductor package. In addition, the manufacturing cost and maintenance cost of the transport device for transporting the semiconductor package can be kept low.

本発明の第一実施形態に係る半導体パッケージを示す概略平面図である。1 is a schematic plan view showing a semiconductor package according to a first embodiment of the present invention. 図１の半導体パッケージを示す概略側面図である。It is a schematic side view which shows the semiconductor package of FIG. 本発明の第二実施形態に係る半導体パッケージを示す概略斜視図である。It is a schematic perspective view which shows the semiconductor package which concerns on 2nd embodiment of this invention. 図３の半導体パッケージを示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor package of FIG. 図３，４の半導体パッケージの製造方法を示す要部拡大断面図である。FIG. 5 is an enlarged cross-sectional view of a main part showing a method for manufacturing the semiconductor package of FIGS. 図３，４の半導体パッケージの製造方法を示す要部拡大断面図である。FIG. 5 is an enlarged cross-sectional view of a main part showing a method for manufacturing the semiconductor package of FIGS. 図３，４の半導体パッケージの製造方法を示す要部拡大断面図である。FIG. 5 is an enlarged cross-sectional view of a main part showing a method for manufacturing the semiconductor package of FIGS. 図３，４の半導体パッケージの製造方法を示す要部拡大断面図である。FIG. 5 is an enlarged cross-sectional view of a main part showing a method for manufacturing the semiconductor package of FIGS. 第一、第二実施形態に係る半導体パッケージの挿入穴の変形例を示す断面図である。It is sectional drawing which shows the modification of the insertion hole of the semiconductor package which concerns on 1st, 2nd embodiment.

〔第一実施形態〕
以下、図１，２を参照して本発明の第一実施形態について説明する。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、所謂ＱＦＰ（Quad Flat Package）タイプの構造を呈しており、外観略板状のパッケージ本体２と、パッケージ本体２から外方に突出する複数のリード（外部端子）３とを備えて大略構成されている。
パッケージ本体２は、半導体チップ４を略板状に形成された樹脂モールド部５内に埋設して構成されている。すなわち、本実施形態の半導体パッケージ１では、パッケージ本体２の外観形状が樹脂モールド部５のみによって画成されている。なお、図示例の樹脂モールド部５は平面視矩形状となっているが、任意の平面視形状となっていてよい。また、樹脂モールド部５の側面５ｃは、図示例のように樹脂モールド部５の板厚方向（Ｚ軸方向）に平行するように延びていてもよいが、例えば樹脂モールド部５の板厚方向に対して傾斜していてもよい。 [First embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
As shown in FIGS. 1 and 2, the semiconductor package 1 according to this embodiment has a so-called QFP (Quad Flat Package) type structure, and has a substantially plate-like package body 2 and an outer side from the package body 2. And a plurality of leads (external terminals) 3 projecting from each other.
The package body 2 is configured by embedding a semiconductor chip 4 in a resin mold portion 5 formed in a substantially plate shape. That is, in the semiconductor package 1 of the present embodiment, the external shape of the package body 2 is defined only by the resin mold portion 5. Although the resin mold portion 5 in the illustrated example has a rectangular shape in plan view, it may have any shape in plan view. Further, the side surface 5c of the resin mold portion 5 may extend so as to be parallel to the plate thickness direction (Z-axis direction) of the resin mold portion 5 as shown in the drawing, but for example, the plate thickness direction of the resin mold portion 5 It may be inclined with respect to.

複数のリード３は、金属板に打ち抜き加工やエッチング加工等を施すことで得られるリードフレームの構成要素であり、導電性を有している。
各リード３の一部は樹脂モールド部５内に埋設され、各リード３の埋設部分（インナーリード部（不図示））と半導体チップ４とがボンディングワイヤ等の接続配線（不図示）によって電気接続されている。一方、樹脂モールド部５の側面５ｃから突出する各リード３の突出部分（アウターリード部６）は、その長手方向の中途部において折り曲げられている。これにより、アウターリード部６の突出方向の先端部６Ｂが、基端部６Ａよりも樹脂モールド部５の板厚方向の一方側（Ｚ軸負方向）にずれて位置している。なお、図示例では、アウターリード部６の先端部６Ｂが、樹脂モールド部５の一端面５ｂ（Ｚ軸負方向に向く面）から突出するように位置しているが、例えば樹脂モールド部５の一端面５ｂから突出しないように位置していてもよい。 The plurality of leads 3 are components of a lead frame obtained by punching or etching a metal plate, and have conductivity.
A part of each lead 3 is embedded in the resin mold part 5, and the embedded part (inner lead part (not shown)) of each lead 3 and the semiconductor chip 4 are electrically connected by connection wiring (not shown) such as a bonding wire. Has been. On the other hand, the protruding portion (outer lead portion 6) of each lead 3 protruding from the side surface 5c of the resin mold portion 5 is bent at a midway portion in the longitudinal direction. Thereby, the front-end | tip part 6B of the protrusion direction of the outer lead part 6 has shifted | deviated and located in the one side (Z-axis negative direction) of the plate | board thickness direction of the resin mold part 5 rather than 6 A of base ends. In the illustrated example, the distal end portion 6B of the outer lead portion 6 is positioned so as to protrude from one end surface 5b (surface facing in the negative direction of the Z axis) of the resin mold portion 5. You may position so that it may not protrude from the end surface 5b.

そして、樹脂モールド部５には、その側面５ｃから窪む挿入穴７が形成されている。この挿入穴７は、断面Ｕ字状に形成され、また、平面視した樹脂モールド部５の周方向に延在してリング状（環状）に形成されている。なお、図示例の挿入穴７は、平面視矩形環状となっているが、円環状など任意の環状となっていてよい。そして、挿入穴７は、アウターリード部６の基端部６Ａよりも樹脂モールド部５の板厚方向の他方側（Ｚ軸正方向）に間隔をあけて位置している。
以上のように形成される挿入穴７によって、樹脂モールド部５の側部には、樹脂モールド部５の板厚方向に段差が形成されている。なお、上記挿入穴７は、例えば樹脂モールド部５の成形後に切削等によって形成されても構わないが、半導体パッケージ１の製造効率を考慮すれば、樹脂モールド部５の成形時に同時に形成されることがより好ましい。 The resin mold portion 5 is formed with an insertion hole 7 that is recessed from the side surface 5c. The insertion hole 7 is formed in a U-shaped cross section, and is formed in a ring shape (annular) extending in the circumferential direction of the resin mold portion 5 in plan view. In addition, although the insertion hole 7 in the illustrated example has a rectangular shape in plan view, it may have an arbitrary shape such as an annular shape. And the insertion hole 7 is located in the other side (Z-axis positive direction) of the plate | board thickness direction of the resin mold part 5 rather than the base end part 6A of the outer lead part 6. FIG.
By the insertion hole 7 formed as described above, a step is formed on the side of the resin mold portion 5 in the thickness direction of the resin mold portion 5. The insertion hole 7 may be formed by cutting after the molding of the resin mold portion 5, for example. However, considering the manufacturing efficiency of the semiconductor package 1, the insertion hole 7 is formed at the same time as the molding of the resin mold portion 5. Is more preferable.

次に、上記構成の半導体パッケージ１を搬送装置によって搬送する搬送システムの動作について説明する。なお、搬送システムを構成する搬送装置は、図１に示すように、樹脂モールド部５をその側部から囲むように配される搬送用の支持ピン（治具）１００を複数（図示例では四つ）備える。本実施形態では、複数の支持ピン１００が、平面視した樹脂モールド部５の周方向に等間隔に配列されているが、これに限ることはない。   Next, the operation of the transport system for transporting the semiconductor package 1 having the above-described configuration by the transport device will be described. In addition, as shown in FIG. 1, the transport device constituting the transport system includes a plurality of transport support pins (jigs) 100 (four in the illustrated example) that are arranged so as to surround the resin mold portion 5 from the side portion. Prepare). In the present embodiment, the plurality of support pins 100 are arranged at equal intervals in the circumferential direction of the resin mold part 5 in plan view, but the present invention is not limited to this.

この搬送装置により半導体パッケージ１を搬送する際には、予め樹脂モールド部５の一端面５ｂが鉛直方向下側（Ｚ軸負方向側）に向くように半導体パッケージ１を配しておき、この状態において各支持ピン１００を挿入穴７に挿入する。本実施形態では、四つの支持ピン１００によって樹脂モールド部５を互いに直交する方向（Ｘ軸方向及びＹ軸方向）から挟み込むように、各支持ピン１００を挿入穴７に挿入する。例えば、四つの支持ピン１００のうちＸ軸方向に配列された二つの支持ピン１００は、樹脂モールド部５をＸ軸方向から挟み込むように、挿入穴７に対して互いに逆向きに挿入される。
なお、図示例では、各支持ピン１００が、平面視した樹脂モールド部５の各辺の中間において挿入されるが、これに限ることは無く、例えば、平面視した樹脂モールド部５の角部において挿入されてもよい。 When the semiconductor package 1 is transported by this transport device, the semiconductor package 1 is arranged in advance so that the one end surface 5b of the resin mold portion 5 faces downward in the vertical direction (Z-axis negative direction side). Then, each support pin 100 is inserted into the insertion hole 7. In the present embodiment, each support pin 100 is inserted into the insertion hole 7 so that the resin mold portion 5 is sandwiched by the four support pins 100 from directions orthogonal to each other (X-axis direction and Y-axis direction). For example, two support pins 100 arranged in the X-axis direction among the four support pins 100 are inserted in opposite directions with respect to the insertion hole 7 so as to sandwich the resin mold portion 5 from the X-axis direction.
In the illustrated example, each support pin 100 is inserted in the middle of each side of the resin mold part 5 in plan view. However, the present invention is not limited to this. For example, in the corner part of the resin mold part 5 in plan view. It may be inserted.

その後、挿入穴７に挿入された支持ピン１００を上方（Ｚ軸正方向）に移動させることで、各支持ピン１００が挿入穴７の内面のうち鉛直方向下側に向く部分に当接し、半導体パッケージ１が上方に持ち上げられることになる。すなわち、本実施形態の半導体パッケージ１では、挿入穴７の内面のうち鉛直方向下側に向く部分によって、搬送用の支持ピン１００を樹脂モールド部５の板厚方向の一方側（Ｚ軸負方向側）から当接させる支持用段差部８が画成されている。   Thereafter, the support pins 100 inserted into the insertion holes 7 are moved upward (in the positive Z-axis direction), so that each support pin 100 comes into contact with a portion of the inner surface of the insertion hole 7 that faces downward in the vertical direction. The package 1 is lifted upward. That is, in the semiconductor package 1 of the present embodiment, the conveying support pin 100 is placed on one side (Z-axis negative direction) of the resin mold portion 5 by the portion of the inner surface of the insertion hole 7 facing downward in the vertical direction. A supporting stepped portion 8 to be abutted from the side) is defined.

また、本実施形態の搬送システムでは、半導体パッケージ１を搬送して所定の載置面（不図示）に載置した後、支持ピン１００によって半導体パッケージ１を所定の載置面に押し付けることもできる。具体的に説明すれば、挿入穴７に挿入された各支持ピン１００を下方（Ｚ軸負方向）に移動させ、挿入穴７の内面のうち鉛直方向上側に向く部分に当接させることで、この部分が下方に押し下げられるため、半導体パッケージ１が所定の載置面に押し付けられることになる。
したがって、本実施形態の半導体パッケージ１では、挿入穴７の内面のうち鉛直方向上側に向く部分によって、搬送用の支持ピン１００を樹脂モールド部５の板厚方向の他方側（Ｚ軸正方向側）から当接させる押付用段差部９が画成されている。この押付用段差部９は、前述した支持用段差部８に対して樹脂モールド部５の板厚方向に間隔をあけて対向するように配されている。 In the transport system of the present embodiment, the semiconductor package 1 can be transported and placed on a predetermined placement surface (not shown), and then the semiconductor package 1 can be pressed against the predetermined placement surface by the support pins 100. . More specifically, by moving each support pin 100 inserted into the insertion hole 7 downward (Z-axis negative direction) and contacting the portion of the inner surface of the insertion hole 7 facing the upper side in the vertical direction, Since this part is pushed down, the semiconductor package 1 is pressed against a predetermined mounting surface.
Therefore, in the semiconductor package 1 of the present embodiment, the conveying support pin 100 is placed on the other side (Z-axis positive direction side) of the resin mold portion 5 by the portion of the inner surface of the insertion hole 7 facing the upper side in the vertical direction. ), A pressing step 9 is defined. The pressing step portion 9 is disposed so as to face the above-described supporting step portion 8 with an interval in the plate thickness direction of the resin mold portion 5.

以上説明したように、第一実施形態に係る半導体パッケージ１及びこれを搬送装置で搬送する搬送システムによれば、半導体パッケージ１を搬送する際には、樹脂モールド部５の支持用段差部８が、平面視した樹脂モールド部５の側部から挟み込む位置において、複数の支持ピン１００によって下側から支持されるため、半導体パッケージ１を安定した状態で確実に持ち上げることができる。したがって、半導体パッケージ１の搬送ミスを防ぐことができる。   As described above, according to the semiconductor package 1 according to the first embodiment and the transport system that transports the semiconductor package 1 with the transport device, the support step portion 8 of the resin mold portion 5 is provided when the semiconductor package 1 is transported. The semiconductor package 1 can be reliably lifted in a stable state because it is supported from below by the plurality of support pins 100 at a position sandwiched from the side of the resin mold portion 5 in plan view. Therefore, the conveyance mistake of the semiconductor package 1 can be prevented.

また、半導体パッケージ１を持ち上げる場合には、上述したように支持ピン１００によって支持用段差部８を下側から支持するだけでよいため、従来構成のようにバネ等の付勢力によって支持ピン１００を半導体パッケージ１の側部に強く押し付ける必要がない。したがって、支持ピン１００の過度の押し付けによって半導体パッケージ１の外面（特に側面５ｃ）に傷がつくことも防止できる。
さらに、半導体パッケージ１を搬送するための搬送装置は、搬送用の支持ピン１００及びこれを移動させるための駆動源を備えていればよく、従来の吸着コレットを備える搬送装置と比較して吸引装置やその駆動源が不要となるため、搬送装置の製造コストや維持費を低く抑えることができる。 Further, when the semiconductor package 1 is lifted, the support step 100 need only be supported from the lower side by the support pin 100 as described above, so that the support pin 100 is attached by an urging force such as a spring as in the conventional configuration. There is no need to press strongly against the side of the semiconductor package 1. Accordingly, it is possible to prevent the outer surface (especially the side surface 5c) of the semiconductor package 1 from being damaged by excessive pressing of the support pins 100.
Further, the transport device for transporting the semiconductor package 1 only needs to include a support pin 100 for transport and a drive source for moving the support pin 100, and the suction device as compared with a transport device including a conventional suction collet. Further, the manufacturing cost and the maintenance cost of the transfer device can be kept low because the driving source is unnecessary.

また、挿入穴７が、樹脂モールド部５の周方向に延在するリング状に形成されているため、樹脂モールド部５に対する各支持ピン１００の周方向の高精度な位置決めが不要となり、樹脂モールド部５の周方向の任意の位置において、搬送用の支持ピン１００を挿入穴７に挿入することができる。言い換えれば、搬送装置に備える支持ピン１００の数やこれらの相対的な配置に関わらず、半導体パッケージ１を搬送することができる。   Further, since the insertion hole 7 is formed in a ring shape extending in the circumferential direction of the resin mold portion 5, it is not necessary to position each support pin 100 with respect to the resin mold portion 5 in the circumferential direction with high accuracy. The transport support pin 100 can be inserted into the insertion hole 7 at an arbitrary position in the circumferential direction of the portion 5. In other words, the semiconductor package 1 can be transported regardless of the number of support pins 100 provided in the transport device and their relative arrangement.

さらに、樹脂モールド部５に押付用段差部９が形成されていることは、例えば、半田によって半導体パッケージ１を回路基板の搭載面（所定の載置面の一例、不図示）に表面実装する場合に、アウターリード部６と回路基板の配線パターンとの密着性向上に有効であり、半導体パッケージ１と回路基板との電気接続の信頼性向上を図ることができる。具体的に説明すれば、半導体パッケージ１のアウターリード部６と回路基板の配線パターンとの間に接合用の半田ペーストが挟み込まれるように半導体パッケージ１を搭載面に載置する際に、押付用段差部９に対する支持ピン１００の当接によって半導体パッケージ１を搭載面に押し付けることで、アウターリード部６及び配線パターンと半田ペーストとの密着性向上を図り、半導体パッケージ１と回路基板との電気接続の信頼性を向上させることができる。
また、この押し付けは、支持ピン１００によって半導体パッケージ１を搬送して回路基板の搭載面に載置した後、支持ピン１００を挿入穴７に挿入したままで実施できるため、回路基板に対する半導体パッケージ１の確実な搭載を短時間で行うことも可能となる。 Furthermore, the pressing step 9 is formed in the resin mold part 5 when, for example, the semiconductor package 1 is surface-mounted by solder on a circuit board mounting surface (an example of a predetermined mounting surface, not shown). In addition, it is effective for improving the adhesion between the outer lead portion 6 and the wiring pattern of the circuit board, and the reliability of the electrical connection between the semiconductor package 1 and the circuit board can be improved. More specifically, when the semiconductor package 1 is placed on the mounting surface such that the solder paste for bonding is sandwiched between the outer lead portion 6 of the semiconductor package 1 and the wiring pattern of the circuit board, the pressing is performed. By pressing the semiconductor package 1 against the mounting surface by the contact of the support pins 100 with the stepped portion 9, the adhesion between the outer lead portion 6 and the wiring pattern and the solder paste is improved, and the electrical connection between the semiconductor package 1 and the circuit board is achieved. Reliability can be improved.
Further, this pressing can be performed with the support pins 100 inserted into the insertion holes 7 after the semiconductor package 1 is transported by the support pins 100 and placed on the mounting surface of the circuit board. It is also possible to perform reliable mounting in a short time.

さらに、本実施形態の半導体パッケージ１では、挿入穴７が樹脂モールド部５から突出するアウターリード部６よりも上方側（樹脂モールド部５の板厚方向の他方側）に位置しているため、上方から吊下げられた支持ピン１００をアウターリード部６に干渉させることなく、支持ピン１００によって半導体パッケージ１を持ち上げて搬送したり、半導体パッケージ１を所定の載置面に押し付けることが可能である。
特に、半導体パッケージ１を所定の載置面に押し付けるために支持ピン１００を上方側から下方側（樹脂モールド部５の板厚方向の一方側）に移動させても、支持ピン１００はアウターリード部６に当接しないため、リード３の変形を防いでリード３の保護を図ることができる。 Furthermore, in the semiconductor package 1 of the present embodiment, the insertion hole 7 is positioned above the outer lead portion 6 protruding from the resin mold portion 5 (the other side in the plate thickness direction of the resin mold portion 5). Without causing the support pin 100 suspended from above to interfere with the outer lead portion 6, the semiconductor package 1 can be lifted and conveyed by the support pin 100, or the semiconductor package 1 can be pressed against a predetermined placement surface. .
In particular, even if the support pin 100 is moved from the upper side to the lower side (one side in the plate thickness direction of the resin mold portion 5) in order to press the semiconductor package 1 against a predetermined mounting surface, the support pin 100 is still connected to the outer lead portion. Therefore, the lead 3 can be prevented from being deformed and the lead 3 can be protected.

〔第二実施形態〕
次に、図３〜８を参照して本発明の第二実施形態について説明する。
図３，４に示すように、この実施形態に係る半導体パッケージ２１は、ＷＬＣＳＰ（Wafer Level Chip Size Package）タイプの構造を呈しており、厚板状に形成されたパッケージ本体２２と、パッケージ本体２２から外方に露出する外部端子２３によって構成されている。なお、パッケージ本体２２は、図示例において平面視矩形状となっているが、任意の平面視形状となっていてよい。 [Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIGS.
As shown in FIGS. 3 and 4, the semiconductor package 21 according to this embodiment has a structure of WLCSP (Wafer Level Chip Size Package) type, a package body 22 formed in a thick plate shape, and a package body 22. It is comprised by the external terminal 23 exposed outside. The package body 22 has a rectangular shape in plan view in the illustrated example, but may have any shape in plan view.

パッケージ本体２２は、板状に形成された半導体チップ２４の一方の主面２４ａに板状の配線層２５及び保護層２６を順番に積層して構成されている。
配線層２５には、半導体チップ２４の一方の主面２４ａに対向する配線層２５の裏面２５ｂから、一方の主面２４ａと同じ方向（Ｚ軸正方向）に向く配線層２５の表面２５ａまで延びる内部配線（接続配線）３１が形成されている。この内部配線３１によって、半導体チップ２４の一方の主面２４ａに形成された電極パッド（不図示）と外部端子２３とが電気接続されている。なお、内部配線３１の長手方向の一部は、配線層２５の板厚方向（Ｚ軸方向）に直交する方向（図４ではＸ軸方向）に延びており、これによって、外部端子２３とこれに電気接続される電極パッドとがパッケージ本体２２の板厚方向に重ならないように配することができる。 The package body 22 is configured by sequentially laminating a plate-like wiring layer 25 and a protective layer 26 on one main surface 24a of a semiconductor chip 24 formed in a plate shape.
The wiring layer 25 extends from the back surface 25b of the wiring layer 25 facing the one main surface 24a of the semiconductor chip 24 to the surface 25a of the wiring layer 25 facing the same direction (Z-axis positive direction) as the one main surface 24a. Internal wiring (connection wiring) 31 is formed. By this internal wiring 31, an electrode pad (not shown) formed on one main surface 24a of the semiconductor chip 24 and the external terminal 23 are electrically connected. A part of the internal wiring 31 in the longitudinal direction extends in a direction (X-axis direction in FIG. 4) orthogonal to the plate thickness direction (Z-axis direction) of the wiring layer 25, and thereby the external terminal 23 and this The electrode pads that are electrically connected to each other can be arranged so as not to overlap in the thickness direction of the package body 22.

また、配線層２５には、その側面２５ｃ及び表面２５ａに露出する検査用パッド３３が形成されている。なお、配線層２５の表面２５ａは保護層２６によって覆われているため、検査用パッド３３は配線層２５の側面２５ｃ（側部）にのみ露出している。この検査用パッド３３は、配線層２５の裏面２５ｂから側面２５ｃに向けて延びる検査用配線３２によって半導体チップ２４の検査用の電極パッド（不図示）に電気接続されている。実際には、検査用パッド３３は検査用配線３２と一体に形成されている。   The wiring layer 25 is formed with inspection pads 33 exposed on the side surfaces 25c and the surface 25a. Since the surface 25 a of the wiring layer 25 is covered with the protective layer 26, the inspection pad 33 is exposed only on the side surface 25 c (side portion) of the wiring layer 25. The inspection pad 33 is electrically connected to an inspection electrode pad (not shown) of the semiconductor chip 24 by an inspection wiring 32 extending from the back surface 25b of the wiring layer 25 toward the side surface 25c. Actually, the inspection pad 33 is formed integrally with the inspection wiring 32.

保護層２６には、その裏面２６ｂから表面２６ａまで厚さ方向（Ｚ軸方向）に貫通する貫通孔３４が形成されている。そして、この貫通孔３４に充填された導電性材料が半導体パッケージ２１の外部端子２３をなしている。   The protective layer 26 has a through hole 34 that penetrates from the back surface 26b to the front surface 26a in the thickness direction (Z-axis direction). The conductive material filled in the through hole 34 forms the external terminal 23 of the semiconductor package 21.

そして、パッケージ本体２２には、その側面から窪む挿入穴２７が第一実施形態と同様のリング状に形成されている。
詳細に説明すれば、本実施形態のパッケージ本体２２の側面は、半導体チップ２４及び保護層２６の側面２４ｃ，２６ｃによって画成されている。そして、配線層２５の側面２５ｃが半導体チップ２４及び保護層２６の側面２４ｃ，２６ｃから窪んだ位置に配されることで、挿入穴２７が画成されている。言い換えれば、パッケージ本体２２の板厚方向（Ｚ軸方向）に向く挿入穴２７の内側面（内面）が、半導体チップ２４の一方の主面２４ａ及び保護層２６の裏面２６ｂによって画成されている。また、挿入穴２７の底面（内面）が配線層２５の側面２５ｃによって画成されている。したがって、本実施形態の半導体パッケージ２１では、挿入穴２７が断面矩形状に形成されている。
以上のように形成される挿入穴２７によって、パッケージ本体２２の側面には、パッケージ本体２２の板厚方向に段差が形成されている。 The package body 22 is formed with an insertion hole 27 that is recessed from the side surface in the same ring shape as in the first embodiment.
More specifically, the side surface of the package body 22 of the present embodiment is defined by the semiconductor chip 24 and the side surfaces 24c and 26c of the protective layer 26. The side surface 25c of the wiring layer 25 is disposed at a position recessed from the side surfaces 24c and 26c of the semiconductor chip 24 and the protective layer 26, so that the insertion hole 27 is defined. In other words, the inner side surface (inner surface) of the insertion hole 27 facing the plate thickness direction (Z-axis direction) of the package body 22 is defined by one main surface 24 a of the semiconductor chip 24 and the back surface 26 b of the protective layer 26. . The bottom surface (inner surface) of the insertion hole 27 is defined by the side surface 25 c of the wiring layer 25. Therefore, in the semiconductor package 21 of this embodiment, the insertion hole 27 is formed in a rectangular cross section.
By the insertion hole 27 formed as described above, a step is formed on the side surface of the package body 22 in the plate thickness direction of the package body 22.

次に、上記構成の半導体パッケージ２１の製造方法の一例について説明する。
半導体パッケージ２１を製造する場合には、はじめに、図５に示すように、シリコンウェハ等からなる半導体基板４１を用意する（基板準備工程）。この半導体基板４１の一方の主面４１ａにおいては、トランジスタ等の半導体素子や電極パッドを形成したチップ領域５１が、スクライブ領域５２によって区画されている。すなわち、半導体基板４１のうちチップ領域５１部分が上述した半導体パッケージ２１の半導体チップ２４に相当する。
また、本実施形態の半導体基板４１では、その一方の主面４１ａのスクライブ領域５２全体にメタル層５３が形成されている。さらに、メタル層５３は、スクライブ領域５２よりも幅広に形成されて、メタル層５３の両側部がチップ領域５１の周縁部分に入り込んでいる。 Next, an example of a method for manufacturing the semiconductor package 21 having the above configuration will be described.
When manufacturing the semiconductor package 21, first, as shown in FIG. 5, a semiconductor substrate 41 made of a silicon wafer or the like is prepared (substrate preparation process). On one main surface 41 a of the semiconductor substrate 41, a chip region 51 in which semiconductor elements such as transistors and electrode pads are formed is partitioned by a scribe region 52. That is, the chip region 51 portion of the semiconductor substrate 41 corresponds to the semiconductor chip 24 of the semiconductor package 21 described above.
Further, in the semiconductor substrate 41 of the present embodiment, the metal layer 53 is formed over the entire scribe region 52 of the one main surface 41a. Further, the metal layer 53 is formed wider than the scribe region 52, and both side portions of the metal layer 53 enter the peripheral portion of the chip region 51.

次いで、半導体基板４１の一方の主面４１ａに配線層４２を形成する（配線層形成工程）。この配線層４２のうち半導体基板４１のチップ領域５１に重なる部分は、前述した半導体パッケージ２１における配線層２５とほぼ同様に構成されている。すなわち、配線層４２の各内部配線３１は半導体基板４１の電極パッドに電気接続されている。また、配線層４２の検査用パッド３３が検査用配線３２によって半導体基板４１の検査用の電極パッドに電気接続されている。
ただし、図５に示す配線層４２では、検査用配線３２がチップ領域５１上からスクライブ領域５２上まで延びている。また、検査用配線３２に接続される検査用パッド３３は、チップ領域５１上だけではなく、スクライブ領域５２上にも形成され、チップ領域５１及びスクライブ領域５２の両方において配線層４２の表面４２ａに露出している。 Next, the wiring layer 42 is formed on one main surface 41a of the semiconductor substrate 41 (wiring layer forming step). A portion of the wiring layer 42 that overlaps the chip region 51 of the semiconductor substrate 41 is configured in substantially the same manner as the wiring layer 25 in the semiconductor package 21 described above. That is, each internal wiring 31 of the wiring layer 42 is electrically connected to the electrode pad of the semiconductor substrate 41. In addition, the inspection pad 33 of the wiring layer 42 is electrically connected to the inspection electrode pad of the semiconductor substrate 41 by the inspection wiring 32.
However, in the wiring layer 42 shown in FIG. 5, the inspection wiring 32 extends from the chip region 51 to the scribe region 52. The inspection pad 33 connected to the inspection wiring 32 is formed not only on the chip region 51 but also on the scribe region 52, and on the surface 42 a of the wiring layer 42 in both the chip region 51 and the scribe region 52. Exposed.

なお、図示例の検査用パッド３３は、チップ領域５１上に位置する部分（第一検査用パッド３３Ａ）と、スクライブ領域５２上に位置する部分（第二検査用パッド３３Ｂ）とに分割して形成され、さらに、チップ領域５１上に位置する第一検査用パッド３３Ａが、メタル層５３の幅方向端部（図５において紙面左右方向の端部）を跨ぐように形成されているが、これに限ることはない。例えば、検査用パッド３３は、チップ領域５１上からスクライブ領域５２上まで一体に形成されてもよく、この場合でも、検査用パッド３３がメタル層５３の幅方向端部を跨ぐように形成されることになる。
そして、配線層形成工程後には、例えば、スクライブ領域５２上に位置する第二検査用パッド３３Ｂに検査用のプローブを当接させる等して、半導体基板４１の状態における半導体チップ２４の電気的特性を検査してもよい。 The inspection pad 33 in the illustrated example is divided into a portion (first inspection pad 33A) located on the chip region 51 and a portion (second inspection pad 33B) located on the scribe region 52. Further, the first inspection pad 33A located on the chip region 51 is formed so as to straddle the width direction end of the metal layer 53 (the end in the left-right direction in FIG. 5). It is not limited to. For example, the test pad 33 may be integrally formed from the chip region 51 to the scribe region 52, and in this case, the test pad 33 is formed so as to straddle the width direction end of the metal layer 53. It will be.
Then, after the wiring layer forming step, for example, an electrical probe of the semiconductor chip 24 in the state of the semiconductor substrate 41 is brought into contact with a second inspection pad 33B located on the scribe region 52, for example. May be inspected.

その後、図６に示すように、配線層４２のうち、半導体基板４１のスクライブ領域５２上、及び、チップ領域５１の周縁部分上に位置する部分を除去して、半導体基板４１の一方の主面４１ａのうちスクライブ領域５２及びチップ領域５１の周縁部分を露出させる（掘削工程）。これにより、配線層４２が周縁部分を除くチップ領域５１上のみに残存し、検査用パッド３３が配線層４２の側面４２ｃに露出することになる。言い換えれば、この掘削工程によって、本実施形態の半導体パッケージ２１を構成する配線層２５が画成される。
なお、本実施形態では、上記掘削工程が、メタル層５３を反射層として配線層４２の上方からレーザを照射するレーザダイシングによって行われるが、他の任意の手法によって行われてもよい。 Thereafter, as shown in FIG. 6, a portion of the wiring layer 42 located on the scribe region 52 of the semiconductor substrate 41 and on the peripheral portion of the chip region 51 is removed, and one main surface of the semiconductor substrate 41 is removed. The peripheral portions of the scribe area 52 and the chip area 51 in 41a are exposed (excavation process). As a result, the wiring layer 42 remains only on the chip region 51 excluding the peripheral portion, and the inspection pad 33 is exposed on the side surface 42 c of the wiring layer 42. In other words, the wiring layer 25 which comprises the semiconductor package 21 of this embodiment is defined by this excavation process.
In the present embodiment, the excavation process is performed by laser dicing using the metal layer 53 as a reflective layer and irradiating laser from above the wiring layer 42, but may be performed by any other method.

掘削工程後には、図７に示すように、接着層４６によって複数に分割された配線層４２の表面４２ａに保護層４３を接着固定し、上方に露出する半導体基板４１の一方の主面４１ａの領域（スクライブ領域５２及びチップ領域５１の周縁部分、メタル層５３の形成領域）を保護層４３によって覆う（保護層積層工程）。これによって、半導体基板４１、配線層４２及び保護層４３を積層した積層体４４が構成されることになる。また、メタル層５３を形成した半導体基板４１の一方の主面４１ａ、これに対向する保護層４３の裏面４３ｂ、及び、配線層４２の側面４２ｃによって空洞部Ｖ１が画成されることになる。すなわち、空洞部Ｖ１は、保護層４３によって覆われるスクライブ領域５２上及びチップ領域５１の周縁部分上の空間である。
なお、上記保護層４３のうち半導体基板４１のチップ領域５１上に重なる部分は、半導体パッケージ２１における保護層４３と同様に外部端子２３を設けて構成されている。また、この工程では、保護層４３の外部端子２３と配線層４２の内部配線３１とを電気接続させるために、接着層４６が、配線層４２の表面４２ａや保護層４３の裏面４３ｂのうち内部配線３１や外部端子２３が露出する部分を避けるように形成される。 After the excavation process, as shown in FIG. 7, the protective layer 43 is bonded and fixed to the surface 42a of the wiring layer 42 divided into a plurality by the adhesive layer 46, and the one main surface 41a of the semiconductor substrate 41 exposed upward is formed. The region (the peripheral region of the scribe region 52 and the chip region 51, the formation region of the metal layer 53) is covered with the protective layer 43 (protective layer stacking step). Thus, a stacked body 44 in which the semiconductor substrate 41, the wiring layer 42, and the protective layer 43 are stacked is configured. In addition, the cavity V1 is defined by the one main surface 41a of the semiconductor substrate 41 on which the metal layer 53 is formed, the back surface 43b of the protective layer 43 facing the main surface 41a, and the side surface 42c of the wiring layer 42. That is, the cavity V <b> 1 is a space on the scribe region 52 and the peripheral portion of the chip region 51 that are covered with the protective layer 43.
The portion of the protective layer 43 that overlaps the chip region 51 of the semiconductor substrate 41 is configured by providing the external terminals 23 as in the protective layer 43 of the semiconductor package 21. Also, in this step, the adhesive layer 46 is provided on the inner surface 42 a of the wiring layer 42 or the rear surface 43 b of the protective layer 43 in order to electrically connect the external terminal 23 of the protective layer 43 and the internal wiring 31 of the wiring layer 42. It is formed so as to avoid a portion where the wiring 31 and the external terminal 23 are exposed.

最後に、図８に示すように、スクライブ領域５２において積層体４４を切断する（切断工程）ことで、個別に切り分けられた半導体パッケージ２１の製造が完了する。なお、本実施形態の切断工程においては、空洞部Ｖ１を分割するように積層体４４が切断されるため、本実施形態では、スクライブ領域５２に対応する半導体基板４１及び保護層４３の部分だけが削り落とされ、配線層４２は切断されない。
そして、切断工程後の状態では、半導体基板４１及び保護層４３の切断面が、パッケージ本体２２の側面をなす半導体チップ２４及び保護層２６の側面２４ｃ，２６ｃとなる。また、空洞部Ｖ１のうちチップ領域５１の周縁部分に対応する部分が、半導体チップ２４及び保護層２６の側面２４ｃ，２６ｃに開口するパッケージ本体２２の挿入穴２７となる。さらに、この挿入穴２７の底面に検査用パッド３３が露出することになる。 Finally, as shown in FIG. 8, by cutting the stacked body 44 in the scribe region 52 (cutting step), the manufacture of the individually separated semiconductor package 21 is completed. In the cutting process of the present embodiment, since the stacked body 44 is cut so as to divide the cavity V1, only the portions of the semiconductor substrate 41 and the protective layer 43 corresponding to the scribe region 52 are formed in this embodiment. The wiring layer 42 is not cut off.
In the state after the cutting step, the cut surfaces of the semiconductor substrate 41 and the protective layer 43 become the semiconductor chip 24 and the side surfaces 24 c and 26 c of the protective layer 26 that form the side surfaces of the package body 22. Further, the portion of the cavity V1 corresponding to the peripheral portion of the chip region 51 becomes the insertion hole 27 of the package body 22 that opens to the side surfaces 24c and 26c of the semiconductor chip 24 and the protective layer 26. Further, the inspection pad 33 is exposed on the bottom surface of the insertion hole 27.

次に、本実施形態の半導体パッケージ２１を搬送装置によって搬送する搬送システムの動作について説明する。
ここでは、前述した製造方法によって製造された直後の半導体パッケージ２１を所定位置まで搬送する場合について述べる。すなわち、搬送前の半導体パッケージ２１は、図１，２に示すように、外部端子２３が鉛直方向上側（Ｚ軸正方向側）に向くように配されているものとする。また、搬送装置に備える複数の支持ピン１００については、第一実施形態の場合と同様に、パッケージ本体２２をその側部から囲むように配されているものとする。 Next, the operation of the transport system for transporting the semiconductor package 21 of the present embodiment by the transport device will be described.
Here, the case where the semiconductor package 21 immediately after being manufactured by the above-described manufacturing method is transported to a predetermined position will be described. That is, as shown in FIGS. 1 and 2, the semiconductor package 21 before being transported is arranged such that the external terminals 23 face upward in the vertical direction (Z-axis positive direction side). Moreover, about the several support pin 100 with which a conveying apparatus is provided, it shall be distribute | arranged so that the package main body 22 may be enclosed from the side part similarly to the case of 1st embodiment.

半導体パッケージ２１を搬送する際には、第一実施形態の場合と同様に、各支持ピン１００をパッケージ本体２２の側部から挿入穴２７に挿入した上で、上方（Ｚ軸正方向）に移動させればよい。これにより、各支持ピン１００が挿入穴２７の内面のうち鉛直方向下側に向く部分（保護層２６の裏面２６ｂ）に当接して、半導体パッケージ２１が上方に持ち上げられることになる。すなわち、前述のように半導体パッケージ２１を配した状態では、挿入穴２７の内面をなす保護層２６の裏面２６ｂによって、搬送用の支持ピン１００をパッケージ本体２２の板厚方向の一方側（Ｚ軸負方向側）から当接させる支持用段差部２８が画成されている。   When the semiconductor package 21 is transported, each support pin 100 is inserted into the insertion hole 27 from the side of the package body 22 and moved upward (Z-axis positive direction), as in the first embodiment. You can do it. As a result, each support pin 100 comes into contact with a portion (back surface 26b of the protective layer 26) of the inner surface of the insertion hole 27 that faces downward in the vertical direction, and the semiconductor package 21 is lifted upward. In other words, in the state where the semiconductor package 21 is arranged as described above, the support pins 100 for transporting the support pins 100 for transporting one side (Z-axis) of the package body 22 by the back surface 26b of the protective layer 26 forming the inner surface of the insertion hole 27. A supporting stepped portion 28 that is in contact with the negative side is defined.

また、本実施形態の構成では、第一実施形態の場合と同様に、半導体パッケージ２１を搬送して所定の載置面（不図示）に載置した後、挿入穴２７に挿入されたままの支持ピン１００によって半導体パッケージ２１を所定の載置面に押し付けることもできる。したがって、前述のように半導体パッケージ２１を配した状態では、挿入穴２７の内面のうち支持用段差部２８に対向するように鉛直方向上側に向く部分（半導体チップ２４の主面２４ａ）によって、搬送用の支持ピン１００をパッケージ本体２２の板厚方向の他方側（Ｚ軸正方向側）から当接させる押付用段差部２９が画成されている。   Further, in the configuration of the present embodiment, as in the case of the first embodiment, the semiconductor package 21 is transported and placed on a predetermined placement surface (not shown) and then inserted into the insertion hole 27. The semiconductor package 21 can also be pressed against a predetermined mounting surface by the support pins 100. Therefore, in the state where the semiconductor package 21 is arranged as described above, the transfer is performed by the portion (the main surface 24a of the semiconductor chip 24) facing the upper side in the vertical direction so as to face the stepped portion 28 for support in the inner surface of the insertion hole 27. A pressing stepped portion 29 is formed for abutting the supporting pin 100 for use from the other side (Z-axis positive direction side) of the package body 22 in the plate thickness direction.

なお、本実施形態の半導体パッケージ２１は、外部端子２３を鉛直方向上側に向けた状態で搬送されることに限らず、例えば第一実施形態の場合と同様に、外部端子２３を鉛直方向下側に向けた状態で搬送されてもよい。この場合でも、パッケージ本体２２の挿入穴２７に挿入された支持ピン１００を上方に移動させることで、半導体パッケージ２１を上方に持ち上げることが可能である。
ただし、この持ち上げの際には、支持ピン１００が挿入穴２７の内面のうち半導体チップ２４の一方の主面２４ａに当接する。したがって、上述のように半導体パッケージ２１を配した状態では、挿入穴２７の内面をなす半導体チップ２４の一方の主面２４ａが支持用段差部となる。また、外部端子２３を鉛直方向下側に向けた状態で半導体パッケージ２１を所定の載置面に押し付ける場合には、挿入穴２７の内面のうち保護層２６の裏面２６ｂが押付用段差部となる。 Note that the semiconductor package 21 of the present embodiment is not limited to being transported with the external terminals 23 facing upward in the vertical direction. For example, as in the case of the first embodiment, the external terminals 23 are positioned on the lower side in the vertical direction. It may be transported in a state directed toward Even in this case, the semiconductor package 21 can be lifted upward by moving the support pin 100 inserted into the insertion hole 27 of the package body 22 upward.
However, during this lifting, the support pin 100 comes into contact with one main surface 24 a of the semiconductor chip 24 in the inner surface of the insertion hole 27. Therefore, in the state where the semiconductor package 21 is arranged as described above, one main surface 24a of the semiconductor chip 24 that forms the inner surface of the insertion hole 27 serves as a supporting stepped portion. Further, when the semiconductor package 21 is pressed against a predetermined mounting surface with the external terminal 23 facing downward in the vertical direction, the back surface 26b of the protective layer 26 of the inner surface of the insertion hole 27 serves as a pressing step. .

そして、本実施形態の搬送システムでは、半導体パッケージ２１を搬送すると同時に半導体チップ２４の電気的特性を検査することも可能である。
詳細に説明すれば、本実施形態では、搬送装置の各支持ピン１００が半導体チップ２４の電気的特性を検査するためのプローブとなっている。これにより、支持ピン１００を挿入穴２７に挿入する際に支持ピン１００の先端を、挿入穴２７の底面に露出する検査用パッド３３に接触させることで、半導体チップ２４の電気的特性の検査が可能となる。そして、支持ピン１００による半導体パッケージ２１の搬送を実施しても、検査用パッド３３に対する支持ピン１００の接触は保持されるため、半導体パッケージ２１の搬送と半導体チップ２４の検査を同時に実施することができる。 In the transport system of the present embodiment, it is possible to inspect the electrical characteristics of the semiconductor chip 24 at the same time that the semiconductor package 21 is transported.
More specifically, in the present embodiment, each support pin 100 of the transport device is a probe for inspecting the electrical characteristics of the semiconductor chip 24. Thus, when the support pin 100 is inserted into the insertion hole 27, the electrical characteristics of the semiconductor chip 24 can be inspected by bringing the tip of the support pin 100 into contact with the inspection pad 33 exposed on the bottom surface of the insertion hole 27. It becomes possible. Even when the semiconductor package 21 is transported by the support pins 100, the contact of the support pins 100 with the test pads 33 is maintained. Therefore, the transport of the semiconductor package 21 and the inspection of the semiconductor chip 24 can be performed simultaneously. it can.

以上説明したように、第二実施形態に係る半導体パッケージ２１及びこれを搬送装置で搬送する搬送システムによれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態の構成では、半導体パッケージ２１を搬送すると同時に半導体チップ２４の電気的特性を検査できるため、半導体パッケージ２１の搬送と検査を別個に実施する場合と比較して、半導体パッケージ２１を所定の搬送先に短時間で効率よく搬送することができる。
また、本実施形態の搬送システムでは、半導体パッケージ２１を安定した状態で搬送できるため、半導体パッケージ２１の搬送と検査を同時に行っても検査ミスを防止することができる。 As described above, according to the semiconductor package 21 and the transport system that transports the semiconductor package 21 according to the second embodiment, the same effects as those of the first embodiment can be obtained.
Furthermore, in the configuration of the present embodiment, since the electrical characteristics of the semiconductor chip 24 can be inspected at the same time that the semiconductor package 21 is transported, the semiconductor package 21 is compared with the case where the transport and inspection of the semiconductor package 21 are performed separately. It can be efficiently transported to a predetermined transport destination in a short time.
Further, in the transport system of the present embodiment, the semiconductor package 21 can be transported in a stable state, so that an inspection error can be prevented even if the semiconductor package 21 is transported and inspected simultaneously.

なお、上記第二実施形態の半導体パッケージ２１に形成される検査用パッド３３は、挿入穴２７の底面に露出するように形成されることに限らず、少なくとも支持ピン１００によって半導体パッケージ２１を搬送する際に、支持ピン１００が接触可能な挿入穴２７の内面に形成されていればよい。したがって、検査用パッド３３は、例えば支持用段差部２８に露出してもよい。さらに、検査用パッド３３は、例えば押付用段差部２９に露出してもよく、この場合には、半導体パッケージ２１を所定の載置面に押し付けると同時に半導体チップ２４の検査を行うことができる。
また、第二実施形態の半導体パッケージ２１では、配線層２５の内部配線３１の一部が配線層２５の板厚方向に直交する方向に延びているが、例えば、内部配線３１は配線層２５の板厚方向にのみ延びていてもよい。 Note that the inspection pad 33 formed on the semiconductor package 21 of the second embodiment is not limited to be formed so as to be exposed on the bottom surface of the insertion hole 27, and the semiconductor package 21 is conveyed by at least the support pins 100. At this time, the support pin 100 may be formed on the inner surface of the insertion hole 27 that can be contacted. Therefore, the inspection pad 33 may be exposed to the supporting step portion 28, for example. Further, the inspection pad 33 may be exposed to, for example, the pressing step portion 29. In this case, the semiconductor chip 24 can be inspected simultaneously with pressing the semiconductor package 21 against a predetermined mounting surface.
In the semiconductor package 21 of the second embodiment, a part of the internal wiring 31 of the wiring layer 25 extends in a direction orthogonal to the plate thickness direction of the wiring layer 25. It may extend only in the thickness direction.

そして、上記第二実施形態の構成は、第一実施形態の構成にも適用することが可能である。例えば、樹脂モールド部５に形成された挿入穴７の内面に、第二実施形態と同様の検査用パッドが露出するように形成されてもよい。この場合、検査用パッドは、例えばリード３のインナーリード部によって構成すればよい。   The configuration of the second embodiment can also be applied to the configuration of the first embodiment. For example, the inspection pad similar to that of the second embodiment may be exposed on the inner surface of the insertion hole 7 formed in the resin mold portion 5. In this case, the inspection pad may be constituted by, for example, the inner lead portion of the lead 3.

以上、二つの実施形態により本発明について詳細に説明したが、本発明はこれら実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、パッケージ本体２，２２の側部に形成される挿入穴７，２７は、断面Ｕ字状あるいは断面矩形状に形成されることに限らず、少なくとも支持ピン１００が当接する支持用段差部８，２８及び押付用段差部９，２９として機能すれば任意の断面形状に形成されてよい。したがって、挿入穴７，２７の断面形状は、例えばＶ字状（図９（ａ））でもよいし、内側面が底面に対向するように傾斜するような形状（図９（ｂ））であってもよい。 Although the present invention has been described in detail with reference to the two embodiments, the present invention is not limited to these embodiments, and various modifications can be made without departing from the spirit of the present invention.
For example, the insertion holes 7 and 27 formed in the side portions of the package bodies 2 and 22 are not limited to be formed in a U-shaped cross section or a rectangular cross section, and at least the support step portion 8 with which the support pin 100 abuts. , 28 and the pressing step portions 9, 29 may be formed in an arbitrary cross-sectional shape. Therefore, the cross-sectional shape of the insertion holes 7 and 27 may be, for example, a V shape (FIG. 9A), or a shape (FIG. 9B) in which the inner side surface is inclined so as to face the bottom surface. May be.

また、挿入穴７，２７は、パッケージ本体２，２２の側部の周方向に延在するリング状に形成されるとしたが、少なくとも支持ピン１００を挿入する位置にのみ形成されていればよく、例えばパッケージ本体２，２２の側部の周方向に間隔をあけて複数配列されてもよい。なお、このような挿入穴を第二実施形態に記載した製造方法で形成する場合には、半導体基板４１の一方の主面４１ａにおけるメタル層５３の形成領域を、スクライブ領域５２及びチップ領域５１の周縁部分のうち挿入穴の画成部分のみに限定すればよい。   In addition, the insertion holes 7 and 27 are formed in a ring shape extending in the circumferential direction of the side portions of the package bodies 2 and 22, but it is only necessary to be formed only at a position where the support pins 100 are inserted. For example, a plurality may be arranged at intervals in the circumferential direction of the side portions of the package bodies 2 and 22. In the case where such an insertion hole is formed by the manufacturing method described in the second embodiment, the formation region of the metal layer 53 on one main surface 41 a of the semiconductor substrate 41 is defined as the scribe region 52 and the chip region 51. What is necessary is just to limit only to the definition part of an insertion hole among peripheral parts.

さらに、パッケージ本体２，２２に形成される支持用段差部８，２８や押付用段差部９，２９は、挿入穴７，２７の形成によって画成されることに限らず、少なくともパッケージ本体２，２２の側面に板厚方向に沿う段差が形成されることで画成されればよい。したがって、支持用段差部８，２８及び押付用段差部９，２９は、例えば、パッケージ本体２，２２にその側面から突出する突起部が形成されることで画成されてもよい。なお、支持用段差部８，２８及び押付用段差部９，２９の両方を画成するためには、二つの突起部をパッケージ本体２，２２の板厚方向に間隔をあけて配すればよい。
また、パッケージ本体２，２２には、支持用段差部８，２８及び押付用段差部９，２９の両方が形成されるとしたが、少なくとも支持用段差部８，２８が形成されればよい。 Further, the supporting stepped portions 8 and 28 and the pressing stepped portions 9 and 29 formed in the package bodies 2 and 22 are not limited to the formation of the insertion holes 7 and 27, but at least the package body 2 and 2. What is necessary is just to be defined by the level | step difference along a plate | board thickness direction being formed in the side surface of 22. FIG. Therefore, the supporting stepped portions 8 and 28 and the pressing stepped portions 9 and 29 may be defined, for example, by forming protrusions protruding from the side surfaces of the package main bodies 2 and 22. In order to define both the supporting stepped portions 8 and 28 and the pressing stepped portions 9 and 29, the two projecting portions may be arranged at intervals in the thickness direction of the package main bodies 2 and 22. .
Further, although both the support stepped portions 8 and 28 and the pressing stepped portions 9 and 29 are formed in the package bodies 2 and 22, at least the support stepped portions 8 and 28 may be formed.

また、複数の支持ピン１００は、パッケージ本体２，２２をその側部から囲むように配されることに限らず、少なくとも安定した状態で半導体パッケージ１，２１を支持できるように、パッケージ本体２，２２をその側部から挟み込むように配されていればよい。したがって、パッケージ本体２，２２を持ち上げるための支持ピン１００は少なくとも二つあればよい。
さらに、半導体パッケージ１，２１搬送用の治具は、棒状に形成された支持ピン１００に限らず、例えば板状に形成された支持板であってもよい。 Further, the plurality of support pins 100 are not limited to be disposed so as to surround the package bodies 2 and 22 from the side portions, but the package bodies 2 and 2 can be supported at least in a stable state. What is necessary is just to distribute | arrange so that 22 may be inserted | pinched from the side part. Therefore, at least two support pins 100 for lifting the package bodies 2 and 22 are sufficient.
Further, the jig for transporting the semiconductor packages 1 and 21 is not limited to the support pin 100 formed in a rod shape, and may be a support plate formed in a plate shape, for example.

そして、本発明の半導体パッケージの構造は、上述した実施形態において記載したＱＦＰやＷＬＣＳＰに限らず、少なくとも半導体チップを含む板状のパッケージ本体を備える半導体パッケージに適用することが可能であり、例えばＱＦＮ(Quad Flat Non-leaded package)やＣＳＰ(Chip Size Package)等の他の種類の半導体パッケージにも適用できる。   The structure of the semiconductor package of the present invention is not limited to the QFP and WLCSP described in the above-described embodiments, but can be applied to a semiconductor package including a plate-shaped package body including at least a semiconductor chip. For example, QFN It can also be applied to other types of semiconductor packages such as (Quad Flat Non-leaded package) and CSP (Chip Size Package).

１…半導体パッケージ、２…パッケージ本体、３…リード（外部端子）、４…半導体チップ、５ｃ…側面、７…挿入穴、８…支持用段差部、９…押付用段差部、２１…半導体パッケージ、２２…パッケージ本体、２３…外部端子、２４…半導体チップ、２５…配線層、２６…保護層、２４ｃ，２６ｃ…側面、２７…挿入穴、２８…支持用段差部、２９…押付用段差部、３３…検査用パッド、１００…支持ピン（治具） DESCRIPTION OF SYMBOLS 1 ... Semiconductor package, 2 ... Package main body, 3 ... Lead (external terminal), 4 ... Semiconductor chip, 5c ... Side surface, 7 ... Insertion hole, 8 ... Supporting step part, 9 ... Pressing step part, 21 ... Semiconductor package , 22 ... Package body, 23 ... External terminal, 24 ... Semiconductor chip, 25 ... Wiring layer, 26 ... Protective layer, 24c, 26c ... Side, 27 ... Insertion hole, 28 ... Supporting step, 29 ... Pressing step 33 ... Pad for inspection, 100 ... Support pin (jig)

Claims (6)

半導体チップを含む板状のパッケージ本体を備える半導体パッケージであって、
前記パッケージ本体の側部に、当該パッケージ本体の板厚方向に段差が形成されることで、搬送用の治具を前記パッケージ本体の板厚方向の一方側から当接させる支持用段差部が画成され、
前記支持用段差部は、少なくとも平面視した前記パッケージ本体を側部から挟み込むような位置に形成されていることを特徴とする半導体パッケージ。 A semiconductor package comprising a plate-like package body including a semiconductor chip,
By forming a step in the plate thickness direction of the package body on the side of the package body, a support step portion for contacting the conveying jig from one side of the package body in the plate thickness direction is defined. Made
The semiconductor step according to claim 1, wherein the supporting stepped portion is formed at a position sandwiching at least the package main body from the side in plan view. 前記パッケージ本体の側部には、前記半導体チップに電気接続されて、前記治具が前記支持用段差部に当接した際に当該治具を接触させる検査用パッドが形成されていることを特徴とする請求項１に記載の半導体パッケージ。   An inspection pad that is electrically connected to the semiconductor chip and contacts the jig when the jig abuts on the supporting stepped portion is formed on the side of the package body. The semiconductor package according to claim 1. 前記支持用段差部が、平面視した前記パッケージ本体の周方向に延在してリング状に形成されていることを特徴とする請求項１又は請求項２に記載の半導体パッケージ。   3. The semiconductor package according to claim 1, wherein the supporting stepped portion is formed in a ring shape extending in a circumferential direction of the package main body in a plan view. 前記パッケージ本体の側部に、当該パッケージ本体の板厚方向に段差が形成されることで、前記治具をパッケージ本体の板厚方向の他方側から当接させる押付用段差部が画成され、
当該押付用段差部が、前記支持用段差部に対して前記板厚方向に間隔をあけて対向するように配されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体パッケージ。 By forming a step in the thickness direction of the package body on the side portion of the package body, a pressing step portion is defined that abuts the jig from the other side in the thickness direction of the package body.
The pressing step portion is arranged so as to be opposed to the supporting step portion with a space in the plate thickness direction. The semiconductor package described. 前記半導体チップに電気接続されて前記パッケージ本体の側部から突出する外部端子を備え、
当該外部端子が、前記支持用段差部及び前記押付用段差部よりも前記板厚方向の一方側に配されていることを特徴とする請求項４に記載の半導体パッケージ。 An external terminal electrically connected to the semiconductor chip and projecting from the side of the package body;
The semiconductor package according to claim 4, wherein the external terminal is arranged on one side in the plate thickness direction with respect to the supporting stepped portion and the pressing stepped portion. 搬送装置により半導体パッケージを搬送する搬送システムであって、
前記半導体パッケージに備える板状のパッケージ本体の側部には、当該パッケージ本体の板厚方向の段差が形成されることで、前記板厚方向の一方側に向く支持用段差部が画成され、
前記搬送装置が、少なくとも前記パッケージ本体をその側部から挟み込むように配される搬送用の治具を備え、
前記支持用段差部が鉛直方向下側に向くように前記半導体パッケージを配した状態で、前記治具を前記支持用段差部の下側に入り込ませた後、前記治具を上方に移動して前記支持用段差部に当接させることで、前記半導体パッケージを上方に持ち上げることを特徴とする搬送システム。 A transport system for transporting a semiconductor package by a transport device,
On the side of the plate-shaped package body provided in the semiconductor package, a step in the thickness direction of the package body is formed, thereby defining a stepped portion for support that faces one side of the thickness direction of the plate.
The transport device includes a transport jig disposed so as to sandwich at least the package body from the side thereof,
In the state where the semiconductor package is arranged so that the supporting stepped portion is directed downward in the vertical direction, the jig is inserted below the supporting stepped portion, and then the jig is moved upward. A transport system, wherein the semiconductor package is lifted upward by being brought into contact with the supporting stepped portion.
JP2011103143A 2011-05-02 2011-05-02 Semiconductor package and conveyance system Withdrawn JP2012234993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011103143A JP2012234993A (en) 2011-05-02 2011-05-02 Semiconductor package and conveyance system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011103143A JP2012234993A (en) 2011-05-02 2011-05-02 Semiconductor package and conveyance system

Publications (1)

Publication Number Publication Date
JP2012234993A true JP2012234993A (en) 2012-11-29

Family

ID=47435028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011103143A Withdrawn JP2012234993A (en) 2011-05-02 2011-05-02 Semiconductor package and conveyance system

Country Status (1)

Country Link
JP (1) JP2012234993A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129900A (en) * 2016-04-08 2018-12-05 레이던 컴퍼니 Direct read pixel alignment
CN113241317A (en) * 2021-05-17 2021-08-10 重庆科技学院 Electronic packaging equipment based on electromagnetic pulse welding

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129900A (en) * 2016-04-08 2018-12-05 레이던 컴퍼니 Direct read pixel alignment
JP2019512890A (en) * 2016-04-08 2019-05-16 レイセオン カンパニー Direct read pixel alignment
KR102153209B1 (en) * 2016-04-08 2020-09-07 레이던 컴퍼니 Direct read pixel alignment
TWI750161B (en) * 2016-04-08 2021-12-21 美商瑞西恩公司 Electro-optical sensor chip assembly and method for forming the same
CN113241317A (en) * 2021-05-17 2021-08-10 重庆科技学院 Electronic packaging equipment based on electromagnetic pulse welding

Similar Documents

Publication Publication Date Title
KR101397750B1 (en) Chip ejector and chip removal method using the same
TW201239977A (en) Pick-Up Method of Die Bonder and Die Bonder
JP2005135977A (en) Manufacturing method of semiconductor device, and semiconductor manufacturing device
JP4043339B2 (en) Test method and test apparatus
JP2012234993A (en) Semiconductor package and conveyance system
JP2009194234A (en) Methods of manufacturing semiconductor device and semiconductor electronic component, and semiconductor electronic component
JP2016095272A (en) Semiconductor evaluation device, semiconductor evaluation method and test jig
JP2006120827A (en) Manufacturing method of semiconductor device
KR20120132461A (en) Non-uniform vacuum profile die attach tip
CN107851632A (en) The method being used for producing the semiconductor devices and corresponding device
WO1998012568A1 (en) Process for producing semiconductor device and semiconductor device
KR102029077B1 (en) Method of forming external terminals of a package and apparatus for performing the same
JP2013165230A (en) Suction collet and method of manufacturing semiconductor device
CN210778486U (en) Wire bonding apparatus
JP5942376B2 (en) Semiconductor wafer and semiconductor wafer inspection method
US20050196901A1 (en) Device mounting method and device transport apparatus
WO2024079975A1 (en) Device for manufacturing semiconductor device and method for suctioning member
JP2005311043A (en) Semiconductor device and inspection method, and device therefor
JP3733777B2 (en) IC chip mounting system and IC chip mounting method
TWI223424B (en) Process of cutting electrical packages
JP2003174040A5 (en)
US20230253226A1 (en) Chip carrier
JP5880127B2 (en) Semiconductor module manufacturing method and semiconductor module manufacturing apparatus
KR100671028B1 (en) Method for bonding semiconductor chips
KR100889591B1 (en) Suction Pad for Semiconductor Transfer Device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805