[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012226575A - 不揮発性メモリへのデータ保存方法および制御装置 - Google Patents

不揮発性メモリへのデータ保存方法および制御装置 Download PDF

Info

Publication number
JP2012226575A
JP2012226575A JP2011093934A JP2011093934A JP2012226575A JP 2012226575 A JP2012226575 A JP 2012226575A JP 2011093934 A JP2011093934 A JP 2011093934A JP 2011093934 A JP2011093934 A JP 2011093934A JP 2012226575 A JP2012226575 A JP 2012226575A
Authority
JP
Japan
Prior art keywords
data
frequency
rewrite frequency
rewriting
rewrite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011093934A
Other languages
English (en)
Inventor
Noriyuki Terada
則幸 寺田
Yoshitomo Fujita
芳智 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011093934A priority Critical patent/JP2012226575A/ja
Priority to CN201110371532.2A priority patent/CN102750235B/zh
Publication of JP2012226575A publication Critical patent/JP2012226575A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

【課題】書き換え保証回数内で書き換え頻度を変更し、不揮発性メモリでのデータ記憶の信頼性を向上することができる不揮発性メモリへの保存方法を提供する。
【解決手段】複数のデータを保存し、電気的に上記データの書き換えが可能で、各データの書き込み範囲より大きい所定範囲の単一ブロックを一括でしか消去できない不揮発性メモリ4へのデータの書き換えを行う制御装置100は、複数のデータが、書き換え頻度の高いデータと、書き換え頻度の低いデータとからなり、不揮発性メモリ4の書き換え回数をカウントするカウント部10と、カウント部10にてカウントされた書き換え回数が所定値以上であるか否かを判断する判断部11と、判断部11にて所定値以上と判断されると書き換え頻度の高いデータの書き換え頻度を変更する設定部12とを備える。
【選択図】図1

Description

この発明は、電気的にデータの書き換えが可能な不揮発性メモリの書き換え保証回数内で書き換え頻度を変更し、不揮発性メモリでのデータ記憶の信頼性の向上することができる不揮発性メモリへのデータ保存方法および制御装置に関するものである。
従来の制御装置は、経年変化を補正する学習値の記憶を行い制御に利用している。また、登録情報、ダイアグコード、故障発生前後の運転状態データ(フリーズフレームデータ)、総始動回数の運転履歴データ等の記憶を行い、障害発生時の原因解析等に利用している。よって、制御装置に電源が供給されていない状態でもこれらの情報を記憶保持しておく必要がある。その方法の一つとして、不揮発性メモリを搭載して記憶しておく方法がある。しかし、不揮発性メモリには、書き換え保証回数に制限があり、高い頻度で書き換えが実施されると、制御装置の製品ライフサイクル内で書き換え保証回数を超過してしまう恐れがあるため、書き換え回数を低減する必要がある。
そこで従来の不揮発性メモリへのデータ保存方法は、書き換え条件成立が設定回数以上になった時に、書き換えを実施することで、書き換え回数の低減を行っている(例えば、特許文献1参照)。また、他の従来の不揮発性メモリへのデータ保存方法は、書き換え頻度の高いデータと書き換え頻度の低いデータとを異なる不揮発性メモリのブロックに記憶し、書き換え頻度の高いデータの書き換え回数が設定値以上になった時に、書き換え頻度が高いデータを記憶しているブロックと低いデータを記憶しているブロックとの切り換えを行うことで保証回数までの到達を遅らせている(例えば、特許文献2参照)。
特開平10−252546号公報 特開2004−151944号公報
従来、不揮発性メモリには、書き込み範囲より大きい所定のメモリ範囲毎でしか消去が行えないデバイス上の特性を持つものがある。この消去単位をブロックと定義する。単一ブロックしか持たない不揮発性メモリを搭載した制御装置、もしくは複数ブロックを持つ不揮発性メモリを搭載するが、各ブロックにはそれぞれ別々の用途が割り付けられており、単一ブロックしか使用できない制御装置において、書き換え頻度の高いデータの書き換えで不揮発性メモリの書き換え保証回数の上限に到達してしまう。
そこで先の従来のように書き換え条件成立が設定回数以上になった時に書き換えを実施する書き換え頻度低減手法をとった場合、設定回数を低くすると製品ライフサイクルに達する前に不揮発性メモリの書き換え保証回数に到達してしまうという問題点がある。また、設定回数を高くすると、製品ライフサイクル内で不揮発性メモリの書き換え保証回数に到達することはないが、製品ライフサイクルの初期において必要となる書き換え頻度の高いデータの取りこぼしが発生する問題点がある。
また、他の従来のように複数ブロックを使用する手法は、単一ブロックしか持たない不揮発性メモリを搭載した制御装置、もしくは複数ブロックを持つ不揮発性メモリを搭載するが、各ブロックにはそれぞれ別々の用途が割り付けられており、単一ブロックしか使用できない制御装置には適用することができないという問題点があった。
この発明は上記のような課題を解決するためになされたものであり、書き換え保証回数内で書き換え頻度を変更し、不揮発性メモリでのデータ記憶の信頼性の向上することができる不揮発性メモリへのデータ保存方法および制御装置を提供することを目的とする。
この発明は、不揮発性メモリへのデータ保存方法は、
複数のデータを保存し、
電気的に上記データの書き換えが可能で、上記各データの書き込み範囲より大きい所定範囲を一括でしか消去できない不揮発性メモリへのデータ保存方法において、
上記複数のデータは、書き換え頻度の高いデータと、書き換え頻度の低いデータとを有し、
上記不揮発性メモリの書き換えの回数が所定値以上になると上記書き換え頻度の高いデータの書き換え頻度を変更するものである。
また、この発明は、制御装置は、
複数のデータを保存し、
電気的に上記データの書き換えが可能で、上記各データの書き込み範囲より大きい所定範囲を一括でしか消去できない不揮発性メモリへの上記データの書き換えを行う制御装置は、
上記複数のデータが、書き換え頻度の高いデータと、書き換え頻度の低いデータとからなり、
上記不揮発性メモリの書き換え回数をカウントするカウント部と、
上記カウント部にてカウントされた書き換え回数が所定値以上であるか否かを判断する判断部と、
上記判断部にて上記所定値以上と判断されると上記書き換え頻度の高いデータの書き換え頻度を変更する設定部とを備えたものである。
この発明の不揮発性メモリへのデータ保存方法は、
複数のデータを保存し、
電気的に上記データの書き換えが可能で、上記各データの書き込み範囲より大きい所定範囲を一括でしか消去できない不揮発性メモリへのデータ保存方法において、
上記複数のデータは、書き換え頻度の高いデータと、書き換え頻度の低いデータとを有し、
上記不揮発性メモリの書き換えの回数が所定値以上になると上記書き換え頻度の高いデータの書き換え頻度を変更するので、
書き換え頻度を変更し、不揮発性メモリでのデータ記憶の信頼性の向上することができる。
また、この発明の制御装置は、
複数のデータを保存し、
電気的に上記データの書き換えが可能で、上記各データの書き込み範囲より大きい所定範囲を一括でしか消去できない不揮発性メモリへの上記データの書き換えを行う制御装置は、
上記複数のデータが、書き換え頻度の高いデータと、書き換え頻度の低いデータとからなり、
上記不揮発性メモリの書き換え回数をカウントするカウント部と、
上記カウント部にてカウントされた書き換え回数が所定値以上であるか否かを判断する判断部と、
上記判断部にて上記所定値以上と判断されると上記書き換え頻度の高いデータの書き換え頻度を変更する設定部とを備えたので、
書き換え頻度を変更し、不揮発性メモリでのデータ記憶の信頼性の向上することができる。
この発明の実施の形態1の不揮発性メモリへのデータ保存方法を行う制御装置の構成を示すブロック図である。 図1に示した制御装置の不揮発性メモリの構成を示す図である。 図1に示した制御装置の不揮発性メモリへのデータ保存方法のフローチャートである。 図1に示した制御装置の不揮発性メモリへのデータ保存方法の書き換えのタイミングチャートを示した図である。
実施の形態1.
以下、本願発明の実施の形態について説明する。図1はこの発明の実施の形態1における不揮発性メモリへのデータ保存方法を行うための制御装置の構成を示したブロック図、図2は図1に示した制御装置の不揮発性メモリの構成を示す図、図3は図1に示した制御装置の不揮発性メモリへのデータ保存方法のフローチャート、図4は図1に示した制御装置の不揮発性メモリへのデータ保存方法の書き換えのタイミングチャートを示した図である。
図1において、制御装置100は、制御を処理、実行するCPU1と、CPU1により実行されるプログラムを格納するROM2と、CPU1の処理結果および不揮発性メモリ4に保存されているデータを一時的に保存する保存部としてのRAM3と、書き換え頻度の高いデータXと書き換え頻度の低いデータYの複数のデータを保存し、電気的にデータの書き換えが可能で、各データの書き込み範囲より大きい所定範囲(単一ブロックZ)を一括でしか消去できない不揮発性メモリ4とを備える。そして、制御装置100には制御装置100へのデータの入力が行う第1入力装置5および第2入力装置6と、制御装置100からのデータの出力が行われる第1出力装置7および第2出力装置8とがそれぞれ接続されている。
そして、CPU1は、不揮発性メモリ4の書き換え回数をカウントするカウント部10と、カウント部10にてカウントされた書き換え回数が所定値以上であるか否かを判断する判断部11と、判断部11にて所定値以上と判断されると書き換え頻度の高いデータXの書き換え頻度を変更する設定部12と、書き換え頻度の高いデータXの書き換え要求回数をカウントする第2カウント部13と、第2カウント部13のカウント数が設定部12に設定された書き換え頻度Bに到達すると書き換えを行うとともに、書き換え頻度の低いデータYは、不揮発性メモリ4の書き換えの回数に関係なく書き換えを行い、その書き換えは、不揮発性メモリ4の消去を行う前に不揮発性メモリ4に保存されている各データを保存しているRAM3から、書き換えを行うデータ以外のデータを用いて書き換える書き換え部14とを備える。
そして、判断部11は、所定値を、複数の段階所定値A1、A2に設定し、設定部12は、段階所定値A1、A2毎に書き換え頻度の高いデータXの書き換え頻度B(C1、C2、C3)を設定し、さらに、複数の段階所定値A1、A2の内、最終の最終段階所定値A2による書き換え頻度の高いデータXの書き換え頻度C3を書き換え頻度の高いデータXを書き換えることができない程度の書き換え頻度に設定する。尚、書き換え頻度の高いデータXとは、書き換え要求が多く発生するデータを指し、書き換え頻度の低いデータYとは、書き換え要求があまり発生しないデータを指すものである。また、書き換え頻度を低く設定とは、書き換え頻度が多くならないように、書き換え要求の回数がある程度の回数に成らないと実際の書き換えを行わないことを指すものである。
そして、各段階所定値A1、A2および、書き換え頻度B(C1、C2、C3)の具体例について説明する。例えば、不揮発性メモリ4の書き換え回数の保証回数が例えば、30000回であるとする。そして、書き換え頻度の高いデータXの書き換え要求は1日、100回程度あり、被制御部(製品)のライフサイクルが10年間であると、書き換え頻度の高いデータXの書き換え要求は365000回に達することとなり、このまま書き換えを行ったのでは、被制御部のライフサイクル(以下、製品ライフサイクル期間とする)に不揮発性メモリ4の保証回数に達成し信頼性がなくなる。また、ただ単にライフサイクルにおいて保証回数以内に収めようとすると、例えば書き換え頻度の高いデータXの書き換え頻度を低く設定する必要がある。
製品ライフサイクル期間の前半では、一般的に書き換え頻度の高いデータXにおいても多くのデータを実質的に必要としている。このため、製品ライフサイクル期間の前半では、書き換え頻度の高いデータXは書き換え頻度を高く設定し、必要なデータを保存することができるように設定し、製品ライフサイクル期間の後半では、書き換え頻度の高いデータXは書き換え頻度を低く設定し、実質的に問題の生じない程度のデータの保存を行うことができるように設定している。
そこで、製造から所定期間経過を製品ライフサイクル期間の前半の5年とし、その5年に相当するまでの書き換え頻度の高いデータXの書き換え頻度C1を10回、製品ライフサイクル期間の後半の5年以降の書き換え頻度C2を35回として書き換え頻度を低くなるように設定する。そして、書き換え頻度を切り換える不揮発性メモリ4の書き換え回数の段階所定値A1は20000回とし、この段階所定値A1の回数未満の書き換え頻度C1は10回、この段階所定値A1の回数以上の書き換え頻度C2は35回にそれぞれ設定する。さらに、不揮発性メモリ4の書き換え回数が最終段階所定値A2の25000回以上では、書き換え頻度の高いデータXの書き換えを禁止となり、書き換え頻度の低いデータYが書き換えられるように、書き換え頻度C3は書き換え頻度が高い値(すなわち、データカウントがとりえない値)に設定する。
図2において、不揮発性メモリ4は、書き込み範囲より大きい所定のメモリ範囲毎でしか消去が行えないデバイス上の特性を持つものである。この消去単位をブロックと定義する。そして単一ブロックZの記憶領域の構成は、書き換え頻度の高いデータX(総始動回数、始動状態等)と、書き換え頻度の低いデータY(ダイアグコード、フリーズフレームデータ等)とを記憶するものである。例えば、書き換え頻度の高いデータXの内、総始動回数とは、カウント部10にてカウントされた不揮発性メモリ4の書き換え回数が書き換え毎に保存されているものである。また、書き換え頻度の低いデータYは制御装置100が制御を行う被制御部の異常(フリーズフレーム)または特定事象(ダイアグコード)の少なくともいずれか一方に関するものが設定されている。不揮発性メモリ4を書き換えを行う場合は、始めに単一ブロックZ内のデータを全て消去してから、データの書き換えを実施する。尚、書き換え頻度の高いデータXを書き換える場合、そして、書き換え頻度の低いデータYを書き換える場合は、共に単一ブロックZの不揮発性メモリ4の書き換え回数としてカウントされる。
上記のように構成された実施の形態1の制御装置の不揮発性メモリへのデータ保存方法について図3および図4に基づいて説明する。まず、不揮発性メモリ4に書き換え要求が発生すると、カウント部10にてカウントされている不揮発性メモリ4の書き換え回数が書き換え頻度Bを切り換える回数である段階所定値A1の20000回以上か否かを判断する(図3のステップS1)。そして、切り換え回数A1の20000回未満の場合(NO)は、不揮発性メモリ4の書き換え回数が書き換え頻度の高いデータXの切り換え頻度Bを書き換え頻度C1の10回として設定する(図3のステップS2)。
一方、ステップS1にて切り換え回数A1の20000回以上の場合(YES)は、不揮発性メモリ4の書き換え回数が書き換え頻度Bを切り換える回数、最終段階所定値A2の25000回以上か否かを判断する(図3のステップS3)。そして、切り換え回数A2の25000回未満の場合(NO)は、不揮発性メモリ4の書き換え回数が書き換え頻度の高いデータXの切り換え頻度Bを書き換え頻度C2の35回として設定する(図3のステップS4)。一方、ステップS3にて切り換え回数A2の25000回以上の場合(YES)は、不揮発性メモリ4の書き換え回数が書き換え頻度の高いデータXの切り換え頻度Bを書き換え頻度の高いデータXを書き換えることができない程度の書き換え頻度C3として設定する(図3のステップS5)。
次に、書き換え要求の発生しているデータが、書き換え頻度の高いデータXか否かを判断する(図3のステップS6)。そして、書き換え頻度の高いデータXであると判断する(YES)と、書き換え頻度の高いデータXの書き換え要求回数をカウントする第2カウント部13にてカウントをインクリメントする(図3のステップS7)。次に、第2カウント部13にてカウントされた、書き換え頻度の高いデータXのカウントが先に設定された書き換え頻度の高いデータXの書き換え頻度B以上か否かを判定する。そして、書き換え頻度B以上の場合(YES)は、書き換え頻度の高いデータXの書き換え要求回数をカウントする第2カウント部13のカウントをクリア(0)にする(図3のステップS9)。一方、ステップS8にて書き換え頻度B未満の場合(NO)は、書き換え要求の発生しているデータが、書き換え頻度の低いデータYか否かを判断する(図3のステップS10)。
そして、書き換え頻度の低いデータYであると判断する(YES)と、不揮発性メモリ4の書き換え回数をカウントするカウント部10にてカウントをインクリメントする(図3のステップS11)。
一方、ステップS10にて、書き換え頻度の低いデータYでないと判断すると処理を終了する。次に、書き換え部14により、不揮発性メモリ4の各データをRAM3に一旦保存し、その後の単一ブロックZ内のデータを一括消去する。そして、単一ブロックZに書き換えを行うデータおよびそれ以外のデータをRAM3からのデータにて書き換え、不揮発性メモリ4のデータの書き換え処理を行い処理を終了する。
以上のような処理を行うことにより、書き換え頻度の高いデータXは不揮発性メモリ4の書き換え回数が20000回に達するまでは、書き換え頻度の高いデータXの書き換え要求が10回毎に書き換えられ(図4のタイミング41)、不揮発性メモリ4の書き換え回数にインクリメントされる。また、不揮発性メモリ4の書き換え回数が20000回以上25000回未満までは、書き換え頻度の高いデータXの書き換え要求が35回毎に書き換えられ(図4のタイミング43)、不揮発性メモリ4の書き換え回数にインクリメントされる。また、不揮発性メモリ4の書き換え回数が25000回以上となると、書き換え頻度の高いデータXは書き換えられることはない。一方、書き換え頻度の低いデータYは書き換え要求により、不揮発性メモリ4の書き換え回数に関係なく書き換えられ(図4のタイミング42)、不揮発性メモリ4の書き換え回数にインクリメントされる。よって、書き換え頻度の低いデータYは、不揮発性メモリ4の書き換え回数が25000回以上となっても、不揮発性メモリ4の書き換えが実施される。
尚、ステップS6において、書き換え頻度の高いデータXでないと判断されると、次のステップS8およびステップS9に処理を行う例を示したが、例えば、ステップS6において、書き換え頻度の高いデータXでないと判断されると、書き換え要求の発生しているデータが、書き換え頻度の低いデータYであると判断して、ステップS11からの処理を行うようにしてもよい。また、書き換え要求の発生しているデータが、書き換え頻度の高いデータXか書き換え頻度の低いデータYであるかをステップS1より以前に行って処理する場合など、上記実施の形態1に示した場合と最終的に同様な処理となる様々なフローが考えられる。
上記のように実施の形態1によれば、単一ブロックしか持たない不揮発性メモリを搭載した制御装置、もしくは複数ブロックを持つ不揮発性メモリを搭載するが、各ブロックにはそれぞれ別の用途が割り付けられており、単一ブロックしか使用できない制御装置において、不揮発性メモリの書き換え回数によって書き換え頻度の高いデータの書き換え頻度を変更することができるので、不揮発性メモリの書き換え保証回数への到達を所望の方法にて遅らせることができ、高寿命化となるとともに信頼性が向上する。
さらに、書き換え頻度の高いデータの書き換え頻度を低減方向に変更することで、製品ライフサイクル期間の前半においては、書き換え頻度を高く設定し、書き換えデータの取りこぼし発生を防止でき、 製品ライフサイクル期間に応じてデータを保存することができる。
さらに、所定値を、複数の段階所定値として設定しているため、不揮発性メモリの書き換え保証回数への到達を遅らせるために、きめ細やかに対応することができる。
さらに、その各段階処置値の内、最終段階所定値の書き換え頻度の高いデータの書き換え頻度を書き換え頻度の高いデータを書き換えることができない程度の書き換え頻度を設定しているため、必要最小限のデータのみの書き換えにて対応し、かつ、不揮発性メモリの書き換え保証回数への到達を防止することができる。
さらに、書き換え頻度の高いデータは、設定された書き換え頻度に到達すると書き換えを行うため、所望の書き換えを行うことができるため、データの信頼性を確保することができる。
さらに、書き換え頻度の低いデータは、不揮発性メモリの書き換えの回数に関係なく書き換えを行うため、所望の書き換えを行うことができるため、データの信頼性を確保することができる。
さらに、書き換え頻度の低いデータは、異常または特定事象の少なくともいずれか一方に関するものであり、必要となるデータを確実に保存することができる。
尚、上記実施の形態1においては、書き換え頻度の変更は、変更前より変更後の方が書き換え頻度が低くなるように変更する例を示したが、これに限られることはなく、通常の製品ライフサイクルと異なるような場合、また、必要となる期間があらかじめ設定されている場合などは、その期間に応じて書き換え頻度を変更すれば、所望のデータを保存することができ、上記実施の形態1と同様の効果を奏することができる。
また、不揮発性メモリ4は制御装置100の一部として備える例を示したが、これに限られることはなく、制御装置100内でCPU,不揮発性メモリ,RAM,ROMのいずれかもしくは複数が同一のパッケージで備えるようにしても、同様の効果を奏することができる。
また、書き換え頻度の高いデータXの書き換え頻度BをC1→C2、C2→C3と2回変更する例を示したがこれに限られることはなく、書き換え頻度を2回以上に設定し、上記実施の形態1と同様に変更すれば、さらに、書き換えにおいてきめ細やかな対応ができ、さらに、長寿命化またはデータの信頼性に優れている。尚、書き換え頻度を最初0回に、その後に、書き換え頻度を所定の回数に1回変更するような場合も考えられる。
1 CPU、3 RAM、4 不揮発性メモリ、10 カウント部、11 判断部、
12 設定部、13 第2カウント部、14 書き換え部、
41,42,43 タイミング、100 制御装置、A1 段階所定値、
A2 最終段階所定値、B,C1,C2,C3 書き換え頻度。

Claims (15)

  1. 複数のデータを保存し、
    電気的に上記データの書き換えが可能で、上記各データの書き込み範囲より大きい所定範囲を一括でしか消去できない不揮発性メモリへのデータ保存方法において、
    上記複数のデータは、書き換え頻度の高いデータと、書き換え頻度の低いデータとを有し、
    上記不揮発性メモリの書き換えの回数が所定値以上になると上記書き換え頻度の高いデータの書き換え頻度を変更することを特徴とする不揮発性メモリへのデータ保存方法。
  2. 上記書き換え頻度の変更は、変更前より変更後の方が上記書き換え頻度が低くなるように変更することを特徴とする請求項1に記載の不揮発性メモリへのデータ保存方法。
  3. 上記所定値を、複数の段階所定値に設定し、上記段階所定値毎に上記書き換え頻度の高いデータの書き換え頻度を設定することを特徴とする請求項1または請求項2に記載の不揮発性メモリへのデータ保存方法。
  4. 上記複数の段階所定値の内、最終の最終段階所定値による上記書き換え頻度の高いデータの書き換え頻度は、上記書き換え頻度の高いデータを書き換えることができない程度の書き換え頻度を設定することを特徴とする請求項3に記載の不揮発性メモリへのデータ保存方法。
  5. 上記書き換え頻度の高いデータは、設定された上記書き換え頻度に到達すると書き換えを行うことを特徴とする請求項1ないし請求項4のいずれか1項に記載の不揮発性メモリへのデータ保存方法。
  6. 上記書き換え頻度の低いデータは、上記不揮発性メモリの書き換えの回数に関係なく書き換えを行うことを特徴とする請求項1ないし請求項5のいずれか1項に記載の不揮発性メモリへのデータ保存方法。
  7. 上記書き換え頻度の低いデータは、上記複数のデータの内、異常または特定事象の少なくともいずれか一方に関するものが設定されていることを特徴とする請求項1ないし請求項6のいずれか1項に記載の不揮発性メモリへのデータ保存方法。
  8. 複数のデータを保存し、
    電気的に上記データの書き換えが可能で、上記各データの書き込み範囲より大きい所定範囲を一括でしか消去できない不揮発性メモリへの上記データの書き換えを行う制御装置は、
    上記複数のデータが、書き換え頻度の高いデータと、書き換え頻度の低いデータとからなり、
    上記不揮発性メモリの書き換え回数をカウントするカウント部と、
    上記カウント部にてカウントされた書き換え回数が所定値以上であるか否かを判断する判断部と、
    上記判断部にて上記所定値以上と判断されると上記書き換え頻度の高いデータの書き換え頻度を変更する設定部とを備えたことを特徴とする制御装置。
  9. 上記設定部は、上記書き換え頻度の変更を、変更前より変更後の方が上記書き換え頻度が低くなるように変更して設定すること特徴とする請求項8に記載の制御装置。
  10. 上記判断部は、上記所定値を、複数の段階所定値に設定し、
    上記設定部は、上記段階所定値毎に上記書き換え頻度の高いデータの書き換え頻度を設定することを特徴とする請求項8または請求項9に記載の制御装置。
  11. 上記設定部は、上記複数の段階所定値の内、最終の最終段階所定値による上記書き換え頻度の高いデータの書き換え頻度を上記書き換え頻度の高いデータを書き換えることができない程度の書き換え頻度を設定することを特徴とする請求項10に記載の制御装置。
  12. 上記書き換え頻度の高いデータの書き換え要求回数をカウントする第2カウント部と、
    上記第2カウント部のカウント数が上記設定部に設定された書き換え頻度に到達すると書き換えを行う書き換え部とを備えたことを特徴とする請求項8ないし請求項11のいずれか1項に記載の制御装置。
  13. 上記書き換え部は、上記書き換え頻度の低いデータは、上記不揮発性メモリの書き換えの回数に関係なく書き換えを行うことを特徴とする請求項12に記載の制御装置。
  14. 上記不揮発性メモリの消去を行う前に上記不揮発性メモリに保存されている上記各データを保存する保存部を備え、
    上記書き換え部は、上記書き換えを行うデータ以外のデータを上記保存部からのデータにて書き換えることを特徴とする請求項12または請求項13に記載の制御装置。
  15. 上記書き換え頻度の低いデータは、上記制御装置が制御を行う被制御部の異常または特定事象の少なくともいずれか一方に関するものが設定されていることを特徴とする請求項8ないし請求項14のいずれか1項に記載の制御装置。
JP2011093934A 2011-04-20 2011-04-20 不揮発性メモリへのデータ保存方法および制御装置 Pending JP2012226575A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011093934A JP2012226575A (ja) 2011-04-20 2011-04-20 不揮発性メモリへのデータ保存方法および制御装置
CN201110371532.2A CN102750235B (zh) 2011-04-20 2011-11-10 向非易失性存储器进行数据保存的方法及控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011093934A JP2012226575A (ja) 2011-04-20 2011-04-20 不揮発性メモリへのデータ保存方法および制御装置

Publications (1)

Publication Number Publication Date
JP2012226575A true JP2012226575A (ja) 2012-11-15

Family

ID=47030439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093934A Pending JP2012226575A (ja) 2011-04-20 2011-04-20 不揮発性メモリへのデータ保存方法および制御装置

Country Status (2)

Country Link
JP (1) JP2012226575A (ja)
CN (1) CN102750235B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362000B2 (en) 2014-09-05 2016-06-07 Kabushiki Kaisha Toshiba Memory system and management method thereof
WO2017122332A1 (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 プログラマブルロジックコントローラ
JP2020154674A (ja) * 2019-03-20 2020-09-24 株式会社リコー 情報処理装置、情報処理方法、及びプログラム
WO2023162544A1 (ja) * 2022-02-24 2023-08-31 株式会社デンソートリム エンジン制御装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7127297B2 (ja) * 2018-02-23 2022-08-30 オムロン株式会社 画像センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315596A (ja) * 1995-05-12 1996-11-29 Nec Corp 半導体記憶装置
JPH09120376A (ja) * 1995-10-25 1997-05-06 Fujitsu Ten Ltd データ処理装置
JP2002032256A (ja) * 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 端末装置
JP2009282505A (ja) * 2008-04-25 2009-12-03 Canon Inc 不揮発性メモリの制御装置及び画像形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014870A (ja) * 1999-06-29 2001-01-19 Nec Corp フラッシュメモリ搭載マイクロコンピュータ及び書き換え回数管理方法
JP4289026B2 (ja) * 2003-05-28 2009-07-01 日本電気株式会社 半導体記憶装置
US20070288685A1 (en) * 2006-06-09 2007-12-13 Phison Electronics Corp. Flash memory scatter-write method
CN101458968B (zh) * 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 获取非挥发存储器中失效二进制位分布信息的方法与装置
JP2010108102A (ja) * 2008-10-28 2010-05-13 Nippon Telegr & Teleph Corp <Ntt> 行動パターン抽出装置、方法及びプログラム
CN101901227B (zh) * 2009-05-31 2012-07-04 深圳市江波龙电子有限公司 一种智能存储扩展设备及其访问控制系统、方法
CN101587745B (zh) * 2009-06-23 2012-11-07 成都市华为赛门铁克科技有限公司 数据读写方法和非易失性存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315596A (ja) * 1995-05-12 1996-11-29 Nec Corp 半導体記憶装置
JPH09120376A (ja) * 1995-10-25 1997-05-06 Fujitsu Ten Ltd データ処理装置
JP2002032256A (ja) * 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 端末装置
JP2009282505A (ja) * 2008-04-25 2009-12-03 Canon Inc 不揮発性メモリの制御装置及び画像形成装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362000B2 (en) 2014-09-05 2016-06-07 Kabushiki Kaisha Toshiba Memory system and management method thereof
WO2017122332A1 (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 プログラマブルロジックコントローラ
JP2020154674A (ja) * 2019-03-20 2020-09-24 株式会社リコー 情報処理装置、情報処理方法、及びプログラム
JP7225981B2 (ja) 2019-03-20 2023-02-21 株式会社リコー 情報処理装置、情報処理方法、及びプログラム
WO2023162544A1 (ja) * 2022-02-24 2023-08-31 株式会社デンソートリム エンジン制御装置
JP7457212B2 (ja) 2022-02-24 2024-03-27 株式会社デンソートリム エンジン制御装置

Also Published As

Publication number Publication date
CN102750235B (zh) 2015-10-07
CN102750235A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
CN108572791B (zh) 数据储存装置及其数据维护方法
JP2012226575A (ja) 不揮発性メモリへのデータ保存方法および制御装置
US9477593B2 (en) Semiconductor device and operating method thereof
US20180101303A1 (en) Data Storage Device and Data Writing Method Thereof
JP2007287022A (ja) 電子制御装置の情報記憶方法
JP2010015265A (ja) プログラム書き換え装置およびプログラム書き換え方法
US8225172B2 (en) Error correction scheme for non-volatile memory
US20070174680A1 (en) Method for patching built-in code in read only memory
US20140075094A1 (en) Method to implement a binary flag in flash memory
WO2017122332A1 (ja) プログラマブルロジックコントローラ
JP6423282B2 (ja) メモリ制御装置及びメモリ制御方法
JP6636930B2 (ja) フラッシュメモリ内蔵マイコン、マイコンに内蔵されたフラッシュメモリへのデータ書込み方法、および、フラッシュメモリへのデータを書込むプログラム
US10720222B2 (en) Solid state storage device using state prediction method
US20140025869A1 (en) Method and system for improving a control of a limit on writing cycles of an ic card
JP2015011524A (ja) 電子制御装置及び不揮発性メモリのデータ書込み制御方法
JP2012146360A (ja) 半導体集積回路及び書込処理方法
JP4910402B2 (ja) 不揮発性メモリの書き換え装置及び書き換え方法
KR100672992B1 (ko) 반도체 메모리 장치의 동작 방법
JP5787095B2 (ja) 不揮発性メモリへのデータ記憶方法
CN106847337B (zh) 一种存储单元的编程方法和装置
JPWO2020261365A5 (ja) 半導体装置、制御フロー検査方法、制御フロー検査プログラム及び電子機器
JP5991239B2 (ja) 不揮発性半導体メモリの書き込み制御方法およびマイクロコンピュータ
CN104484290B (zh) Flash的操作方法及Flash的操作装置
KR20070048384A (ko) 메모리 맵에서 배드 블록 처리방법
JP2018128771A (ja) 電子制御装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806