[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012128717A - Communication apparatus and communication system - Google Patents

Communication apparatus and communication system Download PDF

Info

Publication number
JP2012128717A
JP2012128717A JP2010280393A JP2010280393A JP2012128717A JP 2012128717 A JP2012128717 A JP 2012128717A JP 2010280393 A JP2010280393 A JP 2010280393A JP 2010280393 A JP2010280393 A JP 2010280393A JP 2012128717 A JP2012128717 A JP 2012128717A
Authority
JP
Japan
Prior art keywords
communication
port
pci express
address
transparent port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010280393A
Other languages
Japanese (ja)
Other versions
JP5764919B2 (en
Inventor
Noboru Suzuki
暢 鈴木
Junichi Ikeda
純一 池田
Satoru Numakura
覚 沼倉
Noriyuki Terao
典之 寺尾
啓行 ▲高▼橋
Hiroyuki Takahashi
Tetsuya Sato
哲也 佐藤
Mitsuharu Takeo
光治 竹尾
Hideaki Yamamoto
英明 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2010280393A priority Critical patent/JP5764919B2/en
Priority to EP13181637.3A priority patent/EP2701072A1/en
Priority to US13/044,938 priority patent/US8938567B2/en
Priority to EP11157614.6A priority patent/EP2365445B1/en
Priority to EP20130181636 priority patent/EP2698723A1/en
Publication of JP2012128717A publication Critical patent/JP2012128717A/en
Priority to US14/566,001 priority patent/US9361249B2/en
Application granted granted Critical
Publication of JP5764919B2 publication Critical patent/JP5764919B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a communication apparatus and a communication system capable of realizing appropriate communication between hosts while suppressing deterioration in usability.SOLUTION: An NT port 23 of a first PCI Express switch 20 provided in a first apparatus C and an NT port 33 of a second PCI Express switch 30 provided in a second apparatus D are connected in a way that allows communication between them. When the communication is performed between the first apparatus C and the second apparatus D, the first PCI Express switch 20 performs address conversion between the address which the first apparatus C uses and the address which the NT port 23 uses, and the second PCI Express switch 30 performs address conversion between the address which the second apparatus D uses and the address which the NT port 33 uses.

Description

本発明は、通信機器および通信システムに関する。   The present invention relates to a communication device and a communication system.

高速シリアルインターフェースの規格として、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）が知られている。ＰＣＩ Ｅｘｐｒｅｓｓは、高いデータ転送速度と様々なアプリケーションに適合できる柔軟性を兼ね備えており、グラフィックスカードなどの拡張ボードに広く利用されている。また、近年では、異なる機器の間での通信にもＰＣＩ Ｅｘｐｒｅｓｓの通信プロトコルが使われ始めており、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したケーブルアダプタも知られている。   PCI Express (registered trademark) is known as a high-speed serial interface standard. PCI Express combines high data transfer speed and flexibility to adapt to various applications, and is widely used for expansion boards such as graphics cards. In recent years, the PCI Express communication protocol has begun to be used for communication between different devices, and cable adapters conforming to the PCI Express standard are also known.

ＰＣＩ Ｅｘｐｒｅｓｓは、１つのルートコンプレックスを頂点としたデバイスツリー構造をとることを前提としており、デバイスツリーの中に複数のルートコンプレックスが存在することを想定していない。このため、ＰＣＩ Ｅｘｐｒｅｓｓの標準的な適用では、ルートコンプレックスとなるデバイスを個別に持つ複数のホスト間での通信を行うことができない。   PCI Express assumes a device tree structure with one root complex as a vertex, and does not assume that a plurality of root complexes exist in the device tree. For this reason, with standard application of PCI Express, it is not possible to perform communication between a plurality of hosts having individual devices as root complexes.

このような問題の解決策として、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したスイッチ（以下、ＰＣＩ Ｅｘｐｒｅｓｓスイッチという。）を提供するベンダーから、ノントランスペアレントポートを持つＰＣＩ Ｅｘｐｒｅｓｓスイッチが提供されている。ノントランスペアレントポートとは、通信の相手方を非透過にするポートである。ＰＣＩ Ｅｘｐｒｅｓｓスイッチのノントランスペアレントポートを用いて２つのホストを接続すれば、ホスト間で互いに邪魔されることなく個別に初期化などを行うことが可能となり、また、各ホストの制御主体（ＣＰＵ）は、別々に動作しながら互いのリソースにアクセス可能となる。   As a solution to such a problem, a PCI Express switch having a non-transparent port is provided by a vendor that provides a switch compliant with the PCI Express standard (hereinafter referred to as a PCI Express switch). A non-transparent port is a port that makes a communication partner non-transparent. If two hosts are connected using a non-transparent port of a PCI Express switch, it is possible to perform initialization and the like without interfering with each other, and the control entity (CPU) of each host , They can access each other's resources while operating separately.

ＰＣＩ Ｅｘｐｒｅｓｓスイッチのノントランスペアレントポートを用いて２つのホストを接続した構成の一例として、特許文献１に開示されたものが知られている。特許文献１には、デジタル複合機から外部のコンピュータもしくは情報処理ユニット部にデータ転送する際に、ネットワークを占有しないようにする目的で、画像処理ユニット部（ホスト）と情報処理ユニット部（ホスト）にそれぞれデータ転送ユニットを設け、画像処理ユニット部のデータ転送ユニットと情報処理ユニット部のデータ転送ユニットとを、ＰＣＩ Ｅｘｐｒｅｓｓスイッチのノントランスペアレントポートを用いて接続する構成が開示されている。   As an example of a configuration in which two hosts are connected using a non-transparent port of a PCI Express switch, the one disclosed in Patent Document 1 is known. Patent Document 1 discloses an image processing unit (host) and an information processing unit (host) for the purpose of not occupying a network when transferring data from a digital multifunction peripheral to an external computer or information processing unit. A configuration is disclosed in which a data transfer unit is provided, and a data transfer unit of an image processing unit unit and a data transfer unit of an information processing unit unit are connected using a non-transparent port of a PCI Express switch.

しかしながら、ＰＣＩ Ｅｘｐｒｅｓｓスイッチのノントランスペアレントポートを用いて２つのホストを接続する従来の構成では、例えば、２つのホスト間をケーブル接続した場合に、ホスト間を繋ぐケーブルが抜けるとシステムがハングアップするといった問題や、ホストの立ち上げ順に制約が加わるといった問題があり、ホスト間で通信を行うシステムとして使い勝手が悪いという問題があった。   However, in the conventional configuration in which two hosts are connected using a non-transparent port of a PCI Express switch, for example, when a cable is connected between two hosts, the system hangs up when the cable connecting the hosts is disconnected. There have been problems such as problems and restrictions in the order in which the hosts are started up, and there has been a problem that the system is not convenient for communication between hosts.

本発明は、上記に鑑みてなされたものであって、使い勝手の悪化を招くことなく適切なホスト間通信を実現することができる通信機器および通信システムを提供することを目的としている。   The present invention has been made in view of the above, and an object of the present invention is to provide a communication device and a communication system capable of realizing appropriate host-to-host communication without causing deterioration in usability.

上述した課題を解決し、目的を達成するために、本発明に係る通信機器は、第１のノントランスペアレントポートを有し、該第１のノントランスペアレントポートを用いた通信を中継する第１の中継部を備えた外部機器との間で通信を行う通信機器であって、前記第１のノントランスペアレントポートに通信可能に接続された第２のノントランスペアレントポートを有し、該第２のノントランスペアレントポートを用いた通信を中継する第２の中継部を備え、前記第２の中継部は、前記通信機器が前記外部装置との間で通信を行う際に、前記通信機器が使用するアドレスと前記第２のノントランスペアレントポートが使用するアドレスとの間のアドレス変換を行うこと、を特徴とする。   In order to solve the above-described problems and achieve the object, a communication device according to the present invention has a first non-transparent port, and a first relay that relays communication using the first non-transparent port A second non-transparent port, the second non-transparent port communicably connected to the first non-transparent port. A second relay unit that relays communication using the communication device, and the second relay unit uses the address used by the communication device and the first address when the communication device communicates with the external device. And performing address conversion between addresses used by the two non-transparent ports.

また、本発明に係る通信システムは、第１の機器と第２の機器とが通信可能に接続された通信システムであって、前記第１の機器に設けられ、第１のノントランスペアレントポートを有し、該第１のノントランスペアレントポートを用いた通信を中継する第１の中継部と、前記第２の機器に設けられ、前記第１のノントランスペアレントポートに通信可能に接続された第２のノントランスペアレントポートを有し、該第２のノントランスペアレントポートを用いた通信を中継する第２の中継部と、を備え、前記第１の中継部は、前記第１の機器が前記第２の機器との間で通信を行う際に、前記第１の機器が使用するアドレスと前記第１のノントランスペアレントポートが使用するアドレスとの間のアドレス変換を行い、前記第２の中継部は、前記第２の機器が前記第１の機器との間で通信を行う際に、前記第２の機器が使用するアドレスと前記第２のノントランスペアレントポートが使用するアドレスとの間のアドレス変換を行うこと、を特徴とする。   The communication system according to the present invention is a communication system in which a first device and a second device are communicably connected, and is provided in the first device and has a first non-transparent port. A first relay unit that relays communication using the first non-transparent port, and a second non-transmission port provided in the second device and connected to the first non-transparent port so as to be communicable A second relay unit that has a transparent port and relays communication using the second non-transparent port, and the first relay unit includes the first device and the second device. When performing communication between the two, the address conversion between the address used by the first device and the address used by the first non-transparent port is performed, and the second relay unit includes: When the second device communicates with the first device, address conversion is performed between the address used by the second device and the address used by the second non-transparent port. It is characterized by this.

本発明によれば、使い勝手の悪化を招くことなく適切なホスト間通信を実現することができるという効果を奏する。   According to the present invention, there is an effect that appropriate host-to-host communication can be realized without deteriorating usability.

図１は、２つのホスト間でＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠した情報通信を行う従来の通信システムの概念図である。FIG. 1 is a conceptual diagram of a conventional communication system that performs information communication based on the PCI Express standard between two hosts. 図２は、図１に示した従来の通信システムにおけるアドレスマップの概念図である。FIG. 2 is a conceptual diagram of an address map in the conventional communication system shown in FIG. 図３は、本発明を適用した通信システムの概念図である。FIG. 3 is a conceptual diagram of a communication system to which the present invention is applied. 図４は、図３に示した通信システムにおけるアドレスマップの概念図である。FIG. 4 is a conceptual diagram of an address map in the communication system shown in FIG. 図５は、図３に示した通信システムにおいて、第１の機器から第２の機器にデータを送信する際の動作を説明するタイミングチャートである。FIG. 5 is a timing chart for explaining the operation when data is transmitted from the first device to the second device in the communication system shown in FIG. 図６は、本発明の具体的な実施例としてのプリントシステムの概略構成図である。FIG. 6 is a schematic configuration diagram of a printing system as a specific embodiment of the present invention. 図７は、サーバおよびプリンタが備えるデバイス群の一例を説明する図である。FIG. 7 is a diagram illustrating an example of a device group included in the server and the printer. 図８は、サーバとプリンタとの間の伝送路を説明する図である。FIG. 8 is a diagram illustrating a transmission path between the server and the printer. 図９は、サーバにおけるコントローラの構成を説明するブロック図である。FIG. 9 is a block diagram illustrating the configuration of the controller in the server. 図１０は、プリンタにおけるコントローラの構成を説明するブロック図である。FIG. 10 is a block diagram illustrating the configuration of the controller in the printer. 図１１は、カードアダプタの一例を示す平面図である。FIG. 11 is a plan view showing an example of a card adapter. 図１２は、カードエッジコネクタにおける複数の端子のレイアウトの一例を示す図である。FIG. 12 is a diagram illustrating an example of a layout of a plurality of terminals in the card edge connector. 図１３は、ケーブルコネクタにおける複数の端子のレイアウトの一例を示す図である。FIG. 13 is a diagram illustrating an example of a layout of a plurality of terminals in the cable connector. 図１４は、カードエッジコネクタにおけるシリアル信号用端子とＰＣＩ Ｅｘｐｒｅｓｓスイッチとケーブルコネクタにおけるシリアル信号用端子とを電気的に接続する複数の配線パターンを説明する図である。FIG. 14 is a diagram for explaining a plurality of wiring patterns for electrically connecting the serial signal terminals in the card edge connector, the PCI Express switch, and the serial signal terminals in the cable connector. 図１５は、ＰＣＩ ＥｘｐｒｅｓｓスイッチのＮＴポート同士を接続することによってサーバとプリンタとが通信可能に接続されている状態を説明する図である。FIG. 15 is a diagram for explaining a state in which the server and the printer are communicably connected by connecting NT ports of the PCI Express switch.

以下に添付図面を参照して、この発明に係る通信機器および通信システムの最良な実施の形態を詳細に説明する。以下では、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠した情報通信を行う通信システムへの適用例について説明するが、適用可能なシステムはこれに限定されるものではない。   Exemplary embodiments of a communication device and a communication system according to the present invention will be explained below in detail with reference to the accompanying drawings. In the following, an example of application to a communication system that performs information communication in conformity with the PCI Express standard will be described, but an applicable system is not limited to this.

（本発明の概要）
まず、本発明の概要について、従来技術と対比しながら説明する。ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠したシステムは、通常、１つのルートコンプレックスを頂点としたツリー構造のトポロジとなる。２つのホスト間で通信を行う通信システムにおいては、各ホストがそれぞれルートコンプレックスを持つため、ノントランスペアレントポート（以下、ＮＴポートという。）を有するスイッチを用いて２つのホストを接続することにより、ホスト間での通信を可能にする。 (Outline of the present invention)
First, the outline of the present invention will be described in comparison with the prior art. A system conforming to the PCI Express standard usually has a tree-structure topology with one root complex as a vertex. In a communication system that performs communication between two hosts, each host has a root complex. Therefore, by connecting two hosts using a switch having a non-transparent port (hereinafter referred to as NT port) Communication between the two.

図１は、２つのホスト間でＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠した情報通信を行う従来の通信システムの概念図である。この図１に示す通信システムは、第１の機器Ａと第２の機器Ｂとを通信可能に接続した通信システムである。第１の機器Ａは、制御主体となるＣＰＵ１ａを備えたホストであり、第２の機器Ｂは、制御主体となるＣＰＵ１ｂを備えたホストである。   FIG. 1 is a conceptual diagram of a conventional communication system that performs information communication based on the PCI Express standard between two hosts. The communication system shown in FIG. 1 is a communication system in which a first device A and a second device B are communicably connected. The first device A is a host provided with a CPU 1a as a control subject, and the second device B is a host provided with a CPU 1b as a control subject.

第１の機器Ａには、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０が設けられている。ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０の上流ポート１１は、ルートコンプレックス２ａと接続されている。また、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０の下流ポート１２には、エンドポイント３ａが接続されている。ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０は、上流ポート１１に接続されたルートコンプレックス２ａと、下流ポート１２に接続されたエンドポイント３ａとの間の通信を中継する。   The first device A is provided with a PCI Express switch 10. The upstream port 11 of the PCI Express switch 10 is connected to the root complex 2a. An end point 3 a is connected to the downstream port 12 of the PCI Express switch 10. The PCI Express switch 10 relays communication between the route complex 2 a connected to the upstream port 11 and the endpoint 3 a connected to the downstream port 12.

ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０は、下流側のポートとして、通常の下流ポート１２のほかに、ＮＴポート１３を有している。このＮＴポート１３は、第２の機器Ｂのルートコンプレックス２ｂと接続されている。ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０は、上流ポート１１に接続された第１の機器Ａのルートコンプレックス２ａと、ＮＴポート１３に接続された第２の機器Ｂのルートコンプレックス２ｂとの間の通信を中継する。   The PCI Express switch 10 has an NT port 13 in addition to a normal downstream port 12 as a downstream port. This NT port 13 is connected to the root complex 2b of the second device B. The PCI Express switch 10 relays communication between the route complex 2 a of the first device A connected to the upstream port 11 and the route complex 2 b of the second device B connected to the NT port 13.

以上のような構成の通信システムでは、第１の機器Ａに設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０のＮＴポート１３に、第２の機器Ｂのルートコンプレックス２ｂが接続されているため、第１の機器Ａのルートコンプレックス２ａからは、第２の機器Ｂのルートコンプレックス２ｂが非透過の状態（遮蔽された状態）で、第２の機器Ｂのルートコンプレックス２ｂからも、第１の機器Ａのルートコンプレックス２ａが非透過の状態となる。したがって、システム内に２つのルートコンプレックス２ａ，２ｂが存在していたとしてもＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠した情報通信が可能であり、第１の機器Ａと第２の機器Ｂとの間のホスト間通信を実現することができる。   In the communication system configured as described above, since the root complex 2b of the second device B is connected to the NT port 13 of the PCI Express switch 10 provided in the first device A, the first device A From the root complex 2a of the first device A, the root complex 2b of the second device B is in a non-transparent state (shielded state), and the root complex 2b of the first device A is also from the root complex 2b of the second device B. Becomes non-transparent. Therefore, even if there are two root complexes 2a and 2b in the system, information communication based on the PCI Express standard is possible, and between the first device A and the second device B Communication can be realized.

しかしながら、図１に示した従来の通信システムでは、第２の機器Ｂのルートコンプレックス２ｂから第１の機器ＡのＮＴポート１３が透過の状態となる。よって、第２の機器Ｂは第１の機器ＡのＮＴポート１３をデバイスとして認識していることになる。このため、例えば、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０のＮＴポート１３と第２の機器Ｂのルートコンプレックス２ｂとを通信ケーブルを用いて接続した場合に、この通信ケーブルが抜けると、第２の機器Ｂは第１の機器ＡのＮＴポート１３をデバイスとして認識できなくなるため、エラーとなりハングアップするという問題がある。   However, in the conventional communication system shown in FIG. 1, the NT port 13 of the first device A is in a transparent state from the route complex 2b of the second device B. Therefore, the second device B recognizes the NT port 13 of the first device A as a device. Therefore, for example, when the NT port 13 of the PCI Express switch 10 and the route complex 2b of the second device B are connected using a communication cable, if the communication cable is disconnected, the second device B is Since the NT port 13 of the device A cannot be recognized as a device, an error occurs and the device hangs up.

また、システムを立ち上げる際には、第１の機器Ａを先に立ち上げて安定した後に第２の機器Ｂを立ち上げないと正常にリンクしないため、機器の立ち上げ順に制約が加わるという問題もある。   In addition, when starting up the system, the first device A is started up first and stabilized, and then the second device B is not started up. There is also.

さらに、図１に示した従来の通信システムでは、第１の機器Ａと第２の機器Ｂとの間で通信を行う際に、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０において、第１の機器Ａが使用するアドレスと第２の機器Ｂが使用するアドレスとの間のアドレス変換を行う必要があるが、このアドレス変換が煩雑になるといった問題がある。   Further, in the conventional communication system shown in FIG. 1, when communication is performed between the first device A and the second device B, the PCI Express switch 10 uses the address used by the first device A. Although it is necessary to perform address conversion between addresses used by the second device B, there is a problem that this address conversion becomes complicated.

図２は、図１に示した従来の通信システムにおけるアドレスマップの概念図である。第１の機器Ａは、第１の機器Ａのアドレス空間の利用可能領域に設定されたアドレス変換領域内のアドレスを使用する。一方、第２の機器Ｂは、第２の機器Ｂのアドレス空間の利用可能領域に設定されたアドレス変換領域内のアドレスを使用する。ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０は、第１の機器Ａと第２の機器Ｂとの間で通信を行う際に、これら第１の機器Ａが使用するアドレスと第２の機器Ｂが使用するアドレスとの間のアドレス変換を行うため、第１の機器Ａのアドレス変換領域だけでなく、第２の機器Ｂのアドレス変換領域も知る必要がある。   FIG. 2 is a conceptual diagram of an address map in the conventional communication system shown in FIG. The first device A uses the address in the address conversion area set in the usable area of the address space of the first device A. On the other hand, the second device B uses the address in the address conversion area set in the available area of the address space of the second device B. When the PCI Express switch 10 performs communication between the first device A and the second device B, the PCI Express switch 10 is between the address used by the first device A and the address used by the second device B. Therefore, it is necessary to know not only the address conversion area of the first device A but also the address conversion area of the second device B.

しかしながら、第１の機器Ａからは第２の機器Ｂのアドレス空間が遮蔽されているため、第１の機器Ａに設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０が、第２の機器Ｂのアドレス変換領域を知ることは容易ではない。また、各機器のアドレス空間における利用不可領域は各機器が使用しているメモリやＩ／Ｏによって変化するため、アドレス変換領域もそれに対応させて変えていく必要があり、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０が第２の機器Ｂのアドレス変換領域を常に把握しておくことは非常に困難である。その結果、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０によるアドレス変換は極めて煩雑なものとなる。   However, since the address space of the second device B is shielded from the first device A, the PCI Express switch 10 provided in the first device A knows the address conversion area of the second device B. It is not easy. Further, since the unusable area in the address space of each device changes depending on the memory and I / O used by each device, it is necessary to change the address conversion area accordingly. The PCI Express switch 10 It is very difficult to always grasp the address translation area of the second device B. As a result, the address conversion by the PCI Express switch 10 becomes extremely complicated.

以上のように、図１に示した従来の通信システムでは、第１の機器Ａと第２の機器Ｂとの間のホスト間通信を実現することができるものの、通信ケーブルが抜けるとシステムがハングアップするといった問題や、機器の立ち上げ順に制約が加わると行った問題、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ１０でのアドレス変換が煩雑になるといった問題があり、システムとしての使い勝手が悪い。   As described above, the conventional communication system shown in FIG. 1 can realize inter-host communication between the first device A and the second device B, but the system hangs when the communication cable is disconnected. The system is not easy to use because there are problems such as a problem that the system is up, a problem that occurs when restrictions are imposed on the startup order of the devices, and a problem that address conversion by the PCI Express switch 10 becomes complicated.

図３は、本発明を適用した通信システムの概念図である。この図３に示す通信システムは、図１に示した従来の通信システムと同様に、第１の機器Ｃと第２の機器Ｄとを通信可能に接続した通信システムである。第１の機器Ｃは、制御主体となるＣＰＵ１ｃを備えたホストであり、第２の機器Ｄは、制御主体となるＣＰＵ１ｄを備えたホストである。   FIG. 3 is a conceptual diagram of a communication system to which the present invention is applied. The communication system shown in FIG. 3 is a communication system in which a first device C and a second device D are communicably connected as in the conventional communication system shown in FIG. The first device C is a host provided with a CPU 1c as a control subject, and the second device D is a host provided with a CPU 1d as a control subject.

第１の機器Ｃには、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０が設けられている。第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０の上流ポート２１は、ルートコンプレックス２ｃと接続されている。また、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０の下流ポート２２には、エンドポイント３ｃが接続されている。第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０は、上流ポート２１に接続されたルートコンプレックス２ｃと、下流ポート２２に接続されたエンドポイント３ｃとの間の通信を中継する。   The first device C is provided with a first PCI Express switch 20. The upstream port 21 of the first PCI Express switch 20 is connected to the root complex 2c. The end point 3 c is connected to the downstream port 22 of the first PCI Express switch 20. The first PCI Express switch 20 relays communication between the route complex 2 c connected to the upstream port 21 and the endpoint 3 c connected to the downstream port 22.

第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０は、下流側のポートとして、通常の下流ポート２２のほかに、ＮＴポート２３を有している。このＮＴポート２３は、第２の機器Ｄに設けられた後述する第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３に接続されている。第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０は、第１の機器Ｃが第２の機器Ｄとの間で通信を行う際に、第１の機器Ｃが使用するアドレスとＮＴポート２３が使用するアドレスとの間のアドレス変換を行って、ＮＴポート２３を用いた通信を中継する。   The first PCI Express switch 20 has an NT port 23 in addition to the normal downstream port 22 as a downstream port. The NT port 23 is connected to an NT port 33 of a second PCI Express switch 30 (described later) provided in the second device D. When the first device C communicates with the second device D, the first PCI Express switch 20 is between the address used by the first device C and the address used by the NT port 23. The communication using the NT port 23 is relayed.

第２の機器Ｄには、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０が設けられている。第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０の上流ポート３１は、ルートコンプレックス２ｄと接続されている。また、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０の下流ポート３２には、エンドポイント３ｄが接続されている。第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０は、上流ポート３１に接続されたルートコンプレックス２ｄと、下流ポート２３に接続されたエンドポイント３ｄとの間の通信を中継する。   The second device D is provided with a second PCI Express switch 30. The upstream port 31 of the second PCI Express switch 30 is connected to the root complex 2d. An end point 3 d is connected to the downstream port 32 of the second PCI Express switch 30. The second PCI Express switch 30 relays communication between the route complex 2 d connected to the upstream port 31 and the end point 3 d connected to the downstream port 23.

第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０は、下流側のポートとして、通常の下流ポート３２のほかに、ＮＴポート３３を有している。このＮＴポート３３は、第１の機器Ｃに設けられた第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３に接続されている。第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０は、第２の機器Ｄが第１の機器Ｃとの間で通信を行う際に、第２の機器Ｄが使用するアドレスとＮＴポート３３が使用するアドレスとの間のアドレス変換を行って、ＮＴポート３３を用いた通信を中継する。   The second PCI Express switch 30 has an NT port 33 in addition to the normal downstream port 32 as a downstream port. The NT port 33 is connected to the NT port 23 of the first PCI Express switch 20 provided in the first device C. When the second device D communicates with the first device C, the second PCI Express switch 30 is between the address used by the second device D and the address used by the NT port 33. The communication using the NT port 33 is relayed.

以上のような構成の通信システムでは、第１の機器Ｃに設けられた第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３と、第２の機器Ｄに設けられた第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３とが接続されているので、第１の機器Ｃからは第２の機器Ｄが非透過の状態となり、第２の機器Ｄからは第１の機器Ｃが非透過の状態となる。また、第１の機器Ｃは第２の機器ＤのＮＴポート３３をデバイスとして認識しておらず、第２の機器Ｄも第１の機器ＣのＮＴポート２３をデバイスとして認識していない。このため、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３と第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３とを通信ケーブルを用いて接続した場合、この通信ケーブルが抜けたとしてもエラーとはならず、システムがハングアップすることはない。   In the communication system configured as described above, the NT port 23 of the first PCI Express switch 20 provided in the first device C and the NT of the second PCI Express switch 30 provided in the second device D are used. Since the port 33 is connected, the second device D is in a non-transparent state from the first device C, and the first device C is in a non-transparent state from the second device D. The first device C does not recognize the NT port 33 of the second device D as a device, and the second device D also does not recognize the NT port 23 of the first device C as a device. Therefore, when the NT port 23 of the first PCI Express switch 20 and the NT port 33 of the second PCI Express switch 30 are connected using a communication cable, no error will occur even if the communication cable is disconnected. The system never hangs.

また、システムを立ち上げる際には、第１の機器Ｃを先に立ち上げても第２の機器Ｄを先に立ち上げても正常にリンクするため、機器の立ち上げ順に制約が加わることもない。   In addition, when starting up the system, the first device C is started up first and the second device D is started up first, so that the link is made normally. Absent.

さらに、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３と第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３とを接続する構成により、第１の機器Ｃと第２の機器Ｄとの間で通信を行う際のアドレス変換が、図１に示した従来の通信システムと比較して極めて容易になる。   Further, communication is performed between the first device C and the second device D by connecting the NT port 23 of the first PCI Express switch 20 and the NT port 33 of the second PCI Express switch 30. The address conversion at that time is extremely easy as compared with the conventional communication system shown in FIG.

図４は、図３に示した通信システムにおけるアドレスマップの概念図である。本例の場合、ＮＴポート２３およびＮＴポート３３のＮＴポート同士の接続となるため、ＮＴ空間という独立した一つのアドレス空間を設けることができる。そして、このＮＴ空間におけるアドレス変換領域を、固定の領域として予め定めておくことが可能である。   FIG. 4 is a conceptual diagram of an address map in the communication system shown in FIG. In this example, the NT port 23 and the NT port 33 are connected to each other, so that an independent address space called an NT space can be provided. The address conversion area in the NT space can be determined in advance as a fixed area.

第１の機器Ｃと第２の機器Ｄとの間で通信を行う場合、第１の機器Ｃは、第１の機器Ｃのアドレス空間におけるアドレス変換領域内のアドレスを使用し、第２の機器Ｄは、第２の機器Ｄのアドレス空間におけるアドレス変換領域内のアドレスを使用する。第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３は、第１の機器Ｃが使用するアドレスとＮＴ空間におけるアドレス変換領域内のアドレスとの間のアドレス変換を行う。また、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３は、第２の機器Ｄが使用するアドレスとＮＴ空間におけるアドレス変換領域内のアドレスとの間のアドレス変換を行う。   When communication is performed between the first device C and the second device D, the first device C uses the address in the address translation area in the address space of the first device C, and the second device D uses an address in the address translation area in the address space of the second device D. The NT port 23 of the first PCI Express switch 20 performs address conversion between the address used by the first device C and the address in the address conversion area in the NT space. The NT port 33 of the second PCI Express switch 30 performs address conversion between the address used by the second device D and the address in the address conversion area in the NT space.

ここで、ＮＴ空間におけるアドレス変換領域は予め固定の領域として定められ、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０および第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０は、このアドレス変換領域内のアドレスを共有する。このため、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０は、第１の機器Ｃのアドレス変換領域だけ把握していればよく、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０は、第２の機器Ｄのアドレス変換領域だけ把握していればよい。つまり、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０は、第２の機器Ｄのアドレス変換領域を把握することなくアドレス変換を適切に行うことができ、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０は、第１の機器Ｃのアドレス変換領域を把握することなくアドレス変換を適切に行うことができるので、第１の機器Ｃと第２の機器Ｄとの間で通信を行う際のアドレス変換が容易となる。   Here, the address translation area in the NT space is determined as a fixed area in advance, and the first PCI Express switch 20 and the second PCI Express switch 30 share the address in the address translation area. For this reason, the first PCI Express switch 20 only needs to know the address translation area of the first device C, and the second PCI Express switch 30 knows only the address translation area of the second device D. It only has to be. That is, the first PCI Express switch 20 can appropriately perform address conversion without grasping the address conversion area of the second device D, and the second PCI Express switch 30 can perform the conversion of the first device C. Since the address conversion can be appropriately performed without grasping the address conversion area, the address conversion when performing communication between the first device C and the second device D is facilitated.

以上のように、本発明を適用した通信システムでは、通信ケーブルが抜けるとシステムがハングアップするといった問題や、機器の立ち上げ順に制約が加わるといった問題が解消され、また、通信時のアドレス変換も容易となる。このように、本発明を適用した通信システムによれば、使い勝手の悪化を招くことなく適切なホスト間通信を実現することができる。   As described above, in the communication system to which the present invention is applied, the problem that the system hangs up when the communication cable is disconnected and the problem that restrictions are imposed in the order in which the devices are started up are solved. It becomes easy. Thus, according to the communication system to which the present invention is applied, appropriate host-to-host communication can be realized without incurring usability.

図５は、図３に示した通信システムにおいて、第１の機器Ｃから第２の機器Ｄにデータを送信する際の動作を説明するタイミングチャートである。   FIG. 5 is a timing chart for explaining the operation when data is transmitted from the first device C to the second device D in the communication system shown in FIG.

第１の機器Ｃから第２の機器Ｄにデータを送信する場合、まず、送信するデータが、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０に入力される（ステップＳ１０１）。第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０は、データが入力されると、このデータの送信において第１の機器Ｃが使用するアドレスを、ＮＴポート２３が使用するＮＴ空間におけるアドレスに変換して、ＮＴポート２３からデータを送信する（ステップＳ１０２）。   When data is transmitted from the first device C to the second device D, first, the data to be transmitted is input to the first PCI Express switch 20 (step S101). When data is input, the first PCI Express switch 20 converts the address used by the first device C in the transmission of this data into an address in the NT space used by the NT port 23, and the NT port 23 The data is transmitted from (step S102).

第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３から送信されたデータは、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３に入力される（ステップＳ１０３）。第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０は、ＮＴポート３３からデータが入力されると、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０によって変換（設定）されたＮＴ空間におけるアドレスを、第２の機器Ｄが使用するアドレスに変換する（ステップＳ１０４）。これにより、第２の機器Ｄは、第１の機器Ｃから送信されたデータを受信することができる。   The data transmitted from the NT port 23 of the first PCI Express switch 20 is input to the NT port 33 of the second PCI Express switch 30 (step S103). When data is input from the NT port 33, the second PCI Express switch 30 uses the address in the NT space converted (set) by the first PCI Express switch 20 as the address used by the second device D. Conversion is performed (step S104). Thereby, the second device D can receive the data transmitted from the first device C.

なお、第２の機器Ｄから第１の機器Ｃにデータを送信する場合は、上記の例とは逆に、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０が、データの送信において第２の機器Ｄが使用するアドレスを、ＮＴポート３３が使用するＮＴ空間におけるアドレスに変換し、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０が、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０によって変換（設定）されたＮＴ空間におけるアドレスを、第１の機器Ｃが使用するアドレスに変換する。   Note that when data is transmitted from the second device D to the first device C, the second PCI Express switch 30 uses the second device D to transmit data, contrary to the above example. The address is converted to an address in the NT space used by the NT port 33, and the first PCI Express switch 20 converts the address in the NT space converted (set) by the second PCI Express switch 30 to the first device. Convert to address used by C.

ところで、通信システムにおける不要輻射（ＥＭＩ）の低減を図るためには、第１の機器Ｃにおける基準クロックおよび第２の機器Ｄにおける基準クロックとして、スペクトラム拡散クロック（ＳＳＣ）を用いることが有効である。しかしながら、ＳＳＣで動作する第１の機器ＣとＳＳＣで動作する第２の機器Ｄとの間では、通信の同期が取れないため、ホスト間通信が行えなくなってしまう。   By the way, in order to reduce unnecessary radiation (EMI) in the communication system, it is effective to use a spread spectrum clock (SSC) as a reference clock in the first device C and a reference clock in the second device D. . However, since communication cannot be synchronized between the first device C operating in the SSC and the second device D operating in the SSC, communication between hosts cannot be performed.

そこで、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０および第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０としては、クロックアイソレーション機能を持つスイッチを用いることが望ましい。クロックアイソレーション機能とは、スイッチを境界としてクロックドメインを分割する機能である。   Therefore, it is desirable to use a switch having a clock isolation function as the first PCI Express switch 20 and the second PCI Express switch 30. The clock isolation function is a function of dividing a clock domain with a switch as a boundary.

第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のクロックアイソレーション機能により、第１の機器Ｃのクロックドメインを、ＮＴポート２３側とそれ以外の部分とに分割することができる。また、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のクロックアイソレーション機能により、第２の機器Ｄのクロックドメインを、ＮＴポート３３側とそれ以外の部分とに分割することができる。これにより、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３と第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３との間のクロックを、第１の機器Ｃおよび第２の機器Ｄのクロックから独立させることができ、これらＮＴポート２３，３３間のクロックとして非スペクトラム拡散クロック（非ＳＳＣ）を用いることで、第１の機器Ｃおよび第２の機器ＤをＳＳＣで動作させてＥＭＩの低減を図りながら、第１の機器Ｃと第２の機器Ｄとの間の通信を適切に行うことができる。   With the clock isolation function of the first PCI Express switch 20, the clock domain of the first device C can be divided into the NT port 23 side and other parts. Further, the clock domain of the second device D can be divided into the NT port 33 side and other parts by the clock isolation function of the second PCI Express switch 30. Thus, the clock between the NT port 23 of the first PCI Express switch 20 and the NT port 33 of the second PCI Express switch 30 is made independent of the clocks of the first device C and the second device D. By using a non-spread spectrum clock (non-SSC) as a clock between the NT ports 23 and 33, the first device C and the second device D are operated by the SSC to reduce EMI. Communication between the first device C and the second device D can be performed appropriately.

なお、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３側と、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３側には、第１の機器Ｃや第２の機器Ｄのクロック源とは異なる別のクロック源から非ＳＳＣを供給し、第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０のＮＴポート２３側の非ＳＳＣと、第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０のＮＴポート３３側の非ＳＳＣとを同期させればよい。   In addition, the NT port 23 side of the first PCI Express switch 20 and the NT port 33 side of the second PCI Express switch 30 are different from the clock sources of the first device C and the second device D. A non-SSC is supplied from a clock source, and the non-SSC on the NT port 23 side of the first PCI Express switch 20 and the non-SSC on the NT port 33 side of the second PCI Express switch 30 may be synchronized.

（実施例）
次に、本発明の具体的な実施例として、サーバおよびプリンタを備えるプリントシステムに本発明を適用した例について詳細に説明する。 (Example)
Next, as a specific embodiment of the present invention, an example in which the present invention is applied to a printing system including a server and a printer will be described in detail.

図６は、本実施例のプリントシステム１００の概略構成図である。このプリントシステム１００は、サーバ２００と、通信ケーブル３００によってサーバ２００と接続されたプリンタ４００とを備える。サーバ２００は、いわゆるプリントサーバであり、ネットワーク７００を介して複数の端末（例えば、ＰＣ）６００と接続されている。   FIG. 6 is a schematic configuration diagram of the printing system 100 of the present embodiment. The print system 100 includes a server 200 and a printer 400 connected to the server 200 via a communication cable 300. The server 200 is a so-called print server, and is connected to a plurality of terminals (for example, PCs) 600 via a network 700.

サーバ２００およびプリンタ４００は、一例として図７に示すように、それぞれ、ＰＣＩ Ｅｘｐｒｅｓｓの規格にて規定されたツリー構造のトポロジに従って接続されたデバイス群を有する。ＰＣＩ Ｅｘｐｒｅｓｓの規格にて規定されたツリー構造のトポロジとは、図３に示したように、ルートコンプレックスを頂点としたツリー型の構成であり、ルートコンプレックスとエンドポイントとが接続されるトポロジである。   As shown in FIG. 7 as an example, the server 200 and the printer 400 each have a group of devices connected in accordance with a tree structure topology defined by the PCI Express standard. As shown in FIG. 3, the tree structure topology defined in the PCI Express standard is a tree-type configuration with the root complex as the apex, and is a topology in which the root complex and the endpoint are connected. .

本実施例のプリントシステム１００において、サーバ２００およびプリンタ４００はそれぞれホストとして機能し、サーバ２００が図３に示した第１の機器Ｃに相当し、プリンタ４００が図３に示した第２の機器Ｄに相当する。   In the printing system 100 of the present embodiment, the server 200 and the printer 400 each function as a host, the server 200 corresponds to the first device C shown in FIG. 3, and the printer 400 is the second device shown in FIG. Corresponds to D.

サーバ２００は、図８に示すように、そのマザーボード２１０にＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠したソケット（ＰＣＩ Ｅｘｐｒｅｓｓソケット）２２０が搭載されている。そして、このＰＣＩ Ｅｘｐｒｅｓｓソケット２２０には、カードアダプタ５００が装着されている。   As shown in FIG. 8, the server 200 has a socket (PCI Express socket) 220 compliant with the PCI Express standard mounted on its motherboard 210. A card adapter 500 is attached to the PCI Express socket 220.

プリンタ４００は、図８に示すように、そのマザーボード４１０にＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠したソケット（ＰＣＩ Ｅｘｐｒｅｓｓソケット）４２０が搭載されている。そして、このＰＣＩ Ｅｘｐｒｅｓｓソケット４２０には、カードアダプタ５００が装着されている。   As shown in FIG. 8, the printer 400 has a socket (PCI Express socket) 420 compliant with the PCI Express standard mounted on a motherboard 410. A card adapter 500 is attached to the PCI Express socket 420.

サーバ２００側のカードアダプタ５００とプリンタ４００側のカードアダプタ５００とは、通信ケーブル３００によって相互に接続されている。これにより、サーバ２００とプリンタ４００とが通信ケーブル３００を介して通信可能に接続され、サーバ２００とプリンタ４００との間で高速の情報通信が行われる。   The card adapter 500 on the server 200 side and the card adapter 500 on the printer 400 side are connected to each other by a communication cable 300. As a result, the server 200 and the printer 400 are communicably connected via the communication cable 300, and high-speed information communication is performed between the server 200 and the printer 400.

本実施例では、画像情報（ブラックの画像情報、シアンの画像情報、マゼンタの画像情報、およびイエローの画像情報）が、ラスターイメージデータの形で、サーバ２００からプリンタ４００に伝送される。そして、プリンタ４００は、受信した画像情報に応じてカラーの画像を形成する。   In this embodiment, image information (black image information, cyan image information, magenta image information, and yellow image information) is transmitted from the server 200 to the printer 400 in the form of raster image data. The printer 400 forms a color image according to the received image information.

なお、通信ケーブル３００としては、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠した銅線ケーブルや光アクティブケーブル、その他の高速差動信号を伝送可能なケーブルなど、様々な通信ケーブルを用いることができる。   As the communication cable 300, various communication cables such as a copper wire cable compliant with the PCI Express standard, an optical active cable, and other cables capable of transmitting high-speed differential signals can be used.

サーバ２００は、一例として図９に示されるように、端末６００からの要求に応じて、該端末６００からの画像情報をプリンタ４００に向けて出力するコントローラ２５０を備えている。   As shown in FIG. 9 as an example, the server 200 includes a controller 250 that outputs image information from the terminal 600 to the printer 400 in response to a request from the terminal 600.

このコントローラ２５０は、２つの通信制御回路（２１１、２１６）、画像処理回路２１２、メモリ２１４、およびメモリ制御回路２１５などを有している。   The controller 250 includes two communication control circuits (211 and 216), an image processing circuit 212, a memory 214, and a memory control circuit 215.

通信制御回路２１１は、ネットワーク７００を介した複数の端末６００との通信を制御する。   The communication control circuit 211 controls communication with a plurality of terminals 600 via the network 700.

画像処理回路２１２は、通信制御回路２１１で受信した端末６００からの画像情報を、ラスターイメージデータに変換し、メモリ２１４に一時的に格納する。   The image processing circuit 212 converts the image information from the terminal 600 received by the communication control circuit 211 into raster image data and temporarily stores it in the memory 214.

メモリ制御回路２１５は、メモリ２１４に蓄積されたデータを監視し、データが揃うとメモリ２１４からラスターイメージデータを読み出して通信制御回路２１６に出力する。   The memory control circuit 215 monitors the data stored in the memory 214, and when the data is ready, reads the raster image data from the memory 214 and outputs it to the communication control circuit 216.

通信制御回路２１６は、通信ケーブル３００を介したプリンタ４００との間の通信を制御し、メモリ制御回路２１５によりメモリ２１４から読み出されたラスターイメージデータをプリンタ４００に送信する。   The communication control circuit 216 controls communication with the printer 400 via the communication cable 300, and transmits raster image data read from the memory 214 by the memory control circuit 215 to the printer 400.

プリンタ４００は、一例として図１０に示されるように、サーバ２００からのラスターイメージデータをプロッタに出力するコントローラ４５０を備えている。   As shown in FIG. 10 as an example, the printer 400 includes a controller 450 that outputs raster image data from the server 200 to a plotter.

このコントローラ４５０は、通信制御回路４１１、メモリ４１２、メモリ制御回路４１３、および印刷制御回路４１５などを有している。   The controller 450 includes a communication control circuit 411, a memory 412, a memory control circuit 413, a print control circuit 415, and the like.

通信制御回路４１１は、通信ケーブル３００を介したサーバ２００との間の通信を制御し、通信ケーブル３００を介して受信したラスターイメージデータをメモリ４１２に一時的に格納する。   The communication control circuit 411 controls communication with the server 200 via the communication cable 300, and temporarily stores raster image data received via the communication cable 300 in the memory 412.

メモリ制御回路４１３は、メモリ４１２に蓄積されたデータを監視し、データが揃うとメモリ４１２からラスターイメージデータを読み出して印刷制御回路４１５に出力する。   The memory control circuit 413 monitors the data stored in the memory 412, reads the raster image data from the memory 412 and outputs it to the print control circuit 415 when the data is ready.

印刷制御回路４１５は、メモリ制御回路４１３によりメモリ４１２から読み出されたラスターイメージデータをプロッタに出力する。   The print control circuit 415 outputs the raster image data read from the memory 412 by the memory control circuit 413 to the plotter.

次に、カードアダプタ５００の詳細について説明する。図１１は、カードアダプタ５００の一例を示す平面図である。   Next, details of the card adapter 500 will be described. FIG. 11 is a plan view showing an example of the card adapter 500.

このカードアダプタ５００は、ボード５１０上に、２つのケーブルコネクタ５１２Ａ，５１２Ｂと、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とが実装されている。２つのケーブルコネクタ５１２Ａ，５１２Ｂは、それぞれ通信ケーブル３００が接続されるコネクタである。なお、以下では、２つのケーブルコネクタ５１２Ａ，５１２Ｂを区別する必要がないときは、これらを総称してケーブルコネクタ５１２という。   In the card adapter 500, two cable connectors 512A and 512B and a PCI Express switch 517 are mounted on a board 510. The two cable connectors 512A and 512B are connectors to which the communication cable 300 is connected, respectively. In the following, when it is not necessary to distinguish between the two cable connectors 512A and 512B, they are collectively referred to as a cable connector 512.

また、ボード５１０の一端部近傍には、両面にカードエッジコネクタ５１５が形成されている。カードエッジコネクタ５１５は、カードアダプタ５００をサーバ２００側のＰＣＩ Ｅｘｐｒｅｓｓソケット２２０またはプリンタ４００側のＰＣＩ Ｅｘｐｒｅｓｓソケット４２０に装着した際に、これらＰＣＩ Ｅｘｐｒｅｓｓソケット２２０，４２０の端子に接続される端子を備えたコネクタである。ここでは、便宜上、ボード５１０のケーブルコネクタ５１２が実装されている面をＡ面とし、それと反対側の面をＢ面という。なお、図１１における符号Ｌ１１で示すボード５１０の長さは例えば１０５ｍｍ、符号Ｌ１２で示すボード５１０の長さは例えば１３０ｍｍである。   In addition, card edge connectors 515 are formed on both sides near one end of the board 510. The card edge connector 515 is a connector having terminals that are connected to the terminals of the PCI Express sockets 220 and 420 when the card adapter 500 is attached to the PCI Express socket 220 on the server 200 side or the PCI Express socket 420 on the printer 400 side. It is. Here, for the sake of convenience, the surface on which the cable connector 512 of the board 510 is mounted is referred to as the A surface, and the surface on the opposite side is referred to as the B surface. In addition, the length of the board 510 shown by the code | symbol L11 in FIG. 11 is 105 mm, for example, and the length of the board 510 shown by the code | symbol L12 is 130 mm, for example.

また、図１１には、ボード５１０上におけるシリアル信号線が最優先で配線されている領域がハッチングで示されている。このシリアル信号線とは、ＰＣＩ Ｅｘｐｒｅｓｓの伝送路であり、具体的には、カードエッジコネクタ５１５とＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７との間、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とケーブルコネクタ５１２Ａとの間、およびＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とケーブルコネクタ５１２Ｂとの間の配線である。なお、該配線領域に対応するＢ面側の領域も配線領域である。   In FIG. 11, the area where the serial signal lines on the board 510 are wired with the highest priority is indicated by hatching. The serial signal line is a PCI Express transmission line. Specifically, the serial signal line is between the card edge connector 515 and the PCI Express switch 517, between the PCI Express switch 517 and the cable connector 512A, and the PCI Express switch 517. And the cable connector 512B. Note that a region on the B surface side corresponding to the wiring region is also a wiring region.

ここでは、カードエッジコネクタ５１５は、８レーンに対応している。そして、各ケーブルコネクタ５１２Ａ，５１２Ｂは、それぞれ４レーンに対応している。   Here, the card edge connector 515 corresponds to 8 lanes. Each cable connector 512A, 512B corresponds to 4 lanes.

図１２は、カードエッジコネクタ５１５における複数の端子のレイアウトの一例を示す図である。この図１２に示す例において、第１のレーンのシリアル信号用端子は、ＰＥＴ０Ｐ、ＰＥＴ０Ｎ、ＰＥＲ０Ｐ、ＰＥＲ０Ｎの４つである。ＰＥＴ０ＰとＰＥＴ０Ｎは送信用、ＰＥＲ０ＰとＰＥＲ０Ｎは受信用である。   FIG. 12 is a diagram illustrating an example of a layout of a plurality of terminals in the card edge connector 515. In the example shown in FIG. 12, there are four serial signal terminals in the first lane: PET0P, PET0N, PER0P, and PER0N. PET0P and PET0N are for transmission, and PER0P and PER0N are for reception.

また、第２のレーンのシリアル信号用端子は、ＰＥＴ１Ｐ、ＰＥＴ１Ｎ、ＰＥＲ１Ｐ、ＰＥＲ１Ｎの４つである。ＰＥＴ１ＰとＰＥＴ１Ｎは送信用、ＰＥＲ１ＰとＰＥＲ１Ｎは受信用である。   Further, there are four serial signal terminals in the second lane: PET1P, PET1N, PER1P, and PER1N. PET1P and PET1N are for transmission, and PER1P and PER1N are for reception.

また、第３のレーンのシリアル信号用端子は、ＰＥＴ２Ｐ、ＰＥＴ２Ｎ、ＰＥＲ２Ｐ、ＰＥＲ２Ｎの４つである。ＰＥＴ２ＰとＰＥＴ２Ｎは送信用、ＰＥＲ２ＰとＰＥＲ２Ｎは受信用である。   Further, there are four serial signal terminals in the third lane: PET2P, PET2N, PER2P, and PER2N. PET2P and PET2N are for transmission, and PER2P and PER2N are for reception.

また、第４のレーンのシリアル信号用端子は、ＰＥＴ３Ｐ、ＰＥＴ３Ｎ、ＰＥＲ３Ｐ、ＰＥＲ３Ｎの４つである。ＰＥＴ３ＰとＰＥＴ３Ｎは送信用、ＰＥＲ３ＰとＰＥＲ３Ｎは受信用である。   The fourth lane has four serial signal terminals, PET3P, PET3N, PER3P, and PER3N. PET3P and PET3N are for transmission, and PER3P and PER3N are for reception.

また、第５のレーンのシリアル信号用端子は、ＰＥＴ４Ｐ、ＰＥＴ４Ｎ、ＰＥＲ４Ｐ、ＰＥＲ４Ｎの４つである。ＰＥＴ４ＰとＰＥＴ４Ｎは送信用、ＰＥＲ４ＰとＰＥＲ４Ｎは受信用である。   The fifth lane has four serial signal terminals, PET4P, PET4N, PER4P, and PER4N. PET4P and PET4N are for transmission, and PER4P and PER4N are for reception.

また、第６のレーンのシリアル信号用端子は、ＰＥＴ５Ｐ、ＰＥＴ５Ｎ、ＰＥＲ５Ｐ、ＰＥＲ５Ｎの４つである。ＰＥＴ５ＰとＰＥＴ５Ｎは送信用、ＰＥＲ５ＰとＰＥＲ５Ｎは受信用である。   The sixth lane has four serial signal terminals, PET5P, PET5N, PER5P, and PER5N. PET5P and PET5N are for transmission, and PER5P and PER5N are for reception.

また、第７のレーンのシリアル信号用端子は、ＰＥＴ６Ｐ、ＰＥＴ６Ｎ、ＰＥＲ６Ｐ、ＰＥＲ６Ｎの４つである。ＰＥＴ６ＰとＰＥＴ６Ｎは送信用、ＰＥＲ６ＰとＰＥＲ６Ｎは受信用である。   The seventh lane has four serial signal terminals, PET6P, PET6N, PER6P, and PER6N. PET6P and PET6N are for transmission, and PER6P and PER6N are for reception.

また、第８のレーンのシリアル信号用端子は、ＰＥＴ７Ｐ、ＰＥＴ７Ｎ、ＰＥＲ７Ｐ、ＰＥＲ７Ｎの４つである。ＰＥＴ７ＰとＰＥＴ７Ｎは送信用、ＰＥＲ７ＰとＰＥＲ７Ｎは受信用である。   The eighth lane has four serial signal terminals, PET7P, PET7N, PER7P, and PER7N. PET7P and PET7N are for transmission, and PER7P and PER7N are for reception.

図１３は、ケーブルコネクタ５１２における複数の端子のレイアウトの一例を示す図である。この図１３に示す例において、第１のレーンのシリアル信号用端子は、ＴＸ１ｐ、ＴＸ１ｎ、ＲＸ１ｐ、ＲＸ１ｎの４つである。ＴＸ１ｐとＴＸ１ｎは送信用、ＲＸ１ｐとＲＸ１ｎは受信用である。   FIG. 13 is a diagram illustrating an example of a layout of a plurality of terminals in the cable connector 512. In the example shown in FIG. 13, there are four serial signal terminals of the first lane, TX1p, TX1n, RX1p, and RX1n. TX1p and TX1n are for transmission, and RX1p and RX1n are for reception.

また、第２のレーンのシリアル信号用端子は、ＴＸ２ｐ、ＴＸ２ｎ、ＲＸ２ｐ、ＲＸ２ｎの４つである。ＴＸ２ｐとＴＸ２ｎは送信用、ＲＸ２ｐとＲＸ２ｎは受信用である。   Further, there are four serial signal terminals in the second lane: TX2p, TX2n, RX2p, RX2n. TX2p and TX2n are for transmission, and RX2p and RX2n are for reception.

また、第３のレーンのシリアル信号用端子は、ＴＸ３ｐ、ＴＸ３ｎ、ＲＸ３ｐ、ＲＸ３ｎの４つである。ＴＸ３ｐとＴＸ３ｎは送信用、ＲＸ３ｐとＲＸ３ｎは受信用である。   The third lane has four serial signal terminals, TX3p, TX3n, RX3p, and RX3n. TX3p and TX3n are for transmission, and RX3p and RX3n are for reception.

また、第４のレーンのシリアル信号用端子は、ＴＸ４ｐ、ＴＸ４ｎ、ＲＸ４ｐ、ＲＸ４ｎの４つである。ＴＸ４ｐとＴＸ４ｎは送信用、ＲＸ４ｐとＲＸ４ｎは受信用である。   The fourth lane has four serial signal terminals, TX4p, TX4n, RX4p, and RX4n. TX4p and TX4n are for transmission, and RX4p and RX4n are for reception.

図１４は、カードエッジコネクタ５１５におけるシリアル信号用端子とＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とケーブルコネクタ５１２におけるシリアル信号用端子とを電気的に接続する複数の配線パターンを説明する図である。この図１４では、カードエッジコネクタ５１５におけるシリアル信号用端子（合計３２個）とＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とを電気的に接続する複数の配線パターンからなる配線群を配線群Ａ、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とケーブルコネクタ５１２Ａにおけるシリアル信号用端子（合計１６個）とを電気的に接続する複数の配線パターンからなる配線群を配線群Ｂ、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とケーブルコネクタ５１２Ｂにおけるシリアル信号用端子（合計１６個）とを電気的に接続する複数の配線パターンからなる配線群を配線群Ｃとして示している。   FIG. 14 is a diagram illustrating a plurality of wiring patterns that electrically connect the serial signal terminals in the card edge connector 515, the PCI Express switch 517, and the serial signal terminals in the cable connector 512. In FIG. 14, a wiring group consisting of a plurality of wiring patterns for electrically connecting serial signal terminals (32 in total) in the card edge connector 515 and the PCI Express switch 517 is a wiring group A, a PCI Express switch 517 and a cable. A wiring group consisting of a plurality of wiring patterns for electrically connecting the serial signal terminals (total 16) in the connector 512A is defined as a wiring group B, and the serial signal terminals (total 16) in the PCI Express switch 517 and the cable connector 512B. A wiring group composed of a plurality of wiring patterns that are electrically connected to each other is shown as a wiring group C.

ここでは、配線群Ａ、配線群Ｂおよび配線群Ｃでのクロックは、いずれも５ＧＨｚである。   Here, the clocks in the wiring group A, the wiring group B, and the wiring group C are all 5 GHz.

また、配線群Ａでは、クロックはスペクトラム拡散クロック（ＳＳＣ）であり、配線群Ｂおよび配線群Ｃでは、クロックは非スペクトラム拡散クロック（非ＳＳＣ）である。スペクトラム拡散クロックとは、クロック信号の周波数スペクトラムのピーク値を下げて放射ノイズを軽減するためにクロック周波数がわずかに変動されているクロックである。また、非スペクトラム拡散クロックとは、クロック周波数に変動がない固定周波数のクロックである。   In the wiring group A, the clock is a spread spectrum clock (SSC), and in the wiring group B and the wiring group C, the clock is a non-spread spectrum clock (non-SSC). The spread spectrum clock is a clock whose clock frequency is slightly changed in order to reduce the radiation noise by lowering the peak value of the frequency spectrum of the clock signal. The non-spread spectrum clock is a fixed frequency clock that does not vary in clock frequency.

すなわち、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７は、カードエッジコネクタ５１５と２つのケーブルコネクタ５１２Ａ，５１２Ｂとの間を電気的に接続する複数の配線パターンの途中に設けられ、該複数の配線パターンのクロックドメインを、クロックがスペクトラム拡散クロックであるクロックドメイン（第１のクロックドメイン）と、クロックが非スペクトラム拡散クロックであるクロックドメイン（第２のクロックドメイン）とに分割している。このようなクロックドメインの分割は、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７が備えるクロックアイソレーション機能によって実現することができる。   In other words, the PCI Express switch 517 is provided in the middle of a plurality of wiring patterns that electrically connect the card edge connector 515 and the two cable connectors 512A and 512B. Is divided into a clock domain (first clock domain) that is a spread spectrum clock and a clock domain (second clock domain) that is a non-spread spectrum clock. Such division of the clock domain can be realized by a clock isolation function provided in the PCI Express switch 517.

配線群Ｂおよび配線群Ｃにおける各配線長は、クロック周波数の整数倍、クロック周波数の１／２倍、１／４倍のいずれとも異なるように設定されている。具体的には、クロック周波数が５ＧＨｚなので、各配線長は、１．５ｃｍ、３ｃｍ、６ｃｍ、１２ｃｍなどにならないように設定されている。なお、クロック周波数が２．５ＧＨｚの場合には、各配線長は、３ｃｍ、６ｃｍ、１２ｃｍ、及び２４ｃｍなどにならないように設定する。そこで、５ＧＨｚと２．５ＧＨｚの両方に対応させる場合には、例えば、各配線長は、１ｃｍなどが好ましい。   Each wiring length in the wiring group B and the wiring group C is set to be different from any of an integral multiple of the clock frequency, a half of the clock frequency, and a quarter of the clock frequency. Specifically, since the clock frequency is 5 GHz, each wiring length is set not to be 1.5 cm, 3 cm, 6 cm, 12 cm, or the like. When the clock frequency is 2.5 GHz, each wiring length is set so as not to be 3 cm, 6 cm, 12 cm, 24 cm, or the like. Therefore, in order to cope with both 5 GHz and 2.5 GHz, for example, each wiring length is preferably 1 cm.

ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７は、上流側のポートと下流側のＮＴポートを有し、上流側のポートが配線群Ａを介してカードエッジコネクタ５１５に接続され、下流側のＮＴポートが配線群Ｂを介してケーブルコネクタ５１２Ａ、配線群Ｃを介してケーブルコネクタ５１２Ｂにそれぞれ接続されている。なお、本実施例において、サーバ２００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７が、図３に示した第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２０に相当し、プリンタ４００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７が、図３に示した第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ３０に相当する。つまり、これらＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７は、ＮＴポート同士が通信ケーブル３００を介して接続され、ＮＴポートを利用したサーバ２００とプリンタ４００との間の通信を中継する機能を持つ。また、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７は、サーバ２００とプリンタ４００との間で通信が行われる際、上述したアドレス変換を行う機能を持つ。   The PCI Express switch 517 has an upstream port and a downstream NT port. The upstream port is connected to the card edge connector 515 via the wiring group A, and the downstream NT port is connected to the wiring group B. The cable connector 512A and the wiring group C are connected to the cable connector 512B. In this embodiment, the PCI Express switch 517 provided in the card adapter 500 on the server 200 side corresponds to the first PCI Express switch 20 shown in FIG. 3, and the PCI provided in the card adapter 500 on the printer 400 side. The Express switch 517 corresponds to the second PCI Express switch 30 shown in FIG. In other words, the PCI Express switch 517 has a function of relaying communication between the server 200 and the printer 400 using the NT port, in which the NT ports are connected to each other via the communication cable 300. The PCI Express switch 517 has a function of performing the address conversion described above when communication is performed between the server 200 and the printer 400.

すなわち、サーバ２００とプリンタ４００との間で通信を行う際、サーバ２００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７は、サーバ２００のアドレス空間におけるアドレス変換領域内のアドレスと、ＮＴ空間における固定のアドレス変換領域内のアドレスとの間のアドレス変換を行う。また、プリンタ４００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７は、プリンタ４００のアドレス空間におけるアドレス変換領域内のアドレスと、ＮＴ空間における固定のアドレス変換領域内のアドレスとの間のアドレス変換を行う。   That is, when communication is performed between the server 200 and the printer 400, the PCI Express switch 517 provided in the card adapter 500 on the server 200 side fixes the address in the address conversion area in the address space of the server 200 and the fixed in the NT space. Address translation between addresses in the address translation area. The PCI Express switch 517 provided in the card adapter 500 on the printer 400 side performs address conversion between an address in the address conversion area in the address space of the printer 400 and an address in a fixed address conversion area in the NT space. Do.

カードエッジコネクタ５１５における第１のレーンから第４のレーンまでのシリアル信号用端子（合計１６個）は、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポートを介して、ケーブルコネクタ５１２Ａにおけるシリアル信号用端子（合計１６個）と接続されている。   Serial signal terminals (total 16) from the first lane to the fourth lane in the card edge connector 515 are serial signal terminals (total 16) in the cable connector 512A via the NT port of the PCI Express switch 517. ).

具体的には、ＰＥＴ０ＰとＴＸ１ｐ、ＰＥＴ０ＮとＴＸ１ｎ、ＰＥＲ０ＰとＲＸ１ｐ、ＰＥＲ０ＮとＲＸ１ｎが接続されている。また、ＰＥＴ１ＰとＴＸ２ｐ、ＰＥＴ１ＮとＴＸ２ｎ、ＰＥＲ１ＰとＲＸ２ｐ、ＰＥＲ１ＮとＲＸ２ｎが接続されている。また、ＰＥＴ２ＰとＴＸ３ｐ、ＰＥＴ２ＮとＴＸ３ｎ、ＰＥＲ２ＰとＲＸ３ｐ、ＰＥＲ２ＮとＲＸ３ｎが接続されている。また、ＰＥＴ３ＰとＴＸ４ｐ、ＰＥＴ３ＮとＴＸ４ｎ、ＰＥＲ３ＰとＲＸ４ｐ、ＰＥＲ３ＮとＲＸ４ｎが接続されている。   Specifically, PET0P and TX1p, PET0N and TX1n, PER0P and RX1p, and PER0N and RX1n are connected. Further, PET1P and TX2p, PET1N and TX2n, PER1P and RX2p, and PER1N and RX2n are connected. Further, PET2P and TX3p, PET2N and TX3n, PER2P and RX3p, and PER2N and RX3n are connected. Further, PET3P and TX4p, PET3N and TX4n, PER3P and RX4p, and PER3N and RX4n are connected.

そして、カードエッジコネクタ５１５における第５のレーンから第８のレーンまでのシリアル信号用端子（合計１６個）は、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポートを介して、ケーブルコネクタ５１２Ｂにおけるシリアル信号用端子（合計１６個）と接続されている。   The serial signal terminals (total 16) from the fifth lane to the eighth lane in the card edge connector 515 are serial signal terminals (total) in the cable connector 512B via the NT port of the PCI Express switch 517. 16).

具体的には、ＰＥＴ４ＰとＴＸ１ｐ、ＰＥＴ４ＮとＴＸ１ｎ、ＰＥＲ４ＰとＲＸ１ｐ、ＰＥＲ４ＮとＲＸ１ｎが接続されている。また、ＰＥＴ５ＰとＴＸ２ｐ、ＰＥＴ５ＮとＴＸ２ｎ、ＰＥＲ５ＰとＲＸ２ｐ、ＰＥＲ５ＮとＲＸ２ｎが接続されている。また、ＰＥＴ６ＰとＴＸ３ｐ、ＰＥＴ６ＮとＴＸ３ｎ、ＰＥＲ６ＰとＲＸ３ｐ、ＰＥＲ６ＮとＲＸ３ｎが接続されている。また、ＰＥＴ７ＰとＴＸ４ｐ、ＰＥＴ７ＮとＴＸ４ｎ、ＰＥＲ７ＰとＲＸ４ｐ、ＰＥＲ７ＮとＲＸ４ｎが接続されている。   Specifically, PET4P and TX1p, PET4N and TX1n, PER4P and RX1p, and PER4N and RX1n are connected. Further, PET5P and TX2p, PET5N and TX2n, PER5P and RX2p, and PER5N and RX2n are connected. Moreover, PET6P and TX3p, PET6N and TX3n, PER6P and RX3p, and PER6N and RX3n are connected. Further, PET7P and TX4p, PET7N and TX4n, PER7P and RX4p, and PER7N and RX4n are connected.

そして、サーバ２００側のカードアダプタ５００に設けられたケーブルコネクタ５１２と、プリンタ４００側のカードアダプタ５００に設けられたケーブルコネクタ５１２とが、通信ケーブル３００を介して接続されている。つまり、本実施例のプリントシステム１００では、図１５に示すように、サーバ２００とプリンタ４００とが、互いのカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポート同士を接続することで、通信可能に接続されている。   A cable connector 512 provided on the card adapter 500 on the server 200 side and a cable connector 512 provided on the card adapter 500 on the printer 400 side are connected via the communication cable 300. That is, in the print system 100 of the present embodiment, as shown in FIG. 15, the server 200 and the printer 400 can communicate by connecting the NT ports of the PCI Express switch 517 provided in each other's card adapter 500. It is connected to the.

以上のように、本実施例のプリントシステム１００は、サーバ２００とプリンタ４００とが、互いのカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポート同士を接続することで通信可能に接続されているので、サーバ２００から見てプリンタ４００が非透過の状態となるとともに、プリンタ４００から見てサーバ２００が非透過の状態となる。また、サーバ２００は、プリンタ４００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポートをデバイスとして認識しておらず、プリンタ４００も、サーバ２００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポートをデバイスとして認識していない。このため、これらサーバ２００とプリンタ４００とを繋ぐ通信ケーブル３００が抜けたとしても、システムがハングアップすることはない。   As described above, in the print system 100 according to the present embodiment, the server 200 and the printer 400 are connected so that they can communicate with each other by connecting the NT ports of the PCI Express switch 517 provided in each other's card adapter 500. Therefore, the printer 400 is in a non-transparent state when viewed from the server 200 and the server 200 is in a non-transparent state when viewed from the printer 400. Further, the server 200 does not recognize the NT port of the PCI Express switch 517 provided in the card adapter 500 on the printer 400 side as a device, and the printer 400 also uses the PCI Express switch 517 provided in the card adapter 500 on the server 200 side. NT port is not recognized as a device. For this reason, even if the communication cable 300 connecting the server 200 and the printer 400 is disconnected, the system does not hang up.

また、このプリントシステム１００では、システムを立ち上げる際に、サーバ２００を先に立ち上げてもプリンタ４００を先に立ち上げても正常にリンクするため、立ち上げ順に制約が加わることがない。   In the print system 100, when the system is started up, the server 200 is started up first, and the printer 400 is started up first, so that the link is made normally.

また、このプリントシステム１００では、サーバ２００とプリンタ４００との間で通信を行う際にアドレス変換を行う必要があるが、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポート同士を接続する構成としているため、アドレス変換を容易に行うことができる。すなわち、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポート同士を接続する構成により、サーバ２００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７と、プリンタ４００側のカードアダプタ５００に設けられたＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７とで、ＮＴポートが使用するアドレスを、予め定めた共通のアドレス空間において設定することができる。そのため、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７は、アドレス変換の際に通信の相手方の機器（プリンタ４００またはサーバ２００）の状態を知る必要がなく、容易にアドレス変換を行うことができる。   In the print system 100, it is necessary to perform address conversion when communicating between the server 200 and the printer 400. However, since the NT port of the PCI Express switch 517 is connected, the address conversion is performed. It can be done easily. That is, with the configuration in which the NT ports of the PCI Express switch 517 are connected to each other, an NT Express switch 517 provided on the card adapter 500 on the server 200 side and a PCI Express switch 517 provided on the card adapter 500 on the printer 400 side The address used by the port can be set in a predetermined common address space. Therefore, the PCI Express switch 517 does not need to know the state of the communication partner device (the printer 400 or the server 200) at the time of address conversion, and can easily perform address conversion.

また、このプリントシステム１００では、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のクロックアイソレーション機能により、カードアダプタ５００上のクロックドメインを、クロックがスペクトラム拡散クロックである第１のクロックドメインと、クロックが非スペクトラム拡散クロックである第２のクロックドメインとに分割し、２つのＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７のＮＴポート間のクロックドメインは、クロックが非スペクトラム拡散クロックである第２のクロックドメインとしているので、不要輻射（ＥＭＩ）を極力低減させながら、サーバ２００とプリンタ４００との間の通信を適切に行うことができる。   In the print system 100, the clock isolation function of the PCI Express switch 517 is used to change the clock domain on the card adapter 500, the first clock domain whose clock is a spread spectrum clock, and the first clock domain whose clock is a non-spread spectrum clock. The clock domain between the NT ports of the two PCI Express switches 517 is divided into two clock domains, and the second clock domain, which is a non-spread spectrum clock, is used to reduce unnecessary radiation (EMI) as much as possible. However, communication between the server 200 and the printer 400 can be performed appropriately.

なお、以上説明したプリントシステム１００は本発明の一実施例であり、本発明の趣旨を逸脱しない範囲で様々な変形が可能である。例えば、カードアダプタ５００上のコネクタなどの実装位置やレイアウトは、上記の例に限定されるものではなく、必要に応じて適宜変更可能である。   The print system 100 described above is an embodiment of the present invention, and various modifications can be made without departing from the spirit of the present invention. For example, the mounting position and layout of the connector on the card adapter 500 are not limited to the above example, and can be changed as needed.

また、例えば、サーバ２００から出力されるシリアルデータのクロックが２．５ＧＨｚであり、該シリアルデータを５ＧＨｚのクロックでプリンタ４００に転送する場合には、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ５１７として、クロック周波数を変更する機能、およびブリッジ機能を備えたスイッチを用いればよい。この場合は、ケーブルコネクタ５１２は１つでよい。   Further, for example, when the serial data clock output from the server 200 is 2.5 GHz and the serial data is transferred to the printer 400 with the 5 GHz clock, the PCI Express switch 517 functions to change the clock frequency. And a switch having a bridge function may be used. In this case, one cable connector 512 is sufficient.

また、上記の実施例では、カードエッジコネクタ５１５が、８レーンに対応している場合について説明したが、これに限定されるものではない。   In the above embodiment, the case where the card edge connector 515 corresponds to 8 lanes has been described. However, the present invention is not limited to this.

また、上記の実施例で説明したクロック周波数は一例であり、これに限定されるものではない。   The clock frequency described in the above embodiment is an example, and the present invention is not limited to this.

また、上記の実施例は、サーバ２００とプリンタ４００とを通信可能に接続したプリントシステム１００に本発明を適用した例であるが、本発明が適用可能なシステムはこれに限定されるものではなく、複数のホスト間で情報通信を行う様々な通信システムに適用可能である。   The above embodiment is an example in which the present invention is applied to the print system 100 in which the server 200 and the printer 400 are communicably connected. However, the system to which the present invention is applicable is not limited to this. The present invention can be applied to various communication systems that perform information communication between a plurality of hosts.

また、上記の実施例では、ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠した情報通信を行う場合について説明したが、ＰＣＩ Ｅｘｐｒｅｓｓ以外の他の規格であっても、ホスト間の通信に制約がある規格に準拠した情報通信を行う場合において、本発明は有効に適用可能である。   In the above-described embodiments, the case where information communication conforming to the PCI Express standard is described. However, information conforming to a standard that restricts communication between hosts, even other standards other than PCI Express. In the case of performing communication, the present invention can be effectively applied.

２０ 第１のＰＣＩ Ｅｘｐｒｅｓｓスイッチ
２３ ＮＴポート
３０ 第２のＰＣＩ Ｅｘｐｒｅｓｓスイッチ
３３ ＮＴポート
１００ プリントシステム
２００ サーバ
３００ 通信ケーブル
４００ プリンタ
５００ カードアダプタ
５１０ ボード
５１７ ＰＣＩ Ｅｘｐｒｅｓｓスイッチ 20 First PCI Express Switch 23 NT Port 30 Second PCI Express Switch 33 NT Port 100 Print System 200 Server 300 Communication Cable 400 Printer 500 Card Adapter 510 Board 517 PCI Express Switch

特開２００８−６７２４２号公報JP 2008-67242 A

Claims (7)

第１のノントランスペアレントポートを有し、該第１のノントランスペアレントポートを用いた通信を中継する第１の中継部を備えた外部機器との間で通信を行う通信機器であって、
前記第１のノントランスペアレントポートに通信可能に接続された第２のノントランスペアレントポートを有し、該第２のノントランスペアレントポートを用いた通信を中継する第２の中継部を備え、
前記第２の中継部は、前記通信機器が前記外部装置との間で通信を行う際に、前記通信機器が使用するアドレスと前記第２のノントランスペアレントポートが使用するアドレスとの間のアドレス変換を行うこと、を特徴とする通信機器。 A communication device that has a first non-transparent port and performs communication with an external device including a first relay unit that relays communication using the first non-transparent port,
A second relay unit having a second non-transparent port communicably connected to the first non-transparent port and relaying communication using the second non-transparent port;
The second relay unit converts an address between an address used by the communication device and an address used by the second non-transparent port when the communication device communicates with the external device. Performing communication equipment. 第１の機器と第２の機器とが通信可能に接続された通信システムであって、
前記第１の機器に設けられ、第１のノントランスペアレントポートを有し、該第１のノントランスペアレントポートを用いた通信を中継する第１の中継部と、
前記第２の機器に設けられ、前記第１のノントランスペアレントポートに通信可能に接続された第２のノントランスペアレントポートを有し、該第２のノントランスペアレントポートを用いた通信を中継する第２の中継部と、を備え、
前記第１の中継部は、前記第１の機器が前記第２の機器との間で通信を行う際に、前記第１の機器が使用するアドレスと前記第１のノントランスペアレントポートが使用するアドレスとの間のアドレス変換を行い、
前記第２の中継部は、前記第２の機器が前記第１の機器との間で通信を行う際に、前記第２の機器が使用するアドレスと前記第２のノントランスペアレントポートが使用するアドレスとの間のアドレス変換を行うこと、を特徴とする通信システム。 A communication system in which a first device and a second device are communicably connected,
A first relay unit that is provided in the first device, has a first non-transparent port, and relays communication using the first non-transparent port;
A second non-transparent port provided in the second device and communicatively connected to the first non-transparent port, and relaying communication using the second non-transparent port; A relay section;
The first relay unit includes an address used by the first device and an address used by the first non-transparent port when the first device communicates with the second device. Address conversion between
The second relay unit includes an address used by the second device and an address used by the second non-transparent port when the second device communicates with the first device. A communication system characterized by performing address conversion between the two. 前記第１のノントランスペアレントポートが使用するアドレスと、前記第２のノントランスペアレントポートが使用するアドレスとが、予め定めた共通のアドレス空間に設定されること、を特徴とする請求項２に記載の通信システム。   The address used by the first non-transparent port and the address used by the second non-transparent port are set in a predetermined common address space. Communications system. 前記第１の中継部は、前記第１の機器のクロックドメインを、クロックがスペクトラム拡散クロックである第１のクロックドメインと、クロックが非スペクトラム拡散クロックである第２のクロックドメインとに分割し、
前記第２の中継部は、前記第２の機器のクロックドメインを、前記第１のクロックドメインと、前記第２のクロックドメインとに分割し、
前記第１のノントランスペアレントポートと前記第２のノントランスペアレントポートとの間のクロックドメインは、前記第２のクロックドメインであること、を特徴とする請求項２または３に記載の通信システム。 The first relay unit divides the clock domain of the first device into a first clock domain whose clock is a spread spectrum clock and a second clock domain whose clock is a non-spread spectrum clock,
The second relay unit divides the clock domain of the second device into the first clock domain and the second clock domain,
4. The communication system according to claim 2, wherein a clock domain between the first non-transparent port and the second non-transparent port is the second clock domain. 5. 前記第１のノントランスペアレントポートと前記第２のノントランスペアレントポートとが、通信ケーブルを介して通信可能に接続されていることを特徴とする請求項２〜４のいずれか一項に記載の通信システム。   The communication system according to any one of claims 2 to 4, wherein the first non-transparent port and the second non-transparent port are communicably connected via a communication cable. . 前記第１の中継部および前記第２の中継部は、ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠したスイッチであること、を特徴とする請求項２〜５のいずれか一項に記載の通信システム。   The communication system according to any one of claims 2 to 5, wherein the first relay unit and the second relay unit are switches compliant with a PCI Express standard. 前記第１の中継部は、前記第１の機器の拡張スロットに装着されたカードアダプタのボード上に設けられ、
前記第２の中継部は、前記第２の機器の拡張スロットに装着されたカードアダプタのボード上に設けられていること、を特徴とする請求項２〜６のいずれか一項に記載の通信システム。 The first relay unit is provided on a card adapter board mounted in an expansion slot of the first device,
The communication system according to any one of claims 2 to 6, wherein the second relay unit is provided on a card adapter board mounted in an expansion slot of the second device. .
JP2010280393A 2010-03-11 2010-12-16 Communication device and communication system Expired - Fee Related JP5764919B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010280393A JP5764919B2 (en) 2010-12-16 2010-12-16 Communication device and communication system
EP13181637.3A EP2701072A1 (en) 2010-03-11 2011-03-10 Adapter and communication method
US13/044,938 US8938567B2 (en) 2010-03-11 2011-03-10 Communication apparatus, communication system and adapter
EP11157614.6A EP2365445B1 (en) 2010-03-11 2011-03-10 Adapter and communication method
EP20130181636 EP2698723A1 (en) 2010-03-11 2011-03-10 Adapter and communication method
US14/566,001 US9361249B2 (en) 2010-03-11 2014-12-10 Communication apparatus, communication system and adapter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010280393A JP5764919B2 (en) 2010-12-16 2010-12-16 Communication device and communication system

Publications (2)

Publication Number Publication Date
JP2012128717A true JP2012128717A (en) 2012-07-05
JP5764919B2 JP5764919B2 (en) 2015-08-19

Family

ID=46645644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010280393A Expired - Fee Related JP5764919B2 (en) 2010-03-11 2010-12-16 Communication device and communication system

Country Status (1)

Country Link
JP (1) JP5764919B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057263A (en) * 2012-09-13 2014-03-27 Ricoh Co Ltd Communication apparatus, communication system, and image forming apparatus
EP2851801A1 (en) 2013-09-24 2015-03-25 Hitachi Ltd. Computer system, control method for computer system and coupling module
US9178691B2 (en) 2013-03-18 2015-11-03 Fujitsu Limited Apparatus for correcting signal, transmission apparatus, method of correcting signal, and transmission system
WO2018101136A1 (en) * 2016-11-30 2018-06-07 株式会社ソシオネクスト Information processing system, semiconductor integrated circuit, and information processing method
JP2018125028A (en) * 2013-06-28 2018-08-09 ホアウェイ・テクノロジーズ・カンパニー・リミテッド System and method for extended peripheral component interconnect express fabrics
US10187976B2 (en) 2016-03-01 2019-01-22 Lenovo (Singapore) Pte Ltd Flexible printer circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7579186B2 (en) 2021-03-19 2024-11-07 Tdk株式会社 Band Elimination Filter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050117578A1 (en) * 2003-11-18 2005-06-02 Heath Stewart Switching with transparent and non-transparent ports
US7062594B1 (en) * 2004-06-30 2006-06-13 Emc Corporation Root complex connection system
US20080052443A1 (en) * 2006-08-23 2008-02-28 Sun Microsystems, Inc. Cross-coupled peripheral component interconnect express switch
WO2009105095A1 (en) * 2008-02-20 2009-08-27 Hewlett-Packard Development Company, L.P. Redriver with two reference clocks and method of operation thereof
US20090248947A1 (en) * 2008-03-25 2009-10-01 Aprius Inc. PCI-Express Function Proxy
JP2011186968A (en) * 2010-03-11 2011-09-22 Ricoh Co Ltd Adaptor, information device, information system and communication method
US20120096192A1 (en) * 2010-10-19 2012-04-19 Hitachi, Ltd. Storage apparatus and virtual port migration method for storage apparatus
JP2012083979A (en) * 2010-10-13 2012-04-26 Nec Corp Communication controller, network, and network system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050117578A1 (en) * 2003-11-18 2005-06-02 Heath Stewart Switching with transparent and non-transparent ports
US7062594B1 (en) * 2004-06-30 2006-06-13 Emc Corporation Root complex connection system
US20080052443A1 (en) * 2006-08-23 2008-02-28 Sun Microsystems, Inc. Cross-coupled peripheral component interconnect express switch
WO2009105095A1 (en) * 2008-02-20 2009-08-27 Hewlett-Packard Development Company, L.P. Redriver with two reference clocks and method of operation thereof
JP2011519077A (en) * 2008-02-20 2011-06-30 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． Redriver having two reference clocks and operation method thereof
US20090248947A1 (en) * 2008-03-25 2009-10-01 Aprius Inc. PCI-Express Function Proxy
JP2011186968A (en) * 2010-03-11 2011-09-22 Ricoh Co Ltd Adaptor, information device, information system and communication method
JP2012083979A (en) * 2010-10-13 2012-04-26 Nec Corp Communication controller, network, and network system
US20120096192A1 (en) * 2010-10-19 2012-04-19 Hitachi, Ltd. Storage apparatus and virtual port migration method for storage apparatus

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057263A (en) * 2012-09-13 2014-03-27 Ricoh Co Ltd Communication apparatus, communication system, and image forming apparatus
US9178691B2 (en) 2013-03-18 2015-11-03 Fujitsu Limited Apparatus for correcting signal, transmission apparatus, method of correcting signal, and transmission system
US10922259B2 (en) 2013-06-28 2021-02-16 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
US11429550B2 (en) 2013-06-28 2022-08-30 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
JP2018125028A (en) * 2013-06-28 2018-08-09 ホアウェイ・テクノロジーズ・カンパニー・リミテッド System and method for extended peripheral component interconnect express fabrics
US10417160B2 (en) 2013-06-28 2019-09-17 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
EP2851801A1 (en) 2013-09-24 2015-03-25 Hitachi Ltd. Computer system, control method for computer system and coupling module
US9304842B2 (en) 2013-09-24 2016-04-05 Hitachi, Ltd. Computer system, control method for computer system and coupling module
US10187976B2 (en) 2016-03-01 2019-01-22 Lenovo (Singapore) Pte Ltd Flexible printer circuit board
US10853287B2 (en) 2016-11-30 2020-12-01 Socionext Inc. Information processing system, semiconductor integrated circuit, and information processing method
JPWO2018101136A1 (en) * 2016-11-30 2019-10-24 株式会社ソシオネクスト Information processing system, semiconductor integrated circuit, and information processing method
WO2018101136A1 (en) * 2016-11-30 2018-06-07 株式会社ソシオネクスト Information processing system, semiconductor integrated circuit, and information processing method
JP2022176236A (en) * 2016-11-30 2022-11-25 株式会社ソシオネクスト Information processing system, semiconductor integrated circuit, and information processing method
JP7206485B2 (en) 2016-11-30 2023-01-18 株式会社ソシオネクスト Information processing system, semiconductor integrated circuit and information processing method
JP7401811B2 (en) 2016-11-30 2023-12-20 株式会社ソシオネクスト Information processing system, semiconductor integrated circuit, and information processing method

Also Published As

Publication number Publication date
JP5764919B2 (en) 2015-08-19

Similar Documents

Publication Publication Date Title
EP2365445B1 (en) Adapter and communication method
JP5764919B2 (en) Communication device and communication system
KR101347016B1 (en) Interface device and wiring board
US20070239919A1 (en) Communication control semiconductor device and interface system
TWI454961B (en) Interface device, wiring board and information processing apparatus
JP2004326756A (en) Node for communication system
US9734113B2 (en) Peripheral component interconnect express (PCI-E) signal transmission apparatus and image forming apparatus using the same
WO2018155791A1 (en) Multi-purpose adapter card and integration method thereof
JP2012022463A (en) Communication unit, information equipment, and information system
JP5842491B2 (en) Relay device and communication system
JP5748320B2 (en) Adapter, information device, information system, and communication method
JP5771927B2 (en) COMMUNICATION DEVICE, COMMUNICATION UNIT, COMMUNICATION SYSTEM, COMMUNICATION METHOD, AND PROGRAM
JP5598129B2 (en) Information equipment
CN114070386A (en) Satellite-borne Ethernet communication system
JP5625569B2 (en) Communication unit, communication system, and communication unit control method
JP2021124778A (en) Image processing device
JP2013099949A (en) Image forming apparatus, and connecting apparatus
JP5455157B2 (en) Adapter, information device and information system
JP2012022477A (en) Communication unit and information processor
JP2012054716A (en) Signal transmission device, information device and communication system
JP2006146699A (en) Multi-function device
KR20120052730A (en) Pci expansion apparatus and method using cable
JP2023534490A (en) Flexible Multimodem Broadband Terminal for Mobile Platforms
JP2003006147A (en) Interface card, and device and method for transferring data
JP2014057263A (en) Communication apparatus, communication system, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R151 Written notification of patent or utility model registration

Ref document number: 5764919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees