[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012100392A - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
JP2012100392A
JP2012100392A JP2010244478A JP2010244478A JP2012100392A JP 2012100392 A JP2012100392 A JP 2012100392A JP 2010244478 A JP2010244478 A JP 2010244478A JP 2010244478 A JP2010244478 A JP 2010244478A JP 2012100392 A JP2012100392 A JP 2012100392A
Authority
JP
Japan
Prior art keywords
signal
outputs
circuit
converter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010244478A
Other languages
Japanese (ja)
Other versions
JP5584092B2 (en
Inventor
Masahiko Fujita
雅彦 藤田
Kanji Egawa
貫治 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2010244478A priority Critical patent/JP5584092B2/en
Publication of JP2012100392A publication Critical patent/JP2012100392A/en
Application granted granted Critical
Publication of JP5584092B2 publication Critical patent/JP5584092B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a DC-DC converter capable of stably achieving a highly efficient operation during a low output current operation.SOLUTION: A driver section comprises: a circuit that outputs a feed-forward signal based on an electric current running through a converter section from an input terminal; a first comparator into which the feed-forward signal and a reference signal are input and that outputs a DCM control signal; a circuit that outputs a PWM signal of a duty ratio defined based on a signal of an output terminal; and a driving signal generation circuit that has a function that outputs a first driving signal and a second driving signal to a first switching transistor of the converter section and to a second switching transistor, respectively, based on the PWM signal and a function that sets the second driving signal at a predetermined period LOW based on the DCM control signal.

Description

本発明はＤＣ−ＤＣコンバータに関し、より詳細には、２つのスイッチングトランジスタからなるコンバータ部を備える同期整流型ＤＣ−ＤＣコンバータに関する。   The present invention relates to a DC-DC converter, and more particularly to a synchronous rectification type DC-DC converter including a converter unit composed of two switching transistors.

従来知られている同期整流型ＤＣ−ＤＣコンバータとしては、図１に示すような回路が知られている（例えば特許文献１参照）。   As a conventionally known synchronous rectification type DC-DC converter, a circuit as shown in FIG. 1 is known (see, for example, Patent Document 1).

図１の回路は、出力端子９０２の電圧に基づく信号Ｓ９０１と、誘導素子Ｌに流れる電流ＩLに基づく信号Ｓ９０２と、に応じてスイッチングトランジスタＭ９０１，Ｍ９０２を制御するスイッチングレギュレータ回路であり、低出力電流動作時（該スイッチングレギュレータ回路の出力端子９０２に接続される機器に流れる電流が少ない動作時）に高効率な動作を実現する回路である。 The circuit of FIG. 1, the signal S901 based on the voltage of the output terminal 902, the signal S902 based on the current I L flowing through the inductor L, a switching regulator circuit for controlling the switching transistors M901, M902 according to a low output This is a circuit that realizes a high-efficiency operation during current operation (when the current flowing through the device connected to the output terminal 902 of the switching regulator circuit is small).

特開平０６−３０３７６６号公報Japanese Patent Laid-Open No. 06-303766

しかし、図１に示した同期整流型ＤＣ−ＤＣコンバータは、ノイズの大きい誘導素子Ｌに流れる電流ＩLをモニタしているため、誤検出をしやすいという問題があった。 However, since the synchronous rectification type DC-DC converter shown in FIG. 1 monitors the current I L flowing through the inductive element L having a large noise, there is a problem that erroneous detection is likely to occur.

すなわち、本発明は低出力電流動作時に高効率な動作を安定して実現することが可能なＤＣ−ＤＣコンバータを提供することを目的とする。   That is, an object of the present invention is to provide a DC-DC converter capable of stably realizing high-efficiency operation at the time of low output current operation.

上記の課題を解決するために、本発明が提供するＤＣ−ＤＣコンバータは、電源電圧が接続される入力端子と出力端子との間に、誘導素子と、第１のスイッチングトランジスタと第２のスイッチングトランジスタからなるコンバータ部と、コンバータ部に第１の駆動信号および第２の駆動信号を出力するドライバ部とを備え、ドライバ部が、入力端子からコンバータ部に流れる電流に基づくフィードフォワード信号を出力する回路と、フィードフォワード信号と基準信号とが入力され、ＤＣＭ制御信号を出力する第１のコンパレータと、出力端子の信号に基づいて定まるデューティー比のＰＷＭ信号を出力する回路と、ＰＷＭ信号に基づいてコンバータ部の第１のスイッチングトランジスタに第１の駆動信号を、第２のスイッチングトランジスタに第２の駆動信号をそれぞれ出力する機能と、ＤＣＭ制御信号に基づいて第２の駆動信号を所定の期間ＬＯＷにする機能と、を有する駆動信号生成回路と、を有することを特徴とするＤＣ−ＤＣコンバータである。   In order to solve the above problems, a DC-DC converter provided by the present invention includes an inductive element, a first switching transistor, and a second switching between an input terminal and an output terminal to which a power supply voltage is connected. A converter unit including transistors and a driver unit that outputs a first drive signal and a second drive signal to the converter unit, and the driver unit outputs a feedforward signal based on a current flowing from the input terminal to the converter unit. A circuit, a first comparator that receives a feedforward signal and a reference signal and outputs a DCM control signal, a circuit that outputs a PWM signal having a duty ratio determined based on a signal at an output terminal, and a PWM signal The first switching signal is supplied to the first switching transistor of the converter unit, and the second switching transistor And a drive signal generation circuit having a function of outputting the second drive signal to each of the data and a function of setting the second drive signal to LOW for a predetermined period based on the DCM control signal. It is a DC-DC converter.

本発明のＤＣ−ＤＣコンバータによれば、低出力電流動作時に高効率な動作を安定して実現することが可能となる。   According to the DC-DC converter of the present invention, it is possible to stably realize a high-efficiency operation when operating at a low output current.

従来のＤＣ−ＤＣコンバータを示す回路図である。It is a circuit diagram which shows the conventional DC-DC converter. 本発明の（ａ）降圧型のＤＣ−ＤＣコンバータ、（ｂ）昇圧型のＤＣ−ＤＣコンバータを各々示す回路図である。FIG. 3 is a circuit diagram showing (a) a step-down DC-DC converter and (b) a step-up DC-DC converter according to the present invention. 本発明で用いる（ａ）駆動信号生成回路、（ｂ）フィードフォワード信号を出力する回路、（ｃ）ＰＷＭ信号を出力する回路、の一例を各々示す回路図である。FIG. 4 is a circuit diagram showing an example of (a) a drive signal generation circuit, (b) a circuit that outputs a feedforward signal, and (c) a circuit that outputs a PWM signal used in the present invention. 本発明の降圧型ＤＣ−ＤＣコンバータの動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the pressure | voltage fall type DC-DC converter of this invention.

図２は、本発明の（ａ）降圧型のＤＣ−ＤＣコンバータ、（ｂ）昇圧型のＤＣ−ＤＣコンバータを各々示す回路図である。図２に示すＤＣ−ＤＣコンバータは、電源電圧が接続される入力端子１０１と出力端子１０２との間に、誘導素子Ｌと、第１のスイッチングトランジスタＭ１と第２のスイッチングトランジスタＭ２からなるコンバータ部１００と、コンバータ部１００に駆動信号Ｓ１０およびＳ２０を出力するドライバ部２００とを備える。ドライバ部２００は、入力端子１０１からコンバータ部１００に流れる電流に基づくフィードフォワード信号Ｓ１を出力する回路２１０と、フィードフォワード信号Ｓ１と基準信号Ｓ２とが入力されＤＣＭ制御信号Ｓ３を出力する第１のコンパレータ２２０と、出力端子１０２の信号Ｓ４に基づいて定まるデューティー比のＰＷＭ信号Ｓ５を出力する回路２３０と、ＰＷＭ信号Ｓ５に基づいてコンバータ部１００の第１のスイッチングトランジスタＭ１に第１の駆動信号Ｓ１０を第２のスイッチングトランジスタＭ２に第２の駆動信号Ｓ２０をそれぞれ出力する機能、およびＤＣＭ制御信号Ｓ３に基づいて第２の駆動信号Ｓ２０を所定の期間ＬＯＷにする機能を有する駆動信号生成回路２４０と、を備える。   FIG. 2 is a circuit diagram showing (a) a step-down DC-DC converter and (b) a step-up DC-DC converter according to the present invention. The DC-DC converter shown in FIG. 2 is a converter unit including an induction element L, a first switching transistor M1, and a second switching transistor M2 between an input terminal 101 and an output terminal 102 to which a power supply voltage is connected. 100 and a driver unit 200 that outputs drive signals S10 and S20 to the converter unit 100. The driver unit 200 outputs a feedforward signal S1 based on a current flowing from the input terminal 101 to the converter unit 100, a first signal that receives the feedforward signal S1 and the reference signal S2 and outputs a DCM control signal S3. The comparator 220, the circuit 230 that outputs a PWM signal S5 having a duty ratio determined based on the signal S4 of the output terminal 102, and the first drive signal S10 to the first switching transistor M1 of the converter unit 100 based on the PWM signal S5. A drive signal generation circuit 240 having a function of outputting the second drive signal S20 to the second switching transistor M2 and a function of setting the second drive signal S20 to LOW for a predetermined period based on the DCM control signal S3; .

図２（ａ）の降圧型のＤＣ−ＤＣコンバータは、誘導素子Ｌが出力端子１０２とコンバータ部１００との間に接続されている。一方、図２（ｂ）の昇圧型のＤＣ−ＤＣコンバータは、誘導素子Ｌがドライバ部２００とコンバータ部１００との間に接続されている。   In the step-down DC-DC converter of FIG. 2A, the inductive element L is connected between the output terminal 102 and the converter unit 100. On the other hand, in the step-up DC-DC converter of FIG. 2B, the inductive element L is connected between the driver unit 200 and the converter unit 100.

図３は、本発明で用いる（ａ）駆動信号生成回路、（ｂ）フィードフォワード信号Ｓ１を出力する回路、（ｃ）ＰＷＭ信号Ｓ５を出力する回路、の一例を各々示す回路図である。フィードフォワード信号Ｓ１を出力する回路２１０としては、図３（ｂ）に示すように、カレントミラー回路を用いることが出来る。このとき、フィードフォワード信号Ｓ１は入力端子１０１からコンバータ部１００に流れる電流に基づいたものであれば特に制限されないので、トランジスタＭ３、Ｍ４のサイズを同一または異なるものを使用することが可能である。低消費電力の観点から、フィードフォワード信号Ｓ１は入力端子１０１からコンバータ部１００に流れる電流よりも小さな電流信号であることが好ましく、具体的には入力端子１０１からコンバータ部１００に流れる電流の１０分の１以下であることが好ましく、１００分の１以下であることがより好ましく、１０００分の１以下であることが更に好ましい。   FIG. 3 is a circuit diagram showing an example of (a) a drive signal generation circuit, (b) a circuit that outputs a feedforward signal S1, and (c) a circuit that outputs a PWM signal S5 used in the present invention. As the circuit 210 that outputs the feedforward signal S1, a current mirror circuit can be used as shown in FIG. At this time, since the feedforward signal S1 is not particularly limited as long as it is based on the current flowing from the input terminal 101 to the converter unit 100, it is possible to use the same or different sizes of the transistors M3 and M4. From the viewpoint of low power consumption, the feedforward signal S1 is preferably a current signal smaller than the current flowing from the input terminal 101 to the converter unit 100, specifically, 10 minutes of the current flowing from the input terminal 101 to the converter unit 100. 1 or less, more preferably 1/100 or less, and even more preferably 1/1000 or less.

第１のコンパレータ２２０に入力されるフィードフォワード信号Ｓ１は、電流信号であってもよいし、電流信号をＩ−Ｖ変換して得られる電圧信号であっても構わない。   The feedforward signal S1 input to the first comparator 220 may be a current signal or a voltage signal obtained by performing IV conversion on the current signal.

第１のコンパレータ２２０に入力される基準信号Ｓ２は、所望の値を採用することが可能であるが、フィードフォワード信号Ｓ１が入力端子１０１からコンバータ部１００に流れる電流が十分に小さい、すなわち軽負荷であることを示すレベルの値を基準信号Ｓ２として定めればよい。   The reference signal S2 input to the first comparator 220 can adopt a desired value, but the current that the feedforward signal S1 flows from the input terminal 101 to the converter unit 100 is sufficiently small, that is, a light load. A level value indicating that the reference signal S2 may be determined.

第１のコンパレータ２２０としては、入力される信号が電流信号か、電圧信号かによって適宜公知のものを採用することが出来る。   As the first comparator 220, a known one can be appropriately employed depending on whether an input signal is a current signal or a voltage signal.

出力端子１０２の信号Ｓ４に基づいて定まるデューティー比のＰＷＭ信号Ｓ５を出力する回路２３０としては、公知のものを採用することが出来る。例えば図３（ｃ）に示すように、出力端子１０２の信号Ｓ４とランプ信号Ｓ７とが入力され出力信号Ｓ８を出力する第２のコンパレータ２３１と、クロック信号Ｓ９を出力する第２のオシレータ２３２と、セットにクロック信号Ｓ９が入力されリセットに出力信号Ｓ８が入力されＰＷＭ信号Ｓ５を出力する第２のフリップフロップ２３３とからなる回路を用いることが出来る。   As the circuit 230 that outputs the PWM signal S5 having a duty ratio determined based on the signal S4 from the output terminal 102, a known circuit can be adopted. For example, as shown in FIG. 3C, the second comparator 231 that receives the signal S4 and the ramp signal S7 of the output terminal 102 and outputs the output signal S8, and the second oscillator 232 that outputs the clock signal S9, A circuit including a second flip-flop 233 that receives the clock signal S9 as a set and receives the output signal S8 as a reset and outputs a PWM signal S5 can be used.

出力端子１０２の信号Ｓ４としては、出力端子１０２の電圧信号そのものであってもよいし、出力端子１０２から出力リップルを抑えるようなフィルタを介して出力される電圧信号であってもよい。   The signal S4 of the output terminal 102 may be the voltage signal itself of the output terminal 102 or a voltage signal output from the output terminal 102 through a filter that suppresses output ripple.

電流モードで制御する場合、第２のコンパレータ２３１の非反転入力端子にはランプ信号Ｓ７にフィードフォワード信号Ｓ１を加算した信号を入力すればよいし、電圧モードでの制御をする場合、第２のコンパレータ２３１の非反転入力端子にはランプ信号Ｓ７のみを入力すればよい。   When controlling in the current mode, a signal obtained by adding the feedforward signal S1 to the ramp signal S7 may be input to the non-inverting input terminal of the second comparator 231. When controlling in the voltage mode, Only the ramp signal S 7 may be input to the non-inverting input terminal of the comparator 231.

駆動信号生成回路２４０としては、ＰＷＭ信号Ｓ５に基づいてコンバータ部１００の第１のスイッチングトランジスタＭ１に第１の駆動信号Ｓ１０を、第２のスイッチングトランジスタＭ２に第２の駆動信号Ｓ２０をそれぞれ出力する機能と、ＤＣＭ制御信号Ｓ３に基づいて第２の駆動信号Ｓ２０を所定の期間ＬＯＷにする機能と、を有するものであれば特に制限されない。   The drive signal generation circuit 240 outputs the first drive signal S10 to the first switching transistor M1 and the second drive signal S20 to the second switching transistor M2 of the converter unit 100 based on the PWM signal S5. There is no particular limitation as long as it has a function and a function of setting the second drive signal S20 to LOW for a predetermined period based on the DCM control signal S3.

上記機能を充足する回路としては、例えば図３（ａ）に示すような駆動信号生成回路を用いることが出来る。図（ａ）に示す駆動信号生成回路は、セットに第１のオシレータ２４１からのクロック信号Ｓ６が入力され、リセットにＤＣＭ制御信号Ｓ３が入力される第１のフリップフロップ２４２と、ＰＷＭ信号Ｓ５を反転させた信号を第１の駆動信号Ｓ１０として出力するインバータ２４３と、第１のフリップフロップ２４２の出力とＰＷＭ信号Ｓ５が入力され、第２の駆動信号Ｓ２０を出力するＡＮＤ回路２４４と、からなる。   As a circuit that satisfies the above functions, for example, a drive signal generation circuit as shown in FIG. 3A can be used. The drive signal generation circuit shown in FIG. 6A includes a first flip-flop 242 to which the clock signal S6 from the first oscillator 241 is input to the set and the DCM control signal S3 is input to the reset, and the PWM signal S5. An inverter 243 that outputs the inverted signal as the first drive signal S10, and an AND circuit 244 that receives the output of the first flip-flop 242 and the PWM signal S5 and outputs the second drive signal S20. .

ノイズによる誤作動等を防止する観点から、入力端子と第１のスイッチングトランジスタとの間のノードとグラウンドの間に入力電流を平均化する容量素子を更に備えることが出来る。   From the viewpoint of preventing malfunction due to noise, a capacitor element that averages the input current can be further provided between the node between the input terminal and the first switching transistor and the ground.

＜具体的な動作の説明＞
＜降圧型ＤＣ−ＤＣコンバータ＞
図４は本発明の降圧型ＤＣ−ＤＣコンバータの動作を説明するための回路図である。以下に、図４に示す降圧型ＤＣ−ＤＣコンバータに基づいて具体的な動作を説明する。 <Description of specific operation>
<Step-down DC-DC converter>
FIG. 4 is a circuit diagram for explaining the operation of the step-down DC-DC converter of the present invention. A specific operation will be described below based on the step-down DC-DC converter shown in FIG.

（１）非軽負荷時
非軽負荷時とは、入力端子１０１からコンバータ部１００に流れる電流が大きく、ＤＣＭ制御信号Ｓ３が出力されない場合を意味する。非軽負荷時には、フィードフォワード信号Ｓ１は基準信号Ｓ２よりも常に大きく、第１のコンパレータ２２０からはＤＣＭ制御信号Ｓ３は出力されない。 (1) Non-light load Non-light load means that the current flowing from the input terminal 101 to the converter unit 100 is large and the DCM control signal S3 is not output. At the time of non-light load, the feedforward signal S1 is always larger than the reference signal S2, and the DCM control signal S3 is not output from the first comparator 220.

よって駆動信号生成回路２４０の第１のフリップフロップ２４２は、一定周期でクロック信号を出力する第１のオシレータ２４１からの信号によって常にＨＩＧＨの信号を出力する。   Therefore, the first flip-flop 242 of the drive signal generation circuit 240 always outputs a HIGH signal according to a signal from the first oscillator 241 that outputs a clock signal at a constant period.

一方、出力端子の信号Ｓ４に基づいて定まるデューティー比のＰＷＭ信号Ｓ５を出力する回路２３０においては、出力端子１０２の電圧を所望の値に制御するためのＰＷＭ信号Ｓ５が生成される。   On the other hand, in the circuit 230 that outputs the PWM signal S5 having a duty ratio determined based on the signal S4 at the output terminal, the PWM signal S5 for controlling the voltage at the output terminal 102 to a desired value is generated.

よって、インバータ２４３からはＰＷＭ信号Ｓ５を反転した第１の駆動信号Ｓ１０が出力され、ＡＮＤ回路２４４からはＰＷＭ信号Ｓ５が第２の駆動信号Ｓ２０として出力されるので、第１のスイッチングトランジスタＭ１と第２のスイッチングトランジスタＭ２は相補的にオンオフを繰り返すＣＣＭモード（Ｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ）で制御される。   Therefore, since the inverter 243 outputs the first drive signal S10 obtained by inverting the PWM signal S5, and the AND circuit 244 outputs the PWM signal S5 as the second drive signal S20, the first switching transistor M1 and The second switching transistor M2 is controlled in a CCM mode (Continuous Conduction Mode) that repeatedly turns on and off in a complementary manner.

（２）軽負荷時
軽負荷時とは、入力端子１０１からコンバータ部１００に流れる電流が小さくなり、ＤＣＭ制御が開始される時を意味する。 (2) Light load Light load means the time when the current flowing from the input terminal 101 to the converter unit 100 becomes small and the DCM control is started.

軽負荷時になるとフィードフォワード信号Ｓ１が基準信号Ｓ２よりも小さくなり、ＨＩＧＨのＤＣＭ制御信号Ｓ３が駆動信号生成回路２４０の第１のフリップフロップ２４２のリセットに入力される。   When the load is light, the feedforward signal S 1 becomes smaller than the reference signal S 2, and the high DCM control signal S 3 is input to the reset of the first flip-flop 242 of the drive signal generation circuit 240.

第１のフリップフロップ２４２のセットに第１のオシレータ２４１からクロック信号Ｓ６が入力されるまで第２のスイッチングトランジスタＭ２の駆動信号Ｓ２０がＬＯＷとなり、第１のスイッチングトランジスタＭ１のみがＰＷＭ信号Ｓ５によってスイッチングされ、第２のスイッチングトランジスタＭ２はオフの状態を維持するＤＣＭモード（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ）で制御される。   Until the clock signal S6 is input from the first oscillator 241 to the first flip-flop 242 set, the drive signal S20 of the second switching transistor M2 is LOW, and only the first switching transistor M1 is switched by the PWM signal S5. The second switching transistor M2 is controlled in a DCM mode (Discontinuous Conduction Mode) that maintains the off state.

以上のように、本発明のＤＣ−ＤＣコンバータによると、誘導素子Ｌに流れる電流ＩLを検出する必要なしに、スイッチングトランジスタＭ１およびＭ２を制御することが可能であり、誘導素子Ｌに流れる電流ＩLのノイズの影響を受けることなく、低出力電流動作時に高効率な動作を安定して実現することができる。 As described above, according to the DC-DC converter of the present invention, without the need to detect the current I L flowing through the inductor L, it is possible to control the switching transistors M1 and M2, the current flowing through the inductor L without being affected by noise of I L, a high-efficiency operation at low output current operation can be realized stably.

＜昇圧型ＤＣ−ＤＣコンバータ＞
図２（ｂ）の昇圧型ＤＣ−ＤＣコンバータは、図２（ａ）の降圧型ＤＣ−ＤＣコンバータとは、コンバータ部１００および誘導素子Ｌの配置が異なる。図２（ｂ）の昇圧型ＤＣ−ＤＣコンバータに関しても、図４の降圧型ＤＣ−ＤＣコンバータと同様に、ドライバ部２００のフィードフォワード信号（Ｓ１）を出力する回路２１０、ＰＷＭ信号（Ｓ５）を出力する回路２３０、駆動信号生成回路２４０が図３（ａ）、（ｂ）、（ｃ）それぞれの回路図からなるとして、以下に降圧型ＤＣ−ＤＣコンバータの動作を説明する。 <Boost DC-DC converter>
The step-up DC-DC converter in FIG. 2B is different from the step-down DC-DC converter in FIG. 2A in the arrangement of the converter unit 100 and the inductive element L. As for the step-up DC-DC converter of FIG. 2B, the circuit 210 for outputting the feedforward signal (S1) of the driver unit 200 and the PWM signal (S5) are provided as in the step-down DC-DC converter of FIG. The operation of the step-down DC-DC converter will be described below assuming that the output circuit 230 and the drive signal generation circuit 240 are composed of the circuit diagrams of FIGS. 3 (a), 3 (b), and 3 (c).

（１）非軽負荷時
非軽負荷時には、降圧型DC−DCコンバータの場合と同様にデューティー比を制御し、スイッチングトランジスタＭ1およびＭ２のオン、オフ状態を相補的に繰り返す。 (1) At non-light load At non-light load, the duty ratio is controlled as in the case of the step-down DC-DC converter, and the ON / OFF states of the switching transistors M1 and M2 are complementarily repeated.

（２）軽負荷時
非軽負荷時には、図２(b)のスイッチングトランジスタＭ２を動作させずに、スイッチングトランジスタＭ２のバックダイオードのみで昇圧し、スイッチングトランジスタＭ２のスイッチングロス（すなわちゲートの充放電電流）を無くす事で効率を向上させる。 (2) During light load and non-light load, the switching transistor M2 in FIG. 2B is not operated, and the voltage is boosted only by the back diode of the switching transistor M2, and the switching loss of the switching transistor M2 (that is, the charge / discharge current of the gate) ) To improve efficiency.

以上のように、昇圧型ＤＣ−ＤＣコンバータに関しても同様に、誘導素子Ｌに流れる電流ＩLのノイズの影響を受けることなく、低出力電流動作時に高効率な動作を安定して実現することができる。 As described above, also with respect to the step-up DC-DC converter, without being affected by noise of the current I L flowing through the inductor L, to stably realize a high-efficiency operation at low output current operation it can.

１００ コンバータ部
１０１ 入力端子
１０２ 出力端子
２００ ドライバ部
２１０ フィードフォワード信号（Ｓ１）を出力する回路
２２０ 第１のコンパレータ
２３０ ＰＷＭ信号（Ｓ５）を出力する回路
２３１ 第２のコンパレータ
２３２ 第２のオシレータ
２３３ 第２のフリップフロップ
２４０ 駆動信号生成回路
２４１ 第１のオシレータ
２４２ 第１のフリップフロップ
２４３ インバータ
２４４ ＡＮＤ回路
９０２ 出力端子
Ｌ 誘導素子
Ｓ９０１ 出力端子９０２の電圧に基づく信号
Ｓ９０２ 誘導素子Ｌに流れる電流ＩLに基づく信号
Ｍ９０１、Ｍ９０２ スイッチングトランジスタ
Ｍ１ 第１のスイッチングトランジスタ
Ｍ２ 第２のスイッチングトランジスタ
Ｍ３、Ｍ４ トランジスタ
Ｓ１ フィードフォワード信号
Ｓ２ 基準信号
Ｓ３ ＤＣＭ制御信号
Ｓ４ 出力端子１０２の信号
Ｓ５ ＰＷＭ信号
Ｓ６ 第１のオシレータ２４１からのクロック信号
Ｓ７ ランプ信号
Ｓ８ 第２のコンパレータ２３１からの出力信号
Ｓ９ 第２のオシレータ２３２からのクロック信号
Ｓ１０ 第１の駆動信号
Ｓ２０ 第２の駆動信号 DESCRIPTION OF SYMBOLS 100 Converter part 101 Input terminal 102 Output terminal 200 Driver part 210 The circuit 220 which outputs a feedforward signal (S1) 220 1st comparator 230 The circuit 231 which outputs a PWM signal (S5) 2nd comparator 232 2nd oscillator 233 2nd 2 flip-flop 240 drive signal generation circuit 241 first oscillator 242 first flip-flop 243 inverter 244 AND circuit 902 output terminal L inductive element S901 signal S902 based on voltage at output terminal 902 current I L flowing through inductive element L Based on signals M901, M902 switching transistor M1 first switching transistor M2 second switching transistor M3, M4 transistor S1 feedforward signal S2 reference signal S3 DCM control signal S4 Output terminal 102 signal S5 PWM signal S6 Clock signal S7 from first oscillator 241 Ramp signal S8 Output signal from second comparator 231 Clock signal S10 from second oscillator 232 First drive signal S20 First drive signal S20 2 drive signal

Claims (4)

ＤＣ−ＤＣコンバータであって、電源電圧が接続される入力端子と出力端子との間に、
誘導素子と、
第１のスイッチングトランジスタと第２のスイッチングトランジスタからなるコンバータ部と、
前記コンバータ部に第１の駆動信号および第２の駆動信号を出力するドライバ部と
を備え、前記ドライバ部が、
前記入力端子から前記コンバータ部に流れる電流に基づくフィードフォワード信号を出力する回路と、
前記フィードフォワード信号と基準信号とが入力され、ＤＣＭ制御信号を出力する第１のコンパレータと、
前記出力端子の信号に基づいて定まるデューティー比のＰＷＭ信号を出力する回路と、
前記ＰＷＭ信号に基づいて前記コンバータ部の前記第１のスイッチングトランジスタに前記第１の駆動信号を、前記第２のスイッチングトランジスタに前記第２の駆動信号をそれぞれ出力する機能と、前記ＤＣＭ制御信号に基づいて前記第２の駆動信号を所定の期間ＬＯＷにする機能と、を有する駆動信号生成回路と、
を有することを特徴とするＤＣ−ＤＣコンバータ。 A DC-DC converter between an input terminal to which a power supply voltage is connected and an output terminal,
An inductive element;
A converter unit comprising a first switching transistor and a second switching transistor;
A driver unit that outputs a first drive signal and a second drive signal to the converter unit, and the driver unit includes:
A circuit for outputting a feedforward signal based on a current flowing from the input terminal to the converter unit;
A first comparator that receives the feedforward signal and the reference signal and outputs a DCM control signal;
A circuit for outputting a PWM signal having a duty ratio determined based on a signal of the output terminal;
A function of outputting the first drive signal to the first switching transistor and the second drive signal to the second switching transistor of the converter unit based on the PWM signal; A drive signal generation circuit having a function of setting the second drive signal to LOW based on a predetermined period of time,
The DC-DC converter characterized by having. 前記駆動信号生成回路が、
セットに第１のオシレータからのクロック信号が入力され、リセットに前記ＤＣＭ制御信号が入力される第１のフリップフロップと、
前記ＰＷＭ信号を反転させた信号を第１の駆動信号として出力するインバータと、
前記第１のフリップフロップの出力と前記ＰＷＭ信号が入力され、前記第２の駆動信号を出力するＡＮＤ回路と
からなることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。 The drive signal generation circuit is
A first flip-flop in which the clock signal from the first oscillator is input to the set and the DCM control signal is input to the reset;
An inverter that outputs a signal obtained by inverting the PWM signal as a first drive signal;
2. The DC-DC converter according to claim 1, further comprising: an AND circuit that receives the output of the first flip-flop and the PWM signal and outputs the second drive signal. 3. フィードフォワード信号を出力する回路が、カレントミラー回路であることを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。   3. The DC-DC converter according to claim 1, wherein the circuit that outputs the feedforward signal is a current mirror circuit. 前記ＰＷＭ信号を出力する回路が、
前記出力端子の信号とランプ信号とが入力される第２のコンパレータと、
セットに第２のオシレータからのクロック信号が入力され、リセットに前記第２のコンパレータからの出力信号が入力され、前記ＰＷＭ信号を出力する第２のフリップフロップからなる請求項１から３のいずれか一項に記載のＤＣ−ＤＣコンバータ。 A circuit for outputting the PWM signal;
A second comparator to which the signal of the output terminal and the ramp signal are input;
The clock signal from the second oscillator is input to the set, the output signal from the second comparator is input to the reset, and the second flip-flop that outputs the PWM signal is provided. The DC-DC converter according to one item.
JP2010244478A 2010-10-29 2010-10-29 DC-DC converter Active JP5584092B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010244478A JP5584092B2 (en) 2010-10-29 2010-10-29 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010244478A JP5584092B2 (en) 2010-10-29 2010-10-29 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2012100392A true JP2012100392A (en) 2012-05-24
JP5584092B2 JP5584092B2 (en) 2014-09-03

Family

ID=46391678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010244478A Active JP5584092B2 (en) 2010-10-29 2010-10-29 DC-DC converter

Country Status (1)

Country Link
JP (1) JP5584092B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036470A (en) * 2012-12-05 2013-04-10 华为技术有限公司 Digital power controller
CN104715709A (en) * 2013-12-13 2015-06-17 三星显示有限公司 Dc-dc converter and display device including same
US9293988B2 (en) 2012-12-11 2016-03-22 Samsung Electronics Co., Ltd. Current mode PWM boost converter with frequency dithering
WO2022047917A1 (en) * 2020-09-02 2022-03-10 Tcl华星光电技术有限公司 Display apparatus and drive system thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005160224A (en) * 2003-11-26 2005-06-16 Toshiba Tec Corp Power converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005160224A (en) * 2003-11-26 2005-06-16 Toshiba Tec Corp Power converter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036470A (en) * 2012-12-05 2013-04-10 华为技术有限公司 Digital power controller
CN103036470B (en) * 2012-12-05 2015-09-30 华为技术有限公司 A kind of digital power controller
US9293988B2 (en) 2012-12-11 2016-03-22 Samsung Electronics Co., Ltd. Current mode PWM boost converter with frequency dithering
CN104715709A (en) * 2013-12-13 2015-06-17 三星显示有限公司 Dc-dc converter and display device including same
WO2022047917A1 (en) * 2020-09-02 2022-03-10 Tcl华星光电技术有限公司 Display apparatus and drive system thereof
US11922852B2 (en) 2020-09-02 2024-03-05 Tcl China Star Optoelectronics Technology Co., Ltd. Display device and driving system thereof

Also Published As

Publication number Publication date
JP5584092B2 (en) 2014-09-03

Similar Documents

Publication Publication Date Title
JP5504685B2 (en) Switching regulator and operation control method thereof
US20190081546A1 (en) Enhanced switching regulator topology with adaptive duty control and seamless transition of operating modes
US7898233B2 (en) Multiphase voltage regulators and methods for voltage regulation
JP5039371B2 (en) Switching regulator control circuit, power supply, and electronic equipment
US20150002115A1 (en) Series-capacitor buck converter multiphase controller
JP2010068671A (en) Dc-dc converter
KR101919625B1 (en) Current controlling mode DC-DC Converter
JP2013537033A (en) Switching method for switched mode power converter using bridge topology
JP2012135211A (en) Control circuit for step-up/down dc-dc converter, control method for step-up/down dc-dc converter, and step-up/down dc-dc converter
JP5865028B2 (en) DC-DC converter
JP5479940B2 (en) Buck-boost DC-DC converter and vehicular lamp
JP2010154706A (en) Control circuit and method of switching regulator, and switching regulator using the same
JP5973801B2 (en) Switching regulator control circuit
JP2008079378A (en) Electronic equipment
JP2012095444A (en) Switching regulator
JP2009254009A (en) Dc-dc converter and semiconductor integrated circuit for power supply control
JP5584092B2 (en) DC-DC converter
CN105337490A (en) DC switching power conversion circuit
JP5304173B2 (en) Power supply voltage control circuit and DC-DC converter
JP6253344B2 (en) STEP-UP / DOWN DC / DC CONVERTER, CONTROL CIRCUIT THEREOF, CONTROL METHOD, AND ELECTRONIC DEVICE USING SAME
JP2006166667A (en) Switching regulator
JP5775395B2 (en) Power circuit
JP6619662B2 (en) Switching regulator
JP5719404B2 (en) Power supply voltage control circuit and power supply voltage control method
JP2008092779A (en) Switching power supply control system and mobile terminal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140717

R150 Certificate of patent or registration of utility model

Ref document number: 5584092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350